KR100713912B1

KR100713912B1 - 웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법

Info

Publication number: KR100713912B1
Application number: KR1020050061173A
Authority: KR
Inventors: 한권환; 서민석; 박명근; 박창준; 김성철
Original assignee: 주식회사 하이닉스반도체
Priority date: 2005-07-07
Filing date: 2005-07-07
Publication date: 2007-05-07
Anticipated expiration: 2025-07-07
Also published as: KR20070006110A

Abstract

개시된 플립칩 패키지는, 일 측에 다수의 패드가 마련된 반도체 칩과, 패드들의 일부분이 노출되도록 반도체 칩 상에 마련된 보호층과, 패드들 중 일부의 패드를 덮도록 보호층 상에 마련된 절연층과, 절연층에 의하여 덮이지 않아 외부로 노출된 패드와 보호층 및 절연층의 일부를 덮도록 마련된 하부 시드 메탈층과, 하부 시드 메탈층 상에 마련된 재배선층과, 재배선층 상의 일부분에 마련된 시드 메탈층과, 하부 시드 메탈층 및 재배선층을 덮으며, 상부 시드 메탈층의 일측이 외부로 노출되도록 절연층 상에 마련된 솔더 마스크와, 상부 시드 메탈층의 일 측에 마련된 코어 금속층 및 코어 금속층을 둘러싸는 솔더 볼을 포함함으로써, 솔더 볼 형성 시 코어 금속층을 통해 충분한 금속간 화합물의 소스를 제공하여 솔더 볼과 재배선층 사이의 접합계면에서 취성 발생을 방지할 수 있는 효과를 제공한다.

플립칩 패키지, 재배선층

Description

웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법{Flip chip package by wafer level process and manufacture method thereof}

도 1은 종래의 플립칩 패키지의 제조방법을 순차적으로 나타낸 순서도,

도 2는 본 발명의 일 실시예에 따른 플립칩 패키지를 나타낸 단면도,

도 3은 도 2의 플립칩 패키지를 제조하기 위한 방법을 순차적으로 나타낸 순서도,

도 4a 내지 도 4l은 도 3의 순서에 따라 플립칩 패키지의 제조방법을 순차적으로 나타낸 단면도.

<도면의 주요부분에 대한 부호의 설명>

10... 반도체 칩 11... 패드

20... 보호층 30... 절연층

40... 하부 시드 메탈층 50... 하부 포토 레지스트

60... 재배선층 70... 솔더 마스크

80... 상부 시드 메탈층 90... 상부 포토 레지스트

100... 코어 금속층 110... 솔더

111... 솔더 볼

본 발명은 플립칩 패키지 및 그 제조방법에 관한 것으로서, 특히 재배선을 이용하여 웨이퍼 레벨에서 제조되는 플립칩 패키지 및 그 제조방법에 관한 것이다.

전자 산업에 있어서 기술 개발의 주요 추세 중의 하나는 소자의 크기를 축소하는 것이다. 반도체 패키지 분야에 있어서도 패키지의 크기를 칩 수준으로 축소하는 것이 주요 관심사 중의 하나이며, 특히 재배선 기술을 이용하여 웨이퍼 상태에서 칩 사이즈의 패키지를 구현하고자 하는 것이 최근의 경향이다.

웨이퍼 레벨 칩 사이즈 패키지(wafer level chip size package)라고 불리우는 이 패키지 유형은 플립칩의 일종으로서, 칩에 형성된 패드(pad)와 전기적으로 연결되는 넓은 면적의 재배선층을 형성하여, 패드보다 넓게 형성된 재배선층으로 배선을 유도하는 플립칩을 말한다.

이러한 재배선을 이용한 플립칩 패키지의 경우 패드 사이의 피치(pitch)가 가까운 경우에도 재배선층에 솔더 볼(solder ball)이 융착되므로 솔더 볼 사이에 쇼트(short) 현상 등이 일어나지 않게 되어 플립칩 본딩(bonding)의 신뢰성을 향상 시킬 수 있는 장점을 가진다.

이러한 재배선을 이용한 플립칩 패키지 제조방법으로서 종래에는 도 1과 같은 방법이 일반적으로 채용되고 있다.

도면을 참조하면, 플립칩 패키지 제조방법은 패드가 마련된 반도체 칩 상에 패드가 외부로 노출되도록 보호층을 형성하는 단계(S1)와, 이 보호층 상에 절연층 을 형성하는 단계(S2)와, 패드와 전기적으로 연결되도록 패드와, 보호층 및 절연층 상에 하부 시드 메탈층(seed metal layer)을 형성하는 단계(S3)와, 하부 시드 메탈층 상에 패드와 전기적으로 연결되도록 재배선층을 형성하는 단계(S4)와, 재배선층 상에 스퍼터링(sputtering) 방식에 의하여 상부 시드 메탈층을 형성하는 단계(S5) 및 상부 시드 메탈층에 솔더 볼을 융착하는 단계(S6)를 포함한다.

그런데, 이와 같은 구조의 플립칩 패키지는 솔더 볼이 융착되는 상부 시드 메탈층이 스퍼터링 방식에 의하여 형성되므로 그 두께가 얇게 된다. 이 얇은 두께를 가진 상부 시드 메탈층은 솔더 볼이 용융되어 접합되는 과정에서 모두 금속간 화합물로 바뀌게 된다. 그러면, 솔더 볼의 접합부와 재배선층은 금속간 화합물로만 접합되기 때문에 접합계면에서 취성이 발생하여 접합계면의 신뢰성을 크게 손상시키는 문제점이 있다.

본 발명은 상기의 문제점을 해결하기 위하여 창출된 것으로서, 솔더 볼과 재배선층 사이의 강한 결합 및 금속간 화합물의 적절한 형성을 위하여 개선된 플립칩 패키지 및 그 제조방법을 제공하는데 그 목적이 있다.

상기의 목적을 달성하기 위한 본 발명의 플립칩 패키지는, 일 측에 다수의 패드가 마련된 반도체 칩; 상기 패드들의 일부분이 노출되도록 상기 반도체 칩 상에 마련된 보호층; 상기 패드들 중 일부의 패드를 덮도록 상기 보호층 상에 마련된 절연층; 상기 절연층에 의하여 덮이지 않아 외부로 노출된 상기 패드와 상기 보호 층 및 상기 절연층의 일부를 덮도록 마련된 하부 시드 메탈층; 상기 하부 시드 메탈층 상에 마련된 재배선층; 상기 재배선층 상의 일부분에 마련된 상부 시드 메탈층; 상기 하부 시드 메탈층 및 상기 재배선층을 덮으며, 상기 상부 시드 메탈층의 일측이 외부로 노출되도록 상기 절연층 상에 마련된 솔더 마스크; 상기 상부 시드 메탈층의 일 측에 마련된 코어 금속층; 및 상기 코어 금속층을 둘러싸는 솔더 볼을 포함한다.

그리고 본 발명의 플립칩 패키지 제조방법은, 패드가 마련된 반도체 칩 상에 상기 패드의 일부분이 노출되도록 보호층 및 상기 보호층 상의 일부에 절연층을 형성하는 단계; 상기 절연층과, 상기 보호층 및 상기 패드 상에 하부 시드 메탈층을 형성하는 단계; 상기 하부 시드 메탈층 상에 소정의 패턴이 형성된 하부 PR층을 형성하는 단계; 상기 소정의 패턴 내에 상기 패드와 전기적으로 연결되도록 재배선층을 형성하는 단계; 상기 하부 PR층 제거 및 상기 하부 PR층 제거에 의하여 노출된 상기 하부 메탈층을 에칭하는 단계; 상기 하부 메탈층의 에칭에 의하여 노출된 상기 절연층 및 상기 재배선층 상에 상기 재배선층의 일부분이 노출되도록 패터닝된 솔더 마스크를 형성하는 단계; 상기 솔더 마스크 상에 상부 시드 메탈층을 형성하는 단계; 상기 상부 시드 메탈층이 상기 재배선층과 접촉하는 부위가 노출되도록 패터닝된 상부 PR층을 상기 상부 시드 메탈층 상에 형성하는 단계; 상기 노출된 상부 시드 메탈층 상에 코어 금속층을 전해 도금하는 단계; 상기 코어 금속층 상에 솔더 도금하는 단계; 상기 상부 PR층 제거 및 상기 상부 PR층 제거에 의하여 노출된 상기 상부 시드 메탈층을 에칭하는 단계; 및 상기 솔더를 리플로어하여 솔더 볼 로 형성하는 단계를 포함한다.

여기서, 상기 전해 도금된 코어 금속층은 Cu 도금층인 것이 바람직하다.

이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

도 2는 본 발명의 일 실시예에 따른 플립칩 패키지를 나타낸 단면도이다.

도면을 참조하면, 플립칩 패키지는 일 측에 다수의 패드(11)가 마련된 반도체 칩(10) 상에 패드(11)들의 일부분이 노출되도록 보호층(20)이 마련된다.

그리고 이 보호층(20) 상에 다수의 패드(11) 중 일부의 패드(11)를 덮도록 절연층(30)이 마련되며, 절연층(30)에 의하여 덮이지 않아 외부로 노출된 패드(11)와, 보호층(20) 및 절연층(30)의 일부분을 덮도록 하부 시드 메탈층(40)이 마련된다.

그리고 이 하부 시드 메탈층(40) 상에는 재배선층(60)이 마련되고, 이 재배선층(60) 상의 일부분에 상부 시드 메탈층(80)이 마련된다.

한편, 절연층(30) 상에는 솔더 마스크(70)가 적층되는데, 이 솔더 마스크(70)는 하부 시드 메탈층(40)과 재배선층(60)을 덮으며, 상부 시드 메탈층(80)의 일측, 즉 상면이 외부로 노출되도록 한다.

외부로 노출된 상부 시드 메탈층(80)의 상면에는 코어 금속층(100)이 마련되고, 이 코어 금속층(100)은 솔더 볼(111)에 의하여 둘러 싸이게 된다.

상기에 서술한 플립칩 패키지의 자세한 설명은 후술할 제조방법에서 하기로 한다.

도 3은 도 2의 플립칩 패키지를 제조하기 위한 방법을 순차적으로 나타낸 순서도이고, 도 4a 내지 도 4l은 도 3의 플립칩 패키지 제조방법의 순서에 따라 나타낸 단면도이다.

도면을 참조하면, 플립칩 패키지 제조방법은 도 4a와 같이 패드(11)가 마련된 반도체 칩(10) 상에 패드(11)의 일부분이 외부로 노출되도록 스핀 트랙(spin track)을 이용하여 유기 고분자 화합물인 PIQ로 보호층(20)을 형성한 후, 이 보호층(20) 상에 열응력을 흡수, 완화하는 완충 역할 및 전기적으로 절연 기능을 하는 절연층(30)을 포토 리소그래피(photo lithography)의 방법으로 형성한다(S11).

다음으로 도 4b와 같이 접착, 확산 방지, 재배선의 도금을 위하여 하부 시드 메탈층(40)을 스퍼터링이나 전해 도금의 방식으로 형성한다. 이 하부 시드 메탈층(40)은 Ti/Cu 의 금속층으로서, 외부로 노출된 패드(11)와, 보호층(20) 및 절연층(30) 상에 형성된다(S12).

하부 시드 메탈층(40)을 형성한 후, 재배선층(60)을 형성하기 전 단계로서 도 4c와 같이 소정의 패턴이 형성된 하부 포토 레지스트(50)를 하부 시드 메탈층(40) 상에 형성한다. 여기서, 소정의 패턴은 패드(11) 부분 및 이 패드(11) 부분으로부터 소정 거리 이격된 부분까지 외부로 노출되도록 형성되는데, 이 외부로 노출된 부분에는 도 4d와 같이 전해 도금 방식에 의하여 재배선층(60)이 형성된다( S13). 이와 같이 재배선층(60)을 형성하는 이유는 패드(11)의 위치에 상관 없이 재배선층(60)에 의하여 외부 입출력 단자를 형성하기 위한 것이다.

재배선층(60)이 형성된 후에는 도 4e와 같이 하부 포토 레지스트(50)의 제 거 및 이 하부 포토 레지스트(50)의 제거로 인하여 외부로 노출되는 하부 시드 메탈층(40)을 에칭(etching)한다.

다음으로, 재배선층(60)이 형성된 반도체 칩(10) 상에 도 4f와 같이 솔더 볼 랜드(solder ball land)를 형성하기 위하여 재배선층(60)의 일부분이 외부로 노출되도록 솔더 마스크(70)를 형성한 후(S14), 도 4g와 같이 상부 시드 메탈층(80)을 형성한다(S15). 이 상부 시드 메탈층(80)은 하부 시드 메탈층(40)과 같은 Ti/Cu 금속층이며, 하부 시드 메탈층(40)과 동일한 기능을 갖는다.

상부 시드 메탈층(80)이 형성되면, 이 상부 메탈층(80) 상에는 도 4h와 같이 재배선층(60)의 일부가 노출된 부분이 외부로 노출되도록 패터닝된 상부 포토 레지스트(90)를 형성한다.

다음으로, 도 4i와 같이 외부로 노출되도록 패터닝된 부분에 Cu 등의 금속을 전해 도금의 방식에 의하여 도금하여 코어 금속층(100)을 형성한 후(S16), 도 4j와 같이 솔더(110)를 코어 금속층(100) 상에 형성한다(S17). 여기서, 코어 금속층(100)은 후술할 솔더 볼(111)과 재배선층(60) 사이의 접착력을 강화하고, 솔더 볼(111)이 형성될 때 솔더 볼(111)과 코어 금속층(100) 사이에 금속간 화합물의 적절한 형성을 위한 것이다.

상기와 같이 코어 금속층(100) 및 솔더(110)가 형성되면, 도 4k과 같이 코어 금속층(100) 및 솔더(110) 형성을 위해 마련된 상부 포토 레지스트(90)를 제거하고, 이 상부 포토 레지스트(90)의 제거에 의하여 외부로 노출된 상부 시드 메탈층(80)을 에칭한다.

마지막으로 도 4l과 같이 솔더(110)를 리플로우(reflow)하여 솔더 볼(111)을 형성한다(S18).

이와 같은 방법에 의하여 플립칩 패키지 제조방법은 솔더 볼(111)과 상부 시드 메탈층(80) 사이에 전해 도금의 방식에 의한 코어 금속층(100)을 형성하므로서, 솔더 볼(111) 형성 시 코어 금속층(100)을 통해 충분한 금속간 화합물의 소스(source)를 제공하므로, 종래의 스퍼터링에 의하여 얇게 형성된 상부 시드 메탈층이 솔더 볼 형성에 의하여 전부 금속간 화합물로 바뀌게 됨으로써 발생하는 솔더 볼과 재배선층 사이의 접합계면에서의 취성 발생을 방지할 수 있다.

그리고 전해 도금에 의하여 코어 금속층을 형성하므로, 코어 금속층의 두께를 두껍게 형성할 수 있어 솔더 볼과의 결합력을 강화할 수 있게 된다.

상술한 바와 같이 본 발명의 플립칩 패키지 및 그 제조방법에 의하면, 솔더 볼과 상부 시드 메탈층 사이에 전해 도금 방식에 의한 코어 금속층을 형성하므로서, 솔더 볼 형성 시 코어 금속층을 통해 충분한 금속간 화합물의 소스를 제공하여 솔더 볼과 재배선층 사이의 접합계면에서 취성 발생을 방지할 수 있는 효과를 제공한다.

본 발명은 상기에 설명되고 도면에 예시된 것에 의해 한정되는 것은 아니며, 다음에 기재되는 청구의 범위 내에서 더 많은 변형 및 변용예가 가능한 것임은 물론이다.

Claims

일 측에 다수의 패드가 마련된 반도체 칩;

상기 패드들의 일부분이 노출되도록 상기 반도체 칩 상에 마련된 보호층;

상기 패드들 중 일부의 패드를 덮도록 상기 보호층 상에 마련된 절연층;

상기 절연층에 의하여 덮이지 않아 외부로 노출된 상기 패드와 상기 보호층 및 상기 절연층의 일부를 덮도록 마련된 하부 시드 메탈층;

상기 하부 시드 메탈층 상에 마련된 재배선층;

상기 재배선층 상의 일부분에 마련된 상부 시드 메탈층;

상기 하부 시드 메탈층 및 상기 재배선층을 덮으며, 상기 상부 시드 메탈층의 일측이 외부로 노출되도록 상기 절연층 상에 마련된 솔더 마스크;

상기 상부 시드 메탈층의 일 측에 마련된 코어 금속층; 및

상기 코어 금속층을 둘러싸는 솔더 볼을 포함한 것을 특징으로 하는 플립칩 패키지.
패드가 마련된 반도체 칩 상에 상기 패드의 일부분이 노출되도록 보호층 및 상기 보호층 상의 일부에 절연층을 형성하는 단계;

상기 절연층과, 상기 보호층 및 상기 패드 상에 하부 시드 메탈층을 형성하는 단계;

상기 하부 시드 메탈층 상에 소정의 패턴이 형성된 하부 PR층을 형성하는 단 계;

상기 소정의 패턴 내에 상기 패드와 전기적으로 연결되도록 재배선층을 형성하는 단계;

상기 하부 PR층 제거 및 상기 하부 PR층 제거에 의하여 노출된 상기 하부 메탈층을 에칭하는 단계;

상기 하부 메탈층의 에칭에 의하여 노출된 상기 절연층 및 상기 재배선층 상에 상기 재배선층의 일부분이 노출되도록 패터닝된 솔더 마스크를 형성하는 단계;

상기 솔더 마스크 상에 상부 시드 메탈층을 형성하는 단계;

상기 상부 시드 메탈층이 상기 재배선층과 접촉하는 부위가 노출되도록 패터닝된 상부 PR층을 상기 상부 시드 메탈층 상에 형성하는 단계;

상기 노출된 상부 시드 메탈층 상에 코어 금속층을 전해 도금하는 단계;

상기 코어 금속층 상에 솔더 도금하는 단계;

상기 상부 PR층 제거 및 상기 상부 PR층 제거에 의하여 노출된 상기 상부 시드 메탈층을 에칭하는 단계; 및

상기 솔더를 리플로어하여 솔더 볼로 형성하는 단계를 포함하는 것을 특징으로 하는 플립칩 패키지 제조방법.
제2항에 있어서,

상기 전해 도금된 코어 금속층은 Cu 도금층인 것을 특징으로 하는 플립칩 패키지 제조방법.