JP5789427B2 - ドライブ回路 - Google Patents
ドライブ回路 Download PDFInfo
- Publication number
- JP5789427B2 JP5789427B2 JP2011135237A JP2011135237A JP5789427B2 JP 5789427 B2 JP5789427 B2 JP 5789427B2 JP 2011135237 A JP2011135237 A JP 2011135237A JP 2011135237 A JP2011135237 A JP 2011135237A JP 5789427 B2 JP5789427 B2 JP 5789427B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- voltage
- bjt
- drive
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
本発明は、バイポーラトランジスタのベース端子にベース電流を供給するドライブ回路に関する。
バイポーラトランジスタ（以下、ＢＪＴという）は、電源回路などにおいてスイッチ素子として使用される。ＢＪＴを使用した電源回路において、ＢＪＴのベース端子にベース電流を供給するドライブ回路がある。このようなドライブ回路は、ＢＪＴが導通している期間のコレクタ損失を減らすために、その導通電圧（コレクタ電圧）を十分に小さくする。そのために、ＢＪＴのコレクタ電流の直流電流増幅率（以下、ｈＦＥという）分の１以上の電流をＢＪＴのベース電流として供給する必要がある。このＢＪＴのベース電流値は、ドライブ回路の出力抵抗（インピーダンス）の値によって決められる（例えば、特許文献１を参照）。
図６は、従来のドライブ回路を用いた電源回路を示す。一般に、ＢＪＴのコレクタ電流は、電源回路の動作状態によって変化する。そのため、ＢＪＴのコレクタ電流が変化しても、導通電圧を十分に小さい値に維持するため、ＢＪＴのベース電流が不足しないように、ＢＪＴのベース電流は、ＢＪＴの最大コレクタ電流のｈＦＥ分の１以上の固定値に設定される。そのため、ＢＪＴのコレクタ電流が小さい場合には、ベース電流が必要以上に大きな値となり、ベース電流による電力損失が大きくなる。そこで、ＢＪＴのコレクタ電流が小さい場合のベース電流による電力損失を削減するために、ＢＪＴのコレクタ電流の増減に対応して、ＢＪＴのベース電流を増減することが求められる。
ＢＪＴのコレクタ電流の増減に対応して増減するＢＪＴのベース電流を生成する方法として、以下の３つの方法が知られている。
第１の方法は、ＢＪＴのコレクタ電流が流れる経路に抵抗を挿入して、その抵抗による電圧降下値によって、ＢＪＴのコレクタ電流を検出し、検出した電流に応じてＢＪＴのベース電流を生成する方法である。
第２の方法は、カレントトランス（以下、ＣＴという）を用いてＢＪＴのコレクタ電流を検出し、検出した電流に応じてＢＪＴのベース電流を生成する方法である。
第３の方法は、ＣＴドライブを用いてＢＪＴのベース電流を生成する方法である。ＣＴドライブは、コレクタ電流巻線とベース電流巻線と制御巻線との３つの巻線を有する。ＣＴドライブでは、コレクタ巻線によって検出したＢＪＴのコレクタ電流が、コレクタ電流巻線とベース電流巻線との巻数比によって変換されて、ＢＪＴのベース電流として供給される。一方で、制御巻線は、ＢＪＴのターンオン電流の供給と、ＢＪＴのターンオフ電流の排出を行う。
第１の方法は、ＢＪＴのコレクタ電流が流れる経路に抵抗を挿入して、その抵抗による電圧降下値によって、ＢＪＴのコレクタ電流を検出し、検出した電流に応じてＢＪＴのベース電流を生成する方法である。
第２の方法は、カレントトランス（以下、ＣＴという）を用いてＢＪＴのコレクタ電流を検出し、検出した電流に応じてＢＪＴのベース電流を生成する方法である。
第３の方法は、ＣＴドライブを用いてＢＪＴのベース電流を生成する方法である。ＣＴドライブは、コレクタ電流巻線とベース電流巻線と制御巻線との３つの巻線を有する。ＣＴドライブでは、コレクタ巻線によって検出したＢＪＴのコレクタ電流が、コレクタ電流巻線とベース電流巻線との巻数比によって変換されて、ＢＪＴのベース電流として供給される。一方で、制御巻線は、ＢＪＴのターンオン電流の供給と、ＢＪＴのターンオフ電流の排出を行う。
しかしながら、上述の第１の方法では、電流を検出するために挿入した抵抗によってＢＪＴのコレクタ電流に応じた電力損失が発生する。このため、第１の方法では、電力損失が大きくなるという問題がある。
また、上述の第２の方法では、ＣＴによる電流検出により電力損失が大きくなるという問題がある。また、第２の方法では、ＣＴなどの部品が増えて回路が複雑になる。更に、ＢＪＴのスイッチング周期に対する導通期間の比率を示す時比率が１００％である場合には、ＢＪＴのコレクタ電流を検出できない。
また、上述の第２の方法では、ＣＴによる電流検出により電力損失が大きくなるという問題がある。また、第２の方法では、ＣＴなどの部品が増えて回路が複雑になる。更に、ＢＪＴのスイッチング周期に対する導通期間の比率を示す時比率が１００％である場合には、ＢＪＴのコレクタ電流を検出できない。
また、ＢＪＴのｈＦＥ特性は、ＢＪＴのコレクタ電流によって変化する。このため、上述の第３の方法では、コレクタ電流巻線とベース電流巻線との巻数比を、ＢＪＴのコレクタ電流の使用範囲におけるｈＦＥの最小値によって決定する。これは、ｈＦＥが小さいほどＢＪＴのベース電流が大きくなるため、ＢＪＴのベース電流が不足しないようにするためである。このため、設定されたｈＦＥの値（最小値）よりｈＦＥが大きくなるＢＪＴの動作点では、過剰なＢＪＴのベース電流が流れて、ベース電流による電力損失が大きくなるという問題がある。また、第３の方法では、第２の方法と同様に、部品が増えて回路が複雑になると共に、時比率が１００％である場合には、ＢＪＴのコレクタ電流を検出できない。
このように、上述の第１から第３の方法では、電力損失を十分に低減できないという問題がある。
このように、上述の第１から第３の方法では、電力損失を十分に低減できないという問題がある。
本発明は、上記問題を解決すべくなされたもので、その目的は、ベース電流による電力損失を低減するドライブ回路を提供することにある。
上記問題を解決するために、本発明は、バイポーラトランジスタのベース端子にベース電流を供給するドライブ回路であって、前記バイポーラトランジスタの前記ベース電流を生成するベース回路部と、制御端子に供給される制御電圧に基づき、前記ベース電流を生成するための駆動電圧を前記ベース回路部に供給するドライブ部と、基準電圧を生成する基準電圧生成部と、前記バイポーラトランジスタのベース端子と前記バイポーラトランジスタのエミッタ端子との間に発生する第１のベース−エミッタ間電圧を前記基準電圧に基づいて検出し、検出した前記第１のベース−エミッタ間電圧に応じた前記ベース電流を前記バイポーラトランジスタに供給するように、前記制御電圧を制御して、前記ドライブ部に供給するベース電流制御部とを備え、前記ベース電流制御部は、前記駆動電圧と前記基準電圧との間の電圧であって、予め定められた抵抗比によって前記駆動電圧と前記基準電圧との電位差を分圧した電圧が、前記第１のベース−エミッタ間電圧と等しくなるように、前記制御電圧を制御する演算増幅回路を備えるドライブ回路である。
また、本発明は上記発明において、前記基準電圧生成部は、ベース端子とコレクタ端子が電流源の出力線にそれぞれ接続され、エミッタ端子が前記バイポーラトランジスタのエミッタ端子に接続された第１のバイポーラトランジスタを備え、前記第１のバイポーラトランジスタのベース端子と前記第１のバイポーラトランジスタのエミッタ端子との間に発生する第２のベース−エミッタ間電圧を前記基準電圧とすることを特徴とする。
また、本発明は上記発明において、前記電流源は、前記ベース回路部の出力線に一方の端子が接続され、前記電流源の出力線に他方の端子が接続される抵抗素子を備えることを特徴とする。
また、本発明は上記発明において、前記電流源は、定電流回路を備えることを特徴とする。
また、本発明は上記発明において、前記電流源は、定電流回路を備えることを特徴とする。
また、本発明は上記発明において、前記予め定められた抵抗比は、前記第１のベース−エミッタ間電圧と前記基準電圧との電位差と、前記駆動電圧と前記第１のベース−エミッタ間電圧との電位差との比に基づいて定められることを特徴とする。
本発明によれば、ベース電流制御部は、バイポーラトランジスタのベース端子とエミッタ端子との間に発生するベース−エミッタ間電圧を検出する。ベース−エミッタ間電圧は、バイポーラトランジスタのコレクタ電流に応じて変化する。そのため、ベース−エミッタ間電圧を検出することにより、コレクタ電流を検出することができる。また、ベース電流制御部は、検出したベース−エミッタ間電圧に応じたベース電流をバイポーラトランジスタに供給するように、ドライブ部の制御電圧を制御する。これにより、ドライブ部は、コレクタ電流に応じた駆動電圧をベース回路部に供給する。ベース回路部は、ドライブ部から供給された制御電圧に応じてベース電流を生成して、バイポーラトランジスタに供給する。つまり、本発明のドライブ回路は、ベース−エミッタ間電圧を検出することにより、コレクタ電流に応じたベース電流をバイポーラトランジスタに供給する。また、本発明のドライブ回路は、ベース−エミッタ間電圧を用いてコレクタ電流の変化を検出する。そのため、コレクタ電流が流れる経路に検出用の部品を挿入する必要がない。また、ベース回路部は、ｈＦＥに依存しないで、コレクタ電流に応じたベース電流を生成できるため、ｈＦＥが大きい場合に対応したベース電流を設定できる。結果として、本発明のドライブ回路は、ベース電流による電力損失を低減することができる。
＜第１の実施形態＞
以下、本発明の第１の実施形態によるドライブ回路について図面を参照して説明する。
図１は、本実施形態によるドライブ回路を示すブロック図である。
図１は、本実施形態によるドライブ回路１を電源回路に適用した一形態を示す。この図において、ドライブ回路１は、制御回路部３から供給される制御電圧に基づいて、昇圧型チョッパ方式のスイッチング電源回路（電源回路部２）を駆動するバイポーラトランジスタ（以下、ＢＪＴという）のベース電流を供給する。
以下、本発明の第１の実施形態によるドライブ回路について図面を参照して説明する。
図１は、本実施形態によるドライブ回路を示すブロック図である。
図１は、本実施形態によるドライブ回路１を電源回路に適用した一形態を示す。この図において、ドライブ回路１は、制御回路部３から供給される制御電圧に基づいて、昇圧型チョッパ方式のスイッチング電源回路（電源回路部２）を駆動するバイポーラトランジスタ（以下、ＢＪＴという）のベース電流を供給する。
電源回路部２は、ＢＪＴ２１、直流電源２２、コイル２３、ダイオード２４、及びコンデンサ２５を備える。
直流電源２２は、コイル２３に電力を供給する。コイル２３は、一方の端子に直流電源２２の陽極端子が、他方の端子にノードＮ１がそれぞれ接続される。コイル２３は、昇圧用の起電力を発生する。
ＢＪＴ２１は、コレクタ端子にノードＮ１が、ベース端子にドライブ回路１の出力線であるノードＮ２が、それぞれ接続される。また、ＢＪＴ２１は、エミッタ端子が接地される。ＢＪＴ２１は、ドライブ回路１から供給されるベース電流に応じて、スイッチング動作を行い、コイル２３に起電力を発生させる。ここで、ＢＪＴ２１は、例えば、Ｓｉ（シリコン）によって形成される。
ダイオード２４は、アノード端子がノードＮ１に、カソード端子がコンデンサ２５と電源回路部２の出力線とに接続される。ダイオード２４は、コイル２３によって得られた起電力を整流する。コンデンサ２５は、一方の端子が電源回路部２の出力線に、他方の端子がＧＮＤ（グランド）線にそれぞれ接続され、電源回路部２の出力電圧を平滑する。
直流電源２２は、コイル２３に電力を供給する。コイル２３は、一方の端子に直流電源２２の陽極端子が、他方の端子にノードＮ１がそれぞれ接続される。コイル２３は、昇圧用の起電力を発生する。
ＢＪＴ２１は、コレクタ端子にノードＮ１が、ベース端子にドライブ回路１の出力線であるノードＮ２が、それぞれ接続される。また、ＢＪＴ２１は、エミッタ端子が接地される。ＢＪＴ２１は、ドライブ回路１から供給されるベース電流に応じて、スイッチング動作を行い、コイル２３に起電力を発生させる。ここで、ＢＪＴ２１は、例えば、Ｓｉ（シリコン）によって形成される。
ダイオード２４は、アノード端子がノードＮ１に、カソード端子がコンデンサ２５と電源回路部２の出力線とに接続される。ダイオード２４は、コイル２３によって得られた起電力を整流する。コンデンサ２５は、一方の端子が電源回路部２の出力線に、他方の端子がＧＮＤ（グランド）線にそれぞれ接続され、電源回路部２の出力電圧を平滑する。
ドライブ回路１は、ドライブ部１０、ベース回路部３０、基準電圧生成部４０、及びベース電流制御部５０を備える。
ドライブ部１０は、制御回路部３又はベース電流制御部５０から供給される制御電圧に基づいて、ベース回路部３０にＢＪＴ２１のベース電流を供給するための駆動電圧を供給する。ここで、ドライブ部１０の制御電圧が供給される入力線をノードＮ３とし、ドライブ部１０の出力線をノードＮ４とする。ドライブ部１０は、Ｎチャネル型金属酸化膜半導体電界効果トランジスタ（Ｎ Channel Metal Oxide Semiconductor Field Effect Transistor、以下、ＮＭＯＳという）１１、及びＰチャネル型金属酸化膜半導体電界効果トランジスタ（Ｐ Channel Metal Oxide Semiconductor Field Effect Transistor、以下、ＰＭＯＳという）１２を備える。
ＮＭＯＳ１１は、ドレイン端子が第１の電源線（例えば、１５Ｖの電源線）に接続され、ゲート端子が入力線Ｎ３に接続され、ソース端子がドライブ部１０の出力線であるノードＮ４に接続される。また、ＰＭＯＳ１２は、ドレイン端子が第２の電源線（例えば、−１５Ｖの電源線）に接続され、ゲート端子が入力線Ｎ３に接続され、ソース端子がドライブ部１０の出力線であるノードＮ４に接続される。
ドライブ部１０は、制御回路部３又はベース電流制御部５０から供給される制御電圧に基づいて、ベース回路部３０にＢＪＴ２１のベース電流を供給するための駆動電圧を供給する。ここで、ドライブ部１０の制御電圧が供給される入力線をノードＮ３とし、ドライブ部１０の出力線をノードＮ４とする。ドライブ部１０は、Ｎチャネル型金属酸化膜半導体電界効果トランジスタ（Ｎ Channel Metal Oxide Semiconductor Field Effect Transistor、以下、ＮＭＯＳという）１１、及びＰチャネル型金属酸化膜半導体電界効果トランジスタ（Ｐ Channel Metal Oxide Semiconductor Field Effect Transistor、以下、ＰＭＯＳという）１２を備える。
ＮＭＯＳ１１は、ドレイン端子が第１の電源線（例えば、１５Ｖの電源線）に接続され、ゲート端子が入力線Ｎ３に接続され、ソース端子がドライブ部１０の出力線であるノードＮ４に接続される。また、ＰＭＯＳ１２は、ドレイン端子が第２の電源線（例えば、−１５Ｖの電源線）に接続され、ゲート端子が入力線Ｎ３に接続され、ソース端子がドライブ部１０の出力線であるノードＮ４に接続される。
ベース回路部３０は、ドライブ部１０とＢＪＴ２１との間に配置される。ベース回路部３０は、ドライブ部１０からノードＮ４に供給される駆動電圧をベース電流に変換して、ＢＪＴ２１のベース端子（ノードＮ２）に供給する。また、ベース回路部３０は、抵抗素子３１を備える。ベース回路部３０がＢＪＴ２１のベース端子（ノードＮ２）に供給するベース電流の値は、ドライブ部１０から供給される駆動電圧の値と抵抗素子３１の抵抗値によって決定される。
基準電圧生成部４０は、ＢＪＴ２１のベース端子とエミッタ端子との間に発生するベース−エミッタ間電圧（以下、Ｖｂｅという）を検出するための基準電圧Ｖｒｅｆを生成し、生成した基準電圧ＶｒｅｆをノードＮ５に出力する。基準電圧生成部４０は、ＢＪＴ４１及び定電流源４２を備える。
ＢＪＴ４１は、コレクタ端子とベース端子とがノードＮ５に接続され、エミッタ端子がＢＪＴ２１のエミッタ端子に接続される。また、ＢＪＴ４１のコレクタ端子は、定電流源４２の出力線に接続される。ＢＪＴ４１は、コレクタ端子とベース端子とが接続されるダイオード接続された状態であり、バンドギャップ電圧を用いてノードＮ５に基準電圧Ｖｒｅｆを出力する。なお、ＢＪＴ４１は、ＢＪＴ２１とＶｂｅ特性や温度特性が等しい特性のものを用いる。
定電流源４２は、図示されないカレントミラー回路などにより、生成された定電流をＢＪＴ４１のコレクタ端子及びベース端子に供給する。
ＢＪＴ４１は、コレクタ端子とベース端子とがノードＮ５に接続され、エミッタ端子がＢＪＴ２１のエミッタ端子に接続される。また、ＢＪＴ４１のコレクタ端子は、定電流源４２の出力線に接続される。ＢＪＴ４１は、コレクタ端子とベース端子とが接続されるダイオード接続された状態であり、バンドギャップ電圧を用いてノードＮ５に基準電圧Ｖｒｅｆを出力する。なお、ＢＪＴ４１は、ＢＪＴ２１とＶｂｅ特性や温度特性が等しい特性のものを用いる。
定電流源４２は、図示されないカレントミラー回路などにより、生成された定電流をＢＪＴ４１のコレクタ端子及びベース端子に供給する。
ベース電流制御部５０は、ＢＪＴ２１のＶｂｅを検出して、検出したＢＪＴ２１のＶｂｅに応じたベース電流をＢＪＴ２１に供給するように、ドライブ部１０の制御電圧を制御する。ベース電流制御部５０は、抵抗素子（５１、５２）及びオペアンプＯＰ１を備える。
抵抗素子５１は、一方の端子がドライブ部１０の出力線であるノードＮ４に接続され、他方の端子がオペアンプＯＰ１のマイナス端子（反転入力端子）に接続される。また、抵抗素子５２は、一方の端子が基準電圧生成部４０の出力線であるノードＮ５に接続され、他方の端子がオペアンプＯＰ１のマイナス端子に接続される。抵抗素子５１及び５２は、ノードＮ４とノードＮ５との電位差を抵抗分圧した電圧をオペアンプＯＰ１のマイナス端子に供給する。
抵抗素子５１は、一方の端子がドライブ部１０の出力線であるノードＮ４に接続され、他方の端子がオペアンプＯＰ１のマイナス端子（反転入力端子）に接続される。また、抵抗素子５２は、一方の端子が基準電圧生成部４０の出力線であるノードＮ５に接続され、他方の端子がオペアンプＯＰ１のマイナス端子に接続される。抵抗素子５１及び５２は、ノードＮ４とノードＮ５との電位差を抵抗分圧した電圧をオペアンプＯＰ１のマイナス端子に供給する。
オペアンプＯＰ１は、プラス端子（非反転入力端子）がノードＮ２に接続され、ＢＪＴ２１のＶｂｅがプラス端子に供給される。また、オペアンプＯＰ１は、マイナス端子がノードＮ６に接続される。また、オペアンプＯＰ１は、ドライブ部１０から出力される駆動電圧と、基準電圧生成部４０から供給される基準電圧Ｖｒｅｆとを抵抗素子（５１、５２）によって抵抗分圧された電圧がマイナス端子に供給される。オペアンプＯＰ１は、ＢＪＴ２１のＶｂｅを検出し、検出したＢＪＴ２１のＶｂｅに応じたベース電流をＢＪＴ２１に供給するように、ドライブ部１０の制御電圧を制御する演算増幅回路として機能する。つまり、オペアンプＯＰ１は、基準電圧生成部４０が生成した基準電圧Ｖｒｅｆに基づいて、ＢＪＴ２１のＶｂｅを検出し、検出したＢＪＴ２１のＶｂｅに応じたベース電流をＢＪＴ２１に供給する制御電圧をノードＮ３に出力して、ドライブ部１０への制御電圧を制御する。なお、オペアンプＯＰ１は、図示されない帰還回路を有し、所定の倍率に設定される。
次に、本実施形態の動作について説明する。
まず、本実施形態の動作原理を説明する。ＢＪＴ２１は、Ｖｂｅが０Ｖである場合には、コレクタ端子とエミッタ端子との間は、導通しない遮断状態にある。しかし、Ｖｂｅが、例えば０．６Ｖ以上になると、コレクタ端子とエミッタ端子との間が導通して、ベース電流に応じたコレクタ電流が流れる。このコレクタ電流の値に応じて、Ｖｂｅの値も変化する。例えば、コレクタ電流の値が大きくなれば、それに応じてＶｂｅの値も大きくなる。このため、Ｖｂｅの値を検出することで、コレクタ電流を間接的に検出することが可能である。また、コレクタ電流とベース電流の関係式（１）として示されるため、コレクタ電流に応じたベース電流を得ることができる。
まず、本実施形態の動作原理を説明する。ＢＪＴ２１は、Ｖｂｅが０Ｖである場合には、コレクタ端子とエミッタ端子との間は、導通しない遮断状態にある。しかし、Ｖｂｅが、例えば０．６Ｖ以上になると、コレクタ端子とエミッタ端子との間が導通して、ベース電流に応じたコレクタ電流が流れる。このコレクタ電流の値に応じて、Ｖｂｅの値も変化する。例えば、コレクタ電流の値が大きくなれば、それに応じてＶｂｅの値も大きくなる。このため、Ｖｂｅの値を検出することで、コレクタ電流を間接的に検出することが可能である。また、コレクタ電流とベース電流の関係式（１）として示されるため、コレクタ電流に応じたベース電流を得ることができる。
ベース電流＝コレクタ電流／ｈＦＥ ・・・・ （１）
ここで、ｈＦＥは直流電流増幅率である。
ここで、ｈＦＥは直流電流増幅率である。
次に、図１に示される電源回路部２の動作について説明する。
電源回路部２は、ＢＪＴ２１の導通と遮断とを周期的に行うことにより、直流電源２２の出力電圧より高い電圧を出力端子に出力する。ＢＪＴ２１が導通された場合、直流電源２２からコイル２３に電流が流れる。これにより、コイル２３に電力が蓄えられる。また、ＢＪＴ２１が遮断された場合、コイル２３は、電流を維持しようと起電力を発生させ、ダイオード２４を通じて直流電源２２より高い電圧が電源回路部２の出力端子に出力される。電源回路部２の出力端子には、図示されない負荷が接続されるが、この負荷の状態により、ＢＪＴ２１のコレクタ電流は変化する。ＢＪＴ２１の導通、遮断は、ドライブ回路１のベース回路部３０から供給されるベース電流によって行われる。
電源回路部２は、ＢＪＴ２１の導通と遮断とを周期的に行うことにより、直流電源２２の出力電圧より高い電圧を出力端子に出力する。ＢＪＴ２１が導通された場合、直流電源２２からコイル２３に電流が流れる。これにより、コイル２３に電力が蓄えられる。また、ＢＪＴ２１が遮断された場合、コイル２３は、電流を維持しようと起電力を発生させ、ダイオード２４を通じて直流電源２２より高い電圧が電源回路部２の出力端子に出力される。電源回路部２の出力端子には、図示されない負荷が接続されるが、この負荷の状態により、ＢＪＴ２１のコレクタ電流は変化する。ＢＪＴ２１の導通、遮断は、ドライブ回路１のベース回路部３０から供給されるベース電流によって行われる。
次に、図１に示されるドライブ回路１の動作について説明する。
まず、ＢＪＴ２１を導通させる場合におけるドライブ回路１の動作を説明する。
ＢＪＴ２１を導通させる場合、ＮＭＯＳ１１が制御回路部３から供給される制御電圧により導通され、第１の電源線からノードＮ４に制御電圧が供給される。また、ＰＭＯＳ１２が制御回路部３から供給される制御電圧により遮断される。これにより、ドライブ部１０がノードＮ４に制御電圧に応じた駆動電圧を出力する。
まず、ＢＪＴ２１を導通させる場合におけるドライブ回路１の動作を説明する。
ＢＪＴ２１を導通させる場合、ＮＭＯＳ１１が制御回路部３から供給される制御電圧により導通され、第１の電源線からノードＮ４に制御電圧が供給される。また、ＰＭＯＳ１２が制御回路部３から供給される制御電圧により遮断される。これにより、ドライブ部１０がノードＮ４に制御電圧に応じた駆動電圧を出力する。
ベース回路部３０は、ドライブ部１０から供給される駆動電圧に基づいて、ＢＪＴ２１のベース端子（ノードＮ２）にベース電流を供給する。ＢＪＴ２１は、ベース回路部３０から供給されるベース電流によって導通され、コレクタ電流が流れる。なお、ベース回路部３０から供給されるベース電流の値は、ドライブ部１０から供給される駆動電圧（ノードＮ４の電圧）と抵抗素子３１の抵抗値によって決定される。
上記で説明したように、電源回路部２の出力端子に接続される負荷の状態により、ＢＪＴ２１のコレクタ電流は変化する。また、ＢＪＴ２１のコレクタ電流が変化すると、上記で説明したように、ＢＪＴ２１のＶｂｅが変化する。ＢＪＴ２１のＶｂｅが変化すると、ベース電流制御部５０のオペアンプＯＰ１は、ノードＮ６の電圧が、ＢＪＴ２１のＶｂｅの電圧と等しくなるようにドライブ部１０への制御電圧を制御する。ノードＮ６の電圧は、予め定められた抵抗素子５１と５２の抵抗比によってノードＮ４の電圧とノードＮ５の電圧との電位差を分圧した電圧である。また、ノードＮ４の電圧は、ドライブ部１０から出力される駆動電圧である。ノードＮ５の電圧は、基準電圧生成部４０から供給される基準電圧Ｖｒｅｆである。つまり、オペアンプＯＰ１は、ＢＪＴ２１のコレクタ電流の変化に応じて、制御電圧を変えてドライブ部１０に供給する。ドライブ部１０は、オペアンプＯＰ１から供給された制御電圧に応じた駆動電圧をベース回路部３０に供給する。これにより、ベース回路部３０は、ドライブ部１０から供給された駆動電圧に応じたＢＪＴ２１のベース電流を生成し、ＢＪＴ２１のベース端子（ノードＮ２）に供給する。
なお、予め定められた抵抗素子５１と５２の抵抗比は、ＢＪＴ２１のＶｂｅと基準電圧Ｖｒｅｆとの電位差と、ドライブ部１０の駆動電圧とＢＪＴ２１のＶｂｅとの電位差との比に基づいて定められる。
なお、予め定められた抵抗素子５１と５２の抵抗比は、ＢＪＴ２１のＶｂｅと基準電圧Ｖｒｅｆとの電位差と、ドライブ部１０の駆動電圧とＢＪＴ２１のＶｂｅとの電位差との比に基づいて定められる。
例えば、基準電圧Ｖｒｅｆが０．６Ｖであり、且つ、抵抗素子５１と５２の抵抗値が等しいとする。また、ＢＪＴ２１のＶｂｅが０．７Ｖである。オペアンプＯＰ１は、ノードＮ６の電圧が、ＢＪＴ２１のＶｂｅの電圧と等しくなるように制御する。そのため、ＢＪＴ２１のＶｂｅが０．７Ｖである場合には、オペアンプＯＰ１は、ノードＮ６の電圧が、０．７Ｖとなるように制御を行う。また、抵抗素子５１と５２の抵抗比は、１：１であるため、ノードＮ６の電圧は、ノードＮ４の駆動電圧とノードＮ５の基準電圧Ｖｒｅｆの平均値となる。このため、ノードＮ４の駆動電圧は、０．８Ｖにする必要がる。従って、オペアンプＯＰ１は、ノードＮ４の駆動電圧が０．８Ｖになるように、ドライブ部１０に供給する制御電圧を制御する。
また、上記の状態において、ＢＪＴ２１のコレクタ電流が増大して、例えば、ＢＪＴ２１のＶｂｅが０．７５Ｖになったとする。この場合、ノードＮ６が０．７５Ｖになるように、オペアンプＯＰ１は、ノードＮ３の制御電圧を上げる制御を行う。これにより、ドライブ部１０からベース回路部３０に供給される駆動電圧が上昇する。結果として、ノードＮ４の駆動電圧は、０．９Ｖになる。これにより、ベース回路部３０からＢＪＴ２１に供給されるベース電流が増大する。つまり、ＢＪＴ２１のコレクタ電流の増大に応じて、ＢＪＴ２１のベース電流が増大する。
また、上記の状態において、ＢＪＴ２１のコレクタ電流が減少して、例えば、ＢＪＴ２１のＶｂｅが０．６５Ｖになったとする。この場合、ノードＮ６が０．６５Ｖになるように、オペアンプＯＰ１は、ノードＮ３の制御電圧を下げる制御を行う。これにより、ドライブ部１０からベース回路部３０に供給される駆動電圧が低下する。結果として、ノードＮ４の駆動電圧は、０．７Ｖになる。これにより、ベース回路部３０からＢＪＴ２１に供給されるベース電流が減少する。つまり、ＢＪＴ２１のコレクタ電流の減少に応じて、ＢＪＴ２１のベース電流が減少する。
図２は、同実施形態におけるドライブ回路１の動作を示すグラフである。
図２（ａ）は、ＢＪＴ２１のコレクタ電流ＩｃとＢＪＴ２１のｈＦＥの関係を示すグラフである。このグラフにおいて、横軸はＢＪＴ２１のコレクタ電流Ｉｃを示し、縦軸はＢＪＴ２１のｈＦＥを示す。波形１０１は、ｈＦＥが一定であるとした場合を示す。しかし、一般に、ｈＦＥはコレクタ電流Ｉｃの値により一定ではない。そのため、ＢＪＴ２１のｈＦＥは、例えば、波形１０２によって示される特性とする。
図２（ａ）は、ＢＪＴ２１のコレクタ電流ＩｃとＢＪＴ２１のｈＦＥの関係を示すグラフである。このグラフにおいて、横軸はＢＪＴ２１のコレクタ電流Ｉｃを示し、縦軸はＢＪＴ２１のｈＦＥを示す。波形１０１は、ｈＦＥが一定であるとした場合を示す。しかし、一般に、ｈＦＥはコレクタ電流Ｉｃの値により一定ではない。そのため、ＢＪＴ２１のｈＦＥは、例えば、波形１０２によって示される特性とする。
図２（ｂ）は、ＢＪＴ２１のＶｂｅとＢＪＴのコレクタ電流及びベース電流の関係を示すグラフである。このグラフにおいて、横軸はＢＪＴ２１のＶｂｅを示し、縦軸は、電流値を示す。なお、電流値は、左側の縦軸にコレクタ電流を示し、右側の縦軸にベース電流を示す。
図２（ｂ）において、波形２０１は、ＢＪＴ２１のコレクタ電流の例を示す。波形２０１は、ＢＪＴのＶｂｅに応じてＢＪＴ２１のコレクタ電流が変化することを示す。また、波形２０２は、ＢＪＴ２１のベース電流を示す。波形２０２は、図２（ａ）の波形１０２に示されるｈＦＥの値とＢＪＴ２１のコレクタ電流の値とから式（１）によって算出される。ＢＪＴ２１のｈＦＥがＶｂｅの値によって変化するため、波形２０２は、曲線となる。
また、波形２０５は、本実施形態におけるドライブ回路１によって供給されるベース電流を示す。波形２０５は、抵抗素子５１と５２の抵抗比により、任意の傾きに設定できる。そのため、波形２０５は、ＢＪＴ２１のコレクタ電流に応じた最適なベース電流になるように設定可能である。
図２（ｂ）において、波形２０１は、ＢＪＴ２１のコレクタ電流の例を示す。波形２０１は、ＢＪＴのＶｂｅに応じてＢＪＴ２１のコレクタ電流が変化することを示す。また、波形２０２は、ＢＪＴ２１のベース電流を示す。波形２０２は、図２（ａ）の波形１０２に示されるｈＦＥの値とＢＪＴ２１のコレクタ電流の値とから式（１）によって算出される。ＢＪＴ２１のｈＦＥがＶｂｅの値によって変化するため、波形２０２は、曲線となる。
また、波形２０５は、本実施形態におけるドライブ回路１によって供給されるベース電流を示す。波形２０５は、抵抗素子５１と５２の抵抗比により、任意の傾きに設定できる。そのため、波形２０５は、ＢＪＴ２１のコレクタ電流に応じた最適なベース電流になるように設定可能である。
また、図２（ｂ）において、コレクタ電流の使用範囲における最小値をＩＣＭＩＮとし、ＩＣＭＩＮに対応するＶｂｅの値をＶＭＩＮとする。また、コレクタ電流の使用範囲における最大値をＩＣＭＡＸとし、ＩＣＭＡＸに対応するＶｂｅの値をＶＭＡＸとする。波形２０３は、従来のドライブ回路において、コレクタ電流の使用範囲における最大値に合わせてベース電流を固定に設定した場合のベース電流を示す。この場合、コレクタ電流の使用範囲の最小値に近づく程、波形２０２との乖離が大きく、ベース電流による電力損失が大きくなる。また、波形２０４では、従来の第３の方法であるカレントトランス（以下、ＣＴという）ドライブを用いた場合のベース電流を示す。波形２０４では、コレクタ電流の使用範囲においてｈＦＥの最小値に合わせてベース電流を設定する。そのため、波形２０４では、Ｖｂｅが大きくなる程、波形２０２との乖離が大きく、ベース電流による電力損失が大きくなる。波形２０３〜２０５を比較することにより、本実施形態を示す波形２０５が最もベース電流による電力損失を低減できることが示される。
次に、ＢＪＴ２１を遮断させる場合におけるドライブ回路１の動作を説明する。
ＢＪＴ２１を遮断させる場合、制御回路部３からＢＪＴ２１を導通させる場合より低い制御電圧がドライブ部１０に供給される。これにより、ドライブ部１０のＮＭＯＳ１１が遮断され、第１の電源線からノードＮ４に供給されていた駆動電圧が停止する。また、ＰＭＯＳ１２が導通され、第２の電源線からノードＮ４に電圧が供給される。これにより、ドライブ部１０がノードＮ４に駆動電圧の出力を停止する。このため、ベース回路部３０は、ベース電流の供給を停止し、ＢＪＴ２１が遮断される。
ＢＪＴ２１を遮断させる場合、制御回路部３からＢＪＴ２１を導通させる場合より低い制御電圧がドライブ部１０に供給される。これにより、ドライブ部１０のＮＭＯＳ１１が遮断され、第１の電源線からノードＮ４に供給されていた駆動電圧が停止する。また、ＰＭＯＳ１２が導通され、第２の電源線からノードＮ４に電圧が供給される。これにより、ドライブ部１０がノードＮ４に駆動電圧の出力を停止する。このため、ベース回路部３０は、ベース電流の供給を停止し、ＢＪＴ２１が遮断される。
以上のように、ドライブ回路１は、基準電圧生成部４０とベース電流制御部５０とを備える。ベース電流制御部５０は、基準電圧生成部４０が生成する基準電圧Ｖｒｅｆに基づいて、ＢＪＴ２１のＶｂｅを検出する。ＢＪＴ２１のＶｂｅは、ＢＪＴ２１のコレクタ電流に応じて変化する。そのため、ＢＪＴ２１のＶｂｅを検出することにより、コレクタ電流を検出することができる。また、ベース電流制御部５０は、検出したＢＪＴ２１のＶｂｅに応じたベース電流をＢＪＴ２１に供給するように、ドライブ部１０の制御電圧を制御する。これにより、ドライブ部１０は、ＢＪＴ２１のコレクタ電流に応じた駆動電圧をベース回路部３０に供給する。ベース回路部３０は、ドライブ部１０から供給された制御電圧に応じてベース電流を生成して、ＢＪＴ２１に供給する。つまり、ドライブ回路１は、ＢＪＴ２１のＶｂｅを検出することにより、ＢＪＴ２１のコレクタ電流に応じたベース電流をＢＪＴ２１に供給できる。
また、ドライブ回路１は、ＢＪＴ２１のＶｂｅを用いてＢＪＴ２１のコレクタ電流の変化を検出する。そのため、ＢＪＴ２１のコレクタ電流が流れる経路に検出用の部品を挿入する必要がない。また、ベース回路部３０は、ＢＪＴ２１のｈＦＥに依存しないで、ＢＪＴ２１のコレクタ電流に応じたベース電流を生成できる。このため、ＢＪＴ２１のｈＦＥが大きい場合であっても、ＢＪＴ２１のｈＦＥに対応したベース電流を設定できる。結果として、ドライブ回路１は、ベース電流による電力損失を低減することができる。
また、ドライブ回路１は、ＣＴを用いない。そのため、ドライブ回路１は、時比率が１００％である場合に対応可能である。
また、ドライブ回路１は、ＣＴを用いない。そのため、ドライブ回路１は、時比率が１００％である場合に対応可能である。
また、ベース電流制御部５０は、抵抗素子５１と５２を備える。ベース電流制御部５０は、抵抗素子５１と５２の抵抗比を変更することで、ドライブ部１０の駆動電圧を任意の電圧に設定できる。このため、抵抗素子５１と５２の抵抗比及びベース回路部３０の抵抗素子３１の抵抗値を適宜設定することによって、ＢＪＴ２１のＶｂｅに対する任意のベース電流特性を得ることができる。
また、ベース電流制御部５０は、基準電圧生成部４０が生成する基準電圧Ｖｒｅｆに基づいて、ＢＪＴ２１のＶｂｅを検出する。基準電圧生成部４０は、ＢＪＴ２１とＶｂｅ特性や温度特性が等しいＢＪＴ４１を用いて基準電圧Ｖｒｅｆを生成する。このため、温度変化に対して、ＢＪＴ２１のＶｂｅと基準電圧Ｖｒｅｆは、同様の特性を示す。そのため、ドライブ回路１は、ＢＪＴ２１のＶｂｅを検出する際に、温度変化による影響を低減できる。これにより、ドライブ回路１は、温度変化による影響を低減した最適なベース電流をＢＪＴ２１に供給することができる。
また、ベース電流制御部５０は、基準電圧生成部４０が生成する基準電圧Ｖｒｅｆに基づいて、ＢＪＴ２１のＶｂｅを検出する。基準電圧生成部４０は、ＢＪＴ２１とＶｂｅ特性や温度特性が等しいＢＪＴ４１を用いて基準電圧Ｖｒｅｆを生成する。このため、温度変化に対して、ＢＪＴ２１のＶｂｅと基準電圧Ｖｒｅｆは、同様の特性を示す。そのため、ドライブ回路１は、ＢＪＴ２１のＶｂｅを検出する際に、温度変化による影響を低減できる。これにより、ドライブ回路１は、温度変化による影響を低減した最適なベース電流をＢＪＴ２１に供給することができる。
＜第２の実施形態＞
以下、本発明の第２の実施形態によるドライブ回路について図面を参照して説明する。
図３は、本実施形態によるドライブ回路を示すブロック図である。
図３は、本実施形態によるドライブ回路１ａを電源回路に適用した一形態を示す。この図において、ドライブ回路１ａは、ドライブ部１０、ベース回路部３０、基準電圧生成部４０ａ、及びベース電流制御部５０を備える。また、この図において、図１と同じ構成には同一の符号を付す。
以下、本発明の第２の実施形態によるドライブ回路について図面を参照して説明する。
図３は、本実施形態によるドライブ回路を示すブロック図である。
図３は、本実施形態によるドライブ回路１ａを電源回路に適用した一形態を示す。この図において、ドライブ回路１ａは、ドライブ部１０、ベース回路部３０、基準電圧生成部４０ａ、及びベース電流制御部５０を備える。また、この図において、図１と同じ構成には同一の符号を付す。
以下、基準電圧生成部４０ａについて説明する。
基準電圧生成部４０ａは、ＢＪＴ２１のＶｂｅを検出するための基準電圧Ｖｒｅｆを生成し、生成した基準電圧ＶｒｅｆをノードＮ５に出力する。基準電圧生成部４０ａは、ＢＪＴ４１及び抵抗素子４２ａを備える。
基準電圧生成部４０ａは、ＢＪＴ２１のＶｂｅを検出するための基準電圧Ｖｒｅｆを生成し、生成した基準電圧ＶｒｅｆをノードＮ５に出力する。基準電圧生成部４０ａは、ＢＪＴ４１及び抵抗素子４２ａを備える。
ＢＪＴ４１は、コレクタ端子とベース端子とがノードＮ５に接続され、エミッタ端子がＢＪＴ２１のエミッタ端子に接続される。また、ＢＪＴ４１のコレクタ端子は、抵抗素子４２ａである電流源の出力線に接続される。ＢＪＴ４１は、コレクタ端子とベース端子とが接続されるダイオード接続された状態であり、バンドギャップ電圧を用いてノードＮ５に基準電圧Ｖｒｅｆを出力する。なお、ＢＪＴ４１は、ＢＪＴ２１とＶｂｅ特性や温度特性が等しい特性のものを用いるものとする。
抵抗素子４２ａは、一方の端子がベース回路部３０の出力線であるノードＮ２に接続され、他方の端子がノードＮ５に接続される。抵抗素子４２ａは、基準電圧Ｖｒｅｆを生成するための電流源として機能する。抵抗素子４２ａは、ノードＮ２の電圧から変換した電流をＢＪＴ４１のコレクタ端子及びベース端子に供給する。
抵抗素子４２ａは、一方の端子がベース回路部３０の出力線であるノードＮ２に接続され、他方の端子がノードＮ５に接続される。抵抗素子４２ａは、基準電圧Ｖｒｅｆを生成するための電流源として機能する。抵抗素子４２ａは、ノードＮ２の電圧から変換した電流をＢＪＴ４１のコレクタ端子及びベース端子に供給する。
図３に示されるドライブ回路１ａの動作は、基準電圧生成部４０ａにおいて基準電圧Ｖｒｅｆの生成に用いる電流源が定電流源４２から抵抗素子４２ａに置き換わる点を除いて、図１に示されるドライブ回路１と同様である。
以上のように、ドライブ回路１ａは、基準電圧生成部４０ａとベース電流制御部５０とを備える。ベース電流制御部５０は、基準電圧生成部４０ａが生成する基準電圧Ｖｒｅｆに基づいて、ＢＪＴ２１のＶｂｅを検出する。ベース電流制御部５０は、検出したＶｂｅに応じたＢＪＴ２１のベース電流をＢＪＴ２１に供給するように、制御電圧を制御して、ドライブ部１０に供給する。これにより、第１の実施形態におけるドライブ回路１と同等の効果が期待できる。
また、基準電圧生成部４０ａは、基準電圧Ｖｒｅｆを生成するための電流源として抵抗素子４２ａを備える。抵抗素子を用いた電流源は、定電流回路より部品数を低減できる。これにより、ドライブ回路１ａは、ドライブ回路１に比べて、部品数を低減できる。
また、基準電圧生成部４０ａは、基準電圧Ｖｒｅｆを生成するための電流源として抵抗素子４２ａを備える。抵抗素子を用いた電流源は、定電流回路より部品数を低減できる。これにより、ドライブ回路１ａは、ドライブ回路１に比べて、部品数を低減できる。
＜第３の実施形態＞
以下、本発明の第３の実施形態によるドライブ回路について図面を参照して説明する。
図４は、本実施形態によるドライブ回路を示すブロック図である。
図４は、本実施形態によるドライブ回路１ｂを電源回路に適用した一形態を示す。この図において、ドライブ回路１ｂは、ドライブ部１０、ベース回路部３０、基準電圧生成部４０ａ、及びベース電流制御部５０ａを備える。また、この図において、図１及び図２と同じ構成には同一の符号を付す。
以下、本発明の第３の実施形態によるドライブ回路について図面を参照して説明する。
図４は、本実施形態によるドライブ回路を示すブロック図である。
図４は、本実施形態によるドライブ回路１ｂを電源回路に適用した一形態を示す。この図において、ドライブ回路１ｂは、ドライブ部１０、ベース回路部３０、基準電圧生成部４０ａ、及びベース電流制御部５０ａを備える。また、この図において、図１及び図２と同じ構成には同一の符号を付す。
本実施形態におけるドライブ回路１ｂは、ベース電流制御部５０ａの構成が異なる点を除いて図３に示されるドライブ回路１ａと同一の構成である。以下、ベース電流制御部５０ａについて説明する。
ベース電流制御部５０ａは、ＢＪＴ２１のＶｂｅを検出して、検出したＢＪＴ２１のＶｂｅに応じたベース電流をＢＪＴ２１に供給するように、ドライブ部１０の制御電圧を制御する。ベース電流制御部５０ａは、抵抗素子（５３〜５６）及びオペアンプ（ＯＰ２、ＯＰ３）を備える。
抵抗素子５３は、一方の端子がオペアンプＯＰ２のマイナス端子（反転入力端子）であるノードＮ７に接続され、他方の端子がオペアンプＯＰ２の出力線であるノードＮ９に接続される。また、抵抗素子５４は、一方の端子がオペアンプＯＰ２のマイナス端子であるノードＮ７に接続され、他方の端子が基準電圧生成部４０ａの出力線であるノードＮ５に接続される。また、抵抗素子５５及び５６は、一方の端子がオペアンプＯＰ２のプラス端子（非反転入力端子）であるノードＮ８にそれぞれ接続され、他方の端子がＢＪＴ２１のベース端子（ノードＮ２）にそれぞれ接続される。なお、抵抗素子５３と５４の抵抗比、及び抵抗素子５５と５６の抵抗比は、予め定められた値である。
抵抗素子５３は、一方の端子がオペアンプＯＰ２のマイナス端子（反転入力端子）であるノードＮ７に接続され、他方の端子がオペアンプＯＰ２の出力線であるノードＮ９に接続される。また、抵抗素子５４は、一方の端子がオペアンプＯＰ２のマイナス端子であるノードＮ７に接続され、他方の端子が基準電圧生成部４０ａの出力線であるノードＮ５に接続される。また、抵抗素子５５及び５６は、一方の端子がオペアンプＯＰ２のプラス端子（非反転入力端子）であるノードＮ８にそれぞれ接続され、他方の端子がＢＪＴ２１のベース端子（ノードＮ２）にそれぞれ接続される。なお、抵抗素子５３と５４の抵抗比、及び抵抗素子５５と５６の抵抗比は、予め定められた値である。
オペアンプＯＰ２は、プラス端子がノードＮ８に接続され、マイナス端子がノードＮ７に接続される。また、オペアンプＯＰ２は、ＢＪＴ２１のＶｂｅと基準電圧生成部４０ａによって生成された基準電圧Ｖｒｅｆとの電位差を検出して、差動増幅する演算増幅回路（差動増幅回路）として機能する。
オペアンプＯＰ３は、プラス端子（非反転入力端子）がノードＮ９に接続され、マイナス端子（反転入力端子）がドライブ部１０の出力線であるノードＮ４に接続される。オペアンプＯＰ３のマイナス端子には、ドライブ部１０の駆動電圧が供給される。また、オペアンプＯＰ３の出力線は、ノードＮ３に接続される。オペアンプＯＰ３は、ドライブ部１０の駆動電圧がオペアンプＯＰ２の出力電圧と等しくなるように、ドライブ部１０の制御電圧を制御する演算増幅回路として機能する。
オペアンプＯＰ３は、プラス端子（非反転入力端子）がノードＮ９に接続され、マイナス端子（反転入力端子）がドライブ部１０の出力線であるノードＮ４に接続される。オペアンプＯＰ３のマイナス端子には、ドライブ部１０の駆動電圧が供給される。また、オペアンプＯＰ３の出力線は、ノードＮ３に接続される。オペアンプＯＰ３は、ドライブ部１０の駆動電圧がオペアンプＯＰ２の出力電圧と等しくなるように、ドライブ部１０の制御電圧を制御する演算増幅回路として機能する。
次に、図４に示されるドライブ回路１ｂの動作について説明する。
図４に示されるドライブ回路１ｂの動作は、ベース電流制御部５０ａに置き換わっている点を除いて、図３に示されるドライブ回路１ａと同様である。以下、ベース電流制御部５０ａの動作を説明する。
図４に示されるドライブ回路１ｂの動作は、ベース電流制御部５０ａに置き換わっている点を除いて、図３に示されるドライブ回路１ａと同様である。以下、ベース電流制御部５０ａの動作を説明する。
ベース電流制御部５０ａのオペアンプＯＰ２は、基準電圧ＶｒｅｆとＢＪＴ２１のＶｂｅとの電位差を検出する。オペアンプＯＰ２は、検出した基準電圧ＶｒｅｆとＶｂｅの電位差を、予め定められた抵抗素子５３と５４の抵抗比に基づいて増幅する。オペアンプＯＰ２は、増幅した信号をＢＪＴ２１のＶｂｅを基準としてノードＮ９に出力する。なお、ノードＮ９に出力される電圧は、式（２）となる。
ノードＮ９の電圧＝（Ｖｂｅ−Ｖｒｅｆ）×（Ｒ１／Ｒ２）＋Ｖｂｅ ・・・ （２）
但し、Ｒ１＝抵抗素子５３の抵抗値、Ｒ２＝抵抗素子５４の抵抗値
但し、Ｒ１＝抵抗素子５３の抵抗値、Ｒ２＝抵抗素子５４の抵抗値
また、ベース電流制御部５０ａのオペアンプＯＰ３は、ドライブ部１０の駆動電圧（ノードＮ４の電圧）がノードＮ９の電圧と等しくなるように、ドライブ部１０の制御電圧を制御する。つまり、オペアンプＯＰ３は、ＢＪＴ２１のＶｂｅを基準電圧Ｖｒｅｆに基づいて検出して、ドライブ部１０の制御電圧を制御する。これにより、ベース電流制御部５０ａは、ＢＪＴ２１のコレクタ電流の変化に応じて、制御電圧を変えてドライブ部１０に供給する。ドライブ部１０は、オペアンプＯＰ３から供給された制御電圧に応じた駆動電圧をベース回路部３０に供給する。これにより、ベース回路部３０は、ドライブ部１０から供給された駆動電圧に応じたベース電流を生成し、ＢＪＴ２１のベース端子（ノードＮ２）に供給する。
例えば、基準電圧Ｖｒｅｆが０．６Ｖであり、且つ、抵抗素子５３と５４の抵抗値が等しい（抵抗比が１：１）とする。また、ＢＪＴ２１のＶｂｅが０．７Ｖである。オペアンプＯＰ２は、式（２）により算出された、０．８ＶをノードＮ９に出力する。オペアンプＯＰ３は、ノードＮ４の電圧が、ノードＮ９の電圧と等しくなるように制御する。そのため、ＢＪＴ２１のＶｂｅが０．７Ｖである場合には、オペアンプＯＰ３は、ノードＮ４の駆動電圧が、０．８Ｖとなるように、ドライブ部１０に供給する制御電圧を制御する。
また、上記の状態において、ＢＪＴ２１のコレクタ電流が増大して、例えば、ＢＪＴ２１のＶｂｅが０．７５Ｖになったとする。この場合、オペアンプＯＰ２は、ノードＮ９に０．９Ｖを出力する。これにより、オペアンプＯＰ３は、ノードＮ４の電圧が、ノードＮ９の電圧と等しくなるように制御する。従って、オペアンプＯＰ３は、ノードＮ３の制御電圧を上げる制御を行う。これにより、ドライブ部１０からベース回路部３０に供給される駆動電圧が上昇する。結果として、ノードＮ４の駆動電圧は、０．９Ｖになる。これにより、ベース回路部３０からＢＪＴ２１に供給されるベース電流が増大する。つまり、ＢＪＴ２１のコレクタ電流の増大に応じて、ＢＪＴ２１のベース電流が増大する。
また、上記の状態において、ＢＪＴ２１のコレクタ電流が減少して、例えば、ＢＪＴ２１のＶｂｅが０．６５Ｖになったとする。この場合、オペアンプＯＰ２は、ノードＮ９に０．７Ｖを出力する。オペアンプＯＰ３は、ノードＮ４の電圧が、ノードＮ９の電圧と等しくなるように制御する。従って、オペアンプＯＰ３は、ノードＮ３の制御電圧を下げる制御を行う。これにより、ドライブ部１０からベース回路部３０に供給される駆動電圧が低下する。結果として、ノードＮ４の駆動電圧は、０．７Ｖになる。これにより、ベース回路部３０からＢＪＴ２１に供給されるベース電流が減少する。つまり、ＢＪＴ２１のコレクタ電流の減少に応じて、ＢＪＴ２１のベース電流が減少する。
以上のように、ドライブ回路１ｂは、基準電圧生成部４０ａとベース電流制御部５０ａとを備える。ベース電流制御部５０ａのオペアンプＯＰ２は、ＢＪＴ２１のＶｂｅと基準電圧生成部４０ａが生成する基準電圧Ｖｒｅｆとの電位差を検出し、予め定められた抵抗素子５３と５４の抵抗比に基づいて差動増幅する。また、ベース電流制御部５０ａのオペアンプＯＰ３は、ドライブ部１０の駆動電圧がオペアンプＯＰ２の出力電圧（ノードＮ９の電圧）と等しくなるように、ドライブ部１０の制御電圧を制御する。つまり、ベース電流制御部５０ａは、基準電圧生成部４０ａが生成する基準電圧Ｖｒｅｆに基づいて、ＢＪＴ２１のＶｂｅを検出する。ベース電流制御部５０ａは、検出したＶｂｅに応じたＢＪＴ２１のベース電流をＢＪＴ２１に供給するように、制御電圧を制御して、ドライブ部１０に供給する。これにより、第１の実施形態におけるドライブ回路１と同等の効果が期待できる。
また、ベース電流制御部５０ａは、抵抗素子５３と５４を備える。ベース電流制御部５０ａは、抵抗素子５３と５４の抵抗比を変更することで、ドライブ部１０の駆動電圧を任意の電圧に設定できる。このため、抵抗素子５３と５４の抵抗比及びベース回路部３０の抵抗素子３１の抵抗値を適宜設定することによって、ＢＪＴ２１のＶｂｅに対する任意のベース電流特性を得ることができる。
また、ベース電流制御部５０ａは、抵抗素子５３と５４を備える。ベース電流制御部５０ａは、抵抗素子５３と５４の抵抗比を変更することで、ドライブ部１０の駆動電圧を任意の電圧に設定できる。このため、抵抗素子５３と５４の抵抗比及びベース回路部３０の抵抗素子３１の抵抗値を適宜設定することによって、ＢＪＴ２１のＶｂｅに対する任意のベース電流特性を得ることができる。
＜第４の実施形態＞
以下、本発明の第４の実施形態によるドライブ回路について図面を参照して説明する。
図５は、本実施形態によるドライブ回路を示すブロック図である。
図５は、本実施形態によるドライブ回路１ｃを電源回路に適用した一形態を示す。この図において、ドライブ回路１ｃは、ドライブ部１０、ベース回路部３０、基準電圧生成部４０ａ、及びベース電流制御部５０ａを備える。また、この図において、図３と同じ構成には同一の符号を付す。
以下、本発明の第４の実施形態によるドライブ回路について図面を参照して説明する。
図５は、本実施形態によるドライブ回路を示すブロック図である。
図５は、本実施形態によるドライブ回路１ｃを電源回路に適用した一形態を示す。この図において、ドライブ回路１ｃは、ドライブ部１０、ベース回路部３０、基準電圧生成部４０ａ、及びベース電流制御部５０ａを備える。また、この図において、図３と同じ構成には同一の符号を付す。
本実施形態におけるドライブ回路１ｃは、ベース電流制御部５０ａにおける抵抗素子５５の接続が異なる点を除いて図４に示されるドライブ回路１ｂと同一の構成である。以下、ベース電流制御部５０ａの接続について説明する。
図５において、抵抗素子５４は、一方の端子がオペアンプＯＰ２のマイナス端子（反転入力端子）であるノードＮ７に接続され、他方の端子が基準電圧生成部４０ａの出力線であるノードＮ５に接続される。なお、抵抗素子５３と５４の抵抗比、及び抵抗素子５５と５６の抵抗比は、予め定められた値である。ベース電流制御部５０ａのオペアンプＯＰ２は、プラス端子（非反転入力端子）がノードＮ８に接続され、マイナス端子がノードＮ７に接続される。また、オペアンプＯＰ２は、ＢＪＴ２１のＶｂｅと基準電圧生成部４０ａによって生成された基準電圧Ｖｒｅｆとの電位差を検出して、差動増幅する演算増幅回路（差動増幅回路）として機能する。
次に、図５に示されるドライブ回路１ｃの動作について説明する。
図５に示されるドライブ回路１ｃの動作は、ベース電流制御部５０ａのオペアンプＯＰ２の基準となる電圧が異なる点を除いて、図４に示されるドライブ回路１ｂと同様である。以下、ベース電流制御部５０ａの動作を説明する。
図５に示されるドライブ回路１ｃの動作は、ベース電流制御部５０ａのオペアンプＯＰ２の基準となる電圧が異なる点を除いて、図４に示されるドライブ回路１ｂと同様である。以下、ベース電流制御部５０ａの動作を説明する。
ベース電流制御部５０ａのオペアンプＯＰ２は、基準電圧ＶｒｅｆとＢＪＴ２１のＶｂｅとの電位差を検出する。オペアンプＯＰ２は、検出した基準電圧ＶｒｅｆとＶｂｅの電位差を、予め定められた抵抗素子５３と５４の抵抗比に基づいて増幅する。オペアンプＯＰ２は、基準電圧Ｖｒｅｆを基準として増幅した信号をノードＮ９に出力する。なお、ノードＮ９に出力される電圧は、式（３）となる。
ノードＮ９の電圧＝（Ｖｂｅ−Ｖｒｅｆ）×（Ｒ１／Ｒ２）＋Ｖｒｅｆ ・・・ （３）
但し、Ｒ１＝抵抗素子５３、５５の抵抗値、Ｒ２＝抵抗素子５４、５６の抵抗値
但し、Ｒ１＝抵抗素子５３、５５の抵抗値、Ｒ２＝抵抗素子５４、５６の抵抗値
また、ベース電流制御部５０ａのオペアンプＯＰ３は、ドライブ部１０の駆動電圧（ノードＮ４の電圧）がノードＮ９の電圧と等しくなるように、ドライブ部１０の制御電圧を制御する。つまり、オペアンプＯＰ３は、ＢＪＴ２１のＶｂｅを基準電圧Ｖｒｅｆに基づいて検出して、ドライブ部１０の制御電圧を制御する。これにより、ベース電流制御部５０ａは、ＢＪＴ２１のコレクタ電流の変化に応じて、制御電圧を変えてドライブ部１０に供給する。ドライブ部１０は、オペアンプＯＰ３から供給された制御電圧に応じた駆動電圧をベース回路部３０に供給する。これにより、ベース回路部３０は、ドライブ部１０から供給された駆動電圧に応じたベース電流を生成し、ＢＪＴ２１のベース端子（ノードＮ２）に供給する。
例えば、基準電圧Ｖｒｅｆが０．６Ｖであり、且つ、抵抗素子５３と５４の抵抗比及び抵抗素子５５と５６の抵抗比がいずれも２：１とする。また、ＢＪＴ２１のＶｂｅが０．７Ｖである。オペアンプＯＰ２は、式（３）により算出された、０．８ＶをノードＮ９に出力する。オペアンプＯＰ３は、ノードＮ４の電圧が、ノードＮ９の電圧と等しくなるように制御する。そのため、ＢＪＴ２１のＶｂｅが０．７Ｖである場合には、オペアンプＯＰ３は、ノードＮ４の駆動電圧が、０．８Ｖとなるように、ドライブ部１０に供給する制御電圧を制御する。
また、上記の状態において、ＢＪＴ２１のコレクタ電流が増大して、例えば、ＢＪＴ２１のＶｂｅが０．７５Ｖになったとする。この場合、オペアンプＯＰ２は、ノードＮ９に０．９Ｖを出力する。これにより、オペアンプＯＰ３は、ノードＮ４の電圧が、ノードＮ９の電圧と等しくなるように制御する。従って、オペアンプＯＰ３は、ノードＮ３の制御電圧を上げる制御を行う。これにより、ドライブ部１０からベース回路部３０に供給される駆動電圧が上昇する。結果として、ノードＮ４の駆動電圧は、０．９Ｖになる。これにより、ベース回路部３０からＢＪＴ２１に供給されるベース電流が増大する。つまり、ＢＪＴ２１のコレクタ電流の増大に応じて、ＢＪＴ２１のベース電流が増大する。
また、上記の状態において、ＢＪＴ２１のコレクタ電流が減少して、例えば、ＢＪＴ２１のＶｂｅが０．６５Ｖになったとする。この場合、オペアンプＯＰ２は、ノードＮ９に０．７Ｖを出力する。オペアンプＯＰ３は、ノードＮ４の電圧が、ノードＮ９の電圧と等しくなるように制御する。従って、オペアンプＯＰ３は、ノードＮ３の制御電圧を下げる制御を行う。これにより、ドライブ部１０からベース回路部３０に供給される駆動電圧が低下する。結果として、ノードＮ４の駆動電圧は、０．７Ｖになる。これにより、ベース回路部３０からＢＪＴ２１に供給されるベース電流が減少する。つまり、ＢＪＴ２１のコレクタ電流の減少に応じて、ＢＪＴ２１のベース電流が減少する。
以上のように、ドライブ回路１ｃは、基準電圧生成部４０ａとベース電流制御部５０ａとを備える。ベース電流制御部５０ａのオペアンプＯＰ２は、ＢＪＴ２１のＶｂｅと基準電圧生成部４０ａが生成する基準電圧Ｖｒｅｆとの電位差を検出し、予め定められた抵抗素子５３と５４の抵抗比及び抵抗素子５５と５６の抵抗比に基づいて差動増幅する。また、ベース電流制御部５０ａのオペアンプＯＰ３は、ドライブ部１０の駆動電圧がオペアンプＯＰ２の出力電圧（ノードＮ９の電圧）と等しくなるように、ドライブ部１０の制御電圧を制御する。つまり、ベース電流制御部５０ａは、基準電圧生成部４０ａが生成する基準電圧Ｖｒｅｆに基づいて、ＢＪＴ２１のＶｂｅを検出する。ベース電流制御部５０ａは、検出したＶｂｅに応じたＢＪＴ２１のベース電流をＢＪＴ２１に供給するように、制御電圧を制御して、ドライブ部１０に供給する。これにより、第１の実施形態におけるドライブ回路１と同等の効果が期待できる。
また、ベース電流制御部５０ａは、抵抗素子５３と５４を備える。ベース電流制御部５０ａは、抵抗素子５３と５４の抵抗比及び抵抗素子５５と５６の抵抗比を変更することで、ドライブ部１０の駆動電圧を任意の電圧に設定できる。このため、抵抗素子５３と５４の抵抗比、抵抗素子５５と５６の抵抗比及びベース回路部３０の抵抗素子３１の抵抗値を適宜設定することによって、ＢＪＴ２１のＶｂｅに対する任意のベース電流特性を得ることができる。
本発明の実施形態によれば、バイポーラトランジスタ２１のベース端子にベース電流を供給するドライブ回路１は、バイポーラトランジスタ２１のベース電流を生成するベース回路部３０と、制御端子に供給される制御電圧に基づき、ベース電流を生成するための駆動電圧をベース回路部３０に供給するドライブ部１０と、バイポーラトランジスタ２１のベース端子とバイポーラトランジスタ２１のエミッタ端子との間に発生する第１のベース−エミッタ間電圧Ｖｂｅを検出し、検出した第１のベース−エミッタ間電圧Ｖｂｅに応じたベース電流をバイポーラトランジスタ２１に供給するように、制御電圧を制御して、ドライブ部１０に供給するベース電流制御部５０とを備える。
これにより、ベース電流制御部５０は、検出したバイポーラトランジスタ２１の第１のベース−エミッタ間電圧Ｖｂｅに応じたベース電流をバイポーラトランジスタ２１に供給するように、ドライブ部１０の制御電圧を制御する。また、ドライブ部１０は、バイポーラトランジスタ２１のコレクタ電流に応じた駆動電圧をベース回路部３０に供給する。ベース回路部３０は、ドライブ部１０から供給された制御電圧に応じてベース電流を生成して、バイポーラトランジスタ２１に供給する。つまり、ドライブ回路１は、バイポーラトランジスタ２１のＶｂｅを検出することにより、バイポーラトランジスタ２１のコレクタ電流に応じたベース電流をＢＪＴ２１に供給できる。結果として、ドライブ回路１は、ベース電流による電力損失を低減することができる。
これにより、ベース電流制御部５０は、検出したバイポーラトランジスタ２１の第１のベース−エミッタ間電圧Ｖｂｅに応じたベース電流をバイポーラトランジスタ２１に供給するように、ドライブ部１０の制御電圧を制御する。また、ドライブ部１０は、バイポーラトランジスタ２１のコレクタ電流に応じた駆動電圧をベース回路部３０に供給する。ベース回路部３０は、ドライブ部１０から供給された制御電圧に応じてベース電流を生成して、バイポーラトランジスタ２１に供給する。つまり、ドライブ回路１は、バイポーラトランジスタ２１のＶｂｅを検出することにより、バイポーラトランジスタ２１のコレクタ電流に応じたベース電流をＢＪＴ２１に供給できる。結果として、ドライブ回路１は、ベース電流による電力損失を低減することができる。
また、ドライブ回路１（又は１ａ）は、基準電圧を生成する基準電圧生成部４０（又は４０ａ）を備える。また、ベース電流制御部５０は、第１のベース−エミッタ間電圧Ｖｂｅを基準電圧Ｖｒｅｆに基づいて検出する。
これにより、ベース電流制御部５０は、基準電圧Ｖｒｅｆとの電位差を検出することで、第１のベース−エミッタ間電圧Ｖｂｅを間接的に検出できる。このため、ベース電流制御部５０は、第１のベース−エミッタ間電圧Ｖｂｅを直接検出する必要がなくなり、簡易な回路で実現できる。
これにより、ベース電流制御部５０は、基準電圧Ｖｒｅｆとの電位差を検出することで、第１のベース−エミッタ間電圧Ｖｂｅを間接的に検出できる。このため、ベース電流制御部５０は、第１のベース−エミッタ間電圧Ｖｂｅを直接検出する必要がなくなり、簡易な回路で実現できる。
また、基準電圧生成部４０（又は４０ａ）は、ベース端子とコレクタ端子が電流源４２（又は４２ａ）の出力線（ノードＮ５）にそれぞれ接続され、エミッタ端子がバイポーラトランジスタ２１のエミッタ端子に接続された第１のバイポーラトランジスタ４１を備え、第１のバイポーラトランジスタ４１のベース端子と第１のバイポーラトランジスタ４１のエミッタ端子との間に発生する第２のベース−エミッタ間電圧を基準電圧Ｖｒｅｆとする。
これにより、ドライブ回路１（又は１ａ）は、温度変化による影響を低減した最適なベース電流をバイポーラトランジスタ２１に供給することができる。
これにより、ドライブ回路１（又は１ａ）は、温度変化による影響を低減した最適なベース電流をバイポーラトランジスタ２１に供給することができる。
また、電流源４２ａは、ベース回路部３０の出力線（ノードＮ２）に一方の端子が接続され、電流源４２ａの出力線（ノードＮ５）に他方の端子が接続される抵抗素子（４２ａ）を備える。
これにより、電流源４２ａは、構成を簡略化できる。そのため、ドライブ回路１ａは、ドライブ回路１に比べて、部品数を低減できる。
これにより、電流源４２ａは、構成を簡略化できる。そのため、ドライブ回路１ａは、ドライブ回路１に比べて、部品数を低減できる。
また、電流源４０は、定電流回路４２を備える。
これにより、電流源４０は、第１のバイポーラトランジスタ４１に精度の良い一定の電流を供給することができる。そのため、基準電圧生成部４０は、精度の良い基準電圧Ｖｒｅｆを生成できる。これにより、ドライブ回路１は、バイポーラトランジスタ２１の第１のベース−エミッタ間電圧Ｖｂｅを精度良く検出できるため、より最適なベース電流をバイポーラトランジスタ２１に供給することができる。
これにより、電流源４０は、第１のバイポーラトランジスタ４１に精度の良い一定の電流を供給することができる。そのため、基準電圧生成部４０は、精度の良い基準電圧Ｖｒｅｆを生成できる。これにより、ドライブ回路１は、バイポーラトランジスタ２１の第１のベース−エミッタ間電圧Ｖｂｅを精度良く検出できるため、より最適なベース電流をバイポーラトランジスタ２１に供給することができる。
また、ベース電流制御部５０は、駆動電圧（ノードＮ４の電圧）と基準電圧Ｖｒｅｆとの間の電圧であって、予め定められた抵抗比によって駆動電圧（ノードＮ４の電圧）と基準電圧Ｖｒｅｆとの電位差を分圧した電圧（ノードＮ６の電圧）が、第１のベース−エミッタ間電圧Ｖｂｅと等しくなるように、制御電圧（ノードＮ３の電圧）を制御する演算増幅回路ＯＰ１を備える。
また、予め定められた抵抗比は、第１のベース−エミッタ間電圧Ｖｂｅと基準電圧Ｖｒｅｆとの電位差と、駆動電圧（ノードＮ４の電圧）と第１のベース−エミッタ間電圧Ｖｂｅとの電位差との比に基づいて定められる。
これにより、ドライブ回路１は、バイポーラトランジスタ２１のＶｂｅに対する任意のベース電流特性を得ることができる。
また、予め定められた抵抗比は、第１のベース−エミッタ間電圧Ｖｂｅと基準電圧Ｖｒｅｆとの電位差と、駆動電圧（ノードＮ４の電圧）と第１のベース−エミッタ間電圧Ｖｂｅとの電位差との比に基づいて定められる。
これにより、ドライブ回路１は、バイポーラトランジスタ２１のＶｂｅに対する任意のベース電流特性を得ることができる。
また、ベース電流制御部５０ａは、第１のベース−エミッタ間電圧Ｖｂｅと基準電圧Ｖｒｅｆとの電位差を検出して、差動増幅する第１の演算増幅回路ＯＰ２と、駆動電圧（ノードＮ４の電圧）が第１の演算増幅回路ＯＰ２の出力電圧（ノードＮ９の電圧）と等しくなるように、制御電圧（ノードＮ３の電圧）を制御する第２の演算増幅回路ＯＰ３とを備える。
これにより、ベース電流制御部５０ａは、ベース電流制御部５０と同等の効果が得られる。
これにより、ベース電流制御部５０ａは、ベース電流制御部５０と同等の効果が得られる。
なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。本発明のドライブ回路は、電源回路に限定されるものではなく、バイポーラトランジスタのベース電流を供給する形態であれば、他の回路に適用する形態でも良い。また、ＢＪＴ２１、及びＢＪＴ４１は、Ｓｉを用いた形態を説明したが、ＳｉＣ（炭化ケイ素）や他の半導体材料を用いた形態でも良い。
また、上記の各実施形態において、基準電圧生成部４０（又は４０ａ）によって生成された基準電圧Ｖｒｅｆに基づいて、ＢＪＴ２１のＶｂｅを検出する形態を説明したが、本発明は、これに限定されるものではない。本発明のドライブ回路は、ＢＪＴ２１のＶｂｅを検出できる形態であれば、他の形態でも良い。また、基準電圧生成部４０（又は４０ａ）は、バイポーラトランジスタ４１を用いて基準電圧Ｖｒｅｆを生成する形態を説明したが、他の法方によって基準電圧Ｖｒｅｆを生成する形態でも良い。例えば、ＭＯＳトランジスタのバンドギャップ電圧を用いる形態でも良い。
また、上記の各実施形態において、基準電圧生成部４０（又は４０ａ）によって生成された基準電圧Ｖｒｅｆに基づいて、ＢＪＴ２１のＶｂｅを検出する形態を説明したが、本発明は、これに限定されるものではない。本発明のドライブ回路は、ＢＪＴ２１のＶｂｅを検出できる形態であれば、他の形態でも良い。また、基準電圧生成部４０（又は４０ａ）は、バイポーラトランジスタ４１を用いて基準電圧Ｖｒｅｆを生成する形態を説明したが、他の法方によって基準電圧Ｖｒｅｆを生成する形態でも良い。例えば、ＭＯＳトランジスタのバンドギャップ電圧を用いる形態でも良い。
また、上記の各実施形態において、ドライブ部１０は、ＮＭＯＳ１１とＰＭＯＳ１２を備える形態を説明したが、これに限定されるものではない。例えば、ＮＭＯＳ１１のみを備える形態や、ＮＭＯＳ１１とＰＭＯＳ１２が逆の配置になる形態、ＰＭＯＳのみの形態でも良いし、他の形態でも良い。
１、１ａ、１ｂ、１ｃ ドライブ回路
２ 電源回路部
３ 制御回路部
１０ ドライブ部
１１ ＮＭＯＳ
１２ ＰＭＯＳ
２１ バイポーラトランジスタ
２２ 直流電源
２３ コイル
２４ ダイオード
２５ コンデンサ
３０ ベース回路部
３１ 抵抗素子
４０、４０ａ 基準電圧生成部
４１ バイポーラトランジスタ
４２ 定電流源
４２ａ 抵抗素子
５０、５０ａ ベース電流制御部
５１、５２、５３、５４、５５、５６ 抵抗素子
ＯＰ１、ＯＰ２、ＯＰ３ オペアンプ
２ 電源回路部
３ 制御回路部
１０ ドライブ部
１１ ＮＭＯＳ
１２ ＰＭＯＳ
２１ バイポーラトランジスタ
２２ 直流電源
２３ コイル
２４ ダイオード
２５ コンデンサ
３０ ベース回路部
３１ 抵抗素子
４０、４０ａ 基準電圧生成部
４１ バイポーラトランジスタ
４２ 定電流源
４２ａ 抵抗素子
５０、５０ａ ベース電流制御部
５１、５２、５３、５４、５５、５６ 抵抗素子
ＯＰ１、ＯＰ２、ＯＰ３ オペアンプ
Claims (5)
- バイポーラトランジスタのベース端子にベース電流を供給するドライブ回路であって、
前記バイポーラトランジスタの前記ベース電流を生成するベース回路部と、
制御端子に供給される制御電圧に基づき、前記ベース電流を生成するための駆動電圧を前記ベース回路部に供給するドライブ部と、
基準電圧を生成する基準電圧生成部と、
前記バイポーラトランジスタのベース端子と前記バイポーラトランジスタのエミッタ端子との間に発生する第１のベース−エミッタ間電圧を前記基準電圧に基づいて検出し、検出した前記第１のベース−エミッタ間電圧に応じた前記ベース電流を前記バイポーラトランジスタに供給するように、前記制御電圧を制御して、前記ドライブ部に供給するベース電流制御部と
を備え、
前記ベース電流制御部は、前記駆動電圧と前記基準電圧との間の電圧であって、予め定められた抵抗比によって前記駆動電圧と前記基準電圧との電位差を分圧した電圧が、前記第１のベース−エミッタ間電圧と等しくなるように、前記制御電圧を制御する演算増幅回路を備える
ことを特徴とするドライブ回路。 - 前記基準電圧生成部は、
ベース端子とコレクタ端子が電流源の出力線にそれぞれ接続され、エミッタ端子が前記バイポーラトランジスタのエミッタ端子に接続された第１のバイポーラトランジスタを備え、
前記第１のバイポーラトランジスタのベース端子と前記第１のバイポーラトランジスタのエミッタ端子との間に発生する第２のベース−エミッタ間電圧を前記基準電圧とすることを特徴とする請求項１に記載のドライブ回路。 - 前記電流源は、
前記ベース回路部の出力線に一方の端子が接続され、前記電流源の出力線に他方の端子が接続される抵抗素子を備える
ことを特徴とする請求項２に記載のドライブ回路。 - 前記電流源は、定電流回路を備えることを特徴とする請求項２に記載のドライブ回路。
- 前記予め定められた抵抗比は、前記第１のベース−エミッタ間電圧と前記基準電圧との電位差と、前記駆動電圧と前記第１のベース−エミッタ間電圧との電位差との比に基づいて定められる
ことを特徴とする請求項１から請求項４のいずれか一項に記載のドライブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011135237A JP5789427B2 (ja) | 2011-06-17 | 2011-06-17 | ドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011135237A JP5789427B2 (ja) | 2011-06-17 | 2011-06-17 | ドライブ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013005619A JP2013005619A (ja) | 2013-01-07 |
| JP5789427B2 true JP5789427B2 (ja) | 2015-10-07 |
Family
ID=47673593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011135237A Active JP5789427B2 (ja) | 2011-06-17 | 2011-06-17 | ドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5789427B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101808038B1 (ko) | 2016-07-15 | 2017-12-13 | 주식회사 세미콘라이트 | 반도체 발광소자 및 이의 제조 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1228842B (it) * | 1989-02-21 | 1991-07-05 | Sgs Thomson Microelectronics | Circuito per la regolazione della corrente di base di un dispositivo di potenza a semiconduttore. |
| JP4978231B2 (ja) * | 2007-02-22 | 2012-07-18 | ミツミ電機株式会社 | 電流制限回路及びこれを用いた集積回路装置 |
-
2011
- 2011-06-17 JP JP2011135237A patent/JP5789427B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013005619A (ja) | 2013-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107370340B (zh) | 电流检测电路和包括该电流检测电路的dcdc转换器 | |
| US20110128277A1 (en) | Operational amplifier and liquid crystal drive device using same, as well as parameter setting circuit, semiconductor device, and power supply unit | |
| WO2014199816A1 (ja) | 過電流検出回路 | |
| JP5727797B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP5444869B2 (ja) | 出力装置 | |
| JP2017126259A (ja) | 電源装置 | |
| US9531259B2 (en) | Power supply circuit | |
| CN108206630A (zh) | 过电流检测电路、半导体装置以及电源装置 | |
| JP5514460B2 (ja) | 入力電流制限回路及びこれを用いた電源装置 | |
| CN112558679A (zh) | 一种限流保护电路 | |
| JP2010246294A (ja) | 電源回路および電子機器 | |
| KR101207254B1 (ko) | 스위칭 레귤레이터 | |
| JP2010226821A (ja) | 出力電流制限回路及びこれを用いた電源装置 | |
| JP5789427B2 (ja) | ドライブ回路 | |
| JP2014168199A (ja) | 入力回路および電源回路 | |
| JP6309855B2 (ja) | レギュレータ回路 | |
| JP2012032940A (ja) | 電源制御回路 | |
| JP5767855B2 (ja) | レギュレータ回路 | |
| JP2010246287A (ja) | 電流制御回路 | |
| JP2009093446A (ja) | 電圧制御回路 | |
| JP5931398B2 (ja) | 電源回路 | |
| JP5094512B2 (ja) | スイッチングレギュレータ | |
| JP2005333736A (ja) | 過電流防止回路 | |
| JP5759787B2 (ja) | 温度検出回路 | |
| JP6257536B2 (ja) | 電流出力装置および電流出力方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140605 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20140620 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140620 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150507 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150707 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150803 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5789427 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |