JP5775747B2 - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP5775747B2 JP5775747B2 JP2011125329A JP2011125329A JP5775747B2 JP 5775747 B2 JP5775747 B2 JP 5775747B2 JP 2011125329 A JP2011125329 A JP 2011125329A JP 2011125329 A JP2011125329 A JP 2011125329A JP 5775747 B2 JP5775747 B2 JP 5775747B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate body
- insulating film
- wiring
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims description 135
- 239000004065 semiconductor Substances 0.000 claims description 17
- 230000002093 peripheral effect Effects 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 238000007747 plating Methods 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 239000011347 resin Substances 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 238000009713 electroplating Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 460
- 239000010949 copper Substances 0.000 description 41
- 229910052751 metal Inorganic materials 0.000 description 26
- 239000002184 metal Substances 0.000 description 26
- 238000000034 method Methods 0.000 description 26
- 239000000463 material Substances 0.000 description 24
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 23
- 229910052802 copper Inorganic materials 0.000 description 23
- 239000010936 titanium Substances 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 229920001721 polyimide Polymers 0.000 description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000009719 polyimide resin Substances 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- 230000000087 stabilizing effect Effects 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- ROOXNKNUYICQNP-UHFFFAOYSA-N ammonium persulfate Chemical compound [NH4+].[NH4+].[O-]S(=O)(=O)OOS([O-])(=O)=O ROOXNKNUYICQNP-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910001870 ammonium persulfate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 1
- 239000004327 boric acid Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 229960003280 cupric chloride Drugs 0.000 description 1
- 238000000708 deep reactive-ion etching Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/06—Arrangements of circuit components or wiring on supporting structure on insulating boards, e.g. wiring harnesses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
- H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、無機材料からなる基板本体を有する配線基板、及びその製造方法に関する。
従来より、シリコンやガラス、セラミック等の無機材料からなる基板本体に複数の配線層と複数の絶縁層とが交互に積層され、絶縁層を介して隣接する配線層同士が、隣接する配線層に挟持された絶縁層を貫通するビアホールで接続された配線基板が知られている。
図１は、従来の配線基板を例示する断面図である。図１を参照するに、従来の配線基板１００は、基板本体１１０の一方の面にはＧＮＤプレーン層１３０が形成され、更にＧＮＤプレーン層１３０を覆う第１絶縁層１６０が形成されている。又、基板本体１１０の他方の面には電源プレーン層１４０が形成され、更に電源プレーン層１４０を覆う第２絶縁層１７０が形成されている。又、基板本体１１０を貫通する貫通配線１５０は、基板本体１１０の一方の面と他方の面の配線層同士（図示せず）を電気的に接続している。なお、基板本体１１０は絶縁膜で被覆されている場合がある。
ＧＮＤプレーン層１３０や電源プレーン層１４０は、ＧＮＤ（グランド）や電源の電位を安定化する目的で形成される層であるため、比較的厚く形成されている。なお、プレーン層とは、所定の面のほぼ全面にべた状に形成された層である。配線基板１００において、ＧＮＤプレーン層１３０及び電源プレーン層１４０は、それぞれ基板本体１１０の一方の面及び他方の面の貫通配線１５０の端面周辺部を除くほぼ全面に形成されている。
第１絶縁層１６０や第２絶縁層１７０としては、例えば、感光性ポリイミド系樹脂を用いることができる。第１絶縁層１６０や第２絶縁層１７０の上に配線層（図示せず）を形成し、第１絶縁層１６０や第２絶縁層１７０を貫通するビアホールにより、配線層（図示せず）を貫通配線１５０と電気的に接続することが可能である。
ところで、第１絶縁層１６０や第２絶縁層１７０を形成するためには、ＧＮＤプレーン層１３０や電源プレーン層１４０を覆うように、例えば液状の感光性ポリイミド系樹脂を塗布し、その後硬化させる。ＧＮＤプレーン層１３０や電源プレーン層１４０は、第１絶縁層１６０や第２絶縁層１７０の上に形成される配線層（図示せず）と比較して厚く形成される場合が多いため、その上に形成される第１絶縁層１６０や第２絶縁層１７０の表面は平坦になり難く、凹凸が生じやすい。第１絶縁層１６０や第２絶縁層１７０の表面に凹凸が生じると、その上に配線層を形成することが困難となる。
本発明は、上記の点に鑑みてなされたものであり、絶縁層表面の平坦性を向上可能な配線基板、及びその製造方法を提供することを課題とする。
本配線基板は、シリコンからなる基板本体と、前記基板本体の一方の面側に開口する第１の溝と、前記基板本体の他方の面側に開口する第２の溝と、前記基板本体を前記一方の面側から前記他方の面側に貫通する貫通孔と、前記基板本体の一方の面、他方の面、前記第１の溝の内底面及び内側面、前記第２の溝の内底面及び内側面、前記貫通孔の内側面、に形成された絶縁膜と、前記絶縁膜に被覆された前記第１の溝を充填する第１のプレーン層と、前記絶縁膜に被覆された前記第２の溝を充填する第２のプレーン層と、前記絶縁膜に被覆された前記貫通孔を充填する貫通配線と、を有し、前記第１のプレーン層の上面は、前記基板本体の一方の面を被覆する前記絶縁膜の上面と面一であり、前記第２のプレーン層の上面は、前記基板本体の他方の面を被覆する前記絶縁膜の上面と面一であり、前記貫通配線の前記基板本体の一方の面側に露出する面は、前記基板本体の一方の面を被覆する前記絶縁膜の上面と面一であり、前記貫通配線の前記基板本体の他方の面側に露出する面は、前記基板本体の他方の面を被覆する前記絶縁膜の上面と面一であり、前記第１の溝及び前記第２の溝は、前記貫通孔及び前記貫通孔の周辺部を除く領域に形成され、前記第１のプレーン層は基準電位層であり、前記第２のプレーン層は電源層であり、前記貫通孔の前記基板本体の一方の面側の端部の周辺部は、前記第１の溝の内底面よりも突出し、平面視で前記貫通孔を囲む環状の突出部を形成し、前記貫通孔の前記基板本体の他方の面側の端部の周辺部は、前記第２の溝の内底面よりも突出し、平面視で前記貫通孔を囲む環状の突出部を形成していることを要件とする。
開示の技術によれば、絶縁層表面の平坦性を向上可能な配線基板、及びその製造方法を提供できる。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
［本実施の形態に係る配線基板の構造］
始めに、本実施の形態に係る配線基板の構造について説明する。図２は、本実施の形態に係る配線基板を例示する断面図である。
始めに、本実施の形態に係る配線基板の構造について説明する。図２は、本実施の形態に係る配線基板を例示する断面図である。
図２を参照するに、配線基板１０は、基板本体１１と、絶縁膜１２と、ＧＮＤプレーン層１３と、電源プレーン層１４と、貫通配線１５と、第１絶縁層１６と、第１配線層１７と、第２絶縁層１８と、第２配線層１９と、第３絶縁層２０と、第４絶縁層２１と、第３配線層２２と、第５絶縁層２３と、第４配線層２４と、第６絶縁層２５とを有する。
配線基板１０において、基板本体１１は、ＧＮＤプレーン層１３等を形成する基体となる部分であり、溝１１ｘ及び１１ｙ（所謂トレンチ）、並びに貫通孔１１ｚが形成されている。基板本体１１の厚さは、例えば、２００〜４００μｍ程度とすることができる。基板本体１１の材料としては、シリコン、ガラス、セラミック等の無機材料を用いることができる。
なお、配線基板１０は、半導体チップを搭載することにより半導体パッケージとなり得る。その際、半導体チップはシリコン基板を有するものが多いため、熱膨張係数を整合させる観点からすると、基板本体１１の材料としてシリコンやシリコンに熱膨張係数が近い硼珪酸ガラスを用いると好適である。硼珪酸ガラスは、硼酸（Ｂ２Ｏ３）と珪酸（ＳｉＯ２）を主成分として含むガラスであり、熱膨張係数は３ｐｐｍ／℃程度である。又、加工性の観点からすると、基板本体１１の材料としてシリコンを用いると好適である。
基板本体１１の熱膨張係数を半導体チップの熱膨張係数と整合させる理由は、高温環境下や低温環境下で動作する場合も含め、配線基板１０と半導体チップとの接合部に生じる熱応力を低減するためである。以下、基板本体１１がシリコンである場合を例にして説明する。
溝１１ｘは、基板本体１１の一方の面１１ａ側に開口する溝である。図３に例示するように、平面視において、溝１１ｘは、貫通孔１１ｚ及びその周辺部を除く領域に形成することができる。但し、溝１１ｘは、一部の貫通孔１１ｚと連通していてもよい。溝１１ｘは、ＧＮＤプレーン層１３が形成される部分である。溝１１ｘの平面形状は、例えば、矩形状や円形状等とすることができる。溝１１ｘの深さは、例えば２０〜５０μｍ程度とすることができる。
溝１１ｙは、基板本体１１の他方の面１１ｂ側に開口する溝である。図３に例示するように、平面視において、溝１１ｙは、貫通孔１１ｚ及びその周辺部を除く領域に形成することができる。但し、溝１１ｙは、一部の貫通孔１１ｚと連通していてもよい。溝１１ｙは、電源プレーン層１４が形成される部分である。溝１１ｙの平面形状は、例えば、矩形状や円形状等とすることができる。溝１１ｙの深さは、例えば２０〜５０μｍ程度とすることができる。溝１１ｘと溝１１ｙとは、平面視において重複する位置に形成することができる。なお、溝１１ｘと溝１１ｙとが同一の貫通孔１１ｚと連通することはない。
このように、溝１１ｘ及び１１ｙは、貫通孔１１ｚ及びその周辺部を除く領域に形成することができるが、少なくとも半導体チップを搭載するエリアの下に設けられていればよい。
貫通孔１１ｚは、基板本体１１の一方の面１１ａ側から他方の面１１ｂ側に貫通する平面形状が略円形の孔である。貫通孔１１ｚの径は、例えば４０〜６０μｍ程度とすることができる。貫通孔１１ｚの深さ（基板本体１１の厚さ）は、例えば、２００〜４００μｍ程度とすることができる。
絶縁膜１２は、基板本体１１の一方の面１１ａ及び他方の面１１ｂ、溝１１ｘ及び溝１１ｙの内底面及び内側面、並びに貫通孔１１ｚの内側面に形成されている。絶縁膜１２は、基板本体１１とＧＮＤプレーン層１３、電源プレーン層１４、及び貫通配線１５との間を絶縁するための膜である。絶縁膜１２の材料としては、例えば、二酸化珪素（ＳｉＯ２）や窒化珪素（ＳｉＮ）、ポリイミド（ＰＩ）等を用いることができる。絶縁膜１２の厚さは、例えば１〜２μｍ程度とすることができる。なお、本実施の形態では、基板本体１１がシリコン（半導体材料）であるから絶縁膜１２を設けているが、基板本体１１がガラス等の絶縁性材料である場合には、絶縁膜１２を設けなくても構わない。
ＧＮＤプレーン層１３は、ＧＮＤ（グランド）の電位を安定化する目的で形成される層であり、内側面が絶縁膜１２に被覆された溝１１ｘを充填するように形成されている。つまり、ＧＮＤプレーン層１３は、平面視において、基板本体１１の一方の面１１ａの貫通配線１５の端面周辺部を除くほぼ全面に形成されている。但し、ＧＮＤプレーン層１３は、同電位である一部の貫通配線１５と導通していてもよい。又、ＧＮＤプレーン層１３は、少なくとも半導体チップを搭載するエリアの下に設けられていればよい。
ＧＮＤプレーン層１３の上面（基板本体１１の一方の面１１ａ側に露出している面）は、基板本体１１の一方の面１１ａを被覆する絶縁膜１２の上面と略面一とされている。ＧＮＤプレーン層１３は、ＧＮＤ（グランド）の電位を安定化する目的を達成するため、第１配線層１７を構成する配線パターン等と同等以上の厚さに形成することが好ましく、その厚さは例えば２０〜５０μｍ程度とすることができる。なお、プレーン層とは、所定の面のほぼ全面にべた状に形成された層である。
ＧＮＤプレーン層１３は、第１層１３ａと、第２層１３ｂとを有する。第１層１３ａは、溝１１ｘの内側面及び内底面を被覆する絶縁膜１２を被覆している。第１層１３ａとしては、例えばチタン（Ｔｉ）膜と銅（Ｃｕ）膜が絶縁膜１２上に、この順番で順次積層した導電層等を用いることができる。第１層１３ａの厚さは、例えば１μｍ程度とすることができる。第２層１３ｂは、第１層１３ａを被覆し、溝１１ｘを充填するように形成されている。第２層１３ｂの材料としては、例えば銅（Ｃｕ）等を用いることができる。
第１層１３ａの最下層にチタン（Ｔｉ）膜を用いると、絶縁膜１２の材料が二酸化珪素（ＳｉＯ２）や窒化珪素（ＳｉＮ）である場合に密着性が良好となる。従って、第２層１３ｂが絶縁膜１２に直接接している場合のように、密着性が悪くて両者の間に隙間が形成されるようなことはなく、第２層１３ｂは第１層１３ａを介して絶縁膜１２と密着している。なお、ＧＮＤプレーン層１３は、本発明に係る基準電位層の代表的な一例である。
電源プレーン層１４は、電源の電位を安定化する目的で形成される層であり、内側面が絶縁膜１２に被覆された溝１１ｙを充填するように形成されている。つまり、電源プレーン層１４は、平面視において、基板本体１１の他方の面１１ｂの貫通配線１５の端面周辺部を除くほぼ全面に形成されている。但し、電源プレーン層１４は、同電位である一部の貫通配線１５と導通していてもよい。又、電源プレーン層１４は、少なくとも半導体チップを搭載するエリアの下に設けられていればよい。
電源プレーン層１４の上面（基板本体１１の他方の面１１ｂ側に露出している面）は、基板本体１１の他方の面１１ｂを被覆する絶縁膜１２の上面と略面一とされている。電源プレーン層１４は、電源の電位を安定化する目的を達成するため、第１配線層１７を構成する配線パターン等と同等以上の厚さに形成することが好ましく、その厚さは例えば２０〜５０μｍ程度とすることができる。
電源プレーン層１４は、第１層１４ａと、第２層１４ｂとを有する。第１層１４ａは、溝１１ｙの内側面及び内底面を被覆する絶縁膜１２を被覆している。第１層１４ａとしては、例えばチタン（Ｔｉ）膜と銅（Ｃｕ）膜が絶縁膜１２上に、この順番で順次積層した導電層等を用いることができる。第１層１４ａの厚さは、例えば１μｍ程度とすることができる。第２層１４ｂは、第１層１４ａを被覆し、溝１１ｙを充填するように形成されている。第２層１４ｂの材料としては、例えば銅（Ｃｕ）等を用いることができる。
第１層１４ａの最下層にチタン（Ｔｉ）膜を用いると、絶縁膜１２の材料が二酸化珪素（ＳｉＯ２）や窒化珪素（ＳｉＮ）である場合に密着性が良好となる。従って、第２層１４ｂが絶縁膜１２に直接接している場合のように、密着性が悪くて両者の間に隙間が形成されるようなことはなく、第２層１４ｂは第１層１４ａを介して絶縁膜１２と密着している。なお、電源プレーン層１４は、本発明に係る電源層の代表的な一例である。
なお、ＧＮＤプレーン層１３と電源プレーン層１４とは、必ずしも対象形状としなくてもよい。
貫通配線１５は、内側面が絶縁膜１２に被覆された貫通孔１１ｚを充填するように形成されている。貫通配線１５は、第１層１５ａと、第２層１５ｂと、第３層１５ｃとを有する。第１層１５ａは、内側面が絶縁膜１２に被覆された貫通孔１１ｚの一部を充填するように形成されている。本実施の形態では、第１層１５ａは、貫通孔１１ｚの上部（基板本体１１の一方の面１１ａ側）を除く部分に充填されており、第１層１５ａの上面（基板本体１１の一方の面１１ａ側の端面）は、基板本体１１の一方の面１１ａに対して他方の面１１ｂ側に窪んだ位置にある。つまり、第１層１５ａの上面と、貫通孔１１ｚの内側面を被覆する絶縁膜１２とは凹部１５ｘを形成している。凹部１５ｘの深さは、例えば、５０μｍ程度とすることができる。第１層１５ａの材料としては、例えば銅（Ｃｕ）等を用いることができる。第１層１５ａの基板本体１１の他方の面１１ｂに露出している面は、基板本体１１の他方の面１１ｂを被覆する絶縁膜１２の上面と略面一とされている。
第２層１５ｂは、凹部１５ｘ内に形成されている。より詳しくは、第２層１５ｂは、第１層１５ａの上面及び貫通孔１１ｚの内側面を被覆する絶縁膜１２を被覆している。第２層１５ｂとしては、例えばチタン（Ｔｉ）膜と銅（Ｃｕ）膜が絶縁膜１２上又は第１層１５ａ上に、この順番で順次積層した導電層等を用いることができる。第２層１５ｂの厚さは、例えば１μｍ程度とすることができる。第３層１５ｃは、第２層１５ｂを被覆し、凹部１５ｘを充填するように形成されている。第３層１５ｃの上面（貫通配線１５の基板本体１１の一方の面１１ａ側に露出している面）は、基板本体１１の一方の面１１ａを被覆する絶縁膜１２の上面と略面一とされている。第３層１５ｃの材料としては、例えば銅（Ｃｕ）等を用いることができる。
第２層１５ｂの最下層にチタン（Ｔｉ）膜を用いると、絶縁膜１２の材料が二酸化珪素（ＳｉＯ２）や窒化珪素（ＳｉＮ）である場合に密着性が良好となる。従って、第３層１５ｃが絶縁膜１２に直接接している場合のように、密着性が悪くて両者の間に隙間が形成されるようなことはなく、第３層１５ｃは第２層１５ｂを介して絶縁膜１２と密着している。
なお、第１層１５ａは、貫通孔１１ｚの上部（溝１１ｘ側）も含めて、内側面が絶縁膜１２に被覆された貫通孔１１ｚを完全に充填するように形成しても良い。その場合には、第１層１５ａの上面（溝１１ｘ側の面）と基板本体１１の一方の面１１ａを被覆する絶縁膜１２の上面とが略面一となり、凹部１５ｘは形成されない。凹部１５ｘの深さは、例えば０〜１０μｍ程度とすることができる。
但し、第１層１５ａを、基板本体１１の一方の面１１ａを被覆する絶縁膜１２の上面から突出するように形成することは好ましくない。第１層１５ａが基板本体１１の一方の面１１ａを被覆する絶縁膜１２の上面から突出すると、突出部を被覆する第２層１５ｂの被膜状態が悪化し、第２層１５ｂの剥離や断線等を引き起こす虞があるからである。本実施の形態では、このような問題の発生を回避するために、第１層１５ａの上面（溝１１ｘ側の面）が基板本体１１の一方の面１１ａに対して他方の面１１ｂ側に窪んだ位置に来る程度に貫通孔１１ｚを充填し、凹部１５ｘを形成した場合を例にして説明する。
なお、本実施の形態では、第１層１５ａと第３層１５ｃとの間には、必ず第２層１５ｂが介在する構造となっている。これは、後述する配線基板１０の製造工程から生じるものである。後述する配線基板１０の製造工程により、第１層１５ａ及び第３層１５ｃにシームやボイド等の欠陥が発生することを防止することが可能となる。
第１絶縁層１６は、ＧＮＤプレーン層１３及び貫通配線１５の一方の端面を被覆するように、基板本体１１の一方の面１１ａに形成されている。第１絶縁層１６の材料としては、例えば感光性ポリイミド系樹脂等の絶縁性樹脂を用いることができる。第１絶縁層１６の厚さは、例えば１５〜２５μｍ程度とすることができる。
第１配線層１７は、第１絶縁層１６上に形成されている。第１配線層１７は、第１絶縁層１６を貫通し貫通配線１５の一方の端面を露出する第１ビアホール１６ｘ内に充填されたビア配線、及び第１絶縁層１６上に形成された配線パターンを含んで構成されている。配線パターンは、所定の平面形状にパターニングされている。第１ビアホール１６ｘは、第２絶縁層１８側に開口されていると共に、貫通配線１５の一方の端面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となっている。又、この凹部内にビア配線が形成されている。
第１配線層１７は、第１ビアホール１６ｘ内に露出した貫通配線１５と電気的に接続されている。第１配線層１７の材料としては、例えば銅（Ｃｕ）等を用いることができる。第１配線層１７を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。
第２絶縁層１８は、第１絶縁層１６上に、第１配線層１７を覆うように形成されている。第２絶縁層１８の材料としては、第１絶縁層１６と同様の絶縁性樹脂を用いることができる。第２絶縁層１８の厚さは、例えば１５〜２５μｍ程度とすることができる。
第２配線層１９は、第２絶縁層１８上に形成されている。第２配線層１９は、第２絶縁層１８を貫通し第１配線層１７の上面を露出する第２ビアホール１８ｘ内に充填されたビア配線、及び第２絶縁層１８上に形成された配線パターンを含んで構成されている。配線パターンは、所定の平面形状にパターニングされている。第２ビアホール１８ｘは、第３絶縁層２０側に開口されていると共に、第１配線層１７の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となっている。又、この凹部内にビア配線が形成されている。
第２配線層１９は、第２ビアホール１８ｘ内に露出した第１配線層１７と電気的に接続されている。第２配線層１９の材料としては、例えば銅（Ｃｕ）等を用いることができる。第２配線層１９を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。
第３絶縁層２０は、第２絶縁層１８上に、第２配線層１９を覆うように形成されている。第３絶縁層２０は開口部２０ｘを有し、開口部２０ｘ内には第２配線層１９の一部が露出している。第３絶縁層２０の材料としては、第１絶縁層１６と同様の絶縁性樹脂を用いることができる。第３絶縁層２０の厚さは、例えば１５〜２５μｍ程度とすることができる。
開口部２０ｘ内に露出する第２配線層１９は、半導体チップ（図示せず）と電気的に接続される電極パッドとして機能する。以降、開口部２０ｘ内に露出する第２配線層１９を第１電極パッド１９と称する場合がある。必要に応じ、第１電極パッド１９上に、金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。
更に、第１電極パッド１９上に（第１電極パッド１９上に金属層が形成されている場合には、金属層の上に）はんだボールやリードピン等の外部接続端子を形成しても構わない。外部接続端子は、半導体チップ（図示せず）と電気的に接続するための端子となる。但し、第１電極パッド１９（第１電極パッド１９上に金属層が形成されている場合には、金属層）自体を、外部接続端子としても良い。
第１電極パッド１９の平面形状は例えば円形であり、その直径は例えば４０〜１２０μｍ程度とすることができる。第１電極パッド１９のピッチは、例えば１００〜２００μｍ程度とすることができる。
同様に、基板本体１１の他方の面１１ｂには、第４絶縁層２１、第３配線層２２、第５絶縁層２３、第４配線層２４、及び第６絶縁層２５が順次積層形成されている。第３配線層２２は、第３ビアホール２１ｘを介して貫通配線１５と電気的に接続されている。第４配線層２４は、第４ビアホール２３ｘを介して第３配線層２２と電気的に接続されている。なお、第４絶縁層２１、第３配線層２２、第５絶縁層２３、及び第４配線層２４については、第１絶縁層１６、第１配線層１７、第２絶縁層１８、及び第２配線層１９の構造と同様であるため、詳細な説明は省略する。
第６絶縁層２５は、第５絶縁層２３上に、第４配線層２４を覆うように形成されている。第６絶縁層２５は開口部２５ｘを有し、開口部２５ｘ内には第４配線層２４の一部が露出している。第６絶縁層２５の材料としては、第１絶縁層１６と同様の絶縁性樹脂を用いることができる。第６絶縁層２５の厚さは、例えば１５〜２５μｍ程度とすることができる。
開口部２５ｘ内に露出する第４配線層２４は、マザーボード等の実装基板（図示せず）と電気的に接続される電極パッドとして機能する。以降、開口部２５ｘ内に露出する第４配線層２４を第２電極パッド２４と称する場合がある。必要に応じ、第２電極パッド２４上に、金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。
更に、第２電極パッド２４上に（第２電極パッド２４上に金属層が形成されている場合には、金属層の上に）はんだボールやリードピン等の外部接続端子を形成しても構わない。外部接続端子は、マザーボード等の実装基板（図示せず）と電気的に接続するための端子となる。但し、第２電極パッド２４（第２電極パッド２４上に金属層が形成されている場合には、金属層）自体を、外部接続端子としても良い。
第２電極パッド２４の平面形状は例えば円形であり、その直径は例えば２００〜１０００μｍ程度とすることができる。つまり、マザーボード等の実装基板（図示せず）と電気的に接続される第２電極パッド２４の径は、半導体チップ（図示せず）と電気的に接続される第１電極パッド１９の径よりも大きい。第２電極パッド２４のピッチは、例えば５００〜１２００μｍ程度とすることができる。つまり、マザーボード等の実装基板（図示せず）と電気的に接続される第２電極パッド２４のピッチは、半導体チップ（図示せず）と電気的に接続される第１電極パッド１９のピッチよりも広い。
このように、配線基板１０では、ＧＮＤプレーン層１３が形成されている側が、半導体チップ搭載側とされている。このような構造にすることにより、ＧＮＤプレーン層１３を半導体チップ（図示せず）のＧＮＤと容易に接続できる。又、このような構造にすることにより、ＧＮＤプレーン層１３を、信号層である第１配線層１７及び第２配線層１９の信号伝播損失を低減するのに寄与するマイクロストリップラインのグランド層として用いることができる。なお、ＧＮＤプレーン層１３をマザーボード等の実装基板（図示せず）と接続される側（基板本体１１の他方の面１１ｂ側）に形成すると、信号層である第１配線層１７及び第２配線層１９とＧＮＤプレーン層１３との距離が遠くなるため、マイクロストリップラインとして機能させることが困難となり、信号伝播の損失が大きくなる。
［本実施の形態に係る配線基板の製造方法］
次に、本実施の形態に係る配線基板の製造方法について説明する。図４〜図１２は、本実施の形態に係る配線基板の製造工程を例示する図である。
次に、本実施の形態に係る配線基板の製造方法について説明する。図４〜図１２は、本実施の形態に係る配線基板の製造工程を例示する図である。
まず、図４に示す工程では、基板本体１１を準備し、基板本体１１の一方の面１１ａ側に開口する溝１１ｘ、及び基板本体１１の一方の面１１ａ側から他方の面１１ｂ側に貫通する貫通孔１１ｚを形成する。溝１１ｘは、ＧＮＤプレーン層１３が形成される部分となる。基板本体１１は、例えば６インチ（約１５０ｍｍ）、８インチ（約２００ｍｍ）、１２インチ（約３００ｍｍ）等のシリコンウェハ等である。シリコンウェハの厚さは、例えば０．６２５ｍｍ（６インチの場合）、０．７２５ｍｍ（８インチの場合）、０．７７５ｍｍ（１２インチの場合）等であるが、バックサイドグラインダー等で適宜薄型化することができる。
溝１１ｘ及び貫通孔１１ｚは、例えば、基板本体１１の一方の面１１ａに溝１１ｘ及び貫通孔１１ｚを形成する位置を開口するレジスト層を形成し、レジスト層をマスクとして基板本体１１をエッチングすることにより形成できる。エッチングとしては、例えばＳＦ６（六フッ化硫黄）を用いた反応性イオンエッチング（DRIE：Deep Reactive Ion Etching）等の異方性エッチング法を用いると好適である。溝１１ｘは、所定の深さでエッチングを停止し、貫通孔１１ｚは、基板本体１１を貫通するまでエッチングする。溝１１ｘの深さは、例えば４０〜６０μｍ程度とすることができる。貫通孔１１ｚの径は、例えば４０〜６０μｍ程度とすることができる。貫通孔１１ｚの深さ（基板本体１１の厚さ）は、例えば、２００〜４００μｍ程度とすることができる。
次に、図５に示す工程では、基板本体１１の一方の面１１ａ及び他方の面１１ｂ、溝１１ｘの内底面及び内側面、並びに貫通孔１１ｚの内側面に絶縁膜１２を形成する。絶縁膜１２としては、例えば熱酸化膜（ＳｉＯ２）を用いることができる。絶縁膜１２は、基板本体１１の表面近傍の温度を例えば１０００℃以上とするウェット熱酸化法により熱酸化することで形成できる。絶縁膜１２の厚さは、例えば１〜２μｍ程度とすることができる。なお、絶縁膜１２として、ＣＶＤ（Chemical Vapor Deposition）法等により、例えば二酸化珪素（ＳｉＯ２）や窒化珪素（ＳｉＮ）、ポリイミド（ＰＩ）等の膜を形成しても構わない。
次に、図６に示す工程では、基板本体１１の他方の面１１ｂを被覆する絶縁膜１２上に、接着層３１を介して金属層３２を配設する。そして、内側面が絶縁膜１２に被覆された貫通孔１１ｚに対応する部分の接着層３１をアッシング法等により除去し、開口部３１ｘを形成する。これにより、内側面が絶縁膜１２に被覆された貫通孔１１ｚ内に金属層３２の上面が露出する。金属層３２は、電解めっき法により、貫通配線１５等を形成する際の給電層となる部材である。金属層３２としては、例えば銅（Ｃｕ）板や銅（Ｃｕ）箔等を用いることができる。以下、金属層３２が銅（Ｃｕ）板である場合を例にして説明する。
次に、図７に示す工程では、金属層３２を給電層とする電解めっき法により、金属層３２側から貫通孔１１ｚ内にめっき膜を析出成長させることで、貫通孔１１ｚの少なくとも一部を充填する導電層４１を形成する。なお、導電層４１は、不要部分が除去されて、最終的には貫通配線１５の第１層１５ａとなる層である。導電層４１の材料としては、例えば銅（Ｃｕ）等を用いることができる。導電層４１は、貫通孔１１ｚの上部（溝１１ｘ側）を除く部分を充填すれば十分である。この場合、導電層４１の上面（溝１１ｘ側の面）と、貫通孔１１ｚの内側面を被覆する絶縁膜１２とにより凹部１５ｘが形成される。
なお、前述のように、導電層４１は、貫通孔１１ｚの上部（溝１１ｘ側）も含めて、内側面が絶縁膜１２に被覆された貫通孔１１ｚを完全に充填するよう（導電層４１の上面（溝１１ｘ側の面）と基板本体１１の一方の面１１ａを被覆する絶縁膜１２の上面とが略面一となるよう）に形成しても良いが、導電層４１を基板本体１１の一方の面１１ａを被覆する絶縁膜１２の上面から突出するように形成することは好ましくない。凹部１５ｘの深さは、例えば０〜１０μｍ程度とすることができる。
貫通孔１１ｚの内側面は絶縁膜１２に被覆されているため、金属層３２側からのみ（一方向からのみ）めっき膜が成長して導電層４１が形成される。これにより、導電層４１に、従来の配線基板１００のように二方向からめっき膜が成長することに起因してシームやボイド等の欠陥が発生することを防止できる。その結果、貫通配線１５の第１層１５ａ（導電層４１の最終形態）がシームやボイド等の欠陥の発生に起因して熱応力により断線したり、第１配線層１７や第３配線層２２との接続信頼性が低下したりする問題を回避できる。
次に、図８に示す工程では、基板本体１１の一方の面１１ａを被覆する絶縁膜１２、溝１１ｘの内底面及び内側面を被覆する絶縁膜１２、並びに凹部１５ｘの表面を被覆する導電層４２を形成する。そして、導電層４２を形成後、図７に示す接着層３１及び金属層３２を除去し、更に、基板本体１１の他方の面１１ｂ側から突出する導電層４１（図７参照）を研磨し、貫通配線１５の第１層１５ａを形成する。
導電層４２は、例えばスパッタ法等により形成できる。導電層４２は、不要部分が除去されて、最終的にはＧＮＤプレーン層１３の第１層１３ａ及び貫通配線１５の第２層１５ｂとなる層である。導電層４２としては、例えばチタン（Ｔｉ）膜と銅（Ｃｕ）膜が絶縁膜１２上又は導電層４１（図７参照）上に、この順番で順次積層した導電層等を用いることができる。導電層４２の厚さは、例えば１μｍ程度とすることができる。なお、導電層４２は、本発明に係る第２給電層の代表的な一例である。
銅（Ｃｕ）板である金属層３２は、例えば塩化第二鉄水溶液や塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去できる。接着層３１は、アッシング法等により除去できる。導電層４１は、ＣＭＰ（Chemical Mechanical Polishing）法等により研磨できる。貫通配線１５の第１層１５ａの下面（溝１１ｘ側の面と反対の面）は、基板本体１１の他方の面１１ｂを被覆する絶縁膜１２の下面と略面一となる。なお、第１層１５ａは、本発明に係る第１給電層の代表的な一例である。
次に、図９に示す工程では、基板本体１１の他方の面１１ｂ側に開口する溝１１ｙを形成し、更に溝１１ｙの内底面及び内側面に絶縁膜１２を形成する。溝１１ｙは、電源プレーン層１４が形成される部分となる。溝１１ｙは、溝１１ｘと同様な方法により形成できる。絶縁膜１２の材料や厚さ、形成方法等は、前述の通りである。
次に、図１０に示す工程では、基板本体１１の他方の面１１ｂを被覆する絶縁膜１２、溝１１ｙの内底面及び内側面を被覆する絶縁膜１２、並びに第１層１５ａの基板本体１１の他方の面１１ｂ側の端面を被覆する導電層４３を形成する。導電層４３は、例えばスパッタ法等により形成できる。なお、導電層４３は、不要部分が除去されて、最終的には電源プレーン層１４の第１層１４ａとなる層である。導電層４３としては、例えばチタン（Ｔｉ）膜と銅（Ｃｕ）膜が絶縁膜１２上及び第１層１５ａの基板本体１１の他方の面１１ｂ側の端面に、この順番で順次積層した導電層等を用いることができる。導電層４３の厚さは、例えば１μｍ程度とすることができる。なお、導電層４３は、本発明に係る第３給電層の代表的な一例である。
次いで、図１１に示す工程では、第１層１５ａ、導電層４２、及び導電層４３を給電層とする電解めっき法により、溝１１ｘ内及び凹部１５ｘ内に導電層４２側からめっき膜を析出成長させることで導電層４４を形成し、溝１１ｙ内に導電層４３側からめっき膜を析出成長させることで導電層４５を形成する。導電層４４と導電層４５とは、同時に形成することができる。なお、導電層４４は、不要部分が除去されて、最終的にはＧＮＤプレーン層１３の第２層１３ｂ及び貫通配線１５の第３層１５ｃとなる層である。又、導電層４５は、不要部分が除去されて、最終的には電源プレーン層１４の第２層１４ｂとなる層である。
導電層４４及び４５の材料としては、例えば銅（Ｃｕ）等を用いることができる。導電層４４及び４５は、それぞれ基板本体１１の一方の面１１ａを被覆する絶縁膜１２の上面及び基板本体１１の他方の面１１ｂを被覆する絶縁膜１２の上面から突出するように形成する。導電層４４及び４５の絶縁膜１２の上面からの突出量は、それぞれ例えば３０〜４０μｍ程度とすることができる。
次いで、図１２に示す工程では、ＣＭＰ（Chemical Mechanical Polishing）法等により、基板本体１１の一方の面１１ａ側から突出する導電層４４（図１１参照）を研磨し、ＧＮＤプレーン層１３の第２層１３ｂ及び貫通配線１５の第３層１５ｃを形成する。ＧＮＤプレーン層１３の第２層１３ｂ及び貫通配線１５の第３層１５ｃの上面は、基板本体１１の一方の面１１ａを被覆する絶縁膜１２の上面と略面一となる。又、基板本体１１の他方の面１１ｂ側から突出する導電層４５（図１１参照）を研磨し、電源プレーン層１４の第２層１４ｂを形成する。電源プレーン層１４の第２層１４ｂの上面は、基板本体１１の他方の面１１ｂを被覆する絶縁膜１２の上面と略面一となる。
次に、図１２に示す工程の後（図示せず）、基板本体１１の一方の面１１ａに、第１絶縁層１６、第１配線層１７、第２絶縁層１８、第２配線層１９、及び第３絶縁層２０を順次積層形成する。又、基板本体１１の他方の面１１ｂに、第４絶縁層２１、第３配線層２２、第５絶縁層２３、第４配線層２４、及び第６絶縁層２５を順次積層形成する。
具体的には、まず、基板本体１１の一方の面１１ａに例えば液状の感光性ポリイミド系樹脂を例えばスピンコート法等により塗布する。そして、液状の感光性ポリイミド系樹脂を硬化させ、第１絶縁層１６を形成する。次に、第１絶縁層１６を貫通し貫通配線１５の一方の端面を露出する第１ビアホール１６ｘを、例えばフォトリソグラフィ法等により形成する。
このように、第１絶縁層１６の材料として感光性の絶縁性樹脂を用いることにより、第１絶縁層１６にフォトリソグラフィ法により第１ビアホール１６ｘを形成できるため、第１ビアホール１６ｘを狭ピッチで形成できる（他の絶縁層についても同様）。なお、第１ビアホール１６ｘの狭ピッチ化が不要な場合には、第１絶縁層１６の材料として非感光性のエポキシ系樹脂等を用い、レーザ加工法等で第１ビアホール１６ｘを形成しても構わない。
次に、第１絶縁層１６上に第１配線層１７を形成する。第１配線層１７は、第１ビアホール１６ｘ内に充填されたビア配線、及び第１絶縁層１６上に形成された配線パターンを含んで構成される。第１配線層１７は、第１ビアホール１６ｘ内に露出した貫通配線１５と電気的に接続される。第１配線層１７の材料としては、例えば銅（Ｃｕ）等を用いることができる。第１配線層１７は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成できる。
以降、同様にして、第２絶縁層１８、第２配線層１９、及び第３絶縁層２０を順次積層形成する。又、同様にして、基板本体１１の他方の面１１ｂに、第４絶縁層２１、第３配線層２２、第５絶縁層２３、第４配線層２４、及び第６絶縁層２５を順次積層形成する。最後に、第３絶縁層２０に開口部２０ｘを形成し、第６絶縁層２５に開口部２５ｘを形成することにより、配線基板１０が完成する。
このように、本実施の形態では、ＧＮＤプレーン層１３及び電源プレーン層１４を基板本体１１上に設けるのではなく、基板本体１１内に設けることにより、ＧＮＤプレーン層１３及び電源プレーン層１４の厚さにかかわらず、その上に形成される第１絶縁層１６や第４絶縁層２１の平坦性を向上できる。これにより、第１絶縁層１６上や第４絶縁層２１上に、容易に他の配線層や絶縁層を積層可能となる。又、ＧＮＤプレーン層１３及び電源プレーン層１４の厚さや面積を十分に確保（べた状に形成）することができるため、ＧＮＤや電源の電位を従来以上に安定化できる。
又、べた状のＧＮＤプレーン層１３及び電源プレーン層１４を基板本体１１上（例えばＳｉＯ２膜上）や第１絶縁層１６上に設けると、ＧＮＤプレーン層１３及び電源プレーン層１４を構成する導電層（例えば銅）との熱膨張の違いにより、膜剥がれやクラックが生じる虞がある（接触面積が大きいほどクラックが入る虞が高い）。しかし、配線基板１０では、ＧＮＤプレーン層１３及び電源プレーン層１４を基板本体１１内（溝１１ｘ、１１ｙ内）に設けることにより、ＧＮＤプレーン層１３及び電源プレーン層１４の熱膨張を溝１１ｘや１１ｙの側壁にて抑制できるため、膜剥がれやクラックが生じる虞を低減できる。
又、べた状のＧＮＤプレーン層１３及び電源プレーン層１４を基板本体１１上（例えばＳｉＯ２膜上）や第１絶縁層１６上に設ける場合は、基板本体１１上（例えばＳｉＯ２膜上）や第１絶縁層１６上に形成されている他の配線パターンを避けるように設ける必要があった。又、その際、ＧＮＤプレーン層１３及び電源プレーン層１４が形成される層においては、他の配線パターンの引き回しが制限されていた。しかし、配線基板１０では、ＧＮＤプレーン層１３及び電源プレーン層１４を基板本体１１内（溝１１ｘ、１１ｙ内）に設けているため、他の配線パターンの引き回しを自由に行うことができる。
又、例えば銅を用いためっき法により各配線層を形成する場合、銅占有率が高いほど各配線層のめっき厚がばらつくが、配線基板１０では、銅占有率の高いＧＮＤプレーン層１３及び電源プレーン層１４を基板本体１１内に設けることにより、基板本体１１上の各配線層の銅占有率を下げている。これにより、各配線層のめっき厚のばらつきを低減できる。
又、ＧＮＤプレーン層１３及び電源プレーン層１４を基板本体１１内に設けることにより、配線基板１０の薄型化が可能となる。
又、ＧＮＤプレーン層１３及び貫通配線１５の平坦化を同一工程（図１２に示す工程）で実施できるため、配線基板１０の製造工程を簡略化できる。
以上、好ましい実施の形態について詳説したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
１０ 配線基板
１１ 基板本体
１１ａ 基板本体の一方の面
１１ｂ 基板本体の他方の面
１１ｘ、１１ｙ 溝
１１ｚ 貫通孔
１２ 絶縁膜
１３ ＧＮＤプレーン層
１３ａ、１４ａ、１５ａ 第１層
１３ｂ、１４ｂ、１５ｂ 第２層
１４ 電源プレーン層
１５ 貫通配線
１５ｃ 第３層
１５ｘ 凹部
１６ 第１絶縁層
１６ｘ 第１ビアホール
１７ 第１配線層
１８ 第２絶縁層
１８ｘ 第２ビアホール
１９ 第２配線層
２０ 第３絶縁層
２０ｘ、２５ｘ、３１ｘ 開口部
２１ 第４絶縁層
２１ｘ 第３ビアホール
２２ 第３配線層
２３ 第５絶縁層
２３ｘ 第４ビアホール
２４ 第４配線層
２５ 第６絶縁層
３１ 接着層
３２ 金属層
４１、４２、４３、４４、４５ 導電層
１１ 基板本体
１１ａ 基板本体の一方の面
１１ｂ 基板本体の他方の面
１１ｘ、１１ｙ 溝
１１ｚ 貫通孔
１２ 絶縁膜
１３ ＧＮＤプレーン層
１３ａ、１４ａ、１５ａ 第１層
１３ｂ、１４ｂ、１５ｂ 第２層
１４ 電源プレーン層
１５ 貫通配線
１５ｃ 第３層
１５ｘ 凹部
１６ 第１絶縁層
１６ｘ 第１ビアホール
１７ 第１配線層
１８ 第２絶縁層
１８ｘ 第２ビアホール
１９ 第２配線層
２０ 第３絶縁層
２０ｘ、２５ｘ、３１ｘ 開口部
２１ 第４絶縁層
２１ｘ 第３ビアホール
２２ 第３配線層
２３ 第５絶縁層
２３ｘ 第４ビアホール
２４ 第４配線層
２５ 第６絶縁層
３１ 接着層
３２ 金属層
４１、４２、４３、４４、４５ 導電層
Claims (7)
- シリコンからなる基板本体と、
前記基板本体の一方の面側に開口する第１の溝と、
前記基板本体の他方の面側に開口する第２の溝と、
前記基板本体を前記一方の面側から前記他方の面側に貫通する貫通孔と、
前記基板本体の一方の面、他方の面、前記第１の溝の内底面及び内側面、前記第２の溝の内底面及び内側面、前記貫通孔の内側面、に形成された絶縁膜と、
前記絶縁膜に被覆された前記第１の溝を充填する第１のプレーン層と、
前記絶縁膜に被覆された前記第２の溝を充填する第２のプレーン層と、
前記絶縁膜に被覆された前記貫通孔を充填する貫通配線と、を有し、
前記第１のプレーン層の上面は、前記基板本体の一方の面を被覆する前記絶縁膜の上面と面一であり、
前記第２のプレーン層の上面は、前記基板本体の他方の面を被覆する前記絶縁膜の上面と面一であり、
前記貫通配線の前記基板本体の一方の面側に露出する面は、前記基板本体の一方の面を被覆する前記絶縁膜の上面と面一であり、
前記貫通配線の前記基板本体の他方の面側に露出する面は、前記基板本体の他方の面を被覆する前記絶縁膜の上面と面一であり、
前記第１の溝及び前記第２の溝は、前記貫通孔及び前記貫通孔の周辺部を除く領域に形成され、
前記第１のプレーン層は基準電位層であり、前記第２のプレーン層は電源層であり、
前記貫通孔の前記基板本体の一方の面側の端部の周辺部は、前記第１の溝の内底面よりも突出し、平面視で前記貫通孔を囲む環状の突出部を形成し、
前記貫通孔の前記基板本体の他方の面側の端部の周辺部は、前記第２の溝の内底面よりも突出し、平面視で前記貫通孔を囲む環状の突出部を形成している配線基板。 - 前記第１のプレーン層が形成されている側が、半導体チップを搭載可能な半導体チップ搭載側である請求項１記載の配線基板。
- 前記貫通配線は、前記他方の面側から前記絶縁膜に被覆された前記貫通孔の少なくとも一部を充填する第１層と、前記第１層の前記絶縁膜に被覆された前記一方の面側の端面及び前記絶縁膜に被覆された前記貫通孔の内側面が形成する凹部の表面を被覆する第２層と、前記第２層を被覆し前記凹部を充填する第３層と、を有する請求項１又は２記載の配線基板。
- 前記一方の面側及び前記他方の面側の少なくとも一方に、絶縁層及び配線層が積層され、
前記配線層は、前記貫通配線と電気的に接続されている請求項１乃至３の何れか一項記載の配線基板。 - 前記第１のプレーン層及び前記第２のプレーン層の層厚は、それぞれ前記配線層の層厚よりも厚い請求項４記載の配線基板。
- 前記絶縁層は、感光性の絶縁性樹脂である請求項４又は５記載の配線基板。
- シリコンからなる基板本体の一方の面側に開口する第１の溝と、前記基板本体を前記一方の面側から他方の面側に貫通する貫通孔と、を形成する工程と、
前記基板本体の一方の面、他方の面、前記第１の溝の内底面及び内側面、前記貫通孔の内側面、に第１の絶縁膜を形成する工程と、
前記他方の面側から前記貫通孔の一部を充填する第１給電層を形成する工程と、
前記第１の絶縁膜に被覆された前記一方の面、前記第１の絶縁膜に被覆された前記第１の溝の内底面及び内側面、並びに前記第１給電層の前記一方の面側の端面及び前記第１の絶縁膜に被覆された前記貫通孔の内側面が形成する凹部の表面を被覆する第２給電層を形成する工程と、
前記基板本体の他方の面側に開口する第２の溝を形成する工程と、
前記第２の溝の内底面及び内側面に第２の絶縁膜を形成する工程と、
前記第１の絶縁膜に被覆された前記他方の面、前記第２の絶縁膜に被覆された前記第２の溝の内底面及び内側面、並びに前記第１給電層の前記他方の面側の端面を被覆する第３給電層を形成する工程と、
前記第１給電層、前記第２給電層、及び前記第３給電層を給電層とする電解めっき法により、前記第１の絶縁膜に被覆された前記第１の溝にめっき膜を充填して第１のプレーン層を形成し、前記凹部にめっき膜を充填して前記第１の絶縁膜に被覆された前記貫通孔を充填する貫通配線を形成し、前記第２の絶縁膜に被覆された前記第２の溝にめっき膜を充填して第２のプレーン層を形成する工程と、を有し、
前記第１のプレーン層の上面は、前記基板本体の一方の面を被覆する前記第１の絶縁膜の上面と面一であり、
前記第２のプレーン層の上面は、前記基板本体の他方の面を被覆する前記第１の絶縁膜の上面と面一であり、
前記貫通配線の前記基板本体の一方の面側に露出する面は、前記基板本体の一方の面を被覆する前記第１の絶縁膜の上面と面一であり、
前記貫通配線の前記基板本体の他方の面側に露出する面は、前記基板本体の他方の面を被覆する前記第１の絶縁膜の上面と面一であり、
前記第１の溝及び前記第２の溝は、前記貫通孔及び前記貫通孔の周辺部を除く領域に形成され、
前記第１のプレーン層は基準電位層であり、前記第２のプレーン層は電源層であり、
前記貫通孔の前記基板本体の一方の面側の端部の周辺部は、前記第１の溝の内底面よりも突出し、前記基板本体の他方の面側の端部の周辺部は、前記第２の溝の内底面よりも突出している配線基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011125329A JP5775747B2 (ja) | 2011-06-03 | 2011-06-03 | 配線基板及びその製造方法 |
| US13/479,833 US8723051B2 (en) | 2011-06-03 | 2012-05-24 | Wiring substrate and method for manufacturing wiring substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011125329A JP5775747B2 (ja) | 2011-06-03 | 2011-06-03 | 配線基板及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2012253227A JP2012253227A (ja) | 2012-12-20 |
| JP2012253227A5 JP2012253227A5 (ja) | 2014-05-29 |
| JP5775747B2 true JP5775747B2 (ja) | 2015-09-09 |
Family
ID=47261549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011125329A Active JP5775747B2 (ja) | 2011-06-03 | 2011-06-03 | 配線基板及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8723051B2 (ja) |
| JP (1) | JP5775747B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130097481A (ko) * | 2012-02-24 | 2013-09-03 | 삼성전자주식회사 | 인쇄회로기판(ｐｃｂ) 및 그 ｐｃｂ를 포함한 메모리 모듈 |
| JP2014236102A (ja) * | 2013-05-31 | 2014-12-15 | 凸版印刷株式会社 | 貫通電極付き配線基板、その製造方法及び半導体装置 |
| CN205584642U (zh) * | 2013-07-11 | 2016-09-14 | 株式会社村田制作所 | 树脂多层基板 |
| JP6600573B2 (ja) * | 2015-03-31 | 2019-10-30 | 新光電気工業株式会社 | 配線基板及び半導体パッケージ |
| CN109661125B (zh) * | 2017-10-12 | 2021-11-16 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
| KR102442256B1 (ko) * | 2020-11-05 | 2022-09-08 | 성균관대학교산학협력단 | 보이드가 없는 실리콘 관통전극의 제조방법 |
| US20230197592A1 (en) * | 2021-12-16 | 2023-06-22 | Intel Corporation | Power delivery techniques for glass substrate with high density signal vias |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4278806B2 (ja) * | 1999-12-13 | 2009-06-17 | イビデン株式会社 | 多層プリント配線板及び多層プリント配線板の製造方法 |
| JP4129971B2 (ja) | 2000-12-01 | 2008-08-06 | 新光電気工業株式会社 | 配線基板の製造方法 |
| JP2002217553A (ja) * | 2001-01-12 | 2002-08-02 | Sony Corp | 多層プリント配線板および多層プリント配線板の製造方法 |
| JP4181778B2 (ja) * | 2002-02-05 | 2008-11-19 | ソニー株式会社 | 配線基板の製造方法 |
| JP4056854B2 (ja) | 2002-11-05 | 2008-03-05 | 新光電気工業株式会社 | 半導体装置の製造方法 |
| US8129625B2 (en) * | 2003-04-07 | 2012-03-06 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| JP2005183466A (ja) * | 2003-12-16 | 2005-07-07 | Ibiden Co Ltd | 多層プリント配線板 |
| JP4387231B2 (ja) | 2004-03-31 | 2009-12-16 | 新光電気工業株式会社 | キャパシタ実装配線基板及びその製造方法 |
| US20060237227A1 (en) * | 2005-04-26 | 2006-10-26 | Shiyou Zhao | Circuit board via structure for high speed signaling |
| JP4716819B2 (ja) * | 2005-08-22 | 2011-07-06 | 新光電気工業株式会社 | インターポーザの製造方法 |
| JP4824397B2 (ja) * | 2005-12-27 | 2011-11-30 | イビデン株式会社 | 多層プリント配線板 |
| US8710669B2 (en) * | 2009-05-20 | 2014-04-29 | Nec Corporation | Semiconductor device manufacture in which minimum wiring pitch of connecting portion wiring layer is less than minimum wiring pitch of any other wiring layer |
| KR101018109B1 (ko) * | 2009-08-24 | 2011-02-25 | 삼성전기주식회사 | 다층 배선 기판 및 그의 제조방법 |
| TWI399150B (zh) * | 2009-12-31 | 2013-06-11 | Unimicron Technology Corp | 線路板及其製程 |
-
2011
- 2011-06-03 JP JP2011125329A patent/JP5775747B2/ja active Active
-
2012
- 2012-05-24 US US13/479,833 patent/US8723051B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20120307470A1 (en) | 2012-12-06 |
| US8723051B2 (en) | 2014-05-13 |
| JP2012253227A (ja) | 2012-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4937842B2 (ja) | 半導体装置およびその製造方法 | |
| US9392705B2 (en) | Wiring board with through wiring | |
| JP5775747B2 (ja) | 配線基板及びその製造方法 | |
| TWI532139B (zh) | 晶片封裝體及其形成方法 | |
| US8907489B2 (en) | Wiring substrate, method of manufacturing the same, and semiconductor device | |
| JP4601686B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20140005107A (ko) | 기판, 기판의 제조 방법, 반도체 장치, 및 전자 기기 | |
| CN108538801B (zh) | 半导体衬底及半导体封装装置，以及用于形成半导体衬底的方法 | |
| TWI514491B (zh) | 半導體基板及其製造方法 | |
| JPWO2009084300A1 (ja) | インターポーザー及びインターポーザーの製造方法 | |
| US8895868B2 (en) | Wiring substrate | |
| KR101139650B1 (ko) | 배선 기판, 그 제조 방법, 및 반도체 장치 | |
| CN102891120B (zh) | 晶片封装体及其形成方法 | |
| JP2011082531A (ja) | 貫通電極基板及びその製造方法 | |
| JP2008210933A (ja) | 半導体装置 | |
| JP2013062296A (ja) | 配線基板、及び半導体パッケージ | |
| CN102891133B (zh) | 晶片封装体及其形成方法 | |
| JP2012134526A (ja) | 半導体装置 | |
| JP5006026B2 (ja) | 半導体装置 | |
| CN220627797U (zh) | 电子器件 | |
| JP2011238742A (ja) | 配線基板の製造方法及び配線基板 | |
| TWI470760B (zh) | 晶片封裝體及其形成方法 | |
| TWI459529B (zh) | 晶片封裝體及其形成方法 | |
| JP2018101748A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140416 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150428 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150612 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150630 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150706 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5775747 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |