[go: up one dir, main page]

JP5714231B2 - リジッド‐フレックス回路基板の製造方法及びリジッド‐フレックスエレクトロニクスモジュール - Google Patents

リジッド‐フレックス回路基板の製造方法及びリジッド‐フレックスエレクトロニクスモジュール Download PDF

Info

Publication number
JP5714231B2
JP5714231B2 JP2010000225A JP2010000225A JP5714231B2 JP 5714231 B2 JP5714231 B2 JP 5714231B2 JP 2010000225 A JP2010000225 A JP 2010000225A JP 2010000225 A JP2010000225 A JP 2010000225A JP 5714231 B2 JP5714231 B2 JP 5714231B2
Authority
JP
Japan
Prior art keywords
conductor
layer
flexible
rigid
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010000225A
Other languages
English (en)
Other versions
JP2010157739A (ja
Inventor
イイホラ アンティ
イイホラ アンティ
ワリス ツォーマス
ワリス ツォーマス
Original Assignee
ジーイー エンベデッド エレクトロニクス
ジーイー エンベデッド エレクトロニクス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ジーイー エンベデッド エレクトロニクス, ジーイー エンベデッド エレクトロニクス filed Critical ジーイー エンベデッド エレクトロニクス
Publication of JP2010157739A publication Critical patent/JP2010157739A/ja
Application granted granted Critical
Publication of JP5714231B2 publication Critical patent/JP5714231B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01002—Helium [He]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09127—PCB or component having an integral separable or breakable part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、リジッド‐フレックス（剛性‐可撓性）型の回路基板及びエレクトロニクスモジュールに関するものである。リジッド‐フレックス型の回路基板は、少なくとも１つの可撓性領域（フレックス）と、少なくとも１つの硬質（リジッド）領域とを有している。用語“エレクトロニクスモジュール”とは、この場合、絶縁層内に少なくとも１つの構成素子を有する回路基板又はその他の何らかの対応する構造体を言及するものである。
本発明は、上述した回路基板を製造する方法にも関するものである。回路基板は、例えば、１層或いは多重層の回路基板、エレクトロニクスモジュール又はその他の何らかの対応する構造体とすることができる。
リジッド‐フレックス型の回路基板は、米国特許出願公開US2008/0014768A1に開示されている。
表面装着技術を用いて表面上に構成素子が取り付けられているリジッド‐フレックス型の回路基板は、米国特許出願公開US2008/0149372A1に開示されている。その後、回路基板は可撓性領域で折り曲げられ、従って、互いの上部に構成素子を有するメモリ回路モジュールを形成している。
リジッド‐フレックス型の回路基板及びエレクトロニクスモジュールは、米国特許出願公開US2008/0009096A1に開示されている。
リジッド‐フレックス型の回路基板及びエレクトロニクスモジュールは、米国特許出願公開US2008/128886A1 に開示されている。
米国特許出願公開US2008/0014768A1 米国特許出願公開US2008/0149372A1 米国特許出願公開US2008/0009096A1 米国特許出願公開US2008/128886A1
本発明の目的は、可撓性領域を有する回路基板を製造する新規な製造方法を提供することにある。
本発明の１つの態様によれば、可撓性薄膜及び犠牲材料片を可撓性領域において導体薄膜に取り付ける。この導体薄膜の表面上には、犠牲材料片を囲む絶縁体層を形成する。可撓性領域は、絶縁体層に開口を形成し、この開口を通して犠牲材料片を除去するようにして形成する。可撓性領域は、可撓性薄膜の少なくとも一部と、製造方法の適切な段階で導体薄膜をパターン化することにより形成した導体とを有している。
このような方法を用いることにより、多くの異なる種類の回路基板を製造しうる。この方法を用いることにより、マルチチップパッケージやその他のエレクトロニクスモジュールのような要求の厳しい回路基板構造体を製造することもできる。本発明の他の態様によれば、少なくとも１つの可撓性領域を有するリジッド‐フレックス型のエレクトロニクスモジュールを提供する。このエレクトロニクスモジュールは、可撓性薄膜により支持され、可撓性領域上に延在する導体の少なくとも１つの層を有する。エレクトロニクスモジュールは、可撓性領域の外部で、絶縁体層を有し、この絶縁体層が前記の導体をも有する。絶縁体層の内部には少なくとも１つの構成素子があり、この構成素子の表面上の接点端子が前記の導体に面するとともに、接点端子によりこれらの導体に接続されている。接点素子が、化学的又は電気化学的な方法を用いて成長させることによりそれぞれ形成した１つ以上の金属層より成る一体化金属片となるようにエレクトロニクスモジュールを製造することができる。
従って、あるアプリケーションで、ある利点が得られる新たな種類のエレクトロニクスモジュールを製造するための新たな種類の製造方法が得られる。
本発明の一例によれば、極めて簡単で低価格であるリジッド‐フレックス型のエレクトロニクスモジュールであって、その内部に位置する１つ以上の構成素子に対し高品質の電気接点を提供するエレクトロニクスモジュールを製造しうる。
本発明の例では、リジッド‐フレックス型のパッケージを製造する場合の実装密度を高くすることもできる。その理由は、導体層間のＺ方向での接点を、貫通孔を用いてパッケージ内に形成する必要が必ずしもない為である。従って、パッケージに対するＸ‐Ｙ方向の表面領域を小さくすることができるか、又は、多くの導体を所定の領域に取り付けることができる。これに対応して、構成素子を高接続密度でパッケージ内に埋込むこともできる。
本発明の例によれば、多重層パッケージに対する製造処理を短くすることもできる。
図１は、本発明の第１の実施例による製造方法における第１の中間段階を示す線図である。 図２は、本発明の第１の実施例による製造方法における第２の中間段階を示す線図である。 図３は、本発明の第１の実施例による製造方法における第３の中間段階を示す線図である。 図４は、本発明の第１の実施例による製造方法における第４の中間段階を示す線図である。 図５は、本発明の第１の実施例による製造方法における第５の中間段階を示す線図である。 図６は、本発明の第１の実施例による製造方法における第６の中間段階を示す線図である。 図７は、本発明の第１の実施例による製造方法における第７の中間段階を示す線図である。 図８は、本発明の第１の実施例による製造方法における第８の中間段階を示す線図である。 図９は、本発明の第２の実施例による製造方法における第１の中間段階を示す線図である。 図１０は、本発明の第２の実施例による製造方法における第２の中間段階を示す線図である。 図１１は、本発明の第２の実施例による製造方法における第３の中間段階を示す線図である。 図１２は、本発明の第２の実施例による製造方法における第４の中間段階を示す線図である。 図１３は、本発明の第２の実施例による製造方法における第５の中間段階を示す線図である。 図１４は、本発明の第２の実施例による製造方法における第６の中間段階を示す線図である。 図１５は、本発明の第２の実施例による製造方法における第７の中間段階を示す線図である。 図１６は、本発明の第３の実施例による製造方法における第１の中間段階を示す線図である。 図１７は、本発明の第３の実施例による製造方法における第２の中間段階を示す線図である。 図１８は、本発明の第３の実施例による製造方法における第３の中間段階を示す線図である。 図１９は、本発明の第３の実施例による製造方法における第４の中間段階を示す線図である。 図２０は、本発明の第３の実施例による製造方法における第５の中間段階を示す線図である。 図２１は、本発明の第３の実施例による製造方法における第６の中間段階を示す線図である。 図２２は、本発明の第３の実施例による製造方法における第７の中間段階を示す線図である。 図２３は、本発明の第４の実施例による製造方法で用いるフレックス片を示す側面図である。 図２４は、図２３のフレックス片の頂面図である。 図２５は、本発明の第４の実施例による製造方法で用いる第１の薄膜構造体を示す側面図である。 図２６は、本発明の第４の実施例による製造方法で用いる第２の薄膜構造体を示す側面図である。 図２７は、本発明の第４の実施例による製造方法における第１の中間段階であって、図２３のフレックス片と、図２５及び２６の薄膜構造体とを互いに結合する中間段階を示す線図である。 図２８は、本発明の第４の実施例による製造方法における第２の中間段階を示す線図である。 図２９は、本発明の第４の実施例による製造方法における第３の中間段階を示す線図である。 図３０は、本発明の第４の実施例による製造方法における第４の中間段階を示す線図である。 図３１は、本発明の第４の実施例による製造方法における第５の中間段階を示す線図である。 図３２は、本発明の第４の実施例による製造方法における第６の中間段階、又は１つの可能な最終製品を示す線図である。 図３３は、本発明の第３の実施例による製造方法における１つの中間段階であって、例えば、図８又は図１５に示す製品からパッケージを製造する中間段階を示す線図である。 図３４は、本発明の第３の実施例による製造方法における他の中間段階を示す線図である。 図３５は、本発明の第３の実施例による製造方法における１つの可能な最終製品を示す線図である。 図３６は、本発明の第４の実施例による製造方法における１つの中間段階であって、例えば、図８又は図１５に示す製品からパッケージを製造する中間段階を示す線図である。 図３７は、本発明の第４の実施例による製造方法における１つの可能な最終製品を示す線図である。
図１〜８は、本発明の一実施例による製造方法を示す。本例では、例えば金属より成る導体薄膜１２から製造を開始する。適切な導体薄膜は例えば、厚さが１〜７０μｍの範囲、代表的には３〜１２μｍの範囲内の銅膜である。
はだかの導体薄膜１２の代わりに、導体薄膜１２とその表面上の絶縁体層とを有する層状薄膜を出発材料として用いることもできる。図１及び２における位置決めに応じて、絶縁体層を導体薄膜１２の上側表面上に設ける場合には、例えば、導体薄膜１２と接着剤との間の接着力を高めた後に、その上に絶縁体層を設けるようにすることができる。その理由は、絶縁体層が薄肉である為である。導体薄膜１２を（図１及び２における位置決めに応じて）下側表面から支持するのにも接着剤層を用いることができ、必要に応じ、この接着剤層を製造方法の後の段階で構造体から除去することができる。
他の実用的な層状導体薄膜は、製造方法の最初の段階の構造体を支持する第２の（他の）銅膜を（図１及び２における位置決めに応じて）導体薄膜１２を形成する銅膜の下側に取り外し可能に取り付けた２層銅膜である。この支持用の膜は導電性材料とすることもできる。
導体薄膜１２を支持する支持用薄膜から製造を開始し、この支持用薄膜の表面上に導体薄膜１２を形成するようにすることもできる。導体薄膜１２の代わりに、支持用薄膜上に導体パターンのみを直接形成することもできる。
後に説明する実施例では、導体薄膜１２の代わりに、上述した層状薄膜を用いることもできる。
次に、導体薄膜１２に接点開口８を形成し、これらの接点開口８は、これらが製造すべきモジュール内に配置される構成素子の接点端子と対応するように導体薄膜に位置させる。従って、導体薄膜１２には、各構成素子の接点端子に対し個々の接点開口８を形成する。本例では、ＵＶレーザを用いて接点開口８を形成する。しかし、接点開口８は、他の何らかのレーザ技術を用いて、又は機械的なドリリング処理や、ミリング処理や、エッチング処理によっても形成しうる。
図１の実施例では、接点開口８の大きさがこの接点開口８の位置に位置する接点端子の接触表面積よりも小さくなるようにこれら接点開口８を形成する。接点開口の形状は代表的に円形とするが、他の形状をも用いうる。接点開口８の形状及び大きさは、接点端子の接触面が接点開口８を完全に覆うことができるように選択する。
図２によれば、構成素子の取り付け領域において、導体薄膜１２の表面上に接着剤層５を塗布することにより製造を継続する。この場合、接着剤層５により接点開口８をも被覆する。或いはまた、接着剤層５を構成素子の表面上に塗布しうる。接着剤層は、構成素子と導体薄膜１２との双方の表面上に塗布することもできる。代表的には、接着剤層を局部的に塗布し、接着剤層５が構成素子の取り付け領域においてのみ位置するようにする。構成素子を接着するのに導電性でない接着剤を用いる。
用語“接着剤”とは、基板として作用する導体薄膜１２に構成素子を取り付けうる材料を意味するものである。接着剤の第１の特性は、この接着剤を比較的流動性のある形態で、或いは表面形状に適合する形態で、例えば薄膜として、接着すべき表面上に塗布できることである。接着剤の第２の特性は、接着剤が塗布後に硬化するか或いは少なくとも部分的に硬化でき、少なくとも構成素子を他のある方法で構造体に固着しうるようになるまで、接着剤が構成素子を（導体薄膜１２に対し）適所に保持しうるようにすることである。接着剤の第３の特性は、接着能力、すなわち、接着すべき表面への接着能力である。
一方、用語“接着”は、貼り付けるべき部品を接着剤を用いて互いに結合することを意味するものである。実施例では、接着剤を、基板として作用する導体薄膜１２と構成素子との間に入れるとともに、構成素子を基板に対し適切な位置に配置する。この場合、接着剤は構成素子及び基板と接触し、少なくとも部分的に構成素子と基板との間のスペースを充填する。その後、接着剤は（少なくとも部分的に）硬化し、又は接着剤を積極的に（少なくとも部分的に）硬化させ、従って、構成素子は接着剤を用いて基板に取り付けられる。ある実施例では、構成素子の接触突起部を接着剤の層に貫通させて、基板と接触するようにすることができる。
実施例で用いる接着剤は代表的に、エポキシベースの接着剤、例えば、熱硬化性のエポキシ系接着剤とする。接着剤は、使用する接着剤が基板及び構成素子に充分接着するように選択する。接着剤の１つの好ましい特性は、適切な熱膨張係数を有し、接着剤の熱膨張が処理中に周囲の材料の熱膨張とそれ程相違しないようにすることである。又、接着剤としては硬化時間が短い、例えば、数秒であるものを選択するのも好ましい。この時間内で、接着剤が構成素子を適所に保持しうる程度に接着剤が少なくとも部分的に硬化するのが良好である。最終的な硬化はより長くすることができること明らかであり、後の処理段階と関連して最終的な硬化が達成されるように設計することもできる。更に、接着剤を選択する場合、製造処理により生ぜしめられる熱的、化学的又は機械的なストレスのようなストレスを許容しうるようにする。
接着剤層５を構成素子に対して塗布したのと原則的に同じ段階で、これと完全に対応する方法で導体層の表面上に、犠牲材料を接着するための接着剤層１５を塗布する。この接着剤層１５には、例えば、熱処理の影響によって接着力及び凝着力の双方又はいずれか一方を弱める接着剤（いわゆる、熱剥離性接着剤）を用いるのが好ましい。接着剤層１５に用いうる他の可能な接着剤は、接着又は凝着を例えば、化学処理又は物理処理により或いは紫外線放射を用いることにより弱めうる接着剤である。
次に、接点端子７を有する構成素子６を用いる。この構成素子６は例えば、プロセッサ、メモリチップ又はその他の超小型回路のような半導体素子とする。図１に示す構成素子６の接点端子７は、本質的にこの構成素子の表面の平面上に位置する接点領域である。構成素子６のこのような接点領域は、半導体工場での半導体素子製造処理中に形成される。この処理で用いられる金属の導体パターンの表面は代表的に、接点領域内に形成される。半導体素子製造処理で用いられる金属は通常、アルミニウムであるが、他の金属、合金又は他の導体材料を用いることもできる。例えば、半導体素子の製造処理では、銅も広く用いられている。構成素子６の接点端子７は、この構成素子の表面の平面から突出する接点バンプ（隆起部）とすることもできる。このような接点バンプは、半導体素子の製造後で、代表的に別の工場でのバンプ形成処理で形成される。接点バンプには、１種類以上の金属、金属合金又はその他の導体材料を含めることができる。接点バンプの外側面、すなわち、接点面は代表的に、銅又は金から形成される。
構成素子６は、各接点端子７が対応の接点開口８と一致するように接点開口８に対して整列させるとともに、接着剤層５に押圧させる。その後、接着剤を少なくとも部分的に硬化させ、整列後の構成素子６及び導体薄膜１２の相対的な移動が阻止されるか又は最少となるようにする。整列及び接着に当たっては、接点開口８を対応の接点端子７の中心に位置させる位置決めを行う。
犠牲材料片１６は、構成素子６と同じ段階で且つ本質的に同じ方法で、導体薄膜に取り付ける。犠牲材料は、例えば、テフロン（登録商標）のようなポリテトラフルオロエチレンとすることができる。犠牲材料としては、モジュール中に積層させる絶縁層の材料に剛固に接着される他のある材料を用いることもできる。適切な材料は、例えば、ナイロンのようなポリアミド、又は適切なシリコン被覆材料とすることができる。犠牲材料片１６は、接着剤層１５を用いて取り付ける。
その後、図２の例では、導体薄膜１２の頂部に、構成素子６及び犠牲材料片１６に対する孔４が形成されている絶縁体薄膜１１と、硬化されていない又は予め硬化された（プレハードン）ポリマーより成る一体化絶縁体薄膜１０とを積層させる。積層処理中、絶縁体薄膜１０及び１１は互いに融着し、構成素子６及び犠牲材料片１６を囲む一体化絶縁体層１を形成する。図２の実施例では、絶縁体薄膜１１は、ポリマーが含浸された繊維マットであるか、又は予め硬化させたポリマーを有し、繊維材料で補強された薄膜である。ポリマーは例えば、エポキシ系にでき、繊維補強は例えば、ガラス繊維マットで達成しうる。絶縁体薄膜１１に対し適切な材料の例は、ＦＲ４型のガラス繊維補強エポキシ薄膜である。補強材料とポリマーとの他の組み合わせを用いうること勿論である。幾つかの絶縁体薄膜を用いる場合、これらの絶縁体薄膜を互いに異ならせることもできる。
図２及び３では、繊維材料を波線１９で示してある。以後の図面では、繊維材料１９を図示していないが、以後の図面の構造体も繊維材料１９を含むものである。１つ又は複数の絶縁体薄膜１１に含まれる繊維材料１９は、製造されるエレクトロニクスモジュールに対する機械的な強度を提供する補強部材として作用する。図２の実施例によれば、構成素子６及び犠牲材料片１６の位置で絶縁体薄膜１１に孔４を形成した。絶縁体薄膜１１には、特に、この絶縁体薄膜１１に含まれる繊維材料１９に構成素子６及び犠牲材料片１６に対する孔を形成しうるという理由で穿孔を行ったものである。穿孔を行わないと、積層中に、構成素子６及び犠牲材料片１６が繊維材料層１９を押圧する。しかし、実施例に応じて、穿孔されていない絶縁体薄膜１０を繊維補強するか、又は補強しないようにすることができる。
絶縁体薄膜１０及び１１は、代表的に、構成素子６及び犠牲材料片１６を囲むように絶縁体薄膜１１に形成した孔４を積層段階で流動性のポリマーが充分に充填する量のポリマーを流しうる程度にこれら絶縁体薄膜が含むように選択する。これにより、絶縁体層１が、繊維材料１９の１つ以上の補強層を含む密実なポリマー層を有する図３に示す構造体が得られる。少なくとも１つの構成素子６を有し更に繊維材料１９により補強された、密実で、機械的に強くした一体化絶縁体層を形成すると、ポリマー層は繊維材料１９にしっかりと結合するとともに、密実なこのポリマー層は構成素子６の表面にも付着する。
図２の例では、一体化絶縁体薄膜１０を用いたが、この絶縁体薄膜１０は構造体から省略することもできる。この場合、１つの絶縁体薄膜又は複数の絶縁体薄膜１１を、構成素子６及び犠牲材料片１６を囲むように絶縁体薄膜１１に形成した孔４を充填するように流れるのに充分な量のポリマーを絶縁体薄膜が予め含むように選択する。しかし、孔４の充填は代表的には、別の絶縁体薄膜１０を用いることにより容易に達成しうる。
導体薄膜１２と同じ種類で同じ厚さとするのが好ましい導体薄膜１４をも、絶縁体薄膜１０及び１１と一緒に構造体に積層する。従って、絶縁体層１及び構成素子６が同様な導体薄膜１２及び１４間に維持される。モジュール製造におけるこのような中間の段階を図３に示す。図３の中間段階では、接点端子７の接点面上に、代表的には接点開口８内にも接着剤が存在する。図４に示す段階で、この接着剤を除去するものであり、接点端子７の接点面まで延在する接点孔１８を接点開口８の位置に形成する。
図３につき更に説明するに、繊維材料１９の一体化層が構成素子６と導体薄膜１４との間に延在するように構造体を製造することもできる。この種類の構造体は、構成素子６の厚さが絶縁体層１の厚さよりも充分薄くする場合に用いることができる。この構造体は、例えば、繊維材料１９の層を含む一体化絶縁体薄膜１０が構造体に積層されるように製造しうる。
一実施例で、図１の説明と関連して上述したように、導体薄膜１２の表面上に支持薄膜を用いる場合には、この支持薄膜を積層後に、すなわち、図３に示す中間段階と図４に示す中間段階との間で除去するのが最良である。
設けることのできる支持薄膜の積層及び除去後に、接点開口８内に、且つ接点開口と接点端子７との間に現れた接着剤層を除去する。図示する実施例では、ＣＯ2 レーザを用いるレーザアブレーション法により接着剤の除去を実行する。しかし、これには他の適切な方法を用いることができる。図示の実施例で、ＣＯ2 レーザを用いる理由は、エポキシベースの接着剤のような有機絶縁基板を気化させるＣＯ2 レーザの能力が良好であり、一方、銅又は他の金属を気化させるその能力は弱い為である。従って、導体薄膜１２は接点孔１８を形成するためのマスクとして用いうる。この方法を用いることにより、ＣＯ2 レーザビームの直径よりも小さい直径を有する接点孔１８を形成することができる。ＣＯ2 レーザビームの最小直径は代表的に７５μｍ程度であり、この直径は、精密なエレクトロニクスモジュール構造を考慮した場合あまりにも大きすぎる為、上述した特徴は大きな利点をもたらすものである。一方、より精密な構造体を製造するには、代表的に、ＵＶレーザを用いることができる。ＵＶレーザビームの最小直径は例えば、２５μｍとしうるが、ＵＶレーザは、接点開口８から且つ接点開口８及び接点端子７間から接着剤を除去するのに適していない。
従って、導体薄膜を使用することにより、本例で用いる接着剤層５のような絶縁体材料に、極めて正確に境界を決定し且つ正確に位置決めした接点孔１８を形成しうる。更に、ＣＯ2 レーザを用いることにより、接点端子７を破壊又は損傷させる重大なおそれを伴うことなしに、同じ処理段階で接点端子７の接点面を清浄しうるようにする。本例では、導体薄膜１２が銅であり、構成素子の接点端子７も金属である為、これらはＣＯ2 レーザのビームに感応せず、従って、接点端子７の接点面が確実に且つ充分良好に清浄されるように処理を設計しうる。従って、上述した方法には、ＵＶレーザを用いて接点開口８を極めて正確に導体薄膜１２に形成でき、その後に接点開口８を、接点孔１８を形成するためのマスクとして用い、構造体にとって安全でそれほど正確性を必要としないＣＯ2 レーザを用いうるという利点が得られる。
図５では、接点端子７を導体薄膜１２に電気的に接続する導体材料を接点孔１８内に形成する。更に、導体薄膜１２及び１４をパターン化して、導体２２及び２４を有する導体パターン層を得る。このパターン化は、例えば、通常のフォトリソグラフィー法を用いて行うことができる。
接点孔１８内に形成される導体材料は、例えば、導電性のペーストとしうる。しかし、この導体材料は、１つ又は数個の層の金属又は合金とするのが好ましい。
一実施例では、まず第１に、適切で化学的な導体材料成長方法（無電解めっき）を用いて導体材料を接点孔１８内に形成する。中間層は２つ以上異なる材料の層をもって構成することもでき、これらの異なる材料の層は、それぞれ対応して２つ以上の方法を用いて形成する。中間層の１つの目的は、接点孔１８の側壁の導体薄膜を形成し、この導体薄膜により接点端子７及び導体薄膜１２を互いに接続することにある。中間層の他の目的は、接点端子７の材料と導体パターンとの間に材料を提供して、これらを接続することにある。このような材料の提供は、例えば、回路モジュールの導体パターン層の材料が銅であり、接点端子７及び１７の材料が銅（Ｃｕ）以外のもの、例えば、アルミニウム（Ａｌ）である場合に、機械的な又は電気的な接触の特性及び持続性を保証するようにするために必要としうる。
中間層の製造後、本例では、その製造を電気化学浴内で継続する。次に、接点素子に対する導体コアを形成する追加の導体材料を接点孔１８内に成長させる。これと同時に、導体薄膜の厚さも増大させることができる。
図５に示す中間段階後、導体２２に対する空隙個所（ブランク）の側の表面に可撓性の層２を塗布し、絶縁層３を導体２４に対する側に塗布する。層２及び３を図６に示す。可撓性の層２は、可撓性の絶縁体材料、例えばポリイミドから形成する。ポリイミドの場合、可撓性の層２は、表面上に接着層があるポリイミド膜を導体２２の上で、空隙個所上の表面に取り付けるようにして形成する。このポリイミド膜を空隙個所の表面に押圧することにより、接着層がポリイミド膜を導体２２及び絶縁体層１の表面に取り付け、これと同時に導体２２間のブランクにある開口を少なくとも部分的に充填するようにする。可撓性の層２の材料は、これが折り曲げに適しており、好ましくは数回の折り曲げに耐えるように選択する。従って、可撓性の層２は、リジッド‐フレックス構造体の可撓性領域１３に含まれる可撓性薄膜を形成する必要がある。
一方、絶縁体層３は、例えば、エポキシ樹脂又は回路基板産業で用いられている他の適切な中間層から形成しうる。絶縁体層３は可撓性の層２と同じ材料からも形成しうること勿論である。その後、可撓性の層２及び絶縁体層３を貫通する貫通路２３と、可撓性の層２及び絶縁体層３の頂部上の導体パターン層をそれぞれ構成する導体２５及び２６とを形成する。
図７に示す段階では、犠牲材料１６まで延在する溝９を空隙個所にミリング形成する。絶縁層１に対する犠牲材料１６の接着力は弱く、一方、接着剤層１５の接着力及び凝着力の双方又はいずれか一方は、図２に関し説明した積層に含められる熱処理中に弱められている。接着力は、熱処理、ＵＶ処理及び化学処理の何れか１つ又は任意の組み合わせを用いることにより、弱めることもできる。従って、接着力は本来的に弱くすることができ、又は追加の処理を用いて弱めることができ、又はこれらの双方を達成させることができる。この理由で、犠牲材料片１６と、その表面上の絶縁体層１及び３の部分とが空隙個所から容易に除去される。その後、絶縁体層１内に埋め込まれた少なくとも１つの構成素子６と、可撓性領域１３とを有する、図８に示すエレクトロニクスモジュール又は回路基板が得られ、このエレクトロニクスモジュール又は回路基板は折り曲げることができる。
図９〜１５は、本発明の第２の実施例による製造方法を示す。図１〜８の説明に関連して述べた技術的特徴及びパラメータは図９〜１５に示す処理段階にも適用でき、従って、不必要な繰り返しを回避するために、製造処理の詳細及びこれらの利点を全て以下の実施例で繰り返さない。しかし、以下では、図１〜８に示す実施例と図９〜１５に示す実施例との間の主たる相違を説明している。
図９に示すように、本例でも、接点開口８が形成されている導体薄膜１２から製造を開始する。この段階は、図１と関連して説明した段階と完全に一致する。
次に、図２と関連して説明した方法と殆ど同様に製造を継続する。この段階を図１０に示す。図１０の実施例では、図２と関連する説明と相違し、可撓性片２０を導体薄膜１２の表面に取り付け、この可撓性片２０の表面上のみに、犠牲材料接着用の接着剤層１５と犠牲材料片１６とを設ける。可撓性片２０は、計画した可撓性領域１３よりも僅かに幅広に切断又は形成した薄肉で可撓性の絶縁体薄膜から成る片又は細条であるが、製造するエレクトロニクスモジュール又は回路基板全体の大きさ内に入るものである。従って、可撓性片２０の表面積は、製造するエレクトロニクスモジュール又は回路基板の表面積よりもかなり小さい。このような方法を用いることにより、可撓性材料が図１〜８の実施例に比べて節約される。その理由は、可撓性片２０の体積が可撓性層２の体積よりも著しく小さい為である。
可撓性材料の節約は、例えばポリイミドを可撓性材料として用いる場合に、経済的に重要なことである。その理由は、ポリイミドは、例えば、絶縁体層１を形成する場合に用いうる、例えばエポキシベースの材料よりも明らかに高価である為である。従って、可撓性層２と同様に、可撓性片２０をも可撓性絶縁体材料、例えば、ポリイミドから形成することができる。ポリイミドの場合、可撓性片２０を別の接着剤を用いて導体薄膜１２の表面に接着することができ、或いは接着層が表面に設けられたポリイミド膜を可撓性片２０として用いることができる。本例では、上述した可撓性片２０を用いる代わりに、可撓性材料を流動体の形態で塗布し、これが硬化して又はこれを硬化させて、リジッド‐フレックス構造体を製造する場合のみの可撓性片２０を形成するようにすることもできる。
構成素子６及び犠牲材料片１６は、図２に関連して説明したのと同様に、導体薄膜１２にも取り付ける。その後、図１０の例では、構成素子６及び犠牲材料片１６のための孔４を形成した絶縁体薄膜１１と、硬化されていない又は予め硬化されたポリマーより成る一体化絶縁体薄膜１０とを導体薄膜１２の頂面上に積層させる。積層処理中、絶縁体薄膜１０及び１１は互いに融着し、構成素子６及び犠牲材料片１６を囲む一体化絶縁体層１を形成する。構造体には、絶縁体薄膜１０及び１１と一緒に導体薄膜１４をも積層する。これらの中間段階後の構造体を図１１に示す。
図１２に示す段階では、接点開口８及び接点端子７上にある材料を除去し、接点端子７の接点面まで延在する接点孔１８を接点開口８の位置に形成する。この処理は、例えば、ＣＯ2 レーザを用いて行うことができる。
図１３では、接点端子７を導体薄膜１２に電気的に接続する導体材料が接点孔１８内に形成されている。更に、導体薄膜１２及び１４がパターン化されて、導体２２及び２４を有する導体パターン層を形成している。このパターン化は例えば、通常のフォトリソグラフィー法を用いて行うことができる。
図１４に示す段階では、犠牲材料１６まで延在する溝９が空隙個所内にミリング形成されている。絶縁体層１に対する犠牲材料１６の接着力は弱く、一方、接着剤層１５の接着力及び凝着力の双方又はいずれか一方は、図１０に示す段階での熱処理中に弱められている。接着力は、熱処理、ＵＶ処理及び化学処理の何れか１つ又は任意の組み合わせを用いることにより、弱めることもできる。従って、犠牲材料１６の弱い接着力と、接着剤層１５の弱められた接着力との双方又はいずれか一方は、材料の特性及び追加の処理の双方又はいずれか一方の結果によるものとしうる。この理由で、犠牲材料片１６及びその表面上の絶縁体層の部分は空隙個所から容易に除去しうる。その後、絶縁体層１内に埋め込まれた少なくとも１つの構成素子６と、可撓性領域１３とを有する、図１５に示すエレクトロニクスモジュール又は回路基板が得られ、このエレクトロニクスモジュール又は回路基板は折り曲げることができる。本例では、可撓性領域１３が、可撓性片２０の一部を形成する可撓性支持薄膜と、この可撓性支持薄膜の表面上に延在する導体２２とを有し、これらの導体が可撓性領域１３の異なる側にあるエレクトロニクスモジュール又は回路基板の部分を互いに電気的に接続する。
従って、図９〜１５の方法を用いることにより、可撓性領域を有するとともに、２つの導体パターン層を有する上述したような回路基板（リジッド‐フレックス基板）を経済的にも製造しうる。しかし、この方法で、導体パターンの個数を同様に良好に増大させることができ、例えば、図１３に示す段階と図１４に示す段階との間で、絶縁体と導体層とを所望回数だけ交互に配置して空隙個所の表面に加えるようにすることができる。上述した方法を用いることにより、単一の導体パターン層（導体２２）のみを有する構造体を製造することもできること、勿論である。
図１６〜２２は、本発明の第３の実施例による製造方法を示す。図１〜８及び９〜１５の説明に関連して述べた技術的特徴及びパラメータは図１６〜２２に示す処理段階にも適用でき、従って、不必要な繰り返しを回避するために、製造処理の詳細及びこれらの利点を全て以下の実施例で繰り返さない。しかし、以下では、図９〜１５に示す実施例と図１６〜２２に示す実施例との間の主たる相違を説明している。
図１６に示すように、本例でも、支持薄膜２１を用いて支持されている導体薄膜１２から製造を開始する。支持薄膜２１は、例えば、金属とすることができる。支持薄膜２１として、例えば、銅を用いることができる。導体薄膜１２には、構成素子６の接点端子７の位置で接点開口８が形成されている。更に、製造すべき可撓性領域１３を囲んで延在する溝２９が導体薄膜１２に形成されている。
次に、図１０と関連して説明した方法と殆ど同様に製造を継続する。この段階を図１７に示す。図１７の実施例では、図１０と関連する説明と相違し、１つ以上の段階で、層状構造体又は複数の層を可撓性領域１３における導体薄膜１２の表面に取り付け、接着剤層１５の表面上に犠牲材料片１６が有り、この犠牲材料片１６の表面上に可撓性片２０が有るようにした層状構造体が形成されるようにする。更に、この層状構造体は、可撓性片２０の表面上に１つ以上の絶縁体層を有するようにしうる。図１７の例では、可撓性片２０の表面上に新たな接着剤層１５が存在する。
支持薄膜２１は、積層後に、すなわち、図１７の段階と図１８の段階との間で除去するのが最も好ましい。図１８〜２０に示す段階は、図１１〜１３に示す段階と完全に一致する。しかし、図２０の段階では、導体パターンの形成と関連させて溝２９を形成するとともに、これと同時に、溝２９内に成長されるおそれのある導体材料を除去することができる。
図１６〜２２に示すこの実施例は、図１６に示す段階では溝２９を全く形成せず、その代わりこの溝２９を、導体パターンのパターン化段階でのみフォトリソグラフィー法を用いて形成するように変更することもできる。他の変形例では、溝２９を図１６に示す段階で既に形成しておくが、導体パターンの形成は図２２に示す段階後のみに実行するようにする。このことを後に説明する。
図２１に示す段階では、犠牲材料１６まで延在する溝９を空隙個所内に形成する。溝９は、溝２９を通して形成でき、この場合、溝２９を用いることにより溝９を位置決めすることができる。この場合、溝２９を導体材料の境界を決定するマスクとして用いることにより、溝９を形成することもできる。この目的のためには、例えば、ＣＯ2 レーザが極めて適している。それ以外では、図２１及び２２に示す段階が図１４及び１５に示す段階に対応する。
図２３〜３２は、本発明の第４の実施例による製造方法を示す。図１〜２２の説明に関連して述べた技術的特徴及びパラメータは図２３〜３２に示す処理段階にも適用でき、従って、不必要な繰り返しを回避するために、製造処理の詳細及びこれらの利点を全て以下の実施例で繰り返さない。しかし、以下では、図１６〜２２に示す実施例と図２３〜３２に示す実施例との間の主たる相違を説明している。
この方法では、図２３〜３２に示す層状構造体を製造する。図２３は、層状構造体を厚さ方向に切断した線図的断面図を示す。図２３によれば、層状構造体が第１の犠牲材料片３０を有し、この第１の犠牲材料片の表面上に第１の可撓性導体３１が設けられている。この第１の可撓性導体３１の頂面上には、続いて可撓性片２０が設けられ、この可撓性片２０の頂面上には更に第２の可撓性導体３２が設けられている。これに続いて、第２の可撓性導体３２の表面上には、第２の犠牲材料片３３が設けられている。
一方、図２４は、図２３の層状構造体を、第１の可撓性導体３１によって規定された平面の方向に断面として示す。この図２４の断面図から明らかなように、層状構造体の対向する両端間に第１の可撓性導体３１が存在し、更に、これら第１の可撓性導体３１の端部に接点基部３３が形成されている。第１の可撓性導体３１間に残存する材料は、実施例に応じて、犠牲材料片３０からの材料であるか、可撓性片２０からの材料であるか、これらの間で加えられた他の絶縁体材料であるか、空気であるか、又はガスである。第１の可撓性導体３１間に残存する材料は、上述した材料の何らかの組み合わせである可能性もある。層状構造体の第２の可撓性導体３２は、第１の可撓性導体３１に対応する方法で設計しうる。
図２６の段階は、図１６の段階に対応するが、図２６の段階では更に、後の貫通路の位置に貫通路用の接点開口３４を形成することができる。図２５の段階で、対応する対向片を形成する。構成素子をこの対向片に直接取り付けない場合には、図示するような接点開口８は形成する必要はない。接着剤層１５も必ずしも対向片の表面上に塗布する必要はないが、接着剤層１５を塗布することもできること勿論である。
図２７の段階では、図２３〜２６に示す構造体を、図１０及び１７と関連して示す方法と同様にして互いに積層させる。
図２８は、積層された構造体を示し、図２９は、支持薄膜２１を除去した後の構造体を示す。
図３０に示す段階では、貫通路用の接点孔３５が貫通路用の接点開口３４を通して形成されている。この段階では、図２１に示す溝９に対応する溝（図示せず）も形成され、第１の犠牲材料片３０及び第２の犠牲材料片３３の大部分が除去されている。接点孔１８は接点開口８を通して開けられている。
次に、図３１及び３２に示す段階では、空隙が金属化されており、前述した実施例と同様にパターン化が行なわれている。この金属化と関連して、貫通路用の接点孔３５にも導体材料が成長されており、これにより、第１の可撓性導体３１を導体薄膜１２に接続するとともに、第１の可撓性導体３２を他の導体薄膜１４に接続する貫通路３６が形成されている。金属化及びパターン化中は可撓性領域１３を保護材料で保護する必要がある。犠牲材料片３０及び３３は、他の方法として、金属化又はパターン化の後にのみ除去する。
導体パターン層の個数は、図１〜３２に示す如何なる実施例のものにも限定されず、これらの実施例の全てにおいて、構造体の表面上に所望数の絶縁体及び導体パターン層を形成することができる。
上述した方法における１つの優れた特徴は、本発明の製造方法によれば、構造体内に埋め込む必要がある構成素子及び可撓性領域を、追加の製造工程が極めて少なくてすむように形成しうるということである。従って、本発明の方法は、上述したモジュール及び回路基板を極めて効率よく製造するのに用いることができ、同時に極めて大きな費用の節約を期待しうる。
上述した実施例では、構成素子を回路基板内に埋め込んだが、構成素子を埋め込むことは必ずしも必要ないことである。従って、可撓性領域を有する回路基板は、構成素子を埋め込むことなしに、上述した例に応じて形成しうる。
層状構造体、例えば、構成素子積み重ねパッケージも、上述した方法により形成するエレクトロニクスモジュールから製造することができる。図３３〜３５はこのような方法の一例を示す。
図３３は、特に、２つの埋め込まれた構成素子６、例えば、メモリ回路と、可撓性領域１３とを有するエレクトロニクスモジュールを示す。図３４に応じて、エレクトロニクスモジュールは可撓性領域１３の個所で折り曲げられて（折り畳まれて）重複構造体が形成されている。所望に応じ、図３５に応じて、表面装着法を用いることにより構成素子２７を重複構造体の一方の表面上に取り付けることができ、重複構造体の他方の表面上には、はんだボール２８又は対応の接点素子を形成する。
図３６及び３７の方法では、エレクトロニクスモジュールの幾つかの部品、例えば、３個又は４個又は５個の部品が可撓性領域１３を用いて折り曲げられて、重複構造体を形成するようにエレクトロニクスモジュールを製造することもできる。図３６は、このような１つの構造体を平坦な形態で線図的に示しており、図３７には、図３６の構造体が折り曲げられ、“ウイング”部分が中央部分の上面に折り畳まれている。図３６に示す領域３６上に延在する黒色のラインは、構成素子６を接続して動作全体を構成する導体を示す。これらのラインの何本かは、他の導体パターン層への貫通路を示す黒色のボールで終端している。
上述した実施例によれば、多重層パッケージに対する製造処理を比較的短くすることができる。例えば、図３４の多重層パッケージには４つの導体層があるが、これら４つの導体層の形成には、単一の導体パターン形成段階と単一の構成素子取り付け段階とを必要とするだけである。可撓性部分が存在しないと、パッケージの導体パターンの形成には、少なくとも２回の別々の且つ順次の導体パターン形成段階と、２回の別々の構成素子取り付け段階とを必要とする。
従って、上述した実施例はリジッド‐フレックス型の回路基板の製造方法を提供するものであり、この方法では、以下の方法の段階を実行する。
１．第１及び第２の面を有する導体薄膜１２を準備し、製造を開始する。導体薄膜１２は純粋に導体材料、例えば、銅とするか、又は２つ以上の層をもって構成することができ、これらの一部を、前述したように、絶縁材料とすることもできる。
２．可撓性薄膜を、これが少なくとも可撓性領域１３、すなわち、回路基板の可撓性部分を被覆するように導体薄膜１２に取り付ける。可撓性薄膜を形成する場合、例えば、前述した可撓性層２又は可撓性片２０を利用することができる。可撓性薄膜は導体薄膜１２の第１の面又は第２の面に取り付けることができる。
３．可撓性領域１３の位置で導体薄膜１２の第１の面上に犠牲材料片１６を取り付ける。
４．実質的に回路基板の全表面領域上にある導体薄膜を被覆するとともに、この導体薄膜内の犠牲材料片を囲む絶縁層１を導体薄膜１２の第１の面上に形成する。この場合、回路基板の表面領域という用語は、最終製品となる回路基板の表面領域を意味するものである。実際の製造処理で処理される生産パネルには、複数の回路基板を設けることができる。代表的な実施例では、絶縁体層１により回路基板の表面領域を完全に被覆し、一般には絶縁体層１により生産パネルの全体をも被覆する。しかし、絶縁体層１には局所的な孔又は開口を開けることができる。
５．犠牲材料片１６まで延在する開口９を導体薄膜１２の第１の面の方向から絶縁体層１内に形成する。この開口は例えば、ミリング処理により形成しうる。
６．犠牲材料片１６を除去し、これにより可撓性領域１３が可撓性となるようにする。
７．絶縁体層１の形成後に導体薄膜１２をパターン化することにより、導体２２を形成する。
上述した方法の段階を実行する順序は、種々に変更しうる。
１つの可能性（１番目の例）は、方法の段階を順番通りに実行することである。２番目の例は、方法の段階を１、２、３、４、７、５及び６の順序で実行することである。３番目の例は、方法の段階を１、３、４、７、２、５及び６の順序で実行することである。他の多くの実行順序を用いることもできる。段階１を後にのみ実行することもでき、この場合、実行すべき第１の段階中に、構造体を導体薄膜１２の代わりに例えば、絶縁体薄膜又は別体の支持表面を用いて支持することができる。段階７を段階４の前に予め実行する場合、絶縁体薄膜又は別体の支持表面を用いて構造体を支持することもできる。
一実施例では、少なくとも１つの構成素子６を絶縁体層１内に配置する。このことは、絶縁体層１の形成前に、構成素子６を導体薄膜１２の第１の面上でこの導体薄膜１２に取り付け、その後の適切な段階で、構成素子６の接点端子７と導体２２との間に電気接点を形成するようにして実行することができる。これらの段階もまた、製造方法における他のある個所で実行するように設計することができること勿論である。更に、構成素子の取り付け前に導体薄膜１２をパターン化するように処理を行うことができ、この場合、導体２２より成る導体パターン層に構成素子６を取り付ける。
一実施例では、構成素子６を導体薄膜１２（又は導体２２）に取り付ける前に、接点素子の製造のために接点開口８を形成する。構成素子６は、接点端子７が接点開口８に対応して位置し、接点端子７を導体薄膜１２に電気的に接続する接点素子を、これらの接点開口８を通して形成するように取り付ける。接点素子は、化学的な成長方法と電気化学的な成長方法との双方又は何れか一方を用いて形成するのが好ましい。
上述した製造方法を用いることにより、例えば、
‐ 導体２２の層と、
‐ 可撓性薄膜２又は２０を有する少なくとも１つの可撓性（フレックス）領域１３であって、この可撓性領域上に、可撓性薄膜２又は２０により支持された少なくとも数個の導体２２が延在している当該可撓性領域１３と、
‐ 可撓性領域１３上に導体２２を支持する絶縁体（リジッド）層１と、
‐ 絶縁体層１内の少なくとも１つの構成素子６であって、この構成素子の表面上に接点端子７があり、接点端子７が導体２２に面している当該構成素子６と、
‐ 接点端子７と導体２２との間を導電的に接続する接点素子であって、これら接点素子は、化学的又は電気化学的方法を用いる成長によりそれぞれ形成された１つ以上の金属層より成る一体化金属片である当該接点素子と
を有するリジッド‐フレックスエレクトロニクスモジュールを製造することができる。
可撓性材料を節約したい実施例では、可撓性材料を、これが絶縁体層１と導体２２との間で可撓性領域１３の各エッジから絶縁体層１内で短い距離のみ延在するように局部的に設けるようにしうる。このような短い重なりは有利なことである。その理由は、この場合、可撓性薄膜が絶縁体層１に付着し、構造体はより一層耐久性に富む為である。この関係で、適切な短い距離は、アプリケーションに依存すること勿論であるが、適切な短い距離は、例えば、長くても２cmとし、一般には１cmよりも短かくしうる。
一実施例では、接点素子が電気化学的な成長方法により形成した銅コアを有し、この銅コアは側壁及び構成素子６の方向で中間層により画成されているとともに、導体２２の方向で連続して、すなわち、接合部なしに導体２２の材料に接続されているようにする。このような構造体の一例は、接点素子の銅コア及び導体２２の導電性材料を同じ処理で形成し、これらの部分が互いに一体に連結し、これらの間に接合部分が存在しないようにした構造体である。
通常、実施例では、接点素子の高さをこの接点素子の最大幅より低いか又は等しくすることを目的とする。
エレクトロニクスモジュールの実施例では、絶縁体層１が、構成素子６用の開口を開けた繊維材料１９の少なくとも１つの層と、この繊維材料１９及び構成素子６に取り付けた一体化ポリマー層とを有するようにする。
上述した製造方法及びこれらのサブプロセスは種々に変更しうるものである。例えば、構成素子を導体薄膜１２に取り付けるのに実際の接着剤を用いる代わりに、ある種の他の接着機構を用いることができる。一例では、接着特性を有する絶縁体層を導体薄膜１２の表面上に使用することができる。この場合、構成素子６を絶縁体層に直接押圧し、これにより、接着剤を用いる実施例に関して前述したのと対応して構成素子６が充分適所に保持されるようにする。このような絶縁体層には、例えば、テープ状のコーティングを含めることができ、或いはポリマーをもって、又はプラスチック表面部を有する同様な材料をもって構成することができる。
本発明の方法は、接着剤５又は接着特性を用いずに実行することもできる。この場合、構成素子６を、例えば、真空を用いて機械的に適所に保持しうる。この場合、真空又はこれと同様な手段による一時的な取り付けは、構成素子６が絶縁体層１を用いて適所に充分保持されるまで維持させることができる。
取り付けるべき構成素子６は、例えば、メモリチップ、プロセッサ又はＡＳＩＣのような集積回路とすることができる。取り付けるべき構成素子は、例えば、ＭＥＭＳ、ＬＥＤ又は受動素子とすることもできる。取り付けるべき構成素子は、ケースに入れることも入れないこともでき、その接点端子７は接点領域や、接点バンプや、その他の同様な形態をもって構成することができる。構成素子の接点領域の表面は実際の接点バンプよりも薄肉の導体薄膜とすることもできる。
本発明の方法では、接着剤層１５を、導体層の内側の犠牲材料の表面上のみに塗布させるようにすることもできる。或いはまた、犠牲材料と導体層又は使用するその他の基板との双方に接着剤層１５を塗布させることができる。或いはまた、接着剤層１５又は対応する接着層を有する片の一部となるように、犠牲材料を予め形成することができる。
絶縁体層１の材料は、前述した例とは異なるように選択することもできる。絶縁体層１は、適切なポリマーから又はポリマー含有材料から形成しうる。絶縁体層１の形成材料は、例えば、（プリプレグのような）流体又は予め硬化された形態のものとしうる。例えば、ＦＲ４又はＦＲ５型シートのようなガラス繊維補強エポキシシートを、絶縁体層１の形成に用いることができる。絶縁体層１の形成に用いることができる材料の他の例は、ＰＩ（ポリイミド）、アラミド、ポリテトラフルオロエチレン及びテフロン（登録商標）である。絶縁体層１の形成には、熱硬化性プラスチックの代わりに、又はこれに加えて、熱可塑性プラスチック、例えば、適切なＬＣＰ（液晶ポリマー）を用いることもできる。
更に、構成素子６及び犠牲材料片１６を、導体薄膜１２に取り付ける代わりに、導体２２より成り既にパターン化した層に取り付けるようにしうる。このような方法では、図２６に示すように、支持薄膜を用いて導体２２を支持するのが一般的である。又、導体薄膜１４の代わりに、予めパターン化した導体２４より成る層を用いることもできる。
構成素子６と導体２２との間の接続は前述したのと異なるように行うこともできる。例えば、構成素子６を導体２２又は導体薄膜１２に結合する際に、電気接点が予め形成されているようにしてこの結合を行うことができる。この場合、接点開口８及び接点孔１８の形成を省略でき、接点孔１８を充填する如何なる必要性もない。例えば、導電性の接着剤を用いて、構成素子を導体２２又は導体薄膜１２に接着することができる。導電性の接着剤が異方導電性接着剤である場合には、これを前述した実施例で説明したように塗布することができる。等方導電性接着剤を用いる場合には、この接着剤を例えば、構成素子の接点端子７の表面上に局部的に塗布することができる。
構成素子６と導体２２又は導体薄膜１２との間に電気接点を形成する他の可能な方法は、例えば、熱圧着法、超音波ボンディング法及びはんだ付けである。
更に、当業者にとって明らかなように、上述した本発明の特徴は、大きな全体の一部として用いることができ、例えば、従来技術による方法を部分的に用い且つ上述した本発明の実施例を部分的に用いることによりエレクトロニクスモジュールを製造するようにすることができる。又、追加の回路基板層を形成したり、或いは、例えば表面装着技術を用いて上述したエレクトロニクスモジュールの表面に構成素子を取り付けたりすることもできる。
上述した実施例は、本発明を用いうる幾つかの可能な方法及び構造体を示したものであるが、本発明はこれらの実施例に限定されるものではなく、本発明は、特許請求の範囲の記載及びその等価事項を考慮した種々の他の方法及び構造体にも及ぶものである。

Claims (24)

  1. 絶縁体材料と、犠牲材料と、少なくとも１つの構成素子とを２つの導体材料層間に積層し、これにより、絶縁体層（１）と、犠牲材料片（１６）と、前記絶縁体層（１）内の少なくとも１つの構成素子（６）とを有する構造体を形成するステップと、
    前記導体材料層をパターン化して導体パターン層を形成するステップと、
    前記構造体の一方の面の前記導体パターン層（２２）上に可撓性の層（２）を形成するステップと、
    前記犠牲材料片（１６）を前記構造体の他方の面の側から除去し、この犠牲材料片（１６）を除去した位置でこの構造体に可撓性領域（１３）を形成するステップと
    を具えるリジッド‐フレックス回路基板の製造方法。
  2. ２つの導体材料層の一方である導体薄膜（１２）上に可撓性片（２０）を設けるステップと、
    絶縁体材料と、接着剤と、犠牲材料と、少なくとも１つの構成素子とを前記導体薄膜（１２）と２つの導体材料層の他方である他の導体薄膜（１４）の間に積層し、これにより、絶縁体層（１）と、前記可撓性片（２０）上に接着剤層（１５）で接着された犠牲材料片（１６）と、前記絶縁体層（１）内の少なくとも１つの構成素子（６）とを有する構造体を形成するステップと、
    前記犠牲材料片（１６）及び前記接着剤層（１５）を前記可撓性片（２０）を残して前記構造体から除去し、この犠牲材料片（１６）を除去した位置でこの構造体に可撓性領域（１３）を形成するステップと
    を具えるリジッド‐フレックス回路基板の製造方法。
  3. 絶縁体材料と、犠牲材料片（１６）及び可撓性片（２０）を含む層状構造体と、少なくとも１つの構成素子とを２つの導体材料層間に積層し、これにより、絶縁体層（１）と、前記層状構造体と、前記絶縁体層（１）内の少なくとも１つの構成素子（６）とを有する構造体を形成するステップと、
    前記犠牲材料片（１６）を前記可撓性片（２０）を残して前記構造体から除去し、この犠牲材料片（１６）を除去した位置でこの構造体に可撓性領域（１３）を形成するステップと
    を具えるリジッド‐フレックス回路基板の製造方法。
  4. 第１の犠牲材料片（３０）と、第１の可撓性導体（３１）と、可撓性片（２０）と、第２の可撓性導体（３２）と、第２の犠牲材料片（３３）とが積層された層状構造体を形成するステップと、
    絶縁体材料と、前記層状構造体と、少なくとも１つの構成素子とを２つの導体材料層間に積層し、これにより、絶縁体層（１）と、前記層状構造体と、前記絶縁体層（１）内の少なくとも１つの構成素子（６）とを有する構造体を形成するステップと、
    前記第１の犠牲材料片（３０）及び第２の犠牲材料片（３３）を前記構造体から除去し、この犠牲材料片（３０，３３）を除去した位置でこの構造体に可撓性領域（１３）を形成するステップと
    を具えるリジッド‐フレックス回路基板の製造方法。
  5. 請求項２に記載のリジッド‐フレックス回路基板の製造方法において、前記導体材料層を導体薄膜（１２、１４）とするリジッド‐フレックス回路基板の製造方法。
  6. 請求項２に記載のリジッド‐フレックス回路基板の製造方法において、前記導体材料層の少なくとも１つを導体（２２、２４）の層とするリジッド‐フレックス回路基板の製造方法。
  7. 請求項４に記載のリジッド‐フレックス回路基板の製造方法において、前記可撓性領域（１３）の位置に可撓性片（２０）を形成する可撓性材料を、２つの導体材料層間に積層させるリジッド‐フレックス回路基板の製造方法。
  8. 請求項７に記載のリジッド‐フレックス回路基板の製造方法において、前記可撓性片（２０）により支持され、前記可撓性領域（１３）上に延在する可撓性導体（３１、３２）を、前記２つの導体材料層間に積層させるリジッド‐フレックス回路基板の製造方法。
  9. 請求項２に記載のリジッド‐フレックス回路基板の製造方法において、前記可撓性領域（１３）上に延在する導体を、前記２つの導体材料層のうちの１つの導体材料層から形成するリジッド‐フレックス回路基板の製造方法。
  10. 請求項９に記載のリジッド‐フレックス回路基板の製造方法において、可撓性材料の可撓性片（２０）を前記可撓性領域（１３）の位置で回路基板内に形成し、この可撓性領域（１３）上に延在する導体を支持するようにするリジッド‐フレックス回路基板の製造方法。
  11. 請求項１〜１０のいずれか一項に記載のリジッド‐フレックス回路基板の製造方法において、前記絶縁体層（１）内の前記構成素子（６）と回路基板の導体パターンとの間に電気接点を形成するリジッド‐フレックス回路基板の製造方法。
  12. 請求項１１に記載のリジッド‐フレックス回路基板の製造方法において、回路基板の前記導体パターンを前記２つの導体材料層のうちの第１の導体材料層の一部とするリジッド‐フレックス回路基板の製造方法。
  13. 請求項１２に記載のリジッド‐フレックス回路基板の製造方法において、
    積層前に、接点素子を形成するための接点開口（８）を前記第１の導体材料層に形成し、
    前記構成素子（６）を、接点端子（７）が前記接点開口（８）に対応して位置するように、前記第１の導体材料層に対して取り付け、
    前記接点端子（７）を前記第１の導体材料層に電気的に接続する接点素子を、前記接点開口（８）を通して形成する
    リジッド‐フレックス回路基板の製造方法。
  14. 請求項１３に記載のリジッド‐フレックス回路基板の製造方法において、化学的な成長方法及び電気化学的な成長方法の双方又は何れか一方を用いて、前記接点素子を形成するリジッド‐フレックス回路基板の製造方法。
  15. 請求項１〜１４のいずれか一項に記載のリジッド‐フレックス回路基板の製造方法において、
    繊維材料（１９）及び予め硬化されたポリマーを有する少なくとも１つの絶縁体薄膜（１１）を準備し、
    前記犠牲材料片（１６）に対する孔及び必要に応じ前記構成素子（６）に対する孔を、繊維材料（１９）を有する各絶縁体薄膜（１１）に形成し、
    前記絶縁体薄膜（１１）を、積層される他の構造体と一緒に積層する
    ことにより前記絶縁体層（１）を形成するリジッド‐フレックス回路基板の製造方法。
  16. 少なくとも１つの可撓性領域（１３）であって、この可撓性領域が、可撓性薄膜（２）と、この可撓性薄膜（２）により支持されているこの可撓性領域（１３）上に延在する導体（２２）とを有している当該可撓性領域（１３）と、
    前記可撓性領域（１３）の外部でこの可撓性領域に接する絶縁体層（１）であって、第１及び第２の面を有する当該絶縁体層（１）と、
    この絶縁体層（１）の第１の面上の導体（２２）の層と、
    前記絶縁体層（１）の内部にある少なくとも１つの構成素子（６）であって、この構成素子の表面上に接点端子（７）があり、この構成素子は、前記接点端子（７）が前記絶縁体層（１）の前記第１の面上の前記導体（２２）に面するように位置決めされており、前記導体（２２）に接着剤層（５）により取り付けられている当該構成素子（６）と、
    前記接点端子（７）と、前記絶縁体層（１）の前記第１の面上の前記導体（２２）との間の導電性接続を達成する接点素子であって、これら接点素子は、化学的又は電気化学的な方法を用いて成長させることによりそれぞれ形成した１つ以上の金属層より成る一体化金属片とした当該接点素子とを具えるリジッド‐フレックスエレクトロニクスモジュールであって、
    前記可撓性薄膜（２）は、前記絶縁体層（１）の第１の面上の前記導体（２２）の層上に設けられ、それにより、前記導体（２２）の層が前記可撓性薄膜（２）と前記絶縁体層（１）との間になるようにし、前記導体（２２）の層は、前記可撓性薄膜（２）により支持された前記可撓性領域（１３）上に延在するリジッド‐フレックスエレクトロニクスモジュール。
  17. 可撓性片（２０）と導体（２２）とを有する、少なくとも１つの可撓性領域（１３）であって、前記可撓性片（２０）は当該可撓性領域（１３）より広い幅を有し、前記導体（２２）は前記可撓性領域（１３）の位置に部分的に設けられた前記可撓性片（２０）により支持されているこの可撓性領域（１３）上に延在する、前記可撓性領域（１３）と、
    前記可撓性領域（１３）の外部でこの可撓性領域に接する絶縁体層（１）であって、第１及び第２の面を有する当該絶縁体層（１）と、
    この絶縁体層（１）の第１の面上の導体（２２）の層と、
    前記絶縁体層（１）の内部にある少なくとも１つの構成素子（６）であって、この構成素子の表面上に接点端子（７）があり、この構成素子は、前記接点端子（７）が前記絶縁体層（１）の前記第１の面上の前記導体（２２）に面するように位置決めされており、前記導体（２２）に接着剤層（５）により取り付けられている当該構成素子（６）と、
    前記接点端子（７）と、前記絶縁体層（１）の前記第１の面上の前記導体（２２）との間の導電性接続を達成する接点素子であって、これら接点素子は、化学的又は電気化学的な方法を用いて成長させることによりそれぞれ形成した１つ以上の金属層より成る一体化金属片とした当該接点素子と
    を具えるリジッド‐フレックスエレクトロニクスモジュール。
  18. 少なくとも１つの可撓性領域（１３）であって、この可撓性領域が、可撓性薄膜（２０）と、この可撓性薄膜（２０）の両側の表面上にありこの可撓性薄膜（２０）により支持されているこの可撓性領域（１３）上に延在する導体（３１；３２）とを有している当該可撓性領域（１３）と、
    前記可撓性領域（１３）の外部でこの可撓性領域に接する絶縁体層（１）であって、第１及び第２の面を有する当該絶縁体層（１）と、
    この絶縁体層（１）の第１の面上の導体（２２）の層と、
    前記絶縁体層（１）の内部にある少なくとも１つの構成素子（６）であって、この構成素子の表面上に接点端子（７）があり、この構成素子は、前記接点端子（７）が前記絶縁体層（１）の前記第１の面上の前記導体（２２）に面するように位置決めされており、前記導体（２２）に接着剤層（５）により取り付けられている当該構成素子（６）と、
    前記接点端子（７）と、前記絶縁体層（１）の前記第１の面上の前記導体（２２）との間の導電性接続を達成する接点素子であって、これら接点素子は、化学的又は電気化学的な方法を用いて成長させることによりそれぞれ形成した１つ以上の金属層より成る一体化金属片とした当該接点素子とを具えるリジッド‐フレックスエレクトロニクスモジュールであって、
    前記可撓性領域（１３）の導体（３１；３２）は分離された導電パターン層を構成し、絶縁体層（１）の前記第１及び第２の面の間の前記絶縁体層（１）の内部に延在し、前記エレクトロニクスモジュールは、可撓性領域（１３）の前記導体（３１；３２）を、前記絶縁体層（１）の表面上の少なくとも一つの導体（２２）と電気的に接続するための貫通路（３６）を備えている、リジッド‐フレックスエレクトロニクスモジュール。
  19. 請求項１６〜１８のいずれか一項に記載のリジッド‐フレックスエレクトロニクスモジュールにおいて、前記絶縁体層（１）は、構成素子（６）用の開口が開けられた繊維材料（１９）の少なくとも１つの層と、この繊維材料（１９）及び前記構成素子（６）に取り付けられた一体化ポリマー層とを有しているリジッド‐フレックスエレクトロニクスモジュール。
  20. 請求項１６〜１９のいずれか一項に記載のリジッド‐フレックスエレクトロニクスモジュールにおいて、このリジッド‐フレックスエレクトロニクスモジュールが、前記導体（２２）と前記構成素子（６）との間にポリマー層（５）を有し、このポリマー層には、前記接点素子用の接点孔（１８）が開いており、前記接点素子がこれらの接点孔（１８）を完全に充填しているリジッド‐フレックスエレクトロニクスモジュール。
  21. 請求項２０に記載のリジッド‐フレックスエレクトロニクスモジュールにおいて、前記ポリマー層（５）が、前記構成素子（６）の位置にのみ存在するように局所的なものであるリジッド‐フレックスエレクトロニクスモジュール。
  22. 請求項１６〜２１のいずれか一項に記載のリジッド‐フレックスエレクトロニクスモジュールにおいて、このリジッド‐フレックスエレクトロニクスモジュールが、前記絶縁体層（１）の前記第２の面上に導体（２４）の他の層を有しているリジッド‐フレックスエレクトロニクスモジュール。
  23. 請求項１６〜２２のいずれか一項に記載のリジッド‐フレックスエレクトロニクスモジュールにおいて、前記可撓性領域（１３）の前記導体（２２）が前記絶縁体層（１）の前記第１の面上の導体（２２）と同一の導体パターン層であるリジッド‐フレックスエレクトロニクスモジュール。
  24. 請求項２２に記載のリジッド‐フレックスエレクトロニクスモジュールにおいて、前記可撓性領域（１３）の前記導体（２４）が前記絶縁体層（１）の前記第２の面上の導体（２４）と同一の導体パターン層であるリジッド‐フレックスエレクトロニクスモジュール。
JP2010000225A 2009-01-05 2010-01-04 リジッド‐フレックス回路基板の製造方法及びリジッド‐フレックスエレクトロニクスモジュール Active JP5714231B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20095005A FI122216B (fi) 2009-01-05 2009-01-05 Rigid-flex moduuli
FI20095005 2009-01-05

Publications (2)

Publication Number Publication Date
JP2010157739A JP2010157739A (ja) 2010-07-15
JP5714231B2 true JP5714231B2 (ja) 2015-05-07

Family

ID=40329463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010000225A Active JP5714231B2 (ja) 2009-01-05 2010-01-04 リジッド‐フレックス回路基板の製造方法及びリジッド‐フレックスエレクトロニクスモジュール

Country Status (6)

Country Link
US (3) US9425158B2 (ja)
JP (1) JP5714231B2 (ja)
KR (1) KR101615955B1 (ja)
CN (2) CN108133897B (ja)
FI (1) FI122216B (ja)
GB (1) GB2469704A (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386329B (zh) * 2011-11-14 2014-04-30 中山大学 一种柔性电子器件的制作方法
US9818049B2 (en) * 2011-12-08 2017-11-14 Tmd Holding B.V. Anti skimming and anti shimming card feed unit, kernel element, read out unit, transaction machine and method
JP6073339B2 (ja) * 2012-09-11 2017-02-01 株式会社メイコー 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板
JP5840598B2 (ja) 2012-12-17 2016-01-06 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置、電子機器及びタッチ検出機能付き表示装置の製造方法
CN203072246U (zh) * 2012-12-31 2013-07-17 奥特斯(中国)有限公司 用于生产印制电路板的半成品
WO2014118916A1 (ja) * 2013-01-30 2014-08-07 株式会社メイコー 部品内蔵基板の製造方法
EP3075006A1 (de) 2013-11-27 2016-10-05 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
CN105282995B (zh) * 2014-06-24 2018-04-06 健鼎（无锡）电子有限公司 移除部分的多层线路结构的方法
CN104766826B (zh) * 2015-01-23 2020-11-13 珠海欧比特宇航科技股份有限公司 一种用于飞参记录仪的存储器组件及其加工方法
DE102015113322B3 (de) 2015-08-12 2016-11-17 Schweizer Electronic Ag Hochfrequenzantenne, Hochfrequenzsubstrat mit Hochfrequenzantenne und Verfahren zur Herstellung
DE102015113324A1 (de) 2015-08-12 2017-02-16 Schweizer Electronic Ag Leiterstrukturelement mit einlaminiertem Innenlagensubstrat und Verfahren zu dessen Herstellung
CN105161343A (zh) * 2015-10-19 2015-12-16 精元电脑股份有限公司 键盘电路板模组
US20170196094A1 (en) * 2015-12-30 2017-07-06 AT&S Austria Electronic component packaged in a flexible component carrier
US9633950B1 (en) * 2016-02-10 2017-04-25 Qualcomm Incorporated Integrated device comprising flexible connector between integrated circuit (IC) packages
CN107872925A (zh) 2016-09-27 2018-04-03 奥特斯奥地利科技与系统技术有限公司 将部件嵌入导电箔上的芯中
KR102679250B1 (ko) * 2018-09-12 2024-06-28 엘지이노텍 주식회사 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
CN209376018U (zh) 2018-11-14 2019-09-10 奥特斯(中国)有限公司 具有改进的弯曲性能的部件承载件
KR102653216B1 (ko) * 2018-11-16 2024-04-01 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 전자기기
CN110248500B (zh) * 2019-06-24 2021-05-04 深圳华麟电路技术有限公司 用于伸缩式摄像头的软硬结合板及其制作工艺
CN113131291B (zh) * 2021-03-11 2023-05-12 东莞市晟合科技有限公司 一种搭载电子元器件的连接线及其制作方法
CN114189998A (zh) * 2021-12-23 2022-03-15 江西荣晖电子有限公司 一种零溢胶刚挠板产品的制作方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4003344C1 (ja) * 1990-02-05 1991-06-13 Fa. Carl Freudenberg, 6940 Weinheim, De
JPH05267846A (ja) * 1992-03-17 1993-10-15 Hitachi Chem Co Ltd フレックス・リジット配線板の製造法
JP3310037B2 (ja) * 1993-01-05 2002-07-29 株式会社東芝 プリント配線板の製造方法
JPH08125342A (ja) 1994-10-21 1996-05-17 Nec Corp フレキシブル多層配線基板とその製造方法
JPH08288655A (ja) * 1995-04-18 1996-11-01 Nippon Avionics Co Ltd フレックス・リジッド・プリント配線板の製造方法
JP2001015917A (ja) * 1999-06-30 2001-01-19 Toshiba Corp リジッドフレックスプリント配線板の製造方法
JP2001308540A (ja) * 2000-04-21 2001-11-02 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
US6686298B1 (en) * 2000-06-22 2004-02-03 Micron Technology, Inc. Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates
JP2004140018A (ja) * 2002-10-15 2004-05-13 Denso Corp 多層基板の製造方法、多層基板、及びそれを用いたモバイル機器
FI115601B (fi) * 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
WO2004093508A1 (ja) * 2003-04-18 2004-10-28 Ibiden Co., Ltd. フレックスリジッド配線板
FI20031341L (fi) * 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US20050092519A1 (en) * 2003-11-05 2005-05-05 Beauchamp John K. Partially flexible circuit board
FI117814B (fi) 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP2006140213A (ja) * 2004-11-10 2006-06-01 Cmk Corp リジッドフレックス多層プリント配線板
FI117369B (fi) * 2004-11-26 2006-09-15 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
DE102004057505B4 (de) * 2004-11-29 2008-08-21 Lisa Dräxlmaier GmbH Elektrisches Funktionsbauteil
JP2006202889A (ja) * 2005-01-19 2006-08-03 Fujikura Ltd リジッドフレックス多層プリント配線板の製造方法
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
KR101004994B1 (ko) 2005-07-29 2011-01-04 교에이 덴시 가부시키가이샤 굴곡식 리지드 프린트 배선판 및 그 제조 방법
WO2007013654A1 (ja) 2005-07-29 2007-02-01 Kitz Corporation 縮径継手部を有するバルブと縮径用継手並びにこれらを用いた配管システム
US8335084B2 (en) * 2005-08-01 2012-12-18 Georgia Tech Research Corporation Embedded actives and discrete passives in a cavity within build-up layers
US7523547B2 (en) * 2005-08-31 2009-04-28 International Business Machines Corporation Method for attaching a flexible structure to a device and a device having a flexible structure
KR100987688B1 (ko) * 2005-10-14 2010-10-13 가부시키가이샤후지쿠라 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
FI20060256L (fi) * 2006-03-17 2006-03-20 Imbera Electronics Oy Piirilevyn valmistaminen ja komponentin sisältävä piirilevy
KR100800475B1 (ko) * 2006-07-10 2008-02-04 삼성전자주식회사 적층형 반도체 패키지 및 그 제조방법
KR100754080B1 (ko) * 2006-07-13 2007-08-31 삼성전기주식회사 리지드-플렉서블 인쇄회로기판 및 그 제조방법
JP5168838B2 (ja) * 2006-07-28 2013-03-27 大日本印刷株式会社 多層プリント配線板及びその製造方法
US20080047135A1 (en) * 2006-08-28 2008-02-28 Chipstack Inc. Rigid flex printed circuit board
US7659617B2 (en) * 2006-11-30 2010-02-09 Tessera, Inc. Substrate for a flexible microelectronic assembly and a method of fabricating thereof
KR100837276B1 (ko) * 2006-12-20 2008-06-11 삼성전자주식회사 인쇄 회로 기판 및 이를 사용하는 반도체 메모리 모듈
AT11664U1 (de) * 2007-02-16 2011-02-15 Austria Tech & System Tech Verfahren zum entfernen eines teilbereichs einer flächigen materialschicht sowie mehrlagige struktur und verwendung hiefür
CN100501991C (zh) * 2007-06-29 2009-06-17 中兴通讯股份有限公司 一种封装芯片及对芯片进行封装的方法
TWI345432B (en) * 2007-07-26 2011-07-11 Nan Ya Printed Circuit Board Corp Method for manufacturing a rigid-flex circuit board
US9885154B2 (en) 2009-01-28 2018-02-06 Donaldson Company, Inc. Fibrous media

Also Published As

Publication number Publication date
JP2010157739A (ja) 2010-07-15
KR20100081282A (ko) 2010-07-14
CN108133897A (zh) 2018-06-08
US9820375B2 (en) 2017-11-14
US9425158B2 (en) 2016-08-23
CN101770959A (zh) 2010-07-07
US20160330830A1 (en) 2016-11-10
GB0922218D0 (en) 2010-02-03
FI20095005L (fi) 2010-07-15
KR101615955B1 (ko) 2016-04-28
US20170127508A1 (en) 2017-05-04
US20100170703A1 (en) 2010-07-08
FI20095005A0 (fi) 2009-01-05
CN108133897B (zh) 2022-05-03
FI122216B (fi) 2011-10-14
GB2469704A (en) 2010-10-27
US9674948B2 (en) 2017-06-06

Similar Documents

Publication Publication Date Title
JP5714231B2 (ja) リジッド‐フレックス回路基板の製造方法及びリジッド‐フレックスエレクトロニクスモジュール
US11716816B2 (en) Method for manufacturing an electronic module and electronic module
JP5160895B2 (ja) 電子モジュールの製造方法
US8116066B2 (en) Method of manufacturing electronic component built-in substrate
KR101090423B1 (ko) 회로 보드 구조체 및 회로 보드 구조체 제조 방법
CN101010994B (zh) 制造电子模块的方法
JP5064210B2 (ja) 電子モジュール及びその製造方法
US20050016764A1 (en) Wiring substrate for intermediate connection and multi-layered wiring board and their production
CN101827494A (zh) 线路板及其制造方法
US20160088727A1 (en) Printed wiring board and semiconductor package
US7678612B2 (en) Method of manufacturing semiconductor device
JP2011014728A (ja) 半導体装置及び半導体装置の製造方法
JP5671857B2 (ja) 埋め込み部品具有配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140318

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140715

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141015

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150311

R150 Certificate of patent or registration of utility model

Ref document number: 5714231

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250