[go: up one dir, main page]

JP5160895B2 - 電子モジュールの製造方法 - Google Patents

電子モジュールの製造方法 Download PDF

Info

Publication number
JP5160895B2
JP5160895B2 JP2007542017A JP2007542017A JP5160895B2 JP 5160895 B2 JP5160895 B2 JP 5160895B2 JP 2007542017 A JP2007542017 A JP 2007542017A JP 2007542017 A JP2007542017 A JP 2007542017A JP 5160895 B2 JP5160895 B2 JP 5160895B2
Authority
JP
Japan
Prior art keywords
layer
component
conductor
contact
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007542017A
Other languages
English (en)
Other versions
JP2008522396A (ja
Inventor
トーオミネン リスト
イーホ−ラ アンティ
Original Assignee
イムベラ エレクトロニクス オサケユキチュア
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イムベラ エレクトロニクス オサケユキチュア filed Critical イムベラ エレクトロニクス オサケユキチュア
Publication of JP2008522396A publication Critical patent/JP2008522396A/ja
Application granted granted Critical
Publication of JP5160895B2 publication Critical patent/JP5160895B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

本発明は、電子モジュールを製造する方法に関するものである。
本発明は特に、１つ以上の構成部品を設置ベース（基材）中に埋め込み、導体パターン構造に接続する製造方法に関するものである。製造される電子モジュールは回路ボード状のモジュールとすることができ、いくつかの構成部品を含み、これらの構成部品は、電子モジュール内に製造した導体構造を通して互いに電気的に接続されている。この電子モジュールは、いくつかの接点端子が接続された超小型回路を含むことができる。超小型回路に加えて、あるいは超小型回路の代わりに、他の構成部品、例えば受動構成部品も設置ベース中に埋め込むことができる。従ってその意図は、一般にケースに入れずに回路ボードに（回路ボードの表面に）取り付けられる構成部品を電子モジュール内に埋め込むことにある。他の重要な構成部品群は、回路ボードへの取り付け用に一般にケースに入れられた構成部品から成る。本発明が関係する電子モジュールはもちろん、他の種類の構成部品を含むこともできる。
米国特許US 6,284,564 B1
米国特許US 6,284,564 B1は、電子モジュールを製造する方法を開示している。この方法では、絶縁膜から製造を開始する。むき出しの絶縁膜上に接着剤を塗布するか、絶縁膜上に最初に導体パターンを作製するかのいずれかの方法で、絶縁膜の一方の側に接着剤を塗布する。この後に、絶縁膜内にバイア用の孔を穿孔する。電子モジュールに取り付ける構成部品の接触領域の位置にも孔を穿孔する。この後に、構成部品を接着層に取り付け、接触領域内に穿孔した孔に対して位置合わせ（アライメント）する。穿孔した孔内及び絶縁膜の自由表面上に導体層を成長させ、パターン化して導体パターン層を形成する。
米国特許US 6,475,877 B1
米国特許US 6,475,877 B1は、電子モジュールを製造する他の方法を開示している。むき出しの絶縁膜から製造を開始する。絶縁膜をまず導体サーフェーシング（表面材）で表面仕上げし、この後に、導体サーフェーシングをパターン化して、取り付ける構成要素の接触領域に開口を作る。この後に、絶縁膜の反対側に接着剤を塗布し、これを利用して、構成部品を膜の表面に取り付け、導体サーフェーシング内にパターン化した開口を利用して位置合わせする。この後に、導体サーフェーシング内にパターン化した開口の所に、絶縁層及び接着層を通る孔を開ける。パターン化されて導体パターン層を形成する金属を、開口内及び導体サーフェーシング上に成長させる。
上述した方法では、構成部品を直接、バイア内に位置合わせするか（US 6,284,564 B1）、あるいは、導体サーフェーシング内に形成したアライメント（位置合わせ）マスクを利用して構成部品及びバイアの両方を位置合わせするか（US 6,475,877 B1）のいずれかを行っている。この理由により、構成部品、バイア、及び導体パターンの相互間に良好なアライメント精度が存在することを仮定することができる。小型で信頼性のある構造を費用効果的に製造しようとする際には、構成部品の位置合わせが重要な要因となる。構成部品を非常に正確かつ高い信頼性で位置合わせすることが可能であるべきである、というのは、誤って位置合わせされた構成部品は信頼性の問題を生じさせ、そして歩留まりも低下させ、この場合に、モジュールの製造の収益性に問題が生じる。
本発明は、構成部品を回路ボードまたは他の電子モジュールの内部に配置することのできる新たな方法を作り出すことを意図したものである。さらに、この新たな方法は、上記で参照した方法のように、構成部品の正確なアライメントを可能にすべきである。
本発明は、層状膜から製造を開始することに基づき、この膜は少なくとも導体層、及びこの導体層の第１面上の絶縁層を具えている。これに加えて、前記導体層の第２面上に支持層を存在させることができ、この支持層は絶縁材料製にも導電材料製にもすることができる。この後に、構成部品の接触領域の将来の位置に相当する箇所に接触開口を作製する。この後に構成部品を取り付け、前記導体層の第１面上にある前記絶縁層内の接触開口に対して位置合わせする。この取り付けは、例えば絶縁性接着剤を利用して行うことができる。この後に、前記接触開口を通して、前記導体層と構成部品の接触領域との電気接触を形成する。この電気接触を製造した後に、前記導体層から導体パターンを製造する。
より詳細には、本発明による方法は請求項１に記載のことを特徴とする。
本発明は、上述した製造方法に代わる製造方法を提供し、この製造方法は特定用途に関して有利な特徴を有する。
本発明による方法では、例えば製造プロセスの観点から適切な剛性を有するように、前記層状膜を適切に、前記絶縁層の厚さ及び材料特性とは無関係に選択することができる。米国特許US 6,284,564 B1及び米国特許US 6,475,877 B1の解決法とは異なり、このことは、厚さ及び材料を、製造する電子モジュールの観点から最適に選択する可能性を提供する。実際に、上記米国特許の解決法は、ポリイミドフィルムを絶縁層として使用することを必要とする。
これとは裏腹に、本発明の好適例における層状膜の剛性は、製造プロセスの意味でも最適に選択することができる。前記層状膜における適切な剛性は、前記導体層を利用して達成することができ、あるいは必要ならば支持膜を使用することができる。
これに対応する理由で、本発明の好適例における前記絶縁層の厚さは、必要ならば、以上で参照した米国特許に開示された方法を用いる際よりも明らかに薄く選択することもできる。前記構成部品はもちろん、前記導体層の表面に直接、即ち間の絶縁層なしに接着することもできるが、絶縁層の使用は、少なくとも特定用途の場合にはいくつかの利点を有すると考えることができる。まず第１に、前記接着層内には気泡が残り得る。これらの気泡は障害の元となる、というのは、この場合には、導体層と構成部品との間の絶縁材料が欠損し得るからである。気泡は、化学的（ケミカル）エッチングを用いる処理中に不所望なエッチング結果ももたらし得る。これに加えて、適切に選定した既製の絶縁層を利用して、前記導体層において、接着剤によるよりも良好に接着することができる。
好適例では、こうした絶縁層を、それ自体が構成部品の向きに接着性を有する導体層の表面上に用いることも可能である。この場合には、独立した接着段階の必要性がなく、製造プロセスが簡略化される。こうした好適例を用いて、少なくとも一部の場合には、より経済的な製造コスト及びより良好な歩留まりを達成することができる。
さらに、米国特許US 6,284,564 B1及び米国特許US 6,475,877 B1に開示された解決法とは、基本材料である前記層状膜が十分な厚さの導体層を既に含み、このため、導体パターン層中に要求される導体材料を必ずしも、接触開口の金属化に関連してモジュールブランク内に導入する必要はない、という違いが存在する。従って、こうした接触開口の金属化または充填法を用いて、平らな表面上の導体材料を大幅には増加させないか、あるいは全く増加させないこともできる。他方では、電気化学的成長法の使用は、導電性のサーフェーシングを前記絶縁層の表面上に作製して対極を作る必要がないという利点を達成する。
本発明の好適例では、前記構成部品と前記絶縁層との間の領域のみに接着層を使用して、接着剤の使用量を、上述した引用文献に開示された方法に比べて低減することができる。
以下では、図面を参照した実施例を利用して本発明を説明する。
実施例による方法では、製造は例えばむき出しの導体層４から開始することができ、導体層４は例えば、金属層及び絶縁層１０で形成される層状膜とすることができる。導体層４の製造に適用可能な１つの材料は、例えば銅箔（Ｃu）である。このプロセス用に選択した導体層４が非常に薄い場合には、あるいは他の理由で、この導体層の機械的耐性がない場合には、支持層１２を利用して導体層４を支持することが推奨される。支持層１２は例えば、アルミニウム（Ａl）、鋼鉄、または銅のような導電材料、あるいはポリマーのような絶縁材料とすることができる。
絶縁層１０は例えば、エポキシのようなポリマーとすることができる。絶縁層の厚さは一般に200ミクロン以下であり、例えば１〜20ミクロンであり、10ミクロン以下であることが好ましい。薄い電子モジュールを製造する際には、絶縁層に適した厚さは一般に約４〜約７ミクロンの範囲内にある。
上記層状膜は、回路ボード産業では周知の製造法を用いて製造することができる。この層状膜は、例えば複数の層をまとめて積層させることによって製造することができる。
構成部品６を上記層状膜に取り付ける前に、接触開口１７を導体層４及び絶縁層１０中の、構成部品６の接触領域７の位置に作製する。接触開口１７は例えば、レーザーを利用した穿孔によって作製することができる。接触開口１７の相互位置は構成部品６の接触領域の相互位置に応じて選択し、接触開口の各グループの位置は、構成部品６が電子モジュール全体に対して正しく位置決めされる方法で選択する。従って、電気接触の生成に関与する接触領域７毎に、一般に１つの接触開口１７を作製する。製造される接触開口１７の表面積は、対応する接触領域７の表面積とおよそ同じくらいの大きさにすることができる。もちろん、接触開口１７の表面積は、対応する接触領域７の表面積より小さく、あるいは一部の実施例では少し大きく選定することもできる。接触領域７の表面積が非常に大きい場合には、接触領域毎にいくつかの接触開口を製造することができる。
接触領域１７は、第１面または第２面の向きから穿孔することができる。本実施例において支持層１２を使用する場合には、従って導体層４の第２面上に用いる場合には、接触開口１７を第１面の向きから穿孔することが有利であり得る、というのは、この場合には、穿孔すべき開口は支持層１２を完全に貫通する必要はないからである。こうした実施例では、後に支持層１２を分離した際に接触開口１７が開口する。接触開口１７は、導体層４及び支持層１２によって形成される材料層を、支持層１２の向きからのエッチングによって薄くする方法でも開口させることができる。導体層４及び支持層１２は単一の材料層から形成することもできる。この場合には、この材料層の支持層１２に相当する部分を除去して接触開口１７が開口する。従って、接触開口１７は導体層４全体を通して延びることを意図したものである。
構成部品６は、接着剤を利用して絶縁層１０の表面上に取り付けられる。接着のために、接着層５を絶縁層１０の接着面上に塗布するか、あるいは構成部品６の接着面上に塗布するか、あるいは両方の表面上に塗布する。この後に、接触開口１７、孔３、あるいはベース（基板）内に作製した位置合わせマークを利用して、構成部品６を、構成部品６用に計画した位置に位置合わせする。
接着剤の代わりに、適切なテープ、あるいは構成部品６を取り付けるための他の粘着剤を使用することもできる。少なくとも構成部品６が絶縁材料層１を利用して定位置に固定されるまで、構成部品６を定位置に保持するのに十分な接着力を絶縁層１０自体に持たせることもできる。この場合には、別個の接着剤またはその種のものは必要なくなる。
構成部品６の接着面とは、構成部品６の、絶縁層１０に面した表面を称する。構成部品６の接着面は接着領域を具え、この接着領域を通して構成部品との電気接触を形成することができる。この接触領域は例えば、構成部品６の表面上の平坦な領域とするか、あるいは構成部品６の表面から突出したより一般的な接触突起とすることができる。構成部品６には一般に、少なくとも２つの接触領域または突起が存在する。複合超小型回路では非常に多数の接触領域が存在し得る。
多くの実施例では、構成部品６と絶縁層１０との間に残された空間が接着剤で充たされるような量の接着剤を接着面上に塗布することが好ましい。この場合には別個の充填剤を必要としない。構成部品６と絶縁層１０との間に残された空間を充填することは、構成部品６と絶縁層１０との機械的接続を強化し、これにより、機械的により耐久性のある構造が達成される。接着中には、接着剤は接触開口１７中にも入る。
接着剤とは、当該材料によって構成部品６が絶縁層１０に取り付けられる材料を称する。接着剤の１つの性質は、接着剤を絶縁層及び／または構成部品の表面上に比較的液状の形態で塗布することができること、あるいは、さもなければ、例えば膜の形で表面形状に合うことにある。接着剤の他の性質は、塗布した後に、少なくとも構成部品６が他のいくつかの方法で構造に取り付けられるまで、（絶縁層１０に対する）構成部品６を定位置に保持するように、接着剤は硬化するか、あるいは部分的に硬化させることができる。第３の性質は、その接着力、即ち接着する表面に粘着する能力にある。
接着とは、接着剤を利用して構成要素６と絶縁層１０とを互いに取り付けることを称する。従って、接着に当たり、接着剤を構成部品６と絶縁層１０との間に入れ込み、構成部品６を絶縁層１０に対する適切な位置に配置し、ここで接着剤は構成部品６及び絶縁層１０に接触し、そして、構成部品６と絶縁層１０との間を少なくとも部分的に充たす。この後に、構成部品６が接着剤の助けを借りて絶縁層１０に取り付けられるように、接着剤が（少なくとも部分的に）硬化するに任せるか、あるいは接着剤を（少なくとも部分的に）積極的に硬化させる。一部の実施例では、接着中に、構成部品６の接触突起が接着層を通って突出し、さらに接触開口１７まで延びることができる。
本実施例で使用する接着剤は、例えば熱硬化性エポキシである。この接着剤は、使用する接着剤が絶縁層１０及び構成部品６に対する十分な接着力を有するように選択する。接着剤の１つの好ましい性質は、プロセス中に、接着剤の熱膨張が周囲の材料の熱膨張とは過度に大きく異ならないような適切な熱膨張係数である。選択する接着剤は、好適には短い硬化時間を有するべきでもあり、最大でも２、３秒の硬化時間であることが好ましい。この時間中に、接着剤が構成部品６を定位置に保持することができるように、接着剤は少なくとも部分的に硬化すべきである。最終的な硬化は明らかにより長時間を要し得る。実際には、後の処理段階との関係で行われるように計画することができる。接着剤は、使用する処理温度、例えば100〜265℃の温度までの２、３回の加熱、及び製造プロセスの負荷、例えば化学的または機械的負荷にも耐えるべきである。接着剤は、絶縁材料の導電率と同じオーダーの導電率を有することが好ましい。
絶縁材料層１は、電子モジュールのベース（基礎）材料、例えば回路ボード（基板）として選択する。絶縁材料層１は、例えば、ガラス繊維（グラスファイバー）強化エポキシシートＦＲ４のようなポリマーベースとすることができる。絶縁材料層１に適した他の材料の例は、ＰＩ（ポリイミド）、ＦＲ５、アラミド、ポリテトラフルオロエチレン、テフロン（登録商標）、ＬＣＰ（液晶ポリマー）、及びプレキュア（前硬化）バインダ層、即ちプリプレグである。
適切な方法を用いて、絶縁層１０に接着する構成部品６のサイズ及び相互位置に応じて選択した凹部またはバイアを絶縁材料層１内に作製する。これらの凹部またはバイアは構成部品６より少し大きく形成することもでき、この場合には、絶縁層１０及び構成部品６に対する絶縁材料層１の位置合わせはそれほど厳密ではない。プロセス中に、構成部品６用のバイアが作製された絶縁材料層を使用する場合には、孔が作製されていない別個の絶縁材料層１１を追加的に使用することによって特定の利点を得ることができる。こうした絶縁材料層１１は、絶縁材料層１の上に位置して、構成部品６用に作製されたバイアを覆うことができる。
絶縁材料層１は、液状の絶縁材料を絶縁層１０及び構成部品６の上に塗布するか、あるいは、部分的に硬化していない絶縁材料シートをこれらの上に配置する方法で作製することもできる。この後に、絶縁材料を硬化させて絶縁材料層１を作る。
製造する電子モジュールにおいて第２導体層が望まれる場合には、これは例えば、絶縁材料層の表面上に作製することができる。第２絶縁材料層１１を使用する実施例では、この第２絶縁材料層１１の表面上に導体層を作製することができる。この第２導体層９から導体パターン１９を作製することができる。導体層９は例えば導体膜４と同様の方法で作製することができる。しかし、単純な実施例では、そして単純な電子モジュールを作製する際には、第２導体層９を作製する必要はない。しかし、第２導体膜９は、導体パターン及び構成部品６用の追加的空間のような多くの方法で利用することができ、モジュール全体を電磁放射から保護する（ＥＭＣ保護）。第２導体膜９は、例えば構造を強化してモジュールの反りを低減するために用いることもできる。
電子モジュール内にバイアを作製することができ、これらのバイアを通して、構成部品６と導体層４との間の電気接触を形成することができる。これらのバイアを作製するために、開口１７中の接着剤、及び開口に入っており得る他の材料を洗浄する。構成部品６は第１面に接着されているので、このことは当然、導体材料４の第２面の向きから行うことができる。接触開口１７の洗浄に関連して構成部品６の接触領域７も洗浄することができ、このことは、高品質の電気接触を製造するための前提条件をさらに改善する。洗浄は例えば、プラズマ技術を用いて、化学的に、あるいはレーザーを利用して行うことができる。接触開口１７及び接触領域７が既に十分洗浄されている場合には、洗浄は当然、省略することができる。
洗浄後には、構成部品６の位置合わせの成功をチェックすることも可能である、というのは、正しく位置合わせされた構成部品６の接触領域７は、導体層４の向きから見ると、接触開口１７を通して見えるからである。
接着剤が接触開口１７を充たしていない場合、接着剤が透明である場合、あるいは導体層４、絶縁層１０、及びあれば支持層１２が、これらの層を通して構成部品６を見られるほど薄い場合には、構成部品６の位置合わせの良否は洗浄前にチェックすることもできる。透明接着剤を使用する際のチェックが最も容易である。
この後に、構成部品６と導体層４との間に電気接触が形成されるように、導体材料を孔１７に入れ込む。この導体材料は例えば、接触開口に導電ペーストを充填することによって作製することができる。現在では、最良の電気接触は、例えば化学的または電気化学的方法を用いて導体材料を成長させることにより導体金属ジョイントを形成することによってなされる。従ってその意図は、少なくとも最も需要のある具体例ではこうした方法を常に用いることである。１つの良好な代案は、化学的方法を用いて薄い層を成長させ、そしてより経済的な電気化学的方法でこの成長を継続させることである。これらの方法に加えて、最終結果の意味で有利な他の方法を用いることももちろん可能である。
以下では、いくつかの可能な実施例を、図１〜９に示す手順の段階を利用してより詳細に説明する。
段階Ａ（図１）：
段階Ａでは、導体層４、及び導体層４の第１面上の絶縁層１０から成る適切な層状膜を、プロセスの出発材料として用意する。支持層１２が導体層４の一方の面上にある層状膜も出発材料として用意することができる。支持層１２は随意的であり、図２のみに破線で示す。上記層状膜は、例えば、処理に適した支持ベース１２を選んで、適切な導体膜をこの支持ベース１２の表面に取り付けて導体層４を作ると共に、絶縁膜を取り付けて絶縁層１０を作る。
支持層１２は例えば、アルミニウム（Ａl）のような導電材料製、あるいはポリマーのような絶縁材料製とすることができる。導体層４は例えば、薄い金属箔を、例えば銅（Ｃu）から薄く切り出して支持ベース１２の一方の表面に取り付けることによって作ることができる。この金属箔は、例えば、支持ベース１２または金属箔の表面上に塗布した接着層を使用することによって、金属層の積層の前に支持ベース１２に取り付けることができる。この段階では、金属箔内にパターンを必要としない。
絶縁層１０は例えばエポキシ製とすることができる。
段階Ｂ（図２）：
接触開口１７は、構成部品６の電気接触に必要なバイアから作られる。接触開口１７は、絶縁層１０及び導体層４を通して、例えばレーザーで、あるいは穿孔によって機械的に作製される。図の実施例では、接触開口１７は導体層４の第１面の向きから穿孔され、支持層１２の材料まで延びる。図の実施例では、位置合わせにおける手助けとして利用することのできるバイア３を、接触開口１７に加えて作製する。
段階Ｃ（図３）：
段階Ｃでは、接着層５を絶縁層１０上の、構成部品６を取り付けるべき領域内に塗布する。これらの領域を接続領域と称することがある。接着層５は例えば接触開口１７を利用して位置合わせすることができる。接着層の厚さは、構成部品６を接着層５上に押圧した際に接着剤が構成部品６と絶縁層１０との間の空間を完全に充たすように選択する。構成部品６が接触突起７を含む場合には、接触層５の厚さはより大きく、構成部品６と絶縁層１０との間の空間が充たされるように、例えば接触突起７の高さの約1.1〜10倍にすべきである。構成部品６用に形成される接着層５の表面積は、対応する構成部品６の表面積より少し大きくすることもでき、このことは不適切な充填の恐れを軽減する手助けにもなる。
段階Ｃは、接着層５を、絶縁層１０の接続領域上に塗布する代わりに構成部品６の接続面上に塗布するように修正することができる。このことは例えば、構成部品６を電子モジュール内の定位置に組み付ける前に接着剤中に浸漬させる方法で実行することができる。接着剤を絶縁層１０の接触領域上及び構成部品６の接触領域上に共に塗布することによって進めることもできる。
従って、使用する接着剤は電気絶縁体であり、このため構成部品６の接触領域７どうしの間の電気接触は、接着層５自体には生じない。
段階Ｄ（図４）：
段階Ｄでは、構成部品６を電子モジュール内の定位置に設定する。このことは例えば、構成部品６を接着層５中に押圧する組立機（アセンブリ・マシン）を利用することによって行うことができる。この組立段階では、米国特許US 6,284,564 B1及び米国特許US 6,475,877 B1に開示された方法で進めることができるが、あらゆる場合において、接触開口１７を利用して構成部品６を同等に正確に定位置に置くことができる。より概略的な位置合わせでは、バイア３または他の利用可能な位置合わせマークがボード内に作製されていれば、こうしたものを使用することもできる。
構成部品６は単独で、あるいは適切なグループにして接着することができる。一般的な手順は、モジュールブランクを組立機に対して適切な位置に持って来て、その後に、構成部品６を位置合わせしてモジュールブランク上に押圧することであり、モジュールブランクは位置合わせ及び取り付け中に静止保持される。
段階Ｅ（図５）：
接着された構成部品６用の既製の孔２または凹部が存在する絶縁材料層１を、絶縁層１０上に配置する。絶縁材料層１は適切なポリマーベースから製造することができ、このポリマーベース内には、構成部品６のサイズ及び位置に応じて選択した孔または凹部を何らかの適切な方法を用いて作製する。このポリマーベースは例えば、回路ボード産業において知られ、そして広範に使用されているプリプレグベースとすることができる。
接着層５が硬化し切るか、さもなければ、絶縁材料層１が定位置に設定されている間に構成部品６が定位置に留まるほど十分に硬化して初めて、段階Ｅを実行することが最良である。
絶縁材料層１は、後に硬化させる孔無しの絶縁材料のシートを、構成部品６及び絶縁層１０の上に配置する方法で作製することもできる。こうしたシートは例えば、適切に選択したプリプレグとすることができる。絶縁材料層１は、後に硬化させる絶縁材料を、液体の形で構成部品６及び絶縁層１０上に塗布する方法で作製することもできる。
段階Ｆ（図６）：
段階Ｆでは、パターン化されていない絶縁材料層１１を絶縁材料層１上に設定し、そして導体層９をその上に設定する。絶縁材料層１と同様に、絶縁材料層１１は適切なポリマー膜、例えば上述したプリプレグベースから製造することができる。導体層９は、例えば銅箔、あるいはこの目的に適した他のいくつかの膜とすることができる。
段階Ｆは、絶縁材料層１が構成部品６の周りに開放孔２を含む実施例において有利であり、そして導体層９を絶縁材料層１の反対側に取り付ける場合にも有利である。そして絶縁材料層１１は、構成部品６の開口２を充たし、導体層９と絶縁材料層１とを互いに固定する。開口２に別個の充填剤を充填する方法で進めることも可能である。第２の導体層９は、絶縁材料層１を硬化させる前に、絶縁材料層１に対して直接取り付けることもできる。
従って、段階Ｆは一部の実施例では有利であるが、大部分の実施例では、単に省略するか、あるいは他の種類の手順に置き換えることもできる。
段階Ｇ（図７）：
この段階では、層１、１１、及び９を、熱及び圧力を利用して加圧し、（層１及び１１内の）ポリマーが、導体層４と９との間にある構成部品６の周りに一体化された強固な層を形成するようにする。この手順は第２の導体層９を非常に均一かつ平坦に作製する。
単一の導体パターン層１４を含む単純な電子モジュールを製造する際には、段階Ｆは完全に省略することができ、あるいは層１及び１１を積層させて導体層９のない構造にすることができる。
従って段階Ｇは段階Ｆと密接に関係し、このため、段階Ｆに関連して上述した修正は段階Ｇにも関係する。
上記層状膜が支持層１２を含む場合には、支持層１２は分離可能であるか、さもなければこの段階で除去する。この除去は機械的に、あるいはエッチングによって実行することができる。
厚く（４と１２をまとめて）一体化された導体層が絶縁材料層１の表面上に存在する実施例では、この導体層の支持層１２に相当する部分はエッチング除去することができる。このようにして、導体層４の第２面上に接触開口１７を開口させることができる。しかし、接点開口１７には一般に接着剤５が充填されている。
この後に、適切な方法を用いて、例えば化学的に、レーザーによって、あるいはプラズマエッチングによって接触開口１７内の接着剤を洗浄する。同時に、接点開口１７の「底部」に位置する構成部品６の接触領域７も洗浄する。
この段階では、所望すれば、例えば絶縁材料層１を通るバイア用の孔３も作製することができる。
段階Ｈ（図８）：
段階Ｈでは、導体材料を接触開口１７内に成長させる。プロセスの例では、この導体材料をベース上の他の箇所にも同時に成長させ、これにより導体層４及び９の厚さも増加させる。所望すれば、この導体材料は孔３内にも成長させることができる。
成長させる導体材料は例えば、銅、あるいは十分な導電性の他のいくつか材料とすることができる。導体材料の選択は、当該材料が構成部品６の接触突起７との電気接触を形成する能力を考慮に入れる。プロセスの一例では、導体材料は主に銅である。銅の金属化は、化学銅の薄い層を孔１７内に堆積させることによって実行することができ、この後に、電気化学的銅成長法を用いてメッキを継続する。この例では化学銅を使用する、というのは、化学銅は接着剤上にも堆積物を形成し、電気化学的メッキにおける導電体として作用するからである。従って、金属は湿式化学法を用いて成長させることができ、このため成長は安価であり、かつ導体構造は良質のものである。
段階Ｈは、構成部品６と導体層４との間に電気接触を形成することを意図したものである。従って、段階Ｈでは、導体層４及び９の厚さを増加させることは必須ではないが、プロセスは、段階Ｈにおいて孔１７に適切な材料のみを充填するのと同じくらい良好に設計することができる。電気接触は、例えば接触開口１７に導電ペーストを充填することによって、あるいは他のいくつかの適切なマイクロバイア（微小バイア）金属化法を用いることによって作り出すことができる。
段階Ｉ（図９）：
段階Ｉでは、所望の導体パターン１４及び１９を、ベースの表面上の導体層４及び９から作製する。導体層４のみを用いる実施例では、ベースの一方の面上のみにパターンを形成する。導体層４のみから導体パターンを形成することによって進めることも可能である。こうした実施例では、パターン化されていない導体層９は、例えば電子モジュールを機械的に支持または保護する層として、あるいは電磁放射に対する保護として作用することができる。
導体パターン１４は、導体層４の導体材料を導体パターン４の外側から除去することによって作製することができる。この導体材料は例えば、広範に用いられ、回路ボード産業では周知であるパターン化及びエッチング法のいくつかを用いて除去することができる。
段階Ｉの後に、電子モジュールは１つまたはいくつかの構成部品６、並びに導体パターン１４及び１９（一部の実施例では導体パターン１４のみ）を含み、これらを利用して、構成部品６を外部回路に、あるいは構成部品６どうしを互いに接続することができる。従って、動作系全体を製造するための前提条件が存在する。従ってプロセスは、段階Ｉの後に電子モジュールが出来上がり、図９が１つの可能な電子モジュールの例を実際に示すように設計することができる。所望すれば、段階Ｉの後に、例えば電子モジュールを保護剤でコーティング（被覆）することによって、あるいは追加的な導体パターン層を電子モジュールの第１及び／または第２面上に製造することによってプロセスを継続することもできる。
以上の一連の図の例はいくつかの可能なプロセスを示し、これらを利用して本発明を有効利用することができる。しかし、本発明は上述したプロセスのみに限定されず、その代わりに、請求項の範囲全体及び等価な解釈を考慮すれば、本発明は他の種々のプロセス及びその最終製品もカバーする。また本発明は、例によって示す構成及び方法のみに限定されず、その代わりに、本発明の種々の応用を用いて、上述した例とは大きく異なる非常に多くの異なる種類の電子モジュール及び回路ボードを製造することができることは当業者にとって明らかである。従って、図の構成部品及び回路は製造プロセスを例示する目的で示すものに過ぎない。従って、上述した例のプロセスには、本発明による基本思想から外れることなしに多くの変更を加えることができる。これらの変更は例えば、異なる段階で説明した製造技法に関するものであり、あるいはプロセス段階の互いの順序に関するものである。
本発明の一実施例による製造方法を順に示す断面図である。 本発明の一実施例による製造方法を順に示す断面図である。 本発明の一実施例による製造方法を順に示す断面図である。 本発明の一実施例による製造方法を順に示す断面図である。 本発明の一実施例による製造方法を順に示す断面図である。 本発明の一実施例による製造方法を順に示す断面図である。 本発明の一実施例による製造方法を順に示す断面図である。 本発明の一実施例による製造方法を順に示す断面図である。 本発明の一実施例による製造方法を順に示す断面図である。

Claims (10)

  1. 構成部品を含む回路ボード状の電子モジュールを製造する方法であって、前記構成部品は、導体パターン層に電気的に接続される少なくとも１つの接触領域を有する方法において、
    少なくとも導体層、及び該導体層の第１面上の絶縁層を具えた層状膜を用意するステップと；
    前記導体層及び前記絶縁層を共に貫通する接触開口を前記導体層内に作製するステップであって、前記接触開口の相互位置は、前記構成部品の各々の前記接触領域の相互位置に対応するステップと；
    前記接触開口の製造後に、前記構成部品の各々を、前記層状膜の前記絶縁層の表面に取り付け、前記構成部品の前記接触領域が、これに対応する前記接触開口に位置合わせされるように、前記構成部品を位置決めするステップと；
    少なくとも前記接触開口内及び前記構成部品の前記接触領域において、前記構成部品を前記導体層に接続する導体材料を作製するステップと；
    前記構成部品を前記導体層に接続する導体材料を作製した後に、前記導体層をパターン化して導体パターン層を形成するステップと
    を具え、
    前記導体材料を作製するステップは、まず、化学的成長法を用いて、薄い金属層を成長させ、次に、電気化学的成長法を用いて、この成長を継続させることを特徴とする電子モジュールの製造方法。
  2. 前記接点開口を作製する前に、前記層状膜は、前記導体層、及び前記導体層の第１面上の前記絶縁層から成ることを特徴とする請求項１に記載の方法。
  3. 前記接点開口を作製する前に、前記層状膜は、前記導体層の第２面上に支持層を具えていることを特徴とする請求項１に記載の方法。
  4. 前記接点開口を作製する前に、前記層状膜の前記導体層は基本的にすべて導体材料から成り、後に前記導体層から前記導体パターン層を作製することを特徴とする請求項１〜３に記載の方法。
  5. 前記層状膜の前記絶縁層がエポキシ製であることを特徴とする請求項１〜４に記載の方法。
  6. 前記層状膜の前記絶縁層の厚さが１０ミクロン以下であり、好適には４〜７ミクロンの範囲内にあることを特徴とする請求項１〜５に記載の方法。
  7. 前記構成部品を、接着層によって前記絶縁層に取り付けることを特徴とする請求項１〜６に記載の方法。
  8. 構成部品を含む回路ボード状の電子モジュールを製造する方法であって、前記構成部品は、導体パターン層に電気的に接続される少なくとも１つの接触領域を有する方法において、
    少なくとも導体層、及び該導体層の第１面上の絶縁層を具えた層状膜を用意するステップと；
    前記導体層及び前記絶縁層を共に貫通する接触開口を前記導体層内に作製するステップであって、前記接触開口の相互位置は、前記構成部品の各々の前記接触領域の相互位置に対応するステップと；
    前記接触開口の製造後に、前記構成部品の各々を、前記層状膜の前記絶縁層の表面に取り付け、前記構成部品の前記接触領域が、これに対応する前記接触開口に位置合わせされるように、前記構成部品を位置決めするステップと；
    少なくとも前記接触開口内及び前記構成部品の前記接触領域において、前記構成部品を前記導体層に接続する導体材料を作製するステップと；
    前記構成部品を前記導体層に接続する導体材料を作製した後に、前記導体層をパターン化して導体パターン層を形成するステップと
    を具え、
    前記導体材料を作製するステップにおいて、前記接触開口に導電ペーストを充填することによって前記導体材料を形成することを特徴とする電子モジュールの製造方法。
  9. 前記電子モジュール内に少なくとも１つの第２導体パターン層を製造することを特徴とする請求項１〜８に記載の方法。
  10. 前記導体層に取り付ける少なくとも１つの前記構成部品が、パッケージで封止されていない超小型回路であることを特徴とする請求項１〜９に記載の方法。
JP2007542017A 2004-11-26 2005-11-23 電子モジュールの製造方法 Active JP5160895B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FI20041524A FI117369B (fi) 2004-11-26 2004-11-26 Menetelmä elektroniikkamoduulin valmistamiseksi
FI20041524 2004-11-26
PCT/FI2005/000499 WO2006056643A2 (en) 2004-11-26 2005-11-23 Method for manufacturing an electronics module

Publications (2)

Publication Number Publication Date
JP2008522396A JP2008522396A (ja) 2008-06-26
JP5160895B2 true JP5160895B2 (ja) 2013-03-13

Family

ID=33515276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007542017A Active JP5160895B2 (ja) 2004-11-26 2005-11-23 電子モジュールの製造方法

Country Status (6)

Country Link
US (1) US8062537B2 (ja)
JP (1) JP5160895B2 (ja)
KR (1) KR101101603B1 (ja)
CN (1) CN101065843B (ja)
FI (1) FI117369B (ja)
WO (1) WO2006056643A2 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20031341L (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI117814B (fi) * 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
DE102005003632A1 (de) 2005-01-20 2006-08-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Katheter für die transvaskuläre Implantation von Herzklappenprothesen
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
DE112006001506T5 (de) 2005-06-16 2008-04-30 Imbera Electronics Oy Platinenstruktur und Verfahren zu ihrer Herstellung
SG139594A1 (en) 2006-08-04 2008-02-29 Micron Technology Inc Microelectronic devices and methods for manufacturing microelectronic devices
WO2008078899A1 (en) * 2006-12-23 2008-07-03 Lg Innotek Co., Ltd Semiconductor package and manufacturing method thereof
DE102007015819A1 (de) * 2007-03-30 2008-10-09 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe sowie elektronische Baugruppe
US20100328913A1 (en) * 2007-03-30 2010-12-30 Andreas Kugler Method for the producing an electronic subassembly, as well as electronic subassembly
US7896915B2 (en) 2007-04-13 2011-03-01 Jenavalve Technology, Inc. Medical device for treating a heart valve insufficiency
DE102007024189A1 (de) 2007-05-24 2008-11-27 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe
DE102008009220A1 (de) * 2008-02-06 2009-08-13 Robert Bosch Gmbh Verfahren zum Herstellen einer Leiterplatte
WO2011104269A1 (en) 2008-02-26 2011-09-01 Jenavalve Technology Inc. Stent for the positioning and anchoring of a valvular prosthesis in an implantation site in the heart of a patient
US9044318B2 (en) 2008-02-26 2015-06-02 Jenavalve Technology Gmbh Stent for the positioning and anchoring of a valvular prosthesis
US8264085B2 (en) 2008-05-05 2012-09-11 Infineon Technologies Ag Semiconductor device package interconnections
FI123205B (fi) 2008-05-12 2012-12-31 Imbera Electronics Oy Piirimoduuli ja menetelmä piirimoduulin valmistamiseksi
WO2010048653A2 (de) 2008-10-30 2010-05-06 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Verfahren zur integration eines elektronischen bauteils in eine leiterplatte
AT12316U1 (de) 2008-10-30 2012-03-15 Austria Tech & System Tech Verfahren zur integration eines elektronischen bauteils in eine leiterplatte
US8124449B2 (en) 2008-12-02 2012-02-28 Infineon Technologies Ag Device including a semiconductor chip and metal foils
FI122216B (fi) 2009-01-05 2011-10-14 Imbera Electronics Oy Rigid-flex moduuli
FI20095110A0 (fi) * 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
BR112012029896A2 (pt) 2010-05-25 2017-06-20 Jenavalve Tech Inc válcula cardíaca protética para endoprótese e endoprótese
US8735735B2 (en) 2010-07-23 2014-05-27 Ge Embedded Electronics Oy Electronic module with embedded jumper conductor
AT13055U1 (de) * 2011-01-26 2013-05-15 Austria Tech & System Tech Verfahren zur integration eines elektronischen bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
CN104025728A (zh) 2011-10-31 2014-09-03 名幸电子有限公司 元器件内置基板的制造方法及使用该方法制造的元器件内置基板
KR20140089386A (ko) 2011-11-08 2014-07-14 메이코 일렉트로닉스 컴파니 리미티드 부품내장기판의 제조방법 및 이 방법을 이용하여 제조한 부품내장기판
KR101233640B1 (ko) * 2011-11-28 2013-02-15 대덕전자 주식회사 내장형 인쇄회로기판의 수율 향상방법
WO2014034024A1 (ja) 2012-08-30 2014-03-06 パナソニック株式会社 電子部品パッケージおよびその製造方法
WO2014038128A1 (ja) 2012-09-05 2014-03-13 パナソニック株式会社 半導体装置およびその製造方法
US9084382B2 (en) 2012-10-18 2015-07-14 Infineon Technologies Austria Ag Method of embedding an electronic component into an aperture of a substrate
CN104603932A (zh) 2012-12-21 2015-05-06 松下知识产权经营株式会社 电子部件封装件及其制造方法
US9825209B2 (en) 2012-12-21 2017-11-21 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
WO2014097642A1 (ja) 2012-12-21 2014-06-26 パナソニック株式会社 電子部品パッケージおよびその製造方法
WO2014097643A1 (ja) 2012-12-21 2014-06-26 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP6563394B2 (ja) 2013-08-30 2019-08-21 イェーナヴァルヴ テクノロジー インコーポレイテッド 人工弁のための径方向に折り畳み自在のフレーム及び当該フレームを製造するための方法
US9380697B2 (en) 2014-01-28 2016-06-28 Panasonic Intellectual Property Management Co., Ltd. Electronic device and manufacturing method for same
US9373762B2 (en) 2014-06-17 2016-06-21 Panasonic Intellectual Property Management Co., Ltd. Electronic part package
EP4353203A3 (en) 2015-03-20 2024-07-03 JenaValve Technology, Inc. Heart valve prosthesis delivery system
EP4403138A3 (en) 2015-05-01 2024-10-09 JenaValve Technology, Inc. Device and method with reduced pacemaker rate in heart valve replacement
JP6620989B2 (ja) 2015-05-25 2019-12-18 パナソニックＩｐマネジメント株式会社 電子部品パッケージ
EP4183371A1 (en) 2016-05-13 2023-05-24 JenaValve Technology, Inc. Heart valve prosthesis delivery system and method for delivery of heart valve prosthesis with introducer sheath and loading system
WO2018138658A1 (en) 2017-01-27 2018-08-02 Jenavalve Technology, Inc. Heart valve mimicry
EP3557608A1 (en) 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit
US12171658B2 (en) 2022-11-09 2024-12-24 Jenavalve Technology, Inc. Catheter system for sequential deployment of an expandable implant

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
JP3094481B2 (ja) 1991-03-13 2000-10-03 松下電器産業株式会社 電子回路装置とその製造方法
US5302851A (en) 1991-12-19 1994-04-12 International Business Machines Corporation Circuit assembly with polyimide insulator
US5838545A (en) * 1996-10-17 1998-11-17 International Business Machines Corporation High performance, low cost multi-chip modle package
US6232666B1 (en) * 1998-12-04 2001-05-15 Mciron Technology, Inc. Interconnect for packaging semiconductor dice and fabricating BGA packages
KR100298828B1 (ko) * 1999-07-12 2001-11-01 윤종용 재배선 필름과 솔더 접합을 이용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
US6284564B1 (en) * 1999-09-20 2001-09-04 Lockheed Martin Corp. HDI chip attachment method for reduced processing
US6242282B1 (en) 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6475877B1 (en) * 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
US6596968B2 (en) * 2000-08-28 2003-07-22 Ube Industries, Ltd. Method of producing through-hole in aromatic polyimide film
US6489185B1 (en) * 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
JP2002158307A (ja) 2000-11-22 2002-05-31 Toshiba Corp 半導体装置及びその製造方法
FI115285B (fi) 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
FI119215B (fi) * 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
JP2004063890A (ja) * 2002-07-30 2004-02-26 Fujitsu Ltd 半導体装置の製造方法
FI115601B (fi) 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
WO2005013623A1 (en) * 2003-08-05 2005-02-10 Koninklijke Philips Electronics N.V. Multi-view image generation
FI117812B (fi) * 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
JP2006100666A (ja) * 2004-09-30 2006-04-13 Toshiba Corp 半導体装置及びその製造方法
US7743128B2 (en) * 2005-04-20 2010-06-22 Netqos, Inc. Method and system for visualizing network performance characteristics

Also Published As

Publication number Publication date
FI20041524A0 (fi) 2004-11-26
FI20041524L (fi) 2006-03-17
JP2008522396A (ja) 2008-06-26
US8062537B2 (en) 2011-11-22
WO2006056643A3 (en) 2006-11-09
CN101065843A (zh) 2007-10-31
CN101065843B (zh) 2010-08-18
KR101101603B1 (ko) 2012-01-02
KR20070086645A (ko) 2007-08-27
WO2006056643A2 (en) 2006-06-01
FI117369B (fi) 2006-09-15
US20070267136A1 (en) 2007-11-22

Similar Documents

Publication Publication Date Title
JP5160895B2 (ja) 電子モジュールの製造方法
JP4796057B2 (ja) 電子モジュールの製造方法
US11716816B2 (en) Method for manufacturing an electronic module and electronic module
JP5064210B2 (ja) 電子モジュール及びその製造方法
CN100543983C (zh) 在基底表面上制造电路板层的方法
KR101090423B1 (ko) 회로 보드 구조체 및 회로 보드 구조체 제조 방법
JP5714231B2 (ja) リジッド‐フレックス回路基板の製造方法及びリジッド‐フレックスエレクトロニクスモジュール
US8547701B2 (en) Electronics module and method for manufacturing the same
JP2006523375A (ja) 電子モジュールの製造方法及び電子モジュール
US9596765B2 (en) Manufacturing method for component incorporated substrate and component incorporated substrate manufactured using the method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110512

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120813

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120820

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120904

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120911

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121015

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121213

R150 Certificate of patent or registration of utility model

Ref document number: 5160895

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250