JP5672675B2

JP5672675B2 - 樹脂多層基板

Info

Publication number: JP5672675B2
Application number: JP2009190664A
Authority: JP
Inventors: 麻友子西原
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2009-08-20
Filing date: 2009-08-20
Publication date: 2015-02-18
Anticipated expiration: 2029-08-20
Also published as: JP2011044518A

Description

本発明は、少なくとも２層以上の樹脂層と、ビアとを備える樹脂多層基板に関する。

近年、電子部品の高密度実装化に伴い、電子部品の実装に、複数のビアホールの導電性ペーストの密度を高め、それぞれの樹脂層にビア導体を連接して設けてある樹脂多層基板が用いられている。例えば特許文献１には、それぞれの樹脂層に設けたビア導体を連接してある樹脂多層基板及び該樹脂多層基板を製造する方法が開示されている。

特許文献１に開示されている樹脂多層基板及び該樹脂多層基板を製造する方法では、ＩＣを実装したキャリアを樹脂でモールドして硬化状態にした配線基板に、ブラインドビアホールを形成してデスミア処理を行い、貫通ビアホールを形成する。ブラインドビアホール及び貫通ビアホールのそれぞれに導電性ペーストを充填し、ブラインドビアホールと貫通ビアホールとが連接するように、配線基板に薄層樹脂層をラミネートする。薄層樹脂層上に銅箔をラミネートして、薄層樹脂層及び導電性ペーストを硬化状態にし、銅箔をパターニングして表面電極を形成する。

特開２００３−１２４３８０号公報

ブラインドビアホール及び貫通ビアホールに充填した導電性ペーストを硬化状態にする場合、ブラインドビアホール及び貫通ビアホールの周縁から中心に向かって順に硬化状態になる。特許文献１に開示されている樹脂多層基板は、ブラインドビアホールの中心線と貫通ビアホールの中心線とが一致しているので、ブラインドビアホールの導電性ペーストが未硬化状態にある部分と貫通ビアホールの導電性ペーストが未硬化状態にある部分とが重なり、ブラインドビアホールに充填した導電性ペーストが硬化状態になる際、ブラインドビアホールの中心に向かって生じる内部応力により押し出された導電性ペーストが貫通ビアホールから外部へはみ出し、所定の性能を有するビア導体を形成することができないという問題があった。

本発明は、上記事情に鑑みてなされたものであり第１樹脂層に形成した、ビア導体を構成する導電性ペーストが硬化状態になる際、第２樹脂層に形成したビア導体から導電性ペーストがはみ出すことを防止し、所定の性能を有するビア導体を形成した樹脂多層基板を提供することを目的とする。

上記目的を達成するために第１発明に係る樹脂多層基板は、第１樹脂層と、該第１樹脂層の一面に積層してある第２樹脂層とを備える樹脂多層基板において、前記第２樹脂層の、前記第１樹脂層に積層されている面とは反対側の面に形成してある表面電極と、前記第１樹脂層に設けてあり、一端が前記第１樹脂層の前記一面に至る第１ビア導体と、前記第２樹脂層に設けてあり、一端が前記表面電極と、他端が直接前記第１ビア導体と、それぞれ積層方向に直交する方向に伸びる導体を介することなく電気的に接続してある第２ビア導体とを備え、前記第１ビア導体の中心線と、前記第２ビア導体の中心線との位置が相違するように配置してあり、前記第２ビア導体の周囲にある前記第２樹脂層が、前記第１ビア導体の少なくとも一部と重なるように、前記第２ビア導体を配置してあり、前記第１ビア導体と前記第２ビア導体とは、ビアホールに導電性ペーストを充填し、充填された導電性ペーストを同時に硬化して形成される。

また、第２発明に係る樹脂多層基板は、第１発明において、前記第２ビア導体の周囲にある前記第２樹脂層が、前記第１ビア導体の中心線近傍にて重なるように前記第２ビア導体を配置してある。

また、第３発明に係る樹脂多層基板は、第１又は第２発明において、前記第２ビア導体の前記第１樹脂層側の面での断面積が、前記第１ビア導体の前記第２樹脂層側の面での断面積よりも小さくなるようにしてある。

また、第４発明に係る樹脂多層基板は、第１乃至第３発明のいずれか一つにおいて、前記第１ビア導体の周囲にある前記第１樹脂層が、前記第２ビア導体の少なくとも一部と重なるように前記第２ビア導体を配置してある。

また、第５発明に係る樹脂多層基板は、第１乃至第４発明のいずれか一つにおいて、少なくとも一面に配線パターンを形成してあるベース層を備え、前記配線パターンを形成してある前記ベース層の一面に、前記第１樹脂層、前記第２樹脂層を順に積層し、前記配線パターンと前記第１ビア導体とを電気的に接続してある。

また、第６発明に係る樹脂多層基板は、第１乃至第４発明のいずれか一つにおいて、前記第１樹脂層の、前記第２樹脂層が積層してある面とは反対側の面に形成してある配線パターンと、前記第１樹脂層に内蔵し、前記配線パターンに実装してある電子部品とを備える。

また、第７発明に係る樹脂多層基板は、第５発明において、前記ベース層の少なくとも一面に電子部品を実装し、実装してある前記電子部品を前記第１樹脂層に内蔵してある。

また、第８発明に係る樹脂多層基板は、第１乃至第７発明のいずれか一つにおいて、前記表面電極は、前記樹脂多層基板を載置するマザー基板に形成してある電極と電気的に接続してある。

第１発明では、第１ビア導体の中心線と、第２ビア導体の中心線との位置が相違するように配置してあり、第２ビア導体の周囲にある第２樹脂層が、第１ビア導体の少なくとも一部と重なるように第２ビア導体を配置してあるので、第１ビア導体を構成する導電性ペーストが硬化状態になる際、導電性ペーストが押し出される第１ビア導体の中心線近傍を、少なくとも導電性ペーストが硬化状態にある第２ビア導体で覆い、第２ビア導体から導電性ペーストがはみ出すことを防止し、所定の性能を有する第１及び第２ビア導体を形成できる。

第２発明では、第２ビア導体の周囲にある第２樹脂層が、第１ビア導体の中心線近傍にて重なるように第２ビア導体を配置してあるので、第１ビア導体を構成する導電性ペーストが硬化状態になる際、導電性ペーストが押し出される第１ビア導体の中心線近傍を、第２樹脂層で覆うことで、第２ビア導体から導電性ペーストがはみ出すことを防止し、所定の性能を有する第１及び第２ビア導体を形成できる。

第３発明では、第２ビア導体の第１樹脂層側の面での断面積は、第１ビア導体の第２樹脂層側の面での断面積よりも小さいので、第１ビア導体を構成する導電性ペーストが硬化状態になる際、第１ビア導体からはみ出す導電性ペーストを、第２ビア導体の周囲にある第２樹脂層で覆うことができる範囲が広くなり、第２ビア導体から導電性ペーストがはみ出すことを防止して、所定の性能を有する第１及び第２ビア導体を形成できる。

第４発明では、第１ビア導体の周囲にある第１樹脂層が、第２ビア導体の少なくとも一部と重なるように第２ビア導体を配置することで、第２ビア導体の一部を第１樹脂層で支持する構造になり、第２樹脂層上に金属箔を貼り付ける際に金属箔を押圧しても、金属箔が第２ビア導体内に沈み込むことを防止することができる。

第５発明では、配線パターンを形成してあるベース層の一面に、第１樹脂層、第２樹脂層を順に積層し、配線パターンと前記第１ビア導体とを電気的に接続してあるので、配線パターンに電子部品を実装することができ、電子部品を高密度実装化することが可能になる。

第６発明では、第１樹脂層の、第２樹脂層が積層してある面とは反対側の面に形成してある配線パターンと、第１樹脂層に内蔵し、配線パターンに実装してある電子部品とを備えるので、さらに電子部品を高密度実装化することが可能になる。

第７発明では、ベース層の少なくとも一面に電子部品を実装し、実装してある電子部品を第１樹脂層に内蔵してあるので、電子部品をベース層の両面に実装することができ、さらに電子部品を高密度実装化することが可能になる。

第８発明では、表面電極が、樹脂多層基板を載置するマザー基板に形成してある電極と電気的に接続してあるので、複数の樹脂多層基板、電子部品をマザー基板に高密度実装化することが可能になる。

本発明に係る樹脂多層基板は、第２樹脂層の、第１樹脂層に積層されている面とは反対側の面に形成してある表面電極と、第１樹脂層に設けてあり、一端が第１樹脂層の一面に至る第１ビア導体と、第２樹脂層に設けてあり、一端が表面電極と、他端が直接第１ビア導体と、それぞれ積層方向に直交する方向に伸びる導体を介することなく電気的に接続してある第２ビア導体とを備え、第１ビア導体の中心線と、第２ビア導体の中心線との位置が相違するように配置してあり、第２ビア導体の周囲にある第２樹脂層が、第１ビア導体の少なくとも一部と重なるように第２ビア導体を配置してあり、第１ビア導体と第２ビア導体とは、ビアホールに導電性ペーストを充填し、充填された導電性ペーストを同時に硬化して形成されるので、第１ビア導体を構成する導電性ペーストが硬化状態になる際、導電性ペーストが押し出される第１ビア導体の中心線近傍を、少なくとも導電性ペーストが硬化状態にある第２ビア導体で覆い、第２ビア導体から導電性ペーストがはみ出すことを防止し、所定の性能を有する第１及び第２ビア導体を形成できる。

本発明の実施の形態に係る樹脂多層基板の構成を示す断面図である。本発明の実施の形態に係る樹脂多層基板の製造方法を説明するための断面図である。本発明の実施の形態に係る樹脂多層基板の製造方法を説明するための断面図である。本発明の実施の形態に係る樹脂多層基板の製造方法を説明するための断面図である。本発明の実施の形態に係る樹脂多層基板の製造方法を説明するための断面図である。本発明の実施の形態に係る樹脂多層基板の製造方法を説明するための断面図である。本発明の実施の形態に係る樹脂多層基板の製造方法を説明するための断面図である。本発明の実施の形態に係る樹脂多層基板の製造方法を説明するための断面図である。本発明の実施の形態に係る樹脂多層基板の製造方法を説明するための断面図である。本発明の実施の形態に係る樹脂多層基板の（第１）ビア導体、（第２）ビア導体、表面電極の位置関係を示す断面図である。本発明の実施の形態に係る樹脂多層基板の（第１）ビア導体、（第２）ビア導体、表面電極の別の位置関係を示す断面図である。マザー基板に実装されている本発明の実施の形態に係る樹脂多層基板の構成を示す断面図である。ベース層を備えない本発明の実施の形態に係る樹脂多層基板の構成を示す断面図である。

以下、本発明の実施の形態における樹脂多層基板について、図面を用いて具体的に説明する。以下の実施の形態は、特許請求の範囲に記載された発明を限定するものではなく、実施の形態の中で説明されている特徴的事項の組み合わせの全てが解決手段の必須事項であるとは限らないことは言うまでもない。

図１は、本発明の実施の形態に係る樹脂多層基板の構成を示す断面図である。図１に示すように、本実施の形態に係る樹脂多層基板１は、ベース層１０に、部品内蔵層（第１樹脂層）２０、薄層樹脂層（第２樹脂層）３０を順に積層してある。ベース層１０は、セラミック、ガラス、エポキシ樹脂等で構成され、両面に配線パターン１１ａ、１１ｂが形成してある。ベース層１０の、配線パターン１１ａが形成してある面には、ＩＣ素子１２が、配線パターン１１ｂが形成してある面には電子部品１３、１３がはんだ等の導電性接合材（図示せず）を用いて実装されている。電子部品１３、１３は、表面実装型の部品であり、例えばチップコンデンサ、抵抗等である。配線パターン１１ａは、ベース層１０に形成してあるビア導体１４、１４、１４を介して配線パターン１１ｂと電気的に接続している。また、配線パターン１１ａ、１１ｂの所定位置には、絶縁性を確保する等の理由からレジスト層１５が形成してある。

部品内蔵層２０は、ベース層１０の配線パターン１１ｂが形成してある面に積層され、実装されている電子部品１３、１３及び配線パターン１１ｂの一部を内蔵している。部品内蔵層２０は、エポキシ樹脂等の熱硬化性樹脂で構成され、少なくとも電子部品１３、１３が外部に露出しない程度の厚みを有している。また、部品内蔵層２０には、薄層樹脂層３０が積層されている面に開口部があるビアホール２１、２１に導電性ペースト２２を充填したビア導体（第１ビア導体）２３、２３が形成してある。ビア導体２３、２３は、一端が薄層樹脂層３０が積層されている部品内蔵層２０の一面に至り、他端が配線パターン１１ｂと電気的に接続されている。

薄層樹脂層３０は、部品内蔵層２０に比べて十分に薄く、部品内蔵層２０をベース層１０とで挟むように積層してある。薄層樹脂層３０は、エポキシ樹脂等の熱硬化性樹脂で構成されている。薄層樹脂層３０には、ビアホール３１、３１に導電性ペースト２２を充填したビア導体（第２ビア導体）３３が形成してある。ビア導体３３、３３は、一端が薄層樹脂層３０の、部品内蔵層２０に積層されている面とは反対側の面に形成してある表面電極３４と、他端が、ビア導体２３、２３とそれぞれ電気的に接続してある。また、薄層樹脂層３０に形成してあるビア導体３３、３３は、中心線３７が、部品内蔵層２０に形成してあるビア導体２３、２３の中心線２７との位置が相違するように配置してあり、ビア導体３３、３３の周囲にある薄層樹脂層３０が、ビア導体２３、２３の少なくとも一部と重なるように配置してある。そのため、ビアホール２１、２１に充填してある導電性ペースト２２が硬化状態になる際、ビアホール２１、２１の中心に向かって生じる内部応力により導電性ペースト２２が押し出されるビアホール２１、２１の中心線２７近傍を、少なくとも導電性ペースト２２が硬化状態にあるビア導体３３、３３で覆い、ビア導体３３、３３から導電性ペースト２２がはみ出すことを防止できる。なお、表面電極３４の所定位置にも、絶縁性を確保する等の理由からレジスト層３６が形成してある。

図２乃至９は、本発明の実施の形態に係る樹脂多層基板１の製造方法を説明するための断面図である。図２は、ベース層１０の断面図を、図３は、ベース層１０に電子部品１３、１３が実装された状態を、図４は、ベース層１０に部品内蔵層２０が積層された状態を、図５は、部品内蔵層２０にビアホール２１、２１を形成した状態を、図６は、ビアホール３１、３１を形成した薄層樹脂層３０を部品内蔵層２０に積層する状態を、それぞれ示している。また、図７は、ビアホール２１、２１、３１、３１に導電性ペースト２２を充填した状態を、図８は、薄層樹脂層３０に金属箔を貼り付けた状態を、図９は、金属箔をパターニングして表面電極３４を形成した状態を、それぞれ示している。

図２に示すように、ベース層１０の両面には、配線パターン１１ａ、１１ｂが形成してあり、ベース層１０には、配線パターン１１ａと配線パターン１１ｂとを電気的に接続するためのビア導体１４、１４、１４が形成してある。配線パターン１１ａ、１１ｂは、ベース層１０のそれぞれの面の全面に形成した金属層（例えば、Ｃｕ層）に対して、フォトリソグラフィを用いて、所定パターンにパターニングして形成することができる。なお、配線パターン１１ａ、１１ｂ上に形成してあるレジスト層１５も、配線パターン１１ａ、１１ｂと同様、フォトリソグラフィを用いて形成することができる。

次に、図３に示すように、配線パターン１１ｂが形成してあるベース層１０に、電子部品１３、１３をはんだ等の導電性接合材（図示せず）で実装する。その後、図４に示すように、ベース層１０の電子部品１３、１３の実装面に、電子部品１３、１３及び配線パターン１１ｂの一部を内蔵するように部品内蔵層２０を形成する。部品内蔵層２０は、ベース層１０の電子部品１３、１３の実装面に、未硬化状態の樹脂シートを被せて、該樹脂シートを圧着し、硬化状態にして形成する。なお、部品内蔵層２０は、薄層樹脂層３０を積層する前に、硬化状態にしておくことが好ましい。

次に、図５に示すように、部品内蔵層２０の所定位置に、有底のビアホール２１、２１を形成する。ビアホール２１、２１は、部品内蔵層２０側からベース層１０側へ、部品内蔵層２０の所定位置にレーザ光を照射することで形成することができる。ビアホール２１、２１の断面形状は、レーザ光を部品内蔵層２０側から照射するため、ベース層１０に近づくに連れて径が小さくなるテーパー形状である。また、ビアホール２１、２１は、配線パターン１１ｂに達するまで形成されている。なお、レーザ光でビアホール２１、２１を形成した場合に、ビアホール２１、２１内の残渣を濃硫酸、クロム酸又はこれらを混合した酸等で溶解除去するデスミア処理を行う。デスミア処理はウェット処理であるため、デスミア処理後の樹脂多層基板１を乾燥させる。

次に、図６に示すように、ビアホール３１、３１を形成してある薄層樹脂層３０を、ビアホール３１、３１の中心線３７とビアホール２１、２１の中心線２７との位置が相違するように形成してあり、ビアホール３１、３１の周囲にある薄層樹脂層３０がビアホール２１、２１の少なくとも一部と重なるように、部品内蔵層２０に積層する。薄層樹脂層３０は、エポキシ樹脂等の熱硬化性樹脂で構成され、部品内蔵層２０に積層する時点では未硬化状態である。なお、ビアホール３１の上端側及び下端側の径は、ビアホール２１の上端側の径よりも小さくなるように形成してある。

次に、図７に示すように、ビアホール２１、２１、３１、３１に導電性ペースト２２を充填する。なお、導電性ペースト２２は、銀、銅、スズ等の金属粉末を溶剤等に混ぜてペースト状にしたものである。

次に、図８に示すように、薄層樹脂層３０に金属箔４０（例えば、銅箔）を貼り付ける。金属箔４０を未硬化状態の薄層樹脂層３０に貼り付け、その後、薄層樹脂層３０を硬化状態にするとともに、導電性ペースト２２を硬化状態にすることで金属箔４０と部品内蔵層２０とを、さらには、ビア導体２３とビア導体３３と薄層樹脂層３０とを強固に接合させる。つまり、薄層樹脂層３０は、金属箔４０と部品内蔵層２０とを接合する接合層として機能する。

次に、図９に示すように、金属箔４０をフォトリソグラフィを用いて、所定パターンにパターニングして表面電極３４を形成する。その後、図１に示すように、表面電極３４の所定位置に、フォトリソグラフィを用いてレジスト層３６を形成し、配線パターン１１ａ側のベース層１０に、はんだ等の導電性接合材を用いてＩＣ素子１２を実装する。

以上のように、本実施の形態に係る樹脂多層基板１は、薄層樹脂層３０に形成してあるビア導体３３、３３の中心線３７と、部品内蔵層２０に形成してあるビア導体２３、２３の中心線２７との位置が相違するように配置してあり、ビア導体３３、３３の周囲にある薄層樹脂層３０が、ビア導体２３、２３の少なくとも一部と重なるように配置してあるので、ビア導体２３、２３を構成する導電性ペースト２２が硬化状態になる際、ビア導体２３、２３の中心に向かって生じる内部応力により導電性ペースト２２が押し出されるビア導体２３、２３の中心線２７近傍を、少なくとも導電性ペースト２２が硬化状態にあるビア導体３３、３３で覆い、ビア導体３３、３３から導電性ペースト２２がはみ出すことを防止し、所定の性能を有するビア導体２３、２３、３３、３３を形成できる。

なお、ビア導体２３とビア導体３３との位置関係は、図１に示した位置関係に限定されるものではない。図１０は、本発明の実施の形態に係る樹脂多層基板１の（第１）ビア導体２３、（第２）ビア導体３３、表面電極３４の位置関係を示す断面図である。図１０（ａ）に示すビア導体３３は、中心線３７が、ビア導体２３の中心線２７との位置が相違するように配置してあり、ビア導体３３の周囲にある薄層樹脂層３０が、ビア導体２３の中心線２７近傍にて重なるように配置してある。そのため、ビア導体２３を構成する導電性ペースト２２が硬化状態になる際、ビア導体２３の中心に向かって生じる内部応力により導電性ペースト２２が押し出されるビア導体２３の中心線２７近傍を、ビア導体３３の周囲にある薄層樹脂層３０で覆い、より確実にビア導体３３から導電性ペースト２２がはみ出すことを防止することができる。

さらに、図１０（ｂ）に示すビア導体３３は、図１０（ａ）に示すビア導体３３に比べて、ビア導体３３の中心線３７とビア導体２３の中心線２７との距離が長くなっている。そのため、ビア導体３３の周囲にある薄層樹脂層３０の一部は、ビア導体２３の中心線２７を越えた位置まで張り出し、ビア導体２３の周囲にある部品内蔵層２０がビア導体３３の一部と重なることで、ビア導体３３の一部を、部品内蔵層２０で支持する構造になり、薄層樹脂層３０上に金属箔４０を貼り付ける際に金属箔４０を押圧しても、金属箔４０がビア導体３３内に沈み込むことを防止することができる。なお、図１０では、樹脂多層基板１に形成した一つのビア導体２３、ビア導体３３、表面電極３４の位置関係について図示しているが、他の構成については図１に示す樹脂多層基板１の構成と同じであるため図示を省略する。

また、図１０で示す表面電極３４は、中心位置３４ａがビア導体２３の中心線２７上にある場合に限定されるものではなく、他の位置に中心位置３４ａがあっても良い。例えば、図１１は、本発明の実施の形態に係る樹脂多層基板１の（第１）ビア導体２３、（第２）ビア導体３３、表面電極３４の別の位置関係を示す断面図である。図１１（ａ）に示す表面電極３４は、中心位置３４ａがビア導体３３の中心線３７上にある。表面電極３４の中心位置３４ａ以外の構成は図１０（ａ）に示した構成と同じである。図１１（ｂ）に示す表面電極３４は、中心位置３４ａがビア導体３３の中心線３７上にある。表面電極３４の中心位置３４ａ以外の構成は図１０（ｂ）に示した構成と同じである。

さらに、上述した樹脂多層基板１では、ビア導体３３の部品内蔵層２０側の面での断面積は、ビア導体２３、２３の薄層樹脂層３０側の面での断面積よりも小さい。そのため、ビア導体２３を構成する導電性ペースト２２が硬化状態になる際、ビア導体２３からはみ出す導電性ペースト２２を、ビア導体３３の周囲にある薄層樹脂層３０で覆うことができる範囲が広くなり、ビア導体３３から導電性ペースト２２がはみ出すことを防止することができる。ただし、ビア導体３３の部品内蔵層２０側の面での断面積は、ビア導体２３の薄層樹脂層３０側の面での断面積よりも小さい場合に限定されるものではなく、ビア導体３３の中心線３７が、ビア導体２３の中心線２７との位置が相違するように配置してあり、ビア導体３３の周囲にある薄層樹脂層３０が、ビア導体２３の少なくとも一部と重なるように配置してあれば、ビア導体３３の部品内蔵層２０側の面での断面積は、ビア導体２３の薄層樹脂層３０側の面での断面積よりも大きくても良い。

なお、本実施の形態に係る樹脂多層基板１は、マザー基板に実装することも可能である。図１２は、マザー基板に実装されている本発明の実施の形態に係る樹脂多層基板１の構成を示す断面図である。図１２に示すように、樹脂多層基板１は、表面電極３４にはんだバンプ４１を形成し、該はんだバンプ４１とマザー基板４２に形成された電極４３とを接続することで、マザー基板４２に実装されている。ここで、マザー基板４１とは、複数の樹脂多層基板１や電子部品を実装して、それぞれを電気的に接続するための基板である。

また、本実施の形態に係る樹脂多層基板１は、図１に示すようにベース層１０を備えるものに限定されるものではなく、ベース層１０を備えない樹脂多層基板１であっても良い。図１３は、ベース層１０を備えない本発明の実施の形態に係る樹脂多層基板１の構成を示す断面図である。図１３に示すように、樹脂多層基板１は、部品内蔵層２０、薄層樹脂層３０を順に積層してあり、ベース層１０を備えていない。部品内蔵層２０は、薄層樹脂層３０が積層されている面とは反対側の面に配線パターン２５を設け、該配線パターン２５に実装した電子部品１３、１３を内蔵している。その他の構成については、図１に示した樹脂多層基板１の構成と同じであるため、同じ構成要素に同じ符号を付して詳細な説明を省略する。

１樹脂多層基板
１０ベース層
２０部品内蔵層
３０薄層樹脂層
１１ａ、１１ｂ配線パターン
１２ＩＣ素子
１３電子部品
１４、２３、３３ビア導体
１５、３６レジスト層
２１、３１ビアホール
２２導電性ペースト
２７、３７中心線
３４表面電極

Claims

第１樹脂層と、該第１樹脂層の一面に積層してある第２樹脂層とを備える樹脂多層基板において、
前記第２樹脂層の、前記第１樹脂層に積層されている面とは反対側の面に形成してある表面電極と、
前記第１樹脂層に設けてあり、一端が前記第１樹脂層の前記一面に至る第１ビア導体と、
前記第２樹脂層に設けてあり、一端が前記表面電極と、他端が直接前記第１ビア導体と、それぞれ積層方向に直交する方向に伸びる導体を介することなく電気的に接続してある第２ビア導体と
を備え、
前記第１ビア導体の中心線と、前記第２ビア導体の中心線との位置が相違するように配置してあり、
前記第２ビア導体の周囲にある前記第２樹脂層が、前記第１ビア導体の少なくとも一部と重なるように、前記第２ビア導体を配置してあり、
前記第１ビア導体と前記第２ビア導体とは、ビアホールに導電性ペーストを充填し、充填された導電性ペーストを同時に硬化して形成されることを特徴とする樹脂多層基板。
前記第２ビア導体の周囲にある前記第２樹脂層が、前記第１ビア導体の中心線近傍にて重なるように前記第２ビア導体を配置してあることを特徴とする請求項１に記載の樹脂多層基板。
前記第２ビア導体の前記第１樹脂層側の面での断面積が、前記第１ビア導体の前記第２樹脂層側の面での断面積よりも小さくなるようにしてあることを特徴とする請求項１又は２に記載の樹脂多層基板。
前記第１ビア導体の周囲にある前記第１樹脂層が、前記第２ビア導体の少なくとも一部と重なるように前記第２ビア導体を配置してあることを特徴とする請求項１乃至３のいずれか一項に記載の樹脂多層基板。
少なくとも一面に配線パターンを形成してあるベース層を備え、
前記配線パターンが形成してある前記ベース層の一面に、前記第１樹脂層、前記第２樹脂層を順に積層し、前記配線パターンと前記第１ビア導体とを電気的に接続してあることを特徴とする請求項１乃至４のいずれか一項に記載の樹脂多層基板。
前記第１樹脂層の、前記第２樹脂層が積層してある面とは反対側の面に形成してある配線パターンと、
前記第１樹脂層に内蔵し、前記配線パターンに実装してある電子部品とを備えることを特徴とする請求項１乃至４のいずれか一項に記載の樹脂多層基板。
前記ベース層の少なくとも一面に電子部品を実装し、実装してある前記電子部品を前記第１樹脂層に内蔵してあることを特徴とする請求項５に記載の樹脂多層基板。
前記表面電極は、前記樹脂多層基板を載置するマザー基板に形成してある電極と電気的に接続してあることを特徴とする請求項１乃至７のいずれか一項に記載の樹脂多層基板。