[go: up one dir, main page]

CN101911847B - 多层配线基板的制造方法 - Google Patents

多层配线基板的制造方法 Download PDF

Info

Publication number
CN101911847B
CN101911847B CN2008801225255A CN200880122525A CN101911847B CN 101911847 B CN101911847 B CN 101911847B CN 2008801225255 A CN2008801225255 A CN 2008801225255A CN 200880122525 A CN200880122525 A CN 200880122525A CN 101911847 B CN101911847 B CN 101911847B
Authority
CN
China
Prior art keywords
resin bed
conductive paste
conductive
pattern
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008801225255A
Other languages
English (en)
Other versions
CN101911847A (zh
Inventor
关本裕之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN101911847A publication Critical patent/CN101911847A/zh
Application granted granted Critical
Publication of CN101911847B publication Critical patent/CN101911847B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/066—Transfer laminating of insulating material, e.g. resist as a whole layer, not as a pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1002—Methods of surface bonding and/or assembly therefor with permanent bending or reshaping or surface deformation of self sustaining lamina
    • Y10T156/1043—Subsequent to assembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供一种不使口径扩大到必要以上而能够加工导通孔且微细配线化容易的多层配线基板的制造方法。准备激光加工有以导体图案(52a)为底面的有底的第一导通孔(61)的硬化状态的第一树脂层(60)，准备在与第一导通孔相对应的位置上形成有贯通的第二导通孔(71)的未硬化状态的第二树脂层(70)，以使第一导通孔与第二导通孔连续的方式层叠第一树脂层和第二树脂层。同时向第一导通孔和第二导通孔填充导电膏(62)后，将金属箔(80)压接在第二树脂层(70)上，使第二树脂层和导电膏同时硬化。然后，将金属箔(80)形成图案。

Description

多层配线基板的制造方法
技术领域
本发明涉及具有导通孔的多层结构的配线基板的制造方法。 
背景技术
近年来，随着部件的高密度安装化，而使用将多个配线图案形成为多层的多层配线基板。作为此种多层配线基板的制造方法，在专利文献1中公开有如下方法：在硬质基板的一面上形成配线图案，在另一面上形成粘结剂层，贯通硬质基板及粘结剂层而形成与配线图案相接的孔，在该孔中填充导电膏。 
图11A表示专利文献1所示的制造方法的一例。如(a)所示，准备上表面粘贴有金属箔101的硬质树脂基板100，对金属箔101进行蚀刻处理，如(b)所示，形成配线图案101a。接下来，如(c)所示，在树脂基板100的单面上形成粘结剂层102，然后如(d)所示，通过从粘结剂层侧照射激光，而形成与粘结剂层102及树脂基板100连续的导通孔103。然后如(e)所示，通过对导通孔103填充导电膏104，而能够得到单面电路基板。此外需要说明的是，此时粘结剂层102及导电膏104未硬化。 
如图11B所示，在层叠了利用与上述相同的方法形成的多个单面电路基板105a～105d后，通过使粘结剂层102和导电膏104同时热硬化，能够得到图12那样的多层配线基板。 
如上所述，通过激光加工在树脂基板100上形成具有配线图案101a作为底面的有底导通孔103时，存在导通孔103的形状成为锥状的问题。在有底导通孔103中，为了防止激光损伤底面的配线图案101a而需要将激光设定为弱，这是为了使到达导通孔103的底面的激光的能量微弱。在锥状的导通孔103的情况下，由于导通孔底面的口径变小，因此为了防止导通孔底面的导电膏104与配线图案101a的连接不良而需要增大导通孔 103的开口部的口径。其结果是，无法使导通孔间的间距为窄间距，存在妨碍成为微细配线的缺点。尤其是在树脂基板100为内藏有电路部件的部件内藏基板时，由于其厚度变厚，因此导通孔103的开口部的口径进一步变大。 
另外，在所述现有的制造方法中，如图11A的(d)所示，由于对粘结有粘结剂层102的树脂基板100照射激光，因此通过激光使未硬化的粘结剂层102热融化，使粘结剂层102的导通孔103的口径增大到必要以上。此种口径的扩大与导通孔103成为锥状的情况相辅相成地成为微细配线化的进一步的障碍。 
此外，由于存在通过激光照射除去的树脂附着在导通孔103的周围或配线图案101a的面上的可能性，因此需要通过表面沾污去除处理或等离子处理等将其除去。然而，在除去此种污点的方法中，也会同时除去未硬化的粘结剂层102。因此，存在无法适当地除去污点而降低电可靠性的担心。 
专利文献1：日本特开平9-36551号公报 
发明内容
因此，本发明的目的在于，提供一种不使口径扩大到必要以上而能够加工导通孔且微细配线化容易的多层配线基板的制造方法。 
本发明的第一方面的多层配线基板的制造方法包括：准备硬化状态的第一树脂层的第一工序，该第一树脂层具有导体图案并形成有以该导体图案为底面的有底的第一导通孔；准备未硬化状态的第二树脂层的第二工序，该第二树脂层在与所述第一导通孔相对应的位置上形成有贯通的第二导通孔；以使所述第一导通孔与第二导通孔连续的方式层叠所述第一树脂层和第二树脂层的第三工序；同时向所述第一导通孔和第二导通孔填充导电膏的第四工序；相对于在所述第二导通孔内填充有导电膏的所述第二树脂层，以与所述导电膏相接触的方式压接金属箔的第五工序；在第五工序后，使所述第二树脂层和所述导电膏硬化的第六工序；将所述金属箔形成图案，形成与在所述第二导通孔内硬化后的导电膏电导通的配线图案的第七工序。 
本发明的第二方面的多层配线基板的制造方法包括：准备硬化状态的第一树脂层的第一工序，该第一树脂层具有导体图案并形成有以该导体图案为底面的有底的第一导通孔；在所述第一树脂层的上表面层叠未硬化状态的第二树脂层的第二工序；在第二工序后，在所述第二树脂层上形成与所述第一导通孔相对应的第二导通孔的第三工序；同时向所述第一导通孔和第二导通孔填充导电膏的第四工序；相对于在所述第二导通孔内填充有导电膏的所述第二树脂层，以与所述导电膏相接触的方式压接金属箔的第五工序；在第五工序后，使所述第二树脂层和所述导电膏硬化的第六工序；将所述金属箔形成图案，形成与在所述第二导通孔内硬化后的导电膏电导通的配线图案的第七工序。 
本发明的第三方面的多层配线基板的制造方法包括：准备硬化状态的第一树脂层的第一工序，该第一树脂层具有导体图案并形成有以该导体图案为底面的有底的第一导通孔；准备未硬化状态的第二树脂层的第二工序，该第二树脂层在与所述第一导通孔相对应的位置上形成有贯通的第二导通孔；以使所述第一导通孔与第二导通孔连续的方式层叠所述第一树脂层和第二树脂层的第三工序；同时向所述第一导通孔和第二导通孔填充导电膏的第四工序；将表面上具有配线图案的基板以使填充到所述第二导通孔内的导电膏与所述配线图案相接触的方式相对于所述第二树脂层进行压接的第五工序；在第五工序后，使所述第二树脂层和所述导电膏硬化的第六工序。 
本发明的第四方面的多层配线基板的制造方法包括：准备硬化状态的第一树脂层的第一工序，该第一树脂层具有导体图案并形成有以该导体图案为底面的有底的第一导通孔；在所述第一树脂层的上表面层叠未硬化状态的第二树脂层的第二工序；在第二工序后，在所述第二树脂层上形成与所述第一导通孔相对应的第二导通孔的第三工序；同时向所述第一导通孔和第二导通孔填充导电膏的第四工序；将表面上具有配线图案的基板以使填充到所述第二导通孔内的导电膏与所述配线图案相接触的方式相对于所述第二树脂层进行压接的第五工序；在第五工序后，使所述第二树脂层和所述导电膏硬化的第六工序。 
在此，说明本发明的第一方面的多层配线基板的制造方法。首先在第 一工序中，准备硬化状态的第一树脂层，该第一树脂层具有导体图案并形成有以该导体图案为底面的有底的第一导通孔。为了得到此种第一树脂层，例如可以在表面上形成有导体图案的基体材料的表面上压接未硬化树脂层后，通过使该树脂层硬化而形成第一树脂层。此外，在该第一树脂层上形成以导体图案为底面的第一导通孔时也可以使用激光加工。通过激光加工形成以导体图案为底面的第一导通孔时，该导通孔必然成为锥状。虽然通过激光照射除去的树脂附着在导通孔的周围或配线图案的面上，但是由于第一树脂层是硬化后的树脂板，因此通过湿式的表面沾污去除处理或干式的等离子处理等能够简单地将其除去。 
接下来，以使第一导通孔与第二导通孔连续的方式在第一树脂层上层叠未硬化状态的第二树脂层，该第二树脂层在与第一导通孔相对应的位置上形成有第二导通孔。由于第二树脂层的第二导通孔与第一树脂层的第一导通孔分别形成，因此不会受到第一导通孔的口径扩大的影响。也就是说，即使第一导通孔的开口直径由于激光加工而变大，也能够与第一导通孔的开口直径不同而将第二导通孔的口径形成为小径，从而能够实现微细配线化。此外，由于第二导通孔是贯导通孔，因此并不局限于激光加工，也可以通过钻孔加工或冲孔加工等其他的方法简单地形成。 
然后，同时向第一导通孔和第二导通孔填充导电膏，相对于在第二导通孔内填充有导电膏的第二树脂层，以与导电膏相接触的方式压接金属箔。然后，使第二树脂层和导电膏硬化，通过将金属箔形成图案，而形成与在第二导通孔内硬化后的导电膏电导通的配线图案。相对于第二树脂层压接金属箔时，层叠时的位置精度不会成为问题。另一方面，层叠第一树脂层和第二树脂层时，需要使第一导通孔的间距与第二导通孔的间距相对应，但是第二导通孔的口径小于第一导通孔的开口直径时，能够吸收一些间距偏离。 
在第二方面的情况下，与第一方面不同，在将没有第二导通孔的第二树脂层层叠在第一树脂层上之后，加工第二导通孔。作为第二导通孔的加工方法，照射激光即可。这种情况下，由于激光照射而产生有第二树脂层的污点，但是由于第一树脂层的第一导通孔已经形成结束，因此产生的污点量非常少，无需进行特别的除去。第二导通孔的口径也可以小于第一导 通孔的开口直径。 
在第三方面中，取代第一方面的第五工序中的金属箔而使用表面上具有配线图案的基板，以使填充到第二导通孔内的导电膏与配线图案相接触的方式相对于第二树脂层压接该基板。然后，使第二树脂层和导电膏硬化。将第二导通孔与配线图案连接时，需要使第二导通孔的间距与配线图案的间距正确地对应。另一方面，也需要使第一导通孔的间距与第二导通孔的间距相对应，但是第二导通孔的口径小于第一导通孔的开口直径时，能够吸收一些间距偏离。在第三方面中，由于预先在基板上形成配线图案，因此无需在第二树脂层的硬化后进行图案形成。 
在第四方面中，取代第二方面的第五工序中的金属箔而使用表面上具有配线图案的基板。这种情况下，也无需在第二树脂层的硬化后进行图案形成。 
本发明中的第一树脂层及第二树脂层可以通过环氧系、聚酰亚胺系、丙烯酸酯系、酚醛系等各种树脂材料构成，也可以是热硬化性树脂与无机填料的混合物、使树脂浸渍在碳纤维或玻璃纤维中的复合物。 
根据优选的方面，也可以在第一树脂层的导体图案上安装电路部件，将电路部件埋设到未硬化状态的树脂层中之后，通过使该树脂层硬化，而得到内藏有电路部件的第一树脂层。这种情况下，由于第一树脂层是内藏有电路部件的部件内藏基板，因此第一树脂层的厚度变厚，第一导通孔的开口直径容易扩大。然而，由于能够与第一树脂层的第一导通孔分开形成第二树脂层的第二导通孔，因此能够使第二导通孔小于第一导通孔的开口直径，即使第一树脂层厚也不会损害微细配线化。 
第三、第四方面的基板可以是预先形成有配线图案的树脂基板，但是也可以以基板为载体，在第二树脂层上压接载体，在使第二树脂层和导电膏硬化的第六工序结束后，剥离载体。这种情况下，第二树脂层(硬化后)的表面上形成有由金属箔构成的配线图案。 
也可以预先在第三、第四方面的基板的配线图案的露出面上形成有凸部，在第二树脂层上压接基板时，将凸部插入第二导通孔。这种情况下，插入到第二导通孔内的凸部埋没在第二导通孔内填充的导电膏中，发挥锚效果。也就是说，将第二树脂层形成在中间而压接第一树脂层和基板时， 凸部防止横向偏移，能够正确地进行配线图案与第一、第二导通孔的对位。再者，通过使凸部没入导电膏内，导电膏的内压上升，导电膏中的导电材料的密度提高而能够降低阻抗值。 
如上所述，根据本发明的第一方面的多层配线基板的制造方法，相对于形成有以导体图案为底面的有底的第一导通孔的硬化状态的第一树脂层，层叠形成有第二导通孔的未硬化状态的第二树脂层，在两导通孔内填充导电膏，然后压接金属箔，在第二树脂层和导电膏硬化后，将金属箔形成图案，因此能够不受第一导通孔口径影响而以窄间距形成第二导通孔。因此，能够将第二导通孔的口径形成为与配线图案相对应的尺寸，从而能够实现微细配线化。而且，第一导通孔的加工时产生的污点能够在层叠第二树脂层之前通过公知的方法简单除去，因此能够得到电可靠性高的多层配线基板。再者，第二树脂层的上表面的配线图案是在将金属箔压接到第二树脂层上之后形成图案，因此不需要金属箔与第一、第二树脂层的正确的定位，从而简化制造工序。 
根据本发明的第二方面的多层配线基板的制造方法，将没有第二导通孔的第二树脂层层叠在具有第一导通孔的第一树脂层上后，加工第二导通孔，因此不需要将第二树脂层相对于第一树脂层进行正确地对位，从而简化制造工序。再者，能够不受第一导通孔口径影响而以窄间距形成第二导通孔。而且，第一导通孔的加工时产生的污点能够在层叠第二树脂层之前除去，因此能够通过公知方法简单地除去污点，因此能够得到电可靠性高的多层配线基板。 
根据本发明的第三、第四方面的多层配线基板的制造方法，由于相对于第二树脂层压接事先具有配线图案的基板，因此之后无需形成配线图案，能够更容易地实现多层化。 
附图说明
图1是本发明的多层配线基板的第一实施例的剖面图。 
图2A是示出图1所示的多层配线基板的制造工序的前半部分的图。 
图2B是示出图1所示的多层配线基板的制造工序的后半部分的图。 
图3是图1所示的多层配线基板的变形例的剖面图。 
图4是本发明的多层配线基板的第二实施例的部分制造工序图。 
图5是本发明的多层配线基板的第三实施例的制造工序图。 
图6A是示出图5所示的多层配线基板的制造工序的前半部分的图。 
图6B是示出图5所示的多层配线基板的制造工序的后半部分的图。 
图7是本发明的多层配线基板的第四实施例的制造工序图。 
图8是本发明的多层配线基板的第五实施例的制造工序图。 
图9是本发明的多层配线基板的第六实施例的制造工序图。 
图10是本发明的多层配线基板的第七实施例的部分制造工序图。 
图11A是示出现有的多层配线基板的制造工序的前半部分的图。 
图11B是示出现有的多层配线基板的制造工序的后半部分的图。 
图12是示出现有的多层配线基板的结构的剖面图。 
符号说明： 
A～F多层配线基板 
1芯基板 
2安装用焊盘 
3、4导通孔用焊盘 
5导通孔 
6导电膏 
7电路部件 
10树脂层(第一树脂层) 
11导通孔 
12导电膏 
20粘结层(第二树脂层) 
21导通孔 
22保护膜 
23贯导通孔 
40载体 
41导通孔用焊盘 
42安装有焊盘 
43凸部 
50芯基板 
52a安装用焊盘 
52b导通孔用焊盘 
57电路部件 
60树脂层(第一树脂层) 
61导通孔 
62导电膏 
70粘结层(第二树脂层) 
71导通孔 
72保护膜 
73贯导通孔 
80金属箔 
81配线图案 
具体实施方式
以下，参照实施例，说明本发明的优选实施方式。 
实施例1 
图1是本发明的多层配线基板的第一实施例的剖面图。本实施例的多层配线基板A构成作为在内部内藏有电路部件的部件内藏模块。 
多层配线基板A由三层结构形成。最下层(第一层)是配线完成芯基板(例如LTCC基板)50，其表背面及内部形成有配线图案52、53、54。配线图案中，表面的配线图案52具有用于安装电路部件的安装用焊盘52a和导通孔用焊盘52b。背面的配线图案53是端子电极用。表面的配线图案52与内部的配线图案54之间、内部的配线图案54与背面的配线图案53之间形成有导通孔导体55，配线图案52、53、54相互电连接。导通孔导体55如公知那样通过在导通孔内填充导电膏并使其硬化而形成。电路部件57通过焊料58安装在芯基板50的安装用焊盘52a上。此外，也可以在安装用焊盘52a的周围适当形成阻焊剂(未图示)。在图1中，示出了电路部件57为两端子的芯片部件的例子，但是也可以是多端子的电子部 件(例如集成电路)。安装方法并不局限于钎焊，也可以使用公知的任意的方法。 
电路部件57埋设在中间层即树脂层(第一树脂层)60中。树脂层60由环氧树脂或酚醛树脂等热硬化性树脂、在热硬化性树脂中混合有无机填料的混合物、或使热硬化性树脂浸渍在玻璃纤维或碳纤维中的复合材料形成的基板构成。在与芯基板50的导通孔用焊盘52b相对应的树脂层60的位置上沿厚度方向形成导通孔61，在该导通孔61内填充、硬化有导电膏62。该导通孔61通过激光加工形成。 
最上层是薄壁的粘结层(第二树脂层)70。粘结层70的材质使用与树脂层60同种的材质即可。与树脂层60的导通孔61相对应的粘结层70的位置上形成有与导通孔61连通的导通孔71，该导通孔71内也与导通孔61连续地填充、硬化有导电膏62。粘结层70的上表面上以与导电膏62相接的方式形成有配线图案81。其结果是，粘结层70上的配线图案81和芯基板50的表面的导通孔用焊盘52b经由树脂层60的导通孔导体电连接。 
在图1的多层配线基板A中，使用了多层结构的LTCC基板作为芯基板50，但是并不局限于此，也可以使用印制配线板那样的电路基板。这种情况下，优选，表背具备电极，所述电极经由导通孔导体连接。 
接下来，参照图2A及图2B，说明由所述结构形成的多层配线基板A的制造方法的一例。图2A表示制造工序的前半部分，图2B表示制造工序的后半部分。在此，说明子基板状态的多层配线基板A的制造方法，但是实际上是在集合基板状态下进行制造而之后分割成子基板。 
如图2A的(a)所示，准备芯基板50，事先在安装用焊盘52a上安装电路部件57。另一方面，准备与该芯基板50不同的未硬化状态的树脂层60。所谓未硬化状态是半硬化(例如B阶)状态或比其柔软的状态。 
接下来，如图2A的(b)所示，在芯基板50上层叠并压接比电路部件57的高度厚的树脂层60。压接树脂层60时，软化了的树脂进入电路部件57与芯基板50之间的间隙，电路部件57埋设在树脂层60中。此外，若在压接时进行真空冲压，则能够防止树脂层60内部产生气泡或空洞，树脂的填充更容易。通过与树脂层60的压接同时或在压接后进行加热， 树脂层60硬化，芯基板50与树脂层60形成一体。此时的温度为例如180℃～200℃左右，压力为例如0.5MPa～5.0MPa左右为好。通过底面上具有安装用焊盘52a和导通孔用焊盘52b的树脂层60形成第一树脂层。 
接下来，如图2A的(c)所示，从硬化后的树脂层60的上方照射激光，加工以导通孔用焊盘52b为底面的有底的导通孔61。激光加工时，由于激光的能量越朝向导通孔61的底面越衰减，因此导通孔61的形状成为朝向下方缩径的锥状。尤其是树脂层60的厚度由于埋设电路部件57的关系而变厚时，导通孔61的开口部的口径有变大的倾向。激光加工后，为了清洗导通孔底面，进行表面沾污去除处理。尤其在埋设部件时，由于导通孔深度变深，因此在干式的等离子处理等中无法有效地除去污点。这种情况下，湿式的表面沾污去除处理有效。 
接下来，如图2A的(d)所示，在形成有导通孔61的树脂层60的上表面上配置由PET膜等保护膜72包裹的未硬化的粘结层70，带有热量和压力进行压接。此时的温度是例如50℃～120℃左右的粘结层70未硬化的温度，压力为0.5MPa～5.0MPa左右为好。作为粘结层70，能够使用厚度10～50μm的薄层的半硬化树脂片。粘结层70及保护膜72上预先形成有在表背方向上贯通的导通孔71、73，压接粘结层70及保护膜72时，使用销钉定位等公知的方法进行对位，以使导通孔71、73与导通孔61及导通孔用焊盘52b正确对应。导通孔71、73并不局限于激光加工，也可以通过冲孔或钻孔加工等公知的方法进行加工。导通孔71、73的口径可以与导通孔61的开口部的口径相同，但是也可以形成为具有比导通孔61的开口部的口径小的孔。因此，能够与芯基板50的导通孔用焊盘52b相对应地以窄间距形成导通孔71、73。由于粘结层70由未硬化的热硬化性树脂构成，因此将粘结层70压接在硬化的树脂层60上时，紧密地密接。 
图2B的(a)示出在树脂层60的上表面粘贴有粘结层70及保护膜72的状态下，通过真空印刷将导电膏62一并填充到导通孔61及导通孔71、73内的情况。此时，刮板74沿保护膜72的背面滑动，因此不会损伤粘结层70。 
图2B的(b)是在导通孔61、71、73内填充了导电膏62后剥离保护膜72的状态。在该状态下，导电膏62的一部分在粘结层70上鼓起保护 膜72的厚度。 
图2B的(c)是示出在图2B的(b)中作成的粘结层70的上表面上焊接铜箔等金属箔80的状态。此时，金属箔80压接在粘结层70的整面上，因此不需要进行正确的定位。粘结层70为未硬化状态，导电膏62也为未硬化状态，因此通过压接金属箔80，金属箔80相对于粘结层70及导电膏62无间隙地密接固定。压接时，优选，施加180℃～200℃左右的温度、0.5MPa～5.0MPa左右的压力，并同时进行粘结层70和导电膏62的硬化。 
粘结层70和导电膏62硬化后，如图2B的(d)所示，通过图案形成金属箔80，能够形成与硬化后的导电膏62电导通的配线图案81。金属箔80的图案形成方法可以使用公知的方法。如此，完成图1所示的多层配线基板A。由于在导通孔61、71内一并填充有导电膏62，因此能够使导电材料从导通孔61到导通孔71均匀地分散，能够减小阻抗值。 
图3是第一实施例的多层配线基板A的变形例。在该配线基板B中，不仅在芯基板50的上表面而且在下表面侧也安装电路部件57a，以埋设该电路部件57a的方式在芯基板50的下表面侧形成树脂层60a。再者，在下表面侧的树脂层60a的下表面形成粘结层70a，在该粘结层70a的表面上形成配线图案81a。配线图案81a通过填充、硬化在导通孔内的导电膏62a与芯基板50的下表面的电极53电连接。这种情况下，能够在芯基板50的两面上安装电路基板57、57a，因此能够得到更高功能的模块。 
实施例2 
图4示出多层配线基板的制造方法的第二实施例。对与第一实施例的对应部分附加相同符号，省略重复说明。图4取代图2A的工序(d)。在图2A的(d)中，在树脂层60上粘贴有预先形成有导通孔71、73的粘结层70及保护膜72，但是在图4的(a)中粘贴未形成导通孔的粘结层70及保护膜72。因此，不需要粘结层70及保护膜72对树脂层60的对位。 
在图4的(b)中，在与导通孔61及导通孔用焊盘52b相对应的位置上照射激光，在粘结层70及保护膜72上形成导通孔71、73。由于形成导通孔71、73而污点附着在导通孔71的内壁上，但是由于粘结层70非常薄，因此污点量少。而且，树脂层60的导通孔61的加工时产生的污点在 层叠粘结层70之前除去。因此，污点对可靠性降低的影响微不足道。导通孔71、73的位置不是与导通孔61对合而是与芯基板50的导通孔用焊盘52b的间距对合即可，导通孔71、73的口径也可以小于导通孔61的开口部的口径。此后的工序与图2B相同，最终的多层配线基板的结构也与第一实施例相同。 
实施例3 
图5是本发明的多层配线基板的第三实施例的剖面图。本实施例的多层配线基板C构成作为在内部内藏有电路部件的部件内藏模块。 
多层配线基板C是层叠了五层树脂层的部件。最上层、第三层及最下层的树脂层1是配线完成芯基板(例如印制配线板)，其表背面上以规定的间距形成有配线图案2～4。配线图案中，表面上形成有用于安装电路部件的安装用焊盘2和导通孔用焊盘3，背面上的与所述导通孔用焊盘3相对应的位置上形成有导通孔用焊盘4。表背的导通孔用焊盘3、4之间形成有导通孔5，通过在该导通孔5内填充导电膏6并使其硬化，而将导通孔用焊盘3、4电连接。电路部件7通过焊料8安装在第三层和最下层的芯基板1的安装用焊盘2上。此外，也可以在安装用焊盘2的周围适当形成阻焊剂(未图示)。也可以在最上层的芯基板1的安装用焊盘2上安装电路部件7。在图5中，示出了电路部件7为两端子的芯片部件的例子，但是也可以是多端子的电子部件(例如集成电路)。 
电路部件7埋设在第二层和第四层的树脂层(第一树脂层)10中。该树脂层10由环氧树脂或酚醛树脂等热硬化性树脂、在热硬化性树脂中混合有无机填料的混合物、或使热硬化性树脂浸渍在玻璃纤维或碳纤维中的复合材料形成的基板构成。在芯基板1的与导通孔用焊盘3、4相对应的树脂层10的位置上沿厚度方向形成导通孔11，在该导通孔11内填充、硬化有导电膏12。该导通孔11通过激光加工形成。 
最上层的芯基板1和第二层的树脂层10经由粘结层(第二树脂层)20层叠固定，第三层的芯基板1和第四层的树脂层10经由粘结层(第二树脂层)20层叠固定。粘结层20优选通过与树脂层10同质的热硬化性树脂构成。与树脂层10的导通孔11相对应的粘结层20的位置上形成有与导通孔11连通的导通孔21，该导通孔21内也连续地填充有导电膏12。 其结果是，以树脂层10及粘结层20(第二树脂层)为中间而使其上下两侧的芯基板1的导通孔用焊盘3、4相互电连接。 
在图5的多层配线基板C中，作为最上层、第三层及最下层的基板1，使用了相同形状的芯基板，但是并不局限于此，也可以使用不同结构的芯基板。这种情况下，为了连接表背的电极，优选形成导通孔5。同样地，第二层和第四层的树脂层10也为相同结构，但是也可以为互不相同的结构。导通孔11、21也并不局限于设置在多层配线基板C的周缘部，也可以设置在中央部。 
接下来，参照图6A及图6B，说明由所述结构形成的多层配线基板C的制造方法的一例。图6A表示制造工序的前半部分，图6B表示制造工序的后半部分。在此，说明子基板状态的多层配线基板C的制造方法，但实际上是在集合基板状态下进行制造而之后分割成子基板。 
如图6A的(a)所示，准备芯基板1，事先在安装用焊盘2上安装电路部件7。芯基板1通过公知的印制配线技术作成。另一方面，准备与该芯基板1不同的未硬化状态的树脂层10。所谓未硬化状态是半硬化(例如B阶)状态或比其柔软的状态。 
接下来，如图6A的(b)所示，在基板1上层叠并压接比部件高度厚的树脂层10。压接树脂层10时，软化了的树脂进入电路部件7与芯基板1之间的间隙，电路部件7埋设在树脂层10中。通过与树脂层10的压接同时或在压接后进行加热，树脂层10硬化，芯基板1与树脂层10形成一体。通过底面上具有安装用焊盘2和导通孔用焊盘3的树脂层10形成第一树脂层。 
接下来，如图6A的(c)所示，从硬化后的树脂层10的上方照射激光，加工以导通孔用焊盘3为底面的有底的导通孔11。激光加工时，由于激光的能量越朝向导通孔11的底面越衰减，因此导通孔11的形状成为朝向下方缩径的锥状。 
接下来，如图6A的(d)所示，在形成有导通孔11的树脂层10的上表面上配置由保护膜22包裹的粘结层20，带有热量和压力进行压接。粘结层20及保护膜22上预先形成有在表背方向上贯通的导通孔21、23，压接粘结层20及保护膜22时，使用销钉定位等公知的方法进行对位，以使 导通孔21、23与导通孔11及导通孔用焊盘3正确对应。导通孔21、23的口径可以形成为具有比导通孔11的开口部的口径小的孔，因此，能够与芯基板1的导通孔用焊盘3相对应而以窄间距形成导通孔21、23。由于粘结层20由未硬化的热硬化性树脂构成，因此将粘结层20压接在硬化后的树脂层10上时，紧密地密接。 
图6B的(a)示出在树脂层10的上表面粘贴有粘结层20及保护膜22的状态下，使用刮板24将导电膏12一并填充到导通孔11及导通孔21、23内的情况。此时，刮板24沿保护膜22的背面滑动，因此不会损伤粘结层20。 
图6B的(b)是在导通孔11、21、23内填充有导电膏12后剥离保护膜22的状态。在该状态下，导电膏12的一部分在粘结层20上鼓起保护膜22的厚度。 
图6B的(c)是示出将图6B的(b)的工序中作成的层叠体配置成第一级和第二级，在最上方配置芯基板1，在通过销钉定位使它们对合的状态下进行压接、接合的工序。第一级和第二级的层叠体的上表面上具有未硬化的粘结层20，未硬化的导电膏12露出。因此，压接接合三者时，粘结层20与芯基板1的下表面密接，同时，导电膏12与导通孔用焊盘4密接。尤其是，由于导电膏12的一部分从粘结层20的上表面鼓起，因此与导通孔用焊盘4的密接性提高。通过同时进行粘结层20和导电膏12的硬化，完成图5所示的多层配线基板C。由于在导通孔11、21内一并填充有导电膏12，因此能够使导电材料从导通孔11到导通孔21均匀分散，从而不会导致阻抗值的增大。 
此外，作为取代图6A的工序(d)的方法，也可以与图4相同地，粘贴未形成导通孔的粘结层20及保护膜22，然后，对与导通孔11及导通孔用焊盘3相对应的位置照射激光，在粘结层20及保护膜22上形成导通孔21、23。 
实施例4 
图7示出多层配线基板的制造方法的第四实施例。对与第三实施例相对应的部分附加相同符号，省略重复说明。在本实施例中，如图7的(a)所示，在由金属板或树脂膜等构成的载体30上形成配线图案即安装用焊盘31和导通孔用焊盘32，在安装用焊盘31上安装电路部件7。这种情况的配线图案31、32也可以在例如载体30上粘贴铜箔等金属箔并通过以公知的方法进行图案化而形成，也可以通过在载体30上实施电镀而形成配线图案31、32。 
接下来，如图7的(b)所示，在载体30上重叠并压接未硬化的树脂层10，通过使其硬化，而将电路部件7埋设在树脂层10中。接下来，如图7的(c)所示，从硬化后的树脂层10的上方照射激光，加工以导通孔用焊盘32为底面的有底的导通孔11。接下来，如图7的(d)所示，在形成有导通孔11的树脂层10的上表面上压接由保护膜22包裹的粘结层20，并将导电膏12一并填充到树脂层10的导通孔11和粘结层20及保护层22的导通孔21、23内。此外，导通孔21、23可以在将粘结层20及保护膜22压接到树脂层10上之前形成在粘结层20及保护膜22上，也可以在将粘结层20及保护膜22压接到树脂层10上之后形成在粘结层20及保护膜22上。然后，如图7的(e)所示，从粘结层20剥离保护膜22，并且从树脂层10剥离载体30。此外，载体30的剥离也可以不必在(e)阶段进行，而只要在(b)中树脂层10硬化之后进行即可。通过剥离载体30，配线图案31、32在树脂层10的下表面露出。 
接下来，对图7的(e)中形成的层叠体进行双层重叠，并且在最上方配置芯基板1，对它们进行一并加压、加热(参照图7的(f))。由此，使粘结层20和导电膏12同时硬化，完成图7的(g)所示的多层配线基板D。在该多层配线基板D的情况下，由于多个树脂层10之间未夹设芯基板1，因此与第三实施例的多层配线基板C相比，能够构成为薄型。 
实施例5 
图8示出多层配线基板的制造方法的第五实施例。对与第三实施例的对应部分附加相同符号，省略重复说明。在本实施例中，如图8的(a)所示，准备在芯基板1上形成树脂层10，在树脂层10上形成粘结层20，而且在导通孔11、21内填充有导电膏12的状态的层叠体(参照图6B的(b))，并且准备在表面上形成有与导通孔11、21相对应的配线图案41和安装用的配线图案42的载体40。导电膏12突出为支承粘结层20的背面的保护膜的厚度。此外，也可以将配线图案41、42的表面形成为粗糙面。作为载体40，可以使用树脂膜，也可以使用金属薄板，但是优选具有挠性。 
接下来，如图8的(b)所示，将载体40压接在粘结层20上。此时，配线图案41、42从载体40稍突出，导电膏12也从粘结层20突出，因此配线图案41和导电膏12彼此强烈地压接。而且，配线图案41、42也与粘结层20无间隙地压接。在该加压状态下使粘结层20及导电膏12热硬化。然后，通过剥离载体40，能够得到图8的(c)那样的多层配线基板E。剥离时，若配线图案41、42的表面形成为粗糙面，则将载体40压接在粘结层20上时能够抑制图案偏移，并且与硬化后的粘结层20的结合力高，在剥离载体40时配线图案41、42与载体40一起剥离的可能性小。 
实施例6 
图9示出多层配线基板的制造方法的第六实施例。该实施例是第五实施例的变形例，在配线图案41上形成有能够插入导通孔11、21中的凸部43。作为凸部43的形成方法，例如将铜箔粘贴在载体40的表面上，在该铜箔的表面形成电镀抗蚀剂，通过光刻技术在电镀抗蚀剂上形成开口部，然后通过电解电镀在开口部生成金属电镀膜，由此能够形成凸部43。而且，例如也可以将铜箔粘贴在载体40的表面上，在铜箔的表面形成防蚀涂层，通过利用蚀刻液除去未形成该防蚀涂层的部位的铜箔，形成凸部43。凸部43的高度优选10～50μm左右。进一步优选凸部43的高度高于粘结层20的厚度。 
这种情况下，如图9的(b)所示，凸部43插入导通孔11、21中，导通孔11成为引导，通过锚效果，能够对每个配线基板单元附加自动对准功能，能够进行转印精度更高的配线形成。通过该自动对准功能的附加，只要是某种程度的精度就能在所希望的位置进行补正，因此也可以是容易引起位置偏移且低刚性的载体40。由此，在薄层树脂等上进行压接时，能够改善向基体材料的随动性，均匀地进行压接。通过凸部43的锚效果，能够防止载体40与树脂层10的横向错位，并且通过使凸部43没入导电膏12内而增加与浆糊12的接触面积，而且浆糊12的内压上升，浆糊12的密度升高，因此能够降低电阻值。粘结层20及导电膏12硬化后，通过剥离载体40，得到多层配线基板F。此时，由于凸部43没入在导电膏12 内，因此配线图案41与导电膏12的结合力变高，能够防止配线图案41与载体40一起剥离。 
实施例7 
图10示出多层配线基板的制造方法的第七实施例。该实施例变更了第六实施例的一部分。首先，如图10的(a)所示，预先在硬化后的树脂层10的上表面上形成凹部13，在其上配置粘结层20。在配置了粘结层20的状态下，凹部13可以是空洞，也可以由粘结层20充满。在载体40上的配线图案42上预先形成能够与凹部13嵌合的凸部44。配线图案42与凸部44加在一起的高度高于粘结层20的厚度且低于凹部13的深度为好。该凸部44也能够以与第六实施例的凸部43相同的方法形成。 
图10的(b)示出将载体40压接在粘结层20上的状态。将载体40压接在粘结层20上时，凸部44由凹部13引导并与其嵌合，因此通过其自动对准功能，能够防止配线图案42的偏移。而且，粘结层20的一部分被凸部44按压，填充到凹部13内，因此凹部13由粘结层20无间隙地充满。 
本发明并不局限于所述实施例。例如，也可以组合第一实施例～第七实施例的制造方法而构成不同结构的多层配线基板。而且，在图9的实施例中，载体上贴设的配线图案的露出面上形成有凸部，但是也可以例如图6B的(c)所示，在层叠多个层叠体时，在与导电膏相对向的基板的下表面的导通孔用焊盘上形成凸部，并将其埋设在导电膏中。 

Claims (8)

1.一种多层配线基板的制造方法，包括：
准备硬化状态的第一树脂层的第一工序，该第一树脂层具有导体图案并形成有以该导体图案为底面的有底的第一导通孔；
准备未硬化状态的第二树脂层的第二工序，该第二树脂层在与所述第一导通孔相对应的位置上形成有贯通的第二导通孔；
以使所述第一导通孔与第二导通孔连续的方式层叠所述第一树脂层和第二树脂层的第三工序；
同时向所述第一导通孔和第二导通孔填充导电膏的第四工序；
相对于在所述第二导通孔内填充有导电膏的所述第二树脂层，以与所述导电膏相接触的方式压接金属箔的第五工序；
在第五工序后，使所述第二树脂层和所述导电膏硬化的第六工序；
将所述金属箔形成图案，形成与在所述第二导通孔内硬化后的导电膏电导通的配线图案的第七工序，
所述第二导通孔的口径小于所述第一导通孔的开口直径。
2.一种多层配线基板的制造方法，包括：
准备硬化状态的第一树脂层的第一工序，该第一树脂层具有导体图案并形成有以该导体图案为底面的有底的第一导通孔；
在所述第一树脂层的上表面层叠未硬化状态的第二树脂层的第二工序；
在第二工序后，在所述第二树脂层上形成与所述第一导通孔相对应的第二导通孔的第三工序；
同时向所述第一导通孔和第二导通孔填充导电膏的第四工序；
相对于在所述第二导通孔内填充有导电膏的所述第二树脂层，以与所述导电膏相接触的方式压接金属箔的第五工序；
在第五工序后，使所述第二树脂层和所述导电膏硬化的第六工序；
将所述金属箔形成图案，形成与在所述第二导通孔内硬化后的导电膏电导通的配线图案的第七工序，
所述第二导通孔的口径小于所述第一导通孔的开口直径。
3.一种多层配线基板的制造方法，包括：
准备硬化状态的第一树脂层的第一工序，该第一树脂层具有导体图案并形成有以该导体图案为底面的有底的第一导通孔；
准备未硬化状态的第二树脂层的第二工序，该第二树脂层在与所述第一导通孔相对应的位置上形成有贯通的第二导通孔；
以使所述第一导通孔与第二导通孔连续的方式层叠所述第一树脂层和第二树脂层的第三工序；
同时向所述第一导通孔和第二导通孔填充导电膏的第四工序；
将表面上具有配线图案的基板以使填充到所述第二导通孔内的导电膏与所述配线图案相接触的方式相对于所述第二树脂层进行压接的第五工序；
在第五工序后，使所述第二树脂层和所述导电膏硬化的第六工序，
所述第二导通孔的口径小于所述第一导通孔的开口直径。
4.一种多层配线基板的制造方法，包括：
准备硬化状态的第一树脂层的第一工序，该第一树脂层具有导体图案并形成有以该导体图案为底面的有底的第一导通孔；
在所述第一树脂层的上表面层叠未硬化状态的第二树脂层的第二工序；
在第二工序后，在所述第二树脂层上形成与所述第一导通孔相对应的第二导通孔的第三工序；
同时向所述第一导通孔和第二导通孔填充导电膏的第四工序；
将表面上具有配线图案的基板以使填充到所述第二导通孔内的导电膏与所述配线图案相接触的方式相对于所述第二树脂层进行压接的第五工序；
在第五工序后，使所述第二树脂层和所述导电膏硬化的第六工序，
所述第二导通孔的口径小于所述第一导通孔的开口直径。
5.根据权利要求3或4所述的多层配线基板的制造方法，其特征在于，
所述基板为载体，在所述第二树脂层上压接所述载体，在使所述第二树脂层和所述导电膏硬化的第六工序结束后，剥离所述载体。
6.根据权利要求3或4所述的多层配线基板的制造方法，其特征在于，
在所述第五工序中，在所述配线图案的露出面上形成有凸部，在将所述基板压接在所述第二树脂层上时，将所述凸部插入所述第二导通孔。
7.根据权利要求1～4中任一项所述的多层配线基板的制造方法，其特征在于，
在所述第一工序中，在表面上形成有导体图案的基体材料的表面上压接未硬化树脂层后，通过使该未硬化树脂层硬化而形成第一树脂层，通过对所述第一树脂层进行激光加工，形成以所述导体图案为底面的第一导通孔。
8.根据权利要求7所述的多层配线基板的制造方法，其特征在于，
在所述第一工序中，在所述导体图案上安装电路部件，在将所述电路部件埋设在未硬化状态的树脂层中之后，通过使该树脂层硬化，得到内藏有所述电路部件的所述第一树脂层。
CN2008801225255A 2007-12-25 2008-12-19 多层配线基板的制造方法 Expired - Fee Related CN101911847B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-331339 2007-12-25
JP2007331339 2007-12-25
PCT/JP2008/073173 WO2009081853A1 (ja) 2007-12-25 2008-12-19 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
CN101911847A CN101911847A (zh) 2010-12-08
CN101911847B true CN101911847B (zh) 2012-07-18

Family

ID=40801154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801225255A Expired - Fee Related CN101911847B (zh) 2007-12-25 2008-12-19 多层配线基板的制造方法

Country Status (5)

Country Link
US (1) US8419884B2 (zh)
JP (1) JP4434315B2 (zh)
CN (1) CN101911847B (zh)
DE (1) DE112008003532T5 (zh)
WO (1) WO2009081853A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5262188B2 (ja) * 2008-02-29 2013-08-14 富士通株式会社 基板
JP2010205851A (ja) * 2009-03-02 2010-09-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法、並びに電子装置
JP5672675B2 (ja) * 2009-08-20 2015-02-18 株式会社村田製作所 樹脂多層基板
JP2011044523A (ja) * 2009-08-20 2011-03-03 Murata Mfg Co Ltd 樹脂多層基板及び該樹脂多層基板の製造方法
WO2011024790A1 (ja) * 2009-08-24 2011-03-03 株式会社村田製作所 樹脂多層基板及び該樹脂多層基板の製造方法
JP5229401B2 (ja) * 2009-12-09 2013-07-03 株式会社村田製作所 電子部品内蔵樹脂基板および電子回路モジュール
US8716867B2 (en) 2010-05-12 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Forming interconnect structures using pre-ink-printed sheets
US8697541B1 (en) * 2010-12-24 2014-04-15 Ananda H. Kumar Methods and structures for preparing single crystal silicon wafers for use as substrates for epitaxial growth of crack-free gallium nitride films and devices
WO2013038468A1 (ja) * 2011-09-12 2013-03-21 株式会社メイコー 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板
JP5516536B2 (ja) * 2011-09-14 2014-06-11 株式会社村田製作所 電子部品モジュールの製造方法
US9265147B2 (en) 2012-11-14 2016-02-16 Fujikura Ltd. Multi-layer wiring board
JP5789872B2 (ja) * 2012-11-14 2015-10-07 株式会社フジクラ 多層配線基板
TWI565378B (zh) * 2012-12-31 2017-01-01 三星電機股份有限公司 電路板及其製造方法
KR102240704B1 (ko) * 2014-07-15 2021-04-15 삼성전기주식회사 패키지 기판, 패키지 기판의 제조 방법 및 이를 이용한 적층형 패키지
KR102268388B1 (ko) * 2014-08-11 2021-06-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
WO2016189951A1 (ja) * 2015-05-26 2016-12-01 株式会社村田製作所 フィルタ装置
JP6423313B2 (ja) * 2015-05-26 2018-11-14 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子装置
JP7182856B2 (ja) * 2017-05-11 2022-12-05 大日本印刷株式会社 配線基板及びその製造方法
JP6863244B2 (ja) * 2017-11-20 2021-04-21 株式会社村田製作所 電子部品および電子部品の製造方法
CN213126630U (zh) * 2018-12-13 2021-05-04 株式会社村田制作所 树脂基板以及电子设备
CN110190002B (zh) 2019-07-04 2021-01-12 环维电子(上海)有限公司 一种半导体组件及其制造方法
JP7364383B2 (ja) * 2019-07-19 2023-10-18 株式会社 大昌電子 プリント配線板の製造方法
WO2021146894A1 (zh) * 2020-01-21 2021-07-29 鹏鼎控股(深圳)股份有限公司 内埋电子元件的电路板及制作方法
CN115023056A (zh) * 2022-05-30 2022-09-06 青岛歌尔微电子研究院有限公司 封装产品的选择性封装方法
US20240049397A1 (en) * 2022-08-08 2024-02-08 Reophotonics, Ltd. Methods to fill through-holes of a substrate with metal paste
CN119487596A (zh) * 2022-09-26 2025-02-18 株式会社村田制作所 电容器元件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124380A (ja) * 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュールおよびその製造方法
CN1568135A (zh) * 2003-06-13 2005-01-19 华通电脑股份有限公司 多层印刷电路板制造方法及所形成的层间导通结构
JP2005064447A (ja) * 2003-07-30 2005-03-10 Dainippon Printing Co Ltd 多層配線基板およびその製造方法
JP2005159074A (ja) * 2003-11-27 2005-06-16 Matsushita Electric Works Ltd 内層側に凸出部のあるビアホール接続用の電極

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936551A (ja) 1995-05-15 1997-02-07 Ibiden Co Ltd 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP2005039227A (ja) * 2003-07-03 2005-02-10 Matsushita Electric Ind Co Ltd 半導体内蔵モジュールとその製造方法
JP2005064446A (ja) * 2003-07-25 2005-03-10 Dainippon Printing Co Ltd 積層用モジュールの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124380A (ja) * 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュールおよびその製造方法
CN1568135A (zh) * 2003-06-13 2005-01-19 华通电脑股份有限公司 多层印刷电路板制造方法及所形成的层间导通结构
JP2005064447A (ja) * 2003-07-30 2005-03-10 Dainippon Printing Co Ltd 多層配線基板およびその製造方法
JP2005159074A (ja) * 2003-11-27 2005-06-16 Matsushita Electric Works Ltd 内層側に凸出部のあるビアホール接続用の電極

Also Published As

Publication number Publication date
DE112008003532T5 (de) 2010-11-25
JP4434315B2 (ja) 2010-03-17
WO2009081853A1 (ja) 2009-07-02
US8419884B2 (en) 2013-04-16
JPWO2009081853A1 (ja) 2011-05-06
US20100236698A1 (en) 2010-09-23
CN101911847A (zh) 2010-12-08

Similar Documents

Publication Publication Date Title
CN101911847B (zh) 多层配线基板的制造方法
CN101175378B (zh) 制造电路板的方法
US7886433B2 (en) Method of manufacturing a component-embedded PCB
CN101199242B (zh) 电路板结构的制造方法和电路板结构
KR100867148B1 (ko) 인쇄회로기판 및 그 제조방법
US8618424B2 (en) Multilayer wiring substrate and method of manufacturing the same
US20090242238A1 (en) Buried pattern substrate
CN102656956B (zh) 柔性印刷电路板及其制造方法
CN102111968A (zh) 多层布线基板的制造方法及多层布线基板
US10743422B2 (en) Embedding a component in a core on conductive foil
TW201349957A (zh) 多層電路板及其製作方法
KR100820633B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
KR100857165B1 (ko) 회로기판 제조방법
JP2016134622A (ja) エンベデッドエンベデッド基板及びエンベデッド基板の製造方法
JP2006165496A (ja) ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法
JP4843707B2 (ja) 印刷回路基板及びその製造方法
KR100726238B1 (ko) 다층 인쇄회로기판 제조방법
CN114900994B (zh) 一种埋入线路式电路板及其制备方法
KR100796981B1 (ko) 인쇄회로기판 제조방법
KR100797669B1 (ko) 인쇄회로기판 및 그 제조방법
JP2007299943A (ja) 多層配線基板及びその製造方法
KR102772096B1 (ko) 패키지 기판 제조용 캐리어판, 패키지 기판 구조 및 이의 제조 방법
EP2630652B1 (en) Method of manufacturing printed circuit boards having vias with wrap plating
CN118450635A (zh) 一种埋置线路板上的盲孔连通加工方法
JP2007311723A (ja) 多層回路基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120718

CF01 Termination of patent right due to non-payment of annual fee