JP2005039227A - 半導体内蔵モジュールとその製造方法 - Google Patents

Abstract

【課題】 半導体内蔵モジュールにおいて、半導体素子に近接してインナービアを配置することによって、高密度化を図る。
【解決手段】 回路基板（１０３）に形成された第１配線層（１０２ａ）の表面に半導体素子（１０５）を実装した後、封止樹脂を用いた封止工程を行なわずに、予め導電性ペーストで充填された貫通孔（インナービア）（１０４）を有し、且つ半導体素子を収容する開口部を有する電気絶縁性基材、および第２配線層（１０２ｂ）が形成された離型キャリアを積層して加熱加圧することにより、電気絶縁性基材が硬化して成るコア層（１０１）に半導体素子（１０５）が内蔵され、かつ半導体素子（１０５）と第１配線層（１０２ａ）との間に空間（１０７）が形成されたモジュールを得る。
【選択図】図１

Description

本発明は、半導体素子が内蔵されている半導体内蔵モジュールとその製造方法に関する。

近年、電子機器の高性能化および小型化の要求に伴い、半導体の高密度化および高機能化が要望されている。そのため半導体素子や部品を３次元的に実装し、実装面積を縮小する３次元実装技術の開発が盛んに行われている。３次元実装は半導体素子間や部品間の電気配線を短くすることができるので、高周波特性において優れるという利点を有する。以下図面を参照しながら、従来の３次元実装技術を用いて製造した半導体内蔵モジュールの一例を説明する。なお、本明細書において「モジュール」という用語は、単体として機能を有する１つのデバイスだけでなく、１つのデバイスにおける一部の構成をも意味する用語として使用される。

図１８に従来の３次元実装技術を用いて製造した半導体内蔵モジュールの断面図を示す。図１８に示す半導体内蔵モジュールは、電気絶縁性基材であるコア層２０１と、所定の配線パターンに形成された配線層２０２と、コア層２０１の両側に位置する配線層２０２同士を電気的に接続する、貫通孔内に導電性樹脂が充填されて成るインナービア２０４と、回路基板２０３と、コア層２０１の内部に配置され、配線層２０２と電気的に接続している半導体素子２０５とを含む。半導体素子２０５は配線層２０２の上にフリップチップ実装されており、半導体素子に形成された突起状電極２０６を介して電気的に接続している。半導体素子２０５が実装されている配線層２０２は、電気絶縁層２０８、電気絶縁層２０８の他方の表面に位置する配線層、および配線層同士を接続するインナービア２０９とともに、両面基板２０３を構成している。半導体素子２０５の機能素子形成面（即ち、回路等、当該素子の機能を発揮するために必要な要素が位置している面）と配線層２０２との間には、封止樹脂２１６が充填されている。この封止樹脂２１６は半導体素子２０５の端面部分よりはみ出しており、図示した矢印ａの方向から見ると、その外縁は半導体素子２０５の外縁の周囲を取り囲むものとして観察される（特開２００１−２４４６３８号公報（特許文献１）参照）。

また、近年、携帯電話、パソコンおよびセンサ等の多機能化に伴い、これらの装置に撮像装置がしばしば搭載される。これらの装置は、より小型および軽量であることが求められている。そのために、撮像装置そのものを小型化および軽量化するために、半導体撮像素子を用いて組み立てたモジュールも提案されている。例えば、特開２００１−２４５１８６号公報（特許文献２）には、脚部とこの脚部に設けられた筒状の胴部とを有する立体プリント基板を備え、前記脚部の裏面に半導体素子を装着し、前記胴部の内部に前記撮像素子に光を入射させるためのレンズを保持した撮像装置が提案されている。

特開２００１−２４４６３８号公報 特開２００１−２４５１８６号公報

上記の構成を有する半導体内蔵モジュールは、半導体素子を、例えば、回路基板等に形成された配線層の上に実装した後、これに予めインナービアが形成された電気絶縁性基材を積層し、加熱加圧により、半導体素子を電気絶縁性基材に埋設させる方法により製造される。そのような製造方法は、インナービアの貫通孔内に導電性樹脂を充填する工程が簡易に実施できる、ならびにインナービアを形成する工程を広い範囲から選択できるという利点を有する。しかしながら、この製造方法を用いる場合には、封止樹脂が半導体素子の端面部分からはみ出ている部分にインナービアを配置することができない。これは、電気絶縁性基材を積層する際に、インナービアを、その形状を崩すことなく、封止樹脂がはみでている部分に貫通させることができず、その結果、配線層同士を良好に接続できなくなることによる。また、封止樹脂がはみでている部分には、受動部品を配置することもできない。このように、半導体素子からはみ出た封止樹脂は、インナービアおよび受動部品等を配置できる面積を減少させる。その結果、所定の数および寸法のインナービアおよび受動部品等を配置すべき場合には、半導体内蔵モジュールの面積を大きくせざるを得ず、電子機器の小型化という要請に反しているという課題があった。

上記課題を解決するため検討した結果、従来、図１８に示すように封止樹脂の外縁が半導体素子の外縁からはみ出るようにするのは、半導体を内蔵しない、いわゆる表面実装の技術をそのまま半導体内蔵モジュールの製造に適用していることによることが判った。表面実装の場合には、半導体素子と基板との間の固定を強固なものとして、実装信頼性を向上させる必要がある。しかしながら、半導体素子を内蔵する場合には、最終的に得られるモジュールにおいては半導体素子全体が電気絶縁性基材であるコア層に囲まれて強固に固定されるので、封止樹脂を使用しなくとも、実用上問題のないことが判った。

本発明はかかる知見に基づいてなされたものであり、下記の構成を有する半導体内蔵モジュールを提供する。即ち、本発明は、
無機質フィラーおよび熱硬化性樹脂を含む電気絶縁性のコア層と、
当該コア層の両面に形成された第１配線層および第２配線層と、
当該コア層内に形成され、当該配線層同士を電気的に接続するインナービアと、
当該コア層内に内蔵された半導体素子
とを有する半導体内蔵モジュールであって、少なくとも第１配線層が１もしくは複数の電気絶縁層および／または１もしくは複数の配線層とともに回路基板を形成しており、半導体素子がフリップチップ実装により、この第１配線層に接続されており、半導体素子の機能素子形成面と回路基板の第１配線層が位置する表面との間に空間（または間隙）が形成されている半導体内蔵モジュールを提供する。ここで、回路基板の第１配線層が位置する表面は、回路基板の表面に配線が存在する部分では、第１配線層の表面であり、配線が存在しない部分では電気絶縁層の表面である。より厳密に言えば、この空間は、半導体素子の機能素子形成面と、回路基板の回路基板の第１配線層が位置する表面と、コア層とによって規定されている空間である。より具体的には、この空間は、厚さ方向の寸法が、半導体素子の機能素子形成面と回路基板の第１配線層が位置する表面の間の距離により規定され、面方向の寸法が当該２つの面の間の領域に流れ込むコア層により規定される空間である。

この半導体内蔵モジュール（以下、単に「モジュール」と呼ぶ場合がある）は、封止樹脂を含まないことを特徴とする。したがって、この構成によれば、インナービアおよび／または受動部品を、内蔵される半導体素子により近づけて配置することが可能となる。また、このモジュールにおいては、半導体素子と第１配線層とを接続する電極が、封止樹脂でなく空気で囲まれた構成を得ることができる。一般に、半導体素子は、空気雰囲気中で使用されることを想定して設計される。そのため、図１８に示すように機能素子形成面全体が封止樹脂で覆われると、高周波信号の伝搬に不利であり、また、腐食等の問題が生じることがある。本発明のモジュールは、半導体素子の機能素子形成面が空気と接する構成であるため、高周波信号を伝播するのに有利であり、また周囲が封止樹脂であることに起因する問題が生じにくい。さらにまた、このモジュールにおいては、前述のように、半導体素子はコア層で囲まれるために配線層と強固に接続されるから、封止樹脂を用いなくても、従来のものと同等の接続信頼性を確保することが可能である。加えて、このモジュールは、半導体素子と配線層との接続部を封止樹脂で封止する工程を要することなく製造できるので、コスト的に有利である。

本発明を構成する半導体素子は、例えば、トランジスタ、ＩＣ、またはＬＳＩ等である。半導体素子は、半導体ベアチップであってもよい。本発明のモジュールにおいて、「第１配線層が１もしくは複数の電気絶縁層および／または１もしくは複数の配線層と回路基板を形成している」とは、コア層が無いと仮定したときに、第１配線層が１つの回路基板（例えば多層基板、両面基板または片面基板）の表面に位置する構成をいう。本発明のモジュールは、第１配線層を表面に有する回路基板がコア層に密着した構成のものであるともいえる。この回路基板が片面基板であるときは、第１配線層は、１つの電気絶縁層のみと回路基板を形成することとなり、そのような形態を含む意味で「および／または」という用語を使用していることに留意されたい。

本発明のモジュールはまた、フリップチップ実装された半導体素子と配線層とを接続する突起状電極のうち、少なくとも１つの突起状電極がコア層を構成する材料で封止されている、即ち、コア層を構成する材料で取り囲まれている（または被覆されている）ものであってよい。突起状電極が、モジュールのコア層の材料、即ち無機質フィラーを含む熱硬化性樹脂で封止されると、半導体素子が配線層により強固に固定されるため、接続信頼性がより高くなる。この構成においては、電極の周囲が空気でないために、電極の周囲が空気であるものと比較すると、高周波信号の伝搬の点では不利となる。しかし、この構成のものも封止樹脂を注入等する工程を無くして少ない工程数で製造できるので、図１８に示す従来のモジュールと比較して、より低いコストで提供できるという利点を有する。

本発明のモジュールにおいては、半導体素子の機能素子形成面と対向し、且つ機能素子形成面と回路基板の第１配線層が位置する表面との間に形成される空間と連絡する位置に、回路基板の厚さ方向を貫通するスルーホールが形成されていることが好ましい。即ち、本発明のモジュールにおいては、第１配線層および電気絶縁性層を含んで成る回路基板が、半導体素子の機能素子形成面と対向する位置に厚さ方向を貫通するスルーホールを有することが好ましい。このスルーホールは、半導体素子と配線層との間に形成される空間内の圧力が外気の圧力よりも高くなったときに、圧力を外部に逃がす通路（即ち、均圧孔）として作用する。本発明の構成のモジュールを別の基板等に実装する際に、半導体素子の機能素子形成面と配線層との間の空間が密閉された状態にてリフローを行なうと、空間内に浸透していた水分が一気に気化して空間内が高圧になりモジュールが損傷する可能性がある。スルーホールを設けることにより、そのような損傷を防止することができる。

本発明のモジュールにおいて、半導体素子が撮像素子である場合には、撮像素子の受光部が前記空間と面するように配置され、且つ上記スルーホールは受光部と対向する位置に設けられる。この構成は、光として発せられる信号がスルーホールを経由して、コア層内に位置する受光部に到達することを可能にする。

本発明のモジュールにおいて、半導体素子が撮像素子である場合には、上記スルーホールを設ける代わりに、回路基板を、受光部と対向する位置において透明であるように構成してよい。そのような回路基板は、コア層内に位置する受光部に、光が到達することを可能にする。回路基板は、電気絶縁層の全部が透明な材料から成るものであってよい。

本発明のモジュールにおいて、半導体素子が撮像素子である場合には、半導体素子の機能性素子形成面と回路基板の第１配線層が位置する表面との間に形成される空間の一部または全部を透明な物質が占めていてよい。そのような透明な物質は、撮像素子を周囲の雰囲気から保護するために、又は所定の波長の光のみを通過させるために（即ち、光学的フィルタとして）、配置される。

本発明はまた、上記本発明のモジュールを製造する方法をも提供する。本発明が提供するモジュールの製造方法は、
（１）回路基板の配線層の上に、半導体素子をフリップチップ実装する工程、
（２）無機質フィラーおよび未硬化状態の熱硬化性樹脂を含む電気絶縁性基材に貫通孔を形成し、当該貫通孔に導電性樹脂組成物を充填する工程、
（３）半導体素子をフリップチップ実装した回路基板に、電気絶縁性基材を、半導体素子の上に積層するとともに、当該電気絶縁性基材の回路基板と接する面とは反対側の面に配線層を有する離型キャリアを積層する工程、ならびに
（４）加熱加圧により、電気絶縁性基材に含まれる熱硬化性樹脂を流動させた後、熱硬化性樹脂および貫通孔内の導電性樹脂組成物を硬化させる工程
を含む。この製造方法において、回路基板の配線層が最終的に得られるモジュールにおいて第１配線層となり、離型キャリアの配線層が第２配線層となる。この製造方法は、封止樹脂を用いる封止工程を含まない。したがって、この製造方法によれば、半導体素子の機能素子形成面と回路基板の第１配線層が位置する表面との間の空間を残したまま、半導体素子をコア層内に内蔵することができる。

この製造方法においては、最終的なモジュールにおいてインナービアとなる、導電性樹脂組成物が充填された貫通孔を予め設けた電気絶縁性基材を使用する。よって、この製造方法は、特許文献１に記載のように、電気絶縁性基材を積層して半導体素子を内蔵させた後にインナービアを形成することを要しない。このことは、インナービア用の貫通孔を形成する工程で、半導体素子が実装されている基板にダメージが加えられないこと、ならびにフィルドビア（底が蓋をされているインナービア）に導電性ペーストを充填する難しい工程を必要としないことを意味する。また、インナービア用の貫通孔を形成する方法として、レーザを用いないパンチングといった簡便な方法を採用することも可能である。したがって、この製造方法によれば、インナービア用貫通孔の形成と、導電性ペーストの充填をより簡単に実施できる。また、この製造方法においては、封止樹脂を使用しないため、電気絶縁性基材において、導電性樹脂組成物が充填された貫通孔が半導体素子に近接するように配置されていても、最終的に得られるモジュールにおいてインナービアと封止樹脂との干渉（即ち、衝突）による接続不良は生じない。このことは本発明の製造方法の重要な特徴である。

工程（４）において、電気絶縁性基材を構成する材料の流動性が大きくなるほど、より多くの材料が、半導体素子の機能素子形成面と回路基板の第１配線層が位置する表面との間の空間に流れ込んで硬化する。その結果、最終的に得られるモジュールにおいて当該空間は狭くなる。

突起状電極がコア層の材料で封止されたモジュールを製造する場合、工程（４）は、好ましくは、電気絶縁性基材に含まれる熱硬化性樹脂が最低溶融粘度を示す温度をＴＬとした場合にＴＬ±２０℃の範囲内にある温度で保持することを含むように実施される。熱硬化性樹脂は昇温させていくと、ある温度までは粘度が低下し、その後さらに温度を上げると粘度が上昇する性質を一般に有する。本明細書において、「最低溶融粘度」とは、昇温したときに変化する粘度のうち最も低い粘度をいい、この粘度を示す温度を「最低溶融粘度を示す温度」という。かかる温度付近で保持することにより、熱硬化性樹脂の粘度が低下して十分な流動性を有することとなる。その結果、電気絶縁性基材を構成する材料が突起状電極の周囲にまで流れ込んで、突起状電極を被覆（即ち、封止）することとなる。

本発明の製造方法においては、無機質フィラーと未硬化状態の熱硬化性樹脂を含む電気絶縁性基材に、半導体素子を収容するための空間を形成する工程を更に実施してよい。この工程は、半導体素子の寸法（特に厚さ）が大きく、電気絶縁性基材を積層して加熱加圧しただけでは、電気絶縁性基材に半導体素子が十分に内蔵されない場合に実施することが好ましい。したがって、半導体素子を収容する空間は、少なくとも工程（３）を実施する前に電気絶縁性基材に形成する必要がある。

本発明の半導体内蔵モジュールは、半導体素子と配線層との接続部を封止樹脂で封止せず、半導体素子の機能素子形成面と配線層との間に空間が形成された構成を有することを特徴とする。この特徴によれば、配線層同士を接続するインナービアを半導体素子に近接させて形成することが可能であるから、高密度な半導体内蔵モジュールを得ることができる。本発明の半導体内蔵モジュールは、予めインナービア（即ち、導電性ペーストが充填された貫通孔）が形成された電気絶縁性基材を、回路基板に実装された半導体素子の上に積層することを含む製造方法により好ましく製造される。そのような製造方法において、半導体素子に近接してインナービアが配置されている場合でも、インナービアと封止樹脂との干渉（即ち、衝突）に起因する不都合は生じないからである。したがって、この製造方法によれば、予め形成されたインナービアと配線層とを精度良く位置合わせして、且つ効率良く、高密度な配線基板を製造することが可能である。さらに、本発明の製造方法においては、封止樹脂を注入する工程を省くことができるので、製造工程の簡略化と製造コストの低減を実現することができる。

半導体素子として撮像素子を用いる場合には、撮像素子が電気絶縁性のコア層に埋め込まれた構成のモジュールを得ることができる。そのようなモジュールは、撮像素子が電気絶縁性材料で囲まれているために、周囲が空気である場合と比較して撮像素子の放熱性が良い。また、撮像素子を含むコア層の配線層に別の半導体素子を実装してコア層を積層することによって、各種部品が搭載された撮像装置を、例えば特開２００１−２４５１８６号公報に記載のものと比較して、より小型化された形態にて提供することができる。

発明を実施するための形態

以下、本発明の実施の形態を図面を参照して説明する。なお、本発明は下記の実施の形態に限定されるものではない。また、各図面において、同じ要素または部材は同じ符合を用いて示している。

以下の説明を含む本明細書において、ある層について単に「表面」というときは、特に断りのない限り厚さ方向に垂直な表面（主表面）をいい、厚さ方向に平行な表面を「側周面」または「端面」という。また、層またはシート状物の「上に」とは、当該層またはシート状物の「露出している主表面に」を意味する。例えば、「配線層の上に」という表現は、「配線層の露出した主表面に」と同義である。

（実施の形態１）
本発明の実施の形態１を、半導体内蔵モジュールの断面を模式的に示す図１を参照して説明する。図１に示す半導体内蔵モジュールは、電気絶縁性のコア層１０１と、コア層１０１の両方の表面に密着しており、所定の配線パターンを有する第１配線層１０２ａおよび第２配線層１０２ｂと、第１配線層１０２ａを表面に有し、コア層に密着している回路基板１０３と、２つの配線層１０２ａおよび１０２ｂを電気的に接続するインナービア１０４と、第１配線層１０２ａに接続されコア層１０１の内部に配置された半導体素子１０５とを含む。半導体素子１０５は第１配線層１０２ａ上にフリップチップ実装されており、半導体素子１０５と第１配線層１０２ａとは突起状電極１０６を介して電気的に接続されている。

半導体素子１０５の機能素子形成面１０５ａと回路基板１０３の第１配線層１０２ａが位置する表面（以下、回路基板の第１表面とも呼ぶ）１０３ａとの間には空間１０７が存在し、封止樹脂は注入されていない。また、図示するように、半導体素子１０５の機能素子形成面１０５ａの外周部と回路基板１０３の第１表面１０３ａとの間には、コア層１０１を構成する材料が入りこんでいる。この構成のモジュールにおいては、封止樹脂が存在しないため、半導体素子１０５の近傍にインナービア１０４を配置することが可能となり、それにより半導体内蔵モジュールの面積を縮小することができる。また、図示した構成において、突起状電極１０６は誘電率の低い空気で囲まれているため、このモジュールは高周波信号を伝搬するのに適している。

図示するように、この構成のモジュールにおいては、半導体素子１０５の機能素子形成面１０５ａを除く表面がコア層１０１で囲まれることにより、半導体素子１０５が第１配線層１０２ａに強固に固定されている。そのため、図示した構成のモジュールは、半導体素子１０５と第１配線層１０２ａとの間の接続部が封止樹脂で封止されていないにもかかわらず、高い接続信頼性を示す。

次に、図１を示す各要素または部材の材料等について説明する。
コア層１０１は、無機質フィラーと熱硬化性樹脂とを含む混合物から成る。無機質フィラーとしては、例えば、Ａｌ_２Ｏ_３、ＭｇＯ、ＢＮ、ＡｌＮおよびＳｉＯ_２等から選択される１または複数の材料から成るものを用いることができる。無機質フィラーが混合物に占める割合は、７０重量％〜９５重量％であることが好ましい。また、無機質フィラーの平均粒子径は、０．１μｍ〜１００μｍであることが好ましい。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂またはシアネート樹脂が好ましく用いられる。エポキシ樹脂は、耐熱性が特に高いため特に好ましく用いられる。混合物は、さらに分散剤、着色剤、カップリング剤および離型剤から選択される１または複数の添加剤を含んでいてもよい。無機質フィラーおよび熱硬化性樹脂は上述したものに限定されず、他の無機材料から成るフィラーおよび他の樹脂成分を使用してよい。

コア層１０１の両方の表面に形成される第１配線層１０２ａおよび第２配線層１０２ｂは、ともに導電性を有する物質から成り、例えば、銅や導電性樹脂組成物から成る。第１配線層１０２ａおよび第２配線層１０２ｂは、例えば、エッチングにより、所定の配線パターンを有するように形成される。具体的には、第１配線層１０２ａは、電解メッキにより形成された厚さ１２μｍ〜３５μｍ程度の銅箔を、エッチングによりパターニングすることにより形成できる。このとき、コア層１０１と接触する銅箔の表面を粗化して、アンカー効果により第１配線層１０２ａおよび第２配線層１０２ｂとコア層１０１との間の接着性を向上させることが望ましい。また、第１配線層１０２ａおよび第２配線層１０２ｂを銅箔を用いて形成する場合には、コア層１０１との接着性および耐酸化性向上のため、表面をカップリング処理したもの、または表面に錫、亜鉛、ニッケルまたは金をメッキした銅箔を使用して配線層を形成してよい。

第１配線層１０２ａは、回路基板１０３を構成している。これは第１配線層１０２ａのみでは、それにフリップチップ実装される半導体素子１０５を支えられないことによる。したがって、図示した構成は、第１配線層１０２ａを後述するように回路基板１０３の表面に形成した後、これに半導体素子１０５を実装してから、コア層１０１に第１配線層１０２ａを密着させることにより得られる。第２配線層１０２ｂは、例えば、離型キャリアに形成した配線層をコア層に転写することにより形成される。

コア層１０１の内部に形成された、インナービア１０４は、例えば、熱硬化性の導電性物質から成る。インナービア１０４は、後述のように電気絶縁性基材に貫通孔を形成した後、この貫通孔に熱硬化性の導電性物質を充填することにより形成される。熱硬化性の導電性物質としては、例えば、金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物を用いることができる。金属粒子として、金、銀、銅またはニッケル等から成る粒子を用いることができる。金、銀、銅およびニッケルは導電性が高いために好ましく用いられ、銅は導電性が高くマイグレーションも少ないため特に好ましく用いられる。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂またはシアネート樹脂を用いることができる。エポキシ樹脂は、耐熱性が高いため、特に好ましく用いられる。インナービア１０４が熱硬化性の導電性樹脂組成物から成る場合、導電性樹脂組成物が最終的に得られるモジュールにおいて熱硬化等して、配線層同士を電気的に接続する。本明細書では、２つの配線層を電気的に接続している状態にあるものを「インナービア」と称して、貫通孔に単に充填されている導電性樹脂組成物等と区別する。

半導体素子１０５と第１配線層１０２ａとを接続する突起状電極１０６は、例えば、導電性を有する金属から成る。この突起状電極は、柱状および球状のいずれの形状であってもよい。突起状電極１０６の高さは、一般に３〜３００μｍである。但し、突起状電極は、最終的なモジュールにおいて、製造過程で加えられた圧力により変形していることがある。突起状電極１０６を構成する金属としては、金、銅、アルミニウム、ニッケル、又ははんだなどを用いることができる。図示した形態においては、半導体素子１０５と第１配線層１０２ａとが突起状電極１０６のみによって接続されているが、両者は、突起状電極と導電性接着剤とによって接続してもよい。その場合、導電性接着剤は、突起状電極１０６の先端に位置して、第１配線層１０２ａと接触している。導電性接着剤としては、例えば、樹脂中に導電性フィラーを混入したものが使用される。

図示するように、突起状電極１０６の高さは、空間１０７の厚さ方向の寸法（即ち、側周面の高さ）を決定し、したがって、半導体素子１０５の表面積、およびコア層１０１に含まれる熱硬化性樹脂の流動性とともに、空間１０７の寸法を決定する要素となる。したがって、突起状電極１０６の高さは、所定の寸法の空間１０７が形成されるように、製造過程で加えられる圧力に起因する変形を考慮して、上記範囲から適切な値を選択する必要がある。

図示した態様において、回路基板１０３は、無機質フィラーと熱硬化性樹脂とを含む混合物から成る電気絶縁層１０８、電気絶縁層１０８に形成されたインナービア１０９、第１配線層１０２ａ、および電気絶縁層１０８ａを介して第１配線層１０２ａと対向する第３配線層１０２ｃから成る。この回路基板１０３において第１配線層１０２ａと第３配線層１０２ｃとはインナービア１０９で電気的に接続されている。回路基板１０３の電気絶縁層１０８の材料がコア層１０１の材料と同じである場合には、コア層１０１と電気絶縁層１０８との熱膨張係数の差が無くなるので、両者の界面で内部応力が生じにくくなり、信頼性の高い半導体内蔵モジュールを提供することができる。回路基板１０３は、図示した形態のものに限定されず、多層基板または片面基板であってよい。また、回路基板１０３として、セラミック基板、ガラエポ基板、全層樹脂ＩＶＨ基板、ポリイミド基板、および液晶ポリマ基板等のいずれを使用してもよい。あるいはまた、回路基板は、ガラス基板の片面または両面に配線層が形成された基板であってよい。そのような基板は、後述するように、半導体素子として撮像素子を使用する場合に、特に好ましく用いられる。

前述のように、図１に示す半導体内蔵モジュールは、図１８に示す従来の半導体内蔵モジュールと比較して、コア層１０１内のインナービア１０４を半導体素子１０５により近づけて配置することができる。したがって、本発明によれば、より小型の半導体内蔵モジュールを提供できる。

実施の形態１に示すモジュールにおいては、コア層１０１の半導体素子１０５が実装されていない部分に、受動部品を配置して内蔵させてもよい。それにより、より高密度な半導体内蔵モジュールを提供できる。受動部品としては、チップ状の抵抗、チップ状のコンデンサ、チップ状インダクタ、膜状の抵抗、膜状のコンデンサ、または膜状のインダクタ等が用いられる。

なお、図示した形態において、第２配線層１０２ｂの表面には、能動部品（例えば半導体素子）および受動部品等の回路部品を実装してもよい。それにより、より高密度な半導体内蔵モジュールを提供できる。

図１に示すモジュールにおいて、第２配線層１０２ｂもまた、回路基板の表面に形成された配線層であってよい。即ち、モジュールは、コア層１０１の両面に２つの回路基板が密着した構造であってもよい。あるいはまた、回路基板１０３は、回路部品を内蔵したものであってよい。同様に、第２配線層１０２ｂが回路基板の表面に形成された配線層である場合も、当該回路基板は回路部品を内蔵したものであってよい。なお、本明細書において、「回路部品」という用語は、能動部品および受動部品を総称する意味で使用していることに留意されたい。そのようなモジュールについても、最外層を形成する（即ち、表面が露出している）配線層の表面には、能動部品（例えば半導体素子）および／または受動部品を実装してよい。

以上においては、コア層１０１に半導体素子１０５が一つだけ内蔵された形態のものを説明した。半導体素子１０５は、コア層１０１に複数個内蔵されていてもよい。あるいは、本発明のモジュールは、後述するように、半導体素子が図１に示すように内蔵されたコア層が２以上積層されたもの、即ち、第２配線層１０２ｂに別の半導体素子が実装され、第２の配線層１０２ｂの上に形成された別の電気絶縁性のコア層に埋め込まれたものであってよい。

（実施の形態２）
次に、実施の形態２として、実施の形態１の半導体内蔵モジュールの製造方法を図２を参照して説明する。前述したように、本発明の内蔵モジュールの製造方法は、（１）回路基板の配線層の上に、半導体素子をフリップチップ実装する工程、（２）電気絶縁性基材に貫通孔を形成し、当該貫通孔に導電性樹脂組成物を充填する工程、（３）半導体素子をフリップチップ実装した回路基板に、電気絶縁性基材を積層するとともに、電気絶縁性基材の回路基板と接する面とは反対側の面に配線層を有する離型キャリアを積層する工程、ならびに（４）加熱加圧により、電気絶縁性基材に含まれる熱硬化性樹脂を流動させた後、この熱硬化性樹脂および貫通孔内の導電性樹脂組成物を硬化させる工程を含む。これらの工程（１）〜（４）は、半導体素子を実装する工程（前記工程（１））と、実装した半導体素子を電気絶縁性基材に内蔵させる工程（前記工程（２）〜（４））に大別される。

まず、図２（ａ）に示すように、半導体素子１０５を回路基板１０３上にフリップチップ実装する。半導体素子は、回路基板１０３を構成する配線層１０２ａ（この配線層は、最終的なモジュールにおいて第１配線層となる）の上に実装する。フリップチップ実装は、例えば、金属から成る突起状電極１０６を半導体素子１０５の機能素子形成面１０５ａに設けて、配線層１０２ａ上に位置合わせして搭載し、その後、超音波と熱を加えることによって電気的に接続する方法により実施される。半導体素子の突起状電極１０６としては、例えば、金、銅、ニッケル等をメッキ処理により析出させたもの、または金ワイヤボンディング法で作製したバンプ等を使用できる。なお、超音波接合の代わりに、はんだバンプを突起状電極１０６として形成した後、加熱してはんだを溶融させる方法を用いて半導体素子１０５を実装してよく、あるいは金ワイヤボンディング法で作製した突起状電極１０６に導電性接着剤を転写した後、配線層１０２ａ上に位置合わせして搭載した後、導電性接着剤を乾燥させる方法を用いて半導体素子１０５を実装してもよい。

回路基板１０３は、先に実施の形態１に関連して説明したとおりであるから、ここでは、その詳細な説明を省略する。

次に半導体素子１０５を内蔵する工程を、図２（ｂ）〜（ｄ）を参照して説明する。まず、図２（ｂ）に示すように、２つの電気絶縁性基材１１２ａおよび１１２ｂを用意する。電気絶縁性基材１１２ａおよび１１２ｂは、最終的にコア層となる。電気絶縁性基材１１２ａは、実施の形態１で述べたような無機質フィラーと未硬化状態の熱硬化性樹脂の混合物をシート状に加工することにより得られる。このシート状物には貫通孔１１７ａが形成され、当該貫通孔１１７ａには導電性樹脂組成物である導電性ペースト１１３が充填されている。この導電性ペースト１１３は、最終的にコア層において硬化してインナービアとなる。電気絶縁性基材１１２ｂもまた、電気絶縁性基材１１２ａと同じ構成を有するものであり、導電性ペースト１１３が充填された貫通孔１１７ｂを有する。電気絶縁性基材１１２ｂは、厚さ方向に貫通した開口部１１４が形成されている点において電気絶縁性基材１１２ａと異なる。図２（ｂ）に示す工程は、図２（ａ）の工程と平行して実施してよい。

電気絶縁性基材１１２ａおよび１１２ｂは、次の手順に従って作製される。まず、無機質フィラーと液状の未硬化状態にある熱硬化性樹脂を混合するか、あるいは無機質フィラーに溶剤で低粘度化した未硬化状態にある熱硬化性樹脂を混合して、ペースト状混練物を作製する。次に、離型シートの間にペースト状混練物を挟んでプレスすることにより、ペースト状混練物を一定の厚さを有するシート状物に成型する。液状の熱硬化性樹脂を使用する場合には、得られたシート状物に熱処理を施して、熱硬化性樹脂が半硬化した状態（Ｂステージ）にあるシート状物を得る。この熱処理は、液状の熱硬化性樹脂を用いた場合には、シート状物が粘着性を有するので、この粘着性を除去するために実施される。熱処理により、熱硬化性樹脂の硬化は若干進行するものの、熱硬化性樹脂がさらに硬化し得る状態にあり、また、シート状物の可撓性は維持される。溶剤を用いて低粘度化した場合には、溶剤を例えば蒸発させることにより除去して、熱硬化性樹脂の未硬化状態およびシート状物の可撓性を維持しながら、粘着性を除去する。

このようにして作製した熱硬化性樹脂が未硬化状態にあるシート状物に、貫通孔を形成する。貫通孔は、レーザ加工、金型による加工、又はパンチング加工により形成できる。特に、レーザ加工で貫通孔を形成する場合には、炭酸ガスレーザまたはエキシマレーザを用いると、加工速度および微細加工の点で有利である。

導電性ペースト１１３は最終的にインナービアを構成する。したがって、導電性ペースト１１３としては、インナービアに関連して先に説明したように、金、銀、銅およびニッケルから選択される材料から成る１種または複数種の粉末を導電材料とし、これを熱硬化性樹脂で混練したものを使用できる。導電性ペースト１１３を構成するのに適した熱硬化性樹脂は、電気絶縁性基材（即ち、コア層）を構成するのに適した熱硬化性樹脂と同じである。銅は導電性が良好で、マイグレーションも少ないため、導電性ペーストの導電材料として特に有効である。また、液状のエポキシ樹脂は耐熱性の面で安定であることから、導電性ペースト１１３を構成する熱硬化性樹脂に適している。

電気絶縁性基材１１２ｂに形成する開口部１１４は、半導体素子１０５の内蔵部分に対応する。したがって、開口部１１４は、電気絶縁性基材１１２ｂを回路基板１０３上に積層したときに、半導体素子１０５を収容できるような寸法に形成される。開口部１１４は、レーザー加工、金型による加工、又はパンチング加工により形成することができる。

次に、図２（ｃ）に示すように、半導体素子１０５を実装した回路基板１０３と、上記の方法で作製した電気絶縁性基材１１２ａおよび１１２ｂと、配線層１０２ｂ（この配線層は最終的なモジュールにおいて第２配線層となる）を有する離型キャリア１１５とを位置合わせする。電気絶縁性基材１１２ａおよび１１２ｂは、導電性ペースト１１３が充填された貫通孔が同じ場所に位置して、１本のインナービアを形成するように位置合わせされる。位置合わせ後、これらを重ね合わせることにより、半導体素子１０５を電気絶縁性基材１１２ｂに形成された開口部１１４内に位置させる。

離型キャリア１１５は、配線層１０２ｂを後述のようにコア層１に転写した後、剥離されるものである。離型キャリア１１５は、ポリエチレンまたはポリエチレンテレフタレート等の有機樹脂から成るフィルム、または銅等の金属箔である。配線層１０２ｂは、離型キャリア１１５に銅箔などの金属箔を接着剤で接着することにより、または離型キャリア１１５が金属箔である場合には電解メッキ法等で金属を析出させることにより、離型キャリア１１５上に金属膜を形成した後、化学エッチング法等の公知の加工技術を利用して所望の配線パターンを形成することにより、離型キャリア１１５上に形成できる。

図２（ｄ）は、位置合わせして重ねた積層体を、プレスを用いて加熱加圧して半導体素子１０５を電気絶縁性基材１１２ａおよび１１２ｂに埋設一体化し、その後、離型キャリア１１５を剥離した状態を示している。半導体素子１０５は、電気絶縁性基材１１２ａおよび１１２ｂに含まれる熱硬化性樹脂を硬化させる前に、開口部１１４内に収容される。通常、開口部１１４は半導体素子１０５よりも大きい寸法を有するように形成されているから、加熱加圧される前の積層体において、半導体素子１０５と開口部１１４の内周面との間には空隙が存在する。この空隙を埋めるために、加熱加圧を実施して、電気絶縁性基材１１２ａおよび１１２ｂに含まれる熱硬化性樹脂の粘度を低下させて流動させる。このとき、半導体素子１０５の機能素子形成面１０５ａと回路基板１０３の第１表面１０３ａとの間の空間の一部にも、電気絶縁性基材１１２ａおよび１１２ｂの材料が流入して、図２（ｄ）に示すように、機能素子形成面１０５ａの外縁部付近を被覆する。更に加熱加圧を続けることで、電気絶縁性基材１１２ａおよび１１２ｂならびに導電性ペースト１１３に含まれる熱硬化性樹脂を完全に硬化させる。これにより、電気絶縁性基材１１２ａおよび１１２ｂはコア層１０１となり、コア層１０１と半導体素子１０５との間、ならびにコア層１０１と第１配線層１０２ａおよび第２配線層１０２ｂとの間が機械的に強固に接着される。また、導電性ペースト１１３は、硬化によりインナービア１０４となり、第１配線層１０２ａと第２配線層１０２ｂとの間を電気的に接続する。

続いて、離型キャリア１１５を剥離して、図２（ｄ）に示すような半導体内蔵モジュールを得る。このようにして半導体内蔵モジュールを製造する場合には、電気絶縁性基材１１２ｂにおいて、開口部１１４に近接して貫通孔１１７ｂを形成しても、封止樹脂が存在しないから、導電性ペースト１１３による第１配線層１０２ａ−第２配線層１０２ｂ間の電気的な接続は阻害されない。したがって、本発明の製造方法によれば、図２（ｄ）に示すように、インナービア１０４と半導体素子１０５との間の距離が短い高密度な半導体内蔵モジュールを効率良く製造することができる。

このようにして製造した半導体内蔵モジュールの一方または両方の面に、別途作製した電気絶縁性基材、および配線層を有する離型キャリアを、順に位置合わせして積層した後、加熱加圧することにより多層モジュールを作製することができる。また、図２（ｄ）に示すモジュールの一方または両方の面に形成された配線層の表面を半導体素子実装面として、図２（ａ）に示す方法に従って、実装工程を実施し、次いで、図２（ｂ）〜（ｄ）に示す半導体素子内蔵工程を実施することにより、複数の層に半導体素子が内蔵されたモジュールを製造することができる。

図２に示す形態においては、２つの電気絶縁性基材を使用し、一方に半導体素子を収容する空間として、貫通開口部を形成した。貫通開口部を形成する代わりに、１つの電気絶縁性基材に半導体素子が収容されるような形状および寸法を有するくぼみを形成して、図２（ｃ）および（ｄ）に示すような工程を実施してよい。

以上、実施の形態２として、本発明のモジュール製造方法を説明した。本発明の製造方法は上記の形態に限定されず、種々の応用例を有する。例えば、前述のように、コア層は半導体素子以外に受動部品をさらに内蔵してよい。そのようなコア層は、半導体素子が実装される第１配線層の上に、半導体素子を実装する前または後に受動部品を実装した後、上述の方法に従って電気絶縁性基材を積層することにより形成される。受動部品は、例えば、次の方法で実装される。まず、受動部品が実装される部分の第１配線層の表面に導電性接着剤またははんだをあらかじめ塗布する。導電性接着剤等を塗布した部分に、受動部品を実装し、さらに熱処理を施して、導電性接着剤を硬化させることにより、あるいははんだを溶融させることにより、受動部品と配線層を電気的に接続する。導電性接着剤としては、例えば、金、銀、銅、または銀−パラジウム合金を熱硬化性樹脂で混練したものを使用できる。受動部品を内蔵することは、実施の形態１のモジュールを製造する場合のみでなく、後述する他の形態の製造方法のいずれにおいても実施してよい。

実施の形態２では、離型キャリア１１５を用いて第２配線層１０２ｂを形成する方法を説明した。別法として、離型キャリアの代わりに、半導体素子が実装される回路基板とは別の回路基板または回路部品内蔵モジュールを、コア層となるべき電気絶縁性基材の表面に積層してもよい。別の回路基板または回路部品内蔵モジュールをコア層に積層することは、後述する他の形態の製造方法のいずれにおいても実施してよい。

実施の形態２では、１個の半導体素子を実装して内蔵する方法を説明した。同様にして、半導体素子を回路基板の配線層上に複数個実装して、１つのコア層に複数個の半導体素子が内蔵されるようにしてもよい。また、本発明の製造方法は、得られた半導体内蔵モジュールまたは半導体内蔵回路基板の最外層の配線層の表面に、能動部品または受動部品等の回路部品を実装することをさらに含んでよい。その場合には、より高密度な半導体内蔵モジュールまたは半導体内蔵回路基板を提供できる。１つのコア層に複数個の半導体素子を内蔵すること、および最外層の配線層の表面に能動部品または受動部品等を実装することは、後述する他の形態の製造方法のいずれにおいても実施してよい。

実施の形態２では、半導体素子を収容するための空間を、あらかじめ電気絶縁性基材に形成した。この空間は必ずしも形成する必要はなく、半導体素子の厚さが薄い（例えば０．１ｍｍ以下である）場合には、そのような空間を形成せずに、半導体素子を電気絶縁性基材に押し込んで内蔵させてもよい。このことは、他のいずれの形態のモジュールを製造する場合にもあてはまる。

（実施の形態３）
本発明の実施の形態３を、半導体内蔵モジュールの断面図を示す図３を参照して説明する。図３に示すモジュールの基本的な構成（コア層１０１の材料、インナービア１０４による第１配線層１０２ａ−第２配線層１０２ｂ間の接続、および半導体素子１０５のフリップチップ実装等）は実施の形態１のそれと同じである。したがって、以下においては実施の形態１と異なる部分のみを説明する。

図３に示すモジュールは、フリップチップ実装された半導体素子１０５の機能素子形成面１０５ａと第１配線層１０２ａとを接続する突起状電極１０６が、コア層１０１を構成する材料により取り囲まれて封止されている点において、図１のものと異なる。このような構成によれば、突起状電極１０６が、コア層１０１の材料によりさらに強固に固定されるので、突起状電極１０６の接続信頼性がさらに高くなるという利点がもたらされる。図示した構成のものも、封止樹脂を有しておらず、したがって実施の形態１のものと同様に、そのことによる効果（即ちモジュールの高密度化）を達成し得る。

（実施の形態４）
次に、実施の形態４として、実施の形態３の半導体内蔵モジュールの製造方法の一例を、図４を参照して説明する。実施の形態３の半導体内蔵モジュールもまた、実施の形態１のものと同様に、工程（１）〜（４）を含む製造方法によって製造される。工程（１）〜（４）については、先に実施の形態２に関連して説明したとおりである。したがって、以下においては、実施の形態２と異なる部分を主に説明することによって、実施の形態４を説明する。

図４（ａ）〜（ｃ）に示す工程は、図２（ａ）〜（ｃ）に示す工程と同じであり、半導体素子１０５を回路基板１０３の配線層１０２ａ上に実装し、これと、２つの電気絶縁性基材１１２ａおよび１１２ｂ、ならびに配線層１０２ｂを形成した離型キャリア１１５とを位置合わせする工程を示す。図４（ｄ）は位置合わせして重ねた積層体を、プレスを用いて加熱加圧した後、半導体素子１０５を電気絶縁性基材１１２ａおよび１１２ｂに埋設一体化し、その後、離型キャリア１１５を剥離した状態を示している。この形態においては、図示するように、突起状電極１０６の側周面がコア層１０１で封止されるように、加熱加圧を実施する必要がある。そのためには、電気絶縁性基材１１２ａおよび１１２ｂに含まれる熱硬化性樹脂の流動性がより大きくなるように、加熱加圧を実施する。具体的には、加熱加圧工程において、電気絶縁性基材１１２ａおよび１１２ｂに含まれる熱硬化性樹脂が最低溶融粘度を示す温度をＴＬとしたときにＴＬ±２０℃の範囲内にある温度にて、積層体を一定時間保持することが好ましい。それにより、電気絶縁性基材１１２ａおよび１１２ｂを構成する材料の流動が促進されて、突起状電極１０６が電気絶縁性基材１１２ａおよび１１２ｂを構成する材料で取り囲まれた構成が得られやすくなる。更に加熱加圧を続けることで、電気絶縁性基材１１２ａおよび１１２ｂならびに導電性ペースト１１３に含まれる熱硬化性樹脂を完全に硬化させて、コア層１０１およびインナービア１０４を形成する。

電気絶縁性基材１１２ａおよび１１２ｂに含まれる熱硬化性樹脂を硬化させた後において、一部の突起状電極１０６の側周面の一部は、なお露出したままであってもよい。突起状電極１０６は微小であるために、その側周面を完全に被覆して封止することは困難であることによる。

最後に、離型キャリア１１５を剥離して、図４（ｄ）に示すような半導体内蔵モジュールを得る。このようにして半導体内蔵モジュールを製造する場合には、実施の形態２と同様に、モジュールを高密度化し得ることに加えて、突起状電極１０６がコア層１０１で封止されて（即ち、被覆されて）強固に固定されるから、より信頼性の高い半導体内蔵モジュールを提供できる。

（実施の形態５）
本発明の実施の形態５を、半導体内蔵モジュールの断面図を示す図５を参照して説明する。図５に示すモジュールの基本的な構成（コア層１０１の材料、インナービア１０３による第１配線層１０２ａおよび第２配線層１０２ｂ間の接続、および半導体素子１０５のフリップチップ実装等）は実施の形態１のそれと同じである。したがって、以下においては実施の形態１と異なる部分のみを説明する。

図５に示すモジュールは、回路基板１０３に、スルーホール１１１ａが半導体素子１０５の機能素子形成面１０５ａと対向し、且つ空間１０７と連絡するように形成されている点において、図１に示すものと異なる。スルーホール１１１ａは、空間１０７と外部とを連絡する通路であり、空間１０７内の圧力と外部の圧力とを同じにする。したがって、この構成によれば、このモジュールが他の基板へ実装されるときに、リフロー等の高温処理に付されても、空間１０７内の圧力が高圧になることを防止できる。

スルーホール１１１ａの形成位置は、空間１０７と外部とを連絡する限りにおいて特に限定されない。スルーホール１１１ａは、好ましくは、１００〜５００μｍの直径を有するように形成される。スルーホール１１１ａは複数箇所に形成してもよい。また、突起状電極は露出している必要は必ずしも無く、突起状電極がコア層の材料で封止されていてもよい。

（実施の形態６）
本発明の実施の形態６を、半導体内蔵モジュールの断面図を示す図６を参照して説明する。図６に示すモジュールの基本的な構成は、実施の形態５のそれと同じである。したがって、以下においては実施の形態５と異なる部分のみを説明する。

図示した形態において、半導体素子１０５は、例えばＣＣＤまたはＣＭＯＳ等の撮像素子である。この形態においては、撮像素子が信号を受光できるように、撮像素子の表面に形成された受光部１１０が空間１０７に面し、受光部１１０と対向する位置に回路基板１０３を貫通するスルーホール１１１ｂが設けられている。スルーホール１１１ｂの回路基板１０３の表面に平行な面の寸法および形状は、受光部１１０の表面の寸法および形状と同じであるか、あるいは受光部１１０の外縁がスルーホール１１１ｂの外縁の内側に位置するように選択される。また、このスルーホール１１１ｂは、受光部１１０と正確に位置合わせして形成される。即ち、このモジュールは、光として発信される信号がこのスルーホール１１１ｂおよび空間１０７を経由して受光部１１０に到達する構成を有する。このように本発明によれば、撮像素子とこれが実装される配線層との間に空間が形成され、この空間が外部と連絡し得る構成を実現できるから、撮像素子がコア層に内蔵されたモジュールであって、高密度なものを提供できる。撮像素子１０５の受光部１１０の位置および寸法は図示した形態に限定されず、例えば、受光部１１０は撮像素子１０５の表面全体を占めていてよい。

図６に示す形態のものは、突起状電極１０６がコア層１０１を構成する材料で封止されたものである点において図５と異なる。撮像素子とスルーホールを有するモジュールにおいて、突起状電極はコア層を構成する材料で封止される必要は必ずしも無く、突起状電極の側周面が露出したままの状態であってもよい。

（実施の形態７）
実施の形態７として、実施の形態５および６の半導体内蔵モジュールの製造方法を説明する。実施の形態５および６の半導体内蔵モジュールは、回路基板１０３にスルーホールを所望の位置に予め設けること以外は、図２および図４を参照して説明した実施の形態２および実施の形態４のいずれか一方と同様にして製造される。実施の形態４の半導体内蔵モジュールを製造する場合には、例えばＣＣＤまたはＣＭＯＳ等の撮像素子を半導体素子１０５として回路基板１０３にフリップチップ実装し、撮像素子の受光部に合致するように回路基板１０３にスルーホールを設ける。スルーホールは、半導体素子を実装する前に、ドリル、レーザ、パンチ、または金型を用いて形成される。

（実施の形態８）
本発明の実施の形態８を、半導体内蔵モジュールの断面図を示す図７を参照して説明する。図７に示すモジュールの基本的な構成は、実施の形態１のそれと同じである。したがって、以下においては実施の形態１と異なる部分のみを説明する。

図示した形態において、半導体素子１０５は、実施の形態６のそれと同じであり、受光部１１０を備えた撮像素子であり、撮像素子のほかに受動部品１２０がコア層１０１に内蔵されている。この形態においては、撮像素子が信号を受光できるように、電気絶縁層１２８が透明な材料で形成されている。したがって、この形態において、スルーホールは必要とされない。透明な材料は、具体的には無色透明の材料であり、例えば、ガラス、ならびにエポキシ樹脂、アクリル樹脂、ポリカーボネート樹脂、フェノール樹脂、シアネート樹脂および塩化ビニルのような透明樹脂である。尤も、この形態において、電気絶縁層１２８を構成する材料は、撮像素子の機能等に応じて特定範囲の波長を有する光のみが受光部に到達することのみを要する場合には、当該特定範囲の波長の光を通過させうる限りにおいて、着色されたものであってよい。即ち、撮像素子を内蔵する半導体内蔵モジュールに関連して「透明」という用語は、受光部に到達すべき光に対して透明である、という意味で使用されることに留意されたい。

電気絶縁層１２８を透明な材料で形成する場合には、第１配線層１０２ａを透明導電性物質で形成することが好ましい。その場合には、第１配線層１０２ａにおいて光の通過が妨げられることがないので、受光部により多くの光が到達し、より高精度で高機能な撮像モジュールが得られる。透明導電性物質から成る配線層は、例えば、インジウム−錫酸化物（ＩＴＯ）を用いて、スパッタリング法またはＣＶＤ法により形成される。

図示したモジュールの第２配線層１０２ｂは、他の基板にモジュールを取り付けるための配線として使用することができる。即ち、このモジュールは、エリアアレイの実装用配線パターンを有するモジュールとして提供されるので、例えば、特開２００１−２４５１８６号公報に記載されたようなファンアウトタイプのものよりも、小型化することが可能である。さらに、図示したモジュールは、特開２００１−２４５１８６号公報に記載された装置のような立体基板を要しないために、立体基板の成形に起因する問題（厚い部分と薄い部分とが存在することによる寸法変化等）を避けることができるという利点をも有する。実装用配線パターンをエリアアレイに形成することは、本形態のモジュールだけでなく、他の形態のモジュールにおいても可能であることに留意されたい。

この形態の変形例は、回路基板の電気絶縁層の一部のみが透明な材料で形成され、当該透明な材料で形成した部分が撮像素子の受光部と対向する位置に存在する構成を有する。そのような構成の回路基板は、例えば、回路基板の電気絶縁層に貫通孔を設け、当該貫通孔に透明な樹脂またはガラスから成る基板を嵌め込む方法により形成できる。撮像素子は受光部が当該透明な基板と重なるように配置される。図示した形態のように、電気絶縁層の全体が透明な材料から成る回路基板を用いると、どの部分が受光部と重なってもよく、このことは、撮像素子の受光部を特定の位置に配置するための操作を無くす又は簡単にできるという点で有利である。

この形態のモジュールは、電気絶縁層１２８が透明な材料から成る回路基板１０３を用いる点、および撮像素子が実装される第１配線層１０２ａの上に、撮像素子１０５を実装する前または後に受動部品１２０を実装する点を除いては、上記実施の形態２と同様の方法で製造される。電気絶縁層１２８が透明な材料から成る回路基板１０３は、例えば、樹脂基板またはガラス基板の一方の面に、アルミニウム、銅、金、銀、またはニッケル等の金属を蒸着することにより配線層１０２ａを形成する方法で製造される。前述のとおり、回路基板の配線層１０２ａは、ＩＴＯから成る層としてよく、その場合、配線層１０２ａは、蒸着、スパッタリング法またはＣＶＤ法により形成される。ガラス基板は表面が平滑であるために、その表面に形成される配線層もまた表面が平滑となる。したがって、ガラス基板を電気絶縁層とする回路基板は、その表面に撮像素子を実装するのに適している。

受動部品１２０は、先に実施の形態２に関連して説明した方法に従って実装される。受動部品１２０が薄い部品である場合には、受動部品１２０は電気絶縁性基材に押し込んで内蔵させることができる。受動部品１２０が厚い部品である場合には、実施の形態２で説明したような開口部を、受動部品１２０が収容されるように電気絶縁性基材に形成してよい。受動部品１２０を収容するための開口部を電気絶縁性基材に形成する方法は、後述する実施の形態１２において更に説明する。また、突起状電極はコア層を構成する材料で封止される必要は必ずしも無く、突起状電極の側周面が露出したままの状態であってもよい。

（実施の形態９）
本発明の実施の形態９を、半導体内蔵モジュールの断面図を示す図８を参照して説明する。図８に示すモジュールの基本的な構成は、実施の形態６のそれと同じである。したがって、以下においては実施の形態６と異なる部分のみを説明する。

この実施の形態は、スルーホールが位置する箇所にレンズ１３０が設けられている点で実施の形態６と異なる。半導体素子は、受光部１１０を備えた撮像素子１０５である。この形態のモジュールは、レンズ１３０により収束された光が受光部１１０に到達するように構成されている。レンズは、受光部に到達すべき光に対して当然に透明であるから、この形態は、上記実施の形態８の変形例ともいえる。レンズ１３０は、いずれの種類のものであってよく、例えば、携帯カメラ等に用いられるレンズであってよい。したがって、このモジュールを使用すると、各種機器の組み立てにおいてレンズを取り付ける工程を要しないために、組立工程の自動化および省力化が促進される。レンズの位置は、図示した位置に限定されず、レンズの焦点距離等に応じて決定される。例えば、レンズは、受光部１１０から、より遠い位置またはより近い位置に配置してよい。

この形態のモジュールは、例えば、回路基板として、レンズを予め装着した回路基板を用いて、実施の形態２の製造方法を実施することにより得られる。レンズを予め装着した回路基板は、例えば、回路基板の厚さ方向を貫通する単純穴またはざぐりを形成し、この穴に対応する形状のレンズを接着剤により取り付けることにより作製することができる。あるいは、この形態のモジュールは、実施の形態４に示す形態のモジュールを実施の形態６の製造方法に従って作製してから、スルーホールにレンズをはめ込む方法によって得ることができる。

（実施の形態１０）
本発明の実施の形態１０を、半導体内蔵モジュールの断面図を示す図９を参照して説明する。図９に示すモジュールの基本的な構成は、実施の形態８と同じである。したがって、以下においては実施の形態８と異なる部分のみを説明する。

この実施の形態は、回路基板１０３の電気絶縁層１２８が透明な材料から成る点では実施の形態８と同じであり、その一部がレンズ１３０ａとなっている点で、実施の形態８と異なる。半導体素子１０５は、受光部１１０を備えた撮像素子である。この形態は、上記実施の形態９の変形例ともいえる。一部がレンズである回路基板は、例えば、ガラスまたは透明樹脂を成形してレンズを備えた電気絶縁層１２８を作製し、これに配線層１０２ａを形成することにより作製される。この形態のモジュールは、そのような回路基板を用いて、例えば、実施の形態２の製造方法に従って作製することができ、より具体的には、レンズ１３０ａの位置に合わせて撮像素子を実装することにより作製することができる。

（実施の形態１１）
本発明の実施の形態１１を、半導体内蔵モジュールの断面図を示す図１０を参照して説明する。図１０に示すモジュールの基本的な構成は、実施の形態８と同じである。したがって、以下においては実施の形態８と異なる部分のみを説明する。

この実施の形態は、半導体素子１０５が撮像素子であり、半導体素子の機能素子形成面１０５ａ（即ち、受光部１１０が位置する面）と回路基板の第１表面１０３ａとの間に形成される空間の全部を透明な物質１４０が占めている構成を有する。透明な物質１４０は、受光部１１０に到達すべき光に対して透明な物質であり、より具体的にはそのような光の透過率が２０％以上である、ガラスまたは樹脂である。透明な樹脂は、例えば、エポキシ樹脂、アクリル樹脂、ポリカーボネート樹脂、フェノール樹脂、シアネート樹脂および塩化ビニルである。空間内に透明な物質１４０が存在することにより、水蒸気を含む空気が空間内に存在しないようにする、あるいは空間内に存在する水蒸気を含む空気が少なくなり、水蒸気が温度変化により結露して受光部が曇ることを防止または軽減することができる。透明な物質１４０は、特定範囲の波長を有する光のみが受光部１１０に到達するよう、光学的フィルタとして機能してよい。具体的には、前記例示した樹脂に、適当な顔料または染料を色素として分散させることによって、透明な物質１４０を光学的フィルタとして機能させることができる。色素としては、例えば、モノアゾ系色素、ジアゾ系色素、アントラキノン系色素、またはフタロシアニン系色素を使用できる。

図示した形態では、透明な物質１４０が、透明な物質１４０が存在しなければ図７に示すような空間１０７となるべき領域の全部を占めている。即ち、図示した形態において、コア層１０１の内部に空の領域は存在していない。この形態の変形例において、透明な物質１４０は、半導体素子の機能素子形成面１０５ａと回路基板の第１表面１０３ａとの間に形成される空間の一部のみを占めていてよい。その場合、透明な物質１４０は、半導体素子１０５のみと接して、第１配線層１０２ａから離れていてよく、あるいは、第１配線層１０２ａのみと接し、半導体素子１０５から離れていてよい。いずれのように透明な物質１４０が空間内に位置するとしても、透明な物質は、図１８を参照して説明した封止樹脂とは区別される。封止樹脂は、フィラーを含むために光透過性を実質的に有しないからである。また、透明な物質１４０は、突起状電極１０６と第１配線層１０２ａとの接続部を固定するために設けられるものでなく、半導体素子１０５の外縁からはみ出ない。したがって、この形態のモジュールは、図１８に示す従来構成のモジュールとは異なる構成のものであることに留意されたい。

（実施の形態１２）
次に、実施の形態１２として、実施の形態１１の半導体内蔵モジュールの製造方法の一例を図１１を参照して説明する。この例において、実施の形態１１のモジュールを得るためには、実施の形態４として説明した製造方法において、工程（１）を実施する前に、図１１（ａ）に示すように、透明な物質１４０を撮像素子１０５を実装する箇所に塗布することが行われる。塗布される透明な物質１４０の量は、撮像素子を実装した後に、撮像素子の受光部が位置する面と、回路基板１０３の第１表面１０３ａと、流動後の電気絶縁性基材（即ち、モジュールに組み立てた後のコア層）１０１とで規定される体積と同じ又はそれよりも少ない量である。即ち、透明な物質の量は、透明な物質を塗布しない場合に空間となるべきである領域の体積よりも少ない量とする必要がある。透明な物質１４０の量が多いと、透明な物質が撮像素子１０５の外縁からはみ出ることがあり、その場合にはインナービア１１３を撮像素子１０５に近接して設けることができない。図１０に示すように、透明な物質１４０が空間の全部を占めるようにするには、当該空間の体積と同じ量の透明な物質を使用する必要がある。尤も、空間の体積と透明な物質の量を完全に同じにすることは難しく、通常、空間の体積よりも少ない量が用いられ、したがって、この方法で製造されるモジュールには、通常、半導体素子の機能素子形成面１０５ａと回路基板の第１表面１０３ａとの間に空の領域を有する。

受動部品１２０は、先に実施の形態８に関連して説明した方法に従って、配線層１０２ａに実装される。受動部品１２０の厚さが大きい場合には、電気絶縁性基材１１２ｂに、開口部１１４と同様の開口部を形成してよい。但し、受動部品１２０の高さが撮像素子１０５の頂面までの高さよりも小さいと、開口部１１４と同じ高さの開口部は、受動部品１２０用に対して大きくなりすぎることがある。開口部が大きすぎると、電気絶縁性基材１１２ａおよび１１２ｂに含まれる熱硬化性樹脂を流動させても、受動部品の周囲をコア層で覆うことができず、受動部品を十分に固定できないことがある。そこで、例えば、図１１（ｆ）に示すように、開口部の数が異なる電気絶縁性基材を３種類用意してよい。図１１（ｆ）において、電気絶縁性基材１１２ａは開口部を有さず、電気絶縁性基材１１２ｂは開口部１１４’を１つ有し、電気絶縁性基材１１２ｃは開口部１１４”を３つ有する。これらの基材を重ね合わせると、高さの異なる複数の開口部が形成される。電気絶縁性基材の数は４以上であってもよい。より多くの電気絶縁性基材を使用すると、種々の高さの開口部を形成できる。図１１（ｆ）に示すような電気絶縁性基材を使用して受動部品１２０を内蔵することは、他の形態のモジュールを製造する場合にも適用され得ることに留意されたい。

図１１（ｂ）〜（ｅ）に示す工程で行われる他の操作は、それぞれ図４（ａ）〜（ｄ）に示す工程で行われる操作と同じである。したがって、それらの詳細な説明は省略する。

（実施の形態１３）
次に、実施の形態１３として、実施の形態１１の半導体内蔵モジュールの製造方法の別の例を図１２を参照して説明する。この例は、撮像素子１０５がコア層１０１に内蔵された後に形成される空間に連通する貫通孔１１１ｃを、予め回路基板１０３に設ける工程を含み、撮像素子１０５を内蔵した後で、当該貫通孔１１１ｃから透明な物質（特に樹脂）１４０を当該空間内に注入する工程を含む方法である。この方法は、上記実施の形態１２のように、電気絶縁性基材の流動性等を考慮して空間の体積を予め求めて透明な物質の量を決定することを要しないため、より簡易に実施の形態１１のモジュールを作製できるという利点を有する。貫通孔１１１ｃの直径は、例えば、１００〜１０００μｍ程度である。貫通孔は、先に実施の形態７において説明したスルーホールの形成方法を用いて形成される。透明な物質を注入する貫通孔は、実施の形態６のモジュールに形成されているような、受光部１１０と対向するスルーホール１１１ｂであってよい。

図１２（ｂ）〜（ｅ）に示す工程で行われる他の操作は、それぞれ図４（ａ）〜（ｄ）に示す工程で行われる操作と同じである。したがって、それらの詳細な説明は省略する。

（実施の形態１４）
次に、実施の形態１４として、実施の形態１１の半導体内蔵モジュールの製造方法の別の例を説明する。この例において、実施の形態１１のモジュールを得るためには、実施の形態４として説明した製造方法において、工程（１）を実施する前に透明材料から成る薄膜（例えば、透明樹脂フィルムまたはガラス薄板）が貼付される。透明材料から成る薄膜は、その体積が、前述のように半導体素子の機能素子形成面１０５と回路基板の第１表面１０３ａとの間に形成される空間と同じ又はそれよりも小さいことを要する。より具体的には、薄膜は、複数の突起状電極１０６が半導体素子１０５の外周に沿って配置される場合には、突起状電極１０６により囲まれる領域よりも小さい面積を有し、厚さが１０〜３００μｍであることが好ましい。

（実施の形態１５）
本発明の実施の形態１５を、半導体内蔵モジュールの断面図を示す図１３（Ａ）および（Ｂ）を参照して説明する。図１３（Ａ）および（Ｂ）に示すモジュールの基本的な構成は、実施の形態９と同じである。したがって、以下においては実施の形態９と異なる部分のみを説明する。

図１３（Ａ）に示す形態は、透明な物質１４０が、半導体素子である撮像素子１０５とレンズ１３０との間に配置されている点で、実施の形態９と異なる。この形態は、上記実施の形態１１の変形例ともいえるものである。透明な物質の具体例は上記のとおりである。透明な物質１４０は、光学的フィルタとして機能してもよい。この形態においても、透明な物質１４０はレンズ１３０にのみ接して、撮像素子１０５と透明な物質１４０との間に空隙が存在するように配置されてよい。あるいは、透明な物質１４０は、撮像素子１０５と接し、レンズ１３０から離れるように配置してよい。図１３（Ｂ）に示す形態のモジュールは、第２配線層１０２ｂが両面回路基板１０３’の一方の配線層となっている構成である点において、図１３（Ａ）に示す形態のモジュールと異なる。図１３（Ｂ）に示す形態においては、回路基板の他方の配線層が第４の配線層１０２ｅとなっている。この配線層１０２ｅはモジュール表面に位置しているので、例えば、他の基板に実装する、または他の部品等を実装するために用いられる。回路基板１０３’は、回路基板１０３と同様に、電気絶縁層１０８’に２つの配線層を電気的に接続するインナービア１０９’が形成された構成を有する。

この形態のモジュールは、実施の形態１２と同様にして、レンズ１３０が予め装着された回路基板１０３を用いて、これに樹脂等を塗布する方法により製造される。あるいは、この形態のモジュールは、実施の形態１３と同様にして、受光部１１０と対向する位置にて回路基板に設けられたスルーホールから透明な物質１４０を注入し、その後、レンズ１３０を取り付ける方法により、製造することができる。あるいはまた、実施の形態１４と同様にして、レンズ１３０が予め装着された回路基板１０３を用いて、これに薄膜を貼付する方法により製造される。図１３（Ｂ）に示す形態のモジュールは、配線層１０２ｂを有する離型キャリア１１５の代わりに、２つの配線層１０２ｂおよび１０２ｅを有する回路基板を、配線層１０２ｂが電気絶縁性基材１１２ａと接するように積層することにより得られる。回路基板を用いて第２の配線層を形成する手法によれば、離型キャリア１１５を剥離する必要がないため、容易にモジュールを製造することができる。

（実施の形態１６）
本発明の実施の形態１６を、半導体内蔵モジュールの断面図を示す図１４を参照して説明する。図１４に示すモジュールの基本的な構成は、実施の形態９に類似している。したがって、以下においては実施の形態９と異なる部分のみを説明する。

この実施の形態は、レンズ１３０と受光部１１０との間に、薄膜状の光学的フィルタ１４２が設けられている点で、実施の形態９と異なる。また、図示した形態は、レンズ１３０が受光部１１０から、より遠い位置に配置されている点で、図８に示すモジュールと異なる。光学的フィルタ１４２は、特定範囲の波長を有する光に対して透明であるから、この形態のモジュールは、実施の形態１５の変形例ともいえる。この形態のモジュールは、既存の光学的フィルタを用いて構成でき、従来の撮像装置（例えば、特開２００１−２４５１８６に記載の装置）と同様の機能を有するものとなる。光学フィルタ１４２は、例えば、赤外領域の感度を抑制するために設けられ、そのようなフィルタを用いることにより、当該モジュールは可視光領域で感度特性が平坦なものとなる。光学フィルタを構成する材料は、例えば、実施の形態１１に関連して説明したような、適当な色素を分散させた透明な樹脂である。この形態のモジュールは、実施の形態１４に類似する方法で製造できる。具体的には、実施の形態７の方法に従って回路基板１０３にスルーホールを形成し、撮像素子を実装する前に当該スルーホールを覆うように薄膜状の光学フィルタを回路基板１０３に貼付すること、および当該スルーホールにレンズを嵌め込むことを含む方法によって製造される。この形態の変形例において、回路基板１０３は、例えば実施の形態８で使用されているような透明な回路基板であってもよい。

（実施の形態１７）
本発明の実施の形態１７を、半導体内蔵モジュールの断面図を示す図１５を参照して説明する。このモジュールは２層構造を有し、第１のモジュール層１５０が実施の形態１１とほぼ同様の構成を有するモジュールであり、第２のモジュール層１５２が実施の形態１とほぼ同様の構成を有するモジュールである。

この形態において、２つの半導体素子１０５および１０５’は、ともに封止樹脂を使用せずにそれぞれ第１配線層１０２ａおよび第２配線層１０２ｂに実装されている。したがって、このモジュールにおいても、半導体素子１０５および１０５’に近接して、インナービア１０４および１０４’または受動部品１２０および１２０’を配置することができる。半導体素子１０５’は、例えば、ディジタルシグナルプロセッサのようなＬＳＩである。この形態において、半導体素子１０５’は、第１のモジュール層の第２配線層１０２ｂに実装される。したがって、配線層１０２ｂは、第２のモジュール層の第１の配線層としても機能する。第２のモジュール層１５２の第２配線層１０２ｄは、モジュールの実装用配線となり得る。

図示した形態において、コア層は２つであるが、３以上であってもよい。この形態を採用すれば、設置面積を広げることなく、複数の半導体素子を実装できるので、多機能で且つより小型化されたモジュールを提供することができる。多段構成のモジュールにおいて、すべての半導体素子が封止樹脂を使用せずに取り付けられている必要は必ずしもなく、例えば、１つの層において、半導体素子を図１８に示すように封止樹脂を用いて内蔵してもよい。例えば、図示したモジュールにおいて、撮像素子ではない半導体素子が内蔵される上側のモジュール層１５０が高密度実装を要求しない場合には、半導体素子１０５’の端面部から封止樹脂がはみでるように、封止樹脂を用いて半導体素子１０５’を第２の配線層１０２ｂに実装してよい。

この形態のモジュールは、例えば、実施の形態１２〜１４のいずれか１つの方法に従って、撮像素子１０５が内蔵されたモジュールを作製した後、実施の形態２または実施の形態４の方法に従って、半導体素子１０５’を第２の配線層１０２ｂの上に実装した後、コア層１０１’に半導体素子１０５’を内蔵し、さらに配線層１０２ｄを形成することにより製造される。この形態のモジュールを製造する際に、加熱加圧により熱硬化性樹脂を硬化させて、コア層１０１および１０１’、ならびにインナービア１０４および１０４’を形成することは、一度に実施してよい。即ち、半導体素子１０５’を実装するときに、コア層１０１およびインナービア１０４は、硬化していない又は半硬化した状態であってよい。

（実施の形態１８）
本発明の実施の形態１８を、図１６を参照して説明する。図１６は、半導体素子１０５が実装されている回路基板１０３がコア層１０１よりも広い面積を有している、半導体内蔵モジュールの断面図を示す。この回路基板は、その一部に半導体素子が内蔵されたコア層を有し、他の部分が多層構造となっているものである。実施の形態１〜１７は、回路基板がモジュールの一部となす構成であるのに対し、この実施の形態は、回路基板の一部がモジュールを含む構成であるともいえる。

この形態において、回路基板１０３はレンズ１３０が装着された構成のものである。回路基板１０３の配線層１０２ａの一部は、撮像素子１０５および受動部品１２０が内蔵されたコア層１０１等とともに撮像モジュールを構成し、配線層１０２ａの他の部分は、複数の配線層１６０と電気絶縁層１６２とともに多層回路基板を構成している。多層回路基板において、配線層１６０同士は、電気絶縁層１６２内に形成されたインナービア１６４で接続されている。図示した形態において、撮像素子１０５が内蔵された部分は、実施の形態９と同様の構成を有するから詳細な説明は省略する。この形態は、図８に示す回路基板１０３が広い面積を有していて、その一部のみが撮像素子１０５の実装およびコア層１０１への内蔵のために使用された形態である。この形態のモジュールは、撮像モジュールを備えた回路基板として、携帯カメラおよびパーソナルコンピュータのマザーボードとして使用することができる。

この形態の回路基板は、先に、広い回路基板１０３を用意して、撮像素子１０５が内蔵された部分を作製した後、それ以外の部分に多層回路基板を形成することにより製造される。あるいは、先に、一部分を除いて、多層回路基板を作製し、それから撮像素子１０５を実装し、コア層１０１および第２配線層１０２ｂを形成する方法によって製造することも可能である。

（実施の形態１９）
本発明の実施の形態１９を、サブシステムの断面図を示す図１７を参照して説明する。ここでサブシステムとは、複数の異なるモジュールが集合して、それ全体が１つの機能を発揮する部品をいう。

このサブシステムは、実施の形態９と同様の構成を有する、撮像素子１０５が内蔵された撮像モジュールを含み、さらに、撮像素子１０５が内蔵されているコア層１０１には受動部品１７０が内蔵されており、最も外側の配線層に受動部品および別の半導体素子１０５”が実装されている。この半導体素子１０５”は、別のモジュールを構成し、例えば、このサブシステムを携帯カメラに使用する場合、当該別のモジュールは、例えば、アンテナモジュールまたはフィルタモジュール等である。本発明により提供されるサブシステムは、少なくとも１つの半導体素子がコア層に内蔵されている点において、半導体内蔵モジュールとも呼べるものであることに留意されたい。即ち、図示した形態のサブシステムは、半導体素子が内蔵されたコア層に受動部品が内蔵され、かつ最外層である配線層の表面に能動部品および受動部品が実装されている、半導体内蔵モジュールである。この形態の変形例において、受動部品は最外層である配線層の表面にのみ実装されていてよく、あるいはコア層内にのみ内蔵されていてよい。

この形態のモジュールは、回路基板１０３の第１配線層１０２ａに受動部品１２０および１７０を実装すること、および撮像素子１０５と受動部品１２０および１７０とが内蔵されるように、大きい電気絶縁性基材を用いてコア層１０１を形成することを除いては、実施の形態１２と同様にして製造される。受動部品１７０が薄い部品である場合には、受動部品１７０は電気絶縁性基材に押し込んで内蔵させることができる。受動部品１７０の厚さが大きい場合には、電気絶縁性基材に開口部を設けることが好ましい。その場合、図１１（ｆ）に示すように、開口部の数が異なる複数の電気絶縁性基材を用いてよい。

以下、実施例により本発明をさらに詳細に説明する。

（実施例１）
実施例１では、上述の実施の形態１の半導体内蔵モジュールを（ｉ）〜（iii)の手順に従って製造した。
（ｉ）電気絶縁性基材の作製
電気絶縁性基材は、無機質フィラーと熱硬化性樹脂との混合物から、シート状物を形成し、これに貫通孔を形成して導電性ペーストを充填することにより製造した。シート状物を構成する材料は、所定の容量の容器に無機質フィラーおよび熱硬化性樹脂、ならびに必要に応じて粘度調整のための溶剤を投入し、容器自身を回転（自転）させながら公転させる混合撹拌機を用いて混合することにより調製した。この混合方法によれば、比較的粘度が高くても、無機質フィラーの分散状態を良好なものとする（即ち、均一な分散を得る）ことができる。本実施例では、熱硬化性樹脂としてエポキシ樹脂を１０重量％（硬化剤を含む）、および無機質フィラーとしてシリカフィラーを９０重量％含む混合物を、この混合撹拌機で１０分間混合して調製した。

混合撹拌により得たペースト状の混合物を所定量取り出し、離型フィルムの上に滴下した。離型フィルムとして、厚さが７５μｍであり、表面にシリコーンによる離型処理が施されたポリエチレンテレフタレートフィルムを用いた。離型フィルム上に滴下した混合物の上に同じ離型フィルムを更に重ねて三層構造とし、プレス機で一定の厚さとなるようにプレスした。次に、一方の離型フィルムを剥離した後、シート状になった混合物を、片面に離型フィルムが付着したままの状態で加熱した。加熱は、混合物の粘着性が無くなり、かつ混合物中に溶剤が含まれる場合には当該溶剤が除去される条件にて実施した。本実施例では、加熱温度を１２０℃として、１５分間処理した。加熱処理の結果、前記混合物は、粘着性のないシート状物となった。また、加熱は、混合物中の熱硬化性のエポキシ樹脂が半硬化状態（Ｂステージ）となるように実施した。これは、後の半導体素子内蔵工程において、加熱によりエポキシ樹脂の粘度を低下させて流動させる必要があることによる。

このようにして作製したシート状物を所定の大きさにカットし、炭酸ガスレーザを用いてピッチが０．２ｍｍ〜２ｍｍの等間隔の位置に直径０．１５ｍｍの貫通孔を形成した。導電性ペーストを、導電材料として球形状の銅粒子８５質量％と、樹脂成分として、ビスフェノールＡ型エポキシ樹脂（油化シェルエポキシ社製「エピコート８２８」（商品名））３質量％と、グルシジルエステル系エポキシ樹脂（東都化成社製「ＹＤ−１７１」（商品名））９質量％と、硬化剤としてアミンアダクト硬化剤（味の素社製「ＭＹ−２４」（商品名））３質量％とを三本ロールを用いて混練して調製した。得られた導電性ペーストをスクリーン印刷法により貫通孔に充填し、電気絶縁性基材を得た。本実施例では、この方法で得た電気絶縁性基材を、１）半導体素子を実装する回路基板の電気絶縁層、および２）モジュールのコア層の材料として用いた。

（ii）回路基板の作製
上記（ｉ）の方法に従って作製した、厚さ０．１ｍｍの電気絶縁性基材を用いて、配線層を両面に有する回路基板を作製した。配線層は、配線層を有する離型キャリアを電気絶縁性基材の表面に積層して、配線層を転写することにより形成した。配線層を有する離型キャリアは、厚さ７０μｍの銅箔を離型キャリアとし、これの一方の表面に厚さ９μｍの銅を電解メッキにより析出させた後、析出させた銅をフォトリソグラフィ法を用いて化学エッチングすることにより、所定の配線パターンを有する配線層を形成して作製した。この配線層を有する離型キャリアを、配線層が電気絶縁性基材と接するように、電気絶縁性基材の両方の表面に位置合わせして重ねた。続いて、これを熱プレスを用いてプレス温度１８０℃、圧力１ＭＰａで１時間加熱加した。その結果、電気絶縁性基材および導電性ペーストに含まれるエポキシ樹脂が硬化して、電気絶縁性基材と配線層との間が接着されるとともに、電気絶縁層の両方の表面に位置する配線層同士が、導電性ペーストが硬化して成るインナービアを介して電気的に接続された。次に、表面の離型キャリアを剥離した。離型キャリアの配線層を形成した面は、光沢面を有する平滑な面であり、また、配線層が、電解メッキによって電気絶縁性基材と接する面が凹凸を有するように形成され、当該凹凸がアンカー効果によって電気絶縁性基材に密着しているために、剥離工程においては離型キャリアだけを剥離させることができる。得られた回路基板において半導体素子を実装する側の配線層が、最終的に得られるモジュールにおいて第１配線層となる。

（iii）半導体素子の内蔵
実施の形態２として説明した方法に従って、半導体素子を内蔵した。まず、上記（ii）で述べた方法に従って作製した回路基板に、１０ｍｍ角、厚さ０．３ｍｍの半導体素子を超音波接合法によりフリップチップ実装した。フリップチップ実装は、高さ７０μｍの金から成る突起状電極を４６４個外周縁に沿って配置して実施した。また、上記（ｉ）の方法に従って、厚さ０．１ｍｍの電気絶縁性基材ａと、厚さ０．３ｍｍの電気絶縁性基材ｂとを作製し、電気絶縁性基材ｂには、実装した半導体素子の機能素子形成面と略同じ面積および形状を有し、厚さ方向を貫通する開口部をレーザ加工により形成した。次に、半導体素子を実装した回路基板の上に、電気絶縁性基材ｂ、電気絶縁性基材ａ、および上記（ii）で説明した方法に従って配線層を形成した別の離型キャリアがこの順に積層されるように位置合わせした後、これらを重ね合わせて積層体を得た。離型キャリアは配線層が電気絶縁性基材と接するように積層し、最終的に得られるモジュールにおいて第２配線層となるようにした。続いて、積層体を熱プレスを用いてプレス温度１８０℃、圧力１ＭＰａで１時間加熱加した。これにより、電気絶縁性基材ａおよびｂ中のエポキシ樹脂は、その粘度が一旦低下した後で硬化し、その結果、電気絶縁性基材はコア層となった。また、この加熱加圧により、導電性ペースト中のエポキシ樹脂も硬化し、その結果、コア層を介して対向する第１配線層と第２配線層とを電気的に接続するインナービアが形成された。続いて、コア層の一方の面に位置する離型キャリアを剥離した。また、突起状電極が変形し、最終的に得られるモジュールにおいて、その高さが２５μｍとなることを確認した。

このようにして実施の形態１の半導体内蔵モジュールを作製した。本実施例では、半導体素子と半導体素子に最も近接させるインナービアとの間の距離ｄが異なる下記の２種類のサンプル（各サンプルのＮ数は５）を作製して、各モジュールの信頼性を評価した。
サンプル１−ａ：ｄ＝０．５ｍｍ；
サンプル１−ｂ：ｄ＝０．８ｍｍ。
いずれのサンプルも、半導体素子は前述のように１０ｍｍ×１０ｍｍ、厚さ０．３ｍｍであり、インナービアの直径は１５０μｍであった。

各モジュールの信頼性は、吸湿リフロー試験および温度サイクル試験を実施して評価した。具体的には、吸湿リフロー試験は、３０℃、６０％ＲＨ条件下で１９２時間保持した半導体内蔵モジュールを、最高温度が２４０℃であるベルト式リフロー試験機を用いて２０秒間のサイクルを３回繰り返すことにより実施した。温度サイクル試験は、１２５℃の温度で３０分間保持した後、−４０℃の温度で３０分間保持する工程を、１０００サイクル繰り返すことにより実施した。各モジュールはインナービア接続信頼性および半導体素子接続信頼性により評価した。インナービア接続信頼性は、試験後のインナービア接続抵抗値が、試験前の値から１０％未満変化したものを「良」とし、断線が生じたり接続抵抗が試験前の値から１０％以上変化したものを「不良」として評価した。同様に、半導体素子接続信頼性は、内蔵した半導体素子と配線層との接続部において、試験後の接続抵抗値が試験前の値から１０％未満変化したものを「良」とし、断線が生じたものまたは試験後の接続抵抗が試験前の値から１０％以上変化したものを「不良」として評価した。

サンプル１−ａおよび１−ｂとも、吸湿リフロー試験後のインナービア接続信頼性および半導体接続信頼性はすべて「良」であった。また、両方のサンプルとも、温度サイクル試験後のインナービア接続信頼性および半導体素子接続信頼性はすべて「良」であった。さらに、各試験を実施した後、半導体素子においてクラックの発生は観察されず、超音波探傷装置でも特に異常は認められなかった。

このように本発明の半導体内蔵モジュールは、封止樹脂が存在しない（即ち、封止樹脂の外縁が半導体素子の外縁からはみ出ない）構成であるために、インナービアが予め形成された電気絶縁性基材を積層して半導体素子を内蔵させる場合でも、インナービアを半導体素子に近づけて配置させることができる。より具体的には、本発明のモジュールによれば、半導体素子の外縁とインナービア中心との間の距離を０．５〜０．８ｍｍと短くして、インナービアを半導体素子に近づけて配置しても、高い信頼性を確保できる。また、本発明のモジュールは、半導体素子と配線層との接続部を封止樹脂で封止する工程を省いて製造することができるので、製造工程の簡略化とコスト低減を図ることができる。

（実施例２）
実施例２では、上述の実施の形態３の半導体内蔵モジュールを作製した。実施例２においては、実施例１と同様にして、半導体素子を実装した回路基板、２つの電気絶縁性基材、および配線層を有する離型フィルムを重ね合わせた積層体を得、電気絶縁性基材に含まれる熱硬化性樹脂が最低溶融粘度を示す温度をＴＬとしたときにＴＬ±２０℃の範囲内にある１２０℃の温度で、１ＭＰａの圧力を加えて、５分間加熱加圧した後、加熱温度を上昇させて１８０℃で、圧力１ＭＰａのままで１時間保持して、半導体内蔵モジュールを得た。先に１２０℃で加熱している間、電気絶縁性基材中の熱硬化性樹脂は、その粘度が低下して流動しやすくなる。そのため、この低い温度の加熱の間に、電気絶縁性基材を構成する材料は、突起状電極の周囲に回り込んで、これを封止する。また、後の１８０℃の加熱により、電気絶縁性基材中のエポキシ樹脂が硬化して、電気絶縁性基材はコア層となった。また、この加熱加圧により導電性ペースト中のエポキシ樹脂も硬化し、コア層を介して対向する第１配線層と第２配線層とを電気的に接続するインナービアが形成された。続いて、コア層の一方の面に位置する離型キャリアを剥離した。

このようにして実施の形態３の半導体内蔵モジュールを作製した。本実施例においても、半導体素子と半導体素子に最も近接させるインナービアとの間の距離ｄが異なる下記の２種類のサンプル（各サンプルのＮ数は５）を作製して、各モジュールの信頼性を評価した。
サンプル２−ａ：ｄ＝０．５ｍｍ；
サンプル２−ｂ：ｄ＝０．８ｍｍ。

各モジュールの信頼性は、吸湿リフロー試験および温度サイクル試験を実施して評価した。具体的には、吸湿リフロー試験は、３０℃、６０％ＲＨ条件下で１９２時間保持した半導体内蔵モジュールを、最高温度が２６０℃であるベルト式リフロー試験機を用いて２０秒間のサイクルを３回繰り返すことにより実施した。温度サイクル試験は、１２５℃の温度で３０分間保持した後、−４０℃の温度で３０分間保持する工程を、１５００サイクル繰り返すことにより実施した。各モジュールは、インナービア接続信頼性および半導体素子接続信頼性により評価した。それぞれの信頼性の評価基準は実施例１で説明した基準と同じである。

サンプル２−ａおよび２−ｂとも、吸湿リフロー試験後のインナービア接続信頼性および半導体接続信頼性はすべて「良」であった。また、両方のサンプルとも、温度サイクル試験後のインナービア接続信頼性および半導体素子接続信頼性はすべて「良」であった。さらに、各試験を実施した後、半導体素子においてクラックの発生は観察されず、超音波探傷装置でも特に異常は認められなかった。

このように、実施の形態３の構成のモジュールにおいても実施の形態１のものと同様に、インナービアを半導体素子に半導体素子の外縁とインナービア中心との間の距離を０．５〜０．８ｍｍと短くして、インナービアを半導体素子に近づけて配置しても、高い信頼性を確保できる。さらに、実施例２では、実施例１よりも苛酷な条件で吸湿リフロー試験および温度サイクル試験を実施したにもかかわらず、実施例１と同様の結果が得られた。このことは、半導体素子と配線層とを接続する突起状電極をコア層の材料で被覆することによって、より高い接続信頼性が得られることを示している。

本発明の半導体内蔵モジュールにおいては、電気絶縁層に内蔵する半導体素子が封止樹脂を用いることなく回路基板に実装されているため、電気絶縁層中にインナービアを半導体素子に近接して配置することができる。また、封止樹脂を使用しなくとも、実用上問題のない電気接続を得ることができる。したがって、本発明によれば、より小型な半導体内蔵モジュールが提供される。また、本発明によれば、撮像素子を、その受光部が位置する面を実装面として電気絶縁性のコア層内に配置した、撮像モジュールを提供することができる。

本発明の実施の形態１の半導体内蔵モジュールを模式的に示す断面図である。 （ａ）〜（ｄ）は、本発明の実施の形態２に従って、実施の形態１の半導体内蔵モジュールを製造する方法を模式的に示す。 本発明の実施の形態３の半導体内蔵モジュールを模式的に示す断面図である。 （ａ）〜（ｄ）は、本発明の実施の形態４に従って、実施の形態３の半導体内蔵モジュールを製造する方法の一例を模式的に示す。 本発明の実施の形態５の半導体内蔵モジュールを模式的に示す断面図である。 本発明の実施の形態６の半導体内蔵モジュールを模式的に示す断面図である。 本発明の実施の形態８の半導体内蔵モジュールを模式的に示す断面図である。 本発明の実施の形態９の半導体内蔵モジュールを模式的に示す断面図である。 本発明の実施の形態１０の半導体内蔵モジュールを模式的に示す断面図である。 本発明の実施の形態１１の半導体内蔵モジュールを模式的に示す断面図である。 （ａ）〜（ｆ）は、本発明の実施の形態１２に従って、実施の形態１１の半導体内蔵モジュールを製造する方法を模式的に示す。 （ａ）〜（ｅ）は、本発明の実施の形態１３に従って、実施の形態１１の半導体内蔵モジュールを製造する方法を模式的に示す。 （Ａ）および（Ｂ）は、本発明の実施の形態１５の半導体内蔵モジュールを模式的に示す断面図である。 本発明の実施の形態１６の半導体内蔵モジュールを模式的に示す断面図である。 本発明の実施の形態１７の半導体内蔵モジュールを模式的に示す断面図である。 本発明の実施の形態１８の半導体内蔵モジュールを模式的に示す断面図である。 本発明の実施の形態１９の半導体内蔵モジュールを模式的に示す断面図である。 従来の半導体内蔵モジュールを模式的に示す断面図である。

符号の説明

１０１，１０１’２０１...コア層、
１０２ａ...第１配線層、
１０２ｂ...第２配線層、
１０２ｃ...第３配線層、
１０２ｄ...第２配線層、
１０２ｅ...第４配線層、
１０３，１０３’...回路基板、１０３ａ...回路基板の第１表面、
１０４，１０４’...インナービア、
１０５，１０５’，１０５”...半導体素子、１０５ａ...機能素子形成面、
１０６...突起状電極、
１０７...空間、
１０８，１０８’...電気絶縁層、
１０９，１０９’...インナービア、
１１０...受光部、
１１１...スルーホール、
１１２ａ，１１２ｂ...電気絶縁性基材、
１１３...導電性ペースト、
１１４...開口部、
１１５...離型キャリア、
１１７ａ，１１７ｂ...貫通孔、
１２０，１２０’...受動部品、
１２８...透明な電気絶縁層、
１３０...レンズ、
１４０...透明な物質、
１４２...光学的フィルタ、
１５０...第１のモジュール層、１５２...第２のモジュール層、
１６０...配線層、１６２...電気絶縁層、１６４...インナービア、
１７０...受動部品、
２０１...コア層、
２０２...配線層、
２０３...回路基板、
２０４...インナービア、
２０５...半導体素子、
２０６...突起状電極、
２０８...電気絶縁層、
２０９...インナービア、
２１６...封止樹脂。

Claims (32)

1. 無機質フィラーおよび熱硬化性樹脂を含む電気絶縁性のコア層と、当該コア層の両面に形成された第１配線層および第２配線層と、当該コア層内に形成され、当該配線層同士を電気的に接続するインナービアと、当該コア層内に内蔵された半導体素子とを有する半導体内蔵モジュールであって、
   少なくとも第１配線層が１もしくは複数の電気絶縁層および／または１もしくは複数の配線層とともに回路基板を形成しており、
   当該半導体素子がフリップチップ実装により、当該第１配線層に接続されており、
   当該半導体素子の機能素子形成面と当該回路基板の第１配線層が位置する表面との間に空間が形成されている半導体内蔵モジュール。
2. 前記空間の外縁が半導体素子の外縁の内側に位置し、前記空間の側周面が前記コア層と接している請求項１に記載の半導体内蔵モジュール。
3. 前記半導体素子と前記第１配線層とを接続する突起状電極のうち、少なくとも１つの突起状電極が前記コア層の材料で封止されている請求項２に記載の半導体内蔵モジュール。
4. 前記半導体素子の機能素子形成面と対向し、かつ前記空間と連絡する位置にて、回路基板に厚さ方向を貫通するスルーホールが形成されている、請求項１〜３のいずれか１項に記載の半導体内蔵モジュール。
5. 前記半導体素子が撮像素子であり、撮像素子の受光部が前記空間に面するように配置され、当該受光部と対向する位置にて、回路基板に厚さ方向を貫通するスルーホールが形成されている、請求項１〜３のいずれか１項に記載の半導体内蔵モジュール。
6. 前記半導体素子が撮像素子であり、撮像素子の受光部が前記空間に面するように配置され、前記回路基板が、少なくとも当該受光部と対向する位置にて透明である、請求項１〜３のいずれか１項に記載の半導体内蔵モジュール。
7. 前記回路基板において、前記撮像素子の受光部と対向する位置にレンズが設けられている、請求項６に記載の半導体内蔵モジュール。
8. 前記回路基板の電気絶縁層が透明な材料から成り、当該回路基板の前記撮像素子の受光部と対向する位置がレンズに形成されている、請求項６に記載の半導体内蔵モジュール。
9. 前記空間の一部または全部を、透明な物質が占めている、請求項５〜８のいずれか１項に記載の半導体内蔵モジュール。
10. 前記空間内に、光学的フィルタが配置されている、請求項５〜８のいずれか１項に記載の半導体内蔵モジュール。
11. 前記コア層内に少なくとも１つの受動部品が内蔵されている請求項１〜１０のいずれか１項に記載の半導体内蔵モジュール。
12. 前記コア層に含まれる前記熱硬化性樹脂が、エポキシ樹脂、フェノール樹脂またはシアネート樹脂を主成分とするものである請求項１〜１１のいずれか１項に記載の半導体内蔵モジュール。
13. 前記コア層に含まれる前記無機質フィラーが、Ａｌ_２Ｏ_３、ＭｇＯ、ＢＮ、ＡｌＮ、およびＳｉＯ_２から選ばれる少なくとも１種の材料から成るものである請求項１〜１２のいずれか１項に記載の半導体内蔵モジュール。
14. 前記回路基板が樹脂基板である、請求項１〜１３のいずれか１項に記載の半導体内蔵モジュール。
15. 前記回路基板が、無機フィラーと熱硬化性樹脂を含む混合物から成る電気絶縁層と、当該電気絶縁層に形成されたインナービアとを含む請求項１４に記載の半導体内蔵モジュール。
16. 前記回路基板がセラミック基板である請求項１〜１３のいずれか１項に記載の半導体内蔵モジュール。
17. 前記コア層の第２配線層の表面に、別の回路基板または回路部品内蔵モジュールが電気的に接続されて一体化している多層構造を有する、請求項１〜１６のいずれか１項に記載の半導体内蔵モジュール。
18. 最外層である配線層の表面に能動部品および／または受動部品が実装されている、請求項１〜１７のいずれか１項に記載の半導体内蔵モジュール。
19. 他の基板へ実装するための配線パターンがエリアアレイ状である、請求項１〜１８のいずれか１項に記載の半導体内蔵モジュール。
20. 前記回路基板が前記コア層よりも大きい面積を有する、請求項１〜１９のいずれか１項に記載の半導体内蔵モジュール。
21. 前記回路基板において、第１配線層が、コア層と接しない領域で、他の１または複数の電気絶縁層と他の１または複数の配線層とともに多層回路基板を構成している、請求項２０に記載の半導体内蔵モジュール。
22. 半導体内蔵モジュールを製造する方法であって、
    （１）回路基板の配線層の上に、半導体素子をフリップチップ実装する工程、
    （２）無機質フィラーおよび未硬化状態の熱硬化性樹脂を含む電気絶縁性基材に貫通孔を形成し、当該貫通孔に導電性樹脂組成物を充填する工程、
    （３）当該半導体素子をフリップチップ実装した回路基板に、前記電気絶縁性基材を、当該半導体素子の上に積層するとともに、当該電気絶縁性基材の回路基板と接する面とは反対側の面に配線層を有する離型キャリアを積層する工程、
    （４）加熱加圧により、前記電気絶縁性基材に含まれる熱硬化性樹脂を流動させた後、当該熱硬化性樹脂および貫通孔内の導電性樹脂組成物を硬化させる工程
    を含む製造方法。
23. 前記工程（４）が、電気絶縁性基材に含まれる熱硬化性樹脂が最低溶融粘度を示す温度をＴＬとした場合にＴＬ±２０℃の範囲内にある温度で保持し、その後昇温することを含む、請求項２２に記載の製造方法。
24. 前記工程（１）において、半導体素子として撮像素子を実装し、前記工程（１）〜（４）に加えて、
    （５）撮像素子の受光部と対向する位置に、回路基板に厚さ方向を貫通するスルーホールを形成する工程
    を含む請求項２２または請求項２３に記載の製造方法。
25. 前記工程（１）において半導体素子として撮像素子が実装され、回路基板が、少なくとも当該撮像素子の受光部と対向する位置にて透明である、請求項２２に記載の製造方法。
26. 前記工程（１）において半導体素子として撮像素子が実装され、前記工程（１）を実施する前に、透明な物質を、撮像素子の受光部が位置する面と、当該撮像素子の受光部が位置する面と対向する回路基板の表面と、流動後の電気絶縁性基材とで撮像素子を実装した後に規定される体積と同じ又はそれよりも少ない量で、撮像素子を実装する箇所に塗布することを含む、請求項２２に記載の製造方法。
27. 前記工程（１）において、前記工程（１）において半導体素子として撮像素子が実装され、前記工程（１）〜（４）に加えて、
    （６）前記回路基板に、撮像素子の受光部が位置する面と回路基板の表面との間に形成される空間に連通する貫通孔を設ける工程、および
    （７）前記工程（１）〜（４）を実施した後に、当該貫通孔から透明な樹脂を当該空間内に注入する工程
    をさらに含む、請求項２２に記載の製造方法。
28. 前記工程（１）において半導体素子として撮像素子が実装され、前記工程（１）を実施する前に、透明な物質から成る薄膜を、半導体素子を実装する箇所に貼付することを含む、請求項２２に記載の製造方法。
29. 前記工程（３）において、配線層を有する離型キャリアに代えて回路基板を積層する請求項２２〜２８のいずれか１項に記載の製造方法。
30. 無機質フィラーおよび未硬化状態の熱硬化性樹脂を含む電気絶縁性基材に、半導体素子を収容するための空間を形成する工程をさらに含み、当該工程が少なくとも工程（３）を実施する前に実施される、請求項２２〜２９のいずれか１項に記載の製造方法。
31. 前記工程（１）において、回路基板の半導体素子を実装する配線層の上に、受動部品を実装することをさらに含む、請求項２２〜３０のいずれか１項に記載の製造方法。
32. 前記工程（４）を実施した後、表面の配線層の上に能動部品および／または受動部品を実装することをさらに含む請求項２２〜３１のいずれか１項に記載の製造方法。
    

Images