JP5657198B2 - 表示装置 - Google Patents

Description

本発明は、フレームメモリに１フレーム分の画素毎のデジタルデータを記憶し、記憶されたデジタルデータに基づく表示を行う表示装置に関する。

昨今、有機ＥＬディスプレイの開発が積極的に行われている。その背景として、自発光素子である有機ＥＬをディスプレイに用いると、液晶ディスプレイ（ＬＣＤ）では限界が指摘される、高コントラスト化に有利であり、また高速応答であるため、動きの激しい動画をぼやけさせることなく表示する、優れた動画表示性能を得ることができる点があげられる。

現状では、有機ＥＬ素子が薄膜トランジスタ（ＴＦＴ）で駆動されるアクティブマトリクス型が主流になりつつあり、低温ポリシリコンＴＦＴなどが形成された基板上に有機ＥＬ素子を形成して作製される。低温ポリシリコンＴＦＴは移動度が高く、安定動作するため、有機ＥＬの駆動素子としてよく用いられるが、閾値や移動度などの特性にばらつきが大きく、飽和領域で定電流駆動すると、画素間で輝度がばらつき、表示に現れる表示ムラが課題となっていた。そこで、ＴＦＴを線形領域で動作させ、スイッチとして用いることで表示ムラを低減するデジタル駆動が開示されている。

また、デジタル駆動では、画素は発光するか否かの２値で制御されるため、複数のサブフレームを用いて多階調化されるか（サブフレーム型デジタル駆動）、もしくは複数のサブ画素を用いて面積階調などにより多階調化される（サブ画素型デジタル駆動）。

特開２００５−２７５３１５号公報 特開２００５−３３１８９１号公報 特開平１１−０７３１５８号公報

ここで、従来のサブフレーム型デジタル駆動では擬似輪郭が発生しやすく、特に静止画において高速な視線移動による擬似輪郭を抑制することが難しい。また、画面サイズが大型化し、高解像度化すると、十分に多くのサブフレームを導入することが困難であった。

また、従来のサブ画素型デジタル駆動では擬似輪郭は発生しないが、単位画素中にサブ画素を多く導入できないため、多階調化に不利であり、高画質化が難しかった。

本発明は、フレームメモリに１フレーム分の画素毎のデジタルデータを記憶し、記憶されたデジタルデータに基づく表示を行う表示装置であって、１フレーム分の単位フレームを複数のサブフレームに分割し、各サブフレームにおいて前記デジタルデータの対応するビットについての表示を行うとともに、このようにして行う１フレーム分の単位フレームの表示を１フレームの表示期間において複数回行い、画素回路を選択駆動するためのゲートライン６を共通化して、各画素について複数個のサブ画素を導入し、サブ画素に表示する前記デジタルデータのビットを割り付け、各サブ画素は、サブ画素間で異なる電源ラインを設け、サブ画素個別に電源電位を設定できる構成とし、同じ発光期間に対する発光強度比を調整することを特徴とする。

また、前記サブフレームの中の前記デジタルデータの上位ビットに対応するものを複数に分割し、１フレーム分のサブフレーム間に分散して配置することが好適である。

また、１フレーム表示期間において、同一の単位フレームの表示を複数回行うことが好適である。

また、１フレームの表示期間において行う複数回の単位フレームの表示において、表示するビットデータとその前後のビットデータを単位フレーム単位で変更することが好適である。

また、１フレームの表示期間において行う複数回の単位フレームの表示において、各単位フレームの表示をフレーム間の表示内容から得られる動きベクトルに応じて変更することが好適である。

また、各画素には、自発光型の発光素子が備えられていることが好適である。

本発明によれば、１フレーム分の表示を１フレームの表示期間において複数回行うことで、擬似輪郭の発生を抑制することができ、また階調数を容易に増加することができる。

以下、本発明の実施形態について、図面に基づいて説明する。

図１には、本実施形態の表示装置１０１の全体構成が示されている。表示装置１０１は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの色を発する画素１がマトリクス状に配置された画素アレイ２、複数のゲートライン６を選択駆動するゲートドライバ４、複数のデータライン７を駆動するデータドライバ５、データドライバ５の出力をＲＧＢいずれかのデータライン７に選択して接続するマルチプレクサ３から構成されている。画素１は、ＲＧＢの３画素でフルカラー化できるフルカラー単位画素となる。この例では、ＲＧＢ各色別のデータライン７を有し、各色のデータライン７に沿って対応する色の画素１が配置されており、マルチプレクサ３によって各色のデータが対応するデータライン７にそれぞれ供給される。また、ＲＧＢの画素１の他に、Ｗ（白）を発する画素１をさらに導入し、ＲＧＢＷとしてフルカラー単位画素としてもよい。この場合には、Ｗについてのデータライン７がさらに導入され、マルチプレクサ３はＷのデータライン７も選択可能とする。

図１に示されるデータドライバ５は、入力回路５−１、フレームメモリ５−２、出力回路５−３から構成され、メモリ内蔵型データドライバとして動作する。外部より入力されるドット単位のデータは入力回路５−１に入力され、ここでライン単位のデータに変換され、フレームメモリ５−２に格納される。フレームメモリ５−２に格納されたデータは、ライン単位で読み出されて出力回路５−３へ転送される。出力回路５−３には、マルチプレクサ３を介しデータライン７が接続されており、マルチプレクサ３が例えばＲ→Ｇ→Ｂの順に選択され、ＲＧＢの各データライン７が出力回路５−３に順に接続される。これによって、各色のデータが、ライン単位でＲ→Ｇ→Ｂの順で対応する色についてのデータライン７へ出力される。

このように、マルチプレクサ３を用いると、データドライバ５の出力本数はフルカラー単位画素数（ＲＧＢの３画素に１本）のみでよく、構成が簡略化されるため、携帯端末用によく用いられている。例えば２４０＊３２０のＱＶＧＡの場合、データドライバ５の出力本数は２４０で済み、出力回路５−３の回路規模を最小限にできるため、低コスト化に有利である。マルチプレクサ３を省略するとデータドライバ５の出力はＲＧＢすべてのデータライン７へ接続する必要があるため、２４０＊３＝７２０必要となる。

ゲートドライバ４は、データが出力されるラインのゲートライン６を、データライン７にデータが出力される直前に選択する。これにより、該当するラインの画素１にデータドライバ５からのデータが適切に書き込まれる。画素１にデータが書き込まれると、ゲートドライバ４は該当ラインの選択を解除し、次に選択されるべきラインを選択し、このような選択、解除の動作を繰り返す。すなわち、ゲートドライバ４は一度に１ラインのみ選択するように動作させなければならない。

画素１は、図２に示されるように、有機ＥＬ素子１０、駆動トランジスタ１１、選択トランジスタ１２、保持容量１３から構成されている。有機ＥＬ素子１０のアノードは駆動トランジスタ１１のドレイン端子、カソードは全画素共通のカソード電極９に接続されている。駆動トランジスタ１１のソース端子は全画素共通の電源ライン８、ゲート端子は一端が電源ライン８に接続された保持容量１３の他端と選択トランジスタ１２のソース端子に接続されている。また、選択トランジスタ１２のゲート端子はゲートライン６、ドレイン端子はデータライン７に接続されている。ここで、図１においては、電源ライン８、カソード電極９は図示されていない。

ゲートドライバ４により、ゲートライン６が選択される（Ｌｏｗとされる）と、選択トランジスタ１２が導通し、データライン７に供給されたデータ電位が駆動トランジスタ１１のゲート端子に導かれ、駆動トランジスタ１１をオンオフ制御する。例えば、データライン７上のデータ電位がＬｏｗのときには駆動トランジスタ１１は導通し、有機ＥＬ素子１０に電流が流れて発光するし、Ｈｉｇｈのときには駆動トランジスタ１１はオフし、有機ＥＬには電流が流れず、消灯する。駆動トランジスタ１１のゲート端子に導かれたデータ電位は保持容量１３に保持されるため、ゲートドライバ４により、選択トランジスタ１２が非選択とされても（Ｈｉｇｈとされても）、駆動トランジスタ１１のオンオフ動作は維持され、有機ＥＬ素子１０は発光状態、消灯状態を再びアクセスされるまで継続する。

図３には、本実施形態のデジタル駆動のサブフレーム構成が示されている。説明をわかりやすくするため、６ビット階調表示を例とするが、同様な考え方は８ビット階調や、１０ビット階調の際にも適用できることは言うまでもない。

図３の上部には、６つのサブフレーム（ＳＦ０〜ＳＦ５）による６ビット階調表示可能な単位フレーム期間のサブフレーム構成が示されている。すなわち、単位サブフレームのみでも６ビット階調を表示できる。サブフレームは、下位ビットＳＦ０から開始され、上位ビットのＳＦ５が終わると６ビット表示される。ただし、サブフレームは下位ビットから上位ビットまで順に行う必要はなく、上位ビットから下位ビットの順であっても、さらにランダムな順序であってもよい。

図１の表示装置を用いて、図３の上部のような走査を行うには、期間Ｔにおいて、複数ライン（水平ライン）Ｌ０〜Ｌ４が時分割に選択される必要があり、ビットデータがそれに対応したラインに書き込まれるように制御する必要がある。つまり、期間Ｔにおいて、ラインＬ０にはビット０、ラインＬ１にはビット１、ラインＬ２にはビット２、ラインＬ３にはビット３、ラインＬ４にはビット４のデータが書き込まれるように、ゲートラインを時分割選択して対応するデータを供給する必要がある。このような制御方法の一例は特許文献２に詳細に示されているため、ここでの説明は省略する。

図３の上部に示される単位フレーム期間が例えばフレーム期間の１／４であれば、図３の下部に示すように１フレーム期間に４単位フレームが導入されることになる。１フレーム期間が６０Ｈｚであれば、図３の下部は２４０Ｈｚ（４倍速）で６ビット階調表示が行われる。このように１フレーム期間内に何度も同じ映像を表示すると、フリッカが低減されるともに擬似輪郭が目立たなくなる。図４，５を用いてその理由を説明すると以下のようになる。

図４Ａ、図４Ｂは、例えば６０Ｈｚで６ビット階調のデジタル駆動を行った例であり、縦軸に時間、横軸に画素の位置もしくは発光の位置が示されてある。もっとも擬似輪郭が顕著に現れるのは図４Ａに示されるように、サブフレームによるデータ“３１”の発光とデータ“３２”の発光が隣合わせに存在する場合である。データ“３１”の発光は図３の上部に示されるようにサブフレームＳＦ０〜ＳＦ４がすべて点灯している状態であり、フレーム期間の前半に行われているが、データ“３２”の発光はサブフレームＳＦ５のみの発光となり、フレーム期間の後半に行われ、図４Ａの状態となっている。ここで、映像が右から左へ動き、目が映像を追従し、視線移動が生じると、図４Ｂのように映像が動かない場合の図４Ａと異なるように見える。映像が動いた際に各データの表示がどのように見えるのかいうと、図４Ｂの観測位置Ｘでは図４Ａと同じ、データ“３１”の発光が観察され、観測点Ｚでも同様に図４Ａと同じ、データ“３２”の発光が観察されるが、観測点Ｙでは状況が異なる。フレーム期間の後半に発光するデータ“３２”の発光の一部がフレーム期間の前半に発光するデータ“３１”の発光と重なり、最大で２倍近くにまで明るく観察され、映像にあるはずのない輪郭線として認識される。映像の動きが速いとその分重複する範囲が大きくなるため、擬似輪郭が顕著になる。そこで表示を高速化し、４倍速の２４０Ｈｚとすると、図５Ａ、図５Ｂのように動画の見え方が変わる。つまり、単位フレーム期間が１／４となるため、図５Ｂの観測点Ｙにおいて、視線移動によるデータ“３１”と“３２”の重複が軽減され、発光強度の変化が抑制される。

通常の動画であればそれほど動きが速くないため、特許文献１にあるように７５Ｈｚ〜１５０Ｈｚでも十分に擬似輪郭を低減できるかも知れないが、むしろ静止画を見ている際の視線移動による擬似輪郭の影響のほうが大きい。つまり、図４Ａ、図４Ｂのようなデータ“３１”とデータ“３２”が隣合わせに存在し、動いていない映像を左から右へ視線を動かして見ると図４Ｂと同じような状態となり、擬似輪郭が見えるようになる。このような状況は、携帯端末等に用いられるディスプレイの場合に起こりやすく、端末を振ることで容易に目と発光に相対速度が発生し、しかもその速度が速いため、擬似輪郭が認識されやすい。擬似輪郭を改善するため、表示を４倍速（２４０Ｈｚ）以上、例えば５倍速（３００Ｈｚ）や、８倍速（４８０Ｈｚ）とすれば擬似輪郭抑制効果は高くなることは図５の理由から、理解されるが、発明者の実験によると、３〜４倍速（１８０Ｈｚ〜２４０Ｈｚ）とすれば、ディスプレイを振った際に発生する擬似輪郭を許容できるレベルにまで低減できた。倍速数や周波数に関しては３倍、４倍といった整数倍とする必要はなく、３．２倍（１９２Ｈｚ）、３．８倍（２２８Ｈｚ）など実数倍となるように倍速設定しても同様な効果が期待できることが分かっている。整数倍の場合には出力映像のフレームレートは入力映像のフレームレートに同期することができるが、実数倍になると両者は同期しない。３倍速以上で映像を表示すると、１フレーム期間に３回以上同じ映像を表示することになり、同期しなくとも動画はスムーズに表示される。

さらに、発光期間の長いサブフレームＳＦ５をいくつかのサブフレームに分割して、ＳＦ５−１、ＳＦ５−２とし、図４の視線移動による発光期間の重複を回避してもよい。例えばＳＦ５−１とＳＦ５−２を同じ期間とすると、ＳＦ５によるデータ“３２”はデータ“１６”で２分割される。こうなればデータ“３２”はＳＦ０〜ＳＦ４によるデータ“１６”とＳＦ５−１のデータ“１６”で表現できるため、データ“３１”とデータ“３２”の視線移動による発光の重複が低減される。ＳＦ５の分割は３分割、４分割でもよいし、分割する割合も様々に設定できる。

しかし、画面サイズが大きくなり、解像度が増えると、擬似輪郭を抑制するための４倍速駆動がより困難になる。そこで、図６のように１つの画素内にサブ画素を導入するとよい。図６では、図２の画素１をサブ画素として、ゲートライン６を共通化し、３つ並べて一画素とした例であり、サブ画素１−１は上位ビット、サブ画素１−２は中位ビット、サブ画素１−３は下位ビットのデータに対応した発光強度を生成する。サブ画素間で異なる発光強度を得るには各サブ画素の有機ＥＬ素子１−１，１−２，１−３の発光面積を異なるようにしてもよいが、図６のようにサブ画素間で異なる電源ラインを設け、サブ画素１−１の電源ライン８−１にはＶＤＤ１、サブ画素１−２の電源ライン８−２にはＶＤＤ２、サブ画素１−３の電源ライン８−３にはＶＤＤ３のように異なる電源電位を供給することで調整可能な構成とするほうが望ましい。例えば３つのサブ画素で１２ビットの階調表示を実現するには、各サブ画素が１２÷３＝４ビット階調を生成すればよい。ただし、上位ビットに対応したサブ画素１−１は１２ビットのうちの上位４ビットであるビット１１〜８、中位ビットに対応したサブ画素１−２は次の４ビットであるビット７〜４、下位ビットに対応したサブ画素１−３は残りの下位４ビットであるビット３〜０に対応するため、同じ発光期間に対する発光強度比は２５６：１６：１に設定する必要がある。最大２５６：１の発光強度比を発光面積比で生成することは精度的に難しいし、一度作製したあとでは調整が効かない。図６のようにサブ画素個別に電源電位を設定できる構成とするほうが容易に精度良く発光強度比を調整できる。

サブ画素間で共通のゲートライン６を選択状態とし、サブ画素それぞれのデータライン７−１，７−２，７−３に上位４ビット、中位４ビット、下位４ビットのうちのいずれかのビットデータが供給されることで３つのサブ画素に同時にビットデータが書き込まれる。例えば上位、中位、下位４ビットのうち、ビット２のサブフレームＳＦ２が開始されると、データライン７−１，７−２，７−３にはそれぞれ上位ビット２（ビット１０）、中位ビット２（ビット６）、下位ビット２（ビット２）のデータが供給され、サブ画素に書き込まれる。

図６の画素を用いて１２ビット階調表示を行うサブフレーム構成の例が図７に示されている。前述のように、サブ画素は４ビット階調、つまり１：２：４：８のサブフレーム期間を有するＳＦ０〜ＳＦ３により構成されている。図７の上部には４ビット階調表示可能な単位フレームが示され、図７の下部のように、１フレーム期間に４回繰り返されることで擬似輪郭を抑制する。ここにおいても図３と同様に、期間ＴにおいてラインＬ０〜Ｌ３が時分割選択されるが、ラインＬ０にはビット０、ラインＬ１にはビット１、ラインＬ２にはビット２、ラインＬ３にはビット３が書き込まれるように制御される。

図３と図７を比較すると分かるように、図６のようにゲートラインを共通化してサブ画素を導入することにより、より多くのビットデータを転送できるため、サブフレーム数を少なくしつつも多階調化することができる。この場合、４倍速駆動しても、１６サブフレームで１２ビット階調を生成できる。これを単一画素で実現しようとすると、１２＊４＝４８サブフレーム必要となり、図７の３倍になる。

ディスプレイが高解像度化するとライン数が増加し、１ラインの選択時間を短くしなければならない。また大画面化すれば配線負荷が増えるため、１ラインの選択時間を短縮できなくなる。したがって、高解像度化し、大画面化すると、サブフレームを増加させることは困難になり、４８サブフレームを導入して４倍速１２ビット階調を生成することは極めて難しい。しかし、サブ画素を３つ導入すれば、１６サブフレームで４倍速１２ビット階調を実現できるため、高解像度化、大画面化しても十分駆動が可能となる。

サブ画素を３つ導入できない場合には、２つのサブ画素を導入すればよい。サブ画素１−１で上位４ビット、サブ画素１−２で下位４ビットとして、ビットデータを上位ビットと下位ビットの２つに分割すると、１６サブフレーム（単位フレームでは４サブフレーム）で８ビット階調を実現できる。４つ導入できる場合には、上位ビット、上中位ビット、中下位ビット、下位ビットの４つに分割されるため、１２サブフレーム（単位フレームでは３サブフレーム）で１２ビット階調を実現できる。

図３，７に示されるように、第１、第２と続く単位フレームのサブフレーム構成は同一とする必要はなく、異なる構成としてもよい。第１単位サブフレームは６ビット、第２単位サブフレームは８ビットのように階調数を異なるように設定してもよいし、第１単位フレームのサブフレームＳＦ０〜ＳＦ５の期間を単位フレーム間で変えてもよい。

図８には図６の画素を導入した表示装置１０２の全体構成が示されている。同じ符号が付された構成要素は図１と同じ動作を行うため、説明は省略する。表示装置１０２では、単位画素に対し、３つのサブ画素１−１〜１−３が導入されているため、それらに対応するデータライン７−１〜７−３が存在し、その数は表示装置１０１の３倍になる。そのため、データドライバ５の出力数もそれに対応する必要がある。

表示装置１０２は大型なものを想定しているため、表示装置１０１で導入されていたマルチプレクサ３は省略されている。マルチプレクサ３があると、マルチプレクサ３のオン抵抗により、高速駆動ができなくなるからである。つまり、データライン７−１〜７−３は直接データドライバ５の出力に接続される。そのため、ＲＧＢそれぞれのデータライン７−１〜７−３に対してもその分データドライバ５は出力数を確保されている。例えばフルハイビジョンの場合、水平解像度は１９２０であるため、データドライバ５の出力数は１９２０＊３（ＲＧＢ）＊３＝１７２８０備える。これだけの出力数を１つのドライバＩＣで供給するのは一般的ではないため、複数のＩＣで出力数はまかなわれる。例えば７２０出力のドライバＩＣであれば、２４個でよい。

データドライバ５は、表示アレイ２のデータラインと同じ数の出力数を備える出力回路５−３とデータドライバ５に入力されるドット単位のデータをライン単位に変換する入力回路５−１からなる単純なデジタル回路のみで構成されているため、出力数が３倍となっても低コスト化しやすい。またフレームメモリはデータドライバ５の外部に設けられるため、低コストな汎用品を用いることが可能である。データドライバ５に、低コストにフレームメモリを導入できれば図１のようなメモリ内臓型データドライバを用いてもよい。

外部から入力されるドット単位のデータはまずフレームメモリ５−２に格納され、図７のようにサブフレームが開始されると、それに対応したビットデータが読み出されてデータドライバ５に入力される。例えばデータが１２ビットの場合、ＳＦ２が開始されると、フレームメモリ５−２から該当するラインの各サブ画素に書き込むビット１０、ビット６、ビット２データが読み出され、入力回路５−１に転送される。入力回路５−１はドット単位で入力される各サブ画素のデータを１ライン分格納し、ラインデータに変換して出力回路５−３に転送する。出力回路５−３は、入力回路５−１からのラインデータをライン単位で各サブ画素のデータライン７−１〜７−３に供給し、ゲートドライバ４により選択されたラインの画素には、サブフレームに対応したビットデータが書き込まれる。つまりここではＳＦ２のビット１０、ビット６、ビット２のデータがそれぞれのサブ画素１−１、１−２、１−３に書き込まれる。この動作を図７のように各ライン、各サブフレームで繰り返し、４倍速駆動を行えば、擬似輪郭を抑制しつつ、多階調化することができる。

４倍速駆動を適用することでさらに多階調化することも可能である。例えば図３のように単位フレームで６ビット階調を生成する場合、４倍速化してそれぞれの単位フレームで異なるデータを表示することで８ビット階調を生成することができる。データ“ｎ”とデータ“ｎ＋１”を、単位フレーム毎に切り替えるとよい。第１、第２、第３単位フレームでデータ“ｎ”、第４単位フレームでデータ“ｎ＋１”を表示すれば、第ｎ＋１／４階調が表示でき、第１、第３単位フレームでデータ“ｎ”、第２、第４単位フレームでデータ“ｎ＋１”を表示すれば、第ｎ＋１／２階調となり、第１単位フレームでデータ“ｎ”、第２、第３、第４単位フレームでデータ“ｎ＋１”を表示すれば、第ｎ＋３／４階調を表示できる。データ“ｎ”とデータ“ｎ＋１”を表示する単位フレーム間の順番は特に限定されないし、隣接画素間で異なる順で表示してもよい。また交互に表示するデータは、データ“ｎ”とデータ“ｎ＋２”のように連続するデータでなくてもよい。

このような階調拡張法は低輝度階調を増加させるのに有効である。低輝度の場合、暗いのでフリッカや擬似輪郭が目立ちにくく、４倍速まで高速化しなくともよいためである。
さらにこの４倍速駆動を利用して、動画表示性能を向上させてもよい。図９のように、入力映像が例えば６０Ｈｚで入力され、第ｎフレームには画面左下に位置していた矩形が、第ｎ＋１フレームには画面右上に移動したとする。第ｎフレームと第ｎ＋１フレームから動きベクトルを検出し、４倍速駆動において第２、第３、第４単位フレームに動きベクトルを元に作り出された映像が挿入される。例えば動きベクトルが（ｘ，ｙ）であれば、第２単位フレームには第１単位フレーム（第ｎフレーム）から矩形が（ｘ／４，ｙ／４）移動した映像、第３単位フレームには矩形が（ｘ／２，ｙ／２）移動した映像、第４単位フレームには矩形が（３＊ｘ／４，３＊ｙ／４）移動した映像が挿入される。このような映像を挿入することで矩形の移動が滑らかに映し出され、動画表示性能が向上する。第ｎフレームと第ｎ＋１フレームに映像変化がない場合には動きベクトルは（０，０）となり、第２、第３、第４単位フレームには第ｎフレームと同じ映像が映し出されることになる。つまり、映像が動いた場合のみに第２、第３、第４サブフレームには映像の動きを補完する、補完フレームが挿入される。補完フレームは第１、第２、第３、第４単位フレームすべて異なる映像とする必要はない。第１、第２単位フレームに同じ第ｎフレーム映像を挿入し、第３、第４単位フレームには動きベクトル（ｘ／２，ｙ／２）により算出された補完映像を挿入してもよい。動き補完を行う場合、出力映像のフレームレートは３倍速、４倍速といったように整数倍であるほうが映像を滑らかに表示できる。

液晶ディスプレイでは液晶の応答が数十ｍｓと遅いため、４倍速のように高速で映像が更新されても液晶の応答が追いつかず、補完映像が表示に反映されないため、動画改善効果が小さいが、有機ＥＬの場合、応答速度が数μｓと非常に高速であるため、このような補完映像が４倍速で書き換えられても十分に表示に反映される。このため、デジタル駆動で駆動される有機ＥＬディスプレイにおいては、４倍速で映像を更新すると、静止画時の擬似輪郭を抑制できるほかに、動画の表示性能をも向上させることができる。

以上のような本発明の内容は有機ＥＬディスプレイに限定されず、比較的応答の速いプラズマディスプレイやフィールドエミッションディスプレイ、無機ＥＬディスプレイなどの自発光型ディスプレイにおいて、デジタル駆動で駆動される場合にも適用できることは言うまでもない。

実施形態に係る表示装置の全体構成を示す図である。 画素回路の構成を示す図である。 サブフレームを用いた表示シーケンスを示す図である。 通常の１フレーム表示における表示状態を説明する図である。 １フレーム表示期間に複数回表示した場合表示状態を説明する図である。 通常の１フレーム表示における表示状態を説明する図である。 １フレーム表示期間に複数回表示した場合表示状態を説明する図である。 サブ画素を用いた場合の各画素回路を示す図である。 サブフレームおよびサブ画素を用いた表示シーケンスを示す図である。 サブ画素を用いた場合における実施形態に係る表示装置の全体構成を示す図である。 動きベクトルに応じた表示の状態を示す図である。

符号の説明

１ 画素、２ 画素アレイ、３ マルチプレクサ、４ ゲートドライバ、５ データドライバ、５−１ 入力回路、５−２ フレームメモリ、５−３ 出力回路、６ ゲートライン、７ データライン、８ 電源ライン、９ カソード電極、１０ 有機ＥＬ素子、１１ 駆動トランジスタ、１２ 選択トランジスタ、１３ 保持容量、１０１，１０２ 表示装置。

Claims (6)

1. フレームメモリに１フレーム分の画素毎のデジタルデータを記憶し、記憶されたデジタルデータに基づく表示を行う表示装置であって、
   １フレーム分の単位フレームを複数のサブフレームに分割し、各サブフレームにおいて前記デジタルデータの対応するビットについての表示を行うとともに、
   このようにして行う１フレーム分の単位フレームの表示を１フレームの表示期間において複数回行い、
   画素回路を選択駆動するためのゲートラインを共通化して、各画素について複数個のサブ画素を導入し、サブ画素に表示する前記デジタルデータのビットを割り付け、
   各サブ画素は、サブ画素間で異なる電源ラインを設け、サブ画素個別に電源電位を設定できる構成とし、同じ発光期間に対する発光強度比を調整する
   ことを特徴とする表示装置。
2. 請求項１に記載の表示装置において、
   前記サブフレームの中の前記デジタルデータの上位ビットに対応するものを複数に分割し、１フレーム分のサブフレーム間に分散して配置することを特徴とする表示装置。
3. 請求項１または２に記載の表示装置において、
   １フレーム表示期間において、同一の単位フレームの表示を複数回行うことを特徴とする表示装置。
4. 請求項１または２に記載の表示装置において、
   １フレームの表示期間において行う複数回の単位フレームの表示において、表示するビットデータとその前後のビットデータを単位フレーム単位で変更することを特徴とする表示装置。
5. 請求項１または２に記載の表示装置において、
   １フレームの表示期間において行う複数回の単位フレームの表示において、各単位フレームの表示をフレーム間の表示内容から得られる動きベクトルに応じて変更することを特徴とする表示装置。
6. 請求項１〜５のいずれか１つに記載の表示装置において、
   各画素には、自発光型の発光素子が備えられていることを特徴とする表示装置。

Images