[go: up one dir, main page]

JP5590125B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5590125B2
JP5590125B2 JP2012527503A JP2012527503A JP5590125B2 JP 5590125 B2 JP5590125 B2 JP 5590125B2 JP 2012527503 A JP2012527503 A JP 2012527503A JP 2012527503 A JP2012527503 A JP 2012527503A JP 5590125 B2 JP5590125 B2 JP 5590125B2
Authority
JP
Japan
Prior art keywords
film
graphene
catalyst
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012527503A
Other languages
English (en)
Other versions
JPWO2012017533A1 (ja
Inventor
賢二郎 林
信太郎 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2012017533A1 publication Critical patent/JPWO2012017533A1/ja
Application granted granted Critical
Publication of JP5590125B2 publication Critical patent/JP5590125B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6748—Group IV materials, e.g. germanium or silicon carbide having a multilayer structure or superlattice structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/8303—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/881—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being a two-dimensional material
    • H10D62/882—Graphene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)

Description

本発明は、半導体装置の製造方法に関する。
近年、電界効果トランジスタのチャネルの材料としてグラフェンが注目されている。また、グラフェンは半導体装置の配線の材料としても注目されている。これは、グラフェンはシリコンよりも数桁高い電子移動度を有し、更に、高い電流密度耐性を有しているからである。そこで、一部にグラフェンを用いたチャネル及び／又は配線を含む半導体装置の製造方法について種々の検討が行われている。
例えば、グラファイトから接着テープ等を用いてグラフェンを剥ぎ取り、これを所望の位置に貼り付ける方法が知られている。しかしながら、この方法では、微細な半導体装置を製造することが極めて困難である。また、処理に多大な時間が必要とされる。
また、炭化シリコン（ＳｉＣ）基板からシリコンを昇華させることによりグラフェンを作製する方法もある。しかしながら、シリコンの昇華には１２００℃以上での加熱が必要であるため、シリコン酸化膜等を含む半導体装置の製造にこの方法を採用することはできない。
更に、触媒金属上に化学気相成長法等によりグラフェンを成長させる方法も知られている。しかしながら、この方法では、導体である触媒金属とグラフェンが接しているため、グラフェンをチャネルとして用いることができない。
特開平７―２５０８号公報 特開平８−２６０１５０号公報 特開平９−３１７５７号公報
Appl.Phys. Lett.77 (2000) 531 IEEEElectron Device Lett. 28, 282 (2007)
本発明は、グラフェンを用いながら容易に製造することができる半導体装置の製造方法を提供することを目的とする。
半導体装置の製造方法の一態様では、基板上方に触媒膜を形成し、前記触媒膜上にグラフェンを成長する。また、前記触媒膜の下面を露出する隙間を形成し、前記隙間を介して、前記触媒膜を除去する。前記隙間を形成する際には、前記基板の表面をエッチングして前記触媒膜の下方まで延びる凹部を形成する。
半導体装置の製造方法の他の態様では、基板上方に触媒膜を形成し、前記触媒膜の上面を露出する保護膜を形成し、前記触媒膜の上面上にグラフェンを成長する。前記保護膜を形成する際には、前記触媒膜の上面を覆う犠牲膜を形成し、前記触媒膜の側面をエッチングして前記触媒膜の側面を前記犠牲膜の側面よりも内側まで後退させ、前記犠牲膜の下方において前記触媒膜の側面の少なくとも一部を覆い、前記犠牲膜の側面の少なくとも一部を露出する前記保護膜の原料膜を前記基板上方に形成し、前記犠牲膜を除去して前記触媒膜の上面を露出する。
なお、グラフェン（graphene）は、グラファイト（graphite）の基本単位であり、グラファイトは互いに積層された複数のグラフェンから構成されている。
図１Ａは、半導体装置の製造方法の第１の参考例を示す断面図である。 図１Ｂは、図１Ａに引き続き、第１の参考例を示す断面図である。 図１Ｃは、図１Ｂに引き続き、第１の参考例を示す断面図である。 図１Ｄは、図１Ｃに引き続き、第１の参考例を示す断面図である。 図１Ｅは、図１Ｄに引き続き、第１の参考例を示す断面図である。 図１Ｆは、図１Ｅに引き続き、第１の参考例を示す断面図である。 図１Ｇは、図１Ｆに引き続き、第１の参考例を示す断面図である。 図２Ａは、第１の参考例で生じ得る問題点を示す断面図である。 図２Ｂは、第１の参考例で生じ得る問題点を示す斜視図である。 図３Ａは、第２の参考例に係る半導体装置の製造方法を示す断面図である。 図３Ｂは、図３Ａに引き続き、半導体装置の製造方法を示す断面図である。 図３Ｃは、図３Ｂに引き続き、半導体装置の製造方法を示す断面図である。 図３Ｄは、図３Ｃに引き続き、半導体装置の製造方法を示す断面図である。 図３Ｅは、図３Ｄに引き続き、半導体装置の製造方法を示す断面図である。 図３Ｆは、図３Ｅに引き続き、半導体装置の製造方法を示す断面図である。 図３Ｇは、図３Ｆに引き続き、半導体装置の製造方法を示す断面図である。 図４Ａは、第２の参考例に係る半導体装置の製造方法を示す斜視図である。 図４Ｂは、図４Ａに引き続き、半導体装置の製造方法を示す斜視図である。 図４Ｃは、図４Ｂに引き続き、半導体装置の製造方法を示す斜視図である。 図５Ａは、第１の実施形態に係る半導体装置の製造方法を示す断面図である。 図５Ｂは、図５Ａに引き続き、半導体装置の製造方法を示す断面図である。 図５Ｃは、図５Ｂに引き続き、半導体装置の製造方法を示す断面図である。 図５Ｄは、図５Ｃに引き続き、半導体装置の製造方法を示す断面図である。 図５Ｅは、図５Ｄに引き続き、半導体装置の製造方法を示す断面図である。 図５Ｆは、図５Ｅに引き続き、半導体装置の製造方法を示す断面図である。 図５Ｇは、図５Ｆに引き続き、半導体装置の製造方法を示す断面図である。 図６Ａは、第１の実施形態に係る半導体装置の製造方法を示す斜視図である。 図６Ｂは、図６Ａに引き続き、半導体装置の製造方法を示す斜視図である。 図７Ａは、第３の参考例に係る半導体装置の製造方法を示す断面図である。 図７Ｂは、図７Ａに引き続き、半導体装置の製造方法を示す断面図である。 図７Ｃは、図７Ｂに引き続き、半導体装置の製造方法を示す断面図である。 図７Ｄは、図７Ｃに引き続き、半導体装置の製造方法を示す断面図である。 図７Ｅは、図７Ｄに引き続き、半導体装置の製造方法を示す断面図である。 図７Ｆは、図７Ｅに引き続き、半導体装置の製造方法を示す断面図である。 図７Ｇは、図７Ｆに引き続き、半導体装置の製造方法を示す断面図である。 図８Ａは、第３の参考例に係る半導体装置の製造方法を示す斜視図である。 図８Ｂは、図８Ａに引き続き、半導体装置の製造方法を示す斜視図である。 図８Ｃは、図８Ｂに引き続き、半導体装置の製造方法を示す斜視図である。 図９Ａは、第４の参考例に係る半導体装置の製造方法を示す断面図である。 図９Ｂは、図９Ａに引き続き、半導体装置の製造方法を示す断面図である。 図９Ｃは、図９Ｂに引き続き、半導体装置の製造方法を示す断面図である。 図９Ｄは、図９Ｃに引き続き、半導体装置の製造方法を示す断面図である。 図９Ｅは、図９Ｄに引き続き、半導体装置の製造方法を示す断面図である。 図１０Ａは、第４の参考例に係る半導体装置の製造方法を示す斜視図である。 図１０Ｂは、図１０Ａに引き続き、半導体装置の製造方法を示す斜視図である。 図１０Ｃは、図１０Ｂに引き続き、半導体装置の製造方法を示す斜視図である。 図１０Ｄは、図１０Ｃに引き続き、半導体装置の製造方法を示す斜視図である。 図１０Ｅは、図１０Ｄに引き続き、半導体装置の製造方法を示す斜視図である。 図１１Ａは、第２の実施形態に係る半導体装置の製造方法を示す断面図である。 図１１Ｂは、図１１Ａに引き続き、半導体装置の製造方法を示す断面図である。 図１１Ｃは、図１１Ｂに引き続き、半導体装置の製造方法を示す断面図である。 図１１Ｄは、図１１Ｃに引き続き、半導体装置の製造方法を示す断面図である。 図１１Ｅは、図１１Ｄに引き続き、半導体装置の製造方法を示す断面図である。 図１１Ｆは、図１１Ｅに引き続き、半導体装置の製造方法を示す断面図である。 図１２Ａは、第２の実施形態に係る半導体装置の製造方法を示す斜視図である。 図１２Ｂは、図１２Ａに引き続き、半導体装置の製造方法を示す斜視図である。 図１２Ｃは、図１２Ｂに引き続き、半導体装置の製造方法を示す斜視図である。
（第１の参考例）
先ず、第１の参考例について説明する。図１Ａ乃至図１Ｇは、半導体装置の製造方法の第１の参考例を工程順に示す断面図である。
先ず、図１Ａに示すように、基板１上に触媒膜２を形成する。次いで、図１Ｂに示すように、触媒膜２上にグラフェン３を形成する。その後、図１Ｃに示すように、シリコン酸化膜１ｂ上にグラフェン３の端部を覆う２個の電極４を形成する。続いて、図１Ｄに示すように、触媒膜２を除去する。グラフェン３の両端部が側方から電極４により保持されているため、グラフェン３は電極４間に懸架される。次いで、図１Ｅに示すように、グラフェン３の露出面を覆う絶縁膜５を形成する。その後、図１Ｆに示すように、シリコン酸化膜１ｃを除去する。続いて、シリコン層１ａの裏面にバックゲート電極６を形成する。次いで、図１Ｇに示すように、絶縁膜５のグラフェン３の上面を覆う部分上にゲート電極７を形成する。
このようにして製造された半導体装置では、バックゲート電極６の電位及びゲート電極７の電位に応じてグラフェン３のフェルミ準位が変化する。また、グラフェン３は絶縁膜５により覆われており、２つの電極４の間を流れる電流の経路はグラフェン３のみである。従って、グラフェン３がチャネルとして機能し、２つの電極４がソース電極及びドレイン電極として機能する。なお、ゲート電圧による電界効果を有効に作用させるためには、グラフェン３に含まれるグラフェンの層数は１〜１０層程度であることが好ましい。
この製造方法では、触媒膜２上にグラフェン３を形成しているが、触媒膜２を除去しているため、グラフェン３をチャネルとして機能させることができる。
しかしながら、図２Ａ及び図２Ｂに示すように、グラフェン３が触媒膜２の側面を覆うこともある。この場合、電極４を形成した後に触媒膜２を除去することが困難となる。触媒膜２がグラフェン３の下方に残存すると、電極４間を流れる電流等に影響が及ぶ。また、絶縁膜５の形成にも影響が及ぶ。
以下、実施形態について、添付の図面を参照して具体的に説明する。これらの実施形態では、触媒膜２をより確実に除去することを可能にしている。
（第２の参考例）
第２の参考例について説明する。図３Ａ乃至図３Ｇは、第２の参考例に係る半導体装置の製造方法を工程順に示す断面図である。また、図４Ａ乃至図４Ｃは、第２の参考例に係る半導体装置の製造方法を工程順に示す斜視図である。
第２の参考例では、先ず、図３Ａに示すように、基板１上に土台１１を形成し、その上に触媒膜２を形成する。基板１としては、例えば、シリコン層１ａの表面にシリコン酸化膜１ｂが形成され、裏面にシリコン酸化膜１ｃが形成されたものを用いる。シリコン酸化膜１ｂ及び１ｃは、例えば熱酸化により形成されている。
触媒膜２としては、例えば厚さが２００ｎｍ程度の鉄（Ｆｅ）膜をリフトオフ法により形成する。つまり、触媒膜２を形成する予定の領域を開口するレジスト膜をシリコン酸化膜１ｂ上に形成し、例えばスパッタリング法により触媒膜を堆積する。このようなレジスト膜の形成では、例えばフォトリソグラフィ技術又は電子ビームリソグラフィ技術を採用することができる。そして、レジスト膜をその上の触媒膜と共に除去する。この結果、触媒膜２がシリコン酸化膜１ｂ上に残存する。スパッタリング法により触媒膜の形成条件は特に限定されないが、例えば出力を１００Ｗとし、スパッタリングレートを１Å／秒とする。また、スパッタリング法に代えて、電子ビーム蒸着法又は分子線エピタキシー（ＭＢＥ：molecular beam epitaxy）法を用いてもよい。触媒膜２として、酸化鉄（ＦｅＯ及びＦｅ２Ｏ３）、塩化鉄（Ｆｅ２Ｃｌ３）、及びコバルト鉄（ＣｏＦｅ）等の鉄を含む化合物又は合金の膜を形成してもよい。また、触媒膜２として、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、白金（Ｐｔ）、金（Ａｕ）、又は銅（Ｃｕ）の膜を形成してもよく、Ｎｉ、Ｃｏ、Ｐｔ、Ａｕ、Ｃｕを含む化合物又は合金の膜を形成してもよい。触媒膜２の厚さは特に限定されないが、５０ｎｍ〜１０００ｎｍであることが好ましく、１００ｎｍ〜５００ｎｍであることがより好ましい。
土台１１の厚さは特に限定されない。また、土台１１は、例えば触媒膜２と共にリフトオフ法により形成することができる。つまり、レジスト膜を形成した後に、スパッタリング法、電子ビーム蒸着法又はＭＢＥ法等により土台１１となる膜及び触媒膜２となる膜を形成し、レジスト膜をその上の膜とともに除去すればよい。土台１１の材料としては、例えば、次の５つの条件を満たすものを用いることが好ましい。（ａ）グラフェン３の形成に対する触媒能を持たない。（ｂ）グラフェン３の形成温度以上の融点を持つ。（ｃ）カーバイド化し難い。（ｄ）溶解又は分解により除去することができる。（ｅ）電極４とのエッチング選択性を持つ。
次いで、図３Ｂ及び図４Ａに示すように、触媒膜２の上面上にグラフェン３を形成する。このとき、触媒膜２の側面上にグラフェン３が成長することがあっても、土台１１は触媒として機能しないため、グラフェン３は土台１１の側面上には成長しない。グラフェン３の形成は、例えば真空槽内で熱ＣＶＤ（chemical vapor deposition）法により行う。この場合、例えば、基板１の温度を６５０℃程度に設定し、原料ガスであるアセチレン及びアルゴンの混合ガスの総圧力を１ｋＰａ程度に設定する。アセチレンの分圧の全圧に対する割合は、例えば０．００１％〜１０％程度とするが、成長させようとするグラフェン３の厚さ及び成長条件等に応じて調整することが好ましい。また、グラフェン３の形成を、ホットフィラメントＣＶＤ法、リモートプラズマＣＶＤ法、又はプラズマＣＶＤ法等により行ってもよい。また、原料ガスとして、エチレン、メタン、エタン等の炭化水素ガス又はエタノール等のアルコールを用いてもよく、原料ガスに、微量の水又は酸素等の酸化系ガスを加えてもよい。また、基板１の温度は、例えば３００℃〜８００℃とするが、触媒膜２の種類及び厚さ、並びに原料ガスの種類等に応じて調整することが好ましい。触媒膜２としてＦｅ膜を用い、原料ガスとしてアセチレンを用いる場合、基板１の温度は５５０℃〜７００℃程度とすることが好ましい。
その後、図３Ｃ及び図４Ｂに示すように、シリコン酸化膜１ｂ上に、グラフェン３の端部を覆う２個の電極４を形成する。電極４としては、例えば厚さが１０ｎｍ程度のチタン（Ｔｉ）膜及びその上に位置する厚さが２００ｎｍ程度のＡｕ膜の積層体をリフトオフ法により形成する。なお、レジスト膜の形成では、例えばフォトリソグラフィ技術又は電子ビームリソグラフィ技術を採用することができる。
続いて、図３Ｄ及び図４Ｃに示すように、土台１１を除去し、触媒膜２を除去する。土台１１の除去に伴い、触媒膜２の下面を露出する隙間が形成される。グラフェン３の両端部が側方から電極４により保持されているため、グラフェン３は電極４間に懸架される。なお、土台１１は、その材料に応じた溶媒等を用いて溶解又は分解により除去することができる。また、触媒膜２は、例えば塩酸、塩化鉄水溶液、又はフッ酸等を用いたウェット処理により除去することができる。触媒膜２として厚さが１０ｎｍ〜５００ｎｍ程度のＦｅ膜が形成されている場合、濃度が９体積％の塩酸を用いると、３０分程度で触媒膜２の除去が完了する。土台１１及び触媒膜２の材料によっては、土台１１及び触媒膜２を一括して除去することも可能である。第２の参考例では、グラフェン３と基板１との間に隙間が存在するため、土台１１及び触媒膜２の全体を容易に除去することが可能である。
次いで、図３Ｅに示すように、グラフェン３の露出面を覆う絶縁膜５を形成する。絶縁膜５の材料として酸化ハフニウム又は酸化アルミニウムを用いる場合、例えば原子層堆積法（ＡＬＤ法）によりグラフェン３を覆うように絶縁膜５を堆積させることができる。絶縁膜５の材料として酸化ハフニウムを用いる場合、原料として例えばテトラキスジメチルアミノハフニウム(ＴＤＭＡＨ)を用い、２５０℃の温度で絶縁膜５を形成することができる。絶縁膜５の材料として酸化アルミニウムを用いる場合、原料としてトリメチルアルミニウムを用い、３００℃の温度で絶縁膜５を形成することができる。絶縁膜５の材料として酸化シリコンを用いる場合、例えばＳＯＧ（spin on glass）溶液をスピンコート法で塗布し、窒素雰囲気で５００℃程度でアニールすることにより絶縁膜５を形成することができる。絶縁膜５の材料として酸化チタン等を用いることもできる。
その後、図３Ｆに示すように、シリコン酸化膜１ｃを除去する。シリコン酸化膜１ｃは、例えばシリコン層１ａよりも上方をレジスト膜（例えば東京応化工業社の「ＴＳＭＲ−Ｖ５０」）で保護した上で、バッファードフッ酸等を用いて除去することができる。この処理時間は５分間程度である。続いて、シリコン層１ａの裏面にバックゲート電極６を形成する。バックゲート電極６としては、例えば厚さが１０ｎｍ程度のＴｉ膜及びその上に位置する厚さが１００ｎｍ程度のＡｕ膜の積層体を電子ビーム蒸着法により形成する。
次いで、図３Ｇに示すように、絶縁膜５のグラフェン３の上面を覆う部分上にゲート電極７を形成する。絶縁膜５のゲート電極７とグラフェン３との間に位置する部分がゲート絶縁膜として機能する。ゲート電極７としては、例えば厚さが１０ｎｍ程度のＴｉ膜及びその上に位置する厚さが１００ｎｍ程度のＡｕ膜の積層体をリフトオフ法により形成する。なお、レジスト膜の形成では、例えばフォトリソグラフィ技術又は電子ビームリソグラフィ技術を採用することができる。Ｔｉ膜及びＡｕ膜の堆積は、例えば電子ビーム蒸着法により行う。
第２の参考例によれば、触媒膜２と基板１との間に、その側面上にグラフェン３が成長しない土台１１を形成しているため、グラフェン３が触媒膜２の側面を覆っても、グラフェン３の加工等を行わずに触媒膜２を容易に除去することができる。従って、グラフェン３を確実にチャネルとして機能させることができる。
ここで、土台１１の材料の具体例について説明する。土台１１の材料としては、金属及び化合物（酸化物、窒化物、炭化物等）が挙げられる。金属としては、融点が高い遷移金属を用いることが好ましく、例えばＴｉ、Ｃｒ、Ｗ、Ｈｆ、Ｎｂ等が適している。化合物としては、例えばＺｎＯ、ＭｇＯ、Ａｌ２Ｏ３、Ｓｉ３Ｎ４等が挙げられる。また、上記の要件（ｄ）及び（ｅ）との関係から、電極４の材料も考慮することが好ましい。例えば、電極４の材料がＴｉの場合、Ｔｉはフッ化水素酸、硝フッ酸、加熱下の塩酸に可溶であるため、これらの溶剤を用いずに除去することが可能な材料を選択することが好ましい。例えば、アンモニアに可溶なＭｏ、ＮａＯＨに可溶なＡｌ２Ｏ３、ほぼ全ての酸及びアルカリ溶剤に可溶なＺｎＯ等を選択すればよい。
また、ウェットエッチングにより土台１１を除去する場合には、イオン化傾向を考慮して溶剤を用いることが好ましい。更に、ウェットエッチングにより土台１１及び触媒膜２を除去する場合には、シリコン酸化膜１ｂを侵さない溶剤を用いることが好ましい。即ち、シリコン酸化膜１ｂはフッ化水素酸に可溶であるため、これ以外の溶剤を用いることが好ましい。土台１１及び触媒膜２の除去をドライエッチングにより行ってもよい。
なお、上記の要件（ｃ）に関し、土台１１がカーバイド化しやすい場合、グラフェン３の形成の際に、土台１１がカーバイド化し、土台１１の溶解及び除去が困難になる。
なお、シリコン酸化膜１ａ、１ｂに代えて、ハフニウム酸化膜、アルミニウム酸化膜等を用いてもよい。
（第１の実施形態）
次に、第１の実施形態について説明する。図５Ａ乃至図５Ｇは、第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。また、図６Ａ乃至図６Ｂは、第１の実施形態に係る半導体装置の製造方法を工程順に示す斜視図である。
第１の実施形態では、先ず、図５Ａに示すように、第１の参考例と同様にして、基板１上に触媒膜２を形成する。次いで、触媒膜２の上面上にグラフェン３を形成する。このとき、触媒膜２の側面上にグラフェン３が成長することもある。
その後、図５Ｂ及び図６Ａに示すように、シリコン酸化膜１ｂのエッチングを行い、シリコン酸化膜１ｂに、触媒膜２の外周部分の下方まで入り込む凹部２１を形成する。このとき、シリコン酸化膜１ｂの触媒膜２の中央部分の下方に凸部２２を残し、凸部２２の上面と触媒膜２の下面との接触は維持する。この結果、グラフェン３と基板１との間に隙間が生じ、更に、部分的に、触媒膜２と基板１との間に隙間が生じる。シリコン酸化膜１ｂのエッチングは、例えば、フッ化水素（ＨＦ）のガス又は溶液を用いて行う。
続いて、図５Ｃに示すように、シリコン酸化膜１ｂ上に、グラフェン３の端部を覆う２個の電極４を形成する。電極４の形成後も、グラフェン３と基板１との間に隙間が存在し、触媒膜２と基板１との間に部分的に隙間が存在する。
次いで、図５Ｄ及び図６Ｂに示すように、触媒膜２を除去する。グラフェン３の両端部が側方から電極４により保持されているため、グラフェン３は電極４間に懸架される。
その後、図５Ｅに示すように、グラフェン３の露出面を覆う絶縁膜５を形成する。続いて、図５Ｆに示すように、シリコン酸化膜１ｃを除去する。次いで、シリコン層１ａの裏面にバックゲート電極６を形成する。次いで、図５Ｇに示すように、絶縁膜５のグラフェン３の上面を覆う部分上にゲート電極７を形成する。
第１の実施形態によれば、シリコン酸化膜１ｂのエッチングにより凹部２１を形成しているため、グラフェン３が触媒膜２の側面を覆っても、グラフェン３の加工等を行わずに触媒膜２を容易に除去することができる。従って、グラフェン３を確実にチャネルとして機能させることができる。
なお、シリコン酸化膜１ａ、１ｂに代えて、ハフニウム酸化膜、アルミニウム酸化膜等を用いてもよい。ハフニウム酸化膜を用いる場合、そのエッチングは、例えば、フッ化水素酸系のエッチング液を用いて行うことができる。アルミニウム酸化膜を用いる場合、そのエッチングは、例えば、ＮａＯＨ又はフッ化水素酸を用いて行うことができる。
（第３の参考例）
次に、第３の参考例について説明する。図７Ａ乃至図７Ｇは、第３の参考例に係る半導体装置の製造方法を工程順に示す断面図である。また、図８Ａ乃至図８Ｃは、第３の参考例に係る半導体装置の製造方法を工程順に示す斜視図である。
第３の参考例では、先ず、図７Ａに示すように、第１の参考例と同様にして、基板１上に触媒膜２を形成する。次いで、触媒膜２を覆う保護膜３１を基板１上に形成する。保護膜３１の材料としては、例えば、次の５つの条件を満たすものを用いることが好ましい。（ｆ）グラフェン３の形成に対する触媒能を持たない。（ｇ）グラフェン３の形成温度以上の融点を持つ。（ｈ）カーバイド化し難い。（ｉ）溶解又は分解により除去することができる。（ｊ）触媒膜２とのエッチング選択性を持つ。
その後、図７Ｂ及び図８Ａに示すように、触媒膜２の表面が露出するまで保護膜３１を研磨する。研磨前の保護膜３１は、保護膜３１の原料膜であるということができる。
続いて、図７Ｃ及び図８Ｂに示すように、触媒膜２の上面上にグラフェン３を形成する。このとき、触媒膜２の側面は保護膜３１により覆われているため、グラフェン３は触媒膜２の側面上には成長しない。
次いで、図７Ｄ及び図８Ｃに示すように、保護膜３１を除去する。その後、図７Ｅに示すように、シリコン酸化膜１ｂ上に、グラフェン３の端部を覆う２個の電極４を形成する。続いて、図７Ｆに示すように、触媒膜２を除去する。グラフェン３の両端部が側方から電極４により保持されているため、グラフェン３は電極４間に懸架される。次いで、図７Ｇに示すように、グラフェン３の露出面を覆う絶縁膜５を形成する。その後、シリコン酸化膜１ｃを除去する。続いて、シリコン層１ａの裏面にバックゲート電極６を形成する。次いで、絶縁膜５のグラフェン３の上面を覆う部分上にゲート電極７を形成する。
第３の参考例によれば、グラフェン３の形成時に触媒膜２の側面が保護膜３１により覆われているため、グラフェン３は基板１と接触しない。このため、触媒膜２を容易に除去することができる。従って、グラフェン３を確実にチャネルとして機能させることができる。また、第２の参考例及び第１の実施形態と比較して、グラフェン３の特性を安定させやすい。これは、触媒膜２の側面上に成長するグラフェンよりも上面上に成長するグラフェンの方が、厚さ等の制御が容易だからである。
ここで、保護膜３１の材料の具体例について説明する。保護膜３１の材料としては、金属及び化合物（酸化物、窒化物、炭化物等）が挙げられる。金属としては、融点が高い遷移金属を用いることが好ましく、例えばＴｉ、Ｃｒ、Ｗ、Ｈｆ、Ｎｂ等が適している。化合物としては、例えばＺｎＯ、ＭｇＯ、Ａｌ２Ｏ３、Ｓｉ３Ｎ４等が挙げられる。つまり、土台１１と同様の材料を用いることができる。また、上記の要件（ｉ）及び（ｊ）との関係から、触媒膜２の材料も考慮することが好ましい。保護膜３１は、例えば、スパッタリング法、電子ビーム蒸着法、分子線エピタキシー法、ＡＬＤ法等により形成することができる。また、保護膜３１の材料として酸化シリコンを用いる場合、例えばＳＯＧ溶液をスピンコート法で塗布し、アニールすることにより保護膜３１を形成してもよい。
また、第３の参考例では、保護膜３１を、触媒膜２の上面及び側面を覆うように形成しているが、触媒膜２の上面を露出するように保護膜３１を形成してもよい。つまり、保護膜３１が触媒膜２よりも薄くてもよい。この場合、例えば、保護膜３１の形成後に触媒膜２を研磨し、触媒膜２の厚さを保護膜３１の厚さと同程度とすればよい。また、グラフェン３の形成時に、触媒膜２の側面の一部が保護膜３１により覆われていれば、触媒膜２を容易に除去することができるという効果が得られる。
（第４の参考例）
次に、第４の参考例について説明する。図９Ａ乃至図９Ｅは、第４の参考例に係る半導体装置の製造方法を工程順に示す断面図である。また、図１０Ａ乃至図１０Ｅは、第４の参考例に係る半導体装置の製造方法を工程順に示す斜視図である。
第４の参考例では、先ず、図９Ａ及び図１０Ａに示すように、基板１上に触媒膜２及び保護膜４１をこの順で形成する。触媒膜２及び保護膜４１は、例えば、同一のレジスト膜を用いたリフトオフ法により形成することができる。保護膜４１（犠牲膜）の材料については後述する。
次いで、図９Ｂ及び図１０Ｂに示すように、保護膜４１の側面の少なくとも一部を露出するように、保護膜４１上及びシリコン酸化膜１ｂ上に保護膜４２を形成する。このとき、触媒膜２と保護膜４１との界面を基準とした、シリコン酸化膜１ｂ上の保護膜４２の表面の高さｄ2を、触媒膜２と保護膜４１との界面を基準とした保護膜４１の表面の高さｄ1よりも低くする。保護膜４１の材料としては、例えば、次の３つの条件を満たすものを用いることが好ましい。（ｋ）溶解又は分解により除去することができる。（ｌ）保護膜４２とのエッチング選択性を持つ。（ｍ）触媒膜２とのエッチング選択性を持つ。また、保護膜４２の材料としては、例えば、次の５つの条件を満たすものを用いることが好ましい。（ｎ）グラフェン３の形成に対する触媒能を持たない。（ｏ）グラフェン３の形成温度以上の融点を持つ。（ｐ）カーバイド化し難い。（ｑ）溶解又は分解により除去することができる。（ｒ）触媒膜２とのエッチング選択性を持つ。
その後、図９Ｃ及び図１０Ｃに示すように、シリコン酸化膜１ｂ上の保護膜４２を残存させながら、保護膜４１をその上に位置する保護膜４２と共に除去する。この結果、残存する保護膜４２に、触媒膜２を露出する開口部４３が形成される。保護膜４１（犠牲膜）の除去前の保護膜４２の全体は、保護膜４２の原料膜である。
続いて、図９Ｄ及び図１０Ｄに示すように、開口部４３内から露出している触媒膜２の上面上にグラフェン３を形成する。このとき、触媒膜２の側面は保護膜４２により覆われているため、グラフェン３は触媒膜２の側面上には成長しない。
次いで、図９Ｅ及び図１０Ｅに示すように、保護膜４２を除去する。この結果、第３の参考例における保護膜３１の除去後と同様の構造が得られる。その後、第３の参考例と同様に、電極４の形成からゲート電極７の形成までの処理を行う。
第４の参考例によれば、グラフェン３の形成時に触媒膜２の側面が保護膜４２により覆われているため、グラフェン３は基板１と接触しない。このため、触媒膜２を容易に除去することができる。従って、グラフェン３を確実にチャネルとして機能させることができる。また、第３の参考例と同様に、第２の参考例及び第１の実施形態と比較して、グラフェン３の特性を安定させやすい。
なお、保護膜４１、４２の材料としては、金属及び化合物（酸化物、窒化物、炭化物等）が挙げられる。例えば、塩酸に可溶なＺｎＯ又はＭｇＯを保護膜４１の材料として用い、塩酸に不溶でフッ酸に可溶なＳｉＯ２を保護膜４２の材料として用いることができる。保護膜４１及び４２は、例えば、スパッタリング法、電子ビーム蒸着法、分子線エピタキシー法、ＡＬＤ法等により形成することができる。また、保護膜４１としてフォトレジスト剤を用いることもできる。
（第２の実施形態）
次に、第２の実施形態について説明する。図１１Ａ乃至図１１Ｆは、第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。また、図１２Ａ乃至図１２Ｃは、第２の実施形態に係る半導体装置の製造方法を工程順に示す斜視図である。
第２の実施形態では、先ず、図１１Ａに示すように、基板１上に触媒膜２及び保護膜５１をこの順で形成する。触媒膜２及び保護膜５１は、例えば、同一のレジスト膜を用いたリフトオフ法により形成することができる。保護膜５１（犠牲膜）の材料については後述する。
次いで、図１１Ｂに示すように、保護膜５１を残存させたまま、触媒膜２のエッチングを行い、触媒膜２の側面を保護膜５１の側面よりも内側に後退させる。つまり、平面視で触媒膜２を縮小する。この結果、保護膜５１が触媒膜２に対する庇のようになる。
その後、図１１Ｃに示すように、保護膜５１の側面の少なくとも一部を露出するように、保護膜５１の上面上及び触媒膜２の側面上に保護膜５２を形成する。このような保護膜５２は、例えば、基板１の表面に垂直な方向から傾斜した方向からの堆積により形成することができる。保護膜５１の材料としては、例えば、次の３つの条件を満たすものを用いることが好ましい。（ｓ）溶解又は分解により除去することができる。（ｔ）保護膜５２とのエッチング選択性を持つ。（ｕ）触媒膜２とのエッチング選択性を持つ。また、保護膜５２の材料としては、例えば、次の５つの条件を満たすものを用いることができる。（ｖ）グラフェン３の形成に対する触媒能を持たない。（ｗ）グラフェン３の形成温度以上の融点を持つ。（ｘ）カーバイド化し難い。（ｙ）溶解又は分解により除去することができる。（ｚ）触媒膜２とのエッチング選択性を持つ。
続いて、図１１Ｄ及び図１２Ａに示すように、触媒膜２の側面上の保護膜５２を残存させながら、保護膜５１をその上に位置する保護膜５２と共に除去する。保護膜５１（犠牲膜）の除去前の保護膜５２の全体は、保護膜５２の原料膜ということができる。
次いで、図１１Ｅ及び図１２Ｂに示すように、触媒膜２の上面上にグラフェン３を形成する。このとき、触媒膜２の側面は保護膜５２により覆われているため、グラフェン３は触媒膜２の側面上には成長しない。
その後、図１１Ｆ及び図１２Ｃに示すように、保護膜５２を除去する。この結果、第３の参考例における保護膜３１の除去後と同様の構造が得られる。その後、第３の参考例と同様に、電極４の形成からゲート電極７の形成までの処理を行う。
第２の実施形態によれば、グラフェン３の形成時に触媒膜２の側面が保護膜５２により覆われているため、グラフェン３は基板１と接触しない。このため、触媒膜２を容易に除去することができる。従って、グラフェン３を確実にチャネルとして機能させることができる。また、第３の参考例と同様に、第２の参考例及び第１の実施形態と比較して、グラフェン３の特性を安定させやすい。
なお、保護膜５１、５２の材料としては、金属及び化合物（酸化物、窒化物、炭化物等）が挙げられる。例えば、Ｆｅを触媒膜２の材料として用いる場合、アセトン等の有機溶媒に可溶なフォトレジスト剤を保護膜５１の材料として用い、ＮａＯＨ水溶液に可溶なＺｎＯを保護膜５２の材料として用いることができる。保護膜５１及び５２は、例えば、スパッタリング法、電子ビーム蒸着法、分子線エピタキシー法、ＡＬＤ法等により形成することができる。
また、これらの半導体装置の用途は特に限定されず、例えば、無線基地局用ハイパワーアンプ、携帯電話基地局用ハイパワーアンプ、サーバ用半導体素子、パーソナルコンピュータ用半導体素子、車載集積回路（ＩＣ）、及び電気自動車のモータ駆動用トランジスタとして用いることができる。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）
基板上方に触媒膜を形成する工程と、
前記触媒膜上にグラフェンを成長する工程と、
前記触媒膜の下面を露出する隙間を形成する工程と、
前記隙間を介して、前記触媒膜を除去する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記２）
前記触媒膜を形成する工程の前に、前記基板上方に土台を形成する工程を有し、
前記触媒膜を前記土台上に形成し、
前記隙間を形成する工程は、前記土台を除去する工程を有することを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）
前記土台として、グラフェンの触媒として機能しないものを形成することを特徴とする付記２に記載の半導体装置の製造方法。
（付記４）
前記隙間を形成する工程は、前記基板の表面をエッチングして前記触媒膜の下方まで延びる凹部を形成することを特徴とする付記１に記載の半導体装置の製造方法。
（付記５）
前記触媒膜を除去する工程の前に、前記グラフェンの端部を覆う２個の電極を形成する工程を有することを特徴とする付記１に記載の半導体装置の製造方法。
（付記６）
前記触媒膜を除去する工程の後に、
前記２個の電極間で前記グラフェンを覆うゲート絶縁膜を形成する工程と、
前記グラフェンとの間で絶縁膜を挟むゲート電極を形成する工程と、
を有することを特徴とする付記５に記載の半導体装置の製造方法。
（付記７）
前記基板は、前記触媒膜が形成される側の表面に形成された絶縁膜を有することを特徴とする付記１に記載の半導体装置の製造方法。
（付記８）
基板上方に触媒膜を形成する工程と、
前記触媒膜の上面を露出する保護膜を形成する工程と、
前記触媒膜の上面上にグラフェンを成長する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記９）
前記保護膜は、前記触媒膜の側面の少なくとも一部を覆うことを特徴とする付記８に記載の半導体装置の製造方法。
（付記１０）
前記グラフェンを成長する工程の後に、前記保護膜を除去する工程を有することを特徴とする付記８に記載の半導体装置の製造方法。
（付記１１）
前記保護膜を形成する工程は、
前記触媒膜を覆う前記保護膜の原料膜を前記基板上方に形成する工程と、
前記原料膜を前記触媒膜の上面が露出するまで研磨する工程と、
を有することを特徴とする付記８に記載の半導体装置の製造方法。
（付記１２）
前記保護膜を形成する工程は、
前記触媒膜の上面を覆う犠牲膜を形成する工程と、
前記触媒膜の側面の少なくとも一部を覆い、前記犠牲膜の側面の少なくとも一部を露出する前記保護膜の原料膜を前記基板上方に形成する工程と、
前記犠牲膜を除去して前記触媒膜の上面を露出する工程と、
を有することを特徴とする付記８に記載の半導体装置の製造方法。
（付記１３）
前記触媒膜の上面を露出する工程において、前記犠牲膜上に前記原料膜の一部が存在する場合、前記犠牲膜と共に前記一部を除去することを特徴とする付記１２に記載の半導体装置の製造方法。
（付記１４）
前記保護膜を形成する工程は、
前記触媒膜の上面を覆う犠牲膜を形成する工程と、
前記触媒膜の側面をエッチングして前記触媒膜の側面を前記犠牲膜の側面よりも内側まで後退させる工程と、
前記犠牲膜の下方において前記触媒膜の側面の少なくとも一部を覆い、前記犠牲膜の側面の少なくとも一部を露出する前記保護膜の原料膜を前記基板上方に形成する工程と、
前記犠牲膜を除去して前記触媒膜の上面を露出する工程と、
を有することを特徴とする付記８に記載の半導体装置の製造方法。
（付記１５）
前記触媒膜の上面を露出する工程において、前記犠牲膜上に前記原料膜の一部が存在する場合、前記犠牲膜と共に前記一部を除去することを特徴とする付記１４に記載の半導体装置の製造方法。
（付記１６）
前記触媒膜を除去する工程の前に、前記グラフェンの端部を覆う２個の電極を形成する工程を有することを特徴とする付記８に記載の半導体装置の製造方法。
（付記１７）
前記触媒膜を除去する工程の後に、
前記２個の電極間で前記グラフェンを覆うゲート絶縁膜を形成する工程と、
前記グラフェンとの間で絶縁膜を挟むゲート電極を形成する工程と、
を有することを特徴とする付記１６に記載の半導体装置の製造方法。
（付記１８）
前記基板は、前記触媒膜が形成される側の表面に形成された絶縁膜を有することを特徴とする付記８に記載の半導体装置の製造方法。
（付記１９）
基板上方に触媒膜を形成する工程と、
前記触媒膜上にグラフェンを成長する工程と、
前記触媒膜の下面を露出する隙間を形成する工程と、
前記隙間を介して、前記触媒膜を除去する工程と、
を有することを特徴とするグラフェンの成長方法。
（付記２０）
基板上方に触媒膜を形成する工程と、
前記触媒膜の上面を露出する保護膜を形成する工程と、
前記触媒膜の上面上にグラフェンを成長する工程と、
を有することを特徴とするグラフェンの成長方法。
本発明は、グラフェンを含む半導体装置及びその製造方法に関する産業に好適である。

Claims (3)

  1. 基板上方に触媒膜を形成する工程と、
    前記触媒膜上にグラフェンを成長する工程と、
    前記触媒膜の下面を露出する隙間を形成する工程と、
    前記隙間を介して、前記触媒膜を除去する工程と、
    を有し、
    前記隙間を形成する工程は、前記基板の表面をエッチングして前記触媒膜の下方まで延びる凹部を形成する工程を有することを特徴とする半導体装置の製造方法。
  2. 基板上方に触媒膜を形成する工程と、
    前記触媒膜の上面を露出する保護膜を形成する工程と、
    前記触媒膜の上面上にグラフェンを成長する工程と、
    を有し、
    前記保護膜を形成する工程は、
    前記触媒膜の上面を覆う犠牲膜を形成する工程と、
    前記触媒膜の側面をエッチングして前記触媒膜の側面を前記犠牲膜の側面よりも内側まで後退させる工程と、
    前記犠牲膜の下方において前記触媒膜の側面の少なくとも一部を覆い、前記犠牲膜の側面の少なくとも一部を露出する前記保護膜の原料膜を前記基板上方に形成する工程と、
    前記犠牲膜を除去して前記触媒膜の上面を露出する工程と、
    を有することを特徴とする半導体装置の製造方法。
  3. 前記グラフェンを成長する工程の後に、前記保護膜を除去する工程を有することを特徴とする請求項２に記載の半導体装置の製造方法。
JP2012527503A 2010-08-05 2010-08-05 半導体装置の製造方法 Expired - Fee Related JP5590125B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/063250 WO2012017533A1 (ja) 2010-08-05 2010-08-05 半導体装置の製造方法及びグラフェンの成長方法

Publications (2)

Publication Number Publication Date
JPWO2012017533A1 JPWO2012017533A1 (ja) 2013-09-19
JP5590125B2 true JP5590125B2 (ja) 2014-09-17

Family

ID=45559064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012527503A Expired - Fee Related JP5590125B2 (ja) 2010-08-05 2010-08-05 半導体装置の製造方法

Country Status (5)

Country Link
US (2) US8642410B2 (ja)
EP (1) EP2602830A4 (ja)
JP (1) JP5590125B2 (ja)
CN (1) CN103109372B (ja)
WO (1) WO2012017533A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
US8633055B2 (en) * 2011-12-13 2014-01-21 International Business Machines Corporation Graphene field effect transistor
JP5825683B2 (ja) * 2012-07-20 2015-12-02 日本電信電話株式会社 半導体装置の製造方法
JP6031948B2 (ja) * 2012-10-31 2016-11-24 株式会社デンソー 半導体素子の製造方法
US8664642B1 (en) * 2013-03-15 2014-03-04 Solan, LLC Nonplanar graphite-based devices having multiple bandgaps
KR102263062B1 (ko) 2014-09-23 2021-06-09 삼성전자주식회사 핀 타입 그래핀 소자
CN105810587B (zh) * 2014-12-31 2019-07-12 清华大学 N型薄膜晶体管的制备方法
CN105810748B (zh) * 2014-12-31 2018-12-21 清华大学 N型薄膜晶体管
EP3136443A1 (en) * 2015-08-28 2017-03-01 Nokia Technologies Oy A method for forming apparatus comprising two dimensional material
US11222959B1 (en) * 2016-05-20 2022-01-11 Hrl Laboratories, Llc Metal oxide semiconductor field effect transistor and method of manufacturing same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269140A (ja) * 1999-03-16 2000-09-29 Sony Corp 半導体層の形成方法及び半導体装置の製造方法
JP2005183635A (ja) * 2003-12-18 2005-07-07 Seiko Epson Corp 成膜方法、膜、電子部品および電子機器
JP2009164432A (ja) * 2008-01-08 2009-07-23 Fujitsu Ltd 半導体装置の製造方法、半導体装置および配線構造体

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3000035B2 (ja) 1993-03-24 2000-01-17 科学技術振興事業団 グラファイト薄膜の形成方法
JP3044683B2 (ja) 1995-03-17 2000-05-22 科学技術振興事業団 グラファイト層の形成方法、該方法によって形成されたグラファイト層を有するｘ線光学素子及びｘ線光学素子の製造方法
DE69623550T2 (de) 1995-07-10 2003-01-09 Research Development Corp. Of Japan, Kawaguchi Verfahren zur Herstellung von Graphitfasern
JP2973352B2 (ja) 1995-07-10 1999-11-08 科学技術振興事業団 グラファイトファイバーの作成方法
US20040018139A1 (en) * 2000-09-25 2004-01-29 Xidex Corporation Nanotube apparatus
US6905613B2 (en) * 2001-07-10 2005-06-14 Honeywell International Inc. Use of an organic dielectric as a sacrificial layer
US7181958B2 (en) * 2003-12-15 2007-02-27 University Of South Florida High aspect ratio tip atomic force microscopy cantilevers and method of manufacture
JP4456891B2 (ja) * 2004-03-01 2010-04-28 株式会社アルバック カソード基板及びその作製方法
US20060057388A1 (en) * 2004-09-10 2006-03-16 Sungho Jin Aligned and open-ended nanotube structure and method for making the same
US20090320991A1 (en) * 2005-09-30 2009-12-31 Paul Boyle Methods of synthesis of nanotubes and uses thereof
KR100718112B1 (ko) * 2005-11-02 2007-05-14 삼성에스디아이 주식회사 탄소나노튜브를 이용한 수직 배선구조 및 그 제조방법
US20070148963A1 (en) * 2005-12-27 2007-06-28 The Hong Kong University Of Science And Technology Semiconductor devices incorporating carbon nanotubes and composites thereof
KR100674144B1 (ko) * 2006-01-05 2007-01-29 한국과학기술원 탄소 나노 튜브를 이용한 상변화 메모리 및 이의 제조 방법
US20120132534A1 (en) * 2006-08-01 2012-05-31 The Board Of Regents Of The Nev. Sys. Of Higher Ed On Behalf Of The Unlv Growth of nanotubes from patterned and ordered nanoparticles
WO2008023399A1 (en) * 2006-08-21 2008-02-28 Fujitsu Limited n-TYPE SEMICONDUCTOR CARBON NANOTUBES, PROCESS FOR PRODUCTION THEREOF, AND PROCESS FOR PRODUCTION OF SEMICONDUCTOR DEVICES
DE102007050843A1 (de) * 2006-10-26 2008-05-21 Samsung Electronics Co., Ltd., Suwon Integrierte Schaltung mit Kohlenstoffnanoröhren und Verfahren zu deren Herstellung unter Verwendung von geschützten Katalysatorschichten
KR101443222B1 (ko) * 2007-09-18 2014-09-19 삼성전자주식회사 그라펜 패턴 및 그의 형성방법
KR101443219B1 (ko) * 2007-12-17 2014-09-19 삼성전자주식회사 그라펜 쉘의 제조방법 및 이로부터 제조된 그라펜 쉘
US7948042B2 (en) * 2008-03-03 2011-05-24 The Regents Of The University Of California Suspended structures
US8961757B2 (en) * 2008-03-18 2015-02-24 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And On Behalf Of Arizona State University Nanopore and carbon nanotube based DNA sequencer
US8043687B2 (en) * 2008-07-02 2011-10-25 Hewlett-Packard Development Company, L.P. Structure including a graphene layer and method for forming the same
US20100132771A1 (en) * 2008-10-06 2010-06-03 The Regents Of The University Of California 3D Carbon Nanotubes Membrane as a Solar Energy Absorbing Layer
WO2010065518A1 (en) * 2008-12-01 2010-06-10 The Trustees Of Columbia University In The City Of New York Methods for graphene-assisted fabrication of micro- and nanoscale structures and devices featuring the same
WO2010065517A1 (en) * 2008-12-01 2010-06-10 The Trustees Of Columbia University In The City Of New York Electromechanical devices and methods for fabrication of the same
US8309438B2 (en) * 2009-03-03 2012-11-13 Board Of Regents, The University Of Texas System Synthesizing graphene from metal-carbon solutions using ion implantation
KR101095784B1 (ko) * 2009-07-03 2011-12-21 주식회사 하이닉스반도체 반도체 기억 장치 및 그의 제조 방법
US8106383B2 (en) * 2009-11-13 2012-01-31 International Business Machines Corporation Self-aligned graphene transistor
JP5708493B2 (ja) * 2009-11-13 2015-04-30 富士通株式会社 半導体装置及びその製造方法
CN101710588B (zh) * 2009-12-08 2012-03-21 北京大学 一种碳基场效应晶体管的顶栅介质及其制备方法
US8633055B2 (en) * 2011-12-13 2014-01-21 International Business Machines Corporation Graphene field effect transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269140A (ja) * 1999-03-16 2000-09-29 Sony Corp 半導体層の形成方法及び半導体装置の製造方法
JP2005183635A (ja) * 2003-12-18 2005-07-07 Seiko Epson Corp 成膜方法、膜、電子部品および電子機器
JP2009164432A (ja) * 2008-01-08 2009-07-23 Fujitsu Ltd 半導体装置の製造方法、半導体装置および配線構造体

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN6014014533; Ｄａｉｙｕ　ＫＯＮＤＯ　ｅｔ　ａｌ．: 'Ｌｏｗ-Ｔｅｍｐｅｒａｔｕｒｅ　Ｓｙｎｔｈｅｓｉｓ　ｏｆ　Ｇｒａｐｈｅｎｅ　ａｎｄ　Ｆａｂｒｉｃａｔｉｏｎ　ｏｆ　Ｔｏｐ-Ｇａｔｅｄ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒｓ　ｗｉｔｈｏｕｔ' Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｅｘｐｒｅｓｓ Ｖｏｌ．３，　ｐ．０２５１０２, 201002 *
JPN6014014534; Ｍａｒｋ　Ｐ．　ＬＥＶＥＮＤＯＲＦ　ｅｔ　ａｌ．: 'Ｔｒａｎｓｆｅｒ-Ｆｒｅｅ　Ｂａｔｃｈ　Ｆａｂｒｉｃａｔｉｏｎ　ｏｆ　Ｓｉｎｇｌｅ　Ｌａｙｅｒ　Ｇｒａｐｈｅｎｅ　Ｔｒａｎｓｉｓｔｏｒｓ' ＮＡＮＯ　ＬＥＴＴＥＲＳ Ｖｏｌ．９，　ｐｐ．４４７９-４４８３, 200910 *

Also Published As

Publication number Publication date
US20130143374A1 (en) 2013-06-06
EP2602830A4 (en) 2017-03-22
US8975113B2 (en) 2015-03-10
JPWO2012017533A1 (ja) 2013-09-19
WO2012017533A1 (ja) 2012-02-09
CN103109372B (zh) 2015-12-02
EP2602830A1 (en) 2013-06-12
US20140106514A1 (en) 2014-04-17
US8642410B2 (en) 2014-02-04
CN103109372A (zh) 2013-05-15

Similar Documents

Publication Publication Date Title
JP5590125B2 (ja) 半導体装置の製造方法
JP5708493B2 (ja) 半導体装置及びその製造方法
JP5910294B2 (ja) 電子装置及び積層構造体の製造方法
JP5109648B2 (ja) 層状炭素構造体の製造方法および半導体装置の製造方法
JP6241318B2 (ja) グラフェン膜の製造方法及び半導体装置の製造方法
JP5242643B2 (ja) 半導体装置
JP6268419B2 (ja) 電子装置及びその製造方法
US9061912B2 (en) Methods of fabrication of graphene nanoribbons
TWI552191B (zh) Connection structure and manufacturing method thereof, semiconductor device
US20160221830A1 (en) Method of producing graphene film
JP2013021149A (ja) グラフェンの合成方法並びに半導体装置及びその製造方法
CN104934300B (zh) 半导体装置及其制造方法
JP2013098396A (ja) グラフェン構造の製造方法及びこれを用いた半導体装置の製造方法
JP2017139389A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140714

R150 Certificate of patent or registration of utility model

Ref document number: 5590125

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees