[go: up one dir, main page]

JP5582710B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5582710B2
JP5582710B2 JP2009072401A JP2009072401A JP5582710B2 JP 5582710 B2 JP5582710 B2 JP 5582710B2 JP 2009072401 A JP2009072401 A JP 2009072401A JP 2009072401 A JP2009072401 A JP 2009072401A JP 5582710 B2 JP5582710 B2 JP 5582710B2
Authority
JP
Japan
Prior art keywords
insulating film
siloxane
temperature
porous insulating
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009072401A
Other languages
English (en)
Other versions
JP2010225913A (ja
Inventor
真一 隣
高博 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Ulvac Inc
Original Assignee
Renesas Electronics Corp
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp, Ulvac Inc filed Critical Renesas Electronics Corp
Priority to JP2009072401A priority Critical patent/JP5582710B2/ja
Priority to US13/256,578 priority patent/US20120003841A1/en
Priority to KR1020117021328A priority patent/KR20110122185A/ko
Priority to PCT/JP2010/001935 priority patent/WO2010109824A1/ja
Priority to TW099108694A priority patent/TW201113948A/zh
Publication of JP2010225913A publication Critical patent/JP2010225913A/ja
Application granted granted Critical
Publication of JP5582710B2 publication Critical patent/JP5582710B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体装置の製造方法に関する。
近年、半導体集積回路装置の多層配線構造には、低誘電率を特徴とする多孔質絶縁膜が導入されている。多孔質絶縁膜は空気などに含まれる水分を吸収しやすいため、低誘電性および絶縁性が損なわれることが問題となる。そこで、有機シラン化合物を用いた疎水化処理等により、多孔質絶縁膜表面を改質することが行われている。多孔質絶縁膜表面の改質処理に関する技術として、たとえば、特許文献１乃至４に記載のものがある。
特許文献１に記載の方法では、まず、界面活性剤を含むゾルゲル前駆物質で基板を処理する。ついで、ゾルゲル前駆物質を硬化することにより均一な直径の内部連通孔を有する酸化膜を形成する。ついで、当該酸化膜を不活性ガス環境でアニーリングする又は活性酸化種を含む酸化環境にさらす。こうすることにより基板上に形成された多孔質絶縁膜を疎水化処理することができる。
特許文献２に記載の方法では、まず、１台のＣＶＤ（Chemical Vapor Deposition）装置で、ヒータをオンし、１，３，５，７−テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）を導入する。ついで、高周波電圧を印加せずに、焼成処理を行い、多孔質シリカなどの多孔質絶縁膜の改質処理を行う。ついで、同一のＣＶＤ装置で、ヒータをオンし、ＴＭＣＴＳを導入し、高周波電圧を印加して、ＴＭＣＴＳのプラズマを生成する。こうすることにより、多孔質低誘電率膜の上に密度・硬度の高い絶縁膜を形成することができる。
また、特許文献３に記載の方法では、エッチング剤又はアッシング試薬を受けた有機ケイ酸塩ガラス誘電体膜を液体、蒸気、気体、及びプラズマからなる群から選ばれる状態で強化剤組成物と接触させ、アニール処理をする。こうすることで、ビアとトレンチとの間の誘電材料内部に望ましくないボイドが形成してしまうのを防止することができる。
さらに、特許文献４に記載の方法では、疏水性化合物の蒸気を処理チャンバー内に導入する前に、チャンバー内圧を一旦減圧（たとえば３０ｋＰａ以下の真空）し、その後に疏水性化合物の蒸気を導入し、この減圧を維持したまま多孔質絶縁膜と重合反応を行うことが記載されている。こうすることで、疏水性化合物のチャンバー内への拡散性が良くなり、空孔内における濃度が均一になることが記載されている。
また、特許文献４に記載の方法では、多孔質絶縁膜シリカ膜を得た後、縦型焼成炉内を４００℃に保持したまま、一旦４００Ｐａ以下に減圧する。ついで、ＴＭＣＴＳの蒸気を窒素ガスと共に混合気として炉内に導入し、５００Ｐａの圧力を保持したまま３０分焼成し、その後、炉内の圧力を８ｋＰａまで上昇せしめ、６０分間焼成する。この時、ＴＭＣＴＳと窒素ガスとの混合気は、炉内に留まらないように、焼成中常に流す。こうして得られた改質多孔質シリカ膜の空孔内壁面は、疏水性の重合薄膜で覆われることが記載されている。
特開２００２−３３３１４号公報 特開２００５−１６６７１６号公報 特表２００７−５０８６９１号公報 国際公開第２００６／０８８０３６号パンフレット
従来のシリル化ガスアニール処理技術では、多孔質絶縁膜の誘電率の低減や絶縁性の向上が十分でない点で改良の余地がある。例えば、回路装置の製造プロセスにおいて、水などの極性物質が細孔表面に吸着し、多孔質絶縁膜の低誘電率性や絶縁性が損なわれる可能性がある。その結果、誘電率が高くなったり、電極間の絶縁性が低下したりして、回路装置の性能が低下してしまう。また、回路装置の使用中に多孔質絶縁膜が吸湿することで、回路装置の信頼性の低下を引き起こす可能性がある。
しかしながら、従特許文献１の技術においては、ガスアニール工程において不活性ガスあるいは活性酸化種を含む酸化環境に多孔質絶縁膜をさらす。シリコン原子と酸素原子との結合で構成される多孔質絶縁膜は、酸化環境にさらすと、シリコン−酸素結合の末端が親水基に置換されてしまい、疎水化が十分に行われない。
また、特許文献２の技術では、ＴＭＣＴＳを導入し、高周波電圧を印加せずに、焼成処理を行い、多孔質絶縁膜の改質処理を行う。しかしながら、多孔質絶縁膜の細孔は開口径が小さいが、ＴＭＣＴＳ分子は、立体障害の大きく、かつ、細孔表面の末端基と重合しやすい末端基を多く持つ。したがって、細孔内を拡散する速度が小さく、多孔質絶縁膜の表層先に重合反応が起こるとますます細孔内を拡散することが困難となり、十分に疎水化処理を行うことができない。
また、特許文献２の技術では、ＴＭＣＴＳを導入した後、高周波電圧の印加によるプラズマエネルギーにて反応を行う。プラズマエネルギーはエネルギーが多大であるため、細孔表面や多孔質絶縁膜構造の末端基を破壊し親水化する損傷を与えやすい。したがって、製造プロセス中や回路装置の使用中に多孔質絶縁膜が吸湿し、回路装置の性能低下や信頼性の低下を引き起こすことがある。
また、特許文献３の技術では、強化剤組成物を液体、蒸気、気体、及びプラズマからなる群から選ばれる状態で多孔質絶縁膜表面に接触させるため、特許文献１および特許文献２の技術と同様な問題が生じる。
以上のように、上記従来技術では、多孔質絶縁膜が十分に疎水化することができなかった。
本発明によれば、
基板に多孔質絶縁膜を形成する工程と、
前記多孔質絶縁膜が形成された前記基板をチャンバー内に配置する工程と、
前記基板が配置された前記チャンバー内にシロキサンを投入するとともに前記基板を第一の温度に昇温する工程と、
投入された前記シロキサンが付着した前記基板を前記第一の温度よりも高い第二の温度に昇温する工程と、
を含み、
前記第一の温度に昇温する前記工程において、前記チャンバー内の圧力を１ｋＰａ以下とし、
前記第一の温度は、前記チャンバー内の圧力が前記シロキサンの飽和蒸気圧となる温度以上であり、かつ、前記多孔質絶縁膜と前記シロキサンとが重合反応を開始する温度以下である半導体装置の製造方法
が提供される。
この発明によれば、基板が配置されたチャンバー内にシロキサンを投入し、かつ、チャンバー内の圧力を１ｋＰａ以下にして、チャンバー内の圧力がシロキサンの飽和蒸気圧となる温度以上、かつ、多孔質絶縁膜とシロキサンとが重合反応を開始する温度以下に基板を昇温する。こうすることで、多孔質絶縁膜にシロキサンを付着及び浸透させることができる。ついで、基板をさらに昇温することで、多孔質絶縁膜とシロキサンとを重合反応させることができる。したがって、多孔質絶縁膜の細孔に疎水性を付与することができ、製造プロセス中や回路装置の使用中における吸湿を抑えることができる。
本発明によれば、多孔質絶縁膜とシロキサンとを効率よく反応させつつ多孔質絶縁膜表面の汚染および吸湿を抑制することができ、多孔質絶縁膜の低誘電率性を確保できるとともに、実用に耐える絶縁性を得ることができる。
第１の実施形態に係る半導体装置の製造方法を説明するフローチャートである。 第１の実施形態に係る半導体装置の製造方法で用いる装置を説明する図である。 第２の実施形態に係る半導体装置の製造方法を説明する図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施形態）
図１は、本実施形態の製造方法を説明する図である。本実施形態の方法は、基板３に多孔質絶縁膜２を形成する工程（Ｓ１０１）と、多孔質絶縁膜２が形成された基板３をチャンバー１内に配置する工程（Ｓ１０２）と、基板３が配置されたチャンバー１内にシロキサンを投入するとともに基板３を第一の温度に昇温する工程（Ｓ１０３）と、投入されたシロキサンが付着した基板３を第一の温度よりも高い第二の温度に昇温する工程（Ｓ１０４）と、を含む。Ｓ１０３では、チャンバー１内の圧力を１ｋＰａ以下とする。また、本実施形態において、第一の温度は、チャンバー１内の圧力がシロキサンの飽和蒸気圧となる温度以上であり、かつ、多孔質絶縁膜２とシロキサンとが重合反応を開始する温度以下である。
以下、本実施の形態の各工程について以下詳細に説明する。
［Ｓ１０１：基板３に多孔質絶縁膜２を形成する工程］
基板３上に有機シロキサンと界面活性剤とを混合させた混合薬液を回転塗布法により塗布し、塗布膜を形成する。基板３は、一般的に用いられているものであれば何れのものも使用できる。例えば、ガラス、石英、シリコンウェハー、ステンレスなどが挙げられる。ついで、窒素ガス中で加熱し、有機シロキサンを重合してポリマー化させる。このとき、界面活性剤は凝集した後ガス化する。こうすることで、基板３に多孔質絶縁膜２を形成する。ここで、界面活性剤が十分に脱離しない場合は、減圧下または窒素雰囲気下、紫外線照射処理を行ってもよい。
［Ｓ１０２：基板３をチャンバー１内に配置する工程］
Ｓ１０１で多孔質絶縁膜２の成膜後速やかに基板３を、チャンバー１（石英真空チャンバー）内に配置する。図２は、チャンバー１の構造を示す図である。
［Ｓ１０３：基板３を第一の温度に昇温する工程］
Ｓ１０２でチャンバー１内に基板３を配置した後、１ｋＰａ以下にチャンバー１内を減圧する。下限は特にないが、１×１０−３ｋＰａ以上とすると好ましく、実用性を考慮すれば、０．１ｋＰａ以上とする。
ついで、シロキサンを含むガスをチャンバー１に導入する。シロキサンとしては、たとえば、環状シロキサン化合物を用いることができる。環状シロキサン化合物は、一般式（１）で表される化合物を用いることができる。
Figure 0005582710
（式中、Ｒ１、Ｒ２は同一でも異なっていてもよく、それぞれＨ、Ｃ６Ｈ５、ＣａＨ２ａ＋１、またはＣＦ３（ＣＦ２）ｂ（ＣＨ２）ｃ、ハロゲン原子を示し、ａは１〜３の整数、ｂは０〜１０の整数、ｃは０〜４の整数であり、ｎは３〜８の整数である。）で表される環状シロキサン化合物を用いることができる。上記式で表される環状シロキサン化合物は、Ｓｉ−Ｈ結合を少なくとも２つ以上有することが好ましく、また、Ｒ１、Ｒ２の少なくともいずれかがＨであることも好ましい。
具体的には、環状シロキサン化合物は、トリ（３，３，３−トリフルオロプロピル）トリメチルシクロトリシロキサン、トリフェニルトリメチルシクロトリシロキサン、１，３，５，７−テトラメチルシクロテトラシロキサン、オクタメチルシクロテトラシロキサン、１，３，５，７−テトラメチル−１，３，５，７−テトラフェニルシクロテトラシロキサン、テトラエチルシクロテトラシロキサン、ペンタメチルシクロペンタシロキサン等が挙げられるが、特に、１，３，５，７−テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）が好ましい。本実施形態において用いられる環状シロキサン化合物は、これらの中から１種または２種以上組み合わせて用いることができる。
シロキサンを含むガス７は、シロキサン６が気体であるときは、不活性ガス（たとえば、窒素、アルゴンなど）とともにチャンバー１内に投入することができる。また、シロキサンが液体であるときは、シロキサンの沸点以上に加熱した不活性ガス５に液状態のシロキサン６を吹き付けることで、シロキサンを気化させる。また、シロキサンが固体であるときは、シロキサンの固体を加熱して融解させ、シロキサンの沸点以上に加熱した不活性ガス５に溶融したシロキサン６を吹き付け気化させる。こうすることで、シロキサンを含むガス７をチャンバー１に導入することができる。
また、シロキサンを含むガス７には、ラジカル反応抑制作用をもつ添加物を添加してもよい。このような添加物としては、たとえば、フェノール系化合物、不飽和炭化水素があり、好ましくは、フェノール、ヒドロキノンまたはこれらの混合物を用いることができる。この添加物は上記シロキサン６と同様な方法で不活性ガス５に混合させることができる。
Ｓ１０３では、上記のように、シロキサンを含むガス７をチャンバー１に導入しつつ、コイルヒーター４によりチャンバー１を加熱する。こうすることで、基板３を第一の温度に昇温する。第一の温度は、チャンバー１内にシロキサンが気体として存在できればよく、多孔質絶縁膜２に効率よく付着および浸透させることができればより好ましい。なお、図２中、８は、シロキサン蒸気の拡散を示す。
前述のように、第一の温度は、チャンバー１内の圧力がシロキサンの飽和蒸気圧となる温度以上であり、かつ、多孔質絶縁膜２とシロキサンとが重合反応を開始する温度以下とする。また、第一の温度は、１００ｋＰａ（７６０Ｔｏｒｒ）におけるシロキサンの沸点以上とすることができる。たとえば、環状シロキサン化合物を用いる場合は、第一の温度は、１００℃以上とすると好ましい。環状シロキサン化合物として、ＴＭＣＴＳやヘキサメチルシクロトリシロキサンを用いた場合は、１３４℃以上とし、オクタメチルシクロテトラシロキサンは１７５℃以上とし、デカメチルシクロペンタシロキサンは２１０℃以上とすると好ましい。
Ｓ１０３においては、基板３は、第一の温度で昇温させつつシロキサンを含むガス７に一定時間露出させればよい。所要時間は、基板３にシロキサンを付着および浸透させることができ、かつ、製造プロセスのスループットを低下させない範囲とすると好ましい。具体的には、１秒以上とし、より好ましくは、２秒〜３０分とし、より好ましくは、１０分程度とする。このとき、真空ポンプの排気速度を調整する等して、チャンバー１内の圧力を１ｋＰａ以下に保つ。なお、図２中、９はポンプ排気を示す。
［Ｓ１０４：基板３を第二の温度に昇温する工程］
ついで、チャンバー１内の温度を昇温し、基板３を第二の温度に昇温する。第二の温度は、多孔質絶縁膜２とシロキサンとが重合反応を開始する温度以上とする。こうすることで、Ｓ１０３において基板３に付着・浸透したシロキサンと多孔質絶縁膜２とが重合反応をする。第二の温度は、具体的には、２５０℃〜６００℃とすると、十分な反応速度が得られ、かつ、シロキサンのメチル基が熱脱離しにくいという点で好ましい。また、第二の温度は、３５０℃〜４５０℃とすると、半導体集積回路装置の信頼性の低下をより効果的に防ぐことができるため、より好ましい。所要時間は、シロキサンの重合反応を十分に行うことができればよいが、好ましくは、１分〜１００分とする。また、シロキサンを含むガス７を供給しつつ昇温するとより効率的に重合反応が進行する。なお、このときも、真空ポンプの排気速度を調整する等してチャンバー１内の圧力を１ｋＰａ以下に保つ。このようにして、多孔質絶縁膜２の表面が疎水化処理される。
ついで、チャンバー１内からシロキサンを含むガス７の排気を行ない、窒素ガス５のみを充填し、基板３を室温（２５℃）まで下げてチャンバー１から取り出す。
つづいて、本実施形態の作用効果について説明する。本実施形態の方法によれば、基板３が配置されたチャンバー１内にシロキサンを含むガス７を投入し、かつ、チャンバー１内の圧力を１ｋＰａ以下にして、チャンバー１内の圧力がシロキサンの飽和蒸気圧となる温度以上、かつ、多孔質絶縁膜２とシロキサンとが重合反応を開始する温度以下に基板３を昇温する。こうすることで、多孔質絶縁膜２にシロキサンを付着及び浸透させることができる。ついで、基板３を昇温することで、多孔質絶縁膜２とシロキサンとを重合反応させることができる。したがって、多孔質絶縁膜２の細孔に疎水性を付与することができ、製造プロセス中や回路装置の使用中における吸湿を抑えることができる。
本発明者らの知見によれば、シロキサンと多孔質絶縁膜とが重合しうる温度（重合温度）では、多孔質絶縁膜表面の疎水化処理の効率化と多孔質絶縁膜の不純物混入とがトレードオフの関係にある。シロキサンは、多孔質絶縁膜と重合反応する一方でシロキサン同士も重合反応する。そのため、シロキサン同士の重合反応によって得られる生成物がパーティクルとして、多孔質絶縁膜の表面やチャンバー内に付着し、多孔質絶縁膜を汚染する。重合温度で基板を昇温した状態で、低圧処理を行うとパーティクルの発生は少ないが重合反応の効率は低下する。しかしながら、高圧処理を行うと、発生するパーティクル量が増加する。
特許文献４の技術では、重合温度（４００℃）でチャンバー内にシロキサンを導入している。そのため、たとえ圧力を制御したとしても、疎水化処理の効率化とパーティクルの低減との両立という観点においては改良の余地があった。
一方、本実施形態の方法によれば、基板３が配置されたチャンバー１内にシロキサンを投入し、かつ、チャンバー内の圧力を１ｋＰａ以下にして、チャンバー１内の圧力がシロキサンの飽和蒸気圧となる温度以上、かつ、多孔質絶縁膜２とシロキサンとが重合反応を開始する温度以下に基板３を昇温する。こうすることで、多孔質絶縁膜２とシロキサンとを重合反応を抑制しつつ多孔質絶縁膜２にシロキサンを付着させることができる。ついで、基板３を昇温することで、多孔質絶縁膜２とシロキサンとを重合反応させて多孔質絶縁膜２を疎水化処理することができる。このとき、チャンバー１内のシロキサン同士が重合してパーティクルが生成することも考えられる。しかしながら、多孔質絶縁膜２表面にはシロキサンが付着しているため、多孔質絶縁膜２表面の汚染は抑制される。したがって、多孔質絶縁膜２とシロキサンとを効率よく疎水化処理を行い、多孔質絶縁膜２表面の汚染を抑制することができる。
また、本実施形態では、シロキサンを投入する際の温度（第一の温度）を、シロキサンの飽和蒸気圧となる温度以上、多孔質絶縁膜２とシロキサンとが重合反応を開始する温度以下と比較的低い温度にする。この結果、多孔質絶縁膜２の誘電率を従来よりも低減し、良好な絶縁性を得ることができる。この理由は、基板３を第一の温度で昇温することで、多孔質絶縁膜２にシロキサンを拡散させることができるためである。これにより、第二の温度において、細孔表面の大部分がシロキサンとシリル化反応することができる。したがって、細孔表面が疎水性となり、細孔への水分の吸着を抑制して誘電率の上昇や絶縁性の低下を抑制できる。よって、多孔質絶縁膜２の本来の低誘電率性を確保できるとともに、実用に耐える絶縁性を得ることができる。
（第２の実施形態）
第２の実施形態では、多孔質絶縁膜に銅配線を形成する点が第１の実施形態と異なる。図３（ｃ）において図１に示すＳ１０２〜Ｓ１０４を実行する。
基板３に多孔質絶縁膜２と非多孔質絶縁膜１１とを順に積層した積層膜を形成する（図３（ａ））。なお、図示しないが、基板３と多孔質絶縁膜２との間には配線層が形成されていてもよい。ついで、基板３にフォトレジスト１２を形成し、フォトリソグラフィーによりエッチングマスクを付け、フッ化ガスを用いた多孔質絶縁膜のプラズマエッチングを行ってエッチングパターン１３を形成する（図３（ｂ））。
酸素プラズマによりフォトレジスト１２を除去する（図３（ｃ））。ここで、電子顕微鏡にて観察することで、多孔質絶縁膜２の孔幅を確認することができる。
ついで、第１の実施形態のＳ１０３およびＳ１０４と同様な処理を行い、多孔質絶縁膜２の表面を疎水化処理する。
ついで、タンタル膜１４をスパッタ法にて成膜した後、銅膜１５をスパッタ法にてエッチングパターン１３内に埋め込む。ついで、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、化学機械研磨）法により基板３表面の銅とタンタルとを除去し、多孔質絶縁膜２および非多孔質絶縁膜１１中に銅配線を形成する（図３（ｄ））。
つづいて、本実施形態の作用効果について説明する。本実施形態では第１の実施形態と異なり、多孔質絶縁膜２の表面の露出部がエッチングパターン１３の側壁のみである。そのため、シロキサン含有ガスに晒される多孔質絶縁膜２の露出部が局所的である。しかしながら、本実施形態の方法では、このようなシロキサンの拡散が困難な構造においても適用可能である。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
（実施例１）
図１で示すフローを用い、図２で示すチャンバー１内で多孔質絶縁膜２の疎水化処理を行った。基板３上に界面活性剤と有機シロキサンとを含む混合薬液（（株）アルバック製ＵＬＫＳ（登録商標）塗布液）を回転塗布法により塗布し窒素ガス中で３５０℃まで加熱し、多孔質絶縁膜２を得た。小角Ｘ線散乱法により分析したところ、多孔質絶縁膜２は、３ｎｍ程度の径を有していた。ついで、速やかに基板３を、チャンバー１内に入れ、１ｋＰａ以下まで減圧し、チャンバー１はコイルヒーターにより２００℃に加熱した。ついで、１５０℃に加熱した窒素ガス５流に液状態のＴＭＣＴＳ６を吹き付け気化させて、ＴＭＣＴＳを含むガス７をチャンバー１に導入した。ついで、基板３を２００℃に維持し、真空ポンプの排気速度を調整しつつチャンバー１内の圧力を１ｋＰａで１０分保った。その後、しだいにチャンバー１内の温度を上げて３５０℃まで加熱し、チャンバー１内の圧力を１ｋＰａに保持したまま、基板３を６０分間ＴＭＣＴＳを含むガス７にさらした。
ついで、チャンバー１内からＴＭＣＴＳを含むガス７を排気した後、チャンバー１内を窒素ガスで充填した。基板３を室温（２５℃）まで下げ、チャンバー１内から基板３取り出し、基板３上の多孔質絶縁膜２の誘電率と漏れ電流とを水銀プローブ法にて測定した。
（比較例１）
Ｓ１０３およびＳ１０４において、ＴＭＣＴＳを含むガス７をチャンバー１内に投入せずに、実施例１と同様な操作を行った。
その結果、実施例で得られた疎水化処理後の多孔質絶縁膜２は、誘電率が約２．０であった。また、漏れ電流は１ＭＶ／ｃｍの電界強度で３×１０−９Ａ／ｃｍ２以下であり、無視できるほど小さかった。一方、比較例の基板３の誘電率は約４．０であった。比較例では、チャンバー１から取り出した直後に大気中の湿気を吸着し誘電率が３．０以上に上昇し、多孔質にもかかわらず誘電率の低減が行われなかったと考えられた。
（実施例２）
図３で示す方法により多孔質絶縁膜に銅配線を形成した。図３（ｃ）において、図１に示すＳ１０２〜Ｓ１０４を実行し、図２で示すチャンバー１内で多孔質絶縁膜２の疎水化処理を行った。まず、基板３に非多孔質膜１１と多孔質絶縁膜２との積層膜を形成した。ついで、フォトリソグラフィーによりエッチングマスクを付けフッ化ガスを用いて多孔質絶縁膜２のプラズマエッチングを行った後、酸素プラズマによりフォトレジスト１２を除去した。電子顕微鏡にて多孔質絶縁膜２を観察し、幅１００ｎｍの溝が形成されていることを確認した。ついで、基板３をチャンバー１内に入れ１ｋＰａ以下まで真空引きを行なった。チャンバー１をコイルヒーターにより２００℃に加熱し、ＴＭＣＴＳを含むガス７をチャンバー１に導入した。ＴＭＣＴＳを含むガス７の導入は、１５０℃に加熱した窒素ガス５に、液状態にて供給したＴＭＣＴＳ液を吹き付け、ＴＭＣＴＳを気化させることで行った。そして、チャンバー１内を２００℃に加熱したまま、真空ポンプの排気速度を調整することでチャンバー１内の圧力を１ｋＰａで１０分保った。その後しだいにチャンバー１の加熱温度を上げて３５０℃まで加熱し、チャンバー１内の圧力を１ｋＰａに保持したまま、基板３を６０分間蒸気にさらした。
ついで、チャンバー１内ガスの排気を行なった後、窒素ガス５で充填し、基板３を室温（２５℃）まで下げて、基板３をチャンバー１から取り出した。タンタル膜１４を１５ｎｍスパッタ法にて成膜し、さらに銅膜１５を５０ｎｍスパッタ法にてエッチングパターン１３内に埋め込んだ。さらに電解銅めっき法により銅膜１５を５００ｎｍ成膜した。次にＣＭＰ法により基板３表面の銅およびタンタルをそれぞれ除去した。こうすることで、多孔質絶縁膜２および非多孔質膜１１中に銅配線を形成し、対向した配線間の静電容量および漏れ電流をオートプローバで測定した。
（比較例２）
Ｓ１０３およびＳ１０４において、ＴＭＣＴＳを含むガス７をチャンバー１内に投入せずに、実施例２と同様な操作を行った。
その結果、実施例２では、比較例２と比較して、比較静電容量およびリーク電流がいずれも小さかった。シロキサン蒸気にさらさなかったものは、エッチングパターン１３の形成後タンタル膜１４を成膜するまでの間で大気中の湿気を吸着し誘電率が上昇し、多孔質にもかかわらず誘電率の低減が行われなかったと思われる。
１ チャンバー
２ 多孔質絶縁膜
３ 基板
４ コイルヒーター
５ 窒素ガス
６ シロキサン
７ シロキサンを含むガス
８ シロキサン蒸気の拡散
９ ポンプ排気
１１ 非多孔質絶縁膜
１２ フォトレジスト
１３ エッチングパターン
１４ タンタル膜
１５ 銅膜

Claims (4)

  1. 基板に多孔質絶縁膜を形成する工程と、
    前記多孔質絶縁膜が形成された前記基板をチャンバー内に配置する工程と、
    前記基板が配置された前記チャンバー内にシロキサンを投入するとともに前記基板を第一の温度に昇温する工程と、
    投入された前記シロキサンが付着した前記基板を前記第一の温度よりも高い第二の温度に昇温する工程と、
    を含み、
    前記第一の温度に昇温する前記工程において、前記チャンバー内の圧力を１ｋＰａ以下とし、
    前記第一の温度は、前記チャンバー内の圧力が前記シロキサンの飽和蒸気圧となる温度以上であり、かつ、前記多孔質絶縁膜と前記シロキサンとが重合反応を開始する温度未満である、半導体装置の製造方法。
  2. 前記第二の温度は、前記多孔質絶縁膜と前記シロキサンとが重合反応を開始する温度以上である、請求項１に記載の半導体装置の製造方法。
  3. 前記第一の温度は、１００℃以上である、請求項１または２に記載の半導体装置の製造方法。
  4. 前記シロキサンは、１，３，５，７−テトラメチルシクロテトラシロキサンである、請求項１乃至３いずれかに記載の半導体装置の製造方法。
JP2009072401A 2009-03-24 2009-03-24 半導体装置の製造方法 Active JP5582710B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009072401A JP5582710B2 (ja) 2009-03-24 2009-03-24 半導体装置の製造方法
US13/256,578 US20120003841A1 (en) 2009-03-24 2010-03-18 Method of producing semiconductor device
KR1020117021328A KR20110122185A (ko) 2009-03-24 2010-03-18 반도체장치의 제조방법
PCT/JP2010/001935 WO2010109824A1 (ja) 2009-03-24 2010-03-18 半導体装置の製造方法
TW099108694A TW201113948A (en) 2009-03-24 2010-03-24 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009072401A JP5582710B2 (ja) 2009-03-24 2009-03-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010225913A JP2010225913A (ja) 2010-10-07
JP5582710B2 true JP5582710B2 (ja) 2014-09-03

Family

ID=42780523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009072401A Active JP5582710B2 (ja) 2009-03-24 2009-03-24 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20120003841A1 (ja)
JP (1) JP5582710B2 (ja)
KR (1) KR20110122185A (ja)
TW (1) TW201113948A (ja)
WO (1) WO2010109824A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5702173B2 (ja) * 2011-01-31 2015-04-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および多孔質絶縁層の改質方法
TWI815242B (zh) 2019-03-20 2023-09-11 日商東芝股份有限公司 半導體晶圓及半導體裝置之製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4982012B2 (ja) * 2001-02-22 2012-07-25 株式会社アルバック 疎水性多孔質ｓｏｇ膜の作製方法
JP5102920B2 (ja) * 2001-02-22 2012-12-19 株式会社アルバック 多孔質ｓｏｇ膜の多層膜形成方法
JP4217870B2 (ja) * 2002-07-15 2009-02-04 日本電気株式会社 有機シロキサン共重合体膜、その製造方法、成長装置、ならびに該共重合体膜を用いた半導体装置
JP3666751B2 (ja) * 2003-11-28 2005-06-29 東京エレクトロン株式会社 絶縁膜の形成方法及び絶縁膜形成システム
US7968471B2 (en) * 2003-11-28 2011-06-28 Nec Corporation Porous insulating film, method for producing the same, and semiconductor device using the same
JP2005272188A (ja) * 2004-03-23 2005-10-06 Mitsui Chemicals Inc 疎水化多孔質シリカの製造方法、疎水化多孔質シリカおよび疎水化多孔質シリカ薄膜
WO2006088036A1 (ja) * 2005-02-15 2006-08-24 Ulvac, Inc. 改質多孔質シリカ膜の製造方法、この製造方法により得られた改質多孔質シリカ膜、及びこの改質多孔質シリカ膜からなる半導体装置
US7678712B2 (en) * 2005-03-22 2010-03-16 Honeywell International, Inc. Vapor phase treatment of dielectric materials
US7405168B2 (en) * 2005-09-30 2008-07-29 Tokyo Electron Limited Plural treatment step process for treating dielectric films
JP5030478B2 (ja) * 2006-06-02 2012-09-19 株式会社アルバック 多孔質膜の前駆体組成物及びその調製方法、多孔質膜及びその作製方法、並びに半導体装置
JP2009094183A (ja) * 2007-10-05 2009-04-30 Nec Electronics Corp 疎水化多孔質膜の製造方法
WO2009085098A1 (en) * 2007-12-19 2009-07-09 Lam Research Corporation Vapor phase repair and pore sealing of low-k dielectric materials

Also Published As

Publication number Publication date
WO2010109824A1 (ja) 2010-09-30
JP2010225913A (ja) 2010-10-07
TW201113948A (en) 2011-04-16
KR20110122185A (ko) 2011-11-09
US20120003841A1 (en) 2012-01-05

Similar Documents

Publication Publication Date Title
JP5592327B2 (ja) 誘電体膜の材料特性を高めるための活性化学的方法
US7718553B2 (en) Method for forming insulation film having high density
CN101952953B (zh) 硅质膜的形成方法以及通过该方法形成的硅质膜
CN100474530C (zh) 改性多孔质二氧化硅膜的制法、由该制法所得改性多孔质二氧化硅膜及含该膜的半导体装置
JP5174435B2 (ja) ウェットエッチングアンダカットを最小にし且つ超低ｋ（ｋ＜２．５）誘電体をポアシーリングする方法
JP2007194639A (ja) ＳｉＣＯＨ誘電体およびその製造方法
JP2008117903A (ja) 半導体装置の製造方法
KR20150022677A (ko) 유기아미노실란 어닐링을 이용한 SiOCH 막의 형성 방법
CN1832128A (zh) 制造互连结构的方法及由其制造的互连结构
CN101689501A (zh) 半导体装置的制造方法、半导体装置、半导体制造装置和存储介质
US20090325381A1 (en) Prevention and reduction of solvent and solution penetration into porous dielectrics using a thin barrier layer
WO2007142000A1 (ja) 多孔質膜の前駆体組成物及びその調製方法、多孔質膜及びその作製方法、並びに半導体装置
JP2008527757A5 (ja)
WO2007083654A1 (ja) シリカ質膜の製造法およびそれにより製造されたシリカ質膜付き基板
JPWO2003019645A1 (ja) 成膜方法および成膜装置
WO2006025501A1 (ja) 半導体装置の製造方法およびこれを用いて形成された半導体装置
US20150368803A1 (en) Uv curing process to improve mechanical strength and throughput on low-k dielectric films
JP5582710B2 (ja) 半導体装置の製造方法
JP3756666B2 (ja) 多孔質膜の形成方法及びその形成装置
JP3486155B2 (ja) 層間絶縁膜の形成方法
KR101125171B1 (ko) 소수화 다공질막의 제조방법
JP2004296476A (ja) 半導体装置の製造方法
KR101177829B1 (ko) 시릴화다공질절연막의 제조방법, 반도체장치의 제조방법 및 시릴화재료
JP4422643B2 (ja) 多孔質フィルムの製造方法ならびに層間絶縁膜、半導体材料および半導体装置
JP3877472B2 (ja) 層間絶縁膜の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140715

R150 Certificate of patent or registration of utility model

Ref document number: 5582710

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250