[go: up one dir, main page]

JP2008117903A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008117903A
JP2008117903A JP2006299022A JP2006299022A JP2008117903A JP 2008117903 A JP2008117903 A JP 2008117903A JP 2006299022 A JP2006299022 A JP 2006299022A JP 2006299022 A JP2006299022 A JP 2006299022A JP 2008117903 A JP2008117903 A JP 2008117903A
Authority
JP
Japan
Prior art keywords
film
opening
forming
low
porous insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006299022A
Other languages
English (en)
Other versions
JP2008117903A5 (ja
Inventor
Hideshi Miyajima
秀史 宮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006299022A priority Critical patent/JP2008117903A/ja
Priority to TW096140826A priority patent/TWI358105B/zh
Priority to US11/933,785 priority patent/US7842518B2/en
Publication of JP2008117903A publication Critical patent/JP2008117903A/ja
Publication of JP2008117903A5 publication Critical patent/JP2008117903A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【目的】多孔質絶縁膜の吸着サイトの修復と共に表面に露出した空孔を塞ぐ両プロセスを効率よく行なう半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、基板上に多孔質絶縁材料を用いた多孔質絶縁膜を形成するｌｏｗ−ｋ膜形成工程（Ｓ１０４）と、ｌｏｗ−ｋ膜に開口部を形成する配線溝形成工程（Ｓ１１６）と、前記開口部にＳｉ−ＯＨ基を置換する所定のガスを供給して、前記開口部表面のｌｏｗ−ｋ膜の膜質を修復する膜質修復工程（Ｓ１２２）と、前記膜質の修復を行なった後に、膜質修復に用いたガスと同じ前記所定のガスを用いて前記開口部表面のポアシーリングを行なうポアシーリング工程（Ｓ１２４）と、を備えたことを特徴とする。
【選択図】図１

Description

本発明は、半導体装置の製造方法に係り、例えば、多孔質の低誘電率絶縁膜を形成する半導体装置の製造方法に関する。
半導体装置の微細化・高速化に伴い、配線構造は単層構造から多層化がすすみ、５層以上の金属配線構造を有する半導体装置が開発生産されている。しかしながら、微細化が進むにつれていわゆる配線間寄生容量と配線抵抗による信号伝達遅延が問題となっている。そして、近年、多層化に伴い配線構造に起因する信号伝達遅延が半導体装置の高速化に与える影響が増大しており、回避策として様々な方法が取られている。一般的に、信号伝達遅延は前述した配線間寄生容量と配線抵抗の積で示すことができる。そこで、特に最近は、配線抵抗を下げてＬＳＩの高速化を達成するために、配線材料を従来のアルミ（Ａｌ）合金から低抵抗の銅（Ｃｕ）或いはＣｕ合金（以下、まとめてＣｕと称する。）に代える動きが進んでいる。Ｃｕは、Ａｌ合金配線の形成において頻繁に用いられたドライエッチング法による微細加工が困難であるので、溝加工が施された絶縁膜上にＣｕ膜を堆積し、溝内に埋め込まれた部分以外のＣｕ膜を化学機械研磨（ＣＭＰ）により除去して埋め込み配線を形成する、いわゆるダマシン（ｄａｍａｓｃｅｎｅ）法が主に採用されている。Ｃｕ膜はスパッタ法などで薄いシード層を形成した後に電解めっき法により数１００ｎｍ程度の厚さの積層膜を形成することが一般的である。さらに、多層Ｃｕ配線を形成する場合は、特に、デュアルダマシン構造と呼ばれる配線形成方法を用いることもできる。かかる方法では、下層配線上に絶縁膜を堆積し、所定のヴィアホール（孔）及び上層配線用のトレンチ（配線溝）を形成した後に、ヴィアホールとトレンチに配線材料となるＣｕを同時に埋め込み、さらに、上層の不要なＣｕをＣＭＰにより除去し平坦化することにより埋め込み配線を形成する。
また、一方で、配線間の容量を低減するために、従来の酸化シリコン（ＳｉＯ２）を用いた化学気相成長（ＣＶＤ）法による絶縁膜に替わり、微細な空孔を有する低誘電率材料絶縁膜（ｌｏｗ−ｋ膜）として、ＣＶＤ法によるＳｉＣＯ膜を用いることや、塗布法によるＳｉＣＯ組成を有する所謂塗布膜や有機樹脂（ポリマー）膜を用いることが検討されている。ＳｉＯ２膜の比誘電率は３．９であるのに対し、特に低誘電率塗布膜は、比誘電率を２．０程度まで下げることが可能とされているために、現在盛んに検討が進められている。また、塗布膜に比べて比誘電率が高めになるが、ＣＶＤ法により成膜されるＳｉＣＯ膜も近年は広く用いられてきている。しかしながら、このような絶縁膜の低誘電率化は、他方で、膜の機械的強度が弱くなってしまうといった問題を抱えている。
ここで、塗布法やＣＶＤ法によるＳｉＣＯ膜は、ヴィアホールやトレンチを形成する際のエッチングやエッチングするためのマスクを剥離する際のプラズマアッシングや薬液による洗浄といった工程等の際に膜に対してダメージを受けることが知られている。ＳｉＣＯ膜の場合、前述の工程の際に膜中の有機成分（Ｃ（炭素）成分）が影響を受けることにより、膜の表面や膜中に水分の吸着サイトであるＳｉ−ＯＨ基が形成される。そのため、膜の吸湿性が増加してしまうといった問題があった。特に、多孔質に形成されたＳｉＣＯ膜の場合、膜中に空孔を有するのでガスが浸透しやすくなってしまう。そのため、広範囲にわたってダメージを受けてしまう。さらに、この水分の含有が、誘電率を上昇させると共に、後工程での特に熱工程において金属配線を酸化させ、配線信頼性を劣化させるという不良を引き起こす原因となっている。
また、形成した配線溝壁やヴィアホール側壁に低誘電率膜中に存在する空孔が露出するために、Ｃｕがｌｏｗ−ｋ膜中へ拡散することを防止するＴａ等のバリアメタルを形成する際に、バリアメタルが連続膜として成膜できない場合がある。その場合に、後工程や半導体装置の動作中にＣｕ配線部からＣｕがｌｏｗ−ｋ膜へと拡散してしまうという不良現象を引き起こしてしまう。このような不良現象は、最終的に断線不良を引き起こしてしまうという問題が生じてしまう。特に、微小穴となるヴィアホール側壁でバリアメタルが不連続になりやすい。そのため、表面に露出した空孔を塞ぐ技術が検討されている。
ここで、従来、ダメージを受けたｌｏｗ−ｋ膜表面をＨＭＤＳガスに晒すことで、ｌｏｗ−ｋ膜表面のＳｉ−ＯＨ結合をＳｉ−ＣＨ３結合に修復する技術が文献に開示されている（例えば、特許文献１参照）。その他、ｌｏｗ−ｋ膜表面のＳｉ−ＯＨ結合を疎水性基で置換する技術が文献に開示されている（例えば、特許文献２，３参照）。しかしながら、これらの修復技術では、ｌｏｗ−ｋ膜表面に露出した空孔を塞ぐことができない。また、これらの修復技術ではｌｏｗ−ｋ膜の機械的強度が十分ではない。
特開２００２−３５３３０８号公報 特開２００６−１１４７１９号公報 特開２００６−７３７９９号公報
本発明は、上述した問題点を克服し、多孔質絶縁膜の吸着サイトの修復と共に表面に露出した空孔を塞ぐ両プロセスを効率よく行なう半導体装置の製造方法を提供することを目的とする。また、他の目的として、多孔質絶縁膜の吸着サイトの修復と共に多孔質絶縁膜の機械的強度を向上させる半導体装置の製造方法を提供する。
本発明の一態様の半導体装置の製造方法は、
基板上に多孔質絶縁材料を用いた多孔質絶縁膜を形成する多孔質絶縁膜形成工程と、
前記多孔質絶縁膜に開口部を形成する開口部形成工程と、
前記開口部にＳｉ−ＯＨ基を置換する所定のガスを供給して、前記開口部表面の多孔質絶縁膜の膜質を修復する膜質修復工程と、
前記膜質の修復を行なった後に、膜質修復に用いたガスと同じ前記所定のガスを用いて前記開口部表面のポアシーリングを行なうポアシーリング工程と、
を備えたことを特徴とする。
また、本発明の他の態様の半導体装置の製造方法は、
基板上に多孔質絶縁材料を用いた多孔質絶縁膜を形成する多孔質絶縁膜形成工程と、
前記多孔質絶縁膜を酸素プラズマ雰囲気に晒す酸素プラズマ曝露工程と、
前記酸素プラズマ雰囲気に晒された前記多孔質絶縁膜に、Ｓｉ−ＯＨ基を置換し、かつＳｉ−Ｃ−Ｓｉ結合を有する所定の材料を供給して、前記多孔質絶縁膜の膜質を修復する膜質修復工程と、
を備えたことを特徴とする。
本発明の一態様によれば、多孔質絶縁膜の吸着サイトの修復と表面に露出した空孔を塞ぐ両プロセスを効率よく行なうことができる。また、本発明の他の態様によれば、多孔質絶縁膜の吸着サイトの修復と共に多孔質絶縁膜の機械的強度を向上させることができる。
実施の形態１．
以下、図面を用いて、実施の形態１について説明する。
図１は、実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。
図１において、本実施の形態では、ストッパ膜を形成するストッパ膜形成工程（Ｓ１０２）と、低誘電率の絶縁性材料（ｌｏｗ−ｋ材料）膜を形成するｌｏｗ−ｋ膜形成工程（Ｓ１０４）と、キャップ膜を形成するキャップ膜形成工程（Ｓ１０７）と、マスクを形成するマスク形成工程（Ｓ１０８）と、ヴィアホールを形成するヴィアホール形成工程（Ｓ１１０）と、アッシング工程（Ｓ１１２）と、マスクを形成するマスク形成工程（Ｓ１１４）と、配線溝を形成する配線溝形成工程（Ｓ１１６）と、アッシング工程（Ｓ１１８）と、ストッパ膜開口工程（Ｓ１２０）と、膜質を修復する膜質修復工程（Ｓ１２２）と、ポアシーリング工程（Ｓ１２４）と、ＳｉＣＮ：Ｈ膜開口工程（Ｓ１２５）と、バリアメタル膜形成工程（Ｓ１２６）と、シード膜形成工程（Ｓ１２８）と、Ｃｕ膜を形成する銅膜形成工程の一例となるめっき工程（Ｓ１３０）と、研磨工程（Ｓ１３２）という一連の工程を実施する。
図２は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図２では、図１のストッパ膜形成工程（Ｓ１０２）からキャップ膜形成工程（Ｓ１０７）までを示している。
図２（ａ）において、ストッパ膜形成工程として、プラズマＣＶＤ法を用いて、基板２００の上にヴィアホール形成の際のエッチングストッパ膜となる水素（Ｈ）を含む炭窒化シリコン（ＳｉＣＮ：Ｈ）膜２１０を形成する。例えば、５０ｎｍ堆積する。この際、原料ガスとして有機シラン（アルキルシラン）とアンモニア（ＮＨ３）を用いる。ここでは、一例として、アルキルシランであるトリメチルシランとＮＨ３をそれぞれ１：２の割合で０．３４Ｐａ・ｍ３／ｓ（２００ｓｃｃｍ）および０．６７Ｐａ・ｍ３／ｓ（４００ｓｃｃｍ）用いる。その際の周波数は１３．５６ＭＨｚとし、放電パワーは５００Ｗ、プラズマＣＶＤ装置内の圧力は１．３３×１０３Ｐａ（１０Ｔｏｒｒ）とすると好適である。また、基板２００として、例えば、直径３００ミリのシリコンウェハを用いる。ここでは、多層配線を想定して、既に銅（Ｃｕ）配線となるＣｕ膜２６０が絶縁膜中に埋め込まれた基板を用いて説明する。また、このＣｕ膜２６０の側面及び底面には絶縁膜への拡散を防止するためのバリアメタル膜２４０が形成されている。ここでは、Ｃｕ膜２６０へとつながるプラグ部分や基板２００内のデバイス等の部分の形成を省略している。
図２（ｂ）において、絶縁性材料膜形成工程の一例となるｌｏｗ−ｋ膜形成工程として、ＳｉＣＮ：Ｈ膜２１０上に多孔質の低誘電率絶縁性材料（ｌｏｗ−ｋ材料）を用いたｌｏｗ−ｋ膜２２０の薄膜を例えば３５０ｎｍの厚さで形成する。ここでは、ｌｏｗ−ｋ膜２２０の材料としてポリメチルシロキサン（ＭＳＱ）を用いる。ポーラスＭＳＱ膜は、いわゆる低誘電率層間絶縁膜であり、比誘電率ｋが３．９より低い、２．２程度に低減されている。ＭＳＱによるｌｏｗ−ｋ膜２２０は、珪素（Ｓｉ）を中心とする酸素（Ｏ）との結合を主たる構造とするが、その構造の一部において、酸素（Ｏ）がメチル基（ＣＨ３）に置換されている状態の有機構造を特徴とする。ｌｏｗ−ｋ膜２２０の材料としては、ポリメチルシロキサンの他に、例えば、ポリシロキサン、ハイドロジェンシロセスキオキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜、ポリアリーレンエーテル、ポリベンゾオキサゾール、ポリベンゾシクロブテンなどの有機樹脂を主成分とする膜、および多孔質シリカ膜などのポーラス膜からなる群から選択される少なくとも一種を用いて形成しても構わない。かかるｌｏｗ−ｋ膜２２０の材料では、比誘電率が２．５未満の低誘電率を得ることができる。形成方法としては、例えば、溶液をスピンコートし熱処理して薄膜を形成するＳＯＤ（ｓｐｉｎ ｏｎ ｄｉｅｌｅｃｔｒｉｃ ｃｏａｔｉｎｇ）法を用いることができる。例えば、スピナーで成膜し、このウエハをホットプレート上で窒素雰囲気中でのベークを行った後、最終的にホットプレート上で窒素雰囲気中ベーク温度よりも高温でキュアを行なうことにより形成することができる。ｌｏｗ−ｋ材料や形成条件などを適宜調節することにより、所定の物性値を有する多孔質の絶縁膜が得られる。
図２（ｃ）において、キャップ膜形成工程として、ｌｏｗ−ｋ膜２２０上にプラズマＣＶＤ法によってキャップ絶縁膜として酸化シリコン（ＳｉＯ２）を例えば膜厚１００ｎｍ堆積することで、ＳｉＯ２膜２２２の薄膜を形成する。ここでは、原料ガスとして、有機シラン（アルコキシシラン）と酸素（Ｏ２）を用いる。そして、アルコキシシランであるテトラエトキシシランとＯ２は、それぞれ１．７Ｐａ・ｍ３／ｓ（１０００ｓｃｃｍ）および０．８４Ｐａ・ｍ３／ｓ（５００ｓｃｃｍ）用いると好適である。その際の周波数は１３．５６ＭＨｚとし、放電パワーは８００Ｗ、プラズマＣＶＤ装置内の圧力は０．６７×１０３Ｐａ（５Ｔｏｒｒ）とすると好適である。
図３は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図３では、図１のマスク形成工程（Ｓ１０８）からアッシング工程（Ｓ１１２）までを示している。
図３（ａ）において、マスク形成工程として、ＳｉＯ２膜２２２上にレジスト材を塗布してレジスト膜２３０を形成する。そして、リソグラフィ技術によりヴィアホール用のパターンを露光後、現像してレジストパターンを形成する。
図３（ｂ）において、開口部形成工程となるヴィアホール形成工程として、レジスト膜２３０をマスクとしてドライエッチング技術によりＳｉＯ２膜２２２とｌｏｗ−ｋ膜２２０を加工する。その際に、ＳｉＣＮ：Ｈ膜２１０をエッチングストッパとする。これにより、ダマシン配線を作製するためのヴィアホールとなる開口部１５２をｌｏｗ−ｋ膜２２０内に形成する。加工には、一例として、異方性ドライエッチング技術の１つであるリアクティブイオンエッチング（ＲＩＥ）法を用いると好適である。そして、装置は、高周波を用いた平行平板タイプのエッチング装置を用いると良い。また、その際の周波数は１３．５６ＭＨｚとし、放電パワーは１ｋＷとする。また、装置内の圧力は１３．３Ｐａ（１００ｍＴｏｒｒ）とし、ガスは、ＣＦ４ガスを０．１７Ｐａ・ｍ３／ｓ（１００ｓｃｃｍ）用いると好適である。異方性エッチング法を用いることで、基板２００の表面に対し、略垂直に開口部１５２を形成することができる。
図３（ｃ）において、アッシング工程として、マスクとして使用したレジスト膜２３０をヴィアホール形成時と同一の装置で連続して、ガスのみをＯ２に変更した同一加工条件にて剥離する。このように、ｌｏｗ−ｋ膜２２０がＯ２プラズマ４０２雰囲気に曝露されることで、雰囲気に接する面及びその内部がダメージを受ける。ここでは、開口部１５２の壁面が酸素の放電により酸化される。その結果、ダメージ部分となるダメージ層３０２が形成される。
図４は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図４では、図１のマスク形成工程（Ｓ１１４）からアッシング工程（Ｓ１１８）までを示している。
図４（ａ）において、マスク形成工程として、ＳｉＯ２膜２２２上にレジスト材を塗布してレジスト膜２３２を形成する。そして、リソグラフィ技術により今度は配線溝（トレンチ）用のパターンを露光後、現像してレジストパターンを形成する。
図４（ｂ）において、開口部形成工程となる配線溝形成工程として、レジスト膜２３２をマスクとしてドライエッチング技術によりＳｉＯ２膜２２２とｌｏｗ−ｋ膜２２０を加工する。これにより、ダマシン配線を作製するための配線溝となる開口部１５４をｌｏｗ−ｋ膜２２０内に形成する。加工には、一例として、異方性ドライエッチング技術の１つであるリアクティブイオンエッチング（ＲＩＥ）法を用いると好適である。そして、装置は、高周波を用いた平行平板タイプのエッチング装置を用いると良い。また、その際の周波数は１３．５６ＭＨｚとし、放電パワーは１ｋＷとする。また、装置内の圧力は１３．３Ｐａ（１００ｍＴｏｒｒ）とし、ガスは、ＣＦ４ガスを０．１７Ｐａ・ｍ３／ｓ（１００ｓｃｃｍ）用いると好適である。異方性エッチング法を用いることで、基板２００の表面に対し、略垂直に開口部１５４を形成することができる。
図４（ｃ）において、アッシング工程として、マスクとして使用したレジスト膜２３２を配線溝形成時と同一の装置で連続して、ガスのみをＯ２に変更した同一加工条件にて剥離する。このように、ｌｏｗ−ｋ膜２２０がＯ２プラズマ４０４雰囲気に曝露されることで、雰囲気に接する面及びその内部がダメージを受ける。ここでは、開口部１５２の壁面及び開口部１５４の壁面と底面が酸素の放電により酸化される。その結果、ダメージ層３０２の他に、さらに、ダメージ部分となるダメージ層３０４が開口部１５４の壁面と底面に形成される。
図５は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図５では、図１のストッパ膜開口工程（Ｓ１２０）からポアシーリング工程（Ｓ１２４）までを示している。
図５（ａ）において、ストッパ膜開口工程として、開口部１５２底部のＳｉＣＮ：Ｈ膜２１０をＲＩＥ法により加工し、埋め込み配線下地を完成させる。加工には、例えば、高周波を用いた平行平板タイプのエッチング装置を用いる。そして、ＣＦ４／Ｏ２混合ガスをそれぞれ０．１７Ｐａ・ｍ３／ｓ（１００ｓｃｃｍ）／０．０２Ｐａ・ｍ３／ｓ（１０ｓｃｃｍ）の流量にて流す。その際の周波数は１３．５６ＭＨｚとし、放電パワーは１ｋＷとする。また、装置内の圧力は１３．３Ｐａ（１００ｍＴｏｒｒ）とすると好適である。
以上の工程において、キャップ膜形成工程（Ｓ１０７）、アッシング工程（Ｓ１１２）、及びアッシング工程（Ｓ１１８）などにより、ｌｏｗ−ｋ膜２２０の上部の界面、配線溝の側面および底面、ヴィアホールの側面にダメージ層が形成されている。実施の形態１では、特に、配線溝の側面および底面のダメージ層３０４と、ヴィアホールの側面のダメージ層３０２とについて図示している。各ダメージ層は、これらの工程における酸素の放電により酸素プラズマ雰囲気に曝露されたｌｏｗ−ｋ膜２２０の表面が酸化されることで形成される。ｌｏｗ−ｋ膜２２０はその膜中にメチル基を含有していることから、以下の反応式１に示す反応が起きると考えられる。
Figure 2008117903
ここで、≡Ｓｉ−ＣＨ３中のＣＨ３はｌｏｗ−ｋ膜２２０中に含まれるメチル基である。形成された≡Ｓｉ−ＯＨ基は水分（Ｈ２Ｏ）を吸着するいわゆる吸湿サイトとして働くため、特に金属配線近傍に水分が吸着したダメージ層３０２が形成されてしまう。このため、特に後工程における高温熱処理工程等において水分が金属配線を酸化する。特に後述するバリアメタル層を酸化する。これにより酸化したバリアメタル層とＣｕ配線との密着強度が低くなることにより、配線信頼性を劣化させるという不良を引き起こす原因となっている。特にヴィアホールとなる開口部１５２における配線部分の金属が流動し断線不良を引き起こすことにつながってしまう。そこで、実施の形態１では、これらダメージ層３０２，３０４の膜質を修復する。
図５（ｂ）において、膜質修復工程として、Ｓｉ−ＯＨ基を置換するガスを供給して、開口部１５２や開口部１５４の表面に形成されたダメージ層３０２，３０４を置換して膜質を修復する。
図６は、膜質修復に用いる装置の構成を説明するための概念図である。
図６において、反応容器となるチャンバ５００の内部にて、基板ホルダ５１０の上に基体３００となる半導体基板を設置する。ガスは、Ｓｉ−ＯＨ基を置換するＳｉ−Ｒ１基を有するガスを用いる。ここでは、一例として、少なくともＳｉ−ＮＨ２基を有するガスを用いる。例えば、修復用のガスとして（ＣＨ３）３ＳｉＮＨ２を用いることができる。そして、チャンバ５００の内部に上部電極５２０内部からガスを供給する。供給するガス流量は０．８４Ｐａ・ｍ３／ｓ（５００ｓｃｃｍ）とする。上部電極５２０は、シャワーヘッド構造にすると好適である。これにより基体３００に向けて均一にガスを供給することができる。また、真空ポンプ５３０により１．３３×１０３Ｐａ（１０Ｔｏｒｒ）のガス圧力になるように真空引きする。また、基板ホルダ５１０に設置されたヒータにより基体３００の温度は２５０℃に制御する。このような条件の下、基体３００をＳｉ−ＮＨ２基を有するガスに暴露する。チャンバ５００は１３．５６ＭＨｚの高周波を用いた平行平板プラズマ放電が可能である装置を用いると良い。但し、膜質修復工程ではプラズマ放電を使わずに基体３００を曝露させる。
上述したように、ダメージ層では、≡Ｓｉ−ＯＨ基が形成され、そこに水分（Ｈ２Ｏ）が吸着し問題となっていたが、ガスの暴露により、以下の反応式２に示す反応を起こすことができる。
Figure 2008117903
反応式２に示すこの反応により、Ｓｉ−ＯＨ結合が置換されて消失し、ダメージにより劣化した耐吸湿性を回復させることができる。図５（ｂ）では、修復部分をリペア層３１０として示す。（ＣＨ３）３ＳｉＮＨ２は、多孔質性のｌｏｗ−ｋ膜２２０中に深く浸透し膜中の≡Ｓｉ−ＯＨ結合を効果的に消失させることができる。
図７は、ダメージ層が形成されるところから修復されるまでの反応の様子を示す概念図である。
まず、図７（ａ）に示すように、≡Ｓｉ−ＣＨ３が酸素プラズマＯ＊に暴露されることにより酸化され、図７（ｂ）に示すように、≡Ｓｉ−ＯＨ基が形成される。そこに、Ｓｉ−Ｒ１基を有するガスを供給する。その結果、図７（ｃ）に示すように、ＯＨ基が置換され、Ｓｉ−Ｏ−Ｓｉ結合に修復される。ＯＨ基の水素（Ｈ）は、Ｒ１基と結合されてｌｏｗ−ｋ膜２２０の構造から離脱することになる。以上によりｌｏｗ−ｋ膜２２０の表面の膜質を修復することができる。
ここで、開口部１５２，１５４内のｌｏｗ−ｋ膜２２０表面は、ダメージ層が修復されたとしても多孔質性の膜であるため空洞（ポア）が露出する。そのため、後の工程でバリアメタル膜を形成する際に、バリアメタルがポアを全て埋め込むことができず、ポアの前後で段切れを起こしてしまうおそれがある。このような不連続なバリアメタル膜となった場合、Ｃｕ配線からｌｏｗ−ｋ膜２２０中にＣｕの拡散が生じ配線不良の原因となってしまう。そこで、実施の形態１では、さらに、このポアを塞ぐポアシーリングを行なう。
図５（ｃ）において、ポアシーリング工程として、上述したダメージ層の膜質の修復を行なった後に、膜質修復に用いたガスと同じガスと同じ装置を用いて引き続き開口部１５２，１５４内表面のポアシーリングを行なう。膜質修復工程でのプロセス条件では、供給したガスである（ＣＨ３）３ＳｉＮＨ２同士の反応は極めて低く、相互が反応することはほぼ無い。そこで、引き続き、図６に示す１３．５６ＭＨｚの高周波電源５４０を利用して反応容器内部で放電を行う。放電パワーは５００Ｗとすると良い。その他の条件は、膜質修復工程でのプロセス条件と同様である。これによりプラズマ５５０を発生させることができる。この放電による（ＣＨ３）３ＳｉＮＨ２同士の相互の反応により、ＳｉＣＮ：Ｈ膜３２０がポアシーリング膜となって基板上に堆積する。すなわち、開口部１５２，１５４内の壁面及び底面とＳｉＯ２膜２２２上にＳｉＣＮ：Ｈ膜３２０を形成することができる。
図８は、ポアシーリングの様子を説明するための概念図である。
ポアシーリングを行なわない場合には、図８（ａ）に示すように、ｌｏｗ−ｋ膜２２０表面のポア２２１によって、バリアメタル膜２４２が不連続になってしまうことがある。これに対し、図８（ｂ）に示すように、ＳｉＣＮ：Ｈ膜３２０を開口部１５２，１５４内のｌｏｗ−ｋ膜２２０表面に堆積させる。そして、露出していたポア２２１を塞ぐ。これにより、露出していたポア２２１の空洞により劣化していた表面のモフォロジーが回復し、なだらかな表面に変化させることができる。これは、ＳｉＣＮ：Ｈが表面に存在していた空洞をふさぐ効果による。空洞をふさぐ効果は、ＳｉＣＮ：Ｈ膜厚２ｎｍ程度で効果が得られるが、５ｎｍ以上の膜厚を堆積させることが望ましい。以上によりバリアメタル膜２４２を安定的に、連続して形成することができる。
図９は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図９では、図１のＳｉＣＮ：Ｈ膜開口工程（Ｓ１２５）からシード膜形成工程（Ｓ１２８）までを示している。
図９（ａ）において、ＳｉＣＮ：Ｈ膜開口工程として、ドライエッチング技術により、ヴィアホールとなる開口部１５２底部のＣｕ膜２６０表面に堆積したＳｉＣＮ：Ｈ膜３２０のみを側壁部のＳｉＣＮ：Ｈ膜３２０は残したまま除去する。
図９（ｂ）において、バリアメタル膜形成工程として、形成された開口部１５２，１５４内及びＳｉＣＮ：Ｈ膜３２０表面にバリアメタル材料を用いたバリアメタル膜２４２を形成する。物理気相成長法（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）法の１つであるスパッタ法を用いるスパッタリング装置内で、例えば窒化タンタル（ＴａＮ）膜の薄膜を例えば膜厚１０ｎｍ堆積し、バリアメタル膜２４２を形成する。バリアメタル材料の堆積方法としては、ＰＶＤ法に限らず、原子層気相成長（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ法、あるいは、ａｔｏｍｉｃ ｌａｙｅｒ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＣＶＤ法）やＣＶＤ法などを用いることができる。ＰＶＤ法を用いる場合より被覆率を良くすることができる。また、バリアメタル膜の材料としては、ＴａＮの他、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、チタン（Ｔｉ）窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）もしくはＴａとＴａＮ等これらを組合せて用いた積層膜であっても構わない。
図９（ｃ）において、シード膜形成工程として、スパッタ等の物理気相成長（ＰＶＤ）法により、次の工程である電解めっき工程のカソード極となるＣｕ薄膜をシード膜２５０としてバリアメタル膜２４２が形成された開口部１５２，１５４内及びｌｏｗ−ｋ膜２２０上にに堆積（形成）させる。ここでは、シード膜２５０を例えば膜厚５０ｎｍ堆積させる。
図１０は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図１０では、図１のめっき工程（Ｓ１３０）から研磨工程（Ｓ１３２）までを示している。
図１０（ａ）において、めっき工程として、シード膜２５０をカソード極として、電解めっき等の電気化学成長法によりＣｕ膜２６２の薄膜を開口部１５２，１５４内及びｌｏｗ−ｋ膜２２０上に堆積させる。ここでは、例えば膜厚１２００ｎｍのＣｕ膜２６２を堆積させ、堆積させた後にアニール処理を例えば２５０℃の温度で３０分間行なう。
図１０（ｂ）において、研磨工程として、ＣＭＰ法によって、Ｃｕ膜２６２が形成された基板２００の表面を研磨して、開口部１５２，１５４以外にｌｏｗ−ｋ膜２２０の表面に堆積されたシード膜２５０を含むＣｕ膜２６２、バリアメタル膜２４２、及びＳｉＣＮ：Ｈ膜３２０を研磨除去することにより、平坦化し、図１０（ｂ）に表したようなＣｕ配線となる埋め込み構造を形成する。
以上のように、実施の形態１では、ダメージ層の修復とポアシーリングを同一容器内で同一ガスにより処理した。これにより、異なる装置で異なるガスを用いて処理を行っていた従来の工程に比べ、短時間・少工程・単一装置で行うことができる。また、上述した方法により、低誘電率膜中に形成されたＳｉ−ＯＨ基を消失させ、さらに表面のモフォロジーを平坦化することができる。そして、Ｓｉ−ＯＨ基を消失させることで、側壁ダメージ部分に含まれていた水分によるバリアメタル層の酸化による影響によって生じる配線の信頼性低下を抑制することができる。また、表面のモフォロジーを平坦化することで、バリアメタルの形成を制御することができる。これらの結果、配線不良の発生を著しく抑制することができる。
実施の形態１に示す方法を用いた場合の不良の発生率の低減効果を、信頼性技術の分野の手法である加速試験を行い検証した。検証方法は、まず、ダメージ層の修復とポアシーリングを行なわない従来の方法を用いて製造した半導体装置と実施の形態１による方法を用いて形成した半導体装置を２２５℃の常圧窒素雰囲気で加熱する。そして、配線抵抗の上昇度合いを目安として配線の断線不良の発生頻度を測定した。その結果、実施の形態１による方法で製造した半導体装置は、１０００時間後においても不良率は０．３％であったのに対して、従来の方法により製造した半導体装置では不良率は７５％にまで及んだ。この結果から、実施の形態１の方法は、極めて有効であることが確認された。
また、実施の形態１では、ガスとして（ＣＨ３）３ＳｉＮＨ２を利用したがこれに限るものではなく、ＳｉＮＨ２基やＳｉＯＣＨ３基など低誘電率膜中のＳｉ−ＯＨ基と反応する基を含むガスであれば同様の効果が確認された。アルコキシシラン類としては、Ｓｉ（ＯＣＨ３）４（別名ＴＭＯＳ）、ＣＨ３Ｓｉ（ＯＣＨ３）３、（ＣＨ３）２Ｓｉ（ＯＣＨ３）２（別名ＤＭＤＭＯＳ）、Ｓｉ（ＯＣ２Ｈ５）４（別名ＴＥＯＳ）、ＣＨ３Ｓｉ（ＯＣ２Ｈ５）３、（ＣＨ３）２Ｓｉ（ＯＣ２Ｈ５）２、（ＣＨ３Ｏ）３ＳｉＣＨ＝ＣＨ２（別名ＶＴＭＯＳ）、（Ｃ２Ｈ５Ｏ）３ＳｉＣＨ＝ＣＨ２（別名ＶＴＥＯＳ）、（ＣＨ３ＣＯＯ）３ＳｉＣＨ＝ＣＨ２などが挙げられる。また、シラザン類としては、（Ｍｅ３Ｓｉ）２ＮＨ（別名ＨＭＤＳ）、ＨＭｅ２ＳｉＮＥｔ２（別名ＤＭＳＤＥＡ）、（ＨＭｅ２Ｓｉ）２ＮＨ（別名ＴＭＤＳ）、Ｍｅ３ＳｉＮＭｅ２（別名ＴＭＳＤＭＡ）、ＨＭｅ２ＳｉＮＭｅ２（別名ＤＭＳＤＭＡ）、Ｍｅ３ＳｉＮＥｔ２（別名ＴＭＳＤＥＡ）、Ｏ＝Ｃ（ＮＨＳｉＭｅ３）２（別名ＢＴＳＵ）、（Ｍｅ２Ｎ）２ＳｉＨＭｅ（別名Ｂ［ＤＭＡ］ＭＳ）、（Ｍｅ２Ｎ）２ＳｉＭｅ２（別名Ｂ［ＤＭＡ］ＤＳ）、（ＳｉＭｅ２ＮＨ）３（別名ＨＭＣＴＳ）、ＳｉＭｅ３ＳｉＭｅ２ＮＭｅ２（別名ＤＭＡＰＭＤＳ）、ＳｉＨ２ＭｅＳｉＨＭｅＮＭｅ２（別名ＤＭＡＤＭＤＳ）、Ｄｉｓｉｌａ−ａｚａ−ｃｙｃｌｏｐｅｎｔａｎｅ（別名ＴＤＡＣＰ）、Ｄｉｓｉｌａ−ｏｘａ−ｃｙｃｌｏｐｅｎｔａｎｅ（別名ＴＤＯＣＰ）などが挙げられる。また、さらに、ハロゲン化アルキルシラン類としては、（ＣＨ３）３ＳｉＣｌ（別名ＴＭＣＳ）、（Ｃ２Ｈ５）３ＳｉＣｌ（別名ＴＥＣＳ）などが挙げられる。なお、式中Ｍｅはメチル基、Ｅｔはエチル基をそれぞれ示す。
さらに、低誘電率膜としてダメージ部分にＣ−ＯＨ基が生じる可能性のある有機膜を形成した場合であっても、これらのガスがＣ−ＯＨ基と反応してダメージ層の膜質の修復に寄与することが期待される。また、修復後の放電によりＳｉＣＮ：Ｈ膜３２０を形成したが、ＳｉＣ：Ｈ膜やＳｉＣＯ：Ｈ膜、ＳｉＯＣＮ：Ｈ膜を形成しても同様の効果を得ることができる。
また、実施の形態１では修復反応として熱反応を用い、ポアシーリングのための成膜反応として放電によるプラズマを利用した反応を用いて、修復反応とポアシーリングのための成膜反応とを制御した。しかし、制御の方法は、これに限るものではない。例えば、温度変動、圧力変動、新たなガスの添加、或いは紫外線や電子線などのエネルギー線の照射などの変動を利用して反応を制御しても良い。新たなガスを添加する方法として、例えば、添加ガスとしてＮＨ３を添加することによりポアシーリングのための成膜反応を起こすことが可能であった。また、電子線照射を行なう方法として、電子線キュアの際のチャンバ内圧力を１３３Ｐａ（１Ｔｏｒｒ）とし、電子線の電流値を１０ｍＣ／ｍｉｎ、入射エネルギーを５ｋＶとすることで成膜反応を起こすことが可能であった。そして、時間は５分程度が好適であった。また、紫外線によるキュアを行なう方法として、キュアの際の圧力は常圧とし、５ｋＷの高圧水銀灯を用いた。その際の基板温度は４００℃とすることで成膜反応を起こすことが可能であった。キュア時間は５分程度が好適であった。また、熱処理の場合は、基板温度を４００℃とすることが成膜反応を起こす際に有効であった。熱処理時間は３０分程度とすることが好適であった。
実施の形態２．
実施の形態１では、ダメージ層の修復とポアシーリングに重点をおいた半導体装置の製造方法について説明した。実施の形態２では、ダメージ層の修復と機械的強度の向上とプラズマ耐性の向上に重点をおいた半導体装置の製造方法について説明する。
図１１は、実施の形態２における半導体装置の製造方法の要部を表すフローチャートである。
図１１において、実施の形態２では、ストッパ膜を形成するストッパ膜形成工程（Ｓ１０２）と、低誘電率の絶縁性材料（ｌｏｗ−ｋ材料）膜を形成するｌｏｗ−ｋ膜形成工程（Ｓ１０４）と、キャップ膜を形成するキャップ膜形成工程（Ｓ１０７）と、マスクを形成するマスク形成工程（Ｓ１０８）と、ヴィアホールを形成するヴィアホール形成工程（Ｓ１１０）と、アッシング工程（Ｓ１１２）と、膜質を修復する膜質修復工程（Ｓ１１３）と、マスクを形成するマスク形成工程（Ｓ１１４）と、配線溝を形成する配線溝形成工程（Ｓ１１６）と、アッシング工程（Ｓ１１８）と、ストッパ膜開口工程（Ｓ１２０）と、膜質を修復する膜質修復工程（Ｓ１２２）と、バリアメタル膜形成工程（Ｓ１２６）と、シード膜形成工程（Ｓ１２８）と、Ｃｕ膜を形成する銅膜形成工程の一例となるめっき工程（Ｓ１３０）と、研磨工程（Ｓ１３２）という一連の工程を実施する。アッシング工程（Ｓ１１２）とマスク形成工程（Ｓ１１４）の間に膜質修復工程（Ｓ１１３）が追加された点と、ポアシーリング工程（Ｓ１２４）とＳｉＣＮ：Ｈ膜開口工程（Ｓ１２５）とが無くなった点以外は、図１と同様である。
ストッパ膜形成工程（Ｓ１０２）からアッシング工程（Ｓ１１２）までは、実施の形態１と同様である。よって、図３（ｃ）に示すように、ヴィアホール用の開口部１５２内の壁面にはダメージ層３０２が形成される。ここで、さらに、配線溝となる開口部１５４を形成すると、開口部１５２の壁面の一部、すなわち、ヴィアホールとなる部分の壁面は、アッシング工程（Ｓ１１２）とアッシング工程（Ｓ１１８）とによる２回のアッシング工程により、２回酸素プラズマに晒されることになる。そのため、ヴィアホールとなる部分の壁面はよりダメージを受けることになる。そこで、実施の形態２では、１度目のアッシング工程（Ｓ１１２）によりダメージ層３０２が形成された時点で、ダメージ層３０２を修復する。
図１２は、図１１のフローチャートに対応して実施される工程を表す工程断面図である。
図１２では、図１１の膜質修復工程（Ｓ１１３）から配線溝形成工程（Ｓ１１６）までを示している。
図１２（ａ）において、膜質修復工程として、Ｓｉ−ＯＨ基を置換する材料を供給して、開口部１５２の表面に形成されたダメージ層３０２を置換して膜質を修復する。その際、置換する材料として、Ｓｉ−Ｃ−Ｓｉ基を含む材料を用いる。上述したように、ダメージ層３０２では、Ｓｉ−ＯＨ基が形成されている。そこで、Ｓｉ−ＯＨ基を置換する例えばＳｉ−ＮＨ２基を有し、かつＳｉ−Ｃ−Ｓｉ結合を有するプリカーサと反応させる。ここでは、一例として、Ｓｉ（ＣＨ３）２ＮＨ２ＳｉＣＨ２Ｓｉ（ＣＨ３）２ＮＨ２を用いる。この材料は、以下の分子構造を有している。
Figure 2008117903
この材料におけるＳｉ−ＮＨ２基は、実施の形態１と同様、反応式２で示したように、膜中に形成されたＳｉ−ＯＨ基と反応し、ＯＨ基を置換する。そして、Ｓｉ−ＯＨ結合をＳｉ−Ｏ−Ｓｉ結合に修復する。その際、ＮＨ３を生成する。
図１３は、実施の形態２における修復反応を示す概念図である。
ダメージ層３０２に生じた分子構造４０に分子構造５０に示す材料を供給する。その結果、ＯＨ基を置換して、分子構造４２のようにダメージ層３０２を修復する。すなわち、ダメージ層３０２のＳｉをＳｉ−Ｏ−Ｓｉ結合に修復する。さらに、分子構造５０に示す材料は、Ｓｉ−Ｃ−Ｓｉ結合を有しているので、修復されたリペア層３１２にＳｉ−Ｃ−Ｓｉ結合を組み込むことができる。このとき、多孔質性のｌｏｗ−ｋ膜２２０を形成しているので、分子構造５０に示す材料がダメージ層３０２の内部に深く浸透して、リペア層３１２を厚く形成することができる。
図１４は、プラズマ耐性と膜中のＣ量との関係を示す図である。
図１４に示すように、ｌｏｗ−ｋ膜２２０中の炭素（Ｃ）量が多くなるほどプラズマ耐性が向上することがわかる。また、ｌｏｗ−ｋ膜２２０は、比誘電率の低減に伴い機械強度の低下が問題となっている。従来の低誘電率膜は基本骨格としてはＳｉ−Ｏ−Ｓｉであるが、Ｓｉ−Ｃ−Ｓｉ骨格を導入できれば、機械強度を改善することができる。従来、Ｓｉ−Ｃ−Ｓｉを有するプリカーサの蒸気圧が極めて低いために、単純にＣＶＤの原料ガスとして使用することが困難であったが、実施の形態２のように、例えば、Ｓｉ（ＣＨ３）２ＮＨ２ＳｉＣＨ２Ｓｉ（ＣＨ３）２ＮＨ２を用いることで膜中にＳｉ−Ｃ−Ｓｉ結合を導入することができる。
図１５は、層間絶縁膜の骨格の違いによるプラズマ耐性と機械強度を比較した一例を示す図である。
従来の層間絶縁膜のように基本骨格としてＳｉ−Ｏ−ＳｉでＳｉの４つの結合手がつながれた分子構造１０に比べて、メチル基をＳｉの１つの結合手につなげた分子構造２０のように構成されるｌｏｗ−ｋ膜２２０は、機械的強度が劣ってしまう。これに対し、実施の形態２のようにＳｉ−Ｃ−Ｓｉ結合を導入した分子構造３０は、機械的強度を向上させることができる。さらに、Ｃ量が増えることでプラズマ耐性を向上させることができる。
ここで、Ｓｉ−ＮＨ２基を有し、かつＳｉ−Ｃ−Ｓｉ結合を有する材料の供給方法としては、例えば、ガスとして供給する方法や有機溶媒中に溶解させた薬液として供給する方法が挙げられる。ここでは、薬液として供給する方法を用いる。また、薬液として供給する方法として、基板を薬液に浸漬させても良いが、ここでは、スピンコート法を用い、回転させた半導体基板に溶解させた有機溶媒を滴下させることにより反応させる。その後、半導体基板を３５０℃で電子線を照射しつつ焼成することにより、膜中へのＳｉ−Ｃ−Ｓｉ結合を導入することができる。電子線キュアの際の圧力は１３３Ｐａ（１Ｔｏｒｒ）とし、電流値は１０ｍＣ／ｍｉｎ、入射エネルギーは５ｋＶとすると好適である。また、照射時間は５分が好適である。その際の代表的な反応は、図１３に示したとおりである。
図１２（ｂ）において、マスク形成工程として、ＳｉＯ２膜２２２上に配線溝（トレンチ）用のレジストパターンとなるレジスト膜２３２を形成する。マスク形成工程におけるその他は、実施の形態１と同様である。
図１２（ｃ）において、開口部形成工程となる配線溝形成工程として、レジスト膜２３２をマスクとしてドライエッチング技術によりＳｉＯ２膜２２２とｌｏｗ−ｋ膜２２０を加工する。これにより、ダマシン配線を作製するための配線溝となる開口部１５４をｌｏｗ−ｋ膜２２０内に形成する。その他は、実施の形態１と同様である。
図１６は、図１１のフローチャートに対応して実施される工程を表す工程断面図である。
図１６では、図１１のアッシング工程（Ｓ１１８）から膜質修復工程（Ｓ１２２）までを示している。
図１６（ａ）において、アッシング工程として、マスクとして使用したレジスト膜２３２を配線溝形成時と同一の装置で連続して、ガスのみをＯ２に変更した同一加工条件にて剥離する。このように、ｌｏｗ−ｋ膜２２０がＯ２プラズマ４０４雰囲気に曝露されることで、雰囲気に接する面及びその内部がダメージを受ける。しかしながら、リペア層３１２については、上述したように、プラズマ耐性を向上させているので、酸素の放電による酸化を抑制することができる。よって、ここでは、開口部１５４の壁面および底面が酸素の放電により酸化される。その結果、ダメージ層３０４が開口部１５４の壁面と底面に形成される。
図１６（ｂ）において、ストッパ膜開口工程として、開口部１５２底部のＳｉＣＮ：Ｈ膜２１０をＲＩＥ法により加工し、埋め込み配線下地を完成させる。その他は、実施の形態１と同様である。
図１６（ｃ）において、膜質修復工程として、Ｓｉ−ＯＨ基を置換する材料を供給して、開口部１５４の表面に形成されたダメージ層３０４を置換して膜質を修復する。その際、置換する材料として、開口部１５２の壁面を修復した材料と同じＳｉ−Ｃ−Ｓｉ基を含む材料を用いる。上述したように、ダメージ層３０４では、Ｓｉ−ＯＨ基が形成されている。そこで、Ｓｉ−ＯＨ基を置換するＳｉ−Ｒ１基として上述した例えばＳｉ−ＮＨ２基を有し、かつＳｉ−Ｃ−Ｓｉ結合を有するプリカーサと反応させる。ここでは、一例として、Ｓｉ（ＣＨ３）２ＮＨ２ＳｉＣＨ２Ｓｉ（ＣＨ３）２ＮＨ２を用いる。これにより、ダメージ層３０４を修復することができる。また、リペア層３１２についてもアッシングによる酸素プラズマ曝露で多少ダメージを受けていたとしてもここでダメージ層３０４と一緒に修復することができる。以上のようにして、リペア層３１４を形成することができる。
図１７は、研磨工程後の半導体装置の断面を示す図である。
リペア層３１４を形成した後は、バリアメタル膜形成工程（Ｓ１２６）から研磨工程（Ｓ１３２）までを実施し、図１７に表したようなＣｕ配線となる埋め込み構造を形成する。バリアメタル膜形成工程（Ｓ１２６）から研磨工程（Ｓ１３２）までは、実施の形態１と同様である。
以上のようにして、実施の形態２の半導体装置の製造方法では、Ｏ２プラズマ４０４によるダメージを修復すると共に、機械強度とプラズマ耐性を向上させることができる。以下、機械強度について比較試験を行なった結果を示す。実施の形態２の修復工程を行なわなかったｌｏｗ−ｋ膜の弾性率は９ＧＰａであった。そして、修復工程を行なわなかったｌｏｗ−ｋ膜に電子線を照射しつつキュアすることにより１０．５ＧＰａまで改善した。これに対し、実施の形態２の修復工程を行なうことにより１５ＧＰａまで改善することが確認された。また、これらの効果は配線部周辺にのみ作用すると考えられるが、実際のＬＳＩの多層配線構造では金属の延び縮みによる影響により脆弱な低誘電率材料のクラック不良を生じさせている。これに対し、実施の形態２の修復工程により金属部周辺の機械強度が改善した半導体装置では前述のクラック不良が見られなかった。
また、従来の手法のままでは、４５ｎｍ世代の多層配線構造ではヴィアホールの配線信頼性が得られず、いわゆる１７５℃で高温放置することにより熱負荷を与えて評価したＳＭ試験において１００時間で不良率が５０％程度発生していた。これに対し、実施の形態２の修復工程を実施することにより１５００時間後でも不良の発生率が０％であった。この効果は、修復効果による水分の抑制や機械強度の向上、並びにＳｉＣＨ２Ｓｉ構造も有するプラズマ耐性の向上などによると考えられる。
また、実施の形態２では、ヴィアホール用の開口部１５２を形成した後に、第１回目の膜質修復を行なっているが、これに限るものではない。効果は劣ることになるが、配線溝用の開口部１５４を形成した後にまとめて行なってもよい。
また、実施の形態２では、反応性物質としてＳｉ（ＣＨ３）２ＮＨ２ＳｉＣＨ２Ｓｉ（ＣＨ３）２ＮＨ２を利用したがこれに限るものではない。ＳｉＮＨ２基やＳｉ−ＯＣＨ３基など低誘電率膜中のＳｉ−ＯＨ基と反応する基を含み、かつＳｉ−Ｃ−Ｓｉ基を含む物質であれば、低誘電率材料の特性に対して分子量の最適化は必要ではあるが同様の効果が確認された。アルコキシシラン類としては、Ｒ１Ｒ２Ｒ３ＳｉＣＨ２ＳｉＲ４Ｒ５Ｒ６なる形を有し、少なくともＲ１〜Ｒ６のうち１つはアルコキシ基であり、そのほかは水素もしくはアルキル基であれば同様の効果が得られた。また、Ｒ１Ｒ２Ｒ３ＳｉＣＨ２Ｓｉ（ＣＨ２）Ｒ４Ｒ５ＳｉＲ６Ｒ７Ｒ８に示すように、Ｓｉ（ＣＨ２）Ｓｉで示されるエチレン架橋基を複数個有しかつ、同様にＲで示した部分の一部がアルコキシ基であり、そのほかは水素もしくはアルキル基であれば同様の効果が得られた。また同様にＯＨ基と反応性があるシラザン類として、Ｒ１Ｒ２Ｒ３ＳｉＣＨ２ＳｉＲ４Ｒ５Ｒ６なる形を有し、少なくともＲ１〜Ｒ６のうち１つはＮＨ２で示されるシラザン基であり、そのほかは水素もしくはアルキル基であれば同様の効果が得られた。また、Ｒ１Ｒ２Ｒ３ＳｉＣＨ２Ｓｉ（ＣＨ２）Ｒ４Ｒ５ＳｉＲ６Ｒ７Ｒ８に示すように、Ｓｉ（ＣＨ２）Ｓｉで示されるエチレン架橋基を複数個有し、かつ、同様にＲで示した部分の一部がＮＨ２で示されるシラザン基であり、そのほかは水素もしくはアルキル基であれば同様の効果が得られた。単一の薬液を用いず複数の薬液の混合薬液を用いても有効であった。
また、上述したいずれかの薬液と、以下に示すようなＳｉＣＨ２Ｓｉ結合を有しない、アルコキシシランやシラザン類から選ばれた薬液と混合して用いても有効であった。アルコキシシラン類としては、Ｓｉ（ＯＣＨ３）４（別名ＴＭＯＳ）、ＣＨ３Ｓｉ（ＯＣＨ３）３、（ＣＨ３）２Ｓｉ（ＯＣＨ３）２（別名ＤＭＤＭＯＳ）、Ｓｉ（ＯＣ２Ｈ５）４（別名ＴＥＯＳ）、ＣＨ３Ｓｉ（ＯＣ２Ｈ５）３、（ＣＨ３）２Ｓｉ（ＯＣ２Ｈ５）２、（ＣＨ３Ｏ）３ＳｉＣＨ＝ＣＨ２（別名ＶＴＭＯＳ）、（Ｃ２Ｈ５Ｏ）３ＳｉＣＨ＝ＣＨ２（別名ＶＴＥＯＳ）、（ＣＨ３ＣＯＯ）３ＳｉＣＨ＝ＣＨ２などが挙げられる。また、シラザン類としては、（Ｍｅ３Ｓｉ）２ＮＨ（別名ＨＭＤＳ）、ＨＭｅ２ＳｉＮＥｔ２（別名ＤＭＳＤＥＡ）、（ＨＭｅ２Ｓｉ）２ＮＨ（別名ＴＭＤＳ）、Ｍｅ３ＳｉＮＭｅ２（別名ＴＭＳＤＭＡ）、ＨＭｅ２ＳｉＮＭｅ２（別名ＤＭＳＤＭＡ）、Ｍｅ３ＳｉＮＥｔ２（別名ＴＭＳＤＥＡ）、Ｏ＝Ｃ（ＮＨＳｉＭｅ３）２（別名ＢＴＳＵ）、（Ｍｅ２Ｎ）２ＳｉＨＭｅ（別名Ｂ［ＤＭＡ］ＭＳ）、（Ｍｅ２Ｎ）２ＳｉＭｅ２（別名Ｂ［ＤＭＡ］ＤＳ）、（ＳｉＭｅ２ＮＨ）３（別名ＨＭＣＴＳ）、ＳｉＭｅ３ＳｉＭｅ２ＮＭｅ２（別名ＤＭＡＰＭＤＳ）、ＳｉＨ２ＭｅＳｉＨＭｅＮＭｅ２（別名ＤＭＡＤＭＤＳ）、Ｄｉｓｉｌａ−ａｚａ−ｃｙｃｌｏｐｅｎｔａｎｅ（別名ＴＤＡＣＰ）、Ｄｉｓｉｌａ−ｏｘａ−ｃｙｃｌｏｐｅｎｔａｎｅ（別名ＴＤＯＣＰ）などが挙げられる。またさらに、ハロゲン化アルキルシラン類としては、（ＣＨ３）３ＳｉＣｌ（別名ＴＭＣＳ）、（Ｃ２Ｈ５）３ＳｉＣｌ（別名ＴＥＣＳ）などが挙げられる。
さらに、低誘電率膜としてダメージ部分にＣ−ＯＨ基が生じる可能性のある有機膜を形成した場合であっても、このような物質がダメージ層のＣ−ＯＨ基と反応して同様の効果が得られることが期待される。また、実施の形態２では修復反応及び膜中へのＳｉ−Ｃ−Ｓｉ結合の導入に電子線照射を用いたがこれに限るものではない。例えば、熱反応のみを利用しても良いし、プラズマの利用や紫外線などのエネルギー線の照射などを利用して反応を制御しても良い。例えば、紫外線キュアを使用する場合には、キュアの際の圧力は常圧とし、５ｋＷの高圧水銀灯を用い、その際の基板温度を４００℃とすると好適である。また、キュア時間は５分が好適であった。熱処理の場合は、４００℃３０分程度が好適であった。
実施の形態３．
実施の形態１における膜質修復工程とポアシーリング工程用に用いるガスとして、実施の形態２における修復反応及び膜中へのＳｉ−Ｃ−Ｓｉ骨格の導入で利用可能とした材料をガスとして使用しても良い。すなわち、Ｓｉ−ＯＨ基を置換するＳｉ−Ｒ１基を有し、かつＳｉ−Ｃ−Ｓｉ結合を有するガスを用いる。これにより、実施の形態１の効果に加え、さらに、ｌｏｗ−ｋ膜２２０の機械強度とプラズマ耐性を向上させることができる。また、膜質修復の際、実施の形態２で利用可能とした材料のガスでも、ガス同士の反応は極めて低く、相互に反応することはほぼ無い。一例として、膜質修復の際、Ｓｉ（ＣＨ３）２ＮＨ２ＳｉＣＨ２Ｓｉ（ＣＨ３）２ＮＨ２同士の反応は極めて低く、相互に反応することはほぼ無い。そして、ポアシーリング工程でプラズマ等の反応エネルギーを与えることでガス同士を反応させ、ポアシーリング膜を形成することができる。よって、実施の形態２で利用可能とした材料のガスでも膜質修復反応とポアシーリングのための成膜反応とを制御することができる。
実施の形態４．
実施の形態１或いは実施の形態３では、ポアシーリング用の膜が、基板上面全面に堆積するため、ヴィアホールとなる開口部１５２の底部に堆積した膜を除去しなければならなかった。そこで、実施の形態４では、ポアシーリング用の膜を選択的に形成する手法について重点をおいて説明する。
図１８は、実施の形態４における半導体装置の製造方法の要部を表すフローチャートである。
図１８において、本実施の形態では、ストッパ膜を形成するストッパ膜形成工程（Ｓ１０２）と、低誘電率の絶縁性材料（ｌｏｗ−ｋ材料）膜を形成するｌｏｗ−ｋ膜形成工程（Ｓ１０４）と、キャップ膜を形成するキャップ膜形成工程（Ｓ１０７）と、マスクを形成するマスク形成工程（Ｓ１０８）と、ヴィアホールを形成するヴィアホール形成工程（Ｓ１１０）と、アッシング工程（Ｓ１１２）と、マスクを形成するマスク形成工程（Ｓ１１４）と、配線溝を形成する配線溝形成工程（Ｓ１１６）と、アッシング工程（Ｓ１１８）と、ストッパ膜開口工程（Ｓ１２０）と、膜質を修復する膜質修復工程（Ｓ１２２）と、Ｏ２プラズマ曝露工程（Ｓ１２３）と、ポアシーリング工程（Ｓ１２４）と、バリアメタル膜形成工程（Ｓ１２６）と、シード膜形成工程（Ｓ１２８）と、Ｃｕ膜を形成する銅膜形成工程の一例となるめっき工程（Ｓ１３０）と、研磨工程（Ｓ１３２）という一連の工程を実施する。Ｏ２プラズマ曝露工程（Ｓ１２３）を追加し、ＳｉＣＮ：Ｈ膜開口工程（Ｓ１２５）を無くした点以外は、図１と同様である。
ストッパ膜形成工程（Ｓ１０２）から膜質修復工程（Ｓ１２２）までは、実施の形態１或いは実施の形態３と同様である。ここでは、一例として、膜質修復用ガスの材料として、実施の形態２で用いたＳｉ（ＣＨ３）２ＮＨ２ＳｉＣＨ２Ｓｉ（ＣＨ３）２ＮＨ２を用いる。但し、これに限るものではない。実施の形態２でその他に利用可能とした膜質修復用の材料でも構わない。或いは、実施の形態１で利用可能とした膜質修復用の材料でも構わない。すなわち、Ｓｉ−ＯＨ基を置換するＳｉ−Ｒ１基を有するガスであればよい。このように、膜質修復することで、図５（ｂ）に示すように、開口部１５２の壁面及び開口部１５４の壁面と底面は、膜質が修復され、リペア層３１０が形成される。また、上述したように、膜質修復の際、Ｓｉ（ＣＨ３）２ＮＨ２ＳｉＣＨ２Ｓｉ（ＣＨ３）２ＮＨ２同士の反応は極めて低く、相互に反応することはほぼ無い。
図１９は、図１８のフローチャートに対応して実施される工程を表す工程断面図である。
図１９では、図１８のＯ２プラズマ曝露工程（Ｓ１２３）から研磨工程（Ｓ１３２）までを示している。
図１９（ａ）において、Ｏ２プラズマ曝露工程として、開口部１５２，１５４内表面のｌｏｗ−ｋ膜２２０の膜質を修復した後に、開口部１５２，１５４内表面を酸素プラズマ雰囲気に晒す。膜質修復に用いた反応容器内で、引き続き、１３．５６ＭＨｚの高周波電源を利用して反応容器内部でＯ２放電を行う。放電パワーは５０Ｗ、放電時間は１０ｓｅｃとすると好適である。アッシング工程に比べて、この微弱な放電により、ｌｏｗ−ｋ膜２２０の最表面の層にのみ再びＳｉ−ＯＨ結合のダメージ層３０６が形成される。このように、微弱な放電により、リペア層３１０の開口部１５２，１５４壁面側界面付近にダメージ層３０６を形成することができる。
図１９（ｂ）において、ポアシーリング工程として、まず、一旦、薄いダメージ層３０６を形成した後、同じ反応容器内で、再びガスを膜質修復に用いた分子量の大きいＳｉ（ＣＨ３）２ＮＨ２ＳｉＣＨ２Ｓｉ（ＣＨ３）２ＮＨ２にする。これにより、最表面に形成されたダメージ層３０６のＳｉ−ＯＨと反応させる。その後、窒素（Ｎ２）ガスを用いた５０Ｗの微弱なパワーで放電することにより、表面にて反応した形で存在しているＳｉ（ＣＨ３）２ＮＨ２ＳｉＣＨ２Ｓｉ（ＣＨ３）２ＮＨ２が相互反応し、ＳｉＣＮ：Ｈ膜３２２が半導体基板上に堆積する。Ｓｉ−ＯＨはｌｏｗ−ｋ膜２２０の開口部１５２，１５４内表面にのみ形成されているため、放電により形成されるＳｉＣＮ：Ｈ膜３２２は同様に開口部１５２，１５４内表面にのみ選択的に形成される。そのため、実施の形態１及び実施の形態３とは異なり、ヴィアホール底部のＣｕ表面にＳｉＣＮ：Ｈ膜が堆積しない。よって、実施の形態１及び実施の形態３のようにヴィアホール底部のＣｕ表面のＳｉＣＮ：Ｈ膜のみを除去する工程が不要となる。
以上のように、ＳｉＣＮ：Ｈ膜３２２を選択的に開口部１５２，１５４内のｌｏｗ−ｋ膜２２０表面に堆積させることにより、ヴィアホール底部への堆積を防止しながら露出していた空孔の空洞をふさぐことができる。そして、空孔の空洞により劣化していた表面のモフォロジーを回復させ、なだらかな表面に変化させることができる。空洞をふさぐ効果は、ＳｉＣＮ：Ｈ膜厚２ｎｍ程度で効果が得られるが、５ｎｍ以上の膜厚を堆積させることが望ましい。
その後は、バリアメタル膜形成工程（Ｓ１２６）から研磨工程（Ｓ１３２）までを実施し、図１９（ｃ）に表したようなＣｕ配線となる埋め込み構造を形成する。バリアメタル膜形成工程（Ｓ１２６）から研磨工程（Ｓ１３２）までは、実施の形態１と同様である。
以上のように、実施の形態４では、実施の形態１或いは実施の形態２で利用可能とされた材料のうちのいずれかの材料を用いて、膜質修復を行なうと共に選択的にポアシーリングを行なうことができる。
実施の形態４の方法により、低誘電率膜中に形成されたＳｉ−ＯＨ基を消失させることができる。さらに表面のモフォロジーを平坦化することによりバリアメタルの形成を制御することができる。これにより配線不良の発生を著しく抑制することができる。この方法を用いた場合の不良の発生率の低減効果を、信頼性技術の分野の手法である加速試験を行い検証した。従来の膜質修復とポアシーリングを行なわない方法を用いて製造した半導体装置と実施の形態４による方法を用いて形成した半導体装置を２２５℃の常圧窒素雰囲気で加熱した。そして、配線抵抗の上昇度合いを目安として配線の断線不良の発生頻度を測定した。その結果、実施の形態４による方法で製造した半導体装置は、１０００時間後においても不良率が０％であった。これに対して、従来の方法により製造した半導体装置では不良率が７５％にまで及んだ。この結果から、実施の形態４の方法は、極めて有効であることが確認された。
実施の形態５．
上述した各実施の形態では、ｌｏｗ−ｋ膜２２０の膜質性能の向上について配線溝或いはヴィアホール内表面に重点をおいて説明した。実施の形態５では、これに限らずｌｏｗ−ｋ膜２２０表面自体の機械強度とプラズマ耐性の向上について重点をおいて説明する。
図２０は、実施の形態５における半導体装置の製造方法の要部を表すフローチャートである。
図２０において、本実施の形態では、ストッパ膜を形成するストッパ膜形成工程（Ｓ１０２）と、低誘電率の絶縁性材料（ｌｏｗ−ｋ材料）膜を形成するｌｏｗ−ｋ膜形成工程（Ｓ１０４）と、Ｏ２プラズマ曝露工程（Ｓ１０５）と、膜質を修復する膜質修復工程（Ｓ１０６）と、キャップ膜を形成するキャップ膜形成工程（Ｓ１０７）という一連の工程を実施する。
ストッパ膜形成工程（Ｓ１０２）からｌｏｗ−ｋ膜形成工程（Ｓ１０４）までは、上述した各実施の形態と同様である。よって、図２（ｂ）に示すように基板２００上にＳｉＣＮ：Ｈ膜２１０を挟んでｌｏｗ−ｋ膜２２０が形成される。
図２１は、図２０のフローチャートに対応して実施される工程を表す工程断面図である。
図２１では、図２０のＯ２プラズマ曝露工程（Ｓ１０５）からキャップ膜形成工程（Ｓ１０７）までを示している。
図２１（ａ）において、Ｏ２プラズマ曝露工程として、プラズマ発生可能なチャンバ内にｌｏｗ−ｋ膜２２０が形成された基板を配置して、Ｏ２の放電を行う。その際の条件として、例えば、流量は１．７Ｐａ・ｍ３／ｓ（１０００ｓｃｃｍ）、周波数は１３．５６ＭＨｚ、放電パワーは５００Ｗ、チャンバ内の圧力は０．６７×１０３Ｐａ（５Ｔｏｒｒ）とすると好適である。このＯ２放電によりｌｏｗ−ｋ膜２２０中の有機成分が酸化され、ｌｏｗ−ｋ膜２２０の表面及び膜中にＳｉ−ＯＨ基が形成される。すなわち、ダメージ層３０６が形成される。
図２１（ｂ）において、膜質修復工程として、Ｏ２プラズマ雰囲気に晒されたｌｏｗ−ｋ膜２２０に、Ｓｉ−ＯＨ基を置換し、かつＳｉ−Ｃ−Ｓｉ結合を有する材料を供給して、ダメージ層３０６の膜質を修復する。すなわち、実施の形態２において利用可能とされた材料と反応させてダメージ層３０６の膜質を修復する。ここでは、一例として、Ｓｉ−ＮＨ２基およびＳｉ−Ｃ−Ｓｉ結合を有するプリカーサとなるＳｉ（ＣＨ３）２ＮＨ２ＳｉＣＨ２Ｓｉ（ＣＨ３）２ＮＨ２を用いる。供給方法は、実施の形態２と同様、スピンコート法で良い。そして、電子線キュアを実施の形態２と同様に行なう。これにより、ダメージ層３０６に対して、実施の形態２で説明したようにＳｉ−ＯＨ基を修復すると共にＳｉ−Ｃ−Ｓｉ骨格を導入したリペア層３１６を厚く形成することができる。以上のように、Ｓｉ−Ｃ−Ｓｉ骨格を導入することで上述したようにｌｏｗ−ｋ膜２２０表面の機械強度とプラズマ耐性を向上させることができる。
図２１（ｃ）において、キャップ膜形成工程として、ｌｏｗ−ｋ膜２２０上にプラズマＣＶＤ法によってキャップ絶縁膜としてＳｉＯ２を例えば膜厚１００ｎｍ堆積することで、ＳｉＯ２膜２２２の薄膜を形成する。その他は、実施の形態１と同様である。この工程でもＯ２を用いた放電を行なうが、ｌｏｗ−ｋ膜２２０表面にＳｉ−Ｃ−Ｓｉ骨格を導入しているためｌｏｗ−ｋ膜２２０のプラズマ耐性が向上している。よって、Ｏ２プラズマによるダメージを抑制することができる。これ以降、上述した各実施の形態のように多層配線を形成していけばよい。
また、この方法により形成した低誘電率膜の機械強度は、膜質修復を行なっていない従来膜で弾性率が９ＧＰａであった。そして、従来膜に電子線を照射しつつキュアすることにより１０．５ＧＰａまで改善した。そして、実施の形態５の方法を用いることにより１５ＧＰａまで改善することが確認された。
以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、上述した各実施の形態では、ｌｏｗ−ｋ膜２２０として塗布法によるＭＳＱ膜を用いたがこの膜に限定されるわけではない。比誘電率３．９を有するＳｉＯ２膜より低い比誘電率を持つ低誘電率絶縁膜であればよい。そして、成膜方法に依存することなく同等の効果が得られる。例えば、ＣＶＤ法によりＳｉＯＣ：Ｈ膜のｌｏｗ−ｋ膜２２０を形成しても構わない。この場合、例えば、原料ガスとして有機シラン（アルキルシラン）となるトリメチルシランとＯ２とをそれぞれ２：１の割合で１．７Ｐａ・ｍ３／ｓ（１０００ｓｃｃｍ）および０．８４Ｐａ・ｍ３／ｓ（５００ｓｃｃｍ）用いると好適である。その際の周波数は１３．５６ＭＨｚであり放電パワーは１０００Ｗ、チャンバ内の圧力は０．６７×１０３Ｐａ（５Ｔｏｒｒ）とすると好適である。これにより層間絶縁膜の比誘電率ｋを従来の３．９程度から２．９程度に低減させることができる。なお、プラズマＣＶＤ法によりｌｏｗ−ｋ膜２２０を形成する場合、実施の形態５では、プラズマＣＶＤ装置で、引き続きＯ２プラズマ曝露を行なうことができるのでさらに手間を省くことができより好適である。
また、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法は、本発明の範囲に包含される。
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれ得ることは言うまでもない。
実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。 図１のフローチャートに対応して実施される工程を表す工程断面図である。 図１のフローチャートに対応して実施される工程を表す工程断面図である。 図１のフローチャートに対応して実施される工程を表す工程断面図である。 図１のフローチャートに対応して実施される工程を表す工程断面図である。 膜質修復に用いる装置の構成を説明するための概念図である。 ダメージ層が形成されるところから修復されるまでの反応の様子を示す概念図である。 ポアシーリングの様子を説明するための概念図である。 図１のフローチャートに対応して実施される工程を表す工程断面図である。 図１のフローチャートに対応して実施される工程を表す工程断面図である。 実施の形態２における半導体装置の製造方法の要部を表すフローチャートである。 図１１のフローチャートに対応して実施される工程を表す工程断面図である。 実施の形態２における修復反応を示す概念図である。 プラズマ耐性と膜中のＣ量との関係を示す図である。 層間絶縁膜の骨格の違いによるプラズマ耐性と機械強度を比較した一例を示す図である。 図１１のフローチャートに対応して実施される工程を表す工程断面図である。 研磨工程後の半導体装置の断面を示す図である。 実施の形態４における半導体装置の製造方法の要部を表すフローチャートである。 図１８のフローチャートに対応して実施される工程を表す工程断面図である。 実施の形態５における半導体装置の製造方法の要部を表すフローチャートである。 図２０のフローチャートに対応して実施される工程を表す工程断面図である。
符号の説明
１５２，１５４ 開口部
２００ 基板
２２１ ポア
２２０ ｌｏｗ−ｋ膜
２４０，２４２ バリアメタル膜
２６０，２６２ Ｃｕ膜
３０２，３０４，３０６ ダメージ層
３１０，３１２，３１４，３１６ リペア層
３２０，３２２ ＳｉＣＮ：Ｈ膜
４０２，４０４ Ｏ２プラズマ

Claims (5)

  1. 基板上に多孔質絶縁材料を用いた多孔質絶縁膜を形成する多孔質絶縁膜形成工程と、
    前記多孔質絶縁膜に開口部を形成する開口部形成工程と、
    前記開口部にＳｉ−ＯＨ基を置換する所定のガスを供給して、前記開口部表面の多孔質絶縁膜の膜質を修復する膜質修復工程と、
    前記膜質の修復を行なった後に、膜質修復に用いたガスと同じ前記所定のガスを用いて前記開口部表面のポアシーリングを行なうポアシーリング工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  2. 前記所定のガスとして、Ｓｉ−Ｃ−Ｓｉ結合を有するガスを用いることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記開口部表面の多孔質絶縁膜の膜質を修復した後に、前記開口部表面を酸素プラズマ雰囲気に晒す酸素プラズマ曝露工程をさらに備え、
    前記開口部表面が酸素プラズマ雰囲気に晒された後に、前記ポアシーリングを行なうことを特徴とする請求項１記載の半導体装置の製造方法。
  4. 基板上に多孔質絶縁材料を用いた多孔質絶縁膜を形成する多孔質絶縁膜形成工程と、
    前記多孔質絶縁膜を酸素プラズマ雰囲気に晒す酸素プラズマ曝露工程と、
    前記酸素プラズマ雰囲気に晒された前記多孔質絶縁膜に、Ｓｉ−ＯＨ基を置換し、かつＳｉ−Ｃ−Ｓｉ結合を有する所定の材料を供給して、前記多孔質絶縁膜の膜質を修復する膜質修復工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  5. 前記多孔質絶縁膜に開口部を形成する開口部形成工程をさらに備え、
    前記酸素プラズマ雰囲気に晒す工程及び前記膜質を修復する工程は、前記開口部を形成する前、及び前記開口部を形成した後の少なくともいずれかに行なうことを特徴とする請求項４記載の半導体装置の製造方法。
JP2006299022A 2006-11-02 2006-11-02 半導体装置の製造方法 Pending JP2008117903A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006299022A JP2008117903A (ja) 2006-11-02 2006-11-02 半導体装置の製造方法
TW096140826A TWI358105B (en) 2006-11-02 2007-10-30 Method for fabricating semiconductor device
US11/933,785 US7842518B2 (en) 2006-11-02 2007-11-01 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006299022A JP2008117903A (ja) 2006-11-02 2006-11-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008117903A true JP2008117903A (ja) 2008-05-22
JP2008117903A5 JP2008117903A5 (ja) 2009-09-24

Family

ID=39360197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006299022A Pending JP2008117903A (ja) 2006-11-02 2006-11-02 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7842518B2 (ja)
JP (1) JP2008117903A (ja)
TW (1) TWI358105B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081348A (ja) * 2007-09-27 2009-04-16 Fujitsu Ltd 界面ラフネス緩和膜、配線層、半導体装置および半導体装置の製造方法
WO2010064306A1 (ja) * 2008-12-03 2010-06-10 富士通株式会社 半導体装置の製造方法
JP2015529007A (ja) * 2012-07-02 2015-10-01 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 気相化学曝露による低誘電率誘電体の損傷修復
US9355846B2 (en) 2012-03-16 2016-05-31 Kabushiki Kaisha Toshiba Non-uniform silicon dioxide and air gap for separating memory cells

Families Citing this family (395)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8236684B2 (en) * 2008-06-27 2012-08-07 Applied Materials, Inc. Prevention and reduction of solvent and solution penetration into porous dielectrics using a thin barrier layer
US10378106B2 (en) 2008-11-14 2019-08-13 Asm Ip Holding B.V. Method of forming insulation film by modified PEALD
EP2406267B1 (en) 2009-03-10 2019-02-20 L'Air Liquide Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Cyclic amino compounds for low-k silylation
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US9793148B2 (en) 2011-06-22 2017-10-17 Asm Japan K.K. Method for positioning wafers in multiple wafer transport
US10364496B2 (en) 2011-06-27 2019-07-30 Asm Ip Holding B.V. Dual section module having shared and unshared mass flow controllers
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US8329552B1 (en) 2011-07-22 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
JP5364765B2 (ja) * 2011-09-07 2013-12-11 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
CN102324400A (zh) * 2011-09-28 2012-01-18 上海华力微电子有限公司 铜互连结构的制作方法
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
US8946830B2 (en) 2012-04-04 2015-02-03 Asm Ip Holdings B.V. Metal oxide protective layer for a semiconductor device
US8785215B2 (en) 2012-05-31 2014-07-22 Asm Ip Holding B.V. Method for repairing damage of dielectric film by cyclic processes
JP5925611B2 (ja) * 2012-06-21 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9558931B2 (en) 2012-07-27 2017-01-31 Asm Ip Holding B.V. System and method for gas-phase sulfur passivation of a semiconductor surface
US9659799B2 (en) 2012-08-28 2017-05-23 Asm Ip Holding B.V. Systems and methods for dynamic semiconductor process scheduling
US9021985B2 (en) 2012-09-12 2015-05-05 Asm Ip Holdings B.V. Process gas management for an inductively-coupled plasma deposition reactor
US9324811B2 (en) 2012-09-26 2016-04-26 Asm Ip Holding B.V. Structures and devices including a tensile-stressed silicon arsenic layer and methods of forming same
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US9640416B2 (en) 2012-12-26 2017-05-02 Asm Ip Holding B.V. Single-and dual-chamber module-attachable wafer-handling chamber
US8871639B2 (en) 2013-01-04 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US9484191B2 (en) 2013-03-08 2016-11-01 Asm Ip Holding B.V. Pulsed remote plasma method and system
US9589770B2 (en) 2013-03-08 2017-03-07 Asm Ip Holding B.V. Method and systems for in-situ formation of intermediate reactive species
US8932934B2 (en) * 2013-05-28 2015-01-13 Global Foundries Inc. Methods of self-forming barrier integration with pore stuffed ULK material
US8993054B2 (en) 2013-07-12 2015-03-31 Asm Ip Holding B.V. Method and system to reduce outgassing in a reaction chamber
US9018111B2 (en) 2013-07-22 2015-04-28 Asm Ip Holding B.V. Semiconductor reaction chamber with plasma capabilities
US9793115B2 (en) 2013-08-14 2017-10-17 Asm Ip Holding B.V. Structures and devices including germanium-tin films and methods of forming same
US9240412B2 (en) 2013-09-27 2016-01-19 Asm Ip Holding B.V. Semiconductor structure and device and methods of forming same using selective epitaxial process
US9556516B2 (en) 2013-10-09 2017-01-31 ASM IP Holding B.V Method for forming Ti-containing film by PEALD using TDMAT or TDEAT
US10179947B2 (en) 2013-11-26 2019-01-15 Asm Ip Holding B.V. Method for forming conformal nitrided, oxidized, or carbonized dielectric film by atomic layer deposition
KR102110247B1 (ko) 2013-11-29 2020-05-13 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
US9406615B2 (en) 2013-12-24 2016-08-02 Intel Corporation Techniques for forming interconnects in porous dielectric materials
US9514928B2 (en) * 2014-01-15 2016-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Selective repairing process for barrier layer
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US9447498B2 (en) 2014-03-18 2016-09-20 Asm Ip Holding B.V. Method for performing uniform processing in gas system-sharing multiple reaction chambers
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US9404587B2 (en) 2014-04-24 2016-08-02 ASM IP Holding B.V Lockout tagout for semiconductor vacuum valve
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9543180B2 (en) 2014-08-01 2017-01-10 Asm Ip Holding B.V. Apparatus and method for transporting wafers between wafer carrier and process tool under vacuum
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
KR102300403B1 (ko) 2014-11-19 2021-09-09 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
KR102341710B1 (ko) 2014-11-25 2021-12-22 삼성전자주식회사 다공성 절연막의 처리 방법 및 이를 이용한 반도체 소자의 제조 방법
KR102263121B1 (ko) 2014-12-22 2021-06-09 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 및 그 제조 방법
US9478415B2 (en) 2015-02-13 2016-10-25 Asm Ip Holding B.V. Method for forming film having low resistance and shallow junction depth
US10529542B2 (en) 2015-03-11 2020-01-07 Asm Ip Holdings B.V. Cross-flow reactor and method
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
KR20160116618A (ko) * 2015-03-30 2016-10-10 삼성전자주식회사 반도체 소자 및 그 제조 방법.
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US9899291B2 (en) 2015-07-13 2018-02-20 Asm Ip Holding B.V. Method for protecting layer by forming hydrocarbon-based extremely thin film
US10043661B2 (en) 2015-07-13 2018-08-07 Asm Ip Holding B.V. Method for protecting layer by forming hydrocarbon-based extremely thin film
US10083836B2 (en) 2015-07-24 2018-09-25 Asm Ip Holding B.V. Formation of boron-doped titanium metal films with high work function
US10087525B2 (en) 2015-08-04 2018-10-02 Asm Ip Holding B.V. Variable gap hard stop design
US9647114B2 (en) 2015-08-14 2017-05-09 Asm Ip Holding B.V. Methods of forming highly p-type doped germanium tin films and structures and devices including the films
US9711345B2 (en) 2015-08-25 2017-07-18 Asm Ip Holding B.V. Method for forming aluminum nitride-based film by PEALD
US9960072B2 (en) 2015-09-29 2018-05-01 Asm Ip Holding B.V. Variable adjustment for precise matching of multiple chamber cavity housings
US9909214B2 (en) 2015-10-15 2018-03-06 Asm Ip Holding B.V. Method for depositing dielectric film in trenches by PEALD
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US10322384B2 (en) 2015-11-09 2019-06-18 Asm Ip Holding B.V. Counter flow mixer for process chamber
US9455138B1 (en) 2015-11-10 2016-09-27 Asm Ip Holding B.V. Method for forming dielectric film in trenches by PEALD using H-containing gas
US9905420B2 (en) 2015-12-01 2018-02-27 Asm Ip Holding B.V. Methods of forming silicon germanium tin films and structures and devices including the films
US9607837B1 (en) 2015-12-21 2017-03-28 Asm Ip Holding B.V. Method for forming silicon oxide cap layer for solid state diffusion process
US9735024B2 (en) 2015-12-28 2017-08-15 Asm Ip Holding B.V. Method of atomic layer etching using functional group-containing fluorocarbon
US9627221B1 (en) 2015-12-28 2017-04-18 Asm Ip Holding B.V. Continuous process incorporating atomic layer etching
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
KR102624608B1 (ko) 2016-01-19 2024-01-16 삼성전자주식회사 저유전막의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10468251B2 (en) 2016-02-19 2019-11-05 Asm Ip Holding B.V. Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
US9754779B1 (en) 2016-02-19 2017-09-05 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10501866B2 (en) 2016-03-09 2019-12-10 Asm Ip Holding B.V. Gas distribution apparatus for improved film uniformity in an epitaxial system
US10343920B2 (en) 2016-03-18 2019-07-09 Asm Ip Holding B.V. Aligned carbon nanotubes
US9892913B2 (en) 2016-03-24 2018-02-13 Asm Ip Holding B.V. Radial and thickness control via biased multi-port injection settings
US10087522B2 (en) 2016-04-21 2018-10-02 Asm Ip Holding B.V. Deposition of metal borides
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
KR102592471B1 (ko) 2016-05-17 2023-10-20 에이에스엠 아이피 홀딩 비.브이. 금속 배선 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10388509B2 (en) 2016-06-28 2019-08-20 Asm Ip Holding B.V. Formation of epitaxial layers via dislocation filtering
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US9793135B1 (en) 2016-07-14 2017-10-17 ASM IP Holding B.V Method of cyclic dry etching using etchant film
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
US10381226B2 (en) 2016-07-27 2019-08-13 Asm Ip Holding B.V. Method of processing substrate
US10177025B2 (en) 2016-07-28 2019-01-08 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US10395919B2 (en) 2016-07-28 2019-08-27 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10090316B2 (en) 2016-09-01 2018-10-02 Asm Ip Holding B.V. 3D stacked multilayer semiconductor memory using doped select transistor channel
US10410943B2 (en) 2016-10-13 2019-09-10 Asm Ip Holding B.V. Method for passivating a surface of a semiconductor and related systems
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10435790B2 (en) 2016-11-01 2019-10-08 Asm Ip Holding B.V. Method of subatmospheric plasma-enhanced ALD using capacitively coupled electrodes with narrow gap
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US10340135B2 (en) 2016-11-28 2019-07-02 Asm Ip Holding B.V. Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride
KR102762543B1 (ko) 2016-12-14 2025-02-05 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US9916980B1 (en) 2016-12-15 2018-03-13 Asm Ip Holding B.V. Method of forming a structure on a substrate
KR102700194B1 (ko) 2016-12-19 2024-08-28 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
US10283353B2 (en) 2017-03-29 2019-05-07 Asm Ip Holding B.V. Method of reforming insulating film deposited on substrate with recess pattern
US10103040B1 (en) 2017-03-31 2018-10-16 Asm Ip Holding B.V. Apparatus and method for manufacturing a semiconductor device
USD830981S1 (en) 2017-04-07 2018-10-16 Asm Ip Holding B.V. Susceptor for semiconductor substrate processing apparatus
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10446393B2 (en) 2017-05-08 2019-10-15 Asm Ip Holding B.V. Methods for forming silicon-containing epitaxial layers and related semiconductor device structures
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10504742B2 (en) 2017-05-31 2019-12-10 Asm Ip Holding B.V. Method of atomic layer etching using hydrogen plasma
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
US12040200B2 (en) 2017-06-20 2024-07-16 Asm Ip Holding B.V. Semiconductor processing apparatus and methods for calibrating a semiconductor processing apparatus
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10605530B2 (en) 2017-07-26 2020-03-31 Asm Ip Holding B.V. Assembly of a liner and a flange for a vertical furnace as well as the liner and the vertical furnace
US10312055B2 (en) 2017-07-26 2019-06-04 Asm Ip Holding B.V. Method of depositing film by PEALD using negative bias
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
TWI815813B (zh) 2017-08-04 2023-09-21 荷蘭商Ａｓｍ智慧財產控股公司 用於分配反應腔內氣體的噴頭總成
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US10236177B1 (en) 2017-08-22 2019-03-19 ASM IP Holding B.V.. Methods for depositing a doped germanium tin semiconductor and related semiconductor device structures
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102401446B1 (ko) 2017-08-31 2022-05-24 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10607895B2 (en) 2017-09-18 2020-03-31 Asm Ip Holdings B.V. Method for forming a semiconductor device structure comprising a gate fill metal
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
JP7214724B2 (ja) 2017-11-27 2023-01-30 エーエスエム アイピー ホールディング ビー．ブイ． バッチ炉で利用されるウェハカセットを収納するための収納装置
US11639811B2 (en) 2017-11-27 2023-05-02 Asm Ip Holding B.V. Apparatus including a clean mini environment
US10290508B1 (en) 2017-12-05 2019-05-14 Asm Ip Holding B.V. Method for forming vertical spacers for spacer-defined patterning
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
US11482412B2 (en) 2018-01-19 2022-10-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US10535516B2 (en) 2018-02-01 2020-01-14 Asm Ip Holdings B.V. Method for depositing a semiconductor structure on a surface of a substrate and related semiconductor structures
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
JP7124098B2 (ja) 2018-02-14 2022-08-23 エーエスエム・アイピー・ホールディング・ベー・フェー 周期的堆積プロセスにより基材上にルテニウム含有膜を堆積させる方法
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US10510536B2 (en) 2018-03-29 2019-12-17 Asm Ip Holding B.V. Method of depositing a co-doped polysilicon film on a surface of a substrate within a reaction chamber
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
KR102600229B1 (ko) 2018-04-09 2023-11-10 에이에스엠 아이피 홀딩 비.브이. 기판 지지 장치, 이를 포함하는 기판 처리 장치 및 기판 처리 방법
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
TWI843623B (zh) 2018-05-08 2024-05-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
US12272527B2 (en) 2018-05-09 2025-04-08 Asm Ip Holding B.V. Apparatus for use with hydrogen radicals and method of using same
TWI816783B (zh) 2018-05-11 2023-10-01 荷蘭商Ａｓｍ 智慧財產控股公司 用於基板上形成摻雜金屬碳化物薄膜之方法及相關半導體元件結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
TWI840362B (zh) 2018-06-04 2024-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 水氣降低的晶圓處置腔室
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
US11492703B2 (en) 2018-06-27 2022-11-08 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
KR20210027265A (ko) 2018-06-27 2021-03-10 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 막 및 구조체
KR102686758B1 (ko) 2018-06-29 2024-07-18 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US10483099B1 (en) 2018-07-26 2019-11-19 Asm Ip Holding B.V. Method for forming thermally stable organosilicon polymer film
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR102707956B1 (ko) 2018-09-11 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344B (zh) 2018-10-01 2024-10-25 Asmip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US10381219B1 (en) 2018-10-25 2019-08-13 Asm Ip Holding B.V. Methods for forming a silicon nitride film
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR102748291B1 (ko) 2018-11-02 2024-12-31 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US12040199B2 (en) 2018-11-28 2024-07-16 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP7504584B2 (ja) 2018-12-14 2024-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI866480B (zh) 2019-01-17 2024-12-11 荷蘭商Ａｓｍ Ｉｐ 私人控股有限公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR102727227B1 (ko) 2019-01-22 2024-11-07 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
TWI845607B (zh) 2019-02-20 2024-06-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
TWI838458B (zh) 2019-02-20 2024-04-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於3d nand應用中之插塞填充沉積之設備及方法
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
JP7603377B2 (ja) 2019-02-20 2024-12-20 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
TWI842826B (zh) 2019-02-22 2024-05-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR102782593B1 (ko) 2019-03-08 2025-03-14 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR102809999B1 (ko) 2019-04-01 2025-05-19 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP7598201B2 (ja) 2019-05-16 2024-12-11 エーエスエム・アイピー・ホールディング・ベー・フェー ウェハボートハンドリング装置、縦型バッチ炉および方法
JP7612342B2 (ja) 2019-05-16 2025-01-14 エーエスエム・アイピー・ホールディング・ベー・フェー ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200141931A (ko) 2019-06-10 2020-12-21 에이에스엠 아이피 홀딩 비.브이. 석영 에피택셜 챔버를 세정하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TWI839544B (zh) 2019-07-19 2024-04-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成形貌受控的非晶碳聚合物膜之方法
KR20210010817A (ko) 2019-07-19 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 토폴로지-제어된 비정질 탄소 중합체 막을 형성하는 방법
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US12169361B2 (en) 2019-07-30 2024-12-17 Asm Ip Holding B.V. Substrate processing apparatus and method
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN118422165A (zh) 2019-08-05 2024-08-02 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
KR20210018761A (ko) 2019-08-09 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 냉각 장치를 포함한 히터 어셈블리 및 이를 사용하는 방법
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR102806450B1 (ko) 2019-09-04 2025-05-12 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR102733104B1 (ko) 2019-09-05 2024-11-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
TWI846953B (zh) 2019-10-08 2024-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理裝置
TWI846966B (zh) 2019-10-10 2024-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693B (zh) 2019-11-29 2025-06-10 Asmip私人控股有限公司 基板处理设备
JP7527928B2 (ja) 2019-12-02 2024-08-05 エーエスエム・アイピー・ホールディング・ベー・フェー 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN112992667A (zh) 2019-12-17 2021-06-18 Asm Ip私人控股有限公司 形成氮化钒层的方法和包括氮化钒层的结构
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
JP7636892B2 (ja) 2020-01-06 2025-02-27 エーエスエム・アイピー・ホールディング・ベー・フェー チャネル付きリフトピン
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體供應總成以及閥板總成
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR20210093163A (ko) 2020-01-16 2021-07-27 에이에스엠 아이피 홀딩 비.브이. 고 종횡비 피처를 형성하는 방법
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202513845A (zh) 2020-02-03 2025-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 半導體裝置結構及其形成方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
KR20210103956A (ko) 2020-02-13 2021-08-24 에이에스엠 아이피 홀딩 비.브이. 수광 장치를 포함하는 기판 처리 장치 및 수광 장치의 교정 방법
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210113043A (ko) 2020-03-04 2021-09-15 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 정렬 고정구
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
US12173404B2 (en) 2020-03-17 2024-12-24 Asm Ip Holding B.V. Method of depositing epitaxial material, structure formed using the method, and system for performing the method
KR102755229B1 (ko) 2020-04-02 2025-01-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
KR102719377B1 (ko) 2020-04-03 2024-10-17 에이에스엠 아이피 홀딩 비.브이. 배리어층 형성 방법 및 반도체 장치의 제조 방법
US11437241B2 (en) 2020-04-08 2022-09-06 Asm Ip Holding B.V. Apparatus and methods for selectively etching silicon oxide films
KR20210128343A (ko) 2020-04-15 2021-10-26 에이에스엠 아이피 홀딩 비.브이. 크롬 나이트라이드 층을 형성하는 방법 및 크롬 나이트라이드 층을 포함하는 구조
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
KR20210130646A (ko) 2020-04-21 2021-11-01 에이에스엠 아이피 홀딩 비.브이. 기판을 처리하기 위한 방법
CN113555279A (zh) 2020-04-24 2021-10-26 Asm Ip私人控股有限公司 形成含氮化钒的层的方法及包含其的结构
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210132612A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐 화합물들을 안정화하기 위한 방법들 및 장치
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
TW202208671A (zh) 2020-04-24 2022-03-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括硼化釩及磷化釩層的結構之方法
KR102783898B1 (ko) 2020-04-29 2025-03-18 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
TW202147543A (zh) 2020-05-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 半導體處理系統
KR102788543B1 (ko) 2020-05-13 2025-03-27 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202146699A (zh) 2020-05-15 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成矽鍺層之方法、半導體結構、半導體裝置、形成沉積層之方法、及沉積系統
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145079A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 기판을 처리하기 위한 플랜지 및 장치
KR102795476B1 (ko) 2020-05-21 2025-04-11 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR102702526B1 (ko) 2020-05-22 2024-09-03 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TWI876048B (zh) 2020-05-29 2025-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202212620A (zh) 2020-06-02 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 處理基板之設備、形成膜之方法、及控制用於處理基板之設備之方法
KR20210156219A (ko) 2020-06-16 2021-12-24 에이에스엠 아이피 홀딩 비.브이. 붕소를 함유한 실리콘 게르마늄 층을 증착하는 방법
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TWI873359B (zh) 2020-06-30 2025-02-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202202649A (zh) 2020-07-08 2022-01-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TWI864307B (zh) 2020-07-17 2024-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構、方法與系統
TWI878570B (zh) 2020-07-20 2025-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
KR20220011092A (ko) 2020-07-20 2022-01-27 에이에스엠 아이피 홀딩 비.브이. 전이 금속층을 포함하는 구조체를 형성하기 위한 방법 및 시스템
TW202219303A (zh) 2020-07-27 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 薄膜沉積製程
KR20220021863A (ko) 2020-08-14 2022-02-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
US12040177B2 (en) 2020-08-18 2024-07-16 Asm Ip Holding B.V. Methods for forming a laminate film by cyclical plasma-enhanced deposition processes
TW202228863A (zh) 2020-08-25 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 清潔基板的方法、選擇性沉積的方法、及反應器系統
TWI874701B (zh) 2020-08-26 2025-03-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法
TW202229601A (zh) 2020-08-27 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成圖案化結構的方法、操控機械特性的方法、裝置結構、及基板處理系統
TW202217045A (zh) 2020-09-10 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積間隙填充流體之方法及相關系統和裝置
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
KR20220036866A (ko) 2020-09-16 2022-03-23 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물 증착 방법
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
KR20220041751A (ko) 2020-09-25 2022-04-01 에이에스엠 아이피 홀딩 비.브이. 반도체 처리 방법
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
KR20220045900A (ko) 2020-10-06 2022-04-13 에이에스엠 아이피 홀딩 비.브이. 실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치
CN114293174A (zh) 2020-10-07 2022-04-08 Asm Ip私人控股有限公司 气体供应单元和包括气体供应单元的衬底处理设备
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220050048A (ko) 2020-10-15 2022-04-22 에이에스엠 아이피 홀딩 비.브이. 반도체 소자의 제조 방법, 및 ether-cat을 사용하는 기판 처리 장치
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202229620A (zh) 2020-11-12 2022-08-01 特文特大學 沉積系統、用於控制反應條件之方法、沉積方法
TW202229795A (zh) 2020-11-23 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 具注入器之基板處理設備
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充間隙之方法與相關之系統及裝置
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US12255053B2 (en) 2020-12-10 2025-03-18 Asm Ip Holding B.V. Methods and systems for depositing a layer
TW202233884A (zh) 2020-12-14 2022-09-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成臨限電壓控制用之結構的方法
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202232639A (zh) 2020-12-18 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 具有可旋轉台的晶圓處理設備
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
TW202226899A (zh) 2020-12-22 2022-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 具匹配器的電漿處理裝置
TW202242184A (zh) 2020-12-22 2022-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 前驅物膠囊、前驅物容器、氣相沉積總成、及將固態前驅物裝載至前驅物容器中之方法
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate
USD1060598S1 (en) 2021-12-03 2025-02-04 Asm Ip Holding B.V. Split showerhead cover

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166716A (ja) * 2003-11-28 2005-06-23 Tokyo Electron Ltd 絶縁膜の形成方法及び絶縁膜形成システム
JP2006073799A (ja) * 2004-09-02 2006-03-16 Rohm Co Ltd 半導体装置の製造方法
JP2006278506A (ja) * 2005-03-28 2006-10-12 Mitsui Chemicals Inc 多孔質フィルムの製造方法ならびに層間絶縁膜、半導体材料および半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353308A (ja) 2001-05-28 2002-12-06 Toshiba Corp 半導体装置及びその製造方法
US7485570B2 (en) * 2002-10-30 2009-02-03 Fujitsu Limited Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device
US6855645B2 (en) * 2002-12-30 2005-02-15 Novellus Systems, Inc. Silicon carbide having low dielectric constant
JP2006114719A (ja) 2004-10-15 2006-04-27 Jsr Corp 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法
JP2007053133A (ja) * 2005-08-15 2007-03-01 Toshiba Corp 半導体装置及びその製造方法
US20070249156A1 (en) * 2006-04-20 2007-10-25 Griselda Bonilla Method for enabling hard mask free integration of ultra low-k materials and structures produced thereby
US7741224B2 (en) * 2007-07-11 2010-06-22 Texas Instruments Incorporated Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166716A (ja) * 2003-11-28 2005-06-23 Tokyo Electron Ltd 絶縁膜の形成方法及び絶縁膜形成システム
JP2006073799A (ja) * 2004-09-02 2006-03-16 Rohm Co Ltd 半導体装置の製造方法
JP2006278506A (ja) * 2005-03-28 2006-10-12 Mitsui Chemicals Inc 多孔質フィルムの製造方法ならびに層間絶縁膜、半導体材料および半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081348A (ja) * 2007-09-27 2009-04-16 Fujitsu Ltd 界面ラフネス緩和膜、配線層、半導体装置および半導体装置の製造方法
WO2010064306A1 (ja) * 2008-12-03 2010-06-10 富士通株式会社 半導体装置の製造方法
JPWO2010064306A1 (ja) * 2008-12-03 2012-05-10 富士通株式会社 半導体装置の製造方法
US8404584B2 (en) 2008-12-03 2013-03-26 Fujitsu Limited Method of manufacturing semiconductor device
US9355846B2 (en) 2012-03-16 2016-05-31 Kabushiki Kaisha Toshiba Non-uniform silicon dioxide and air gap for separating memory cells
JP2015529007A (ja) * 2012-07-02 2015-10-01 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 気相化学曝露による低誘電率誘電体の損傷修復
JP2018011061A (ja) * 2012-07-02 2018-01-18 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 気相化学曝露による低誘電率誘電体の損傷修復

Also Published As

Publication number Publication date
US20080108153A1 (en) 2008-05-08
TWI358105B (en) 2012-02-11
TW200836294A (en) 2008-09-01
US7842518B2 (en) 2010-11-30

Similar Documents

Publication Publication Date Title
JP2008117903A (ja) 半導体装置の製造方法
JP4142941B2 (ja) 半導体装置の製造方法
US8445377B2 (en) Mechanically robust metal/low-k interconnects
US6656840B2 (en) Method for forming silicon containing layers on a substrate
US8173537B1 (en) Methods for reducing UV and dielectric diffusion barrier interaction
US8889544B2 (en) Dielectric protection layer as a chemical-mechanical polishing stop layer
EP1094506A2 (en) Capping layer for extreme low dielectric constant films
CN1832128A (zh) 制造互连结构的方法及由其制造的互连结构
CN1319148C (zh) 具有改进的层间界面强度的半导体器件及其制备方法
US7557035B1 (en) Method of forming semiconductor devices by microwave curing of low-k dielectric films
KR19990013556A (ko) 반도체 장치 및 그 제조 방법
KR100489456B1 (ko) 반도체장치및그제조방법
WO2006025500A1 (ja) 半導体装置の製造方法およびこれを用いて形成された半導体装置
CN101241857A (zh) 形成介电结构的方法以及半导体结构
US7138333B2 (en) Process for sealing plasma-damaged, porous low-k materials
JP5823359B2 (ja) 半導体装置の製造方法
JP2010287655A (ja) 半導体装置の製造方法
WO2010113375A1 (ja) 半導体装置及びその製造方法
JP2011082308A (ja) 半導体装置の製造方法
JP4567587B2 (ja) 半導体装置の製造方法
JP2011124472A (ja) 半導体装置の製造方法
JP5396837B2 (ja) 半導体装置の製造方法
JP5200436B2 (ja) 半導体装置の製造方法
CN100481344C (zh) 无氮介电防反射涂层和硬掩模
JP4223012B2 (ja) 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090806

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120717