JP5577829B2 - 電源装置、制御回路及び電源装置の制御方法 - Google Patents

Description

電源装置、制御回路及び電源装置の制御方法に関する。

従来、電源装置として、コンパレータ方式のＤＣ−ＤＣコンバータが知られている。例えば、入力電圧より低い出力電圧を生成する、所謂降圧型のＤＣ−ＤＣコンバータは、入力電圧が供給されるスイッチ回路に接続されたコイルに流れる電流を、平滑用コンデンサにより平滑化して出力電圧を生成する。このようにして生成される出力電圧は、コイル電流と平滑用コンデンサの等価直列抵抗（ＥＳＲ：Equivalent Series Resistance）に起因するリップル電圧（リップル成分）を含む。したがって、このＤＣ−ＤＣコンバータは、コンパレータにて出力電圧と一定の基準電圧とを比較し、例えばリップル成分により出力電圧が基準電圧より低くなるとスイッチ回路をオンし、一定時間後にスイッチ回路をオフすることで、出力電圧を制御する。

上述のようにスイッチ回路をスイッチングして出力電圧を生成するＤＣ−ＤＣコンバータに対して、出力電圧の安定化、すなわちリップル成分の少ない出力電圧の生成が望まれている。この要求に対して、等価直列抵抗の小さな平滑用コンデンサを用いたＤＣ−ＤＣコンバータが検討されている（例えば、特許文献１参照）。このようなＤＣ−ＤＣコンバータは、例えばコンパレータに入力される基準電圧を、所定の傾斜にて変化するスロープ電圧として、スイッチング制御する。

米国特許出願公開第２００５／０２８６２６９号明細書

ところで、例えば負荷の変化に応じて、スイッチ回路のスイッチングのデューティが変動する。例えば負荷が軽くなると、出力電流を少なくするように、オフ期間が長くなる。このとき、上記スロープ電圧の傾斜が固定であるため、基準電圧と出力電圧が交差する電圧が高くなる。この結果、出力電圧が所望の電圧（目標電圧）よりも高い電圧で安定することになる。逆に、入力電圧が低くなった場合には、出力電圧が所望の電圧よりも低い電圧で安定することになる。すなわち、入力電圧の変動に応じたデューティの変化に対応することができず、ラインレギュレーションが悪化する場合がある。

本発明の一観点によれば、入力電圧が供給されるスイッチ回路と、前記スイッチ回路と出力電圧を出力する出力端との間に接続されたコイルとを含むコンバータ部と、前記出力電圧に応じたフィードバック電圧と参照電圧との比較結果に応じたタイミングで前記スイッチ回路をスイッチングする制御回路と、を有し、前記制御回路は、前記フィードバック電圧又は前記参照電圧にスロープを付加する電圧付加回路と、前記スイッチ回路のスイッチングタイミングに対して前記スロープを付加する付加タイミングを遅延させるタイミング調整回路を含み、前記タイミング調整回路は、前記出力電圧に応じて設定された基準電圧と前記フィードバック電圧との差に応じて前記スイッチングタイミングに対する前記付加タイミングの遅延時間を調整して、前記フィードバック電圧を前記基準電圧に等しくする。

本発明の一観点によれば、出力電圧の変動を抑制することができるという効果を奏する。

第一実施形態のＤＣ−ＤＣコンバータのブロック回路図である。 タイミング調整回路の回路図である。 （ａ）（ｂ）はＤＣ−ＤＣコンバータの動作波形図である。 （ａ）（ｂ）は比較例の動作波形図である。 ＤＣ−ＤＣコンバータの動作波形図である。 第二実施形態のＤＣ−ＤＣコンバータのブロック回路図である。

（第一実施形態）
以下、第一実施形態を図１〜図５にしたがって説明する。
図１に示すように、本実施形態のＤＣ−ＤＣコンバータは、入力電圧Ｖｉｎが入力され、出力電圧Ｖｏｕｔを生成するコンバータ部１１と、コンバータ部１１を制御する制御回路１２とを含む。

コンバータ部１１は、スイッチ回路ＳＷ１と、ダイオードＤ１と、コイルＬ１と、コンデンサＣ１とを含む。
スイッチ回路ＳＷ１は例えばＮチャネルＭＯＳトランジスタである。スイッチ回路ＳＷ１は、入力電圧Ｖｉｎの供給される入力端子Ｐ１とコイルＬ１の第１端子（入力側端子）との間に接続され、駆動信号Ｓｐに応答してオンオフする。例えば、スイッチ回路ＳＷ１は、Ｈレベルの駆動信号Ｓｐに応答してオンし、Ｌレベルの駆動信号Ｓｐに応答してオフする。

スイッチ回路ＳＷ１とコイルＬ１との間のノードＮ１はダイオードＤ１のカソードに接続され、ダイオードＤ１のアノードは、入力電圧Ｖｉｎよりも低い電位の電源線（ここでは、グランド）に接続されている。

コイルＬ１の第２端子（出力側端子）は、出力電圧Ｖｏｕｔを出力する出力端子Ｐ２に接続されている。したがって、入力端子Ｐ１と出力端子Ｐ２との間には、スイッチ回路ＳＷ１とコイルＬ１とが直列に接続されている。また、上記コイルＬ１の第２端子は平滑用コンデンサＣ１の第１端子に接続され、そのコンデンサＣ１の第２端子はグランドに接続されている。なお、このコンデンサＣ１は、出力電圧Ｖｏｕｔを平滑化する平滑回路に含まれる。

このようなコンバータ部１１では、スイッチ回路ＳＷ１がオンしたとき、コイルＬ１に入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの差に応じたコイル電流ＩＬが流れる。これにより、コイルＬ１にはエネルギー（電力）が蓄積される。一方、スイッチ回路ＳＷ１がオフすると、コイルＬ１が蓄えたエネルギーを放出するため、そのコイルＬ１に誘導電流（コイル電流ＩＬ）が流れる。

出力端子Ｐ２には負荷１３が接続される。ＤＣ−ＤＣコンバータは、負荷１３に、出力電圧Ｖｏｕｔと、コイル電流ＩＬをコンデンサＣ１により平均化した出力電流Ｉｏｕｔを供給する。

負荷１３は、例えば電子機器の内部回路（ＡＳＩＣ、メモリ、ＣＰＵ、液晶表示装置など）である。内部回路の動作状態や供給する電力により動作する回路の数が変化する、つまり負荷１３の状態が変化すると、負荷１３に必要な電流量、すなわち負荷電流が変動する。負荷の状態が軽負荷状態になると出力電圧Ｖｏｕｔが上昇し、重負荷状態になると出力電圧Ｖｏｕｔが低下する。このため、制御回路１２は、出力電圧Ｖｏｕｔ，出力電流Ｉｏｕｔに応じて、駆動信号Ｓｐのデューティ（Ｌレベルの時間に対するＨレベルの時間の比）を調整する。なお、デューティは、スイッチング周期に対するオン時間の比（オンデューティ）が用いられる場合もある。

制御回路１２は、比較器（コンパレータ）２１、参照電圧生成回路２２、ワンショット・マルチバイブレータ（1-shotと表記、以下、ワンショット回路）２３、タイミング調整回路２４、基準電源Ｅ１、抵抗Ｒ１，Ｒ２を含む。

コンパレータ２１の反転入力端子には、出力電圧Ｖｏｕｔに基づく電圧が供給される。本実施形態では、コンパレータ２１の反転入力端子に、出力電圧Ｖｏｕｔと抵抗Ｒ１，Ｒ２により生成された電圧が供給される。具体的には、抵抗Ｒ１の第１端子には、出力端子Ｐ２が接続されることにより、出力電圧Ｖｏｕｔが帰還される。また、抵抗Ｒ１の第２端子は抵抗Ｒ２の第１端子に接続され、その抵抗Ｒ２の第２端子はグランドに接続されている。これら抵抗Ｒ１，Ｒ２間のノードはコンパレータ２１の反転入力端子に接続されている。抵抗Ｒ１，Ｒ２は、それぞれの抵抗値に応じて、出力電圧Ｖｏｕｔを分圧した分圧電圧（フィードバック電圧）Ｖｆｂを生成する。このフィードバック電圧Ｖｆｂの値は、抵抗Ｒ１，Ｒ２の抵抗値の比と、出力電圧Ｖｏｕｔとグランドの電位差とに対応する。このため、抵抗Ｒ１，Ｒ２は、出力電圧Ｖｏｕｔに比例したフィードバック電圧Ｖｆｂを生成する。

コンパレータ２１の非反転端子には、参照電圧生成回路２２から出力される参照電圧Ｖｒｅｆが供給される。
参照電圧生成回路２２は、スイッチ回路ＳＷ２、コンデンサＣ２、定電流源２５、基準電源Ｅ２を含む。

定電流源２５の第１端子は高電位電圧Ｖccの電源線に接続され、定電流源２５の第２端子はコンデンサＣ２の第１端子に接続されている。コンデンサＣ２の第２端子は基準電源Ｅ２のプラス側端子に接続され、基準電源Ｅ２のマイナス側端子はグランドＧＮＤに接続されている。コンデンサＣ２にはスイッチ回路ＳＷ２が並列に接続されている。スイッチ回路ＳＷ２は例えばＮチャネルＭＯＳトランジスタであり、制御信号Ｓｄに応答してオンオフする。

スイッチ回路ＳＷ２がオンすると、コンデンサＣ２の両端子間が短絡されるため、コンデンサＣ２の第１端子における電位は、基準電源Ｅ１による基準電圧Ｖｒ２と等しくなる。

スイッチ回路ＳＷ２がオフすると、コンデンサＣ２の両端子間の電位差は、定電流源２５から供給される電流Ｉｓｌｐに応じて大きくなり、電位差の変化量は、電流Ｉｓｌｐに比例する。一方、コンデンサＣ２の第２端子における電位は基準電源Ｅ１による基準電圧Ｖｒ２となる。したがって、コンデンサＣ２の第１端子における電位は、基準電圧Ｖｒ２に、両端子間の電位差を重畳した電位となる。このコンデンサＣ１の第１端子における電位は、参照電圧Ｖｒｅｆとしてコンパレータ２１に供給される。

したがって、参照電圧Ｖｒｅｆは、スイッチ回路ＳＷ２がオンしている間、一定の第１電圧（＝Ｖｒ２）となり、スイッチ回路ＳＷ２がオフすると、第１電圧から所定の傾斜にて上昇する。言い換えると、参照電圧Ｖｒｅｆは、基準電圧Ｖｒ２に対して、所定の傾斜にて上昇するスロープ電圧を付加した電圧である。したがって、スイッチ回路ＳＷ２とコンデンサＣ２は、基準電圧Ｖｒ２にスロープ電圧を付加する電圧付加回路に含まれる。

コンパレータ２１は、フィードバック電圧Ｖｆｂと参照電圧Ｖｒｅｆとの比較結果に応じた信号Ｓｅを生成する。本実施形態において、コンパレータ２１は、フィードバック電圧Ｖｆｂが参照電圧Ｖｒｅｆよりも高いときにＬレベルの信号Ｓｅを生成し、フィードバック電圧Ｖｆｂが参照電圧Ｖｒｅｆよりも低いときにＨレベルの信号Ｓｅを生成する。この信号Ｓｅは、ワンショット回路２３に供給される。

ワンショット回路２３は、Ｈレベルの信号Ｓｅに応答してＨレベルの駆動信号Ｓｐを出力するとともに、一定時間経過後にＬレベルの駆動信号Ｓｐを出力する。上記したように、コンパレータ２１は、フィードバック電圧Ｖｆｂよりも参照電圧Ｖｒｅｆが高くなるとＨレベルの信号Ｓｅを出力する。つまり、コンパレータ２１は、フィードバック電圧Ｖｆｂと参照電圧Ｖｒｅｆが交差するタイミングに応じて、信号ＳｅをＨレベルとする。したがって、ワンショット回路２３は、フィードバック電圧Ｖｆｂと参照電圧Ｖｒｅｆが交差するタイミングから一定時間経過するまでの間、Ｈレベルの駆動信号Ｓｐを出力する。

この駆動信号Ｓｐは、コンバータ部１１のスイッチ回路ＳＷ１に供給されるとともに、タイミング調整回路２４に供給される。
タイミング調整回路２４は、オペアンプ２６と遅延回路（図中、Delayと表記）２７を含む。

オペアンプ２６の反転入力端子には上記のフィードバック電圧Ｖｆｂが入力され、非反転入力端子には基準電源Ｅ１により基準電圧Ｖｒ１が入力される。この基準電圧Ｖｒ１は、出力電圧Ｖｏｕｔに応じて設定される。オペアンプ２６は、フィードバック電圧Ｖｆｂと基準電圧Ｖｒ１との差に応じた電圧Ｖａ、詳しくはフィードバック電圧Ｖｆｂと基準電圧Ｖｒ１との差電圧を増幅した電圧Ｖａを出力する。この電圧Ｖａは、フィードバック電圧Ｖｆｂに反比例する。

遅延回路２７には、上記の駆動信号Ｓｐと電圧Ｖａが供給され、上記の制御信号Ｓｄを出力する。遅延回路２７は、駆動信号Ｓｐに応じて制御信号Ｓｄを出力するとともに、電圧Ｖａに応じてＬレベルの制御信号Ｓｄを出力するタイミングを調整する。詳しくは、遅延回路２７は、Ｈレベルの駆動信号Ｓｐに応答してＨレベルの制御信号Ｓｄを出力する。そして、遅延回路２７は、Ｌレベルの駆動信号Ｓｐが入力されると、その駆動信号Ｓｐから電圧Ｖａに応じた時間経過後にＬレベルの制御信号Ｓｄを出力する。電圧Ｖａは、一定の基準電圧Ｖｒ１とフィードバック電圧Ｖｆｂ、つまり出力電圧Ｖｏｕｔに対応する。したがって、遅延回路２７は、駆動信号Ｓｐの立ち下がりタイミングに対して、制御信号Ｓｄの立ち下がりタイミングを遅延させるとともに、制御信号Ｓｄの立ち下がりタイミングを出力電圧Ｖｏｕｔに応じて調整する。

制御信号Ｓｄは上記の参照電圧生成回路２２に含まれるスイッチ回路ＳＷ２に供給される。上記したように、スイッチ回路ＳＷ２は、Ｈレベルの制御信号Ｓｄに応答してオンし、Ｌレベルの制御信号Ｓｄに応答してオフする。そして、参照電圧Ｖｒｅｆは、制御信号ＳｄがＨレベルのときに一定電圧（＝Ｖｒ２）であり、Ｌレベルの制御信号Ｓｄに基づいて所定の傾斜にて上昇する。したがって、タイミング調整回路２４は、参照電圧Ｖｒｅｆが上昇を開始するタイミング、つまり基準電圧Ｖｒ２にスロープを付加する付加タイミングを調整する。

図２に示すように、遅延回路２７は、インバータ回路２８と、コンデンサＣ１１と、抵抗Ｒ１１と、トランジスタＴ１１〜Ｔ１４とを含む。
オペアンプ２６から出力される電圧Ｖａは、ＮチャネルＭＯＳトランジスタＴ１１のゲートに供給される。トランジスタＴ１１のソースは抵抗Ｒ１１の第１端子に接続され、抵抗Ｒ１１の第２端子はグランドＧＮＤに接続されている。トランジスタＴ１１のドレインはＰチャネルＭＯＳトランジスタＴ１２のドレインに接続されている。トランジスタＴ１１には、ゲートに供給される電圧Ｖａに比例した電流Ｉ１１が流れる。

トランジスタＴ１２のソースには高電位電圧Ｖｃｃが供給される。また、トランジスタＴ１２のゲートは、同トランジスタＴ１２のドレインとＰチャネルＭＯＳトランジスタＴ１３のゲートとに接続されている。なお、高電位電圧Ｖｃｃは、入力電圧Ｖｉｎ、または図示しない電源回路により生成された電圧である。上記トランジスタＴ１３のソースには、その高電位電圧Ｖｃｃが供給される。したがって、トランジスタＴ１２とトランジスタＴ１３とはカレントミラー回路に含まれる。このカレントミラー回路は、両トランジスタＴ１２，Ｔ１３の電気的特性に応じて、トランジスタＴ１１に流れる電流Ｉ１１に比例した電流Ｉ１３をトランジスタＴ１３に流す。

トランジスタＴ１３のドレインは、コンデンサＣ１１の第１端子とＮチャネルＭＯＳトランジスタＴ１４のドレインとに接続されている。これらコンデンサＣ１１の第２端子及びトランジスタＴ１４のソースはグランドに接続されている。このようにトランジスタＴ１４はコンデンサＣ１１に並列接続されている。そして、コンデンサＣ１１には、トランジスタＴ１３からフィードバック電圧Ｖｆｂ、すなわち出力電圧Ｖｏｕｔに依存した電流Ｉ１３が供給される。トランジスタＴ１４は、コンデンサＣ１１を充放電するスイッチ回路に含まれる。

トランジスタＴ１４のゲートには駆動信号Ｓｐが供給される。トランジスタＴ１４は、Ｈレベルの駆動信号Ｓｐに応答してオフし、Ｌレベルの駆動信号Ｓｐに応答してオンする。トランジスタＴ１４がオンすると、コンデンサＣ１１の両端子が互いに接続されるため、コンデンサＣ１１の第１端子（ノードＮ１１）の電圧Ｖｎ１１はグランドレベルになる。一方、トランジスタＴ１４がオフすると、コンデンサＣ１１は、トランジスタＴ１３から供給される電流Ｉ１３により充電される。その結果、ノードＮ１１の電圧Ｖｎ１１はグランドレベルから上昇する。

ノードＮ１１はインバータ回路２８の入力端子に接続されている。インバータ回路２８は、ノードＮ１１の電圧Ｖｎ１１レベルを論理反転したレベルの制御信号Ｓｄを出力する。具体的には、インバータ回路２８は、電圧Ｖｎ１１がしきい値電圧よりも低いときにＨレベルの制御信号Ｓｄを出力し、電圧Ｖｎ１１がしきい値電圧よりも高くなるとＬレベルの制御信号Ｓｄを出力する。ここで、上述のように、Ｌレベルの駆動信号Ｓｐが入力されると、トランジスタＴ１４がオフし、コンデンサＣ１１に充電が開始され、ノードＮ１１の電圧Ｖｎ１１が上昇する。そして、電圧Ｖｎ１１がインバータ回路２８のしきい値電圧を超えると、Ｌレベルの制御信号Ｓｄが出力される。一方、Ｈレベルの駆動信号Ｓｐが入力されると、トランジスタＴ１４がオンし、コンデンサＣ１１の両端子が互いに接続される。その結果、ノードＮ１１の電圧Ｖｎ１１がグランドレベルとなるため、インバータ回路２８はＨレベルの制御信号Ｓｄを出力する。

したがって、遅延回路２７は、Ｈレベルの駆動信号Ｓｐに応答してＨレベルの制御信号Ｓｄを出力する．一方、遅延回路２７は、Ｌレベルの駆動信号Ｓｐが入力されると、その駆動信号Ｓｐの立ち下がりタイミングから、コンデンサＣ１１の充電に応じた時間遅れてＬレベルの制御信号Ｓｄを出力する。ここで、駆動信号Ｓｐの立ち下がりに対する制御信号Ｓｄの立ち下がりの時間をｔｄとする。

ノードＮ１１の電圧Ｖｎ１１は、コンデンサＣ１１に供給される電流Ｉ１３の電流量に応じて上昇する。つまり、電圧Ｖｎ１１の上昇量は、電流Ｉ１３の電流量に比例する。このトランジスタＴ１３からコンデンサＣ１１に供給される電流Ｉ１３の電流量は、トランジスタＴ１１に流れる電流Ｉ１１の電流量に比例する。そして、トランジスタＴ１１に流れる電流Ｉ１１の電流量は、そのトランジスタＴ１１のゲートに供給される電圧Ｖａ、すなわちフィードバック電圧Ｖｆｂ（出力電圧Ｖｏｕｔ）に比例する。

したがって、フィードバック電圧Ｖｆｂが上昇すると、トランジスタＴ１１に流れる電流Ｉ１１の電流量が多くなる。すると、ノードＮ１１の電圧Ｖｎ１１の上昇が早くなり、駆動信号Ｓｐの立ち下がりからこの電圧Ｖｎ１１がインバータ回路２８のしきい値電圧を超えるまでの時間が短くなる。つまり、遅延時間ｔｄが短くなる。逆に、フィードバック電圧Ｖｆｂが低下すると、トランジスタＴ１１に流れる電流Ｉ１１の電流量が少なくなる。すると、ノードＮ１１の電圧Ｖｎ１１の上昇が緩やかになり、駆動信号Ｓｐの立ち下がりからこの電圧Ｖｎ１１がインバータ回路２８のしきい値電圧を超えるまでの時間が長くなる。つまり、遅延時間ｔｄが長くなる。

タイミング調整回路２４に供給される駆動信号Ｓｐは、上記したように、図１に示すコンバータ部１１のスイッチ回路ＳＷ１に供給される。スイッチ回路ＳＷ１は、Ｈレベルの駆動信号Ｓｐに応答してオンし、Ｌレベルの駆動信号Ｓｐに応答してオフする。すなわち、タイミング調整回路２４は、スイッチ回路ＳＷ１がオフしてから参照電圧Ｖｒｅｆの上昇開始（付加タイミング）を遅延させるとともに、その遅延時間ｔｄをフィードバック電圧Ｖｆｂ（出力電圧Ｖｏｕｔ）に応じて調整する。

次に、上記のように構成されたＤＣ−ＤＣコンバータの作用を説明する。
図１に示す制御回路１２のコンパレータ２１は、フィードバック電圧Ｖｆｂよりも参照電圧Ｖｒｅｆが高くなるとＨレベルの信号Ｓｅを出力する。ワンショット回路２３は、Ｈレベルの信号Ｓｅに応答して一定期間Ｈレベルの駆動信号Ｓｐを出力する。その駆動信号Ｓｐにより、スイッチ回路ＳＷ１がオンされる。すなわち、フィードバック電圧Ｖｆｂの波形と、参照電圧Ｖｒｅｆの波形との交点において、スイッチ回路ＳＷ１がオンされる。このため、スイッチ回路ＳＷ１がオフされてからこの交点までの時間がオフ時間となる。このオフ時間は、上記の遅延時間ｔｄを含む。

出力電圧Ｖｏｕｔ、つまりフィードバック電圧Ｖｆｂが上昇すると、フィードバック電圧Ｖｆｂと一致するときの参照電圧Ｖｒｅｆが高くなる。つまり、参照電圧Ｖｒｅｆが上昇を開始するタイミングから参照電圧Ｖｒｅｆとフィードバック電圧Ｖｆｂとが交差するタイミングまでの時間が長くなる。また、出力電圧Ｖｏｕｔが上昇すると、タイミング調整回路２４は、遅延時間ｔｄを長くする。すると、オフ時間が長くなり、スイッチ回路ＳＷ１のオン時間は一定であるため、スイッチングにおけるオンデューティが小さくなる。その結果、出力電圧Ｖｏｕｔは、低下する。

逆に、出力電圧Ｖｏｕｔ、つまりフィードバック電圧Ｖｆｂが低下すると、フィードバック電圧Ｖｆｂと一致するときの参照電圧Ｖｒｅｆが低くなる。つまり、参照電圧Ｖｒｅｆが上昇を開始するタイミングから参照電圧Ｖｒｅｆとフィードバック電圧Ｖｆｂとが交差するタイミングまでの時間が短くなる。また、出力電圧Ｖｏｕｔが低下すると、タイミング調整回路２４は、遅延時間ｔｄを短くする。すると、オフ時間が短くなり、スイッチ回路ＳＷ１のオン時間は一定であるため、スイッチングにおけるオンデューティが大きくなる。その結果、出力電圧Ｖｏｕｔは、上昇する。

上記したように、タイミング調整回路２４は、フィードバック電圧Ｖｆｂと基準電圧Ｖｒ１とを比較し、その比較結果に応じて遅延時間ｔｄを調整する。タイミング調整回路２４は、フィードバック電圧Ｖｆｂが基準電圧Ｖｒ１より高いと、遅延時間ｔｄを長くし、その逆では遅延時間ｔｄを短くする。遅延時間ｔｄが長くなると、オンデューティが小さくなり、出力電圧Ｖｏｕｔが低下する。逆に、フィードバック電圧Ｖｆｂが基準電圧Ｖｒ１より低いと、オンデューティが大きくなって出力電圧Ｖｏｕｔが上昇する。したがって、タイミング調整回路２４は、フィードバック電圧Ｖｆｂを基準電圧Ｖｒ１と一致するように、遅延時間ｔｄを調整する。

フィードバック電圧Ｖｆｂが基準電圧Ｖｒ１と一致して安定しているとき、各スイッチングサイクルにおいて、参照電圧Ｖｒｅｆが上昇を開始するタイミングから参照電圧Ｖｒｅｆとフィードバック電圧Ｖｆｂとが交差するタイミングまでの時間が変動しなくなる、つまり安定する。すると、フィードバック電圧Ｖｆｂと一致するときの参照電圧Ｖｒｅｆと、参照電圧Ｖｒｅｆが上昇を開始するときの電圧、すなわち基準電圧Ｖｒ２との差が安定する。この差電圧は、第１の基準電圧Ｖｒ１と第２の基準電圧Ｖｒ２との差となる。したがって、第２の基準電圧Ｖｒ２は、第１の基準電圧Ｖｒ１と、参照電圧Ｖｒｅｆのスロープを形成するために必要な最小限の電圧差に応じて設定される。

図１に示す負荷１３に流れる出力電流Ｉｏｕｔが変化すると、その出力電流Ｉｏｕｔに応じて出力電圧Ｖｏｕｔが変動する。この出力電圧Ｖｏｕｔの変動に応じてフィードバック電圧Ｖｆｂが変化する。そして、フィードバック電圧Ｖｆｂの変化に対する動作は、上記で示したように、フィードバック電圧Ｖｆｂを第１の基準電圧Ｖｒ１に一致させるように、遅延時間ｔｄを調整する。つまり、負荷１３が重負荷状態のとき、図３（ａ）に示すように、遅延時間ｔｄを短くし、負荷１３が軽負荷状態のとき、図３（ｂ）に示すように、遅延時間ｔｄを長くする。このように、負荷１３の変化による出力電流Ｉｏｕｔが変化したとき、その変化した出力電流Ｉｏｕｔに応じたオフ時間となるように、遅延時間ｔｄを調整することで、負荷１３の状態にかかわらず、フィードバック電圧Ｖｆｂを安定化する、つまり出力電圧Ｖｏｕｔを安定化する。

すなわち、本実施形態のＤＣ−ＤＣコンバータは、フィードバック電圧Ｖｆｂと参照電圧Ｖｒｅｆとを比較するコンパレータ２１を有し、その比較結果に応じてスイッチ回路ＳＷ１をオンする。そして、スイッチ回路ＳＷ１をオフするタイミングに対して、参照電圧Ｖｒｅｆの上昇を開始するタイミングを遅延させ、その遅延時間ｔｄを調整することで、負荷１３の変動に対して、安定した出力電圧Ｖｏｕｔを出力する。このように本実施形態のＤＣ−ＤＣコンバータは、負荷１３の変動に対する出力電圧Ｖｏｕｔのレギュレーションを改善することができる。

なお、上記では、負荷１３の変動に対して出力電圧Ｖｏｕｔを安定化する動作を説明した。これに対し、出力電圧Ｖｏｕｔを変動させる要因、例えば入力電圧Ｖｉｎの変更に対しても、同様に、出力電圧Ｖｏｕｔを安定化させることができる。

すなわち、上記のようなＤＣ−ＤＣコンバータは、入力電圧Ｖｉｎと、スイッチ回路ＳＷ１のオンデューティにより設定される出力電圧Ｖｏｕｔを出力する。本実施形態のＤＣ−ＤＣコンバータは、出力電圧Ｖｏｕｔに応じて変動するフィードバック電圧Ｖｆｂを、第１の基準電圧Ｖｒ１と一致するように遅延時間ｔｄを調整する。したがって、入力電圧Ｖｉｎが変動しても、安定した出力電圧Ｖｏｕｔを出力することができる。

ところで、スイッチ回路をオフしたタイミングで参照電圧の上昇を開始するＤＣ−ＤＣコンバータにおいて、参照電圧が上昇を開始する電圧を調整することにより、フィードバック電圧と参照電圧とが一致する電圧を安定化する、つまり出力電圧を安定化する方法が考えられる。そのようなＤＣ−ＤＣコンバータの動作波形を図４に示す。なお、図４において、本実施形態のＤＣ−ＤＣコンバータの比較を容易にするために、同じ符号を用いている。

図４（ａ）に示すように、重負荷状態におけるフィードバック電圧Ｖｆｂと基準電圧Ｖｒ２との差電圧ΔＶ１に対し、図４（ｂ）に示すように、軽負荷状態における差電圧ΔＶ２を大きくするように、基準電圧Ｖｒ２に対するオフセット電圧を調整する。このようにＤＣ−ＤＣコンバータを構成することにより、フィードバック電圧Ｖｆｂを安定化する、すなわち出力電圧Ｖｏｕｔを安定化することができる。

しかし、この方式のＤＣ−ＤＣコンバータに対し、本実施形態のＤＣ−ＤＣコンバータは、負荷の急変（例えば負荷電流の急増）に対する応答がよい。
すなわち、図５に示すように、負荷電流Ｉｏｕｔが急増すると、それに応じてフィードバック電圧Ｖｆｂが低下する。本実施形態のＤＣ−ＤＣコンバータは、第１の基準電圧Ｖｒ１に対して、参照電圧Ｖｒｅｆを所定の傾斜にて上昇させるのに十分な電位差の第２の基準電圧Ｖｒ２を設定し、その基準電圧Ｖｒ２と等しい参照電圧Ｖｒｅｆ（図において実線で示す）を出力する。これに対し、上昇を開始する電圧をオフセットする方式では、本実施形態の基準電圧Ｖｒ２よりも低い電圧から参照電圧Ｖｒｅｆ（図において２点鎖線で示す）が上昇を開始する場合がある。このような場合、本実施形態のＤＣ−ＤＣコンバータの方が、出力電流Ｉｏｕｔが変化してからＨレベルの駆動信号Ｓｐ（実線で示す）を出力するまでの時間が、オフセットする方式の駆動信号Ｓｐ（２点鎖線で示す）よりも短い。つまり、負荷の変動に対する応答時間が短い。したがって、本実施形態のＤＣ−ＤＣコンバータは、負荷の急変に対する特性が良いということができる。

なお、参照電圧Ｖｒｅｆが上昇を開始する電圧をオフセットする方式では、基準電圧の設定により、オフセット電圧の調整範囲が制限される場合がある。例えば、低電位側の電源電圧が０Ｖ（ゼロボルト）の場合、上昇を開始する電圧を負電圧に設定することは難しい。これにより、オフ時間が制限される。

これに対し、本実施形態のＤＣ−ＤＣコンバータは、遅延時間ｔｄを調整するのみであるため、遅延時間ｔｄを長くする、つまり、図２において、コンデンサＣ１１に供給する電流Ｉ１３の電流量を少なくすることで、長いオフ時間を設定することができる。なお、電流Ｉ１３を変更する方法として、例えば、トランジスタＴ１２，Ｔ１３を含むカレントミラー回路のミラー比を調整する、つまり、トランジスタＴ１２とトランジスタＴ１３の特性（電流比、サイズ比、など）を調整することで可能となる。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）参照電圧生成回路２２は、基準電圧Ｖｒ２に対して、コンデンサＣ２の充電量に応じたスロープ電圧を付加して参照電圧Ｖｒｅｆを生成する。タイミング調整回路２４は、スイッチ回路ＳＷ１を駆動する駆動信号Ｓｐから遅延して制御信号Ｓｄを生成する。また、タイミング調整回路２４は、フィードバック電圧Ｖｆｂに応じて、コンデンサＣ２に並列接続されたスイッチ回路ＳＷ２を制御する制御信号Ｓｄの遅延時間ｔｄを調整する。これにより、コンデンサＣ２に対する充電開始タイミングが、スイッチ回路ＳＷ１のオフタイミングから遅延され、その遅延時間ｔｄが調整される。このため、フィードバック電圧Ｖｆｂの変動に対して参照電圧Ｖｒｅｆが変化するタイミングが調整され、フィードバック電圧Ｖｆｂが安定する。従って、負荷１３の状態の変化などによる出力電圧Ｖｏｕｔの変動を抑制する、つまり出力電圧Ｖｏｕｔの安定化を図ることができる。

（２）タイミング調整回路２４は、フィードバック電圧Ｖｆｂと基準電圧Ｖｒ１とを比較し、その比較結果に応じて遅延時間ｔｄを調整する。したがって、フィードバック電圧Ｖｆｂの変動を抑制する、つまり出力電圧Ｖｏｕｔを安定化することができる。

（３）タイミング調整回路２４は、フィードバック電圧Ｖｆｂと基準電圧Ｖｒ１と一致するように遅延時間ｔｄを調整する。フィードバック電圧Ｖｆｂは、出力電圧Ｖｏｕｔを抵抗Ｒ１，Ｒ２により分圧して生成される。したがって、フィードバック電圧Ｖｆｂが基準電圧Ｖｒ１と一致することにより、基準電圧Ｖｒ１に応じた電圧に出力電圧Ｖｏｕｔが安定する、つまり出力電圧Ｖｏｕｔの目標電圧の設定を容易に行うことができる。

（４）タイミング調整回路２４は、参照電圧Ｖｒｅｆの変化開始タイミングを調整する。つまり、タイミング調整回路２４は、参照電圧Ｖｒｅｆのスロープ電圧を時間的に調整するものである。つまり、参照電圧Ｖｒｅｆは、スロープ電圧を付加する基準電圧Ｖｒ２や、スロープの傾きが変更されない。言い換えれば、オフセット電圧などを生成し付加する必要がない。このため、素子のばらつき等に起因する電圧の誤差が発生しないため、電圧のずれを防止する、つまり出力電圧Ｖｏｕｔを安定化することができる。

（５）制御回路１２は、フィードバック電圧Ｖｆｂを安定化する、すなわち出力電圧Ｖｏｕｔを安定化することができる。したがって、出力電圧Ｖｏｕｔのリップル成分を必要としないため、コンデンサＣ１を等価直列抵抗（ＥＳＲ）の抵抗値が小さいコンデンサ（例えば積層セラミックコンデンサ）とすることができる。この結果、ＤＣ−ＤＣコンバータの小型化及び低コスト化を図ることができる。

（第二実施形態）
以下、第二実施形態を図６にしたがって説明する。
なお、第一実施形態と同じ構成部材については同じ符号を付して説明の全て又は一部を省略する。

図６に示すように、本実施形態のＤＣ−ＤＣコンバータは、入力電圧Ｖｉｎが入力され、出力電圧Ｖｏｕｔを生成するコンバータ部１１と、コンバータ部１１を制御する制御回路１２ａとを含む。

制御回路１２ａは、比較器（コンパレータ）２１ａ、参照電圧生成回路２２ａ、タイミング調整回路２４、基準電源Ｅ１、抵抗Ｒ１，Ｒ２、ＲＳ型フリップフロップ回路（以下、ＲＳ−ＦＦ回路）３１、発振器（ＯＳＣと表記）３２を含む。

コンパレータ２１ａの反転入力端子にはフィードバック電圧Ｖｆｂが供給され、非反転入力端子に参照電圧生成回路２２ａから出力される参照電圧Ｖｒａが供給される。
参照電圧生成回路２２ａは、スイッチ回路ＳＷ２、コンデンサＣ２、定電流源２５を含む。

定電流源２５の第１端子は高電位電圧Ｖccの電源線に接続され、定電流源２５の第２端子はコンデンサＣ２の第１端子に接続されている。コンデンサＣ２の第２端子は基準電源Ｅ１のプラス側端子に接続されている。コンデンサＣ２にはスイッチ回路ＳＷ２が並列に接続されている。したがって、参照電圧生成回路２２ａは、基準電圧Ｖｒ１に対して、コンデンサＣ２の充電電圧を付加した参照電圧Ｖｒａを生成する。スイッチ回路ＳＷ２とコンデンサＣ２は、基準電圧Ｖｒ１にスロープ電圧を付加する電圧付加回路に含まれる。

コンパレータ２１ａは、フィードバック電圧Ｖｆｂと参照電圧Ｖｒａとの比較結果に応じた信号Ｓｅを生成する。コンパレータ２１ａは、２つの入力端子間にオフセット電圧Ｖｏｆを有している。コンパレータ２１ａは、参照電圧Ｖｒａからオフセット電圧Ｖｏｆだけ低い電圧Ｖｏｆａとフィードバック電圧Ｖｆｂとを比較し、フィードバック電圧Ｖｆｂが電圧Ｖｏｆａよりも高いときにＬレベルの信号Ｓｅを出力し、フィードバック電圧Ｖｆｂが電圧Ｖｏｆａよりも低いときにＨレベルの信号Ｓｅを出力する。つまり、コンパレータ２１ａのオフセット電圧Ｖｏｆが、第一実施形態の第１及び第２の基準電圧Ｖｒ１，Ｖｒ２の差電圧に相当する。このように、コンパレータ２１ａのオフセット電圧Ｖｏｆを利用することにより、基準電源の数を少なくすることができる。言い換えれば、コンパレータ２１ａについて、オフセット電圧Ｖｏｆをキャンセルする必要がないため、その分、回路規模を小さくすることができる。

発振器３２は、所定周期のクロック信号ＣＫを出力する。このクロック信号ＣＫの周期は、ＤＣ−ＤＣコンバータのスイッチング周期（スイッチングサイクル）に対応する。例えば、発振器３２は、スイッチング周期と等しい周期で、短いパルス幅のクロック信号ＣＫを出力する。

ＲＳ−ＦＦ回路３１は、リセット端子にコンパレータ２１ａから出力される信号Ｓｅが供給され、セット端子に発振器３２から出力されるクロック信号ＣＫが供給される。ＲＳ−ＦＦ回路３１は、コンパレータ２１ａから出力されるＨレベルの信号Ｓｅに応答してＨレベルの駆動信号Ｓｐを出力し、Ｈレベルのクロック信号ＣＫに応答して端子ＱからＬレベルの駆動信号Ｓｐを出力する。したがって、ＲＳ−ＦＦ回路３１は、信号Ｓｅの立ち上がりからクロック信号ＣＫの立ち上がりまでの期間、Ｈレベルの駆動信号Ｓｐを出力する。

上記のように構成されたＤＣ−ＤＣコンバータは、発振器３２により生成されたクロック信号ＣＫにより、一定の周期で駆動信号Ｓｐを立ち下げる。したがって、スイッチングサイクルが一定の周期となる。

そして、本実施形態のＤＣ−ＤＣコンバータは、上記第１実施形態と同様に、駆動信号Ｓｐを立ち下げる、つまりスイッチ回路ＳＷ１をオフしてから、次にスイッチ回路ＳＷ１をオンするまでの期間において、参照電圧Ｖｒａを基準電圧Ｖｒ１から上昇させるその上昇開始タイミングを、スイッチ回路ＳＷ１のオフタイミングから遅延させる。更に、ＤＣ−ＤＣコンバータは、参照電圧Ｖｒａの上昇開始までの遅延時間ｔｄを、フィードバック電圧Ｖｆｂに応じて調整する。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）クロック信号ＣＫによりスイッチ回路ＳＷ１を駆動する駆動信号Ｓｐをリセットすることで、一定の周期にてスイッチ回路ＳＷ１をスイッチングすることができる。スイッチング周期の安定化は、スイッチ回路ＳＷ１のスイッチングに起因するノイズに対する対応（ノイズ除去等）を容易にする。

（２）参照電圧生成回路２２ａは、タイミング調整回路２４にてフィードバック電圧Ｖｆｂと比較する基準電圧Ｖｒ１にスロープ電圧を付加して参照電圧Ｖｒａを生成する。このため、基準電源の数を少なくすることができ、回路規模の増大を抑制することができる。

尚、上記各実施形態は、以下の態様で実施してもよい。
・上記実施形態に対し、参照電圧Ｖｒｅｆ，Ｖｒａの傾斜を変更するようにしてもよい。例えば、入力電圧Ｖｉｎ、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの差電圧、等に応じて傾斜を変更する、つまり、図２における電流Ｉ１３を変更するようにしてもよい。

・上記実施形態では、基準電圧にスロープ電圧を付加した参照電圧を生成するようにしたが、スロープ電圧をフィードバック電圧Ｖｆｂに付加するようにしてもよい。
・上記実施形態では、参照電圧生成回路２２，２２ａは、基準電圧Ｖｒ２，Ｖｒ１に、コンデンサＣ２によるスロープ電圧を重畳するようにしたが、加算器などにより基準電圧にスロープ電圧を付加して参照電圧を生成するようにしてもよい。

・上記各実施形態では、コンバータ部１１に含まれるスイッチ回路の一例としてＮチャネルＭＯＳトランジスタを開示したが、例えばＰチャネルＭＯＳトランジスタを用いてもよい。また、スイッチ回路としてバイポーラトランジスタを用いてもよい。あるいは、複数のトランジスタを含むスイッチ回路を用いてもよい。

・上記実施形態において、ダイオードＤ１に換えてスイッチ回路を接続し、そのスイッチ回路を実施形態のスイッチ回路ＳＷ１と相補的にオンオフ制御するようにしてもよい。また、そのスイッチ回路において逆流を防止するようにしてもよい。逆流の防止は、例えばコイルＬ１からスイッチ回路に向って流れる電流を検出してスイッチ回路をオフする、スイッチ回路からコイルＬ１に向って流れる電流の低下を検出してスイッチ回路をオフする、など、様々な構成が適用可能である。

・上記各実施形態では、出力電圧Ｖｏｕｔを抵抗Ｒ１，Ｒ２にて分圧した分圧電圧をフィードバック電圧Ｖｆｂとしたが、これに限らず、例えば出力電圧Ｖｏｕｔそのものをフィードバック電圧Ｖｆｂとしてもよい。

・上記各実施形態において、スイッチ回路ＳＷ１とダイオードＤ１のうちの少なくとも一方を制御回路１２，１２ａに含めるようにしてもよい。また、コンバータ部１１を制御回路１２，１２ａに含めるようにしてもよい。

・上記各実施形態では、基準電源Ｅ１，Ｅ２により基準電圧Ｖｒ１，Ｖｒ２を供給する構成としたが、外部から基準電圧Ｖｒ１，Ｖｒ２のうちの少なくとも一方を供給する構成としてもよい。

１１ コンバータ部
１２，１２ａ 制御回路
２１ 比較器（コンパレータ）
２２，２２ａ 参照電圧生成回路
２４ タイミング調整回路
２６ オペアンプ
２７ 遅延回路
Ｃ１１ コンデンサ
Ｌ１ コイル
Ｓｐ 駆動信号
Ｓｄ 制御信号
ＳＷ１ スイッチ回路
Ｔ１４ トランジスタ（スイッチ回路）
ｔｄ 遅延時間
Ｖｉｎ 入力電圧
Ｖｏｕｔ 出力電圧
Ｖｆｂ フィードバック電圧
Ｖｒｅｆ，Ｖｒａ 参照電圧
Ｖｒ１，Ｖｒ２ 基準電圧
Ｐ１ 入力端子
Ｐ２ 出力端子

Claims (8)

1. 入力電圧が供給されるスイッチ回路と、前記スイッチ回路と出力電圧を出力する出力端との間に接続されたコイルとを含むコンバータ部と、
   前記出力電圧に応じたフィードバック電圧と参照電圧との比較結果に応じたタイミングで前記スイッチ回路をスイッチングする制御回路と、を有し、
   前記制御回路は、
   前記フィードバック電圧又は前記参照電圧にスロープを付加する電圧付加回路と、
   前記スイッチ回路のスイッチングタイミングに対して前記スロープを付加する付加タイミングを遅延させるタイミング調整回路を含み、
   前記タイミング調整回路は、
   前記出力電圧に応じて設定された基準電圧と前記フィードバック電圧との差に応じて前記スイッチングタイミングに対する前記付加タイミングの遅延時間を調整して、前記フィードバック電圧を前記基準電圧に等しくする、
   ことを特徴とする電源装置。
2. 前記タイミング調整回路は、
   前記フィードバック電圧と前記基準電圧とが入力されるオペアンプと、
   前記オペアンプの出力電圧に応じて前記スイッチ回路を駆動する駆動信号を遅延させた制御信号を出力する遅延回路と、
   を含むことを特徴とする請求項１記載の電源装置。
3. 前記遅延回路は、前記オペアンプの出力電圧に応じた電流が供給されるコンデンサと、
   前記コンデンサに並列接続され、前記駆動信号によりオンオフするスイッチ回路と、
   を含み、前記コンデンサの充電に応じて前記制御信号を生成する、ことを特徴とする請求項２記載の電源装置。
4. 前記タイミング調整回路は、前記スイッチ回路をスイッチングする駆動信号に基づいて、前記スイッチ回路をオンする第１のタイミングに応じて第１のレベルの制御信号を出力し、前記スイッチ回路をオフする第２のタイミングから遅延して前記制御信号を第２のレベルとし、前記第２のタイミングから前記第２のレベルの前記制御信号を出力するまでの遅延時間を、前記出力電圧に応じて設定された基準電圧と前記フィードバック電圧との差に応じて調整し、
   前記電圧付加回路は、前記第１のレベルの制御信号に応答して前記参照電圧を一定レベルにて出力し、前記第２のレベルの制御信号に応答して前記参照電圧を所定の傾斜にて変化させる、
   ことを特徴とする請求項１記載の電源装置。
5. 前記スイッチ回路の前記スイッチングタイミングは、オフタイミングであることを特徴とする請求項１〜４のうちの何れか１項に記載の電源装置。
6. 入力電圧が供給されるスイッチ回路を、出力電圧に応じたフィードバック電圧と参照電圧との比較結果に応じたタイミングでスイッチングさせる制御回路であって、
   前記フィードバック電圧又は前記参照電圧にスロープを付加する電圧付加回路と、
   前記スイッチ回路のスイッチングタイミングに対して前記スロープを付加する付加タイミングを遅延させるタイミング調整回路を含み、
   前記タイミング調整回路は、
   前記出力電圧に応じて設定された基準電圧と前記フィードバック電圧との差に応じて前記スイッチングタイミングに対する前記付加タイミングの遅延時間を調整して、前記フィードバック電圧を前記基準電圧に等しくする、
   ことを特徴とする制御回路。
7. 前記スイッチ回路の前記スイッチングタイミングは、オフタイミングであることを特徴とする請求項６に記載の制御回路。
8. 入力電圧が供給されるスイッチ回路を、出力電圧に応じたフィードバック電圧と参照電圧との比較結果に応じたタイミングでスイッチングさせる電源装置の制御方法であって、
   前記フィードバック電圧又は前記参照電圧にスロープを付加し、
   前記出力電圧に応じて設定された基準電圧と前記フィードバック電圧との差に応じて、前記スイッチ回路のスイッチングタイミングに対して前記スロープを付加する付加タイミングの遅延時間を調整して、前記フィードバック電圧を前記基準電圧に等しくする、ことを特徴とする電源装置の制御方法。

Images