JP2008206239A

JP2008206239A - 半導体装置

Info

Publication number: JP2008206239A
Application number: JP2007037224A
Authority: JP
Inventors: Osamu Uehara; 治上原
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2007-02-17
Filing date: 2007-02-17
Publication date: 2008-09-04
Also published as: KR20080077046A; TW200845548A; CN101247079A; US20080231247A1

Abstract

【課題】負荷が急激に減少した場合に、電流モード型でも出力電圧を発振状態とせず、出力電圧のオーバーシュートを抑制するスイッチングレギュレータを提供する。
【解決手段】本発明の半導体装置は、直流電源から入力される入力直流電圧を、設定された直流の出力電圧に変換して、出力端子にから出力するスイッチングレギュレータ用の半導体装置であり、目標電圧と、前記出力端子における出力電圧とを比較し、該出力電圧が目標電圧を超えた場合、出力端子を放電状態とする過電圧保護回路とを有する。
【選択図】図１

Description

本発明は、直流の入力電源を用いて、出力電圧及び出力電流の検出値に基づき、出力電圧を制御する電流モード型スイッチングレギュレータ用の半導体装置に関する。

直流電源から直流電圧を入力し、出力直流電圧を負荷に供給する電流モード型降圧スイッチングレギュレータとしては、図５に示す構成の回路が用いられている（例えば、特許文献１参照）。この図５に示す電流モード型降圧スイッチングレギュレータは、スイッチ２０７，パルス幅制御回路２０５，ダイオード２０２，コンデンサ２１２，コイル２０８，電流検出回路２０６，電圧検出回路２０４から構成され、直流電源２０１から入力される電圧Ｖinを降圧して、降圧された出力電圧を負荷２０９へ供給する。

この回路において、パルス幅制御回路２０５は、スイッチ２０７に対して、所定のデューティ（パルス幅）の駆動パルスを出力する。

これにより、スイッチ２０７は、例えば駆動パルスが入力されている期間にオン状態となり、直流電源２０１からコイル２０８に電流を流す。このとき、コイル２０８には、入力電圧ＶINが電気エネルギ（すなわち、電荷）として蓄積される。

一方、スイッチ２０７は、駆動パルスが入力されていない期間にオフ状態となり、コイル２０８に蓄積された電気エネルギが、コンデンサ２１２に転送される。

したがって、図５の電流モード型降圧スイッチングレギュレータは、コイル２０８に対して蓄積された電気エネルギが、コンデンサ２１２により平均化（積分）された電圧が負荷に供給される。

上述した動作において、負荷２０９が急激に減少あるいは増加すると、出力電圧を検出する電圧検出回路２０４の位相補償などの応答遅れにより、出力電圧にオーバーシュートあるいはアンダーシュートが発生する。

すなわち、電圧検出回路２０４が急激な負荷の変化に応答することができず、パルス幅制御回路２０５に対して、パルス幅を調整するための電圧情報が遅れてしまい、負荷が減少あるいは増加した時点から遅れて、スイッチ２０７をオンオフするデューティが変化するため、オーバーシュート・アンダーシュートが発生する。

このスイッチ２０７のオンオフ制御のデューティを、負荷２０９の変化のタイミングに遅れずに制御するため、電流検出回路２０６が設けられている。電流検出回路２０６は、コイル２０８に流れる出力電流を検出、すなわち電流減少や電流増加の電流変化を検出し、パルス幅制御回路２０５に対して電流の増減の電流情報を出力する。

パルス幅制御回路１０５は、電流検出回路１０６から入力される電流情報により、スイッチ２０７をオンオフするパルスのデューティを変化させ、負荷２０９の急激な増減に対応して、スイッチ２０７のオンオフ制御を行っている。これにより、負荷２０９の急激な増減に対応することができ、オーバーシュートやアンダーシュートの発生を抑制している。
特開２００５−４５９４２号公報

上述したように、電流モード型降圧スイッチングレギュレータにおいては、スイッチ２０７をオンオフするパルスのデューティを変化させて、コイルに流す電流量を調整することとなる。

しかしながら、負荷が急激に変化すると、電流検出回路２０６はには常時流れている電流とは逆の方向の電流が流れ、電流減少に対する正常な検出を行うことができなくなり、電流センス回路が誤動作し、例えば出力電圧が発振状態に陥ることがある。

本発明は、このような事情に鑑みてなされたもので、負荷が急激に減少した場合において、出力電圧のオーバーシュートを抑制し、電流モード型であっても出力電圧の変化を検出し誤動作、例えば出力電圧を発振状態となることを防止することができる過電圧保護回路を有する電流モード型降圧スイッチングレギュレータを提供することを目的とする。

本発明の半導体装置は、直流電源から入力される入力直流電圧を、設定された直流の出力電圧に変換して、出力端子にから出力するスイッチングレギュレータ用の半導体装置であり、目標電圧と、前記出力端子における出力電圧とを比較し、該出力電圧が目標電圧を超えた場合、前記出力端子を放電状態とする過電圧保護回路とを有する。

ここでの目標電圧の定義は、出力電圧の負荷に対して与える、制御目標として設定されている電圧を示している。実施形態において、エラーアンプ３において、分圧回路により出力電圧を分圧した分圧電圧と比較される基準電圧は、出力電圧が目標電圧と一致したときにおける分圧電圧が設定される。したがって、この分圧回路にて出力電圧を分圧した分圧電圧が、上記基準電圧を超えた場合、出力電圧が目標電圧を超えたとしている。

本発明の半導体装置は、前記過電圧保護回路が、目標電圧と出力電圧とを比較し、出力電圧が目標電圧を超えた場合、制御信号を出力するコンパレータと、前記出力信号によりオン状態となり、前記出力端子を接地点に接続する放電スイッチとからなることを特徴とする。

本発明の半導体装置は、スイッチングレギュレータに設けられた、入力直流電圧を出力電圧に変換して負荷に供給するコイルを、オン／オフするスイッチと、該スイッチのオン／オフ制御を行う制御回路とをさらに有し、前記放電スイッチがＭＯＳトランジスタであり、オン状態となった際、負荷が最大値の場合に前記コイルに流れる電流と、負荷が最低値の場合にコイルに流れる電流との差を、出力電圧の設定値により除算した数値の抵抗値となるようトランジスタサイズが設定されていることを特徴とする。

本発明の半導体装置は、前記コンパレータが目標電圧が入力される端子側に、オフセット電圧が付加される構成となっていることを特徴とする。

本発明のスイッチングレギュレータは、直流電源から入力される入力直流電圧を、設定された直流の出力電圧に変換して、出力端子に接続された負荷に出力するスイッチングレギュレータであり、前記出力端子に接続されたコイルと、該コイルに電流を流すスイッチと、該スイッチをオンオフ制御する制御回路と、目標電圧と出力電圧とを比較し、出力電圧が目標電圧を超えた場合、前記出力端子を放電状態とする過電圧保護回路とを有することを特徴とする。

以上説明した構成を採用することにより、本発明によれば、電流モード型スイッチングレギュレータに用いると、負荷が急激に減少した際、出力電圧が上昇すると、過電圧保護回路により出力電圧が目標値に成るように、出力端子の電圧を直接的に放電によって低下させることができる。

したがって、本発明によれば、常にコイルに電流が流れた状態、すなわちコイルに流れる電流を検出して出力電圧の制御を行うとともに、並行して出力電圧におけるオーバーシュートを抑制する制御を行うことが可能となるため、負荷の変化に高速に対応して、オーバーシュートを抑制し、電流モード型スイッチングレギュレータでも、誤動作（例えば、発振状態）させずに安定した出力電圧を負荷に供給することができる。

以下、本発明の一実施形態による過電圧保護回路１３を用いた、電流モード降圧型スイッチングレギュレータ用半導体装置１を図面を参照して説明する。図１は同実施形態による電圧降下型スイッチングレギュレータの構成例を示すブロック図である。本願発明における最も特徴的な構成は、負荷が急激に減少した際、出力端子Ｐoutから負荷に対して出力される出力電圧Ｖoutにおけるオーバーシュートの発生を抑制するために設けられた過電圧保護回路１３であり、詳細については詳述する。

この図１において、本実施形態の電流モード降圧型スイッチングレギュレータは、電流モード降圧型スイッチングレギュレータ用半導体装置１と、電圧変換（本実施形態において降圧）に用いるコイルＬと、このコイルＬから出力される電圧を平滑する平滑用のコンデンサＣ２とから構成され、Ｐチャネル型ＭＯＳトランジスタ（以下、Ｐチャネルトランジスタ）Ｍ１がオンし、Ｎチャネル型ＭＯＳトランジスタ（以下、Ｎチャネルトランジスタ）Ｍ２がオフすることにより、端子Ｐinを介して電源Ｄ１から出力端子（ＣＯＮＴ端子）を介してコイルＬに電流が流れ、電源Ｄ１の電圧である入力電圧Ｖinが、電気エネルギ（すなわち、電荷）としてコイルＬに蓄積される。また、ＰチャネルトランジスタＭ１がオフし、ＮチャネルトランジスタＭ２がオンすることにより、コイルＬに蓄積された電気エネルギが放電される（いわゆる同期制御方式）。電源Ｄ１の出力端子と接地点との間には、コンデンサＣ１が接続されている。

ＰチャネルトランジスタＭ１はソースが端子Ｐinに接続され、すなわち端子Ｐinを介して電源Ｄ１へソースが接続され、ＮチャネルトランジスタＭ２はソースが端子Ｐsに接続され、すなわち端子Ｐsを介して接地されている。他の過電圧保護回路１３，エラーアンプ３，スロープ補償回路４，カレントセンス回路５，ＰＷＭコンパレータ６，加算器７，発振器８，ＰＷＭ制御回路９及びオア回路１２の各回路は、端子Ｐinを介して電源Ｄ１と接続され、端子Ｐsを介して接地点と接続されている。

上述したように、電流モード降圧型スイッチングレギュレータは、コイルＬに対して電気エネルギを蓄積する期間と放電する期間とで出力電圧が調整され、コイルＬとコンデンサＣ２とにより平均化（積分）された電圧が負荷に供給される。

ＰチャネルトランジスタＭ１は、ドレインがＮチャネルトランジスタＭ２のドレインと、端子ＣＯＮＴにて接続（直列接続）され、コイルＬの一端がこの端子ＣＯＮＴに接続され、他端が負荷に（すなわち出力端子Ｐoutに）接続されている。また、ＰチャネルトランジスタＭ１はゲートがＰＷＭ制御回路９の端子ＱＢに接続され、ＮチャネルトランジスタＭ２はゲートがＰＷＭ制御回路９の端子Ｑに接続されている。

エラーアンプ３は、反転端子にコンデンサＣ２とコイルＬとの接続点である出力端子の電圧、すなわち出力電圧Ｖoutを抵抗Ｒ１及び抵抗Ｒ２（直列接続した分圧回路）により分圧した分圧電圧が入力され、非反転端子に基準電圧源Ｄ２が出力する基準電圧Ｖrefが入力され、上記分圧電圧と基準電圧Ｖrefとの差を増幅し、増幅された結果を検出電圧としてＰＷＭコンパレータ６の反転入力端子に出力する。また、出力電圧Ｖoutが入力される端子ＦＤと、抵抗Ｒ１及び抵抗Ｒ２の接続点との間に、出力電圧の変化を抵抗Ｒ１及び抵抗Ｒ２の接続点に対して位相制御用のコンデンサＣ３が介挿されている。

ここで、スイッチングレギュレータが出力する出力電圧Ｖoutにおいて、負荷に供給する電圧の目標値である目標電圧は、エラーアンプ３に接続された基準電圧源Ｄ２の基準電圧Ｖrefとして設定されている。すなわち、本実施形態においては、目標電圧の定義は、出力電圧の負荷に対して与える制御目標として設定されている電圧を示している。エラーアンプ３において、基準電圧は、すでに述べたように、分圧回路により出力電圧が分圧された分圧電圧と比較される電圧であり、出力電圧が目標電圧と一致したときにおける分圧電圧が設定される。したがって、この分圧回路にて出力電圧を分圧した分圧電圧が、上記基準電圧を超えた場合、出力電圧が目標電圧を超えたとしている。

スロープ補償回路４は、発振器８の発振するクロック信号の周波数の周期Ｔに同期して、鋸歯状の補償ランプ波（後に説明する傾きｍにより線形に順次変化する電圧波形）を発生し、加算器７の入力端子ａへ出力する。

カレントセンス回路５は、コイルＬに流れる電流の電流値を検出、すなわち負荷容量の変動に対応した電流変動を検出し、センス電圧（コイルに流れる電流値に対応している）Ｓ１を生成し、加算器７の入力端子ｂへ出力する。このセンス電圧は、上記スロープ補償回路４が出力する補償ランプ波の電圧によりスロープ補償（補正）されることとなる。

ここで、コイルＬに流れる電流の変化に対応して、出力電圧Ｖoutが変化するため、スロープ補償の補償ランプ波の電圧値に対し、コイルＬに流れる電流の電流変化に対応したセンス電圧を求め、後述するように、補償ランプ波に対してフィードバックすることにより、高い精度の制御が行える。

すなわち、コイルＬに流れる電流に対応させて、ＰチャネルトランジスタＭ１をオンする期間の調整を行う。したがって、コイルＬに流れる電流に対応したセンス電圧が、補償ランプ波の電圧によりスロープ補償され、コイルＬに流れる電流（１次情報）により出力電圧が決定されるため、負荷変動に対する制御の応答速度が高速となる。

加算器７は、上述したように、スロープ補償回路４が出力する補償ランプ波の電圧値（入力端子ａに入力される）と、カレントセンス回路５から出力されるセンス電圧（入力端子ｂに入力される）とを加算することにより、コイルＬに流れる電流に対応したセンス電圧を、補償ランプ波によりスロープ補償してＰＷＭコンパレータ６の非反転入力端子へ出力する。

ＰＷＭコンパレータ６は、エラーアンプ３から出力される検出電圧と、加算器７から入力される上記補正されたセンス電圧の電圧値とを比較し、図２に示すように、補償ランプ波の電圧値が検出電圧が超えた場合、ＰＷＭ制御信号をＨレベルのパルスとして出力する。

発振器８は予め設定されている周期Ｔにより、周期的にクロック信号（Ｈレベルのパルス）を出力する。

ＰＷＭ制御回路９は、図２に示すように、クロック信号の立ち上がりエッジに同期して、ＰチャネルトランジスタＭ１のゲートに出力端子ＱＢを介してＬレベルの電圧を印加してオン状態とし、ＮチャネルトランジスタＭ２のゲートに出力端子Ｑを介してＬレベルの電圧を印加してオフ状態とする。

また、ＰＷＭ制御回路９は、ＰＷＭ制御信号（Ｈレベルのパルス）の立ち上がりエッジに同期して、ＰチャネルトランジスタＭ１のゲートに出力端子ＱＢを介してＨレベルの電圧を印加してオフ状態とし、ＮチャネルトランジスタＭ２のゲートに出力端子Ｑを介してＨレベルの電圧を印加してオン状態とする。

過電圧保護回路１３は、コンパレータ２及びＮチャネルトランジスタＭ３５から構成されており、コンパレータ２が予め負荷に対して設定された目標電圧を出力電圧Ｖoutが超えたことを検出、すなわちこの出力電圧Ｖoutに対応する分圧電圧が基準電圧Ｖrefを超えたたことを検出した場合、ＮチャネルトランジスタＭ３５のゲートに対して「Ｈ」レベルのパルス信号を出力し、このＮチャネルトランジスタＭ３５をオンし、出力端子Ｐoutを放電状態とし、負荷の保護及びスイッチングレギュレータ用半導体装置１の保護のため出力電圧Ｖoutを低下させる。ここで、コンパレータ２は、非反転入力端子に分圧電圧が入力され、反転入力端子に基準電圧Ｖrefが入力されている。ＮチャネルトランジスタＭ３５は、ソースが接地され、スイッチングレギュレータの出力端子Ｐoutにドレインが接続され、ゲートがコンパレータ２の出力端子に接続されている。

上述したスロープ補償とは、電流モードスイッチングレギュレータにおいて、コイルに流れる電流が連続モードにて連続５０％以上のデューティサイクルにて動作した場合、スイッチング周波数の整数倍の周期にて発振、すなわちサブハーモニック発振を起こすことが知られている。ここで、コイルに流れる電流の上昇スロープは、入力電圧ＶinとコイルＬのインダクタンス値とで決定され、またコイルに流れる電流の下降スロープは出力端子に接続された負荷のエネルギ消費により決定されている。

同一の周期においても、ＰチャネルトランジスタＭ１とＮチャネルトランジスタＭ２とのスイッチングのオン／オフのディユーティがばらつくことが多く、図３に示すように、コイルに流れる電流ＩLがΔＩoずれた点から開始されると、次の周期にてはΔＩo1＜ΔＩo2となり、開始する電流値が徐々に増加し、何周期目かで安定する動作を行うためサブハーモニック発振を起こすこととなる。

逆に、ずれる電流をΔＩo1＞ΔＩo2となるよう、すなわち徐々に開始する電流Ｉoが小さくなるよう制御した場合、変化が徐々に収束して、安定動作となる。

このため、サブハーモニック発振を起こすコイル電流が連続にて５０％以上のデューティサイクルでも安定に動作させるよう、次の周期における開始電流を減少させるために、上述したスロープ補償が必要となる。

安定動作を行うためには、スロープ補償の上昇線の傾きｍはΔｉo1＞Δｉo2となるように、一般的に、電流モード降圧型スイッチングレギュレータの場合、下記の式にて示す傾きｍとする必要がある。

ｍ≧（ｍ2−ｍ1）／２＝（２Ｖout−Ｖin）／２Ｌ
ここで、ｍ2はコイル電流の下降スロープの傾き、すなわち電流減少率であり、
ｍ2＝（Ｖout−Ｖin）／Ｌ
で表される。

また、ｍ1はコイル電流の上昇スロープの傾き、すなわち電流増加率であり、
ｍ1＝Ｖin／Ｌ
で表される。

スロープ補償回路４は、上述したｍの傾きを有する鋸波形状のスロープ補償の補償ランプ波を、発振器８の出力するクロック信号に同期して出力する。

次に、図４を用いて、本発明の実施形態による過電圧保護回路１３を詳細に説明する。図４は本実施形態による過電圧保護回路１３の構成回路例を示す概念図である。

過電圧保護回路１３において、コンパレータ２は、ＰチャネルトランジスタＭ８，Ｍ９，Ｍ１０，Ｍ１１，Ｍ１２と、ＮチャネルトランジスタＭ３，Ｍ４，Ｍ５と、インバータ（ＮＯＴ回路）２５，２６とから構成されている。

ＰチャネルトランジスタＭ８は、ソースが電源電圧（Ｖin）の配線に接続され、ゲートが図示しない基準電圧に接続され、定電流源を構成している。

ＰチャネルトランジスタＭ９は、ソースがＰチャネルトランジスタＭ８のドレインに接続され、ゲートに基準電圧Ｖrefが入力されている。

ＰチャネルトランジスタＭ１０は、上記ＰチャネルトランジスタＭ９とトランジスタサイズが同様であり、ソースがＰチャネルトランジスタＭ８のドレインに接続され、ゲートに分圧電圧が入力されている。

ＰチャネルトランジスタＭ１１は、ソースがＰチャネルトランジスタＭ８のドレインに接続され、ゲートに分圧電圧が入力されている。

ＮチャネルトランジスタＭ３は、ソースが接地され、ドレインが自身のゲート及びＰチャネルトランジスタＭ９のドレインに接続されている。

ＮチャネルトランジスタＭ４は、ソースが接地され、ドレインがＰチャネルトランジスタＭ１０及びＭ１１のドレインに接続され、ゲートが上記ＮチャネルトランジスタＭ３のゲートに接続されている。

ＰチャネルトランジスタＭ１２は、ソースが電源電圧（Ｖin）の配線に接続され、ゲートが図示しない基準電圧に接続され、ＰチャネルトランジスタＭ８と同様に、定電流源を構成している。

ＮチャネルトランジスタＭ５は、ソースが接地され、上記ＰチャネルトランジスタＭ１２のドレインと接続点Ｑにおいて接続され、ゲートがＮチャネルトランジスタＭ４のドレイン（すなわち、ＰチャネルトランジスタＭ１０のドレインとＮチャネルトランジスタＭ４のドレインとの接続点）に接続されている。

インバータ２５は、入力端子がＰチャネルトランジスタＭ１２のドレインとＮチャネルトランジスタＭ５のドレインとの接続点に接続され、出力端子がインバータ２６の入力端子に接続されている。

インバータ２６は、出力端子がＮチャネルトランジスタＭ３５のゲートに接続されている。

上述した構成において、ＮチャネルトランジスタＭ３及びＭ４がカレントミラー回路を構成しており、ＮチャネルトランジスタＭ３がリファレンス側となっている。

また、ＰチャネルトランジスタＭ１１は、入力される分圧電圧に対してオフセットを生じさせるために、ＰチャネルトランジスタＭ１０に対して並列接続されて設けられている。これにより、従来は、外部において基準電圧Ｖrefの基準圧電源Ｄ２の他に、基準電圧Ｖrefに対して若干、例えば１０％程度高い基準電圧Ｖref’を有する基準電圧源を、過電圧保護回路用に設けていたが、本実施形態にはその必要が無くなる。

したがって、コンパレータ２は、分圧電圧が、基準電圧VrefよりＰチャネルトランジスタＭ１１によるオフセット分高い設定電圧を超えた場合（出力電圧にオーバーシュートが発生した場合）、接続点の電圧を「Ｈ」レベルとし、ＮチャネルトランジスタＭ３５のゲートに対して、「Ｈ（Ｖin）」レベルの電圧を出力し、一方、分圧電圧が上記設定電圧を超えないことを検出した場合、接続点の電圧を「Ｌ」レベルとし、ＮチャネルトランジスタＭ３５のゲートに対して、「Ｌ（接地電圧）」レベルの電圧を出力する。

すなわち、過電圧保護回路１３は、負荷が急激に減少し、出力電圧にオーバーシュートが起こったことを検出すると、スイッチングレギュレータの出力端子を、放電状態（すなわち出力端子をオン抵抗を介して接地する状態）となり、オーバーシュートを抑制することとなる。

また、上記ＮチャネルトランジスタＭ３５は、トランジスタサイズが以下の処理に基づき、それぞれ採用されるスイッチングレギュレータに対応して設定される。

出力電圧にオーバーシュートが発生する状態として、すでに述べたように負荷が急激に重負荷から軽負荷へ変動する際に発生する。

すなわち、重負荷時に消費されていた電力は、軽負荷に変動したことにより、この軽負荷に対応して削減される必要があるが、課題として説明したように、削減する迄のディレイにより、必要以上の電力が供給されるため、Ｖoutにオーバーシュートが発生する。

本実施形態における過電圧保護回路１３は、上記ディレイにおいて出力電圧Ｖoutの制御値として設定した電圧（基準電圧Ｖrefあるいは基準電圧Ｖref’）を超えた場合に、出力電圧Ｖoutを低下させ、オーバーシュートの発生を抑制している。

しかしながら、ＮチャネルトランジスタＭ３５のトランジスタサイズが、オン状態においてあまり電流を流しすぎると、出力電圧を必要以上に低下させることとなる。

そのため、例えば、ＮチャネルトランジスタＭ３５のトランジスタサイズは、以下のように設定される必要がある。

出力端子に接続された負荷が重負荷の状態にあるとき、この負荷に供給される電力をＰＨ（電流値Ｉouth）とし、上記負荷が軽負荷の状態にあるとき、この負荷に供給される電力をＰＬ（電流値Ｉoutl）と設定すると、電力ＰＨ及びＰＬは以下の式により表される。

ＰＨ＝Ｉouth × Ｖout
ＰＬ＝Ｉoutl × Ｖout
ここで、ＮチャネルトランジスタＭ３５のオン抵抗をｒDとすると、
Ｖout ×（Ｉouth − Ｉoutl）＝Ｖout^２／ｒD
となり、この式から
ｒD ＝Ｖout ／（Ｉouth−Ｉoutl）
と求められる。

すなわち、ＮチャネルトランジスタＭ３５のオン抵抗は、コンパレータ２から出力される「Ｈ（Ｖin）」レベルの電圧において、出力電圧Ｖoutを、重負荷状態の負荷に流れる電流値Ｉouthと軽負荷状態の負荷に流れる電流値Ｉoutlとの差分により除算した値とすることにより、出力電圧Ｖoutを必要以上に低下させることが無くなる。

例えば、出力電圧Ｖout＝４．０（Ｖ）の場合、Ｉouth＝３００ｍＡ、Ｉoutl＝１ｍＡであるとすると、上記式により、ｔD＝１３．３８（Ω）となる。したがって、Ｖout＝４（Ｖ）の際、オン抵抗が１３．３８（Ω）となるように、ＮチャネルトランジスタＭ３５のトランジスタサイズを設定する。

図２を用いて、本実施形態による過電圧保護回路１３の動作を含め、図１に示す電圧降下型スイッチングレギュレータの動作を以下に説明する。

時刻ｔ１において、発振器８がクロック信号をＨレベルのパルス信号として出力すると、ＰＷＭ制御回路９は、出力端子ＱＢをＨレベルからＬレベルに遷移するとともに、出力端子ＱをＨレベルからＬレベルに遷移させる。

これにより、ＰチャネルトランジスタＭ１がオン状態となり、ＮチャネルトランジスタＭ２がオフ状態となり、基準電圧源Ｄ１からコイルＬに駆動電流が流れることにより、コイルＬに電気エネルギが蓄積される。

このとき、スロープ補償回路４は、上記クロック信号に同期して、傾きｍにて線形に変化する補償ランプ波の出力を開始する。

そして、加算器７は、一方の入力端子ａに入力される補償ランプ波の電圧値に対して、入力端子ｂから入力される上記センス電圧Ｓ１を加算し、加算結果をセンス電圧をランプ波の電圧によりスロープ補償した電圧をＰＷＭコンパレータ６の反転入力端子に対して出力する。

これにより、ＰＷＭコンパレータ６は、エラーアンプ３から入力する検出電圧と、コイルＬに流れる電流に対応したセンス電圧Ｓ１を補償ランプ波の電圧にて補正した電圧と比較することとなり、リアルタイムにコイルＬに流れる電流値をフィードバックして、ＰチャネルトランジスタＭ１のオンしている時間を制御するＰＷＭ制御信号を出力することができる。

このＰチャネルトランジスタＭ１がオン状態にてコイルＬに電流を流しているとき、負荷が急激に減少する（軽くなる）と、出力電圧Ｖoutが徐々に上昇する。

このとき、エラーアンプ３の出力電圧の検知や、カレントセンス回路５がコイルＬに流れる電流の減少を検出し、補償スロープ波に対してフィードバックするが、ＰチャネルトランジスタＭ１をオフ状態とするまでに時間がかかる。

一方、過電圧保護回路１３は、出力電圧から生成した分圧電圧が、予め設定した基準電圧Ｖref（あるいはＶrefより高い基準電圧Ｖref’）を超えたことを検出すると、ＮチャネルトランジスタＭ３５をオン状態として、出力電圧Ｖoutを急速に低下させ、オーバーシュートの発生を抑制する。また、過電圧保護回路１３は、出力電圧から生成した分圧電圧が、予め設定した基準電圧Ｖref（あるいはＶrefより高い基準電圧Ｖref’）以下となることを検出すると、ＮチャネルトランジスタＭ３５をオフ状態として、即座に出力電圧Ｖoutの放電を停止する。この過電圧保護回路１３は、時刻ｔ1から、以降に説明する時刻ｔ4までの繰り返しにて、常にオーバーシュートを抑制する動作を行っている。

時刻ｔ２において、ＰＷＭコンパレータ６は、傾きｍにて線形的に上昇する補償ランプ波の電圧がエラーアンプ３の出力電圧を超えたことを検出すると、出力するＰＷＭ制御信号の電圧をＬレベルからＨレベルに遷移させる。

そして、ＰＷＭ制御回路９は、ＰＷＭコンパレータ６から入力されるＰＷＭ制御信号の電圧がＬレベルからＨレベルに変化することにより、出力端子ＱＢから出力する電圧をＬレベルからＨレベルに遷移させ、出力端子Ｑから出力する電圧をＬレベルからＨレベルに遷移させる。

これにより、ＰチャネルトランジスタＭ１がオフし、ＮチャネルトランジスタＭ２がオンし、コイルＬに蓄積された電気エネルギの放電が開始される。この放電は、上述したＮチャネルトランジスタＭ３５のオン抵抗ｒDの傾きに対応した速度にて行われる。

次に、時刻ｔ３において、スロープ補償回路４は、補償ランプ波形が設定された極大値となり、補償ランプ波の出力を停止させる。

これにより、ＰＷＭコンパレータ６は、補償ランプ波の電圧がエラーアンプ３の出力電圧に対して低くなったことを検出すると、出力するＰＷＭ制御信号の電圧をＨレベルからＬレベルに遷移させる。

次に、時刻ｔ４において、発振器８がクロック信号を出力し、次の周期が開始され、上述したように、時刻ｔ１から時刻ｔ４の動作が繰り返される。

また、上述した説明において、１つの周期内によって、余分な電荷を放電させる処理が行われる記載とされているが、蓄積されている電荷量と設定するＮチャネルトランジスタＭ３５のオン抵抗ｒDとの関係を調整して複数の周期（Ｔ×ｎ、ｎは周期数）により、オーバーシュートを抑制させる構成としても良い。

上述した構成により、本実施形態の電流モード型スイッチングレギュレータ半導体装置は、すでに述べた過電圧保護回路１３を用けたことにより、出力電圧Ｖoutが急激に上昇したとしても、コンパレータ２が出力電圧Ｖoutが基準電圧を超えたことを検出した時点に、ＮチャネルトランジスタＭ３５により、出力電圧Ｖoutの電圧値を低下させるため、従来の様に、出力電圧Ｖoutを低下させるまでのディレイを減少させることが可能となり、出力電圧Ｖoutにおけるオーバーシュートを抑制することができる。

また、本実施形態によれば、オーバーシュートを抑制することができるため、電流の供給を行わないように、ＰチャネルトランジスタＭ１を発振器８の出力するクロック信号の周期内において完全にオフ状態のまま（周期内においてコイルＬに電流を全く流さない状態）とすることがなく、すなわち、従来例のように０％デューティあるいは１００％デューティとなる制御を行うことがないため、出力電圧Ｖoutの電圧値を発振させることがない。

また、本実施形態においては、降圧型の電流モード型スイッチングレギュレータにより、本発明の過電圧保護回路を説明したが、本発明の過電圧保護回路を昇圧型の電流モード型スイッチングレギュレータに用いてもよい。

本発明の一実施形態による過電圧保護回路を用いた電流モード型スイッチングレギュレータの構成例を示す概念図である。図１の電流モード型スイッチングレギュレータの動作を説明するための波形図である。図１の電流モード型スイッチングレギュレータにおけるスロープ補償の動作を説明するための波形図である。図１の電流モード型スイッチングレギュレータにおける過電圧保護回路の構成例を示す概念図である。従来のオーバーシュートを抑制する機能を有する電圧モード型スイッチングレギュレータの構成例を示す概念図である。

符号の説明

１…スイッチングレギュレータ用半導体装置
２…コンパレータ
３…エラーアンプ
４…スロープ補償回路
５…カレントセンス回路
６…ＰＷＭコンパレータ
７…加算器
８…発振器（ＯＳＣ）
９…ＰＷＭ制御回路
１３…過電圧保護回路
２５，２６…インバータ
Ｃ１，Ｃ２，Ｃ３…コンデンサ
Ｄ１，Ｄ２…基準電圧源
Ｍ１，Ｍ８，Ｍ９，Ｍ１０，Ｍ１１，Ｍ１２…Ｐチャネルトランジスタ
Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ３５…Ｎチャネルトランジスタ
Ｒ１，Ｒ２…抵抗

Claims

直流電源から入力される入力直流電圧を、設定された直流の出力電圧に変換して、出力端子にから出力するスイッチングレギュレータ用の半導体装置であり、
目標電圧と、前記出力端子における出力電圧とを比較し、該出力電圧が目標電圧を超えた場合、前記出力端子を放電状態とする過電圧保護回路と
を有することを特徴とする半導体装置。
前記過電圧保護回路が、
目標電圧と出力電圧とを比較し、出力電圧が目標電圧を超えた場合、制御信号を出力するコンパレータと、
前記出力信号によりオン状態となり、前記出力端子を接地点に接続する放電スイッチと
からなることを特徴とする請求項１記載の半導体装置。
スイッチングレギュレータに設けられた、入力直流電圧を出力電圧に変換して負荷に供給するコイルを、オン／オフするスイッチと、
該スイッチのオン／オフ制御を行う制御回路とを
さらに有し、
前記放電スイッチがＭＯＳトランジスタであり、オン状態となった際、負荷が最大値の場合に前記コイルに流れる電流と、負荷が最低値の場合にコイルに流れる電流との差を、出力電圧の設定値により除算した数値の抵抗値となるようトランジスタサイズが設定されていることを特徴とする請求項２に記載の半導体装置。
前記コンパレータが目標電圧が入力される端子側に、オフセット電圧が付加される構成となっていることを特徴とする請求項２また請求項３に記載の半導体装置。
直流電源から入力される入力直流電圧を、設定された直流の出力電圧に変換して、出力端子に接続された負荷に出力するスイッチングレギュレータであり、
出力端子に接続されたコイルと、
該コイルに電流を流すスイッチと、
該スイッチをオン／オフ制御する制御回路と、
目標電圧と、前記出力端子における出力電圧とを比較し、該出力電圧が目標電圧を超えた場合、前記出力端子を放電状態とする過電圧保護回路と
を有することを特徴とするスイッチングレギュレータ。