JP5547995B2 - 表示装置およびその製造方法 - Google Patents

Description

本発明は、表示装置およびその製造方法に関し、特に、TFT液晶表示装置に適用して有効な技術に関するものである。

従来、薄膜トランジスタ（以下、TFTと呼ぶ。）は、スイッチング素子として多くの電子機器に適用されており、たとえば、アクティブマトリクス方式のTFT液晶表示装置や有機EL（Electro Luminescence）表示装置などに組み込まれている。近年、このような表示装置は、低消費電力、高コントラスト比、低コストの実現のため、TFTの高性能化や微細化、製造プロセスの簡略化などの開発が求められている。

TFTの構造は、基板上に積層されるゲート電極、ゲート絶縁膜、およびチャネル形成用の半導体膜（以下、単に半導体膜と呼ぶ。）の積層順の観点では、ボトムゲート構造（逆スタガ構造）とトップゲート構造とに大別される。ボトムゲート構造は、基板の上にゲート電極、ゲート絶縁膜、半導体膜の順に積層された構造である。

アクティブマトリクス方式のTFT液晶表示装置は、一対の基板の間に液晶層を挟持した液晶表示パネルを有する。このとき、一対の基板のうちの一方の基板の表示領域には、TFTおよびTFTに接続された画素電極がマトリクス状に配置されている。液晶表示パネルにおけるTFTの半導体膜には、非晶質シリコン膜、微結晶シリコン膜、多結晶シリコン膜などのシリコン膜が多く用いられており、特に、工程の簡便さ、大面積対応の容易さの観点から、非晶質シリコン膜が主に用いられている。

また、従来の液晶表示パネルにおいて半導体膜として非晶質シリコン膜を用いたTFTには、ボトムゲート構造のものが多い。液晶表示パネルにおけるボトムゲート構造のTFTは、一般に、ゲート絶縁膜の上に半導体膜、ならびにソース電極およびドレイン電極を続けて形成し、ソース電極およびドレイン電極の一部分が半導体膜に乗り上げている。このような構造のTFTでは、半導体膜とソース電極およびドレイン電極との接続のために、半導体膜とこれらの電極の間にＰ（リン）などの不純物をドープしたシリコン膜（以下、コンタクト膜と呼ぶ。）を挿入する構成が採用されている。

ところで、ボトムゲート構造のTFTの形成方法では、たとえば、ソース電極およびドレイン電極を形成した後、これらの電極をマスクにしてコンタクト膜をエッチングし、ソース電極と半導体膜との間に介在する第１のコンタクト膜と、ドレイン電極と半導体膜との間に介在する第２のコンタクト膜とに分離している。このとき、コンタクト膜および半導体膜はともにシリコン膜であり、エッチング選択比がほとんどない。そのため、チャネルエッチ構造のTFTでは、コンタクト膜をエッチングするときに、エッチングで除去する部分の下にある半導体膜までエッチングされる。したがって、チャネルエッチ構造のTFTを形成するときには、コンタクト膜をエッチングするときのマージン（半導体膜のエッチング量）を考慮して、半導体膜を厚くする必要がある。

しかしながら、半導体膜を厚くすると、生産性が低下するだけでなく、TFTの寄生抵抗が大きくなり移動度特性が劣化するという問題がある。また、半導体膜を厚くすると、光吸収量が増加するため、光リーク電流が増加するという問題がある。

ボトムゲート構造のTFTにおける上記のような問題を解決する方法としては、たとえば、半導体膜とコンタクト膜との間のうちのチャネル部、すなわちコンタクト膜に対するエッチングで除去される部分に保護膜（チャネルプロテクト膜）を設ける方法がよく知られている。しかしながら、この方法では、たとえば、フォトリソグラフィーにより保護膜を形成する工程が増えるため、その分、生産性が低下する。

また、近年のボトムゲート構造のTFTの形成方法では、コンタクト膜をエッチングする代わりに、酸化して高抵抗化する方法が提案されている（たとえば、非特許文献１を参照）。この場合、エッチングが不要になるため、マージン（エッチング選択比）確保の問題がなくなり、半導体膜の薄膜化が可能となる。

K. Takechi, et al. , "Back Channel-Oxidized a-Si:H Thin Film Transistors", J. Appl. Phys. 84, 3993 (1998)

従来のボトムゲート構造のTFTを有するTFT液晶表示装置では、たとえば、半導体膜を厚くすることによりTFTの特性が劣化し、表示特性（表示品位）が劣化するという問題があった。

また、従来のボトムゲート構造のTFTを有するTFT液晶表示装置では、半導体膜とコンタクト膜との間に保護膜（チャネルプロテクト膜）を設けることによりTFTの特性の劣化を抑えることができるものの、生産性が低下するという別の問題が生じる。

また、非特許文献１には、7nmのコンタクト層をプラズマ酸化して高抵抗化する技術が開示されており、この酸化によりTFTのオフ電流を充分に低減できることが示されている。また、非特許文献１には、半導体膜（非晶質シリコン膜）の薄膜化が可能であることも示されている。

しかしながら、非特許文献１に開示されたコンタクト層の酸化プロセスでは、約15nmの厚さを酸化するのに約10分の時間を要している。すなわち、この酸化プロセス時間は、TFTの形成工程における他の工程に比べて長く、たとえば、TFT形成時のタクトタイム調整が困難になるという問題が生じる。したがって、非特許文献１に開示された酸化プロセスを液晶表示パネルの製造方法に適用した場合、たとえば、生産性が低下するなどの問題が生じる。

なお、上記のような問題は、ボトムゲート構造のTFTを有するTFT液晶表示装置（液晶表示パネル）に限らず、ボトムゲート構造のTFTを有する他の表示装置、たとえば、有機EL（Electro Luminescence）表示装置の表示パネルなどでも生じる。また、上記のような問題は、表示装置に限らず、ボトムゲート構造のTFTを有する種々の半導体装置や電子機器でも生じる。

本発明の目的は、たとえば、ボトムゲート構造のTFTを有する表示装置の生産性の低下を抑えるとともに、表示特性の劣化を抑えることが可能な技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。

本願において開示される発明のうち、代表的なものの概略を説明すれば、以下の通りである。

（１）複数の薄膜トランジスタが形成された基板を有する表示パネルを備え、前記薄膜トランジスタは、前記基板の上にゲート電極、ゲート絶縁膜、半導体膜の順に積層され、かつ、前記半導体膜の上にはソース電極の一部または全部およびドレイン電極の一部または全部がコンタクト膜を介して積層されており、前記コンタクト膜は、前記半導体膜上の全域に形成され、かつ、前記半導体膜と前記ソース電極との間に介在する部分および前記半導体膜と前記ドレイン電極との間に介在する部分を除いた部分が酸化されている表示装置であって、それぞれの前記コンタクト膜は、前記半導体膜と接している面の反対側が凹凸を有する曲面であり、かつ、最小膜厚が3nm以下、最大膜厚が4nm以上である表示装置。

（２）基板の上に複数の薄膜トランジスタを形成する工程を有し、当該工程は、前記基板の上にゲート電極およびゲート絶縁膜をこの順序で形成する第１の工程と、前記ゲート絶縁膜の上に、半導体膜およびコンタクト膜からなる積層膜を形成する第２の工程と、前記第２の工程の後、前記ゲート絶縁膜の上に、一部または全部が前記コンタクト膜上に延在するソース電極およびドレイン電極を形成する第３の工程と、前記第３の工程の後、前記コンタクト膜のうちの前記半導体膜と前記ソース電極との間に介在する部分および前記半導体膜と前記ドレイン電極との間に介在する部分を除いた部分を酸化する第４の工程とを有する表示装置の製造方法であって、前記第２の工程は、前記半導体膜を形成する工程の後であり、かつ、前記コンタクト膜を形成する工程の前に、前記半導体膜の表面をプラズマ処理をする工程を有し、前記コンタクト膜を形成する工程は、表面が凹凸を有する曲面になり、かつ、最小膜厚が3nm以下、最大膜厚が4nm以上になるように前記コンタクト膜を形成する表示装置の製造方法。

本発明によれば、たとえば、ボトムゲート構造のTFTを有する表示装置の生産性の低下を抑えるとともに、表示特性の劣化を抑えることができる。

本発明による実施例１のTFTの平面構成の一例を示す模式平面図である。 図１のＡ−Ａ’線の位置における断面構成の一例を示す模式断面図である。 図２に示したコンタクト膜の断面構成を拡大して示した模式断面図である。 コンタクト膜の酸化時間と酸化される厚さとの関係を示すグラフ図である。 TFTのＶ_g-Ｉ_d特性を示すグラフ図である。 半導体膜の膜厚と光リーク電流との関係の一例を示すグラフ図である。 半導体膜の成膜工程（Ｐ１）およびプラズマ処理工程（Ｐ２）を示す模式断面図である。 コンタクト膜の成膜工程（Ｐ３）およびエッチング工程（Ｐ４）を示す模式断面図である。 ソース電極およびドレイン電極の形成工程（Ｐ５）ならびにコンタクト膜の酸化工程（Ｐ６）を示す模式断面図である。 本発明による実施例２のTFTの平面構成の一例を示す模式平面図である。 図８のＢ−Ｂ’線の位置における断面構成の一例を示す模式断面図である。 ソース電極およびドレイン電極の形成に用いる金属膜の成膜工程（Ｐ７）ならびにその後のエッチング工程（Ｐ８）を示す模式断面図である。 エッチングレジストを薄くする工程（Ｐ９）およびその後のエッチング工程（Ｐ１０）を示す模式断面図である。 本発明による実施例３の液晶表示パネルにおける画素の平面構成の一例を示す模式平面図である。 図１１のＣ−Ｃ’線の位置における断面構成の一例を示す模式断面図である。 本発明による実施例４の有機EL表示パネルにおける主要部の断面構成の一例を示す模式断面図である。

以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。

図１乃至図３は、本発明による実施例１のTFTの概略構成を説明するための模式図である。
図１は、本発明による実施例１のTFTの平面構成の一例を示す模式平面図である。図２は、図１のＡ−Ａ’線の位置における断面構成の一例を示す模式断面図である。図３は、図２に示したコンタクト膜の断面構成を拡大して示した模式断面図である。

実施例１では、本発明に関わる表示装置において特徴となるTFT（薄膜トランジスタ）のみに着目し、その構成および製造方法について説明する。

実施例１のTFTは逆スタガ型（ボトムゲート構造）であり、たとえば、図１および図２に示すように、絶縁基板１の上にゲート電極２、ゲート絶縁膜として機能する第１の絶縁層３、およびチャネル形成用の半導体膜４がこの順に積層されている。また、半導体膜４の上の全域には、TFTにおいてドープ層（ドープ領域と呼ぶこともある。）として機能するコンタクト膜５が形成されている。

また、第１の絶縁層３の上には、ソース電極６ｓおよびドレイン電極６ｄも形成されている。このとき、ソース電極６ｓの一部分およびドレイン電極６ｄの一部分は、それぞれ、コンタクト膜５の上に延在している。

また、第１の絶縁層３の上には、半導体膜４およびコンタクト膜５、ならびにソース電極６ｓおよびドレイン電極６ｄを覆う（保護する）第２の絶縁層７が形成されている。

さて、コンタクト膜５は、たとえば、Ｐ（リン）などの不純物がドーピングされた半導体膜であり、前述のように、TFTにおいてドープ層として機能する。TFTでは、半導体膜４とソース電極６ｓとの間に介在するドープ層と、半導体膜４とドレイン電極６ｄとの間に介在するドープ層とが電気的に絶縁されている必要がある。これに対し、実施例１のTFTでは、前述のように、半導体膜４の上の全域にコンタクト膜５が形成されている。そのため、実施例１のTFTでは、図２および図３に示すように、コンタクト膜５のうちの、半導体膜４とソース電極６ｓとの間に介在する第１の領域５ｓおよび半導体膜４とドレイン電極６ｄとの間に介在する第２の領域５ｄを除く第３の領域５ｒを酸化して高抵抗化している。これにより、第１の領域５ｓと第２の領域５ｄとは電気的に絶縁された状態になり、ドープ層として機能する。

また、コンタクト膜５は、半導体膜４と接している面の反対側が凹凸を有する曲面になるように形成している。このとき、コンタクト膜５の最小膜厚Ｔ_minおよび最大膜厚Ｔ_maxは、以下のような理由から、最小膜厚Ｔ_minが3nm以下、最大膜厚Ｔ_maxが4nm以上になるようにする。

図４乃至図６は、実施例１のTFTにおけるコンタクト膜５の最小膜厚Ｔ_minおよび最大膜厚Ｔ_maxの根拠ならびにその効果を説明するためのグラフ図である。
図４は、コンタクト膜の酸化時間と酸化される厚さとの関係を示すグラフ図である。図５は、TFTのＶ_g-Ｉ_d特性を示すグラフ図である。図６は、半導体膜の膜厚と光リーク電流との関係の一例を示すグラフ図である。

コンタクト膜５の酸化は、たとえば、プラズマ酸化により行う。このとき、コンタクト膜の酸化時間と酸化された部分の厚さ（深さ）との関係は、たとえば、図４に示したような関係になる。なお、図４に示したグラフは、横軸が酸化時間ＯＸＴ（単位は任意）であり、縦軸が酸化された部分の厚さＤ_OX（nm）である。また、横軸におけるｔは任意の単位時間を意味する。

図４からわかるように、酸化させるコンタクト膜５の厚さが3nmを越えると酸化時間ＯＸＴに対して酸化速度が大幅に低下することがわかる。そのため、コンタクト膜５に対する酸化プロセスのスループットを向上させるためには、コンタクト膜５の膜厚を3nm以下とすることが望ましい。

しかしながら、ソース電極６ｓおよびドレイン電極６ｄには、たとえば、Ｃｒ（クロム）、Ｍｏ（モリブデン）、Ｗ（タングステン）などの金属あるいはそれらの合金が用いられる。そのため、コンタクト膜５として不純物をドープしたシリコン膜を用いた場合、これらの金属とコンタクト膜５との間には、金属シリサイドが形成される。したがって、コンタクト膜５が薄い場合は、たとえば、図５に示すように、金属シリサイドの影響によりTFTの特性が劣化する。なお、図５に示したグラフは、横軸がゲート電圧Ｖ_g（volt）であり、縦軸がドレイン電流Ｉ_d（Ａ）である。また、図５に示したグラフにおける縦軸は、対数軸である。また、図５に示したグラフにおいて、実線の曲線は、金属シリサイドの影響が無い良好な特性を示しており、点線の曲線はコンタクト膜５が薄いため金属シリサイドの影響により劣化した特性を示している。

すなわち、TFTにおいて良好な特性を得るためには、金属シリサイドの影響が出ない程度にコンタクト膜５を厚くする必要がある。

以上のようなことから、コンタクト膜５に対する酸化プロセスのスループットの向上と、特性の劣化の抑制とを両立させるには、実施例１のTFTのように、コンタクト膜５における半導体膜４と接している面の反対側の面を凹凸を有する曲面にして厚さを変動させればよいことを本願発明者らは見出した。

そこで、本願発明者らが、コンタクト膜５の最小膜厚Ｔ_minおよび最大膜厚Ｔ_maxの組み合わせとTFTの特性との関係を調べたところ、表１に示すような結果が得られた。

なお、表１における丸印は、図５に示した実線のような特性であった（すなわち金属シリサイドによる特性の劣化が観測されなかった）ことを示している。また、表１におけるバツ印は、図５に示した点線のような特性であった（すなわち金属シリサイドによる特性の劣化が観測された）ことを示している。

表１からわかるように、コンタクト膜５の最大膜厚Ｔ_maxを4nm以上にすれば、最小膜厚Ｔ_minが3nm以下であっても、TFTの特性の劣化を抑制できる。

すなわち、最小膜厚が3nm以下、最大膜厚が4nm以上となる凹凸構造を有するコンタクト膜５を形成することにより、酸化による高抵抗化のプロセス時間を短縮でき、また、良好な特性を示すTFTを製造することができる。このようなコンタクト膜５の形成方法については、後述する。

また、実施例１のTFTでは、コンタクト膜５をエッチングして第１の領域５ｓと第２の領域５ｄとに分離する工程が不要になるので、半導体膜４を薄膜化することが可能となる。そのため、実施例１のTFTでは、半導体膜４の薄膜化により移動度が向上するだけでなく、たとえば、光照射時のリーク電流（以下、光リーク電流と呼ぶ。）を低減することが可能となる。半導体膜４の厚さと光リーク電流との間は、たとえば、図６に示したような関係がある。なお、図６に示したグラフは、横軸が半導体膜４の膜厚Ｔ_AS（nm）であり、縦軸が光リーク電流Ｉ_OL（Ａ）である。また、図６のグラフにおける縦軸は、対数軸である。

図６からわかるように、半導体膜４の膜厚Ｔ_ASを100nm以下にしたときの光リーク電流Ｉ_OLは、膜厚Ｔ_ASが200nmの場合の1/10以下になる。そのため、実施例１のTFTを液晶表示パネルに設けるスイッチング素子（アクティブ素子と呼ぶこともある。）に適用した場合、たとえば、外光やバックライトからの光の影響による表示特性の劣化を回避することが可能となる。

図７（ａ）乃至図７（ｃ）は、実施例１のTFTの製造方法を説明するための模式図である。
図７（ａ）は、半導体膜の成膜工程（Ｐ１）およびプラズマ処理工程（Ｐ２）を示す模式断面図である。図７（ｂ）は、コンタクト膜の成膜工程（Ｐ３）およびエッチング工程（Ｐ４）を示す模式断面図である。図７（ｃ）は、ソース電極およびドレイン電極の形成工程（Ｐ５）ならびにコンタクト膜の酸化工程（Ｐ６）を示す模式断面図である。
なお、図７（ａ）乃至図７（ｃ）における各断面図は、図１に示したＡ−Ａ’線の位置で見た各工程での断面構成を示している。

実施例１のTFTを形成するときには、まず、図７（ａ）に示した工程（Ｐ１）のように、絶縁基板１の上に、ゲート電極２、第１の絶縁層３を形成し、第１の絶縁層３の上の全域に半導体膜４を形成する。絶縁基板１には、たとえば、ガラス基板などの透明であり、耐熱性が高いものを用いる。また、ゲート電極２は、たとえば、Ａｌ（アルミニウム）またはＣｕ（銅）などの金属膜をスパッタリング法などにより成膜した後、当該金属膜をエッチングして形成する。

また、第１の絶縁層３および半導体膜４は、たとえば、PECVD法などの成膜手法を用いて連続成膜して形成する。このとき、第１の絶縁層３は、たとえば、ＳｉＮ（窒化シリコン）膜、ＳｉＯ₂（酸化シリコン）膜などを成膜して形成する。ＳｉＮ膜の成膜には、PECVD法などを適用し、原料ガスとしてＳｉＨ₄、ＮＨ₃、Ｎ₂などを用いる。また、ＳｉＯ₂膜の成膜には、原料ガスとしてＳｉＨ₄、Ｎ₂Ｏ、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）などを用いる。またさらに、第１の絶縁層３は、これらの膜を積層して設けることも可能である。TFTのしきい値の安定性を考慮すると、第１の絶縁層３は、ＳｉＯ₂膜単層あるいはＳｉＯ₂膜を上層としたＳｉＮ膜との積層膜とすることが好ましい。

また、半導体膜４は、たとえば、微結晶Ｓｉ膜や非晶質Ｓｉ膜、あるいはそれらの積層膜などを成膜して形成する。微結晶Ｓｉ膜をPECVD法で成膜する際には、原料ガスとしてＳｉＨ₄とＨ₂の混合ガス、ＳｉＦ₄とＨ₂の混合ガス、ＳｉＨ₄とＳｉＦ₄とＨ₂の混合ガスなどを用いる。また、これらの原料ガスに、さらにＡｒ（アルゴン）やＨｅ（ヘリウム）などの希ガスを添加しても良い。

また、非晶質Ｓｉ膜をPECVD法で成膜する際も、原料ガスとしてＳｉＨ₄とＨ₂の混合ガス、ＳｉＦ₄とＨ₂の混合ガス、ＳｉＨ₄とＳｉＦ₄とＨ₂の混合ガスなどを用いる。また、これらの原料ガスに、さらにＡｒやＨｅなどの希ガスを添加しても良い。この場合、ＳｉＨ₄、ＳｉＦ₄、Ｈ₂や希ガスの流量を制御することにより非晶質Ｓｉ膜を成膜することが可能になる。

またこのとき、半導体膜４は、たとえば、膜厚が100nm以下になるように成膜する。

次に、図７（ａ）に示した工程（Ｐ２）のように、水素ガス、希ガスあるいはＰＨ₃を添加した希ガスのプラズマ８により半導体膜４の表面にプラズマ処理を施す。この工程（Ｐ２）はPECVD装置内で実施することができる。そのため、プラズマ処理の後、続けて、たとえば、図７（ｂ）に示した工程（Ｐ３）のように、Ｐ（リン）などの不純物をドープした微結晶Ｓｉ膜や非晶質Ｓｉ膜でなるコンタクト膜５を成膜して形成することができる。Ｐをドープした微結晶Ｓｉ膜や非晶質Ｓｉ膜をPECVD法で成膜する際は、ＳｉＨ₄やＳｉＦ₄などの原料ガスに、たとえば、ドーパント源となるＰＨ₃を添加したＨ₂や希ガスを混合して行う。

また、コンタクト膜５を形成するときには、半導体膜４の近傍における不純物の濃度が、表面（凹凸を有する曲面）側の濃度よりも高くなるようにする。このような構成にすることで、ソース電極およびドレイン電極の金属の拡散を不純物のゲッタリング効果により抑制することも可能となり、拡散係数の高い金属をソース電極およびドレイン電極に適用できる効果もある。

なお、コンタクト膜５にドーピングする不純物は、上記のＰ（リン）に限らず、一般のTFTにおいてドープ層に用いられている不純物のいずれかであればよい。TFTがｎチャネル導電型（ｎ型TFT）の場合の不純物としてはＰなどのＶ族の元素が挙げられ、TFTがｐチャネル導電型（ｐ型TFT）の場合の不純物としてはＢ（ボロン）などのIII族の元素が挙げられる。

従来のTFTの製造方法においてコンタクト膜５をPECVD法で成膜するときには、通常、膜厚が概ね均一になり表面が平坦になる。しかしながら、下地となる半導体膜４の表面に上記のプラズマ処理が施されていると、コンタクト膜５は不均一な成長をし、図７（ｂ）に示した工程（Ｐ３）のように、表面が凹凸を有する曲面になる。なお、工程（Ｐ３）に示した断面では、コンタクト層５における表面の凹凸が規則性（周期性）を有する形状になっているが、これに限らず、凹凸が不規則になることもある。

また、コンタクト膜５をPECVD法で成膜するときには、前述のように、最小膜厚Ｔ_minが3nm以下、最大膜厚Ｔ_maxが4nm以上になるようにする。この条件を満たすような膜を形成するには、たとえば、Ｈｅガスを導入して30秒間プラズマ処理をし、その後ＳｉＨ₄、ＰＨ₃およびＨ₂ガスなどを導入して成膜する。

次に、フォトリソグラフィーを利用したエッチングにより、図７（ｂ）に示した工程（Ｐ４）のように、半導体膜４およびコンタクト膜５を島状に加工する。このとき、コンタクト膜５は、半導体膜４の上の全域に残っており、かつ、全ての領域が低抵抗でありドープ層として機能させることが可能な状態である。

次に、図７（ｃ）に示した工程（Ｐ５）のように、第１の絶縁層３の上にソース電極６ｓおよびドレイン電極６ｄを形成する。ソース電極６ｓおよびドレイン電極６ｄは、たとえば、Ｃｒ（クロム）、Ｍｏ（モリブデン）、Ｗ（タングステン）などの金属あるいはそれらの合金でなる金属膜をスパッタリング法により成膜した後、当該金属膜をエッチングして形成する。また、ソース電極６ｓおよびドレイン電極６ｄは、それぞれ、一部分がコンタクト膜５の上に延在し、残りの部分が半導体膜４およびコンタクト膜５が形成された領域の外側に延在するように形成する。

次に、図７（ｃ）に示した工程（Ｐ６）のように、たとえば、Ｏ₂プラズマ９によりコンタクト膜５のうちの第３の領域５ｒのみを酸化し、高抵抗化する。このとき、コンタクト膜５の最小膜厚Ｔ_minが3nm以下であると、コンタクト膜５に対する酸化処理は、たとえば、1分程度で行うことができる。またこのとき、コンタクト膜５の第３の領域５ｒに最大膜厚Ｔ_maxの部分があると、その部分は、半導体膜４との界面の近傍が酸化されないことがある。しかしながら、第３の領域５ｒにある最小膜厚Ｔ_minの部分が完全に酸化されていれば、酸化プロセス後の第３の領域５ｒを高抵抗な絶縁領域と見なすことができ、第１の領域５ｓと第２の領域５ｄとを電気的に分離することができる。

なお、コンタクト膜５の第３の領域５ｒの酸化は、たとえば、光酸化あるいはオゾン水酸化などで行ってもよい。

また、工程（Ｐ６）では、コンタクト層５の上のみにＯ₂プラズマ９が照射されているが、実際には他の領域にも照射されており、たとえば、第１の絶縁層３の露出面も酸化される。しかしながら、第１の絶縁層３は、もともと高抵抗な絶縁体であるため、露出面が酸化されてもTFTの特性などには影響しない。

その後、図示は省略するが、第２の絶縁層７を形成すると、図２に示したような断面構成のTFTが得られる。第２の絶縁層７は、たとえば、第１の絶縁層３と同様のＳｉＮ膜やＳｉＯ₂膜などを成膜して形成すればよい。

また、第２の絶縁層７の上には、たとえば、ゲート電極２、ソース電極６ｓ、ドレイン電極６ｄなどに接続する配線（導電パターン）を形成することが可能であり、その場合は、たとえば、第２の絶縁層７にスルーホール（コンタクトホール）を形成した後、導電膜の成膜およびエッチングを行って所望の配線を形成すればよい。

実施例１のTFTの製造方法では、最小膜厚Ｔ_minが3nm以下、最大膜厚Ｔ_maxが4nm以上のコンタクト膜５を形成することで、コンタクト膜５に対する酸化処理に要する時間を大幅に短縮することができる。また、最小膜厚Ｔ_minが3nm以下、最大膜厚Ｔ_maxが4nm以上のコンタクト膜５は、第１の絶縁層３、半導体膜４、およびコンタクト膜５を連続成膜する一連の工程における半導体膜４を成膜する工程とコンタクト膜５を成膜する工程との間に半導体膜４の表面にプラズマ処理を施す工程を付加するだけで形成することができる。このプラズマ処理を施す工程は、半導体膜４やコンタクト膜５の形成に用いるPECVD装置により行うことができ、所要時間もおよそ1分以内である。そのため、実施例１のTFTは、当該TFTを有する表示装置などの生産性の低下を抑えることができる。

以上説明したように、実施例１のTFTは、当該TFTを有する表示装置などの生産性の低下を抑えるとともに、特性の劣化を抑えることができる。

図８および図９は、本発明による実施例２のTFTの概略構成を説明するための模式図である。
図８は、本発明による実施例２のTFTの平面構成の一例を示す模式平面図である。図９は、図８のＢ−Ｂ’線の位置における断面構成の一例を示す模式断面図である。

実施例２のTFTは、実施例１と同様の逆スタガ型である。実施例２のTFTにおいて、実施例１と異なる点は、たとえば、図８および図９に示すように、ソース電極６ｓおよびドレイン電極６ｄの全体が、コンタクト膜５の上に形成されている点である。すなわち、実施例２のTFTにおける半導体膜４やコンタクト膜５の構成は、実施例１で説明したとおりである。したがって、実施例２では、TFTの構成に関する詳細な説明は省略する。

図１０（ａ）および図１０（ｂ）は、実施例２のTFTの製造方法を説明するための模式図である。
図１０（ａ）は、ソース電極およびドレイン電極の形成に用いる金属膜の成膜工程（Ｐ７）ならびにその後のエッチング工程（Ｐ８）を示す模式断面図である。図１０（ｂ）は、エッチングレジストを薄くする工程（Ｐ９）およびその後のエッチング工程（Ｐ１０）を示す模式断面図である。
なお、図１０（ａ）および図１０（ｂ）における各断面図は、図８に示したＢ−Ｂ’線の位置で見た各工程での断面構成を示している。

実施例２のTFTを形成するときには、まず、ゲート電極２を形成し、その後、第１の絶縁層３、半導体膜４、およびコンタクト膜５を連続成膜して形成する。ここまでの手順は、実施例１で説明した通りの手順でよい。

次に、図１０（ａ）に示した工程（Ｐ７）のように、コンタクト膜５の上に、ソース電極６ｓおよびドレイン電極６ｄの形成に用いる金属膜６を形成する。金属膜６は、たとえば、Ｃｒ、Ｍｏ、Ｗなどの金属あるいはそれらの合金をスパッタリング法により成膜して形成する。

次に、図１０（ａ）に示した工程（Ｐ８）のように、金属膜６の上にエッチングレジスト１０を形成し、金属膜６、ならびにコンタクト膜５および半導体膜４を連続してエッチングする。このとき、コンタクト膜５の上に残る金属膜６は、まだソース電極６ｓとドレイン電極６ｄとに分離されていない。

またこのとき、エッチングレジスト１０は、たとえば、図１０（ａ）に示した工程（Ｐ８）のように、コンタクト膜５の上に残る金属膜６のうちのソース電極６ｓおよびドレイン電極６ｄとして残す部分の厚さが、当該金属膜６をソース電極６ｓおよびドレイン電極６ｄに分離するために除去する部分よりも厚くなるように形成する。

エッチングレジスト１０は、フォトリソグラフィーにより形成する。このとき、エッチングレジスト１０の厚さを２段階にするには、たとえば、ハーフトーンマスクなどを用いた露光を実施すればよい。

次に、たとえば、図１０（ｂ）に示した工程（Ｐ９）のように、Ｏ₂アッシングなどでエッチングレジスト１０を薄くしていき、金属膜６のうちのチャネル部の上の部分、すなわちソース電極６ｓとドレイン電極６ｄとに分離するために除去する部分を露出させる。

次に、たとえば、図１０（ｂ）に示した工程（Ｐ１０）のように、残ったエッチングレジスト１０をマスクにして金属膜６をエッチングし、ソース電極６ｓおよびドレイン電極６ｄを形成する。

その後は、実施例１で説明したように、コンタクト膜５のうちの露出した第３の領域５ｒを酸化し、続けて第２の絶縁層７を形成すれば、図９に示したような断面構成のTFTが得られる。

また、第２の絶縁層７の上には、たとえば、ゲート電極２、ソース電極６ｓ、ドレイン電極６ｄなどに接続する配線（導電パターン）を形成することが可能であり、その場合は、たとえば、第２の絶縁層７にスルーホール（コンタクトホール）を形成した後、導電膜の成膜およびエッチングを行って所望の配線を形成すればよい。

実施例２のTFTは、実施例１と同様、コンタクト膜５の表面が凹凸を有する曲面であり、かつ、最小膜厚Ｔ_minが3nm以下、最大膜厚Ｔ_maxが4nm以上である。また、コンタクト膜５のうちの、TFTにおいてドープ層として機能する第１の領域５ｓおよび第２の領域５ｄを除いた第３の領域５ｒは酸化して高抵抗化している。そのため、実施例２のTFTにおいても、半導体膜４の膜厚を100nm以下にすることができる。したがって、実施例２のTFTが、実施例１のTFTと同じ効果を奏することはもちろんである。

また、実施例２のTFTの製造方法では、ハーフトーンマスクなどを用いた露光技術により形成された１つのエッチングレジスト１０を利用して、半導体膜４およびコンタクト膜５のエッチングと、金属膜６のエッチングを行う。そのため、実施例１の製造方法に比べて、エッチングレジストを形成するためのフォトリソグラフィー工程が１回少なくなる。したがって、実施例２のTFTの製造方法は、実施例１の製造方法に比べて製造コストの低減が期待できる。

また、実施例２のTFTにおける半導体膜４は、図９に示したように、ゲート電極２の外側にはみ出した状態になる。また、半導体膜４のうちのゲート電極２の外側にはみ出した部分は、コンタクト膜５を介してソース電極６ｓまたはドレイン電極６ｄと接続している。そのため、実施例２のような構成のTFTでは、絶縁基板１側から光が当たることにより光リーク電流が発生する。しかしながら、実施例２のTFTにおける半導体膜４は前述のように100nm以下にすることができるので、図６に示したように、発生する光リーク電流Ｉ_OLは、従来のTFTにおける一般的な半導体膜４の膜厚（200nm程度）の場合に比べて非常に小さい。そのため、実施例２のTFTは、たとえば、当該TFTを有する液晶表示装置における表示特性の劣化を抑えることができる。

以上説明したように、実施例２のTFTは、当該TFTを有する表示装置などの生産性の低下を抑えるとともに、特性の劣化を抑えることができる。

図１１および図１２は、本発明による実施例３の液晶表示パネルの概略構成の一例を説明するための模式図である。
図１１は、本発明による実施例３の液晶表示パネルにおける画素の平面構成の一例を示す模式平面図である。図１２は、図１１のＣ−Ｃ’線の位置における断面構成の一例を示す模式断面図である。

実施例１および実施例２のTFTは、従来の逆スタガ型（ボトムゲート構造）のTFTを有する種々の半導体装置や電子装置に適用可能であるが、特に、TFT液晶表示装置などの表示装置の表示パネルへの適用が望まれる。そこで、実施例３では、実施例１のTFTを適用した液晶表示パネルの構成の一例を説明する。

液晶表示パネルは、一対の基板の間に液晶層が挟持された表示パネルであり、一対の基板のうちの一方の基板には、TFTおよび画素電極がマトリクス状に配置されている。

TFTおよび画素電極がマトリクス状に配置されている基板は、TFT基板などと呼ばれており、たとえば、図１１および図１２に示したような構成になっている。

絶縁基板１はガラス基板などの透明な基板であり、表面にはゲート電極２として機能する走査信号線ＧＬおよび保持容量線１１と、それらを覆う第１の絶縁層３が形成されている。また、第１の絶縁層３の上には、半導体膜４およびコンタクト膜５、ならびにドレイン電極６ｄとして機能する映像信号線ＤＬおよびソース電極６ｓと、それらを覆う第２の絶縁層７が形成されている。また、第２の絶縁層７の上には、画素電極１２と、画素電極１２を覆う配向膜１３が形成されている。このとき、当該画素電極１２は、第２の絶縁層７に形成されたスルーホール（コンタクトホール）を介してソース電極６ｓに接続している。

なお、液晶表示パネルにおけるTFTのソース電極６ｓとドレイン電極６ｄとの関係は、バイアスの方向、すなわちTFTがオンになったときの映像信号線ＤＬの電位と画素電極１２の電位との関係によって入れ替わる。

また、一対の基板のうちの他方の基板は、対向基板またはCF基板などと呼ばれており、たとえば、図１２に示すように、絶縁基板１４、ブラックマトリクス１５、カラーフィルタ１６、平坦化膜１７、共通電極１８、および配向膜１９を有する。また、対向基板には、たとえば、各画素における液晶層２０の厚さ（セルギャップ）を均一にするための柱状スペーサが設けられていることもある。

また、透過型の液晶表示パネルの場合は、たとえば、図１２に示したように、TFT基板、液晶層２０、および対向基板を挟んで配置される一対の偏光板２１，２２を有する。

このような構成の液晶表示パネルでは、走査信号線ＧＬに加えられた走査信号によりTFTがオンになっている期間に、映像信号線ＤＬに加えられている映像信号（階調電圧）がTFTを介して画素電極１２に書き込まれる。また、共通電極１８には、常に所定の電位の電圧が印加されている。そのため、画素電極１２と共通電極１８との間に電位差が生じると、液晶層２０の厚さ方向の電界Ｅ（いわゆる縦電界）が液晶層２０に加わり、液晶層２０の配向状態が変化する。

このとき、TFTの特性が劣化していると、たとえば、映像信号線ＤＬに加えられている映像信号（階調電圧）の画素電極１２への書き込みが不十分になり、表示特性が劣化するという問題が発生する。

これに対し、液晶表示パネルに用いるTFTを、たとえば、実施例１の構成にすると、前述のように、移動度特性の劣化などを抑制することができ、表示特性の劣化を抑えることができる。

つまり、液晶表示パネルの各画素に配置するTFT（アクティブ素子）として、実施例１または実施例２のTFTを用いれば、従来のものに比べて電圧書込み特性が良好なため、たとえば、色再現性などに優れた画像を表示することが可能となる。

またさらに、実施例１および実施例２のTFTの製造方法は、前述のように、生産性の低下が抑えられており、効率よくTFTを製造することができる。そのため、液晶表示パネルの各画素に配置するTFT（アクティブ素子）として、実施例１または実施例２のTFTを用いた場合、表示特性の高い液晶表示パネル（液晶表示装置）を低コストで製造することができる。

以上説明したように、実施例３の液晶表示パネルを有する液晶表示装置は、生産性の低下を抑えるとともに、表示特性の劣化を抑えることができる。

なお、図１１および図１２は、ボトムゲート構造のTFTを用いた液晶表示パネルにおける一画素の構成の一例である。すなわち、実施例１および実施例２のTFTは、ボトムゲート構造のTFTを用いた液晶表示パネルであれば、図１１および図１２に示したような画素の構成に限らず、さまざまな画素の構成のものに適用可能である。

図１３は、本発明による実施例４の有機EL表示パネルにおける主要部の断面構成の一例を示す模式断面図である。

実施例１および実施例２のTFTは、実施例３で挙げた液晶表示パネルに限らず、たとえば、アクティブマトリクス方式の有機EL表示パネルにおけるTFTにも適用できる。そこで、実施例４では、実施例１のTFTを適用した有機EL表示パネルの構成の一例を説明する。

有機EL表示パネルは、たとえば、図１３に示すように、絶縁基板１の上に形成されたTFTのソース電極６ｓに画素電極１２が接続している。画素電極１２は、第２の絶縁層７の上に形成されており、第２の絶縁層７に形成されたスルーホール（コンタクトホール）によりソース電極６ｓと接続している。

また、画素電極１２の上には、第１の電荷輸送層２３、発光層２４、第２の電荷輸送層２５、および上部電極２６がこの順番で積層されている。また、第２の絶縁層７の上には、画素電極１２、発光層２４、上部電極２６などからなる有機EL発光素子を保護する第３の絶縁層２７が形成されている。

このような構成の有機EL表示パネルを製造するときには、まず、実施例１で説明した手順に沿って、絶縁基板１の上に第２の絶縁層７までを形成する。

次に、第２の絶縁層７にスルーホールを形成し、ソース電極６ｓと接続される画素電極１２を形成する。画素電極１２は、導電膜をエッチングして形成するが、発光した光の取り出し方法により、使用する導電材料が異なる。発光層２４で発した光を絶縁基板１側から取り出す場合、画素電極１２は、たとえば、ＩＴＯなどの透明な導電膜をエッチングして形成する。また、発光層２４で発した光を絶縁基板１とは反対側から取り出す場合、画素電極１２は、たとえば、アルミニウムなどの光反射率が高い金属膜をエッチングして形成する。

次に、第１の電荷輸送層２３、発光層２４、および第２の電荷輸送層２５を蒸着法により形成し、さらに上部電極２６を形成する。第１の電荷輸送層２３、発光層２４、および第２の電荷輸送層２５の形成方法は、種々の方法が知られている。そのため、本明細書では、第１の電荷輸送層２３、発光層２４、および第２の電荷輸送層２５の形成方法に関する詳細な説明を省略する。また、上部電極２６は、画素電極１２と同様に、発光層２４で発した光の取り出し方法により使用する導電材料が異なる。

次に、たとえば、第３の絶縁層２７としてＳｉＮ膜をCat-CVDなどを用いて形成すると、図１３に示したような構成の有機EL表示パネルが得られる。

実施例４の有機EL表示パネルは、画素電極１２、発光層２４、および上部電極２６などからなる有機EL発光素子、ならびに有機EL発光素子の画素電極１２と電気的に接続されたスイッチング素子（TFT）が絶縁基板１の上にマトリクス状に配置されている。またこのとき、絶縁基板１の上には、たとえば、赤色系の光を発する発光素子を有する画素、緑色系の光を発する発光素子を有する画素、および青色系の光を発する発光素子を有する画素の３つの画素を１つの組とし、この組がマトリクス状に配置されている。このような有機EL表示パネルのスイッチング素子（TFT）に実施例１のTFTを適用したことにより、高画質な表示特性が示された。

以上説明したように、実施例４の有機EL表示パネルを有する液晶表示装置は、生産性の低下を抑えるとともに、表示特性の劣化を抑えることができる。

なお、図１３は、ボトムゲート構造のTFTを用いた有機EL表示パネルにおける断面構成の一例である。すなわち、実施例１および実施例２のTFTは、ボトムゲート構造のTFTを用いた有機EL表示パネルであれば、図１３に示したような画素の構成に限らず、さまざまな画素の構成のものに適用可能である。

以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。

たとえば、前記実施例では、半導体膜４の上の全域にコンタクト膜５が形成されている場合を挙げたが、これに限らず、半導体膜４の上にコンタクト膜５が形成されていない部分があってもよいことはもちろんである。本発明に係るTFTは、コンタクト層５が、ドープ層として機能する第１の領域５ｓと第２の領域５ｄとが、酸化により高抵抗化した第３の領域５ｒで電気的に絶縁されていればよい。そのため、半導体膜４およびコンタクト膜５を島状にする手順は適宜変更可能である。しかしながら、生産性を考慮すると、実施例１および実施例２で説明したように、半導体膜４およびコンタクト膜５を続けて成膜し、まとめてエッチングするのが望ましい。

また、前記実施例では、半導体膜４の一例として、非晶質シリコン膜や微結晶シリコン膜などのシリコン膜を挙げている。しかしながら、半導体膜４は、シリコン膜に限らず、たとえば、酸化物半導体膜などのシリコンとは異なる半導体材料でなる膜であってもよいことはもちろんである。半導体膜４として用いることが可能な酸化物半導体としては、たとえば、ＺｎＯやＩＧＺＯ（ＩｎＧａＺｎＯ）などが挙げられる。また、これらの酸化物半導体でなる半導体膜４は、たとえば、スパッタリング法で形成すればよい。

半導体膜４として上記の酸化物半導体膜を用いたTFTでは、前記実施例で説明したような金属シリサイドの影響による特性の劣化に加え、たとえば、半導体膜４のバックチャネル部の酸化によるオフ電流を低減することもできる。また、TFTを形成する過程で、酸化物半導体膜をコンタクト膜５により保護することができ、たとえば、エッチングレジストを剥離する際などのウェットプロセスによる酸化物半導体膜の特性の劣化を回避することもできる。

前記実施例で説明したTFTにおいて劣化を抑えることができる特性は、液晶表示パネルなどの表示パネルにおける表示特性と関係があるものの、表示特性のみと関係しているわけではない。そのため、実施例１および実施例２のTFTは、表示装置（表示パネル）に限らず、逆スタガ型（ボトムゲート構造）のTFTを有する種々の半導体装置や電子装置に適用可能である。

１，１４ 絶縁基板
２ ゲート電極
３ 第１の絶縁層
４ 半導体膜
５ コンタクト膜
５ｓ （コンタクト膜５の）第１の領域
５ｄ （コンタクト膜５の）第２の領域
５ｒ （コンタクト膜５の）第３の領域
６ 金属膜
６ｓ ソース電極
６ｄ ドレイン電極
７ 第２の絶縁層
８，９ プラズマ
１０ エッチングレジスト
１１ 保持容量線
１２ 画素電極
１３，１９ 配向膜
１５ ブラックマトリクス
１６ カラーフィルタ
１７ 平坦化膜
１８ 共通電極
２０ 液晶層
２１，２２ 偏光板
２３ 第１の電荷輸送層
２４ 発光層
２５ 第２の電荷輸送層
２６ 上部電極
２７ 第３の絶縁層

Claims (5)

1. 複数の薄膜トランジスタが形成された基板を有する表示パネルを備え、
   前記薄膜トランジスタは、前記基板の上にゲート電極、ゲート絶縁膜、半導体膜の順に積層され、かつ、前記半導体膜の上にはソース電極の一部または全部およびドレイン電極の一部または全部がコンタクト膜を介して積層されており、
   前記コンタクト膜は、前記半導体膜と前記ソース電極との間に介在する部分および前記半導体膜と前記ドレイン電極との間に介在する部分を除いた部分が酸化されている表示装置であって、
   それぞれの前記コンタクト膜は、前記半導体膜と接している面の反対側が凹凸を有する曲面であり、かつ、最小膜厚が3nm以下、最大膜厚が4nm以上であり、
   前記コンタクト膜は、不純物が添加されたシリコン膜であり、
   前記半導体膜側の前記不純物の濃度が、前記ソース電極側および前記ドレイン電極側の前記不純物の濃度よりも高いことを特徴とする表示装置。
2. 基板の上に複数の薄膜トランジスタを形成する工程を有し、
   当該工程は、前記基板の上にゲート電極およびゲート絶縁膜をこの順序で形成する第１の工程と、
   前記ゲート絶縁膜の上に、半導体膜およびコンタクト膜からなる積層膜を形成する第２の工程と、
   前記第２の工程の後、前記ゲート絶縁膜の上に、一部または全部が前記コンタクト膜上に延在するソース電極およびドレイン電極を形成する第３の工程と、
   前記第３の工程の後、前記コンタクト膜のうちの前記半導体膜と前記ソース電極との間に介在する部分および前記半導体膜と前記ドレイン電極との間に介在する部分を除いた部分を酸化する第４の工程とを有する表示装置の製造方法であって、
   前記第２の工程は、前記半導体膜を形成する工程の後であり、かつ、前記コンタクト膜を形成する工程の前に、前記半導体膜の表面にプラズマ処理をする工程を有し、
   前記コンタクト膜を形成する工程は、表面が凹凸を有する曲面になり、かつ、最小膜厚が3nm以下、最大膜厚が4nm以上になるように前記コンタクト膜を形成する表示装置の製造方法。
3. 前記第２の工程は、前記基板の上に前記半導体膜および前記コンタクト膜を形成した後、当該半導体膜および前記コンタクト膜をエッチングする工程を有することを特徴とする請求項２に記載の表示装置の製造方法。
4. 前記第２の工程は、前記基板の上に前記半導体膜および前記コンタクト膜を形成し、
   前記第３の工程は、前記コンタクト膜の上に導電膜を形成する工程と、
   前記導電膜、ならびに前記コンタクト膜および前記半導体膜を続けてエッチングした後、前記コンタクト膜の上に残った前記導電膜をエッチングして前記ソース電極と前記ドレイン電極とに分離する工程とを有することを特徴とする請求項２に記載の表示装置の製造方法。
5. 前記第４の工程の後、前記基板の上に絶縁層を形成する第５の工程と、
   前記第５の工程の後、前記絶縁層にスルーホールを形成して、当該絶縁層の上に前記ソース電極または前記ドレイン電極と接続される導電パターンを形成する第６の工程を有することを特徴とする請求項２に記載の表示装置の製造方法。

Images