[go: up one dir, main page]

JP5515431B2 - 半導体発光素子、その電極並びに製造方法及びランプ - Google Patents

半導体発光素子、その電極並びに製造方法及びランプ Download PDF

Info

Publication number
JP5515431B2
JP5515431B2 JP2009133177A JP2009133177A JP5515431B2 JP 5515431 B2 JP5515431 B2 JP 5515431B2 JP 2009133177 A JP2009133177 A JP 2009133177A JP 2009133177 A JP2009133177 A JP 2009133177A JP 5515431 B2 JP5515431 B2 JP 5515431B2
Authority
JP
Japan
Prior art keywords
layer
electrode
bonding
light emitting
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009133177A
Other languages
English (en)
Other versions
JP2010028100A (ja
Inventor
大介 平岩
健彦 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2009133177A priority Critical patent/JP5515431B2/ja
Priority to PCT/JP2009/060926 priority patent/WO2009154191A1/ja
Priority to US12/999,530 priority patent/US8569735B2/en
Priority to CN200980131958.1A priority patent/CN102124574B/zh
Priority to TW098120108A priority patent/TWI412159B/zh
Publication of JP2010028100A publication Critical patent/JP2010028100A/ja
Application granted granted Critical
Publication of JP5515431B2 publication Critical patent/JP5515431B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明は、半導体発光素子、その電極並びに製造方法及びランプに関するものであり、特に、接合性および耐食性を向上させた電極を備えた半導体発光素子、その電極並びに製造方法及びランプに関するものである。
近年、短波長光発光素子用の半導体材料として、ＧａＮ系化合物半導体が注目を集めている。ＧａＮ系化合物半導体は、サファイア単結晶を始めとして、種々の酸化物やＩＩＩ−Ｖ族化合物を基板として、その上に有機金属気相化学反応法（ＭＯＣＶＤ法）や分子線エピタキシー法（ＭＢＥ法）等の薄膜形成手段によって形成される。
ＧａＮ系化合物半導体からなる薄膜は、薄膜の面内方向への電流拡散が小さいという特性がある。さらに、ｐ型のＧａＮ系化合物半導体は、ｎ型のＧａＮ系化合物半導体に比べて抵抗率が高いという特性がある。そのため、ｐ型の半導体層の表面に、金属からなるｐ型電極を積層しただけではｐ型半導体層の面内方向への電流の広がりがほとんど無い。
このようなＧａＮ系化合物半導体を用いた半導体発光素子では、ｎ型半導体層、発光層、ｐ型半導体層からなるＬＥＤ構造を有する積層半導体層を形成し、最上部のｐ型半導体層にｐ型電極を形成した場合、発光層のうちｐ型電極の直下に位置する部分しか発光しない。そのため、ｐ型電極の直下で発生した発光を半導体発光素子の外部に取り出すためには、ｐ型電極に透光性を持たせることにより、ｐ型電極に対して発光を透過させて取り出す必要がある。
ｐ型電極に透光性を持たせる方法としては、透光性を有するＩＴＯ等の導電性の金属酸化物を用いるか、数１０ｎｍ程度の金属薄膜を用いる方法が知られている。
たとえば、特許文献１には、数１０ｎｍ程度の金属薄膜を用いる方法が開示されており、ｐ型電極としてｐ型半導体層上にＮｉとＡｕを各々数１０ｎｍ程度積層させた後、酸素雰囲気下で加熱して合金化処理を行い、ｐ型半導体層の低抵抗化の促進および透光性とオーミック性を有したｐ型電極の形成を同時に行なうことが提案されている。
しかし、ＩＴＯ等の金属酸化物からなる透光性電極や、数１０ｎｍ程度の金属薄膜からなるオーミック電極は、電極自体の強度が低いため、これら電極自体をボンディングパッド電極として用いることが難しいという問題があった。
電極自体の強度を向上させるために、ＩＴＯ等の金属酸化物からなる透光性電極や、数１０ｎｍ程度の金属薄膜からなるオーミック電極などのｐ型電極上に、ある程度の厚みを持ったボンディング用のパッド電極を配置したものが用いられてきた。
しかし、このボンディングパッド電極はある程度の厚みを持った金属材料であるために透光性がなく、透光性のｐ型電極を透過した発光を遮り、結果的に発光の一部を発光素子の外部に取り出せないという問題が発生している。
この問題を解消するために、たとえば、特許文献２には、Ａｇ、Ａｌ等の反射膜からなるボンディングパッド電極をｐ型電極上に積層する方法が開示されている。これにより、ｐ型電極を透過した発光がボンディングパッド電極によって発光素子内に反射させ、この反射光をボンディングパッド電極の形成領域以外の箇所から発光素子の外部に取り出すことが可能となった。
しかし、ｐ型電極としてＩＴＯ等の金属酸化物等を用い、ボンディングパッド電極としてＡｇ、Ａｌ等の反射膜を用いた場合には、ボンディングパッド電極に対してボンディングワイヤ等を接合しようとすると、ボンディングワイヤ接合時の引張応力にボンディングパッド電極が耐えられず、パッド電極が剥がれてしまう場合があった。
特許第２８０３７４２号公報 特開２００６−６６９０３号公報
本発明は、上記事情を鑑みてなされたもので、接合性および耐食性を向上させた電極を備えた半導体発光素子、その製造方法およびランプを提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。すなわち、
（１） 基板と、前記基板上に形成されてなる発光層を含む積層半導体層と、前記積層半導体層の上面に形成された一方の電極と、前記積層半導体層の一部が切り欠けられてなる半導体層露出面上に形成された他方の電極と、を具備する半導体発光素子であって、前記一方の電極または前記他方の電極の少なくともいずれか一方が、接合層と前記接合層を平面視したときの輪郭線を形づくる境界部の上を完全に覆うように形成されたボンディングパッド電極とからなり、前記ボンディングパッド電極の最大厚みが、前記接合層の最大厚みに比べて厚く形成され、かつ、１または２以上の層からなり、前記接合層および前記ボンディングパッド電極の外周部にそれぞれ、外周側に向けて膜厚が漸次薄くなるような傾斜面が形成されていることを特徴とする半導体発光素子。
（２） 前記接合層が、Ａｌ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｏ、Ｚｎ、Ｇｅ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｒｈ、Ｉｒ、Ｎｉからなる群より選ばれた少なくとも一種の元素からなるものであり、最大厚みが１０Å以上１０００Å以下の範囲の薄膜であることを特徴とする（１）に記載の半導体発光素子。
（３） 前記ボンディングパッド電極が、Ａｕ、Ａｌまたはこれらの金属の何れかを含む合金からなるボンディング層からなり、前記ボンディング層の最大厚みが５０ｎｍ以上２０００ｎｍ以下の範囲の薄膜であることを特徴とする（１）または（２）に記載の半導体発光素子。
（４） 前記ボンディングパッド電極が、前記接合層を覆うように形成された金属反射層と、前記金属反射層を覆うように形成されたボンディング層とからなり、前記金属反射層が、Ａｇ、Ａｌ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｔｉのうちの何れかまたはこれら金属の何れかを含む合金からなるものであり、最大厚みが２０ｎｍ以上３０００ｎｍ以下の範囲の薄膜であることを特徴とする（１）〜（３）のいずれかに記載の半導体発光素子。
（５） 前記一方の電極と前記積層半導体層の上面との間または前記他方の電極と前記半導体層露出面との間に透光性電極が形成されており、前記透光性電極が、Ｉｎ、Ｚｎ、Ａｌ、Ｇａ、Ｔｉ、Ｂｉ、Ｍｇ、Ｗ、Ｃｅ、Ｓｎ、Ｎｉのいずれか一種を含む導電性の酸化物、硫化亜鉛または硫化クロムのうちいずれか一種からなる群より選ばれる透光性の導電性材料から構成されることを特徴とする（１）〜（４）のいずれかに記載の半導体発光素子。
（６） 前記積層半導体層が、前記基板側からｎ型半導体層、発光層、ｐ型半導体層の順に積層されてなり、前記発光層が多重量子井戸構造であることを特徴とする（１）〜（５）のいずれかに記載の半導体発光素子。
（７） 前記積層半導体層が、窒化ガリウム系半導体を主体として構成されていることを特徴とする（１）〜（６）のいずれかに記載の半導体発光素子。
（８） （１）〜（７）のいずれかに記載の半導体発光素子と、前記半導体発光素子が配置されるとともに前記半導体発光素子の一方の電極とワイヤボンディングされる第１フレームと、前記半導体発光素子の他方の電極とワイヤボンディングされる第２フレームと、前記半導体発光素子を取り囲んで形成されるモールドと、を備えたことを特徴とするランプ。
（９） 基板と、前記基板上に形成されてなる発光層を含む積層半導体層と、前記積層半導体層の上面に形成された一方の電極と、前記積層半導体層の一部が切り欠けられてなる半導体層露出面上に形成された他方の電極と、を具備する半導体発光素子用の電極であって、前記一方の電極または前記他方の電極の少なくともいずれか一方が、接合層と前記接合層を平面視したときの輪郭線を形づくる境界部の上を完全に覆うように形成されたボンディングパッド電極とからなり、前記ボンディングパッド電極の最大厚みが、前記接合層の最大厚みに比べて厚く形成され、かつ、１または２以上の層からなり、前記接合層および前記ボンディングパッド電極の外周部にそれぞれ、外周側に向けて膜厚が漸次薄くなるような傾斜面が形成されていることを特徴とする半導体発光素子用の電極。
（１０） 前記接合層が、Ａｌ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｏ、Ｚｎ、Ｇｅ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｒｈ、Ｉｒ、Ｎｉからなる群より選ばれた少なくとも一種の元素からなるものであり、最大厚みが１０Å以上１０００Å以下の範囲の薄膜であることを特徴とする（９）に記載の半導体発光素子用の電極。
（１１） 前記ボンディングパッド電極が、Ａｕ、Ａｌまたはこれらの金属の何れかを含む合金からなるボンディング層からなり、前記ボンディング層の最大厚みが５０ｎｍ以上２０００ｎｍ以下の範囲の薄膜であることを特徴とする（９）または（１０）に記載の半導体発光素子用の電極。
（１２） 前記ボンディングパッド電極が、前記接合層を覆うように形成された金属反射層と、前記金属反射層を覆うように形成されたボンディング層とからなり、前記金属反射層が、Ａｇ、Ａｌ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｔｉのうちの何れかまたはこれら金属の何れかを含む合金からなるものであり、最大厚みが２０ｎｍ以上３０００ｎｍ以下の範囲の薄膜であることを特徴とする（９）〜（１１）のいずれか１項に記載の半導体発光素子用の電極。
（１３） 前記一方の電極と前記積層半導体層の上面との間または前記他方の電極と前記半導体層露出面との間に透光性電極が形成されており、前記透光性電極が、Ｉｎ、Ｚｎ、Ａｌ、Ｇａ、Ｔｉ、Ｂｉ、Ｍｇ、Ｗ、Ｃｅ、Ｓｎ、Ｎｉのいずれか一種を含む導電性の酸化物、硫化亜鉛または硫化クロムのうちいずれか一種からなる群より選ばれる透光性の導電性材料から構成されることを特徴とする（９）〜（１２）のいずれか１項に記載の半導体発光素子用の電極。
（１４） 基板上に、発光層を含む積層半導体層を形成する工程と、前記積層半導体層の一部を切り欠けて半導体層露出面を形成する工程と、前記積層半導体層の上面および前記半導体層露出面に一方の電極および他方の電極を形成する電極形成工程と、を有する半導体発光素子の製造方法であって、前記電極形成工程が、前記積層半導体層の上面または前記半導体層露出面の少なくともいずれか一方の面上に逆テーパー型マスクを形成するマスク形成工程の後、前記積層半導体層の上面または前記半導体層露出面上に接合層を形成し、その後、前記接合層を平面視したときの輪郭線を形づくる境界部の上を完全に覆うように前記接合層の最大厚みに比べて最大厚みの厚いボンディングパッド電極を形成して、一方の電極または他方の電極を形成する工程であり、前記接合層および前記ボンディングパッド電極を形成する際、それぞれの外周部に、外周側に向けて膜厚が漸次薄くなるような傾斜面を形成することを特徴とする半導体発光素子の製造方法。
（１５） 前記電極形成工程の前に前記積層半導体層の上面または前記半導体層露出面に透光性電極を形成する工程を有することを特徴とする（１４）に記載の半導体発光素子の製造方法。
（１６） 前記電極形成工程が、前記逆テーパー型マスクおよび前記接合層を形成した後、前記接合層を覆うように前記接合層の最大厚みに比べて最大厚みの厚い金属反射層を形成し、その後、前記金属反射層を覆うように前記金属反射層の最大厚みに比べて最大厚みの厚いボンディング層を形成して、一方の電極または他方の電極を形成する工程であることを特徴とする（１４）または（１５）に記載の半導体発光素子の製造方法。
（１７） 前記電極形成工程における前記接合層、前記金属反射層および前記ボンディング層の形成が、スパッタ法により行われることを特徴とする（１６）に記載の半導体発光素子の製造方法。
（１８） 前記マスク形成工程の前に、前記透光性電極の上面および前記積層半導体層の上面または前記半導体層露出面上に保護膜を形成する工程を備えたことを特徴とする（１４）〜（１７）のいずれかに記載の半導体発光素子の製造方法
上記の構成によれば、接合性および耐食性を向上させた電極を備えた半導体発光素子、その製造方法およびランプを提供することができる。
本発明の半導体発光素子は、一方の電極が、接合層と接合層を覆うように形成されたボンディングパッド電極とからなり、ボンディングパッド電極の最大厚みが、接合層の最大厚みに比べて厚く形成され、かつ、１または２以上の層からなり、接合層およびボンディングパッド電極の外周側にそれぞれ外周側が漸次薄くなるような傾斜面が形成されている構成なので、外部の空気または水分の接合層への侵入を防止することができ、接合層の耐食性を向上して、半導体発光素子寿命を長くすることができる。
本発明の半導体発光素子は、接合層が、Ａｌ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｏ、Ｚｎ、Ｇｅ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｒｈ、Ｉｒ、Ｎｉからなる群より選ばれた少なくとも一種の元素からなるものであり、最大厚みが１０Å以上１０００Å以下の範囲の薄膜である構成なので、透光性電極とボンディングパッド電極との間の接合性を向上させて、ボンディングワイヤ接合時の引張応力によっても剥がれることのない電極とすることができる。
本発明の半導体発光素子は、Ａｕ、Ａｌまたはこれらの金属の何れかを含む合金からなるボンディング層からなり、前記ボンディング層の最大厚みが５０ｎｍ以上２０００ｎｍ以下の範囲の薄膜である構成なので、ボンディングパッド電極へのワイヤボンディングの接合性を向上させて、ボンディングワイヤ接合時の引張応力によっても剥がれることのない電極とすることができる。
本発明の半導体発光素子は、ボンディングパッド電極が、接合層を覆うように形成された金属反射層と、金属反射層を覆うように形成されたボンディング層とからなり、金属反射層１１７が、Ａｇ、Ａｌ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｔｉのうちの何れかまたはこれら金属の何れかを含む合金からなるものであり、最大厚みが２０ｎｍ以上３０００ｎｍ以下の範囲の薄膜である構成なので、電極の接合性および耐食性を向上させ、半導体発光素子の発光特性を向上させることができる。
本発明の半導体発光素子用の電極は、一方の電極または他方の電極の少なくともいずれか一方が、接合層と接合層を覆うように形成されたボンディングパッド電極とからなり、ボンディングパッド電極の最大厚みが、接合層の最大厚みに比べて厚く形成され、かつ、１または２以上の層からなり、接合層およびボンディングパッド電極の外周部にそれぞれ、外周側に向けて膜厚が漸次薄くなるような傾斜面が形成されている構成なので、接合性および耐食性を向上させた電極とすることができる。本発明の半導体発光素子用の電極は、発光素子以外の用途にも使用することができる。
本発明の半導体発光素子の製造方法は、電極形成工程が、積層半導体層の上面に逆テーパー型マスクを形成した後、積層半導体層の上面上に接合層を形成し、その後、接合層を覆うように接合層の最大厚みに比べて最大厚みの厚いボンディングパッド電極を形成して、一方の電極を形成する工程である構成なので、接合層およびボンディングパッド電極の外周側にそれぞれ外周側が漸次薄くなるような傾斜面を形成することができ、外部の空気または水分の接合層への侵入を防止することができ、接合層の耐食性を向上して、半導体発光素子寿命を長くすることができる。
本発明の半導体発光素子を示す断面模式図である。 本発明の半導体発光素子を示す平面模式図である。 本発明の半導体発光素子の積層半導体層を示す断面模式図である。 本発明の半導体発光素子のｐ型電極の拡大断面図である。 本発明の半導体発光素子のｐ型電極の工程断面図である。 本発明の半導体発光素子のｐ型電極のマスク形成工程断面図である。 本発明の半導体発光素子を示す断面模式図である。 本発明の半導体発光素子のｐ型電極の拡大断面図である。 本発明のランプを示す断面模式図である。 本発明の半導体発光素子のｐ型電極の拡大断面図である。 本発明の半導体発光素子のｐ型電極の拡大断面図である。 比較例の半導体発光素子を示す断面模式図である。 比較例の半導体発光素子のｐ型電極の工程断面図である。
以下、本発明を実施するための形態について説明する。
（実施形態１）
図１〜図３は、本発明の実施形態である半導体発光素子の一例を示す図であって、図１は本発明の実施形態である半導体発光素子の断面模式図であり、図２は平面模式図であり、図３は半導体発光素子を構成する積層半導体層の断面模式図である。
（半導体発光素子）
図１に示すように、本発明の実施形態である半導体発光素子１は、基板１０１上に、バッファ層１０２、下地層１０３、発光層１０５を含む積層半導体層２０が順次積層されるとともに、積層半導体層２０の上面１０６ｃに透光性電極１０９が積層され、透光性電極１０９の上面１０９ｃの一部に一方の（一の伝導型の）電極１１１が形成され、また、積層半導体層２０の一部が切り欠けられて形成された半導体層露出面１０４ｃ上に他方の（他の伝導型の）電極１０８が形成されて概略構成されている。
積層半導体層２０は、基板１０１側から、ｎ型半導体層１０４、発光層１０５、ｐ型半導体層１０６がこの順に積層されて構成されている。透光性電極１０９の上面１０９ｃで、一の伝導型の電極１１１が形成されていない部分は、保護膜１０によって覆われている。また、一の伝導型の電極１１１は、接合層１１０と、金属反射層１１７とボンディング層１１９とからなるボンディングパッド電極１２０と、が積層されて構成されている。
なお、一方の電極１１１はｐ型電極、他方の電極１０８はｎ型電極として以下の説明を行う。
本発明の実施形態である半導体発光素子１は、ｐ型電極（一の伝導型の電極）１１１とｎ型電極（他の伝導型の電極）１０８との間に電圧を印加して電流を通じることで、発光層１０５から発光が得られる構成とされており、発光層１０５からの光を反射する機能を有するボンディングパッド電極１２０（反射性ボンディングパッド電極）が形成された側から取り出すフェイスアップマウント型の発光素子である。
発光層１０５からの発光の一部は、透光性電極１０９及び接合層１１０を透過し、接合層１１０とボンディングパッド電極１２０との界面においてボンディングパッド電極１２０によって反射され、再度、積層半導体層２０の内部に導入される。そして、積層半導体層２０に再導入された光は、更に透過と反射を繰り返した後に、ボンディングパッド電極１２０の形成領域以外の箇所から半導体発光素子１の外部に取り出される。
＜基板＞
本発明の実施形態である半導体発光素子１の基板１０１としては、ＩＩＩ族窒化物半導体結晶が表面にエピタキシャル成長される基板であれば、特に限定されず、各種の基板を選択して用いることができる。例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等からなる基板を用いることができる。
また、上記基板の中でも、特に、ｃ面を主面とするサファイア基板を用いることが好ましい。サファイア基板を用いる場合は、サファイアのｃ面上にバッファ層１０２を形成するとよい。
なお、上記基板の内、高温でアンモニアに接触することで化学的な変性を引き起こすことが知られている酸化物基板や金属基板等を用いることができ、アンモニアを使用せずに中間層１０２を成膜することもでき、またアンモニアを使用する方法では、後述のｎ型半導体層１０４を構成するために下地層１０３を成膜した場合には、バッファ層１０２がコート層としても作用するので、これらの方法は基板１０１の化学的な変質を防ぐ点で効果的である。
また、バッファ層１０２をスパッタ法により形成した場合、基板１０１の温度を低く抑えることが可能なので、高温で分解してしまう性質を持つ材料からなる基板１０１を用いた場合でも、基板１０１にダメージを与えることなく基板上への各層の成膜が可能である。
＜積層半導体層＞
本発明の実施形態である半導体発光素子１の積層半導体層２０は、例えば、ＩＩＩ族窒化物半導体からなる層であって、図１に示すように、基板１０１上に、ｎ型半導体層１０４、発光層１０５及びｐ型半導体層１０６の各層がこの順で積層されてなる。
また、図３に示すように、ｎ型半導体層１０４、発光層１０５及びｐ型半導体層１０６の各層は、それぞれ、複数の半導体層から構成してもよい。さらにまた、積層半導体層２０は、さらに下地層１０３、バッファ層１０２を含めて呼んでもよい。
なお、積層半導体層２０は、ＭＯＣＶＤ法で形成すると結晶性の良いものが得られるが、スパッタ法によっても条件を最適化することで、ＭＯＣＶＤ法よりも優れた結晶性を有する半導体層を形成できる。以下、順次説明する。
＜バッファ層＞
バッファ層１０２は、多結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなるものが好ましく、単結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）のものがより好ましい。
バッファ層１０２は、上述のように、例えば、多結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなる厚さ０．０１〜０．５μｍのものとすることができる。バッファ層１０２の厚みが０．０１μｍ未満であると、バッファ層１０２により基板１０１と下地層１０３との格子定数の違い緩和する効果が十分に得られない場合がある。また、バッファ層１０２の厚みが０．５μｍを超えると、バッファ層１０２としての機能には変化が無いのにも関わらず、バッファ層１０２の成膜処理時間が長くなり、生産性が低下する虞がある。
バッファ層１０２は、基板１０１と下地層１０３との格子定数の違いを緩和し、基板１０１の（０００１）Ｃ面上にＣ軸配向した単結晶層の形成を容易にする働きがある。したがって、バッファ層１０２の上に単結晶の下地層１０３を積層すると、より一層結晶性の良い下地層１０３が積層できる。なお、本発明においては、バッファ層形成工程を行なうことが好ましいが、行なわなくても良い。
バッファ層１０２は、ＩＩＩ族窒化物半導体からなる六方晶系の結晶構造を持つものであってもよい。また、バッファ層１０２をなすＩＩＩ族窒化物半導体の結晶は、単結晶構造を有するものであってもよく、単結晶構造を有するものが好ましく用いられる。ＩＩＩ族窒化物半導体の結晶は、成長条件を制御することにより、上方向だけでなく、面内方向にも成長して単結晶構造を形成する。このため、バッファ層１０２の成膜条件を制御することにより、単結晶構造のＩＩＩ族窒化物半導体の結晶からなるバッファ層１０２とすることができる。このような単結晶構造を有するバッファ層１０２を基板１０１上に成膜した場合、バッファ層１０２のバッファ機能が有効に作用するため、その上に成膜されたＩＩＩ族窒化物半導体は良好な配向性及び結晶性を有する結晶膜となる。
また、バッファ層１０２をなすＩＩＩ族窒化物半導体の結晶は、成膜条件をコントロールすることにより、六角柱を基本とした集合組織からなる柱状結晶（多結晶）とすることも可能である。なお、ここでの集合組織からなる柱状結晶とは、隣接する結晶粒との間に結晶粒界を形成して隔てられており、それ自体は縦断面形状として柱状になっている結晶のことをいう。
＜下地層＞
下地層１０３としては、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）が挙げられるが、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）を用いると結晶性の良い下地層１０３を形成できるため好ましい。
下地層１０３の膜厚は０．１μｍ以上が好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。この膜厚以上にした方が結晶性の良好なＡｌｘＧａ１−ｘＮ層が得られやすい。
下地層１０３の結晶性を良くするためには、下地層１０３は不純物をドーピングしない方が望ましい。しかし、ｐ型あるいはｎ型の導電性が必要な場合は、アクセプター不純物あるいはドナー不純物を添加することが出来る。
＜ｎ型半導体層＞
図３に示すように、ｎ型半導体層１０４は、通常ｎコンタクト層１０４ａとｎクラッド層１０４ｂとから構成されるのが好ましい。なお、ｎコンタクト層１０４ａはｎクラッド層１０４ｂを兼ねることも可能である。また、前述の下地層をｎ型半導体層１０４に含めてもよい。
ｎコンタクト層１０４ａは、ｎ型電極を設けるための層である。ｎコンタクト層１０４ａとしては、ＡｌｘＧａ１−ｘＮ層（０≦ｘ＜１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。
また、ｎコンタクト層１０４ａにはｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０２０／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、ｎ型電極との良好なオーミック接触の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。
ｎコンタクト層１０４ａの膜厚は、０．５〜５μｍとされることが好ましく、１〜３μｍの範囲に設定することがより好ましい。ｎコンタクト層１０４ａの膜厚が上記範囲にあると、半導体の結晶性が良好に維持される。
ｎコンタクト層１０４ａと発光層１０５との間には、ｎクラッド層１０４ｂを設けることが好ましい。ｎクラッド層１０４ｂは、発光層１０５へのキャリアの注入とキャリアの閉じ込めを行なう層である。ｎクラッド層１０４ｂはＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ｎクラッド層１０４ｂをＧａＩｎＮで形成する場合には、発光層１０５のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
ｎクラッド層１０４ｂの膜厚は、特に限定されないが、好ましくは０．００５〜０．５μｍであり、より好ましくは０．００５〜０．１μｍである。ｎクラッド層１０４ｂのｎ型ドープ濃度は１×１０１７〜１×１０２０／ｃｍ３が好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ３である。ドープ濃度がこの範囲であると、良好な結晶性の維持および素子の動作電圧低減の点で好ましい。
なお、ｎクラッド層１０４ｂを、超格子構造を含む層とする場合には、詳細な図示を省略するが、１００オングストローム以下の膜厚を有したＩＩＩ族窒化物半導体からなるｎ側第１層と、該ｎ側第１層と組成が異なるとともに１００オングストローム以下の膜厚を有したＩＩＩ族窒化物半導体からなるｎ側第２層とが積層された構造を含むものであっても良い。
また、ｎクラッド層１０４ｂは、ｎ側第１層とｎ側第２層とが交互に繰返し積層された構造を含んだものであってもよい。また、好ましくは、前記ｎ側第１層又はｎ側第２層の何れかが、活性層（発光層１０５）に接する構成とすれば良い。
上述のようなｎ側第１層及びｎ側第２層は、例えばＡｌを含むＡｌＧａＮ系（単にＡｌＧａＮと記載することがある）、Ｉｎを含むＧａＩｎＮ系（単にＧａＩｎＮと記載することがある）、ＧａＮの組成とすることができる。
また、ｎ側第１層及びｎ側第２層は、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、ＧａＩｎＮ／ＡｌＧａＮの交互構造、組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造（本発明における“組成の異なる”との説明は、各元素組成比が異なることを指し、以下同様である）、組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造であってもよい。
本発明においては、ｎ側第１層及びｎ側第２層は、ＧａＩｎＮ／ＧａＮの交互構造又は組成の異なるＧａＩｎＮ／ＧａＩｎＮであることが好ましい。
上記ｎ側第１層及びｎ側第２層の超格子層は、それぞれ６０オングストローム以下であることが好ましく、それぞれ４０オングストローム以下であることがより好ましく、それぞれ１０オンストローム〜４０オングストロームの範囲であることが最も好ましい。超格子層を形成するｎ側第１層とｎ側第２層の膜厚が１００オングストローム超だと、結晶欠陥が入りやすく好ましくない。
上記ｎ側第１層及びｎ側第２層は、それぞれドープした構造であってもよく、また、ドープ構造／未ドープ構造の組み合わせであってもよい。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、ｎクラッド層として、ＧａＩｎＮ／ＧａＮの交互構造又は組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造のものを用いた場合には、不純物としてＳｉが好適である。
また、上述のようなｎ側超格子多層膜は、ＧａＩｎＮやＡｌＧａＮ、ＧａＮで代表される組成が同じであっても、ドーピングを適宜ＯＮ、ＯＦＦしながら作製してもよい。
＜発光層＞
ｎ型半導体層１０４の上に積層される発光層１０５としては、単一量子井戸構造あるいは多重量子井戸構造などの発光層１０５がある。
図３に示すような、量子井戸構造の井戸層１０５ｂとしては、Ｇａ１−ｙＩｎｙＮ（０＜ｙ＜０．４）からなるＩＩＩ族窒化物半導体層が通常用いられる。井戸層１０５ｂの膜厚としては、量子効果の得られる程度の膜厚、例えば１〜１０ｎｍとすることができ、好ましくは２〜６ｎｍとすると発光出力の点で好ましい。
また、多重量子井戸構造の発光層１０５の場合は、上記Ｇａ１−ｙＩｎｙＮを井戸層１０５ｂとし、井戸層１０５ｂよりバンドギャップエネルギーが大きいＡｌｚＧａ１−ｚＮ（０≦ｚ＜０．３）を障壁層１０５ａとする。井戸層１０５ｂおよび障壁層１０５ａには、設計により不純物をドープしてもしなくてもよい。
＜ｐ型半導体層＞
図３に示すように、ｐ型半導体層１０６は、通常、ｐクラッド層１０６ａおよびｐコンタクト層１０６ｂから構成される。また、ｐコンタクト層１０６ｂがｐクラッド層１０６ａを兼ねることも可能である。
ｐクラッド層１０６ａは、発光層１０５へのキャリアの閉じ込めとキャリアの注入を行なう層である。ｐクラッド層１０６ａとしては、発光層１０５のバンドギャップエネルギーより大きくなる組成であり、発光層１０５へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦０．４）のものが挙げられる。
ｐクラッド層１０６ａが、このようなＡｌＧａＮからなると、発光層へのキャリアの閉じ込めの点で好ましい。ｐクラッド層１０６ａの膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。
ｐクラッド層１０６ａのｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３が好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
また、ｐクラッド層１０６ａは、複数回積層した超格子構造としてもよい。
なお、ｐクラッド層１０６ａを、超格子構造を含む層とする場合には、詳細な図示を省略するが、１００オングストローム以下の膜厚を有したＩＩＩ族窒化物半導体からなるｐ側第１層と、該ｐ側第１層と組成が異なるとともに１００オングストローム以下の膜厚を有したＩＩＩ族窒化物半導体からなるｐ側第２層とが積層された構造を含むものであっても良い。また、ｐ側第１層とｐ側第２層とが交互に繰返し積層された構造を含んだものであっても良い。
上述のようなｐ側第１層及びｐ側第２層は、それぞれ異なる組成、例えば、ＡｌＧａＮ、ＧａＩｎＮ又はＧａＮの内の何れの組成であっても良い、また、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、又はＧａＩｎＮ／ＡｌＧａＮの交互構造であっても良い。
本発明においては、ｐ側第１層及びｐ側第２層は、ＡｌＧａＮ／ＡｌＧａＮ又はＡｌＧａＮ／ＧａＮの交互構造であることが好ましい。
上記ｐ側第１層及びｐ側第２層の超格子層は、それぞれ６０オングストローム以下であることが好ましく、それぞれ４０オングストローム以下であることがより好ましく、それぞれ１０オングストローム〜４０オングストロームの範囲であることが最も好ましい。超格子層を形成するｐ側第１層とｐ側第２層の膜厚が１００オングストローム超だと、結晶欠陥等を多く含む層となり、好ましくない。
上記ｐ側第１層及びｐ側第２層は、それぞれドープした構造であっても良く、また、ドープ構造／未ドープ構造の組み合わせであっても良い。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、ｐクラッド層として、ＡｌＧａＮ／ＧａＮの交互構造又は組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造のものを用いた場合には、不純物としてＭｇが好適である。また、上述のようなｐ側超格子多層膜は、ＧａＩｎＮやＡｌＧａＮ、ＧａＮで代表される組成が同じであっても、ドーピングを適宜ＯＮ、ＯＦＦしながら作製してもよい。
ｐコンタクト層１０６ｂは、正極を設けるための層である。ｐコンタクト層１０６ｂは、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．４）が好ましい。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐオーミック電極との良好なオーミック接触の点で好ましい。
ｐ型不純物（ドーパント）を１×１０１８〜１×１０２１／ｃｍ３の濃度、好ましくは５×１０１９〜５×１０２０／ｃｍ３の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。ｐ型不純物としては、特に限定されないが、例えば好ましくはＭｇが挙げられる。
ｐコンタクト層１０６ｂの膜厚は、特に限定されないが、０．０１〜０．５μｍが好ましく、より好ましくは０．０５〜０．２μｍである。ｐコンタクト層１０６ｂの膜厚がこの範囲であると、発光出力の点で好ましい。
＜ｎ型電極＞
図１に示すように、ｎ型半導体層１０４の露出面１０４ｃにｎ型電極１０８が形成されている。このように、ｎ型電極１０８を形成する際には、エッチング等の手段によって発光層１０５およびｐ半導体層１０６の一部を切り欠け除去してｎ型半導体層１０４のｎコンタクト層を露出させ、この露出面１０４ｃ上にｎ型電極１０８を形成する。
図２に示すように、平面視したときに、ｎ型電極１０８は円形状とされているが、このような形状に限定されるわけでなく、多角形状など任意の形状とすることができる。また、ｎ型電極１０８はボンディングパットを兼ねており、ボンディングワイヤを接続することができる構成とされている。なお、ｎ型電極１０８としては、周知の各種組成や構造を、この技術分野でよく知られた慣用の手段で設けることができる。
また、ｎ型電極１０８も、ｐ型電極１１１と同様に、外周側に向けて膜厚が漸次薄くなるような傾斜面を備えた接合層を形成するとともに、これを覆うようにボンディングパッド電極を形成してもよい。また、この際、透過性電極や保護膜を形成しても良い。これにより、外部の空気または水分がｎ型電極１０８の接合層へ侵入することを防止することができ、接合層の耐食性を向上して、半導体発光素子寿命を長くすることができる。
＜透光性電極＞
図１に示すように、ｐ型半導体層１０６の上に透光性電極１０９が積層されている。
図２に示すように、平面視したときに、透光性電極１０９は、ｎ型電極１０８を形成するために、エッチング等の手段によって一部が除去されたｐ型半導体層１０６の上面１０６ｃのほぼ全面を覆うように形成されているが、このような形状に限定されるわけでなく、隙間を開けて格子状や樹形状に形成してもよい。なお、透光性電極１０９の構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
透光性電極１０９は、ｐ型半導体層１０６との接触抵抗が小さいものが好ましい。また、発光層１０５からの光をボンディングパッド電極１０７が形成された側に取り出すことから、透光性電極１０９は光透過性に優れたものが好ましい。さらにまた、ｐ型半導体層１０６の全面に渡って均一に電流を拡散させるために、透光性電極１０９は優れた導電性を有していることが好ましい。
以上のことから、透光性電極１０９の構成材料としては、Ｉｎ、Ｚｎ、Ａｌ、Ｇａ、Ｔｉ、Ｂｉ、Ｍｇ、Ｗ、Ｃｅ、Ｓｎ、Ｎｉのいずれか一種を含む導電性の酸化物、硫化亜鉛または硫化クロムのうちいずれか一種からなる群より選ばれる透光性の導電性材料が好ましい。
また、導電性の酸化物としては、ＩＴＯ（酸化インジウム錫（Ｉｎ２Ｏ３−ＳｎＯ２））、ＩＺＯ（酸化インジウム亜鉛（Ｉｎ２Ｏ３−ＺｎＯ））、ＡＺＯ（酸化アルミニウム亜鉛（ＺｎＯ−Ａｌ２Ｏ３））、ＧＺＯ（酸化ガリウム亜鉛（ＺｎＯ−Ｇａ２Ｏ３））、フッ素ドープ酸化錫、酸化チタン等が好ましい。
これらの材料を、この技術分野でよく知られた慣用の手段で設けることによって、透光性電極１０９を形成できる。また、透光性電極１０９を形成した後に、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。
透光性電極１０９は、結晶化された構造のものを使用してよく、特に六方晶構造又はビックスバイト構造を有するＩｎ２Ｏ３結晶を含む透光性電極（例えば、ＩＴＯやＩＺＯ等）を好ましく使用することができる。
例えば、六方晶構造のＩｎ２Ｏ３結晶を含むＩＺＯを透光性電極１０９として使用する場合、エッチング性に優れたアモルファスのＩＺＯ膜を用いて特定形状に加工することができ、さらにその後、熱処理等によりアモルファス状態から当該結晶を含む構造に転移させることで、アモルファスのＩＺＯ膜よりも透光性の優れた電極に加工することができる。
また、ＩＺＯ膜としては、比抵抗が最も低くなる組成を使用することが好ましい。
例えば、ＩＺＯ中のＺｎＯ濃度は１〜２０質量％であることが好ましく、５〜１５質量％の範囲であることが更に好ましい。１０質量％であると特に好ましい。また、ＩＺＯ膜の膜厚は、低比抵抗、高光透過率を得ることができる３５ｎｍ〜１００００ｎｍ（１０μｍ）の範囲であることが好ましい。さらに、生産コストの観点から、ＩＺＯ膜の膜厚は１０００ｎｍ（１μｍ）以下であることが好ましい。
ＩＺＯ膜のパターニングは、後述の熱処理工程を行なう前に行なうことが望ましい。熱処理により、アモルファス状態のＩＺＯ膜は結晶化されたＩＺＯ膜となるため、アモルファス状態のＩＺＯ膜と比較してエッチングが難しくなる。これに対し、熱処理前のＩＺＯ膜は、アモルファス状態であるため、周知のエッチング液（ＩＴＯ−０７Ｎエッチング液（関東化学社製））を用いて容易に精度良くエッチングすることが可能である。
アモルファス状態のＩＺＯ膜のエッチングは、ドライエッチング装置を用いて行なっても良い。このとき、エッチングガスにはＣｌ２、ＳｉＣｌ４、ＢＣｌ３等を用いることができる。アモルファス状態のＩＺＯ膜は、例えば５００℃〜１０００℃の熱処理を行ない、条件を制御することで六方晶構造のＩｎ２Ｏ３結晶を含むＩＺＯ膜や、ビックスバイト構造のＩｎ２Ｏ３結晶を含むＩＺＯ膜にすることができる。六方晶構造のＩｎ２Ｏ３結晶を含むＩＺＯ膜は前述したようにエッチングし難いので、上述のエッチング処理の後に熱処理することが好ましい。
ＩＺＯ膜の熱処理は、Ｏ２を含まない雰囲気で行なうことが望ましく、Ｏ２を含まない雰囲気としては、Ｎ２雰囲気などの不活性ガス雰囲気や、またはＮ２などの不活性ガスとＨ２の混合ガス雰囲気などを挙げることができ、Ｎ２雰囲気、またはＮ２とＨ２の混合ガス雰囲気とすることが望ましい。なお、ＩＺＯ膜の熱処理をＮ雰囲気、またはＮ２とＨ２の混合ガス雰囲気中で行なうと、例えば、ＩＺＯ膜を六方晶構造のＩｎ２Ｏ３結晶を含む膜に結晶化させるとともに、ＩＺＯ膜のシート抵抗を効果的に減少させることが可能である。
また、ＩＺＯ膜の熱処理温度は、５００℃〜１０００℃が好ましい。５００℃未満の温度で熱処理を行なった場合、ＩＺＯ膜を十分に結晶化できない恐れが生じ、ＩＺＯ膜の光透過率が十分に高いものとならない場合がある。１０００℃を超える温度で熱処理を行なった場合には、ＩＺＯ膜は結晶化されているが、ＩＺＯ膜の光透過率が十分に高いものとならない場合がある。また、１０００℃を超える温度で熱処理を行なった場合、ＩＺＯ膜の下にある半導体層を劣化させる恐れもある。
アモルファス状態のＩＺＯ膜を結晶化させる場合、成膜条件や熱処理条件などが異なるとＩＺＯ膜中の結晶構造が異なる。しかし、本発明の実施形態においては、接着層との接着性の点において、透光性電極は材料に限定されないが結晶性の材料の方が好ましく、特に結晶性ＩＺＯの場合にはビックスバイト結晶構造のＩｎ２Ｏ３結晶を含むＩＺＯであってもよく、六方晶構造のＩｎ２Ｏ３結晶を含むＩＺＯであってもよい。特に六方晶構造のＩｎ２Ｏ３結晶を含むＩＺＯがよい。
特に、前述のように、熱処理によって結晶化したＩＺＯ膜は、アモルファス状態のＩＺＯ膜に比べて、接合層１１０やｐ型半導体層１０６との密着性が良いため、本発明の実施形態において大変有効である。
＜ｐ型電極＞
図４は、図１に示す本発明の実施形態である半導体発光素子１のｐ型電極１１１の拡大断面図である。
図４に示すように、ｐ型電極（一の伝導型の電極）１１１は、透光性電極１０９、接合層１１０とボンディングパッド電極１２０とからなり、ｐ型半導体層１０６上に形成されて概略構成されている。
透光性電極１０９の上面１０９ｃはＳｉＯ２からなる保護膜１０によって覆われており、保護膜１０の一部が開口されて開口部１０ｄが形成され、開口部１０ｄから透光性電極１０９の上面１０９ｃの一部が露出されている。
接合層１１０は、開口部１０ｄから露出された透光性電極１０９の上面１０９ｃをほぼ均一の膜厚で覆うともに、開口部１０ｄの外周側では膜厚が厚くされており、さらに、保護膜１０の端部１０ｃを覆うように形成されている。また、保護膜１０の端部１０ｃを覆う接合層１１０の外周部１１０ｄには、外周側に向けて膜厚が漸次薄くなるような傾斜面１１０ｃが形成されている。
ボンディングパッド電極１２０は、接合層１１０の最大厚みに比べて厚く形成された金属反射層１１７とボンディング層１１９とから構成されている。また、ボンディングパッド電極１２０の外周部１２０ｄには、外周側に向けて膜厚が漸次薄くなるような傾斜面１１９ｃが形成されている。
金属反射層１１７の外周部には、前記外周側に向けて膜厚が漸次薄くなるような傾斜面１１７ｃが形成されている。また、金属反射層１１７は接合層１１０を覆うように形成されている。すなわち、金属反射層１１７は、接合層１１０の傾斜面１１０ｃの先の最先端部、すなわち接合層１１０を平面視したときの輪郭線を形づくる境界部の上を完全に覆うように形成されている。つまり、平面視したときに、金属反射層１１７は接合層１１０を覆って、更に接合層１１０の外周側にまで張り出すように形成される構成なので、接合層１１０のいかなる部分も金属反射層１１７の下から露出しないようにすることができる。
さらに、ボンディング層１１９の外周部には、前記外周側に向けて膜厚が漸次薄くなるような傾斜面１１９ｃが形成されている。また、ボンディング層１１９は金属反射層１１７を覆うように形成されている。すなわち、ボンディング層１１９は、金属反射層１１７の傾斜面１１７ｃの先の最先端部、すなわち金属反射層１１７を平面視したときの輪郭線を形づくる境界部の上を完全に覆うように形成されている。つまり、平面視したときに、ボンディング層１１９は金属反射層１１７を覆って、更に金属反射層１１７の外周側にまで張り出すように形成される構成なので、金属反射層１１７のいかなる部分もボンディング層１１９の下から露出しないようにすることができる。
以上の構成により、接合層１１０は外周部に外周側に向けて膜厚が漸次薄くなるような傾斜面１１０ｃが形成されているとともに、金属反射層１１７およびボンディング層１１９により外部から二重にシールドされる構成なので、保護膜１０とボンディング層１１９との接合面および保護膜１０と金属反射層１１７との接合面を通過しなければ、半導体発光素子１の外部の空気または水分が接合層１１０へ侵入することができず、外部の空気や水分が接合層１１０へ浸入するおそれを大幅に低減することができる。
これにより、接合層１１０が容易に分解されることはなく、接合層１１０の耐食性を向上させることにより、半導体発光素子の素子寿命を長くすることができる。
また、接合層１１０の形成の前に、透光性電極１０９の露出された上面１０９ｃはウェットエッチングされて、不純物や欠陥が取り除かれたフレッシュ面とされていることが好ましい。これにより、透光性電極１０９の上面１０９ｃと接合層１１０との密着性を向上させることができる。
＜接合層＞
図１に示す接合層１１０は、透光性電極１０９に対するボンディングパッド電極１２０の接合強度を高めるために、透光性電極１０９とボンディングパッド電極１２０との間に積層される。また、接合層１１０は、透光性電極１０９を透過してボンディングパッド電極１２０に照射される発光層１０５からの光を損失なく透過させるために、透光性を有していることが好ましい。
接合層１１０は、Ａｌ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｏ、Ｚｎ、Ｇｅ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｒｈ、Ｉｒ、Ｎｉからなる群より選ばれた少なくとも一種の元素からなるものが好ましい。これにより、接合強度と透光性を同時に発揮させることができる。接合層１１０は、Ｃｒ、Ｔｉ、Ｗ、Ｍｏ、Ｚｒ、Ｈｆ、Ｃｏ、Ｒｈ、Ｉｒ、Ｎｉからなる群より選ばれた少なくとも一種の元素からなるものがより好ましく、さらにＣｒ、Ｔｉ、Ｗ、Ｍｏ、Ｒｈ、Ｃｏ、Ｎｉからなる群より選ばれた少なくとも一種の元素からなるものがさらに好ましい。特に、Ｃｒ、Ｔｉ、Ｍｏ、Ｎｉ、Ｃｏ等の金属を用いることによって、透光性電極１０９に対するボンディングパッド電極１２０の接合強度を格段に高めることができる。
また、接合層１１０は最大厚みが１０Å以上４００Å以下の範囲の薄膜であることが好ましい。これにより、発光層１０５からの光を遮ることなく効果的に透過させることができる。なお、最大厚みが１０Å未満になると、接合層１１０の強度が低下し、これにより透光性電極１０９に対するボンディングパッド電極１２０の接合強度が低下するので好ましくない。
＜ボンディングパッド電極＞
図１に示すように、ボンディングパッド電極１２０は、透光性電極１０９側から順に、金属反射層１１７とボンディング層１１９とが積層された積層体からなる。
なお、ボンディングパッド電極１２０は、金属反射層１１７のみからなる単層構造であってもよく、金属反射層１１７とボンディング層１１９と間に、ボンディングパッド電極１２０全体の強度を強化するバリア層を挿入して、三層構造としてもよい。
＜金属反射層＞
図１に示す金属反射層１１７は、反射率の高い金属で構成することが好ましく、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ等の白金族金属、Ａｌ、Ａｇ、Ｔｉおよびこれらの金属の少なくも一種を含む合金で構成することがより好ましい。これにより、発光層１０５からの光を効果的に反射させることができる。
なかでも、Ａｌ、Ａｇ、Ｐｔおよびこれらの金属の少なくも一種を含む合金は、電極用の材料として一般的であり、入手のし易さ、取り扱いの容易さなどの点から優れている。
また、金属反射層１１７は、高い反射率を有する金属で形成した場合、最大厚さが２０〜３０００ｎｍであることが望ましい。金属反射層１１７が薄すぎると充分な反射の効果が得られない。厚すぎると特に利点は生じず、工程時間の長時間化と材料の無駄を生じるのみである。更に望ましくは、５０〜１０００ｎｍであり、最も望ましいのは１００〜５００ｎｍである。
また、金属反射層１１７は、接合層１１０に密着していることが、発光層１０５からの光を効率良く反射するとともに、ボンディングパッド電極１２０の接合強度を高められる点で好ましい。このため、ボンディングパッド電極１２０が充分な強度を得るためには、金属反射層１１７が接合層１１０を介して透光性電極１０９に強固に接合されていることが必要である。最低限、一般的な方法でボンディングパッドに金線を接続する工程で剥離しない程度の強度が好ましい。特に、Ｒｈ、Ｐｄ、Ｉｒ、Ｐｔおよびこれらの金属の少なくも一種を含む合金は、光の反射性などの点から金属反射層１１７として好適に使用される。
また、ボンディングパッド電極１２０の反射率は、金属反射層１１７の構成材料によって大きく変わるが、６０％以上であることが望ましい。更には、８０％以上であることが望ましく、９０％以上であればなお良い。反射率は、分光光度計等で比較的容易に測定することが可能である。しかし、ボンディングパッド電極１２０そのものは面積が小さいために反射率を測定することは難しい。そこで、透明な例えばガラス製の、面積の大きい「ダミー基板」をボンディングパッド電極形成時にチャンバに入れて、同時にダミー基板上に同じボンディングパッド電極を作成して測定するなどの方法を用いて測定することができる。
ボンディングパッド電極１２０は、上述した反射率の高い金属のみで構成することもできる。即ち、ボンディングパッド電極１２０は金属反射層１１７のみから構成されていてもよい。しかし、ボンディングパッド電極１２０として各種の材料を用いた各種の構造のものが知られており、これら公知のものの半導体層側（透光性電極側）に上述の金属反射層を新たに設けてもよいし、また、これら公知のものの半導体層側の最下層を上述の金属反射層に置き換えてもよい。
＜ボンディング層＞
図１に示すボンディング層１１９は、Ａｕ、Ａｌまたはこれらの金属の少なくも一種を含む合金からなることが好ましい。ＡｕおよびＡｌはボンディングボールとして使用されることが多い金ボールとの密着性の良い金属なので、Ａｕ、Ａｌまたはこれらの金属の少なくも一種を含む合金を用いることにより、ボンディングワイヤとの密着性に優れたものとすることができる。中でも、特に望ましいのはＡｕである。
また、ボンディング層１１９の最大厚みは、５０ｎｍ以上２０００ｎｍ以下の範囲のであることが好ましく、更に望ましくは１００ｎｍ以上１５００ｎｍ以下である。
薄すぎるとボンディングボールとの密着性が悪くなり、厚すぎても特に利点は生ぜず、コスト増大を招くのみである。
ボンディングパッド電極１２０に向かった光は、ボンディングパッド電極１２０の最下面（透光性電極側の面）の金属反射層１１７で反射され、一部は散乱されて横方向あるいは斜め方向に進み、一部はボンディングパッド電極１２０の直下に進む。散乱されて横方向や斜め方向に進んだ光は、半導体発光素子１の側面から外部に取り出される。一方、ボンディングパッド電極１２０の直下の方向に進んだ光は、半導体発光素子１の下面でさらに散乱や反射されて、側面や透光性電極１０９（上にボンディングパッド電極が存在しない部分）を通じて外部へ取り出される。
ボンディングパッド電極１２０は、透光性電極１０９の上であれば、どこへでも形成することができる。例えばｎ型電極１０８から最も遠い位置に形成してもよいし、半導体発光素子１の中心などに形成してもよい。しかし、あまりにもｎ型電極１０８に近接した位置に形成すると、ボンディングした際にワイヤ間、ボール間のショートを生じてしまうため好ましくない。
また、ボンディングパッド電極１２０の電極面積としては、できるだけ大きいほうがボンディング作業はしやすいものの、発光の取り出しの妨げになる。例えば、チップ面の面積の半分を超えるような面積を覆っては、発光の取り出しの妨げとなり、出力が著しく低下する。逆に小さすぎるとボンディング作業がしにくくなり、製品の収率を低下させる。
具体的には、ボンディングボールの直径よりもわずかに大きい程度が好ましく、直径１００μｍの円形程度であることが一般的である。
前述の接合層、金属反射層、ボンディング層等の金属元素において、同一の金属元素を組み込んだ場合でもよく、また異なる金属元素の組み合わせによる構成であってもよい。
＜バリア層＞
なお、ボンディングパッド電極１２０を、金属反射層１１７とボンディング層１１９の間にバリア層を挿入して三層構造としても良い。
バリア層は、ボンディングパッド電極１２０全体の強度を強化する役割を有し、例えば、ボンディングパッド電極１２０の金属反射層の上に形成する。このため、比較的強固な金属材料を使用するか、充分に膜厚を厚くする必要がある。材料として望ましいのは、Ｔｉ、ＣｒまたはＡｌである。中でも、Ｔｉは材料の強度の点で望ましい。
バリア層は金属反射層１１７が兼ねても良い。良好な反射率を持ち、機械的にも強固な金属材料を厚く形成した場合には、敢えてバリア層を形成する必要はない。例えば、ＡｌまたはＰｔを金属反射層１１７として使用した場合には、バリア層は必ずしも必要ではない。バリア層の最大厚さは２０〜３０００ｎｍであることが望ましい。バリア層が薄すぎると充分な強度強化の効果が得られず、厚すぎても特に利点は生ぜず、コスト増大を招くのみである。更に望ましくは、５０〜１０００ｎｍであり、最も望ましいのは１００〜５００ｎｍである。
（半導体発光素子の製造方法）
次に、本発明の実施形態である半導体発光素子の製造方法の一例について説明する。
本発明の実施形態である半導体発光素子の製造方法は、基板上に、発光層を含む積層半導体層を形成する工程と、前記積層半導体層の一部を切り欠けて半導体層露出面を形成する工程と、前記積層半導体層の上面および前記半導体層露出面に一方の（一の伝導型の）電極および他方の（他の伝導型の）電極を形成する電極形成工程と、を有する。
発光層を含む積層半導体層を形成する工程は、バッファ層形成工程、下地層形成工程、ｎ型半導体層形成工程、発光層形成工程、ｐ型半導体層形成工程とからなる。さらに、ｎ型電極形成工程で、ｎ型電極を形成する。さらに、ｐ型電極形成工程で、マスク形成工程とボンディング電極形成工程を用いて、ｐ型電極を形成する。なお、本実施形態では、ｐ型半導体層形成工程の後、ｐ型電極形成工程で透光性電極形成工程を行う。
＜バッファ層形成工程＞
先ず、サファイア基板等の基板１０１を用意し、前処理を施す。前処理としては、例えば、スパッタ装置のチャンバ内に基板１０１を配置し、バッファ層１０２を形成する前にスパッタするなどの方法によって行うことができる。具体的には、チャンバ内において、基板１０１をＡｒやＮ２のプラズマ中に曝す事によって上面を洗浄する前処理を行なってもよい。ＡｒガスやＮ２ガスなどのプラズマを基板１０１に作用させることで、基板１０１の上面に付着した有機物や酸化物を除去することができる。
次に、基板１０１の上面に、スパッタ法によって、バッファ層１０２を積層する。
スパッタ法によって、単結晶構造を有するバッファ層１０２を形成する場合、チャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が５０％〜１００％、望ましくは７５％となるようにすることが望ましい。
また、スパッタ法によって、柱状結晶（多結晶）有するバッファ層１０２を形成する場合、チャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が１％〜５０％、望ましくは２５％となるようにすることが望ましい。なお、バッファ層１０２は、上述したスパッタ法だけでなく、ＭＯＣＶＤ法で形成することもできる。
＜下地層形成工程＞
次に、バッファ層を形成した後、バッファ層１０２の形成された基板１０１の上面に、単結晶の下地層１０３を形成する。下地層１０３は、スパッタ法又はＭＯＣＶＤ法を用いて成膜することが望ましい。スパッタ法を用いる場合には、ＭＯＣＶＤ法やＭＢＥ法等と比較して、装置を簡便な構成とすることが可能となる。下地層１０３をスパッタ法で成膜する際、窒素等のＶ族原料をリアクタ内に流通させるリアクティブスパッタ法によって成膜する方法とすることが好ましい。
一般に、スパッタ法においては、ターゲット材料の純度が高い程、成膜後の薄膜の結晶性等の膜質が良好となる。下地層１０３をスパッタ法によって成膜する場合、原料となるターゲット材料としてＩＩＩ族窒化物半導体を用い、Ａｒガス等の不活性ガスのプラズマによるスパッタを行なうことも可能であるが、リアクティブスパッタ法においてターゲット材料に用いるＩＩＩ族金属単体並びにその混合物は、ＩＩＩ族窒化物半導体と比較して高純度化が可能である。このため、リアクティブスパッタ法では、成膜される下地層１０３の結晶性をより向上させることが可能となる。
下地層１０３を成膜する際の基板１０１の温度、つまり、下地層１０３の成長温度は、８００℃以上とすることが好ましく、より好ましくは９００℃以上の温度であり、１０００℃以上の温度とすることが最も好ましい。これは、下地層１０３を成膜する際の基板１０１の温度を高くすることによって原子のマイグレーションが生じやすくなり、転位のループ化が容易に進行するからである。また、下地層１０３を成膜する際の基板１０１の温度は、結晶の分解する温度よりも低温である必要があるため、１２００℃未満とすることが好ましい。下地層１０３を成膜する際の基板１０１の温度が上記温度範囲内であれば、結晶性の良い下地層１０３が得られる。
＜ｎ型半導体層形成工程＞
下地層１０３の形成後、ｎコンタクト層１０４ａ及びｎクラッド層１０４ｂを積層してｎ型半導体層１０４を形成する。ｎコンタクト層１０４ａ及びｎクラッド層１０４ｂは、スパッタ法で形成してもよく、ＭＯＣＶＤ法で形成してもよい。
＜発光層形成工程＞
発光層１０５の形成は、スパッタ法、ＭＯＣＶＤ法のいずれの方法でもよいが、特にＭＯＣＶＤ法が好ましい。具体的には、障壁層１０５ａと井戸層１０５ｂとを交互に繰り返して積層し、且つ、ｎ型半導体層１０４側及びｐ型半導体層１０６側に障壁層１０５ａが配される順で積層すればよい。
＜ｐ型半導体層形成工程＞
また、ｐ型半導体層１０６の形成は、スパッタ法、ＭＯＣＶＤ法のいずれの方法でもよい。具体的には、ｐクラッド層１０６ａと、ｐコンタクト層１０６ｂとを順次積層すればよい。
＜ｎ型電極形成工程＞
公知のフォトリソグラフィーの手法によってパターニングして、所定の領域の積層半導体層２０の一部をエッチングしてｎコンタクト層１０４ａの一部を露出させる。次に、ｎコンタクト層１０４ａの露出面１０４ｃにスパッタ法などによりｎ型電極１０８を形成する。
＜ｐ型電極形成工程＞
ｐ型電極形成工程は、透光性電極形成工程と電極形成工程とからなる。
＜透光性電極形成工程＞
マスクでｎ型電極をカバーして、エッチング除去せずに残したｐ型半導体層１０６上に、スパッタ法などの公知の方法を用いて、透光性電極１０９を形成する。
なお、ｎ型電極形成工程の前に、透光性電極を形成した後、透光性電極を形成した状態で、所定の領域の積層半導体層２０の一部をエッチングしてｎコンタクト層１０４ａを形成して、ｎ型電極１０８を形成してもよい。
＜電極形成工程＞
図５は、電極形成工程を説明する工程断面図である。
電極形成工程は、接合層を形成した後、接合層を覆うように金属反射層を形成し、更に金属反射層を覆うようにボンディング層を形成するとともに、接合層、金属反射層およびボンディング層の側面を中心側よりも外周側が薄くなるように傾斜させて形成する工程である。
まず、透光性電極１０９の上面１０９ｃ上にＳｉＯ２からなる保護膜１０を形成した後、図５（ａ）に示すように、保護膜１０上にレジスト２１を塗布する。
次に、図５（ｂ）に示すように、ボンディングパッド電極を形成する部分に対応する部分のレジスト２１を除去することによって、逆テーパー型の架橋高分子からなる硬化部（逆テーパー型マスク）２３を形成する。逆テーパー型マスク２３を形成する方法としては、ｎ型フォトレジストを用いる方法またはイメージ反転型フォトレジストを用いる方法などの公知の方法があるが、本実施形態では、イメージ反転型フォトレジストを用いる方法について説明する。
図６は、図５（ｂ）に示す逆テーパー型マスク形成工程を説明する断面工程図である。
＜マスク形成工程＞
マスク形成工程は、透光性電極上に不溶性レジストを塗布してレジスト部を形成するレジスト塗布工程と、レジスト部の一部をマスクして露光することにより、露光により形成された可溶部と露光されずに残された不溶部とを形成する一部露光工程と、加熱により前記可溶部を硬化部とする硬化工程と、レジスト部を全面露光して、前記不溶部を可溶部とする全面露光工程と、レジスト剥離液に浸漬することにより前記可溶部を剥離する剥離工程と、を有する。
＜レジスト塗布工程＞
まず、透光性電極１０９上の保護膜１０上に不溶性レジストを塗布して、これを乾燥してレジスト部２１とする。イメージ反転型フォトレジストとしては、たとえば、ＡＺ５２００ＮＪ（製品名：ＡＺエレクトロニックマテリアルズ株式会社製）などを用いる。
＜一部露光工程＞
次に、図６（ａ）に示すように、レジスト部２１の上面に電極を形成する位置をカバーするようにマスク２５を配置して、マスク２５側から基板１側へ矢印に示すように所定強さ及び波長の光を照射することにより、光が照射された部分のレジスト部２１を光反応させて、可溶性のレジスト部（可溶部）２２とする。
この光反応は光の強さに応じて進行するので、光照射面側では光反応の進行が早く、透光性電極１０９側では光反応の進行が遅くなる。そのため、可溶性のレジスト部（可溶部）２２は、断面視したときに、図６（ａ）に示すように、マスク２５でカバーされた部分（電極を形成する位置）向けて、その側面が下方に向かうほど内側に後退した逆テーパー形状（逆傾斜形状）となるように形成される。
なお、マスクされた部分のレジスト部２１は、不溶性のレジスト部（不溶部）２１として残され、断面視したときに側面が上方に向かうほど内側に後退したテーパー形状（傾斜形状）となるように形成される。
＜硬化工程＞
次に、たとえば、ホットプレートまたはオーブンなどを用いて、この基板１を加熱することにより、図６（ｂ）に示すように、溶解性のレジスト部２２を熱反応により架橋させて、架橋高分子からなる硬化部２３とする。
＜全面露光工程＞
次に、図６（ｃ）に示すように、マスクを用いず、不溶性のレジスト部（不溶部）２１および架橋高分子からなる硬化部２３の表面側に光を照射することにより、図６（ａ）で溶解性のレジスト２２に変換されなかった不溶性のレジスト部（不溶部）２１を光反応させて、溶解性のレジスト部（可溶部）２２とする。
＜剥離工程＞
最後に、所定の現像液を用いて、溶解性のレジスト部（可溶部）２２を溶解除去することにより、図６（ｄ）に示すように、側面が下方に向かうほど内側に後退した逆テーパー形状（逆傾斜形状）、つまり、逆テーパー型の架橋高分子からなる硬化部（逆テーパー型マスク）２３を形成することができる。
再び、図５に戻り、図５（ｃ）に示すように、透光性電極１０９の上面１０９ｃに垂直な方向からＳｉＯ２からなる保護膜１０のＲＩＥ（反応性イオンエッチング）を行い、ボンディングパッド電極を形成する部分に対応する部分の保護膜１０を除去して、透光性電極１０９の上面１０９ｃを露出させる。
ＲＩＥ（反応性イオンエッチング）は、直進性が高く、回り込みが少ないエッチング方法であるので、エッチング方向から影となる保護膜１０はほとんどエッチング除去されず、図５（ｃ）に示すように保護膜１０の端部１０ｃが残される。
この後、透光性電極１０９の露出された上面１０９ｃをウェットエッチングすることが好ましい。これにより、上面１０９ｃを不純物や欠陥が取り除かれたフレッシュ面とすることができ、上面１０９ｃに接合する接合層１１０との密着性を向上させることができる。
次に、スパッタ法により、透光性電極１０９の上面１０９ｃおよび架橋高分子からなる硬化部（逆テーパー型マスク）２３の上に接合層１１０を形成する。このとき、スパッタ条件を制御したスパッタ法を用いることにより、スパッタ材料によらず、カバレッジ性を高くして接合層１１０を成膜することができる。これにより、接合層１１０は、透光性電極１０９の上面１０９ｃ全面にほぼ均一に形成されるとともに、保護膜１０の端部１０ｃを一部わずかに覆うように形成される。
次に、金属反射層１１７を形成する。このとき、接合層１１０の形成の場合と同様に、スパッタ条件を制御したスパッタ法を用いることにより、スパッタ材料によらず、カバレッジ性を高くして、金属反射層１１７を成膜することができる。また、接合層１１０よりも膜厚が厚くなるように金属反射層１１７を形成することにより、金属反射層１１７は、接合層１１０を完全に覆うように形成される。
次に、ボンディング層１１９を形成する。このとき、スパッタ条件を制御したスパッタ法を用いることにより、スパッタ材料によらず、カバレッジ性を高くして、ボンディング層１１９を成膜することができる。また、ボンディング層１１９は、接合層１１０および金属反射層１１７に比較して非常に厚くなるように形成するので、図５（ｄ）に示すように、金属反射層１１７を完全に覆うように形成される。
最後に、レジスト剥離液に浸漬することにより、架橋高分子からなる硬化部（逆テーパー型マスク）２３を剥離する。これにより、図５（ｅ）に示すように、金属反射層１１７とボンディング層１１９とからなるボンディングパッド電極１２０を有するｐ型電極１１１を形成する。
このように、ボンディング電極形成工程における接合層１１０、金属反射層１１７およびボンディング層１１９の形成がスパッタ法により行われる構成なので、逆テーパー型マスク２３のスパッタ方向から影となる部分では、膜厚に応じて傾斜角度の異なる層を形成することができる。これにより、接合層１１０およびボンディングパッド電極１２０の外周部にそれぞれ、外周側に向けて膜厚が漸次薄くなるような傾斜面１１０ｃ、１１７ｃ、１１９ｃを形成することができる。
なお、接合層１１０を形成する前に、接合層１１０を形成する領域の透光性電極１０９の表面を洗浄する前処理を施しても良い。洗浄の方法としてはプラズマなどに曝すドライプロセスによるものと薬液に接触させるウェットプロセスによるものがあるが、工程の簡便さの観点より、ドライプロセスが望ましい。
このようにして、図１〜図３に示す半導体発光素子１を製造する。
本発明の実施形態である半導体発光素子１は、一方の電極１１１が、接合層１１０と接合層１１０を覆うように形成されたボンディングパッド電極１２０とからなり、ボンディングパッド電極１２０の最大厚みが、接合層１１０の最大厚みに比べて厚く形成され、かつ、１または２以上の層からなり、接合層１１０およびボンディングパッド電極１２０の外周部１１０ｄ、１２０ｄにそれぞれ、外周側に向けて膜厚が漸次薄くなるような傾斜面１１０ｃ、１１７ｃ、１１９ｃが形成されている構成なので、外部の空気または水分の接合層１１０への侵入を防止することができ、接合層１１０の耐食性を向上して、半導体発光素子寿命を長くすることができる。
本発明の実施形態である半導体発光素子１は、接合層１１０が、Ａｌ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｏ、Ｚｎ、Ｇｅ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｒｈ、Ｉｒ、Ｎｉからなる群より選ばれた少なくとも一種の元素からなるものであり、最大厚みが１０Å以上１０００Å以下の範囲の薄膜である構成なので、透光性電極１０９とボンディングパッド電極１２０との間の接合性を向上させて、ボンディングワイヤ接合時の引張応力によっても剥がれることのない電極とすることができる。
本発明の実施形態である半導体発光素子１は、Ａｕ、Ａｌまたはこれらの金属の何れかを含む合金からなるボンディング層からなり、前記ボンディング層の最大厚みが５０ｎｍ以上２０００ｎｍ以下の範囲の薄膜である構成なので、ボンディングパッド電極１２０へのワイヤボンディングの接合性を向上させて、ボンディングワイヤ接合時の引張応力によっても剥がれることのない電極とすることができる。
本発明の実施形態である半導体発光素子１は、ボンディングパッド電極１２０が、接合層１１０を覆うように形成された金属反射層１１７と、金属反射層１１７を覆うように形成されたボンディング層１２０とからなり、金属反射層１１７が、Ａｇ、Ａｌ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｔｉのうちの何れかまたはこれら金属の何れかを含む合金からなるものであり、最大厚みが２０ｎｍ以上３０００ｎｍ以下の範囲の薄膜である構成なので、電極の接合性および耐食性を向上させ、半導体発光素子の発光特性を向上させることができる。
本発明の実施形態である半導体発光素子１は、一の伝導型の電極１１１と積層半導体層２０の上面１０６ｃとの間に透光性電極１０９が形成されており、透光性電極１０９が、Ｉｎ、Ｚｎ、Ａｌ、Ｇａ、Ｔｉ、Ｂｉ、Ｍｇ、Ｗ、Ｃｅ、Ｓｎ、Ｎｉのいずれか一種を含む導電性の酸化物、硫化亜鉛または硫化クロムのうちいずれか一種からなる群より選ばれる透光性の導電性材料から構成される構成なので、電極の接合性および耐食性を向上させ、半導体発光素子の発光特性を向上させることができる。
本発明の実施形態である半導体発光素子１用の電極は、一方の電極１１１または他方の電極１０８の少なくともいずれか一方が、接合層１１０と接合層１１０を覆うように形成されたボンディングパッド電極１２０とからなり、ボンディングパッド電極１２０の最大厚みが、接合層１１０の最大厚みに比べて厚く形成され、かつ、１または２以上の層からなり、接合層１１０およびボンディングパッド電極１２０の外周部１１０ｄ、１２０ｄにそれぞれ、外周側に向けて膜厚が漸次薄くなるような傾斜面１１０ｃ、１１７ｃ、１１９ｃが形成されている構成なので、接合性および耐食性を向上させた電極とすることができる。
本発明の実施形態である半導体発光素子１用の電極は、接合層１１０が、Ａｌ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｏ、Ｚｎ、Ｇｅ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｒｈ、Ｉｒ、Ｎｉからなる群より選ばれた少なくとも一種の元素からなるものであり、最大厚みが１０Å以上１０００Å以下の範囲の薄膜である構成なので、接合性および耐食性を向上させた電極とすることができる。
本発明の実施形態である半導体発光素子１用の電極は、ボンディングパッド電極１２０が、Ａｕ、Ａｌまたはこれらの金属の何れかを含む合金からなるボンディング層１１９からなり、ボンディング層１１９の最大厚みが５０ｎｍ以上２０００ｎｍ以下の範囲の薄膜である構成なので、金ワイヤーとのボンディング性および耐食性を向上させた電極とすることができる。
本発明の実施形態である半導体発光素子１用の電極は、ボンディングパッド電極１２０が、接合層１１０を覆うように形成された金属反射層１１７と、金属反射層１１７を覆うように形成されたボンディング層１１９とからなり、金属反射層１１７が、Ａｇ、Ａｌ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｔｉのうちの何れかまたはこれら金属の何れかを含む合金からなるものであり、最大厚みが２０ｎｍ以上３０００ｎｍ以下の範囲の薄膜である構成なので、接合性および耐食性を向上させた電極とすることができる。
本発明の実施形態である半導体発光素子１用の電極は、一方の電極１１１と積層半導体層２０の上面１０６ｃとの間または他方の電極１０８と半導体層露出面１０４ｃとの間に透光性電極１０９が形成されており、透光性電極１０９が、Ｉｎ、Ｚｎ、Ａｌ、Ｇａ、Ｔｉ、Ｂｉ、Ｍｇ、Ｗ、Ｃｅ、Ｓｎ、Ｎｉのいずれか一種を含む導電性の酸化物、硫化亜鉛または硫化クロムのうちいずれか一種からなる群より選ばれる透光性の導電性材料から構成される構成なので、光の取り出し効率を向上させた電極とすることができる。
本発明の実施形態である半導体発光素子の製造方法は、電極形成工程が、積層半導体層２０の上面１０６ｃに逆テーパー型マスク２３を形成した後、積層半導体層２０の上面１０６ｃ上に接合層１１０を形成し、その後、接合層１１０を覆うように接合層１１０の最大厚みに比べて最大厚みの厚いボンディングパッド電極１２０を形成して、一方の電極１１１を形成する工程である構成なので、接合層１１０およびボンディングパッド電極１２０の外周部１１０ｄ、１２０ｄにそれぞれ外周側が漸次薄くなるような傾斜面１１０ｃ、１１７ｃ、１１９ｃを形成することができ、外部の空気または水分の接合層１１０への侵入を防止することができ、接合層１１０の耐食性を向上して、半導体発光素子寿命を長くすることができる。
本発明の実施形態である半導体発光素子の製造方法は、前記電極形成工程の前に積層半導体層２０の上面１０６ｃまたは半導体層露出面１０４ｃに透光性電極１０９を形成する工程を有する構成なので、電極の接合性および耐食性を向上させ、半導体発光素子の発光特性を向上させることができる。
本発明の実施形態である半導体発光素子の製造方法は、電極形成工程が、逆テーパー型マスク２３および接合層１１０を形成した後、接合層１１０を覆うように接合層１１０の最大厚みに比べて最大厚みの厚い金属反射層１１７を形成し、その後、金属反射層１１７を覆うように金属反射層１１７の最大厚みに比べて最大厚みの厚いボンディング層１２０を形成して、一方の電極１１１を形成する工程である構成なので、接合層１１０およびボンディングパッド電極１２０の外周部１１０ｄ、１２０ｄにそれぞれ外周側が漸次薄くなるような傾斜面１１０ｃ、１１７ｃ、１１９ｃを形成することができ、外部の空気または水分の接合層１１０への侵入を防止することができ、接合層１１０の耐食性を向上して、半導体発光素子寿命を長くすることができる。
本発明の実施形態である半導体発光素子の製造方法は、ボンディング電極形成工程における接合層１１０、金属反射層１１７およびボンディング層１１９の形成が、スパッタ法により行われる構成なので、逆テーパー型マスク２３のスパッタ方向から影となる部分では、膜厚に応じて傾斜角度の異なる層を形成することができる。これにより、接合層１１０およびボンディングパッド電極１２０の外周部１１０ｄ、１２０ｄにそれぞれ外周側が漸次薄くなるような傾斜面１１０ｃ、１１７ｃ、１１９ｃを形成することができ、外部の空気または水分の接合層１１０への侵入を防止することができ、接合層１１０の耐食性を向上して、半導体発光素子寿命を長くすることができる。
本発明の実施形態である半導体発光素子の製造方法は、マスク形成工程の前に、透光性電極１０９の上面１０９ｃに保護膜１０を形成する工程を備えた構成なので、透光性電極１０９の上面を保護することができる。
（実施形態２）
図７は、本発明の実施形態である半導体発光素子の別の一例を示す断面模式図である。
図７に示すように、本発明の実施形態である半導体発光素子２は、ｎ型半導体層１０４上に形成された保護膜１０に開口された露出面１０４ｃ上に別の接合層１３０が形成され、別の接合層１３０を覆うようにｎ型電極１０８が形成されているほかは実施形態１と同様の構成とされている。なお、実施形態１と同じ部材には同じ符号付して示している。
接合層１３０の外周部１３０ｄに、外周側に向けて膜厚が漸次薄くなるような傾斜面１３０ｃが形成されている。
ボンディングパッド電極を兼ねるｎ型電極１０８の最大厚みは、接合層１３０の最大厚みに比べて厚く形成され、かつ、１層で形成されている。ボンディングパッド電極を兼ねるｎ型電極１０８の外周部１０８ｄに、外周側に向けて膜厚が漸次薄くなるような傾斜面１０８ｃが形成されている。これにより、外部の空気または水分の接合層１３０への侵入を防止することができ、接合層１３０の耐食性を向上して、半導体発光素子寿命を長くすることができる。
このように、ｎ型電極１０８とｎ型半導体層１０４との間に、ｎ型電極用の接合層１３０を形成してもよい。
接合層１３０は、ｐ型電極１１１の接合層１１０と同様の材料からなることが好ましく、また、最大厚みも同様の範囲、１０Å以上１０００Å以下の範囲であることが好ましい。これにより、ｎ型半導体層１０４に対するｎ型電極１０８の接合強度を格段に高めることができる。
更に、接合層１３０として、上記の透光性の導電性材料からなる層と、Ａｌ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｏ、Ｚｎ、Ｇｅ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｒｈ、Ｉｒ、Ｎｉからなる群より選ばれた少なくとも一種の元素からなる金属膜との積層構造を採用してもよい。この場合、ｎ型半導体層１０４上に、透光性の導電性材料からなる層と、Ｃｒ等の金属膜とを順次積層すればよい。
なお、接合層１３０を形成する場合は、ｎ型電極１０８として、ボンディングパッド電極１２０と同一構成の電極を用いることがより望ましい。すなわち、ボンディングパッド電極１２０が金属反射層１１７とボンディング層１１９との二層構造である場合には、ｎ型電極１０８が、Ａｇ、Ａｌ、Ｐｔ属元素のうちの何れかまたはこれら金属の何れかを含む合金からなる金属反射層と、ボンディング層とを少なくとも含む積層構造であることが好ましい。
この際、ｎ型電極１０８とｎ型半導体層１０４との間に接合層１３０を形成する場合は、ｐ型電極１１１の透光性電極１０９を形成した後、ｐ型電極１１１の接合層１１０を形成するのと同時にｎ型電極１０８用の接合層１３０を形成し、その後、ｐ型電極１１１のボンディングパッド電極１２０を形成するのと同時にｎ型電極１０８を形成すればよい。
なお、ｎ型電極１０８は、ｎ型半導体層１０４側から順に、金属反射層、バリア層、ボンディング層が順次積層された積層体からなる三層構造であってもよい。
また、ｎ型電極１０８は、金属反射層を兼ねるボンディング層のみからなる単層構造であってもよい。
本発明の実施形態である半導体発光素子は、他方の電極１０８が、接合層１３０と接合層１３０を覆うように形成された他方の電極を兼ねるボンディングパッド電極１０８とからなり、ボンディングパッド電極１０８の最大厚みが、接合層１１０の最大厚みに比べて厚く形成され、かつ、１層からなり、接合層１３０およびボンディングパッド電極１０８の外周部１３０ｄ、１０８ｄに、それぞれ外周側に向けて膜厚が漸次薄くなるような傾斜面１３０ｃ、１０８ｃが形成されている構成なので、外部の空気または水分の接合層１３０への侵入を防止することができ、接合層１３０の耐食性を向上して、半導体発光素子寿命を長くすることができる。
（実施形態３）
図８は、本発明の実施形態である半導体発光素子のさらに別の一例を示す断面模式図であって、ｐ型電極の拡大断面図である。
図８に示すように、本発明の実施形態である半導体発光素子は、図では省略しているが、ｐ型電極１１２の透光性電極１０９上に保護膜を形成しないほかは実施形態１と同様の構成とされている。なお、実施形態１と同じ部材には同じ符号付して示している。
このように、保護膜を設けない場合でも、接合層１１０を覆うように金属反射層１１７が形成されており、金属反射層１１７を覆うようにボンディング層１１９が形成されている。また、接合層１１０、金属反射層１１７およびボンディング層１１９の外周部１１０ｄ、１２０ｄは、外周側に向けて膜厚が漸次薄くなるように形成された傾斜面１１０ｃ、１１７ｃおよび１１９ｃとされているので、外部の空気または水分は、透光性電極１０９とボンディング層１１９との接合面および透光性電極１０９と金属反射層１１７との接合面を通過しなければ接合層１１０へ侵入することができず、外部の空気または水分の接合層１１０への侵入は困難となる。これにより、接合層１１０が容易に分解されることはなく、半導体発光素子の素子寿命を長くすることができる。
本発明の実施形態である半導体発光素子１は、ボンディングパッド電極１２０が、接合層１１０を覆うように形成された金属反射層１１７と、金属反射層１１７を覆うように形成されたボンディング層１１９とからなり、接合層１１０、金属反射層１１７およびボンディング層１１９の外周部１１０ｄ、１２０ｄが、それぞれ外周側に向けて膜厚が漸次薄くなるように形成された傾斜面１１０ｃ、１１７ｃおよび１１９ｃとされている構成なので、外部の空気または水分の接合層１１０への侵入を防止することができ、半導体発光素子の耐食性を向上して、素子寿命を長くすることができる。
（実施形態４：ランプ）
図９は、本発明の実施形態であるランプの一例を示す断面概略図である。尚、以下の説明において参照する図面で、図示される各部の大きさや厚さや寸法等は、実際の半導体発光素子等の寸法関係とは異なっている。
図９に示すように、本発明の実施形態であるランプ３は、砲弾型であり、本発明の実施形態である半導体発光素子１が用いられている。
なお、本発明の実施形態であるランプ３は、例えば、半導体発光素子１と蛍光体とを組み合わせてなるものであって、当業者周知の手段によって当業者周知の構成とすることができる。また、半導体発光素子１と蛍光体と組み合わせることによって発光色を変えることができることが知られているが、このような技術を本発明の実施形態であるランプにおいても何ら制限されることなく採用することが可能である。
図９に示すように、半導体発光素子１のｐ型電極１１１のボンディングパッド電極１２０がワイヤ３３でフレーム３１に接合され、半導体発光素子１のｎ型電極１０８（ボンディングパッド）がワイヤ３４で他方のフレーム３２に接合されて、実装されている。また、半導体発光素子１の周辺は、透明な樹脂からなるモールド３５で封止されている。
本発明の実施形態であるランプ３は、先に記載の半導体発光素子１と、半導体発光素子１が配置されるとともに半導体発光素子１の一の伝導型の電極（ｐ型電極）１１１のボンディングパッド電極１２０とワイヤボンディングされる第１フレーム３１と、半導体発光素子１の他の伝導型の電極（ｎ型電極）１０８とワイヤボンディングされる第２フレーム３２と、半導体発光素子１を取り囲んで形成されるモールド３５と、を備えた構成なので、優れた発光特性を備えるとともに、外部の空気または水分の接合層１１０への侵入を防止することができ、接合層１１０の耐食性を向上して、半導体発光素子の素子寿命を長くしたランプとすることができる。
本発明の実施形態であるランプ３は、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等いかなる用途にも用いることができる。
（実施形態５）
図１０は、本発明の実施形態である半導体発光素子のさらに別の一例を示す断面模式図であって、ｐ型電極の拡大断面図である。
図１０に示すように、本発明の実施形態である半導体発光素子は、ｐ型電極１１１の外周部、すなわち、ｐ型電極１１１を平面視したときの輪郭線を形づくる境界部の上を完全に覆うように別の保護膜１１が形成されているほかは実施形態１と同様の構成とされている。なお、実施形態１と同じ部材には同じ符号を付して示している。
図１０に示すように、ｐ型電極１１１は、透光性電極１０９、接合層１１０とボンディングパッド電極１２０とからなり、ｐ型半導体層１０６上に形成されて概略構成されている。
透光性電極１０９の上面１０９ｃはＳｉＯ２からなる保護膜１０によって覆われており、保護膜１０の一部が開口されて開口部１０ｄが形成され、開口部１０ｄから透光性電極１０９の上面１０９ｃの一部が露出されている。
接合層１１０は、開口部１０ｄから露出された透光性電極１０９の上面１０９ｃをほぼ均一の膜厚で覆うともに、開口部１０ｄの外周側では膜厚が厚くされており、さらに、保護膜１０の端部１０ｃを覆うように形成されている。また、保護膜１０の端部１０ｃを覆う接合層１１０の外周部１１０ｄには、外周側に向けて膜厚が漸次薄くなるような傾斜面１１０ｃが形成されている。
ボンディングパッド電極１２０は、接合層１１０の最大厚みに比べて厚く形成された金属反射層１１７とボンディング層１１９とから構成されている。また、ボンディングパッド電極１２０の外周部１２０ｄには、外周側に向けて膜厚が漸次薄くなるような傾斜面１１９ｃが形成されている。
金属反射層１１７の外周部には、前記外周側に向けて膜厚が漸次薄くなるような傾斜面１１７ｃが形成されている。また、金属反射層１１７は接合層１１０を覆うように形成されている。すなわち、金属反射層１１７は、接合層１１０の傾斜面１１０ｃの先の最先端部、すなわち接合層１１０を平面視したときの輪郭線を形づくる境界部の上を完全に覆うように形成されている。つまり、平面視したときに、金属反射層１１７は接合層１１０を覆って、更に接合層１１０の外周側にまで張り出すように形成される構成なので、接合層１１０のいかなる部分も金属反射層１１７の下から露出しないようにすることができる。
さらに、ボンディング層１１９の外周部には、前記外周側に向けて膜厚が漸次薄くなるような傾斜面１１９ｃが形成されている。また、ボンディング層１１９は金属反射層１１７を覆うように形成されている。すなわち、ボンディング層１１９は、金属反射層１１７の傾斜面１１７ｃの先の最先端部、すなわち金属反射層１１７を平面視したときの輪郭線を形づくる境界部の上を完全に覆うように形成されている。つまり、平面視したときに、ボンディング層１１９は金属反射層１１７を覆って、更に金属反射層１１７の外周側にまで張り出すように形成される構成なので、金属反射層１１７のいかなる部分もボンディング層１１９の下から露出しないようにすることができる。
別の保護膜１１は、ボンディングパッド電極１２０を平面視したときの輪郭線を形づくる境界部を覆うように形成されている。すなわち、別の保護膜１１は、保護膜１０上に積層され、その端部１１ｃがボンディング層１１９の傾斜面（テーパー面）１１９ｃを完全に覆うように傾斜面１１９ｃ上に乗り上げられ、さらに、ボンディング層１１９の上面１１９ｄまで一部を覆うように形成されている。
ボンディング層１１９と保護膜１０との境界が別の保護膜１１で覆われるので、ボンディング層１１９と保護膜１０との境界からの水分の浸入を防止できるので、外部の空気または水分が接合層１１０へ侵入することは容易ではない。そのため、接合層１１０が容易に分解されることはなく、半導体発光素子の素子寿命をより長くすることができる。
なお、別の保護膜１１は、ボンディングパッド電極１２０を平面視したときの輪郭線を形づくる境界部の上を完全に覆うように形成されていれば良く、ｐ型電極１１１をほとんど覆い、コンタクトを取れる露出領域を一部に設けるように形成していてもよい。
別の保護膜１１の材料としては、接合層１１０を外部の空気または水分から保護できる材料であれば良い。たとえば、別の保護膜１１の材料としてＳｉＯ２を用いることが好ましい。これにより、別の保護膜１１を密着性を高く形成することができ、別の保護膜１１が容易に剥がれることはないようにすることができる。これにより、ｐ型電極１１１を強固に固定することができる。
保護膜１１の材料としては、保護膜１０と同種の材料を用いることが好ましい。たとえば、保護膜１０の材料としてもＳｉＯ２を用いた場合には、保護膜１１の材料としてもＳｉＯ２を用いることが好ましい。これにより、別の保護膜１１と保護膜１０の間の密着性を高くすることができ、別の保護膜１１と保護膜１０とが容易に剥がれることはないようにすることができる。これにより、ｐ型電極１１１を強固に固定することができる。
（実施形態６）
図１１は、本発明の実施形態である半導体発光素子のさらに別の一例を示す断面模式図であって、ｐ型電極の拡大断面図である。
図１１に示すように、本発明の実施形態である半導体発光素子は、ボンディングパッド電極１２０を平面視したときの輪郭線を形づくる境界部の上を完全に覆うように別の保護膜１１が形成されているほかは実施形態３と同様の構成とされている。なお、実施形態３と同じ部材には同じ符号を付して示している。
図１１に示すように、ｐ型電極１１２は、透光性電極１０９、接合層１１０とボンディングパッド電極１２０とからなり、ｐ型半導体層１０６上に形成されて概略構成されている。
ｐ型電極１１２に対応する位置と大きさで形成された接合層１１０は、透光性電極１０９の上面１０９ｃをほぼ均一の膜厚で覆うともに、接合層１１０の外周部１１０ｄには、外周側に向けて膜厚が漸次薄くなるような傾斜面１１０ｃが形成されている。
ボンディングパッド電極１２０は、接合層１１０の最大厚みに比べて厚く形成された金属反射層１１７とボンディング層１１９とから構成されている。また、ボンディングパッド電極１２０の外周部１２０ｄには、外周側に向けて膜厚が漸次薄くなるような傾斜面１１９ｃが形成されている。
金属反射層１１７の外周部には、前記外周側に向けて膜厚が漸次薄くなるような傾斜面１１７ｃが形成されている。また、金属反射層１１７は接合層１１０を覆うように形成されている。すなわち、金属反射層１１７は、接合層１１０の傾斜面１１０ｃの先の最先端部、すなわち接合層１１０を平面視したときの輪郭線を形づくる境界部の上を完全に覆うように形成されている。つまり、平面視したときに、金属反射層１１７は接合層１１０を覆って、更に接合層１１０の外周側にまで張り出すように形成される構成なので、接合層１１０のいかなる部分も金属反射層１１７の下から露出しないようにすることができる。
さらに、ボンディング層１１９の外周部には、前記外周側に向けて膜厚が漸次薄くなるような傾斜面１１９ｃが形成されている。また、ボンディング層１１９は金属反射層１１７を覆うように形成されている。すなわち、ボンディング層１１９は、金属反射層１１７の傾斜面１１７ｃの先の最先端部、すなわち金属反射層１１７を平面視したときの輪郭線を形づくる境界部の上を完全に覆うように形成されている。つまり、平面視したときに、ボンディング層１１９は金属反射層１１７を覆って、更に金属反射層１１７の外周側にまで張り出すように形成される構成なので、金属反射層１１７のいかなる部分もボンディング層１１９の下から露出しないようにすることができる。
別の保護膜１１は、ボンディングパッド電極１２０を平面視したときの輪郭線を形づくる境界部を覆うように形成されている。すなわち、別の保護膜１１は、透光性電極１０９上に積層され、その端部１１ｃがボンディング層１１９の傾斜面（テーパー面）１１９ｃを完全に覆うように傾斜面１１９ｃ上に乗り上げられ、さらに、ボンディング層１１９の上面１１９ｄの一部まで覆うように形成されている。
ボンディング層１１９と透光性電極１０９との境界が別の保護膜１１で覆われるので、ボンディング層１１９と透光性電極１０９との境界からの水分の浸入を防止できるので、外部の空気または水分が接合層１１０へ侵入することは容易ではない。そのため、接合層１１０が容易に分解されることはなく、半導体発光素子の素子寿命をより長くすることができる。
なお、別の保護膜１１は、ボンディングパッド電極１２０を平面視したときの輪郭線を形づくる境界部の上を完全に覆うように形成されていれば良く、ｐ型電極１１２をほとんど覆い、コンタクトを取れる露出領域を一部に設けるように形成していてもよい。
別の保護膜１１の材料としては、接合層１１０を外部の空気または水分から保護できる材料であれば良い。たとえば、別の保護膜１１の材料としてＳｉＯ２を用いることが好ましい。これにより、別の保護膜１１を密着性を高く形成することができ、別の保護膜１１が容易に剥がれることはないようにすることができる。これにより、ｐ型電極１１２を強固に固定することができる。
以下、本発明を実施例に基づいて具体的に説明する。しかし、本発明はこれらの実施例にのみ限定されるものではない。
（実施例１）
＜半導体発光素子の作製＞
窒化ガリウム系化合物半導体からなる半導体発光素子（以下、実施例１の半導体発光素子）を次にようにして製造した。
まず、サファイアからなる基板上に、ＡｌＮからなるバッファ層を介して、厚さ８μｍのアンドープＧａＮからなる下地層を形成した。次に、厚さ２μｍのＳｉドープｎ型ＧａＮコンタクト層、厚さ２５０ｎｍのｎ型Ｉｎ０．１Ｇａ０．９Ｎクラッド層を形成した後、厚さ１６ｎｍのＳｉドープＧａＮ障壁層および厚さ２．５ｎｍのＩｎ０．２Ｇａ０．８Ｎ井戸層を５回積層し、最後に障壁層を設けた多重量子井戸構造の発光層を形成した。さらに、厚さ１０ｎｍのＭｇドープｐ型Ａｌ０．０７Ｇａ０．９３Ｎクラッド層、厚さ１５０ｎｍのＭｇドープｐ型ＧａＮコンタクト層を順に形成した。
なお、窒化ガリウム系化合物半導体層の積層は、ＭＯＣＶＤ法により、当該技術分野においてよく知られた通常の条件で行なった。
次に、ｐ型ＧａＮコンタクト層上に、厚さ２００ｎｍのＩＴＯからなる透光性電極を形成した後、ＳｉＯ２からなる保護膜を形成した。
さらに、実施形態１で示したマスク形成工程にしたがって、逆テーパー型マスクを形成した。レジストとしては、ＡＺ５２００ＮＪ（製品名：ＡＺエレクトロニックマテリアルズ株式会社製）を用いた。
この逆テーパー型マスクを具備した状態で、ＳｉＯ２からなる保護膜をエッチングして、透光性電極の上面の一部とｎ型コンタクト層を露出させた後、スパッタ法により、２０ÅのＣｒからなる接合層を形成した。さらに、接合層の上に、１００ｎｍのＲｈからなる金属反射層、８０ｎｍのＴｉからなるバリア層、２００ｎｍのＡｕからなるボンディング層の３層構造のボンディングパッド電極を形成した。その後、レジスト剥離液を用いて、逆テーパー型マスクを除去した。ｎ側電極も、前記ｐ側電極と同じ電極積層構造とした。
＜半導体発光素子の評価＞
実施例１の半導体発光素子について、順方向電圧を測定したところ、プローブ針による通電で電流印加値２０ｍＡにおける順方向電圧が３．０Ｖであった。その後、ＴＯ−１８缶パッケージに実装してテスターによって発光出力を計測したところ印加電流２０ｍＡにおける発光出力は１９．５ｍＷを示した。またその発光面の発光分布は正極下の全面で発光しているのが確認できた。
更に、本実施例で作製したボンディングパッド電極の反射率は４６０ｎｍの波長領域で７０％であった。この値は、ボンディングパッド電極形成時に同じチャンバに入れたガラス製のダミー基板を用いて、分光光度計で測定した。
また、ボンディングテストを１００，０００チップについて実施したが（ボンディング不良数）、パッド剥れは１チップもなかった。
＜高温高湿度試験＞
常法に従って、チップの高温高湿度試験を実施した。試験方法としては、チップを高温高湿器（いすゞ製作所、μーＳＥＲＩＥＳ）内に入れ、温度８５℃、相対湿度８５ＲＨ％の環境下でそれぞれ１００個のチップ数の発光試験（チップへの通電量は５ｍＡ、２０００時間）をしたところ、不良数は０個であった。
＜耐食性試験＞
電流印加値２０ｍＡ、順方向電圧が３．０Ｖ、発光出力は１９．５ｍＷの発光させた状態で、実施例１の半導体発光素子を水槽の水中に沈めた。その状態のまま、１０分間保持した後、水中から引き上げて、再び発光特性を測定した。水中に沈める前と発光特性はほとんど変わらなかった。
（実施例２〜２０）
表１に示す材料及び厚さでｐ型電極を形成した他は実施例１と同様にして、実施例２〜２０の半導体発光素子を製造した。
実施例１と同様に評価を行い、表２に示す評価結果が得られた。
Figure 0005515431
Figure 0005515431
（比較例１）
図１２は、比較例１の半導体発光素子のｐ型電極を示す拡大断面図である。図１２に示すように、この半導体発光素子のｐ型電極２０１は、ＩＴＯからなる透光性電極１０９、Ｃｒからなる接合層２１０及びボンディングパッド電極２２０によって構成されている。
透光性電極１０９の上面１０９ｃはＳｉＯ２からなる保護膜１０によって覆われており、保護膜１０の一部が開口されて露出された透光性電極１０９の上面１０９ｃに接合層２１０が均一な厚さで形成されている。接合層２１０の上にはＡｌからなる金属反射層２１７が形成され、金属反射層２１７の上にはＴｉからなるバリア層、Ａｕからなるボンディング層２１９がこの順序で形成されている。また、接合層２１０、金属反射層２１７、バリア層（図示略）およびボンディング層２１９各層の側面はそれぞれ透光性電極１０９の上面１０９ｃに対してほぼ垂直に形成されている。
比較例１の半導体発光素子は、以下のようにして形成した。
まず、実施例１と同様にして、ＭＯＣＶＤ法により、当該技術分野においてよく知られた通常の条件で、窒化ガリウム系化合物半導体層の積層を行なった。
次に、ｐ型ＧａＮコンタクト層上に厚さ２００ｎｍのＩＴＯからなる透光性電極１０９を形成した。
次に、図１３（ａ）に示すように、透光性電極１０９の上面１０９ｃ上にＳｉＯ２からなる保護膜１０を形成した後、保護膜１０上にレジストを塗布乾燥してレジスト部２１を形成した。
次に、図１３（ｂ）に示すように、通常のフォトリソグラフィー法を用いて、ボンディングパッド電極を形成する部分に対応する部分のレジスト部２１を露光して可溶性のレジストとした後、これを所定の現像液で除去して、保護膜１０の上面に対して垂直な端面を有するレジスト部２１を形成した。
次に、図１３（ｃ）に示すように、残されたレジスト部２１をマスクとして、保護膜１０のエッチングを行い、ボンディングパッド電極を形成する部分に対応する部分の保護膜１０を除去して、透光性電極１０９の上面１０９ｃとｎ型コンタクト層を露出させた。
次に、スパッタ法により、露出された透光性電極１０９の上面１０９ｃおよびレジスト部２１の上面２１ａを覆うように、２０ÅのＣｒからなる接合層２１０を形成した。さらに、接合層２１０を覆うように２００ｎｍのＡｌからなる金属反射層２１７を形成した。さらにまた、図１３（ｄ）に示すように、金属反射層２１７を覆うように８０ｎｍのＴｉからなるバリア層（図示略）を形成し、前記バリア層を覆うように２００ｎｍのＡｕからなるボンディング層２１９を形成した。
最後に、レジスト剥離液によりレジスト部２１を剥離することにより、図１３（ｅ）に示すように、接合層２１０上に金属反射層２１７とバリア層とボンディング層２１９とからなる３層構造のボンディングパッド電極２２０が積層されたｐ型電極２０１を形成した。
この工程により、図１２に示す構造のｐ型電極２０１を形成した。なお、ｎ側電極も、前記ｐ側電極と同じ電極積層構造とした。
＜半導体発光素子の評価＞
比較例１の半導体発光素子について、順方向電圧を測定したところ、プローブ針による通電で電流印加値２０ｍＡにおける順方向電圧が３．０Ｖであった。その後、ＴＯ−１８缶パッケージに実装してテスターによって発光出力を計測したところ印加電流２０ｍＡにおける発光出力は２０ｍＷを示した。またその発光面の発光分布は正極下の全面で発光しているのが確認できた。このように、発光特性は実施例１と同様であった。
更に、比較例１のボンディングパッド電極の反射率は４６０ｎｍの波長領域で９０％であった。この値は、ボンディングパッド電極形成時に同じチャンバに入れたガラス製のダミー基板を用いて、分光光度計で測定した。
また、ボンディングテストを１００，０００チップについて実施したが（ボンディング不良数）、パッド剥れは５０チップであった。
＜高温高湿度試験＞
実施例１と同様にして、チップの高温高湿度試験を実施した。温度８５℃、相対湿度８５ＲＨ％の環境下でそれぞれ１００個のチップ数の発光試験（チップへの通電量は５ｍＡ、２０００時間）をしたところ、不良数は６５個であった。
＜耐食性試験＞
実施例１と同様にして、耐食性試験を行った。電流印加値２０ｍＡ、順方向電圧が３．０Ｖ、発光出力は２０ｍＷの発光させた状態で、比較例１の半導体発光素子を水槽の水中に沈めた。その状態のまま数秒間保持しただけで光らなくなった。
（比較例２及び比較例３）
表１に示す材料及び厚さでｐ型電極を形成した他は比較例１と同様にして、比較例２及び比較例３の半導体発光素子を製造した。
比較例１と同様に評価を行い、表２に示す評価結果が得られた。
本発明は、半導体発光素子、その電極並びに製造方法及びランプに関するものであって、特に、接合性及び耐食性を向上させた電極を備えた半導体発光素子、その電極並びに製造方法及びランプを製造・利用する産業において利用可能性がある。
１、２…半導体発光素子、３…ランプ、１０…保護膜、１０ｃ…端部、１０ｄ…開口部、１１…保護膜、２０…積層半導体層、２１…不溶性レジスト部（レジスト部）、２２…可溶性レジスト部、２３…架橋高分子からなる硬化部、２５…マスク、３１、３２…フレーム、３３、３４…ボンディングワイヤ、３５…モールド、１０１…基板、１０２…バッファ層、１０３…下地層、１０４…ｎ型半導体層、１０４ａ…ｎコンタクト層、１０４ｂ…ｎクラッド層、１０４ｃ…露出面、１０５…発光層、１０５ａ…障壁層、１０５ｂ…井戸層、１０６…ｐ型半導体層、１０６ｃ…ｐクラッド層、１０６ｂ…ｐコンタクト層、１０６ｃ…上面、１０８…ｎ型電極、１０８ｃ…傾斜面、１０８ｄ…外周部、１０９…透光性電極、１０９ｃ…上面、１１０…接合層、１１０ｃ…傾斜面、１１０ｄ…外周部、１１１、１１２…ｐ型電極（一方の電極）、１１７…金属反射層、１１７ｃ…傾斜面、１１９…ボンディング層、１１９ｃ…傾斜面、１２０…ボンディングパッド電極、１２０ｄ…外周部、１３０…接合層、１３０ｃ…傾斜面、１３０ｄ…外周部、２０１…ｐ型電極、２１７…金属反射層、２１９…ボンディング層、２２０…ボンディングパッド電極。

Claims (16)

  1. 基板と、前記基板上に形成されてなる発光層を含む積層半導体層と、前記積層半導体層の上面に形成された一方の電極と、前記積層半導体層の一部が切り欠けられてなる半導体層露出面上に形成された他方の電極と、を具備する半導体発光素子であって、
    前記一方の電極または前記他方の電極の少なくともいずれか一方が、接合層と前記接合層を平面視したときの輪郭線を形づくる境界部の上を完全に覆うように形成されたボンディングパッド電極とからなり、
    前記接合層のうちｐ型半導体層上に形成された接合層が、Ｔｉ、Ｃｒ、Ｃｏ、Ｔａ、Ｎｉからなる群より選ばれた少なくとも一種の元素からなるものであり、最大厚みが２０Å以上４００Å以下の範囲の薄膜であり、
    前記ボンディングパッド電極の最大厚みが、前記接合層の最大厚みに比べて厚く形成され、かつ、１または２以上の層からなり、
    前記接合層および前記ボンディングパッド電極の外周部にそれぞれ、外周側に向けて膜厚が漸次薄くなるような傾斜面が形成されていることを特徴とする半導体発光素子。
  2. 前記ボンディングパッド電極が、Ａｕ、Ａｌまたはこれらの金属の何れかを含む合金からなるボンディング層からなり、前記ボンディング層の最大厚みが５０ｎｍ以上２０００ｎｍ以下の範囲の薄膜であることを特徴とする請求項１に記載の半導体発光素子。
  3. 前記ボンディングパッド電極が、前記接合層を覆うように形成された金属反射層と、前記金属反射層を覆うように形成されたボンディング層とからなり、
    前記金属反射層が、Ａｇ、Ａｌ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｔｉのうちの何れかまたはこれら金属の何れかを含む合金からなるものであり、最大厚みが２０ｎｍ以上３０００ｎｍ以下の範囲の薄膜であることを特徴とする請求項１または請求項２のいずれかに記載の半導体発光素子。
  4. 前記一方の電極と前記積層半導体層の上面との間または前記他方の電極と前記半導体層露出面との間に透光性電極が形成されており、
    前記透光性電極が、Ｉｎ、Ｚｎ、Ａｌ、Ｇａ、Ｔｉ、Ｂｉ、Ｍｇ、Ｗ、Ｃｅ、Ｓｎ、Ｎｉのいずれか一種を含む導電性の酸化物、硫化亜鉛または硫化クロムのうちいずれか一種からなる群より選ばれる透光性の導電性材料から構成されることを特徴とする請求項１〜請求項３のいずれか１項に記載の半導体発光素子。
  5. 前記積層半導体層が、前記基板側からｎ型半導体層、発光層、ｐ型半導体層の順に積層されてなり、前記発光層が多重量子井戸構造であることを特徴とする請求項１〜請求項４のいずれか１項に記載の半導体発光素子。
  6. 前記積層半導体層が、窒化ガリウム系半導体を主体として構成されていることを特徴とする請求項１〜請求項５のいずれか１項に記載の半導体発光素子。
  7. 請求項１〜６のいずれか１項に記載の半導体発光素子と、前記半導体発光素子が配置されるとともに前記半導体発光素子の一方の電極とワイヤボンディングされる第１フレームと、前記半導体発光素子の他方の電極とワイヤボンディングされる第２フレームと、前記半導体発光素子を取り囲んで形成されるモールドと、を備えたことを特徴とするランプ。
  8. 基板と、前記基板上に形成されてなる発光層を含む積層半導体層と、前記積層半導体層の上面に形成された一方の電極と、前記積層半導体層の一部が切り欠けられてなる半導体層露出面上に形成された他方の電極と、を具備する半導体発光素子用の電極であって、
    前記一方の電極または前記他方の電極の少なくともいずれか一方が、接合層と前記接合層を平面視したときの輪郭線を形づくる境界部の上を完全に覆うように形成されたボンディングパッド電極とからなり、
    前記接合層のうちｐ型半導体層上に形成された接合層が、Ｔｉ、Ｃｒ、Ｃｏ、Ｔａ、Ｎｉからなる群より選ばれた少なくとも一種の元素からなるものであり、最大厚みが２０Å以上４００Å以下の範囲の薄膜であり、
    前記ボンディングパッド電極の最大厚みが、前記接合層の最大厚みに比べて厚く形成され、かつ、１または２以上の層からなり、
    前記接合層および前記ボンディングパッド電極の外周部にそれぞれ、外周側に向けて膜厚が漸次薄くなるような傾斜面が形成されていることを特徴とする半導体発光素子用の電極。
  9. 前記ボンディングパッド電極が、Ａｕ、Ａｌまたはこれらの金属の何れかを含む合金からなるボンディング層からなり、前記ボンディング層の最大厚みが５０ｎｍ以上２０００ｎｍ以下の範囲の薄膜であることを特徴とする請求項８に記載の半導体発光素子用の電極。
  10. 前記ボンディングパッド電極が、前記接合層を覆うように形成された金属反射層と、前記金属反射層を覆うように形成されたボンディング層とからなり、
    前記金属反射層が、Ａｇ、Ａｌ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｔｉのうちの何れかまたはこれら金属の何れかを含む合金からなるものであり、最大厚みが２０ｎｍ以上３０００ｎｍ以下の範囲の薄膜であることを特徴とする請求項８または請求項９のいずれかに記載の半導体発光素子用の電極。
  11. 前記一方の電極と前記積層半導体層の上面との間または前記他方の電極と前記半導体層露出面との間に透光性電極が形成されており、
    前記透光性電極が、Ｉｎ、Ｚｎ、Ａｌ、Ｇａ、Ｔｉ、Ｂｉ、Ｍｇ、Ｗ、Ｃｅ、Ｓｎ、Ｎｉのいずれか一種を含む導電性の酸化物、硫化亜鉛または硫化クロムのうちいずれか一種からなる群より選ばれる透光性の導電性材料から構成されることを特徴とする請求項８〜
    請求項１０のいずれか１項に記載の半導体発光素子用の電極。
  12. 基板上に、発光層を含む積層半導体層を形成する工程と、
    前記積層半導体層の一部を切り欠けて半導体層露出面を形成する工程と、
    前記積層半導体層の上面および前記半導体層露出面に一方の電極および他方の電極を形成する電極形成工程と、を有する半導体発光素子の製造方法であって、
    前記電極形成工程が、前記積層半導体層の上面または前記半導体層露出面の少なくともいずれか一方の面上に逆テーパー型マスクを形成するマスク形成工程の後、前記積層半導体層の上面または前記半導体層露出面上に接合層を形成し、その後、前記接合層を平面視したときの輪郭線を形づくる境界部の上を完全に覆うように前記接合層の最大厚みに比べて最大厚みの厚いボンディングパッド電極を形成して、一方の電極または他方の電極を形成する工程であり、
    前記接合層および前記ボンディングパッド電極を形成する際、それぞれの外周部に、外周側に向けて膜厚が漸次薄くなるような傾斜面を形成し、
    前記接合層のうちｐ型半導体層上に形成された接合層が、Ｔｉ、Ｃｒ、Ｃｏ、Ｔａ、Ｎｉからなる群より選ばれた少なくとも一種の元素からなるものであり、最大厚みが２０Å以上４００Å以下の範囲の薄膜とすることを特徴とする半導体発光素子の製造方法。
  13. 前記電極形成工程の前に前記積層半導体層の上面または前記半導体層露出面に透光性電極を形成する工程を有することを特徴とする請求項１２に記載の半導体発光素子の製造方法。
  14. 前記電極形成工程が、前記逆テーパー型マスクおよび前記接合層を形成した後、前記接合層を覆うように前記接合層の最大厚みに比べて最大厚みの厚い金属反射層を形成し、その後、前記金属反射層を覆うように前記金属反射層の最大厚みに比べて最大厚みの厚いボンディング層を形成して、一方の電極または他方の電極を形成する工程であることを特徴とする請求項１２または請求項１３に記載の半導体発光素子の製造方法。
  15. 前記電極形成工程における前記接合層、前記金属反射層および前記ボンディング層の形成が、スパッタ法により行われることを特徴とする請求項１４に記載の半導体発光素子の製造方法。
  16. 前記マスク形成工程の前に、前記透光性電極の上面および前記積層半導体層の上面または前記半導体層露出面上に保護膜を形成する工程を備えたことを特徴とする請求項１２〜請求項１５のいずれか１項に記載の半導体発光素子の製造方法。
JP2009133177A 2008-06-16 2009-06-02 半導体発光素子、その電極並びに製造方法及びランプ Active JP5515431B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009133177A JP5515431B2 (ja) 2008-06-16 2009-06-02 半導体発光素子、その電極並びに製造方法及びランプ
PCT/JP2009/060926 WO2009154191A1 (ja) 2008-06-16 2009-06-16 半導体発光素子、その電極並びに製造方法及びランプ
US12/999,530 US8569735B2 (en) 2008-06-16 2009-06-16 Semiconductor light-emitting element, electrode and manufacturing method for the element, and lamp
CN200980131958.1A CN102124574B (zh) 2008-06-16 2009-06-16 半导体发光元件、其电极及制造方法以及灯
TW098120108A TWI412159B (zh) 2008-06-16 2009-06-16 半導體發光元件、其電極以及製造方法、及燈

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008157248 2008-06-16
JP2008157248 2008-06-16
JP2009133177A JP5515431B2 (ja) 2008-06-16 2009-06-02 半導体発光素子、その電極並びに製造方法及びランプ

Publications (2)

Publication Number Publication Date
JP2010028100A JP2010028100A (ja) 2010-02-04
JP5515431B2 true JP5515431B2 (ja) 2014-06-11

Family

ID=41733593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009133177A Active JP5515431B2 (ja) 2008-06-16 2009-06-02 半導体発光素子、その電極並びに製造方法及びランプ

Country Status (1)

Country Link
JP (1) JP5515431B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012077407A1 (ja) * 2010-12-08 2012-06-14 日亜化学工業株式会社 窒化物系半導体発光素子
JP5949294B2 (ja) * 2011-08-31 2016-07-06 日亜化学工業株式会社 半導体発光素子
JP5902957B2 (ja) * 2012-02-17 2016-04-13 スタンレー電気株式会社 光半導体素子、およびその製造方法
JP5949140B2 (ja) * 2012-05-21 2016-07-06 日亜化学工業株式会社 半導体発光素子
DE102015114590B4 (de) 2015-09-01 2020-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauteils

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04111422A (ja) * 1990-08-31 1992-04-13 Fujitsu Ltd 半導体装置の製造方法
JP3710573B2 (ja) * 1996-09-30 2005-10-26 シャープ株式会社 窒化ガリウム系化合物半導体発光素子の電極構造
JP3625377B2 (ja) * 1998-05-25 2005-03-02 ローム株式会社 半導体発光素子
JP2004006498A (ja) * 2002-05-31 2004-01-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
TWI243488B (en) * 2003-02-26 2005-11-11 Osram Opto Semiconductors Gmbh Electrical contact-area for optoelectronic semiconductor-chip and its production method
JP4889193B2 (ja) * 2003-07-23 2012-03-07 日亜化学工業株式会社 窒化物半導体発光素子
JP4438422B2 (ja) * 2004-01-20 2010-03-24 日亜化学工業株式会社 半導体発光素子
JP2006066903A (ja) * 2004-07-29 2006-03-09 Showa Denko Kk 半導体発光素子用正極
JP2008041866A (ja) * 2006-08-04 2008-02-21 Nichia Chem Ind Ltd 窒化物半導体素子

Also Published As

Publication number Publication date
JP2010028100A (ja) 2010-02-04

Similar Documents

Publication Publication Date Title
TWI412159B (zh) 半導體發光元件、其電極以及製造方法、及燈
JP5522032B2 (ja) 半導体発光素子及びその製造方法
JP5526712B2 (ja) 半導体発光素子
TWI453955B (zh) 半導體發光元件及半導體發光元件之製造方法、燈
TWI429107B (zh) 半導體發光元件、其製造方法、燈、照明裝置、電子機器及機械裝置
US9219198B2 (en) Method for forming metal electrode, method for manufacturing semiconductor light emitting elements and nitride based compound semiconductor light emitting elements
KR100895452B1 (ko) 반도체 발광소자용 양전극
JP5276959B2 (ja) 発光ダイオード及びその製造方法、並びにランプ
US8093618B2 (en) Multi-layer ohmic electrode, semiconductor light emitting element having multi-layer ohmic electrode, and method of forming same
JP2010267797A (ja) 半導体発光素子、ランプ、照明装置、電子機器及び電極
KR101257572B1 (ko) 반도체 발광 소자
TW201131815A (en) Semiconductor light emitting element and semiconductor light emitting device
JP5178383B2 (ja) 半導体発光素子及び半導体発光素子の製造方法、ランプ
JP2011034989A (ja) 半導体発光素子、その製造方法、ランプ、電子機器及び機械装置
JP5515431B2 (ja) 半導体発光素子、その電極並びに製造方法及びランプ
JP2010062425A (ja) 半導体発光素子及び半導体発光素子の製造方法、ランプ
JP5323468B2 (ja) 半導体発光素子の製造方法、電極構造の製造方法、半導体発光素子、電極構造
JP5573138B2 (ja) 半導体発光素子の製造方法
WO2009154191A1 (ja) 半導体発光素子、その電極並びに製造方法及びランプ
JP2010147097A (ja) 半導体素子および半導体素子の製造方法
JP5246079B2 (ja) 半導体素子の製造方法
JP2009246275A (ja) Ｉｉｉ族窒化物半導体発光素子及びランプ
JP2011086855A (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140317

R150 Certificate of patent or registration of utility model

Ref document number: 5515431

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150