JP5345385B2 - 電気的マルチバンドモジュール - Google Patents

Description

本発明は電気的マルチバンドモジュールに関する。

トリプレクサを備えた電気的マルチバンドモジュールは米国出願第２００３／０１２４９８４号明細書から公知である。

トリプレクサを備え、さらにＧＰＳ路に音響表面波によって動作するバンドパスフィルタを備えた電気的マルチバンドモジュールが米国出願第２００４／０１１６０９８号明細書から公知である。

本発明の解決すべき課題は、或る周波数帯域において障害なく大規模な受信が可能であり、同時にその他の周波数帯域においてデータ送信の可能な電気的マルチバンドモジュールを提供することである。

本発明の電気的マルチバンドモジュールは、それぞれ個別の周波数帯域で信号を伝送する少なくとも３つの信号路と、入力側でアンテナ路へ接続され、出力側で各信号路へ接続された周波数切換部とを有し、ここで、少なくとも１つの信号路にダブルモードＳＡＷフィルタを含むバンドパスフィルタが配置されている。

ダブルモードＳＡＷフィルタ（ＤＭＳフィルタ）とは、音響表面波によって動作する音響結合変換器を備えたレゾネータフィルタであると理解されたい。ＤＭＳフィルタは２つのリフレクタによって区切られた少なくとも１つの音響トラックを有する。音響トラックは少なくとも３つの変換器を備えた変換器装置を含む。

本発明の電気的マルチバンドモジュールは各信号路の透過領域に低い挿入減衰量を有する点において際立っている。内部にＤＭＳフィルタの配置された信号路は他の信号路に対して−４０ｄＢより大きな高い分離度を有する。

ＤＭＳフィルタは有利にはＳＡＷチップとして実現される。本発明の有利な実施形態では、支持体基板上にＳＡＷチップが配置される。

支持体基板はメタライゼーション層とこのメタライゼーション層間に配置されたセラミック層または積層体とを有する。

電気的マルチバンドモジュールの他の素子は、例えば、ローパスフィルタ、ディプレクサ、または、各信号路の出力インピーダンスを適合化するための適合化電源回路網であり、これらは支持体基板内または支持体基板の表面上に実装することができる。特にアンテナ側に配置される周波数切換部は少なくとも部分的に支持体基板内に集積される。"支持体基板内に集積される"とは、回路素子が導体路として少なくとも１つのメタライゼーション層に構成されることを意味する。

有利には、第１の信号路および第２の信号路が送受信路であり、第３の信号路が受信路である。

有利には、第１の信号路は中心周波数約１ＧＨｚまでの周波数帯域または中心周波数９００ＭＨｚまでの周波数帯域に対して用いられる。有利には、第２の信号路は中心周波数約１８００ＭＨｚからの周波数帯域に対して用いられる。

本発明の電気的マルチバンドモジュールは特に種々の移動無線の帯域の分離と付加的な周波数帯域でのデータ伝送とのために設けられている。本発明の有利な実施形態では、第１の周波数帯域および第２の周波数帯域は移動無線帯域であり、第３の周波数帯域はＧＰＳ帯域である。

第１の周波数帯域の中心周波数ｆ_１、第２の周波数帯域の中心周波数ｆ_２および第３の周波数帯域の中心周波数ｆ_３に対してｆ_１＜ｆ_３＜ｆ_２が成り立つ。本発明の有利な実施形態によれば、特にｆ_３≧２ｆ_１および／またはｆ_３＜ｆ_２＜１．５ｆ_３が成り立つ。

第１の周波数帯域は８２４ＭＨｚ〜８９４ＭＨｚ、中心周波数ｆ_１＝８５９ＭＨｚのＣＤＭＡ伝送プロセス用のＡＭＰＳ帯域（Advanced Mobile Phone System Band）に相応する。第１の周波数帯域には第１の信号路が対応している。

第３の周波数帯域は１５７４．４２ＭＨｚ〜１５７６．４２ＭＨｚ、中心周波数ｆ_３＝１５７５．４２ＭＨｚのＧＰＳ帯域（Global Positioning System Band）に相応する。第３の周波数帯域には第３の信号路が対応している。

第２の周波数帯域は１８５０ＭＨｚ〜１９９０ＭＨｚ、中心周波数ｆ_２＝１９２０ＭＨｚのＰＣＳ帯域（Personal Communication System Band）に相応する。第２の周波数帯域には第２の信号路が対応している。

本発明の電気的マルチバンドモジュールは３バンドモジュールに限定されない。ＵＭＴＳデータまたはＢｌｕｅｔｏｏｔｈデータを伝送するための別の信号路またはデータ伝送路を設けることができる。

周波数切換部は有利には専ら受動回路素子、例えばキャパシタンスおよびインダクタンスから構成される。これにより端末機における電流消費量が小さくて済む。周波数切換部の少なくとも一部または全ての素子を支持体基板内に集積することができる。また周波数切換部の少なくとも一部の素子をチップとして構成し、支持体基板上に実装してもよい。

チップは表面実装可能なコンタクトすなわちＳＭＤコンタクトを有する。チップはボンディングワイヤを介して支持体基板に電気的に接続されたベアダイとして構成される。これに代えて特にＳＡＷチップをフリップチップデバイスとして支持体基板上に実装することもできる。

有利には、バンドパスフィルタは第３の信号路に配置される。

周波数切換部は有利には多段に構成される。有利な実施形態では、周波数切換部は第１のディプレクサと第２のディプレクサとを含み、第２の信号路および第３の信号路が第２のディプレクサを介して共通信号路へまとめて接続され、共通信号路および第１の信号路が第１のディプレクサを介してアンテナ路へまとめて接続される。

有利には、第１のディプレクサは第１のローパスおよび第１のハイパスを含み、第１のハイパスは共通信号路に対応し、第１のローパスは第１の信号路に対応する。また有利には、第２のディプレクサは第２のローパスおよび第２のハイパスを含み、第２のローパスは第３の信号路に対応し、第２のハイパスは第２の信号路に対応する。

バンドパスフィルタは第１の周波数領域の信号または第２の周波数領域の信号を強く抑圧する阻止帯域を有する。

第２のハイパスは主として第１の周波数帯域の周波数または第３の周波数帯域の周波数に極位置を有する伝達関数を有する。

ダブルモードＳＡＷフィルタは直列に配置された複数の変換器から成る変換器装置を備えた１つまたは複数の音響トラックを有する。有利には並列接続された複数の入力変換器と並列接続された複数の出力変換器とが設けられている。ここでは、変換器装置は少なくとも５つの変換器を含み、それぞれの音響トラックでは入力変換器と出力変換器とが交互に配置される。つまり２つの出力変換器間に１つの入力変換器が配置されるかまたは２つの入力変換器間に１つの出力変換器が配置される。

バンドパスフィルタはさらに、ダブルモードＳＡＷフィルタの前方または後方に接続された少なくとも１つのＳＡＷレゾネータを含む。またダブルモードＳＡＷフィルタの前方および後方に１つずつＳＡＷレゾネータを配置してもよい。ＳＡＷレゾネータは例えば２つのリフレクタ間に配置された変換器を含む。

ＳＡＷレゾネータは直列レゾネータであっても並列レゾネータであってもよい。直列レゾネータは信号路に配置され、並列レゾネータは信号路からアースへいたる横分岐に配置される。

ここで取り上げている少なくとも１つのＳＡＷレゾネータは、少なくとも１つの直列レゾネータおよび少なくとも１つの並列レゾネータを含むラダー型素子またはラダー型装置によって置換することができる。

有利な実施形態では、バンドパスフィルタは対称出力側を有する。この場合ＤＭＳフィルタは有利にはバラン回路として用いられる。

第１の信号路に第２の周波数帯域の信号および第３の周波数帯域の信号を抑圧する第３のローパスが配置され、第３のローパスは主として第２の周波数帯域の周波数または第３の周波数帯域の周波数に極位置を有する伝達関数を有する。

第２のハイパスの後方に、第２の周波数帯域に対する第２の信号路の出力インピーダンスを適合化するための第１の適合化電源回路網を配置することができる。バンドパスフィルタの後方には、第３の周波数帯域に対する第３の信号路の出力インピーダンスを適合化するための第２の適合化電源回路網を配置することができる。

少なくとも１つの信号路は例えばデュプレクサまたは切換スイッチを介して受信分岐と送信分岐とに分岐されている。デュプレクサおよび切換スイッチは有利には支持体基板上に配置される。

有利な実施形態では、周波数切換部は第３の信号路に配置されたバンドパスフィルタを含み、このバンドパスフィルタがＤＭＳトラックおよび第１の周波数帯域の信号と第２の周波数帯域の信号とを分離するディプレクサを有している。この場合、バンドパスフィルタは直接に、つまりディプレクサの介在なしに共通のアンテナ路へ接続される。ここでの周波数切換部はトリプレクサと見なされる。

本発明の電気的マルチバンドモジュールはコンパクトなＳＭＤコンタクトチップとして実現可能であり、フロントエンドモジュールとも称される。ＳＭＤチップは信号路ごとに、１）デュプレクサ、２）信号路の送信分岐内の電力増幅器、電力検出器、方向性カプラ、例えば増幅器を制御するための少なくとも１つの切換スイッチを含む。電力増幅器の入力側にバンドパス統合部が設けられる。前述した送信分岐内の素子のほか、受信分岐内の少なくとも１つの素子、例えばＬＮＡおよび／またはバンドパスフィルタを、同一のモジュールとして実現することもできる。

以下に本発明の電気的マルチバンドモジュールの有利な実施例を図示し、詳細に説明する。ただし図は縮尺通りには描かれていないことに注意されたい。

図１には２つのディプレクサおよび１つのＤＭＳフィルタを備えた３バンドモジュールの等価ブロック図が示されている。図２にはマルチバンドモジュールの構造の断面図が示されている。図３には図１のモジュールの回路図が示されている。図４にはＤＭＳフィルタを備えたバンドパスフィルタの概略図が示されている。図５にはマルチバンドモジュールの信号路の伝達関数のグラフが示されている。図６には第１の信号路にデュプレクサおよび送信増幅器を有するフロントエンドモジュールの基本図が示されている。図７には２つの信号路にデュプレクサおよび送信増幅器を１つずつ有するフロントエンドモジュールの基本図が示されている。

図１には、マルチバンドモジュールを実現した回路の等価ブロック図が示されている。周波数切換部４０の入力側はアンテナ路１２３すなわちモジュールのアンテナ入力側である入力ゲートＩＮへ接続されている。周波数切換部４０は各信号路１，２，３を切り換える。第１の信号路１は第１の出力ゲートＯＵＴ１へ接続され、第２の信号路２は第２の出力ゲートＯＵＴ２へ接続され、第３の信号路３は第３の出力ゲートＯＵＴ３へ接続される。

周波数切換部４０は直列に接続された２つのディプレクサを有する。周波数切換部４０は、まず、アンテナ入力側に接続された第１のディプレクサ４１を有しており、この第１のディプレクサ４１は第１の信号路１を案内される第１の周波数帯域の信号と共通信号路２３を案内される第２の周波数帯域の信号および第３の周波数帯域の信号とを分離する。

さらに周波数切換部４０は共通信号路２３に第２のディプレクサ４２を有しており、この第２のディプレクサ４２は第２の信号路２を案内される第２の周波数帯域の信号と第３の信号路３を案内される第３の周波数帯域の信号とを分離する。

第１のディプレクサ４１は第１の信号路１に配置されるローパス１１と共通信号路２３に配置されるハイパス２３０とを含む。第２のディプレクサ４２は第２の信号路２に配置されるハイパス２１と第３の信号路３に配置されるローパス３１とを含む。

第１の信号路１（例えばセル）では、第１のローパス１１の後方に第２のローパス１２が配置されている。第２の信号路２（例えばＩＭＴ［International Mobile Telecommunications］またはＰＣＳ）では、ハイパス２１の後方に、第２の出力ゲートＯＵＴ２の出力インピーダンスを基準インピーダンス（例えば５０Ω）へ適合化する適合化電源回路網２２が配置されている。適合化電源回路網２２は支持体基板に集積することもできるし、またチップとして支持体基板上に実装することもできる。

第３の信号路３（例えばＧＰＳ）では、ローパス３１の後方にバンドパスフィルタ３２が配置されている。バンドパスフィルタ３２は図４に示されているようなＤＭＳフィルタを含む。第３の信号路３の出力側すなわちバンドパスフィルタ３２の後方には、第３の出力ゲートＯＵＴ３の出力インピーダンスを適合化する適合化電源回路網３３が配置されている。

また、第１の信号路１の出力側すなわち第２のローパス１２の後方に、第１の出力ゲートＯＵＴ１の出力インピーダンスを適合化する適合化電源回路網を配置してもよい。

マルチバンドモジュールは図１に示されているディプレクサ、フィルタおよび適合化電源回路網のほか、図示されない素子を含んでもよい。

図２にはマルチバンドモジュールの断面図が示されている。マルチバンドモジュールは、複数のメタライゼーション層およびその間に配置された誘電層から成る支持体基板９０を含む。支持体基板の下面にはモジュールのＳＭＤ実装のために図示されない回路板に対応するコンタクトが設けられている。支持体基板の上面には、ＳＡＷチップとして実現されたバンドパスフィルタ３２と、個別の素子またはチップとして実現されたインダクタンスＬ１，Ｌ３とが存在している。図１，図３を見ると、インダクタンスＬ１は第１のディプレクサ４１のローパスとして、インダクタンスＬ３は第２のディプレクサ４２のハイパス２１として設けられていることがわかる。

別の有利な実施例では、インダクタンスＬ１，Ｌ３は、支持体基板９０の少なくとも１つのメタライゼーション層の導体路として、メアンダ状または螺旋状に折り曲げられた形状でパターニングにより実現される。インダクタンスの各部は種々のメタライゼーション層として配置され、垂直方向のスルーコンタクトにより相互に電気的に接続される。

支持体基板の誘電層は、有利には、セラミック材料、例えば低温焼成セラミクスＬＴＣＣから成る。有利には、高い誘電定数ε＞１０を有するプラスティックも当該の誘電層の材料として考慮される。

支持体基板としての多層基板とＤＭＳフィルタを備えた表面実装可能なＳＡＷチップを使用することにより、底面積小さくまた透過帯域の挿入減衰量の低いコンパクトなモジュールを実現することができる。

図３には図１の回路の回路図が示されている。第１のローパス１１はインダクタンスＬ１により実現されており、第１の周波数帯域の信号を透過し、他の２つの周波数帯域の信号を阻止する。ハイパス２３０は有利には支持体基板９０内に配置されるキャパシタンスＣ１により実現される。キャパシタンスＣ１は第２の周波数帯域の信号および第３の周波数帯域の信号を透過し、第１の周波数帯域の信号を阻止する。

第２のローパス１２は、アースへの横分岐に接続されたキャパシタンスＣ２、および、第１の信号路１に接続されたインダクタンスＬ２およびキャパシタンスＣ３の並列振動回路から実現されている。第２のローパス１２は第１の周波数帯域の信号およびこれより下方の周波数帯域の信号全てを選択し、高い周波数の信号、特に、第２の周波数帯域の信号および第３の周波数帯域の信号を減衰させる。

ハイパス２１は、第２の信号路２に配置されたキャパシタンスＣ４、および、アースへの横分岐に接続されたインダクタンスＬ３およびキャパシタンスＣ５の直列振動回路から実現されている。直列振動回路Ｌ３，Ｃ５は、有利には、第３の周波数帯域に共振周波数を有し、第３の周波数帯域の信号およびこれより高い周波数帯域の信号を強く抑圧するように調整されている。インダクタンスＬ３は高い品質を有するが、これはＳＭＤコンタクトを備えたチップインダクタンスにより達成される。

ローパス３１はアースへ接続されたキャパシタンスＣ６と第３の信号路３に配置されたインダクタンスＬ４とを含む。ローパス３１は第３の周波数帯域より高い周波数帯域の信号を阻止する。ローパス３１をバンドパスフィルタ３２と共働させれば、第３の周波数帯域の信号を選択し、第１の周波数帯域の信号および第２の周波数帯域の信号を減衰させることができる。

バンドパスフィルタ３２の後方に、直列インダクタンスＬ５および横分岐のキャパシタンスＣ７から成るローパスを含む適合化電源回路網３３が接続されている。適合化電源回路網３３により、第３の出力ゲートＯＵＴ３での出力インピーダンスが例えば５０Ωまたは他の基準インピーダンスへ適合化される。

適合化電源回路網２２は直列インダクタンスＬ６を含み、この直列インダクタンスはここではマルチバンドモジュールの要素であるが、外部すなわちマルチバンドモジュールの実装される回路板上に配置されてもよいし、支持体基板内に実現されてもよい。有利な実施例では、インダクタンスＬ６は、例えば第２の信号路２を高周波数信号の伝送、特に２６３３ＭＨｚ〜２６５０ＭＨｚのＳ−ＤＭＢ周波数帯域（ディジタルマルチメディア衛星放送用の周波数帯域）の信号の伝送に利用できるよう、第２の出力ゲートＯＵＴ２での出力インピーダンスを適合化するために用いられる。第２の信号路は、第１の実施例の第３の信号路と同様に、純粋な受信路であってよい。

適合化電源回路網２２，３３はそれぞれインダクタンスＬ５，Ｌ６およびキャパシタンスＣ７とは別の回路素子を有することもできる。

並列振動回路Ｌ２，Ｃ３の並列共振は、第２の周波数帯域または第３の周波数帯域で共振が阻止されるように選定されている。第１の信号路の伝達関数は所定の極位置ないしは信号が強く抑圧される阻止帯域を有する。

直列振動回路Ｌ３，Ｃ５の直列共振は、第１の周波数帯域または第２の周波数帯域で共振が生じるように選定されている。このとき当該の周波数帯域の信号はアースへ短絡される。第２の信号路の伝達関数は所定のゼロ位置ないしは信号が強く抑圧される阻止帯域を有する。

図４にはＤＭＳトラック５０を備えたバンドパスフィルタ３２が示されている。ＤＭＳトラックは音響リフレクタ５２間に配置された変換器装置を含む。変換器装置は並列接続された２つの入力変換器５０２，５０４と並列接続された３つの出力変換器５０１，５０３，５０５とを含む。入力変換器は出力変換器に音響的に結合されているが、電気的には分離されている。

入力変換器を出力変換器として用いることも出力変換器を入力変換器として用いることもできる。

ＤＭＳトラックは３つの変換器から構成することもできるし、５つより多数の変換器から構成することもできる。このとき入力変換器と出力変換器とは音波の伝搬方向で見て交互に一列に配置される。ＤＭＳトラックは中心軸線に対して鏡面対称に構成されているか、中心に対して点対称に構成されている。

少なくとも１つの変換器、例えば中央に配置された変換器はＶ字形スプリット部を有する。

ＤＭＳトラック５０の前方に第１のＳＡＷレゾネータ６０が、後方に第２のＳＡＷレゾネータ７０が接続されている。第１のレゾネータ６０は２つのリフレクタ６２とこれらのリフレクタ間に配置された１つの変換器６１とを含む。第２のレゾネータ７０は２つのリフレクタ７２とこれらのリフレクタ間に配置された１つの変換器７１とを含む。

図４に示されているレゾネータ６０，７０のうち少なくとも１つは別の実施例では省略することもできる。

第３の信号路３のバンドパスフィルタ３２においてＤＭＳトラックを用いることにより、１つの周波数帯域全体が他の２つの周波数帯域に対して少なくとも−４０ｄＢほども強く分離されることが保証される。

図４に示されている実施例では、ＤＭＳトラックの入力側と出力側とが非対称すなわち非平衡に接続されている。ただし別の実施例として、有利には、ＤＭＳトラックの入力側と出力側とを対称すなわち平衡に接続することができる。

図５にはマルチバンドモジュールの伝達関数のグラフが示されている。第１の信号路の伝達関数８１は６００ＭＨｚより下方の低周波数領域に低い挿入減衰量を有する。これにより第１の信号路１を介して６００ＭＨｚより下方の周波数帯域の信号を低い挿入減衰量で伝送することができる。第１の周波数帯域の信号と他の周波数帯域の信号とはそれぞれ周波数切換部により分離される。

第２の信号路２の伝達関数８２は１．６ＧＨｚ〜３ＧＨｚの周波数帯域に低い挿入減衰量を有する。

第３の信号路の伝達関数８３は１．７ＧＨｚより高い周波数領域の信号および１．３ＧＨｚより低い周波数領域の信号を強く抑圧する。また、第３の信号路３の伝達関数は第３の周波数帯域に低い挿入減衰量を有することもできる。

支持体基板上または支持体基板内に、受動素子、例えば各信号路の送信信号および受信信号を分離するためのデュプレクサを配置することができる。半導体チップの切換スイッチなどを支持体基板上に配置することもできる。

図６，図７にはマルチバンドモジュールの各素子を高度に集積したフロントエンドモジュールの基本図が示されている。支持体基板９０は破線で示されており、この支持体基板上または支持体基板内に図示の全ての素子が配置される。

図６にはフロントエンドモジュールの第１の実施例が示されている。このフロントエンドモジュールは第１の信号路１の素子を含む。

図６，図７の第３の信号路３は直接にアンテナ入力側ＩＮおよびアンテナ路１２３へ接続されている。これはディプレクサ４１およびＤＭＳトラックを備えたバンドパスフィルタ３２の双方が直接にアンテナ路１２３へ接続されていることを意味する。

ディプレクサ４１は、図１の実施例と同様に、第１の信号路１と第２の信号路２とを分離するために設けられている。第１の信号路１には、送信路ＴＸ１を受信路ＲＸ１から分離するデュプレクサ４３１が配置されている。送信路ＴＸ１および受信路ＲＸ１は双方とも第１の周波数帯域に対応する。デュプレクサ４３１は２つのバンドパスすなわち送信フィルタおよび受信フィルタを有する。送信路ＴＸ１には電力増幅器４６１が配置されている。第１の信号路の出力側に相応する増幅器入力側には、インタステージフィルタとしてのバンドパス４７１が配置されており、これは第１の周波数帯域の送信信号のみを透過する。

図７にはフロントエンドモジュールの第２の実施例が示されている。このフロントエンドモジュールは第１の信号路１および第２の信号路２の双方に次のような素子を有する。

第２の信号路２は、図６の第１の信号路１とほぼ同様に構成される。第２の信号路２には、送信路ＴＸ２を受信路ＲＸ２から分離するデュプレクサ４３２が配置されている。送信路ＴＸ２および受信路ＲＸ２は双方とも第２の周波数帯域に対応する。デュプレクサ４３２は２つのバンドパスすなわち送信フィルタおよび受信フィルタを有する。送信路ＴＸ２には電力増幅器４６２が配置されている。第２の信号路の出力側に相応する増幅器入力側には、インタステージフィルタとしてのバンドパス４７２が配置されており、これは第２の周波数帯域の送信信号のみを透過し、第１の周波数帯域の送信信号を抑圧する。

図６の実施例では、送信路ＴＸ１は方向性カプラ４４を介して電磁的に付加的な信号路へ結合されている。付加的な信号路には電力検出器４５（パワーディテクタ）および遮断抵抗Ｒが配置されている。図７の実施例では、当該の付加的な信号路は第１の信号路１の送信路ＴＸ１および第２の信号路２の送信路ＴＸ２に結合されている。

電力検出器４５に対する給電電圧Ｖ_ｅｎと送信信号の整流成分に相応する出力電圧Ｖ_ｄｅｔとが示されている。出力電圧は増幅器の出力信号の信号強度を検出または監視するために用いられる。

各増幅器に対する給電電圧Ｖ_ＣＣ，Ｖ_ＣＣ１，Ｖ_ＣＣ２、各増幅器に対する基準電圧Ｖ_ｒｅｇ、切換スイッチ４８１，４８２を駆動するための制御電圧Ｖ_ｓｔｂｙも示されている。切換スイッチは基準電圧のイネーブルまたはスタンバイモードの設定のために操作される。スタンバイモードでは増幅器は電流を消費しない。増幅器の駆動モードを選択および設定するための電圧Ｖ_ｍｏｄｅも示されている。

別の実施例において、受信路ＲＸ１，ＲＸ２の図示されていない素子、例えばバンドパスおよび低ノイズ増幅器ＬＮＡなどを図示のフロントエンドモジュールに集積することもできる。

有利には、ディプレクサ、ローパス、線路、方向性カプラ、インダクタンスおよびキャパシタンスなどの受動素子は支持体基板の内部に実現され、バンドパス、デュプレクサなどの能動素子はチップとして支持体基板上に実現される。

支持体基板上に配置される素子、特にＤＭＳトラックを備えたバンドパスフィルタは、ケーシングのないチップすなわちベアダイとして構成することもできるし、ケーシングを有するチップ、有利にはＳＭＤモジュールとして構成することもできる。ベアダイは支持体基板上にワイヤボンディングされるかまたはフリップチップデバイスとして実装される。

デュプレクサ４３１，４３２は図６，図７の実施例においては少なくとも部分的に支持体基板９０上または支持体基板９０内に集積される。

デュプレクサは送信フィルタ、受信フィルタおよび適合化電源回路網を含む。適合化電源回路網はインピーダンス適合化を行うために、受信分岐内に位相線路、例えばλ／４線路を有する。

デュプレクサの送信フィルタおよび受信フィルタを共通のデュプレクサチップとして実現することができる。これに代えてこれらのフィルタを別個に構成してもよい。デュプレクサの適合化電源回路網は少なくとも部分的にデュプレクサチップまたはフィルタチップとして集積することができる。有利には、λ／４線路は完全にデュプレクサチップ内に集積される。デュプレクサの適合化電源回路網は少なくとも部分的に支持体基板内に集積される。

本発明のマルチバンドモジュールは図示の実施例、特に適合化電源回路網、フィルタおよびディプレクサから成る構成に限定されない。周波数切換部ではディプレクサをカスケード接続することが特に有利であるが、場合によってはこれをトリプレクサとして構成することもできる。

３バンドモジュールの等価ブロック図である。 マルチバンドモジュールの構造の断面図である。 ３バンドモジュールの回路図である。 ＤＭＳフィルタを備えたバンドパスフィルタの概略図である。 マルチバンドモジュールの信号路の伝達関数のグラフである。 フロントエンドモジュールの第１の実施例の基本図である。 フロントエンドモジュールの第２の実施例の基本図である。

符号の説明

１ 第１の信号路、 １１ 第１のローパス、 １２ 第３のローパス、 １２３ アンテナ路、 ２ 第２の信号路、 ２１ 第２のハイパス、 ２２ 適合化電源回路網、 ２３ 共通信号路、 ２３０ 第１のハイパス、 ３ 第３の信号路、 ３１ 第２のローパス、 ３２ バンドパスフィルタ、 ３３ 適合化電源回路網、 ４０ 周波数切換部、 ４１ 第１のディプレクサ、 ４２ 第２のディプレクサ、 ４３１，４３２ デュプレクサ、 ４４ 方向性カプラ、 ４５ 電力検出器、 ４６１，４６２ 電力増幅器、 ４７１，４７２ バンドパス、 ４８１，４８２ 切換スイッチ、 ５０ ＤＭＳトラック、 ６０，７０ レゾネータ、 ６１，７１ 変換器、 ５０１，５０３，５０５ 出力変換器、 ５０２，５０４ 入力変換器、 ５２，６２，７２ 音響リフレクタ、 ８１ 第１の信号路の伝達関数曲線、 ８２ 第２の信号路の伝達関数曲線、 ８３ 第３の信号路の伝達関数曲線、 ９０ 支持体基板、 Ｃ１〜Ｃ７ キャパシタンス、 ＩＮ アンテナ入力側、 Ｌ１〜Ｌ６ インダクタンス、 ＯＵＴ１ 第１の出力側、 ＯＵＴ２ 第２の出力側、 ＯＵＴ３ 第３の出力側、 ＯＵＴ１−ＲＸ，ＯＵＴ２−ＲＸ，ＯＵＴ１−ＴＸ，ＯＵＴ２−ＲＸ 出力側、 Ｒ 遮断抵抗、 ＲＸ１，ＲＸ２ 受信分岐、 ＴＸ１，ＴＸ２ 送信分岐、 Ｖ_ｒｅｆ 基準電圧、 Ｖ_ｍｏｄｅ，Ｖ_ｓｔｂｙ，Ｖ_ｅｎ 制御電圧、 Ｖ_ｄｅｔ 電圧

Claims (29)

1. それぞれ個別の周波数帯域で信号を伝送する少なくとも３つの信号路（１，２，３）と、入力側でアンテナ路（１２３）へ接続され、出力側で各信号路（１，２，３）へ接続された周波数切換部（４０）とを有し、
   前記各信号路は、第１の周波数帯域の信号を伝送する第１の信号路（１）と、第２の周波数帯域の信号を伝送する第２の信号路（２）と、第３の周波数帯域の信号を伝送する第３の信号路（３）とを含み、
   前記第１の周波数帯域の中心周波数ｆ _１ 、前記第２の周波数帯域の中心周波数ｆ _２ 、前記第３の周波数帯域の中心周波数ｆ _３ に対して、ｆ _１ ＜ｆ _３ ＜ｆ _２ が成り立つ、
   電気的マルチバンドモジュールであって、
   前記周波数切換部は第１のディプレクサ（４１）と第２のディプレクサ（４２）とを含み、前記第２の信号路および前記第３の信号路は該第２のディプレクサを介して共通信号路（２３）へ接続されており、該共通信号路および前記第１の信号路は該第１のディプレクサを介して前記アンテナ路へ接続されており、
   バンドパスフィルタ（３２）が前記第３の信号路に配置されており、前記バンドパスフィルタは、音響表面波によって動作する音響結合変換器を有するレゾネータフィルタと、該レゾネータフィルタに接続された少なくとも１つのレゾネータとを含んでおり、該少なくとも１つのレゾネータは少なくとも１つのラダー型素子を形成しており、
   前記第２のディプレクサは主として第１の周波数帯域の周波数または第３の周波数帯域の周波数に極位置を有する伝達関数を有する
   ことを特徴とする電気的マルチバンドモジュール。
2. 前記第１のディプレクサ（４１）は第１のローパス（１１）および第１のハイパス（２３０）を含み、該第１のハイパス（２３０）は前記共通信号路（２３）に対応しており、該第１のローパス（１１）は前記第１の信号路（１）に対応している、請求項１記載のモジュール。
3. 前記第２のディプレクサ（４２）は第２のローパス（３１）および第２のハイパス（２１）を含み、該第２のローパス（３１）は前記第３の信号路（３）に対応しており、該第２のハイパス（２１）は前記第２の信号路（２）に対応している、請求項１または２記載のモジュール。
4. 前記第２のディプレクサ内の前記第２のハイパス（２１）が前記第１の周波数帯域の周波数または第３の周波数帯域の周波数に極位置を有する伝達関数を有する、請求項３記載のモジュール。
5. 前記第２のハイパス（２１）の後方に第１の適合化電源回路網（２２）が配置されている、請求項３または４記載のモジュール。
6. 前記第１の信号路（１）に第３のローパス（１２）が配置されている、請求項１から５までのいずれか１項記載のモジュール。
7. 前記第３のローパス（１２）は主として前記第２の周波数帯域の周波数または前記第３の周波数帯域の周波数に極位置を有する伝達関数を有する、請求項６記載のモジュール。
8. 前記バンドパスフィルタ（３２）の後方に第２の適合化電源回路網（３３）が配置されている、請求項１から７までのいずれか１項記載のモジュール。
9. 前記バンドパスフィルタ（３２）は前記第２の周波数帯域に阻止帯域を有する、請求項１から８までのいずれか１項記載のモジュール。
10. 前記バンドパスフィルタ（３２）は前記第１の周波数帯域に阻止帯域を有する、請求項１から９までのいずれか１項記載のモジュール。
11. ｆ_３≧２ｆ_１が成り立つ、請求項１から１０までのいずれか１項記載のモジュール。
12. ｆ_３＜ｆ_２＜１．５ｆ_３が成り立つ、請求項１から１１までのいずれか１項記載のモジュール。
13. 前記レゾネータフィルタは少なくとも５つの変換器を備えた音響トラックを含む、請求項１から１２までのいずれか１項記載のモジュール。
14. 並列接続された複数の入力変換器および並列接続された複数の出力変換器が設けられており、ここで２つの出力変換器のあいだに１つの入力変換器が配置されているかまたは２つの入力変換器のあいだに１つの出力変換器が配置されている、請求項１３記載のモジュール。
15. 前記バンドパスフィルタ（３２）は前記レゾネータフィルタの前方および／または後方に接続された少なくとも１つのレゾネータを有する、請求項１３または１４記載のモジュール。
16. 前記少なくとも１つのレゾネータは直列レゾネータを含む、請求項１５記載のモジュール。
17. 前記少なくとも１つのレゾネータは並列レゾネータを含む、請求項１５または１６記載のモジュール。
18. 前記バンドパスフィルタ（３２）は対称出力側を有する、請求項１から１７までのいずれか１項記載のモジュール。
19. 前記第１の信号路（１）および前記第２の信号路（２）はそれぞれ送受信路であり、前記第３の信号路（３）は受信路である、請求項１から１８までのいずれか１項記載のモジュール。
20. 前記第１の信号路（１）および前記第２の信号路（２）はそれぞれ移動無線信号の伝送のために構成されており、前記第３の信号路（３）はＧＰＳ信号の伝送のために構成されている、請求項１９記載のモジュール。
21. 前記第２の信号路（２）および前記第３の信号路（３）がそれぞれ受信路であって前記第１の信号路（１）が送受信路であるか、または、前記第１の信号路（１）および前記第３の信号路（３）がそれぞれ受信路であって前記第２の信号路（２）が送受信路である、請求項１から１８までのいずれか１項記載のモジュール。
22. 前記周波数切換部（４０）は前記バンドパスフィルタ（３２）および前記第１のディプレクサ（４１）を含み、前記第１の信号路（１）および前記第２の信号路（２）が前記第１のディプレクサ（４１）を介して前記共通信号路へ接続されており、該共通信号路が前記第３の信号路（３）と前記アンテナ路（１２３）とに接続されている、請求項１から２１までのいずれか１項記載のモジュール。
23. 前記第１の信号路（１）および前記第２の信号路（２）から選択される少なくとも１つの信号路にそれぞれ１つずつデュプレクサ（４３１，４３２）が配置されている、請求項２２記載のモジュール。
24. 前記第１の信号路（１）および前記第２の信号路（２）から選択される少なくとも１つの信号路にそれぞれ１つずつ増幅器（４６１，４６２）が配置されている、請求項２２または２３記載のモジュール。
25. 第４の信号路が方向性カプラ（４４）を介して前記第１の信号路（１）の送信分岐（ＴＸ１）または前記第２の信号路（２）の送信分岐（ＴＸ２）に電磁的に結合されている、請求項２２から２４までのいずれか１項記載のモジュール。
26. 前記第４の信号路は前記第１の信号路（１）の前記送信分岐（ＴＸ１）と前記第２の信号路（２）の前記送信分岐（ＴＸ２）との双方に電磁的に結合されている、請求項２５記載のモジュール。
27. 当該のモジュールは表面実装可能な一体型ユニットとして構成されている、請求項１から２６までのいずれか１項記載のモジュール。
28. 当該のモジュールの少なくとも一部の素子は支持体基板（９０）上に実装されているかまたは該支持体基板内に集積されている、請求項２７記載のモジュール。
29. 前記支持体基板（９０）はメタライゼーション層と該メタライゼーション層間に配置されたセラミック層とを有する、請求項２８記載のモジュール。

Images