JP5220099B2 - フロントエンド回路を有する電気的構成要素 - Google Patents

Description

フロントエンド回路を有する電気的構成要素は、例えば、特許文献１に開示されている。

米国特許出願公開第２００４／０２１７９１４号明細書

解決するべき課題は、周波数帯間の高い選択性を有するフロントエンド回路を有する電気的構成要素の開示にある。

少なくとも２つの周波数帯において入力信号の同時受信に好適なダイバーシティフロントエンド回路を有する電気的構成要素が開示される。ダイバーシティフロントエンド回路は、ダイバーシティアンテナに結合される少なくとも２つの受信路を示し、対応する周波数帯の受信信号は各受信路に伝送される。ダイバーシティフロントエンド回路は、受信信号を伝送することに限定して設計される。

ダイバーシティアンテナは、主アンテナに加えて第２のアンテナとして構成要素内に存在する補助的なアンテナであると理解される。

ところで、本発明は、ダイバーシティアンテナに結合される、第２のフロントエンド回路、すなわちダイバーシティフロントエンド回路を提案する。ダイバーシティアンテナおよびそれに結合されるダイバーシティフロントエンド回路は、ＲＸ信号を受信し、伝送するという部分的な機能を実現する。

したがって、両アンテナおよびそれらに接続されるフロントエンド回路は、データ通信の際に同時利用されうる。

ダイバーシティアンテナまたはダイバーシティフロントエンド回路のすべての構成要素は、以下では“ダイバーシティ”の接頭辞を用いて示され得る。しかしながら、この接頭辞がないことは、必ずしも、ダイバーシティフロントエンド回路に属しない他の構成要素に言及していることを意味するものではない。

ダイバーシティフロントエンド回路はモジュール構造を有することができ、別個のモジュールであるダイバーシティフロントエンドモジュール上に設置されうる。

また、構成要素は、ダイバーシティフロントエンド回路以外に、主アンテナに接続される主フロントエンド回路を備え、ＴＸ信号（発信信号）の処理、および送信だけでなく、ＲＸ路（受信路）をも含む。

本発明の有利な一実施形態において、受信路は２重に置かれ、従って、ダイバーシティフロントエンド回路内および主フロントエンド回路内の両方に存在する。これにより、現存のＲＸ信号を２つのＲＸ路を介し、並行して受信することが可能になる。したがって、２つのＲＸ路を介して受信され得る２つのＲＸ信号は、受信器内で相関関係にありうる。ＲＸ路の一方における妨害を相殺し、それによって、妨害を補償することがこのような方法から可能であり、そのようなことは反射および負の干渉効果の結果として所定の周波数で生じ得る。そして、どの時点においても、受信器は、主フロントエンド回路からのRX信号、ダイバーシティフロントエンド回路からのRX信号、または双方の信号の相関信号のいずれかを処理することを自由に選択でき、それによって、最良の信号強度および干渉阻止の程度を保証する。電気的に互いに接続されずそれゆえ互いから独立して動作するアンテナおよびフロントエンド回路が２系統あるため、既存のある一方の周波数帯での受信動作間に同一または別の周波数帯での他の着信を監視することもまた可能である。

通常の受信動作間では、両方のフロントエンド回路のＲＸ路は“動作状態”である。しかしながら、一実施形態においては、特定の動作モードで、ダイバーシティフロントエンド回路は、スイッチによりダイバーシティアンテナから分離するように備えられる。これは、例えばＧＳＭ方式に係る伝送動作中に生じうる。これにより、ダイバーシティアンテナの中に結合され得る強力なＧＳＭ ＴＸ信号が感度のよいＲＸ路を損傷することが防止される。好適には、この種のスイッチは、ダイバーシティフロントエンドモジュール上にディスクリート半導体部品として取り付けられ得る、例えば、ダイオードまたはトランジスタのような半導体素子であり得る。

ダイバーシティフロントエンド回路の有利な実施形態は、下記に記載され論述される。

有利な一変形形態において、ダイバーシティフロントエンド回路は、少なくとも３つの周波数帯における受信信号の同時受信のために設計される。ダイバーシティフロントエンド回路は、ダイバーシティアンテナに結合される少なくとも３つの受信路を備える。

好適には、ダイバーシティフロントエンド回路は、第三世代移動無線システムから受信信号のデータ伝送のために設計される。各周波数帯の信号は、好適には、ＷＣＤＭＡシステムにしたがって伝送される。ＷＣＤＭＡとは、広帯域符号分割多元接続（Wideband Code Division Multiple Access）を意味する。

有利な一変形形態において、ダイバーシティフロントエンド回路は、ダイバーシティアンテナに接続されるアンテナ路ならびにダイバーシティアンテナに接続されるクロスオーバー回路を備える。出力信号は、ダイバーシティアンテナに接続されるアンテナ路に伝送されない。そのアンテナ路は、少なくとも３つの異なる周波数帯で受信信号を伝送するために用いられる。クロスオーバー回路は、前記少なくとも３つの周波数帯用に設置された少なくとも３つの受信路に、アンテナ路を接続する。受信路ごとに、クロスオーバー回路は、受信路内に配置される”音響波フィルタ”を含む。さらに、クロスオーバー回路は、アンテナ側に、アンテナとこれに対応する各フィルタとの間に配置される整合回路網を備える。当該整合回路網は、これらのフィルタの通過周波数で、アンテナおよび対応するフィルタ間のインピーダンス整合を保証する。

各受信路の通過帯内において、当該整合回路網は、対応する各音響波フィルタの入力インピーダンスとアンテナのインピーダンスの整合を達成する。すべての他のフィルタの入力インピーダンスにおける、スミス図表の開放端への、同時位相偏移の結果、すべての他の信号路は、インピーダンス不整合によりこの周波数帯において遮断される。

異なる周波数帯間の十分に高い分離は、整合回路網の高域通過、または低域通過フィルタリング効果によって達成されうる。原則的には、音響波フィルタの高い選択性により、対応する周波数帯において伝送周波数を十分な程度に抑制することができる。

整合回路網は、とりわけ音響波フィルタの入力インピーダンスの位相偏移のために用いられる。位相偏移を適切に選択することにより、アンテナに届き、かつ、異なる周波数帯にて伝送される信号を、互いから分離することが可能になる。周波数帯は、受動回路要素のみを有するクロスオーバー回路により互いから好都合に分離される。それによって、いかなる制御をも要せず、その特徴である構成要素による低電流消費という利点が提供される。

各受信路における整合回路網の少なくとも一部は、好適には、例えばＬＣ回路網の形式で実装される。例えば、Ｔ形回路網、π形回路網またはＬ形回路網が設けられてもよい。また、上述の回路網形式の組合せで形成されうる高次のＬＣ回路網もまた好適である。

各部分整合回路網には、好適には少なくとも１つの分岐路が配置される。各分岐路には、例えば並列のインダクタまたは並列のキャパシタが配置される。また、当該各部分整合回路網はまた、少なくとも１つの直列のインダクタまたは少なくとも１つの直列のキャパシタをも含み得る。

有利な一変形形態において、第１および第２の受信路は、ダイバーシティフロントエンド回路内の共用受信路に接続され、その共用路は、第３の受信路およびアンテナ路に電気的に、好適には導電的に接続される。好適には、整合回路網の少なくとも一部は、第１、第２および第３の受信路内、ならびに共用受信路内に実装される。

特に、１オクターブ未満、周波数の異なる受信路を、アンテナ側で第３の受信路に接続される１本の共用受信路に統合することが可能である。反対に、１オクターブ以上周波数の異なる受信信号は、好適にはアンテナ側で統合される。

各受信路は、原則的には、いずれの伝送帯域にも割り当てられ得る。一変形形態において、第１の受信路は２．１ＧＨｚのＵＭＴＳ帯域に、第２の受信路は１．９ＧＨｚのＰＣＳ帯域に、第３の受信路はＧＳＭ８５０帯域に割り当てられる。

有利な一変形形態において、音響波フィルタは、表面弾性波によって作動する少なくとも１つの変換器および／または音響体積波によって作動する少なくとも１つの共振器を含む。

整合回路網は、好適には、例えばインダクタおよびキャパシタのような受動回路要素のみから構成される。好適には、各受信路内には少なくとも１つのキャパシタおよび少なくとも１つのインダクタが配置される。一変形形態において、整合回路網は、例えばストリップ線路のような、高周波伝送線路の少なくとも一部を備える。この一部とは、特に、その長さが当該フィルタの通過周波数で基本的に４分の１波長と等しい線路のことである。

従って、”位相回転”を作用し得る任意の回路要素は、整合回路網用の基本的要素として好適である。

好適には、構成要素は、表面取付に好適なモジュール方式の小型部品として実装される。構成要素は、キャリヤ基板および、音響フィルタが実装されるキャリヤ基板上に取り付けられる少なくとも１つのチップを含む。すべてのフィルタ、または少なくとも２つのフィルタは、一つの共用音響チップに実装され得る。その代わりに、各フィルタはそれ自身のチップに実装されてもよい。

整合回路網の少なくとも１つの要素、特に少なくとも１つのインダクタおよび／または少なくとも１つのキャパシタが、キャリヤ基板内に実装されうる。原則的に、整合回路網は、キャリヤ基板内に完全に統合されうる。

整合回路網の少なくとも１つの要素、特に少なくとも１つのインダクタおよび／または少なくとも１つのキャパシタは、キャリヤ基板上にも配置され得る。高いＱ値をもつインダクタまたはキャパシタが整合回路網に設置される場合、この後者の配置は有利である。

整合回路網は、好適には、少なくとも１つの低域通過フィルタおよび少なくとも１つの高域通過フィルタを含む。一変形形態において、受信路の少なくとも２つは低域通過フィルタに接続される。一変形形態において、受信路の少なくとも２つは高域通過フィルタに接続される。

直列インダクタ、直列キャパシタ、並列インダクタ、並列キャパシタおよび導電線の一部から選択される、整合回路網の少なくとも１つの整合要素は、好適には、低域通過フィルタまたは高域通過フィルタに接続される受信路の少なくとも１つに配置される。

有利な一変形形態において、構成要素は、アンテナ路に接続されるかまたはアンテナ路内に設置される少なくとも１つのスイッチ要素を含む。好適には、スイッチ要素は、例えばダイオードまたはトランジスタのような半導体素子である。

スイッチ要素は、ある周波数帯に割り当てられる受信路を遮断するために備えられる。その周波数帯内では、受信信号および送信信号の両方が少なくとも１つの共通の周波数で伝送される。好適には、送信信号が送信されるとき、スイッチ要素に電流が流れる。それとともに、送信帯が当該各受信帯と重なる場合には、これにより、特に、受信路内の送信信号を抑制することができるであろう。また、送信路がこの受信路の近くに配置され、例えば、受信路に割り当てられる受信帯から５％未満の相対帯間隔を有するとき、受信路を遮断するためにスイッチ要素がまた設置されてもよい。

スイッチ要素を用いて、特定の受信路を遮断し、それにより、各フィルタの入力部を保護することが可能であれば、特別高い抵抗力を有さない他のフィルタを配備することができる。

また、少なくとも１つのスイッチ要素は、少なくとも１つの受信路に接続されてもよいし、あるいはこの受信路内に配置されてもよい。

一変形形態において、当該各受信路に接続されるスイッチ要素は、整合回路網と、これらの受信路内に配置される音響フィルタとの間に配置される。

好適には、当該スイッチ要素は、アースへの分岐路内に設置される。一変形形態において、分岐路内には、ダイオードおよびそれに直列に接続されるキャパシタが配置される。導通されたダイオードはインダクタンスを有し、キャパシタと共に直列共振回路を形成し得る。当該直列共振回路の共振周波数は、ダイオードに接続されるそれぞれの信号路内で抑制されるべき送信周波数に等しい。遮断周波数において、直列共振回路は、接地へのＨＦ短絡回路を形成する。従って、これにより、それぞれの対応する信号路が接地される。このように、保護されるべきフィルタ入力部は、送信における過負荷から保護されるだろう。

一変形形態において、スイッチ要素は、少なくとも１つの誘電層または交互に配置される誘電層および金属化領域を有するキャリヤ基板上に設置される。

しかしながら、基板が半導体技術によって提供されるならば、スイッチ要素はキャリヤ基板内にも実装され得る。この場合、基板はＳｉまたはＧａＡｓを基本材料とし得る。

一変形形態において、キャリヤ基板は、セラミック層、および２つのセラミック層間に配置される少なくとも１つの金属化領域を備える。チップのための垂直方向の電気的リードスルーが、当該キャリヤ基板内に配置される。好適には、整合回路網の少なくとも１つの要素は、導電路により、あるいは導電性の面により金属化領域内に実装される。

特にＬＴＣＣまたはＨＴＣＣセラミックは、セラミック材料として見なされる。ＬＴＣＣは、低温同時焼成セラミック（Low Temperature Cofired Ceramic）を意味し、一方、ＨＴＣＣは、高温同時焼成セラミック（High Temperature Cofired Ceramic）を意味する。

有機材料の誘電層もまた、当該キャリヤ基板用の基本材料として好適である。

少なくとも整合回路網の一部は、半導体キャリヤ基板内に統合されたＩＰＤブロックとして実装され得るだろう。ＩＰＤは、集積受動デバイス（Integrated Passive Device）を意味する。原則として、整合回路網において使用されるべき移相器は、ＳｉまたはＧａＡｓを基材とするキャリヤ基板内に実装されることが可能である。

当該チップは専用のハウジングを有してよい。しかしながら、また、既存のチップをベアダイチップ として、例えば鋳造化合物でカプセル化することにより、キャリヤ基板上に取り付けることも可能である。また、チップおよびキャリヤ基板は共用のハウジングを有してもよい。

各チップは、フリップチップ技術、ＳＭＤ技術、またはワイヤボンドを用いて、キャリヤ基板に接着され得る。

一変形形態において、主アンテナに接続される追加のフロントエンド回路が、回路基板上に配置される構成要素と同様に、取り付けられる別の構成部分に実装される。両方の構成要素は、互いに電気的に接続されない。

原則的に、１つの共用の構成要素として、すなわち２つのフロントエンド回路が１つの小型モジュール内に実装されることは可能である。個々のフロントエンド回路の接続は、電気的接続によって行われ、そして好適には、共用のキャリヤ基板内に統合される。

ダイバーシティフロントエンド回路は、例えば、同時にすべての受信路における着信を監視するために用いられうる。有利な一変形形態において、ダイバーシティフロントエンド回路の受信路の１つはＧＰＳデータ送信用に備えられる。ＧＰＳは、全地球測位システム（Global Positioning System）を意味する。このＧＰＳが用いられるとき、それらの信号が送受信アンテナでも、または送受信アンテナに接続されるフロントエンド回路によっても受信されないことが可能であり、かつ、好適である。

出力側の整合回路網は、少なくとも１つの受信路の出力部に配置され得る。各受信路内の音響フィルタは、アンテナ側の整合回路網と出力側の整備回路網との間に配置される。 当該出力側の整合回路網は、対応する音響フィルタの出力インピーダンスを所定のインピーダンス水準、例えば５０オームまたは７５オーム、または通過帯内でＬＮＡ増幅器の複素インピーダンスに整合させるために用いられる。

そして、対応する各受信路の出力部は、対称的ではない（シングルエンドの）形式で、または対称的な（差動）形式であってよい。それぞれのフィルタの入力部もまた、対称的であっても、あるいは非対称的であってもよい。

構成要素の電気的接触は、キャリヤ基板の下側に設置される。電気的接触部は、それぞれの受信路の出力部に接続される信号導電端子、接地接続端子およびダイバーシティアンテナへの接続、ならびに、必要ならば、切替可能な過負荷保護のための制御端子を含む。一変形形態において、高周波数の受信帯に割り当てられる第１および第２の受信路への接続は、互いに隣接して設置されうる。また、（低周波数帯に割り当てられる）第３の受信路への接続もまた、第１および第２の受信路に対する接続の間に設置されてもよい。

提案された構成要素およびその好適な実施形態は、概略的でかつ真の縮尺ではない図を用いて以下で説明される。

スイッチ要素のない、トリプレクサを有する構成要素の等価回路図である。 トリプレクサと、アンテナ路に接続されるスイッチ要素とを有する構成要素の等価回路図である。 トリプレクサと、受信路に接続されるスイッチ要素とを有する構成要素の等価回路図である。 キャリヤ基板と、基板に取り付けられるチップとを有する構成要素の断面図である。 図４に示される構成要素の上面図である。

図１において、模範的な構成要素のダイバーシティ区間は、統合されたダイバーシティフロントエンド回路によって示される。当該フロントエンド回路は、入力側がアンテナ端子に接続されるアンテナ路ＲＸを含む。ダイバーシティアンテナＤＡはアンテナ端子に接続される。

その出力側において、アンテナ路ＲＸは受信路ＲＸ１２およびＲＸ３に分岐する。第１および第２の周波数帯における受信信号は共用受信路ＲＸ１２に送信される。共用受信路ＲＸ１２はその出力側において個別の受信路ＲＸ１およびＲＸ２に分岐する。それらのうちの第１の受信路ＲＸ１は第１の周波数帯、例えばＵＭＴＳに割り当てられ、第２の受信路ＲＸ２は第２の周波数帯、例えばＰＣＳに割り当てられ、第３の受信路ＲＸ３は第３の周波数帯、例えばＧＳＭ８５０に割り当てられる。

フロントエンド回路は整合回路網ＡＮを含む。当該整合回路網ＡＮは、第３の受信路ＲＸ３に配置される低域通過フィルタＴＰＦと、共用受信路ＲＸ１２に配置される高域通過フィルタＨＰＦとを備える。さらにまた、当該整合回路網ＡＮは、第１の受信路ＲＸ１に配置される部分整合回路網ＡＮ１と、第２の受信路ＲＸ２に配置される部分整合回路網ＡＮ２とを備える。当該部分整合回路網ＡＮ１、ＡＮ２は、それぞれ移相器の全ての機能を果たす。

各音響波フィルタＦ１、Ｆ２、Ｆ３は、受信路ＲＸ１、ＲＸ２、ＲＸ３のそれぞれに設置される。

図２は、上述の有利な実施形態の更なる展開例を示す。ここでは、分岐路はアンテナ路とアースとの間に設置され、この場合、ダイオードＤ１とこれに直列に接続されるキャパシタＣ１が配置されるスイッチ要素を含む。

ダイオードＤ１は制御電圧Ｖｃによって作動する。ダイオードＤ１に電流が流れると回路素子Ｒ、Ｄ１、およびＬ１はアースへの直流路を形成する。

通電状態のダイオードＤ１およびキャパシタＣ１は、その共振周波数においてＨＦ信号のためにアンテナ路と”アース”との間に高周波短絡回路を生じさせる直列共振回路を形成する。従って、これにより、フロントエンド回路は、これらの周波数（好適には送信周波数）で完全に遮断される。

図３に係る変形形態において、受信路ＲＸ２およびＲＸ３は、図２とは対照的に、アンテナ路ＲＸではなくダイバーシティフロントエンド回路内で遮断される。この場合、ダイオードＤ２、Ｄ３およびキャパシタＣ２、Ｃ３を含む分岐路は、入力側の整合回路網ＡＮと、各フィルタＦ２、Ｆ３への入力部との間に配置される。ダイオードＤ２、Ｄ３の両方は共通の制御電圧Ｖｃによって有利に駆動されるだろう。また、原則的には、どのダイオードもその１つを駆動するために専用の制御電圧を備えてもよい。

各スイッチ要素の機能方法は、図２に関連して既に説明され、また図３に従って述べられる方法にもあてはまる。

原則的に、上述したとおり、受信路ＲＸ１、ＲＸ２、ＲＸ３のうちの１つのみを遮断することは可能である。これに替えて、受信路のうちの少なくとも２つ、ＲＸ１およびＲＸ２、ＲＸ１及びＲＸ３、または図３においては受信路ＲＸ２およびＲＸ３、を遮断することが可能である。

図３では、ダイバーシティフロントエンド回路の各受信路ＲＸ１、ＲＸ２、ＲＸ３内に出力側整合回路網ＡＮ３、ＡＮ４、ＡＮ５が備えられる。また、この種の整合回路網は他の変形形態にもまた備えられ得る。

図４および５には、構成要素のダイバーシティを有する部分の異なる図が示される。構成要素は、キャリヤ基板ＴＳ、およびその上に実装されるチップＣＨ１、ＣＨ２、ＣＨ３を含む。フィルタＦ１はチップＣＨ１に実装され、フィルタＦ２はチップＣＨ２に、フィルタＦ３はチップＣＨ３に実装される。また、好適にはダイオードＤ１、Ｄ２、Ｄ３はキャリヤ基板ＴＳ上にも設置される。フィルタＦ１〜Ｆ３は、共用チップ内にも配置され得る。また、同様にダイオードも共用チップ内または共用パッケージ内に配置され得る。

ダイバーシティフロントエンド回路内で、構成要素に実装される受信路の数は３つに限られない。４つまたはそれ以上の受信路が備えられてもよい。通過周波数帯内のインピーダンス整合、あるいは遮断周波数帯内の不整合に不可欠な位相回転が各受信路への入力側において達成され得る限り、整合回路網ＡＮ、ＡＮ１、ＡＮ２のデザインは、原則的に任意である。

ＡＮ 入力側の整合回路網
ＡＮ１、ＡＮ２ 部分整合回路網
ＡＮ３、ＡＮ４、ＡＮ５ 出力側の整合回路網
Ｃ１、Ｃ２、Ｃ３ キャパシタ
ＣＨ１、ＣＨ２、ＣＨ３ チップ
ＤＡ ダイバーシティアンテナ
Ｄ１、Ｄ２、Ｄ３ ダイオード
Ｆ１、Ｆ２、Ｆ３ 音響波フィルタ
ＨＰＦ 高域通過フィルタ
Ｌ１ インダクタ
ＲＸ アンテナ路
ＲＸ１２ 共用受信路
ＲＸ１ 第１の受信路
ＲＸ２ 第２の受信路
ＲＸ３ 第３の受信路
ＴＰＦ 低域通過フィルタ
ＴＳ キャリヤ基板
Ｖｃ 制御電圧

Claims (17)

1. 受信信号を伝送されるために限定して設計されているダイバーシティフロントエンド回路を有する電気的構成要素であって、
   前記ダイバーシティフロントエンド回路は少なくとも２つの周波数帯内で信号を同時に受信することに適しており、
   前記ダイバーシティフロントエンド回路はダイバーシティアンテナ（ＤＡ）に接続される少なくとも２つの受信路（ＲＸ１、ＲＸ２、ＲＸ３）と、前記ダイバーシティアンテナに接続されるアンテナ路（ＲＸ）と、前記ダイバーシティアンテナに接続されるクロスオーバー回路と、前記受信路（ＲＸ１、ＲＸ２、ＲＸ３）の少なくとも１つに接続されるか、または前記受信路内に配置される少なくとも１つのスイッチ要素（Ｄ１、Ｄ２、Ｄ３）と、を備え、
   前記受信路のそれぞれにおいて、対応する前記周波数帯の前記受信信号が伝送され、
   前記アンテナ路（ＲＸ）は少なくとも３つの異なる前記周波数帯内において前記受信信号を伝送するために用いられ、
   前記クロスオーバー回路は、前記アンテナ路（ＲＸ）を、前記少なくとも３つの周波数帯用に設計される前記少なくとも３つの受信路（ＲＸ１、ＲＸ２、ＲＸ３）に接続し、
   前記クロスオーバー回路は、前記各受信路（ＲＸ１、ＲＸ２、ＲＸ３）ごとに、前記受信路内に配置される音響波フィルタ（Ｆ１、Ｆ２、Ｆ３）と、前記ダイバーシティアンテナ（ＤＡ）と対応する前記フィルタ（Ｆ１、Ｆ２、Ｆ３）との間でアンテナ側に配置される整合回路網（ＡＮ）とを備え、
   前記整合回路網（ＡＮ）は、該フィルタの通過帯周波数で、前記ダイバーシティアンテナ（ＤＡ）と前記対応する各フィルタ（Ｆ１、Ｆ２、Ｆ３）との間のインピーダンス整合を保証し、
   前記スイッチ要素は１つの分岐路に配置されるダイオード（Ｄ１、Ｄ２、Ｄ３）を含み、
   コンデンサ（Ｃ１、Ｃ２、Ｃ３）が前記分岐路内のダイオードと直列に接続され、
   前記ダイオードおよび前記コンデンサは、直列共振回路を形成し、
   前記直列回路の共振周波数は、前記各ダイオードに接続される前記信号路内で抑制されるべき送信周波数に等しいことを特徴とする、
   電気的構成要素。
2. 前記ダイバーシティフロントエンド回路は前記受信信号を少なくとも３つの周波数帯での同時受信に適する、
   請求項１に記載の構成要素。
3. 前記フロントエンド回路は、前記ダイバーシティアンテナ（ＤＡ）に接続される少なくとも３つの前記受信路（ＲＸ１、ＲＸ２、ＲＸ３）を備え、
   前記対応する受信路はそれぞれ前記周波数帯で前記受信信号を伝送する、
   請求項２に記載の構成要素。
4. 送信信号は、前記ダイバーシティアンテナ（ＤＡ）に接続される前記アンテナ路（ＲＸ）に伝送されない、
   請求項１ないし３のいずれか１項に記載の構成要素。
5. 前記整合回路網（ＡＮ）は高周波数伝送線路の少なくとも１部を備える、
   請求項１ないし４のいずれか１項に記載の構成要素。
6. キャリヤ基板（ＴＳ）と、
   前記音響フィルタ（Ｆ１、Ｆ２、Ｆ３）が実装される前記キャリヤ基板（ＴＳ）上に配置される少なくとも１つのチップ（ＣＨ１、ＣＨ２、ＣＨ３）と、
   を有する、請求項１ないし５のいずれか１項に記載の構成要素。
7. 前記整合回路網（ＡＮ）の少なくとも１つの要素が前記キャリヤ基板（ＴＳ）上またはその内部に配置される、
   請求項６に記載の構成要素。
8. 前記整合回路網（ＡＮ）は、少なくとも１つの低域通過フィルタ（ＴＰＦ）と少なくとも１つの高域通過フィルタ（ＨＰＦ）とを含む、
   請求項１ないし７のいずれか１項に記載の構成要素。
9. 前記受信路（ＲＸ１、ＲＸ２、ＲＸ３）のうち少なくとも２つは、前記低域通過フィルタ（ＴＰＦ）、または前記高域通過フィルタ（ＨＰＦ）に接続される、
   請求項８に記載の構成要素。
10. 前記アンテナ路（ＲＸ）に接続されるか、または前記アンテナ路（ＲＸ）内に配置される、少なくとも１つのスイッチ要素（Ｄ１、Ｄ２、Ｄ３）を有する、
    請求項１ないし９のいずれか１項に記載の構成要素。
11. 前記対応する各受信路（ＲＸ１、ＲＸ２、ＲＸ３）に接続される前記スイッチ要素は、前記整合回路網（ＡＮ）と、これらの受信路内に配置される前記音響フィルタ（Ｆ１、Ｆ２、Ｆ３）との間に配置される、
    請求項１ないし１０のいずれか１項に記載の構成要素。
12. 前記スイッチ要素は、受信信号、および送信信号が少なくとも１つの共通周波数であるとき、伝送される周波数帯に割り当てられる前記受信路（ＲＸ１、ＲＸ２、ＲＸ３）を遮断するために設計され、または、送信帯との間隔が５％未満の相対帯間隔を有する前記受信路が前記スイッチ要素によって遮断される、
    請求項１ないし１１のいずれか１項に記載の構成要素。
13. 前記スイッチ要素は、前記キャリヤ基板（ＴＳ）上に配置されるか、または前記キャリヤ基板（ＴＳ）内に実装される、
    請求項１ないし１２のいずれか１項に記載の構成要素。
14. 前記キャリヤ基板は、セラミック層と、２つのセラミック層の間の少なくとも１つの金属化領域とを備え、その中に、前記整合回路網の少なくとも１つの要素が実装される、
    請求項６ないし１３のいずれか１項に記載の構成要素。
15. 前記ダイバーシティフロントエンド回路の前記異なる受信路間の信号分離は、純粋な受動部品を用い、いかなる半導体スイッチ要素も用いずに達成される、
    請求項１ないし１４のいずれか１項に記載の構成要素。
16. 前記構成要素は、前記ダイバーシティフロントエンド回路に電気的に接続されない追加のフロントエンド回路を含み、前記追加のフロントエンド回路は、少なくとも、前記ダイバーシティフロントエンド回路が伝送するように設計された前記周波数帯内で送受信信号を伝送するように設計される、
    請求項１ないし１５のいずれか１項に記載の構成要素。
17. 前記ダイバーシティフロントエンド回路の前記各受信路（ＲＸ１、ＲＸ２、ＲＸ３）内に配置される少なくとも１つの出力側整合回路網（ＡＮ３、ＡＮ４、ＡＮ５）を有し、
    前記各受信路内の前記音響フィルタは、前記アンテナ側および前記出力側の前記整合回路網（ＡＮ３、ＡＮ４、ＡＮ５）の間に配置される、
    請求項１ないし１６のいずれか１項に記載の構成要素。

Images