JP4442056B2

JP4442056B2 - 複合型ｌｃフィルタ部品

Info

Publication number: JP4442056B2
Application number: JP2001183913A
Authority: JP
Inventors: 浩司野阪
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2001-06-18
Filing date: 2001-06-18
Publication date: 2010-03-31
Anticipated expiration: 2021-06-18
Also published as: JP2003008385A

Description

【０００１】
【発明の属する技術分野】
本発明は、複合型ＬＣフィルタ部品、例えば携帯電話等の移動体通信機器に使用される複合型ＬＣフィルタ部品に関する。
【０００２】
【従来の技術】
従来、三つ以上の異なる周波数の信号を分波、あるいは合波する回路は、複数の帯域通過フィルタ（バンドパスフィルタ）を組み合わせて構成されていた。
【０００３】
【発明が解決しようとする課題】
ところが、従来の帯域通過フィルタのみで構成された分波回路又は合波回路では、移動体通信機器等を設計する際の自由度が小さく、近年の移動体通信機器のシステムの多様化に適応しにくいという問題があった。また、帯域通過フィルタのみで構成された分波回路又は合波回路は、構成素子数が多く、挿入損失が比較的大きいという問題もあった。
【０００４】
そこで、本発明の目的は、設計の自由度が大きく、挿入損失が小さい複合型ＬＣフィルタ部品を提供することにある。
【０００５】
【課題を解決するための手段と作用】
前記目的を達成するため、第１の発明に係る複合型ＬＣフィルタ部品は、少なくとも三つの異なる周波数の信号を分波する複合型ＬＣフィルタ回路において、低域通過フィルタと、高域通過フィルタと、縦続接続された共振周波数の異なる第１及び第２の帯域阻止フィルタにて構成され、前記低域通過フィルタ、前記高域通過フィルタ及び前記第１、第２の帯域阻止フィルタは複数の絶縁体層を積み重ねて構成した積層体に設けられ、前記低域通過フィルタ及び前記高域通過フィルタを構成するインダクタパターンとコンデンサパターンとは前記積層体の上層側に配置され、前記第１、第２の帯域阻止フィルタを構成するインダクタパターンとコンデンサパターンとは前記積層体の下層側に配置され、前記絶縁体層の積層方向において前記低域通過フィルタ及び前記高域通過フィルタを構成するインダクタパターンと前記第１、第２の帯域阻止フィルタを構成するインダクタパターンとの間に前記第１、第２の帯域阻止フィルタを構成するコンデンサパターンが配置され、前記第１の帯域阻止フィルタの共振周波数は前記低域通過フィルタの通過帯域内にあり、かつ、前記第２の帯域阻止フィルタの共振周波数は前記高域通過フィルタの通過帯域内にあること、を特徴とする。また、第２の発明に係る複合型ＬＣフィルタ部品は、少なくとも三つの異なる周波数の信号を合波する複合型ＬＣフィルタ回路において、低域通過フィルタと、高域通過フィルタと、縦続接続された共振周波数の異なる第１及び第２の帯域阻止フィルタにて構成され、前記低域通過フィルタ、前記高域通過フィルタ及び前記第１、第２の帯域阻止フィルタは複数の絶縁体層を積み重ねて構成した積層体に設けられ、前記低域通過フィルタ及び前記高域通過フィルタを構成するインダクタパターンとコンデンサパターンとは前記積層体の上層側に配置され、前記第１、第２の帯域阻止フィルタを構成するインダクタパターンとコンデンサパターンとは前記積層体の下層側に配置され、前記絶縁体層の積層方向において前記低域通過フィルタ及び前記高域通過フィルタを構成するインダクタパターンと前記第１、第２の帯域阻止フィルタを構成するインダクタパターンとの間に前記第１、第２の帯域阻止フィルタを構成するコンデンサパターンが配置され、前記第１の帯域阻止フィルタの共振周波数は前記低域通過フィルタの通過帯域内にあり、かつ、前記第２の帯域阻止フィルタの共振周波数は前記高域通過フィルタの通過帯域内にあること、を特徴とする。
【０００６】
以上の構成により、帯域通過フィルタだけではなく、低域通過フィルタや高域通過フィルタ等のフィルタを採用することができ、移動体通信機器等の設計の自由度が大きくなる。
【０００７】
また、本発明に係る複合型ＬＣフィルタ部品は、前述の特徴を有する複合型ＬＣフィルタ回路を、複数の絶縁体層を積み重ねて構成した積層体に設けたことにより、小型でかつ低背の複合型ＬＣフィルタ部品が得られる。
【０００８】
【発明の実施の形態】
以下、本発明に係る複合型ＬＣフィルタ部品の実施の形態について添付の図面を参照して説明する。
【０００９】
［第１実施形態、図１〜図３］
本発明に係る複合型ＬＣフィルタ部品の一実施形態を示す電気回路図とブロック図を、それぞれ図１の（Ａ）及び（Ｂ）に示す。図１に示すように、複合型ＬＣフィルタ回路１０は、低域通過フィルタ（ローパスフィルタ）ＬＰＦ１と、二つの帯域阻止フィルタ（バンドエリミュネーションフィルタ）ＢＥＦ１，ＢＥＦ２と、高域通過フィルタ（ハイパスフィルタ）ＨＰＦ１とで構成されている。低域通過フィルタＬＰＦ１は、共通入力端子１と出力端子２との間に接続され、その通過帯域はｆ１に設定されている。高域通過フィルタＨＰＦ１は、共通入力端子１と出力端子４との間に接続され、その通過帯域はｆ３（＞ｆ１）に設定されている。二つの帯域阻止フィルタＢＥＦ１，ＢＥＦ２は、共通入力端子１と出力端子３との間に縦続接続され、その通過帯域はｆ２（ｆ１＜ｆ２＜ｆ３）に設定されている。
【００１０】
２次の低域通過フィルタＬＰＦ１は、インダクタＬ１及びコンデンサＣ１，Ｃ２からなる。インダクタＬ１とコンデンサＣ１からなる並列共振回路の並列共振周波数は、帯域阻止フィルタＢＥＦ１，ＢＥＦ２の通過帯域ｆ２内あるいは高域通過フィルタＨＰＦ１の通過帯域ｆ３内、もしくは、帯域ｆ２とｆ３の間の周波数に入るように設計されている。つまり、低域通過フィルタＬＰＦ１は、帯域阻止フィルタＢＥＦ１，ＢＥＦ２の通過帯域ｆ２及び高域通過フィルタＨＰＦ１の通過帯域ｆ３内において、インピーダンスが殆ど無限大になるように、減衰極が帯域ｆ２又はｆ３内もしくは帯域ｆ２とｆ３の間の周波数に位置している。
【００１１】
また、３次の高域通過フィルタＨＰＦ１は、コンデンサＣ５〜Ｃ７及びインダクタＬ４からなる。インダクタＬ４とコンデンサＣ７からなる直列共振回路の直列共振周波数は、低域通過フィルタＬＰＦ１の通過帯域ｆ１内あるいは帯域阻止フィルタＢＥＦ１，ＢＥＦ２の通過帯域ｆ２内、もしくは、帯域ｆ１とｆ２の間の周波数に入るように設計されている。つまり、高域通過フィルタＨＰＦ１は、低域通過フィルタＬＰＦ１の通過帯域ｆ１及び帯域阻止フィルタＢＥＦ１，ＢＥＦ２の通過帯域ｆ２内において、インピーダンスが殆ど無限大になるように、減衰極が帯域ｆ１又はｆ２内もしくは帯域ｆ１とｆ２の間の周波数に位置している。
【００１２】
さらに、帯域阻止フィルタＢＥＦ１はインダクタＬ２とコンデンサＣ３の並列共振回路からなり、帯域阻止フィルタＢＥＦ２はインダクタＬ３とコンデンサＣ４の並列共振回路からなる。そして、帯域阻止フィルタＢＥＦ１の共振周波数を、低域通過フィルタＬＰＦ１の通過帯域ｆ１内に入るように設計するとともに、帯域阻止フィルタＢＥＦ２の共振周波数を、高域通過フィルタＨＰＦ１の通過帯域ｆ３内に入るように設計する。従って、帯域阻止フィルタＢＥＦ１，ＢＥＦ２は、それぞれ帯域ｆ１，ｆ３内に減衰極が位置し、帯域ｆ１，ｆ３内においてフィルタＢＥＦ１，ＢＥＦ２のインピーダンスは無限大になっている。
【００１３】
つまり、低域通過フィルタＬＰＦ１の通過帯域ｆ１は、高域通過フィルタＨＰＦ１と帯域阻止フィルタＢＥＦ１のインピーダンスが無限大になる周波数領域である。縦続接続された帯域阻止フィルタＢＥＦ１，ＢＥＦ２の通過帯域ｆ２は、低域通過フィルタＬＰＦ１と高域通過フィルタＨＰＦ１のインピーダンスが無限大になる周波数領域である。高域通過フィルタＨＰＦ１の通過帯域ｆ３は、低域通過フィルタＬＰＦ１と帯域阻止フィルタＢＥＦ２のインピーダンスが無限大になる周波数領域である。この結果、信号の漏れが少なく、各フィルタの挿入損失を小さくできる。また、信号が通過する素子数を、従来の帯域通過フィルタのみで構成した分波回路の場合と比較して少なくでき、挿入損失の低減をより一層図ることができる。
【００１４】
以上の構成からなる複合型ＬＣフィルタ回路１０において、帯域ｆ１の高周波信号は共通入力端子１と出力端子２との間を通過し、帯域ｆ２の高周波信号は共通入力端子１と出力端子３との間を通過し、帯域ｆ３の高周波信号は共通入力端子１と出力端子４との間を通過する。
【００１５】
例えば、８００ＭＨｚのＡＭＰＳ（ＡｄｖａｎｃｅｄＭｏｂｉｌｅＰｈｏｎｅＳｅｒｖｉｃｅ）の高周波信号と、１．５ＧＨｚのＧＰＳ（ＧｌｏｂａｌＰｏｓｉｔｉｏｎｉｎｇＳｙｓｔｅｍ）の高周波信号と、１．８〜１．９ＧＨｚのＰＣＳ（ＰｅｒｓｏｎａｌＣｏｍｍｕｎｉｃａｔｉｏｎＳｅｒｖｉｃｅ）の高周波信号とを分波する場合には、共通入力端子１にアンテナを接続し、出力端子２に８００ＭＨｚに対応した受信回路を接続し、出力端子３に１．５ＧＨｚに対応した受信回路を接続し、出力端子４に１．８〜１．９ＧＨｚに対応した受信回路を接続する。
【００１６】
これにより、アンテナが受信した８００ＭＨｚの受信信号は、低域通過フィルタＬＰＦ１を通過して８００ＭＨｚの受信回路に出力される。アンテナが受信した１．５ＧＨｚの受信信号は、帯域阻止フィルタＢＥＦ１，ＢＥＦ２を通過して１．５ＧＨｚの受信回路に出力される。アンテナが受信した１．８〜１．９ＧＨｚの受信信号は、高域通過フィルタＨＰＦ１を通過して１．８〜１．９ＧＨｚの受信回路に出力される。
【００１７】
ところで、前記説明は、複合型ＬＣフィルタ回路１０を分波器に適用する場合についての説明であるが、この複合型ＬＣフィルタ回路１０は合波器に適用することもできる。すなわち、低域通過フィルタＬＰＦ１は共通出力端子１と入力端子２との間に接続され、高域通過フィルタＨＰＦ１は共通出力端子１と入力端子４との間に接続され、二つの帯域阻止フィルタＢＥＦ１，ＢＥＦ２は共通出力端子１と入力端子３との間に縦続接続される。さらに、共通出力端子１にアンテナを接続し、入力端子２に帯域ｆ１に対応した送信回路を接続し、入力端子３に帯域ｆ２に対応した送信回路を接続し、入力端子４に帯域ｆ３に対応した送信回路を接続する。
【００１８】
そして、図１において、一点鎖線ｆ１，ｆ２，ｆ３で示すように、各送信回路から出力された送信信号は、それぞれ低域通過フィルタＬＰＦ１、帯域阻止フィルタＢＥＦ１，ＢＥＦ２および高域通過フィルタＨＰＦ１を通過した後、合波されて一つの信号として共通出力端子１から出力される。
【００１９】
なお、分波または合波する高周波信号の組み合わせは、ＰＤＣ８００（ＰｅｒｓｏｎａｌＤｉｇｉｔａｌＣｅｌｌｕｌａｒ８００）の高周波信号と、ＰＤＣ１５００の高周波信号と、Ｗ−ＣＤＭＡの高周波信号とであってもよい。あるいは、ＧＳＭの高周波信号と、ＤＣＳの高周波信号と、Ｗ−ＣＤＭＡの高周波信号との組み合わせであってもよい。
【００２０】
図１の回路構成を有する複合型ＬＣフィルタ部品１０Ａの一例の分解斜視図を図２に示す。図２に示すように、複合型ＬＣフィルタ部品１０Ａは、各フィルタを、絶縁体シート１１を積み重ねてなる積層体内に配置している。絶縁体シート１１は、セラミックの誘電体粉末や磁性体粉末を結合剤等と一緒に混練したものをシート状にしたものである。各絶縁体シート１１のシート厚は所定の寸法に設定されている。
【００２１】
絶縁体シート１１の表面に設けたコンデンサパターン１７は、絶縁体シート１１を挟んでコンデンサパターン１６，１８に対向し、コンデンサＣ１，Ｃ２を形成している。引出しパターン１９は、ビアホール３０を介して渦巻形状のコイル導体パターンからなるインダクタＬ１に電気的に接続している。コンデンサパターン２８は、コンデンサパターン２６，２７，２９にそれぞれ対向してコンデンサＣ５，Ｃ６，Ｃ７を形成している。コンデンサパターン２９は、ビアホール３０を介して渦巻形状のコイル導体パターンからなるインダクタＬ４に電気的に接続している。
【００２２】
同様に、絶縁体シート１１の表面にそれぞれ設けたコンデンサパターン２０，２１は、コンデンサパターン２２，２３に対向してコンデンサＣ３，Ｃ４を形成している。引出しパターン２４，２５は、それぞれビアホール３０を介して渦巻形状のコイル導体パターンからなるインダクタＬ２，Ｌ３に電気的に接続している。コンデンサパターン２２と２３の中間接続点は、ビアホール３０を介してインダクタＬ２とＬ３の中間接続点に電気的に接続している。これらコンデンサパターンやコイル導体パターンは、スパッタリング法、蒸着法、印刷法、フォトリソグラフィ等の方法により形成され、Ａｇ−Ｐｄ，Ａｇ，Ｐｄ，Ｃｕ等の材料からなる。
【００２３】
各シート１１は積み重ねられ、一体的に焼成されることにより、図３に示すように積層体４０とされる。積層体４０の手前側の側面には共通入力端子１が形成され、奥側の側面には出力端子３及びグランド端子Ｇが形成されている。積層体４０の左の端面には出力端子２が形成され、右の端面には出力端子４が形成されている。端子１〜４，Ｇはスパッタリング法、蒸着法、塗布法等の方法によって形成され、Ａｇ−Ｐｄ，Ａｇ，Ｐｄ，Ｃｕ，Ｃｕ合金等の材料からなる。
【００２４】
共通入力端子１は、コンデンサパターン１８，２６、コンデンサパターン２０及び引出しパターン１９，２４に電気的に接続されている。出力端子２は、コンデンサパターン１７及びインダクタＬ１のコイル導体パターンに電気的に接続されている。出力端子３は、コンデンサパターン２１及び引出しパターン２５に電気的に接続されている。出力端子４は、コンデンサパターン２７に電気的に接続されている。グランド端子Ｇはコンデンサパターン１６及びインダクタＬ４のコイル導体パターンに電気的に接続されている。こうして、積層体４０に、図１の回路を形成することにより、低背かつ小型のＬＣフィルタ部品１０Ａを得ることができる。
【００２５】
［第２実施形態、図４］
本発明に係る複合型ＬＣフィルタ部品の第２実施形態を示す電気回路図とブロック図を、それぞれ図４の（Ａ）及び（Ｂ）に示す。この複合型ＬＣフィルタ回路５０は、三つの異なる周波数の信号を分波する回路として使用したり、あるいは、三つの異なる周波数の信号を合波する回路として使用したりできる。図４に示すように、複合型ＬＣフィルタ回路５０は、低域通過フィルタＬＰＦ１と、帯域通過フィルタ（バンドパスフィルタ）ＢＰＦと、高域通過フィルタＨＰＦ１とで構成されている。低域通過フィルタＬＰＦ１は、共通入出力端子１と入出力端子２との間に接続され、その通過帯域はｆ１に設定されている。高域通過フィルタＨＰＦ１は、共通入出力端子１と入出力端子４との間に接続され、その通過帯域はｆ３（＞ｆ１）に設定されている。帯域通過フィルタＢＰＦは、共通入出力端子１と入出力端子３との間に接続され、その通過帯域はｆ２（ｆ１＜ｆ２＜ｆ３）に設定されている。
【００２６】
低域通過フィルタＬＰＦ１は、帯域通過フィルタＢＰＦの通過帯域ｆ２及び高域通過フィルタＨＰＦ１の通過帯域ｆ３内において、インピーダンスが殆ど無限大になるように設計されている。また、高域通過フィルタＨＰＦ１は、低域通過フィルタＬＰＦ１の通過帯域ｆ１及び帯域通過フィルタＢＰＦの通過帯域ｆ２内において、インピーダンスが殆ど無限大になるように設計されている。
【００２７】
さらに、帯域通過フィルタＢＰＦは、インダクタＬ５とコンデンサＣ９の並列共振回路と、インダクタＬ６とコンデンサＣ１０の並列共振回路と、三つの結合コンデンサＣ８，Ｃ１１，Ｃ１２からなる。そして、インダクタＬ５とコンデンサＣ９の並列共振周波数、および、インダクタＬ６とコンデンサＣ１０の並列共振周波数を、帯域通過フィルタＢＰＦの通過帯域ｆ２内に入るように設計するとともに、コンデンサＣ１０を付加することによる極を低域通過フィルタＬＰＦ１の通過帯域ｆ１、および、高域通過フィルタＨＰＦ１の通過帯域ｆ３内に入るように設計する。従って、帯域通過フィルタＢＰＦは、それぞれ帯域ｆ１，ｆ３内に減衰極が位置し、帯域ｆ１，ｆ３内においてフィルタＢＰＦのインピーダンスは殆ど無限大になっている。
【００２８】
つまり、低域通過フィルタＬＰＦ１の通過帯域ｆ１は、帯域通過フィルタＢＰＦと高域通過フィルタＨＰＦ１のインピーダンスが無限大になる周波数領域である。帯域通過フィルタＢＰＦの通過帯域ｆ２は、低域通過フィルタＬＰＦ１と高域通過フィルタＨＰＦ１のインピーダンスが無限大になる周波数領域である。高域通過フィルタＨＰＦ１の通過帯域ｆ３は、低域通過フィルタＬＰＦ１と帯域通過フィルタＢＰＦのインピーダンスが無限大になる周波数領域である。この結果、信号の漏れが少なく、各フィルタの挿入損失を小さくできる。
【００２９】
［第３実施形態、図５］
本発明に係る複合型ＬＣフィルタ部品の第３実施形態を示す電気回路図とブロック図を、それぞれ図５の（Ａ）及び（Ｂ）に示す。この複合型ＬＣフィルタ回路６０は、三つの異なる周波数の信号を分波する回路として使用したり、あるいは、三つの異なる周波数の信号を合波する回路として使用したりできる。図５に示すように、複合型ＬＣフィルタ回路６０は、二つの低域通過フィルタＬＰＦ１，ＬＰＦ２と、二つの高域通過フィルタＨＰＦ１，ＨＰＦ２とで構成されている。共通入出力端子１と入出力端子２との間には、低域通過フィルタＬＰＦ１とＬＰＦ２が縦続接続され、端子１と端子２の間の通過帯域はｆ１に設定されている。共通入出力端子１と入出力端子４との間には、高域通過フィルタＨＰＦ１が接続され、端子１と端子４の間の通過帯域はｆ３（＞ｆ１）に設定されている。共通入出力端子１と入出力端子３との間には、低域通過フィルタＬＰＦ１と高域通過フィルタＨＰＦ２が縦続接続され、端子１と端子３の間の通過帯域はｆ２（ｆ１＜ｆ２＜ｆ３）に設定されている。
【００３０】
低域通過フィルタＬＰＦ１は、帯域ｆ１とｆ２の周波数を通過させるとともに、帯域ｆ３の周波数内においてインピーダンスが無限大になるように設計されている。低域通過フィルタＬＰＦ２は、帯域ｆ１の周波数を通過させるとともに、帯域ｆ２の周波数内においてインピーダンスが無限大になるように設計されている。高域通過フィルタＨＰＦ１は、帯域ｆ３の周波数を通過させるとともに、帯域ｆ１及びｆ２の周波数内においてインピーダンスが無限大になるように設計されている。高域通過フィルタＨＰＦ２は、帯域ｆ２の周波数を通過させるとともに、帯域ｆ１の周波数内においてインピーダンスが無限大になるように設計されている。
【００３１】
つまり、端子１と端子２の間の通過帯域ｆ１は、高域通過フィルタＨＰＦ１，ＨＰＦ２のインピーダンスが無限大になる周波数領域である。端子１と端子３の間の通過帯域ｆ２は、低域通過フィルタＬＰＦ２と高域通過フィルタＨＰＦ１のインピーダンスが無限大になる周波数領域である。端子１と端子４の間の通過帯域ｆ３は、低域通過フィルタＬＰＦ１のインピーダンスが無限大になる周波数領域である。この結果、信号の漏れが少なく、各フィルタの挿入損失を小さくできる。
【００３２】
［第４実施形態、図６］
本発明に係る複合型ＬＣフィルタ部品の第４実施形態を示す電気回路図とブロック図を、それぞれ図６の（Ａ）及び（Ｂ）に示す。この複合型ＬＣフィルタ回路７０は、三つの異なる周波数の信号を分波する回路として使用したり、あるいは、三つの異なる周波数の信号を合波する回路として使用したりできる。図６に示すように、複合型ＬＣフィルタ回路７０は、二つの低域通過フィルタＬＰＦ１，ＬＰＦ２と、二つの高域通過フィルタＨＰＦ１，ＨＰＦ２とで構成されている。共通入出力端子１と入出力端子２との間には、低域通過フィルタＬＰＦ１が接続され、端子１と端子２の間の通過帯域はｆ１に設定されている。共通入出力端子１と入出力端子４との間には、高域通過フィルタＨＰＦ１，ＨＰＦ２が縦続接続され、端子１と端子４の間の通過帯域はｆ３（＞ｆ１）に設定されている。共通入出力端子１と入出力端子３との間には、高域通過フィルタＨＰＦ１と低域通過フィルタＬＰＦ２が縦続接続され、端子１と端子３の間の通過帯域はｆ２（ｆ１＜ｆ２＜ｆ３）に設定されている。
【００３３】
低域通過フィルタＬＰＦ１は、帯域ｆ１の周波数を通過させるとともに、帯域ｆ２及びｆ３の周波数内においてインピーダンスが無限大になるように設計されている。低域通過フィルタＬＰＦ２は、帯域ｆ２の周波数を通過させるとともに、帯域ｆ３の周波数内においてインピーダンスが無限大になるように設計されている。高域通過フィルタＨＰＦ１は、帯域ｆ２及びｆ３の周波数を通過させるとともに、帯域ｆ１の周波数内においてインピーダンスが無限大になるように設計されている。高域通過フィルタＨＰＦ２は、帯域ｆ３の周波数を通過させるとともに、帯域ｆ２の周波数内においてインピーダンスが無限大になるように設計されている。
【００３４】
つまり、端子１と端子２の間の通過帯域ｆ１は、高域通過フィルタＨＰＦ１のインピーダンスが無限大になる周波数領域である。端子１と端子３の間の通過帯域ｆ２は、低域通過フィルタＬＰＦ１と高域通過フィルタＨＰＦ２のインピーダンスが無限大になる周波数領域である。端子１と端子４の間の通過帯域ｆ３は、低域通過フィルタＬＰＦ１，ＬＰＦ２のインピーダンスが無限大になる周波数領域である。この結果、信号の漏れが少なく、各フィルタの挿入損失を小さくできる。
【００３５】
［第５実施形態、図７］
第５実施形態は、周波数の異なる４種類の高周波信号（例えばＡＭＰＳ、ＰＣＳ、ＧＰＳ及びＢｌｕｅ−ｆｏｏｔｈの高周波信号）を分波したり、あるいは合波したりできる複合型ＬＣフィルタ回路について説明する。第５実施形態の複合型ＬＣフィルタ部品を示す電気回路図とブロック図を、それぞれ図７の（Ａ）及び（Ｂ）に示す。
【００３６】
図７に示すように、複合型ＬＣフィルタ回路８０は、三つの低域通過フィルタＬＰＦ１〜ＬＰＦ３と、三つの高域通過フィルタＨＰＦ１〜ＨＰＦ３とで構成されている。共通入出力端子１と入出力端子２との間には、低域通過フィルタＬＰＦ１とＬＰＦ２が縦続接続され、端子１と端子２の間の通過帯域はｆ１に設定されている。共通入出力端子１と入出力端子３との間には、低域通過フィルタＬＰＦ１と高域通過フィルタＨＰＦ２が縦続接続され、端子１と端子３の間の通過帯域はｆ２に設定されている。共通入出力端子１と入出力端子４との間には、高域通過フィルタＨＰＦ１と低域通過フィルタＬＰＦ３が縦続接続され、端子１と端子４の間の通過帯域はｆ３に設定されている。共通入出力端子１と入出力端子５との間には、高域通過フィルタＨＰＦ１，ＨＰＦ３が縦続接続され、端子１と端子５の間の通過帯域はｆ４に設定されている。通過帯域ｆ１〜ｆ４の間には、ｆ１＜ｆ２＜ｆ３＜ｆ４の関係がある。
【００３７】
低域通過フィルタＬＰＦ１は、帯域ｆ１とｆ２の周波数を通過させるとともに、帯域ｆ３及びｆ４の周波数内においてインピーダンスが無限大になるように設計されている。低域通過フィルタＬＰＦ２は、帯域ｆ１の周波数を通過させるとともに、帯域ｆ２の周波数内においてインピーダンスが無限大になるように設計されている。低域通過フィルタＬＰＦ３は、帯域ｆ３の周波数を通過させるとともに、帯域ｆ４の周波数内においてインピーダンスが無限大になるように設計されている。高域通過フィルタＨＰＦ１は、帯域ｆ３及びｆ４の周波数を通過させるとともに、帯域ｆ１及びｆ２の周波数内においてインピーダンスが無限大になるように設計されている。高域通過フィルタＨＰＦ２は、帯域ｆ２の周波数を通過させるとともに、帯域ｆ１の周波数内においてインピーダンスが無限大になるように設計されている。高域通過フィルタＨＰＦ３は、帯域ｆ４の周波数を通過させるとともに、帯域ｆ３の周波数内においてインピーダンスが無限大になるように設計されている。
【００３８】
つまり、端子１と端子２の間の通過帯域ｆ１は、高域通過フィルタＨＰＦ１，ＨＰＦ２のインピーダンスが無限大になる周波数領域である。端子１と端子３の間の通過帯域ｆ２は、低域通過フィルタＬＰＦ２と高域通過フィルタＨＰＦ１のインピーダンスが無限大になる周波数領域である。端子１と端子４の間の通過帯域ｆ３は、低域通過フィルタＬＰＦ１と高域通過フィルタＨＰＦ３のインピーダンスが無限大になる周波数領域である。端子１と端子５の間の通過帯域ｆ４は、低域通過フィルタＬＰＦ１，ＬＰＦ３のインピーダンスが無限大になる周波数領域である。この結果、信号の漏れが少なく、各フィルタの挿入損失を小さくできる。
【００３９】
［他の実施形態］
なお、本発明に係る複合型ＬＣフィルタ部品は前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。例えば、インダクタパターンの形状は任意であり、渦巻状の他に、蛇行形状や直線形状等であってもよい。
【００４０】
また、前記実施形態は、三つあるいは四つの異なる周波数の信号を分波したり、あるいは、三つあるいは四つの異なる周波数の信号を合波したりするものであるが、これに限定されるものではなく、五つ以上の異なる周波数の信号を分波あるいは合波するものに適用してもよい。
【００４１】
また、前記実施形態は個産品の場合を例にして説明したが、量産時の場合には複数個分の複合型ＬＣフィルタ部品を備えたマザー基板を製作し、所望のサイズに切り出して製品とする。さらに、前記実施形態は、導体が形成された絶縁体シートを積み重ね後、一体的に焼成するものであるが、必ずしもこれに限定されない。シートは予め焼成されたものを用いてもよい。また、以下に説明する製法によって複合型ＬＣフィルタ部品を製作してもよい。印刷等の手段によりペースト状の絶縁体材料を塗布して絶縁体層を形成した後、その絶縁体層の表面にペースト状の導電体材料を塗布して任意の導体を形成する。次に、ペースト状の絶縁体材料を前記導体の上から塗布する。こうして順に重ね塗りすることによって積層構造を有する複合型ＬＣフィルタ部品が得られる。
【００４２】
また、コンデンサやインダクタは、前記実施形態では積層体内に内蔵しているが、その一部をチップ部品に換えて、積層体の表面に実装したり、あるいは外付けしたりしてもよい。
【００４３】
【発明の効果】
以上の説明から明らかなように、本発明によれば、帯域通過フィルタだけでなく、低域通過フィルタや高域通過フィルタ等の各種のフィルタを採用することができ、携帯電話等の移動体通信機器を設計する際の自由度が大きくなる。さらに、構成素子数を抑えることができ、挿入損失を小さくできる。
【図面の簡単な説明】
【図１】本発明に係る複合型ＬＣフィルタ部品の第１実施形態を示すもので、（Ａ）は電気回路図、（Ｂ）はブロック図。
【図２】図１に示した回路を有する複合型ＬＣフィルタ部品の分解斜視図。
【図３】図２に示した複合型ＬＣフィルタ部品の外観斜視図。
【図４】本発明に係る複合型ＬＣフィルタ部品の第２実施形態を示すもので、（Ａ）は電気回路図、（Ｂ）はブロック図。
【図５】本発明に係る複合型ＬＣフィルタ部品の第３実施形態を示すもので、（Ａ）は電気回路図、（Ｂ）はブロック図。
【図６】本発明に係る複合型ＬＣフィルタ部品の第４実施形態を示すもので、（Ａ）は電気回路図、（Ｂ）はブロック図。
【図７】本発明に係る複合型ＬＣフィルタ部品の第５実施形態を示すもので、（Ａ）は電気回路図、（Ｂ）はブロック図。
【符号の説明】
１０，５０，６０，７０，８０…複合型ＬＣフィルタ回路
１０Ａ…複合型ＬＣフィルタ部品
１１…絶縁体シート
４０…積層体
ＬＰＦ１〜ＬＰＦ３…低域通過フィルタ
ＨＰＦ１〜ＨＰＦ３…高域通過フィルタ
ＢＥＦ１，ＢＥＦ２…帯域阻止フィルタ
ＢＰＦ…帯域通過フィルタ

Claims

少なくとも三つの異なる周波数の信号を分波する複合型ＬＣフィルタ部品において、
低域通過フィルタと、高域通過フィルタと、縦続接続された共振周波数の異なる第１及び第２の帯域阻止フィルタにて構成され、
前記低域通過フィルタ、前記高域通過フィルタ及び前記第１、第２の帯域阻止フィルタは複数の絶縁体層を積み重ねて構成した積層体に設けられ、
前記低域通過フィルタ及び前記高域通過フィルタを構成するインダクタパターンとコンデンサパターンとは前記積層体の上層側に配置され、前記第１、第２の帯域阻止フィルタを構成するインダクタパターンとコンデンサパターンとは前記積層体の下層側に配置され、
前記絶縁体層の積層方向において前記低域通過フィルタ及び前記高域通過フィルタを構成するインダクタパターンと前記第１、第２の帯域阻止フィルタを構成するインダクタパターンとの間に前記第１、第２の帯域阻止フィルタを構成するコンデンサパターンが配置され、
前記第１の帯域阻止フィルタの共振周波数は前記低域通過フィルタの通過帯域内にあり、かつ、前記第２の帯域阻止フィルタの共振周波数は前記高域通過フィルタの通過帯域内にあること、
を特徴とする複合型ＬＣフィルタ部品。
少なくとも三つの異なる周波数の信号を合波する複合型ＬＣフィルタ部品において、
低域通過フィルタと、高域通過フィルタと、縦続接続された共振周波数の異なる第１及び第２の帯域阻止フィルタにて構成され、
前記低域通過フィルタ、前記高域通過フィルタ及び前記第１、第２の帯域阻止フィルタは複数の絶縁体層を積み重ねて構成した積層体に設けられ、
前記低域通過フィルタ及び前記高域通過フィルタを構成するインダクタパターンとコンデンサパターンとは前記積層体の上層側に配置され、前記第１、第２の帯域阻止フィルタを構成するインダクタパターンとコンデンサパターンとは前記積層体の下層側に配置され、
前記絶縁体層の積層方向において前記低域通過フィルタ及び前記高域通過フィルタを構成するインダクタパターンと前記第１、第２の帯域阻止フィルタを構成するインダクタパターンとの間に前記第１、第２の帯域阻止フィルタを構成するコンデンサパターンが配置され、
前記第１の帯域阻止フィルタの共振周波数は前記低域通過フィルタの通過帯域内にあり、かつ、前記第２の帯域阻止フィルタの共振周波数は前記高域通過フィルタの通過帯域内にあること、
を特徴とする複合型ＬＣフィルタ部品。