[go: up one dir, main page]

JP5283960B2 - 三次元積層不揮発性半導体メモリ - Google Patents

三次元積層不揮発性半導体メモリ Download PDF

Info

Publication number
JP5283960B2
JP5283960B2 JP2008112658A JP2008112658A JP5283960B2 JP 5283960 B2 JP5283960 B2 JP 5283960B2 JP 2008112658 A JP2008112658 A JP 2008112658A JP 2008112658 A JP2008112658 A JP 2008112658A JP 5283960 B2 JP5283960 B2 JP 5283960B2
Authority
JP
Japan
Prior art keywords
select gate
line
memory cell
bit line
sgd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008112658A
Other languages
English (en)
Other versions
JP2009266945A (ja
Inventor
洋 前嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008112658A priority Critical patent/JP5283960B2/ja
Priority to US12/407,403 priority patent/US8952426B2/en
Publication of JP2009266945A publication Critical patent/JP2009266945A/ja
Application granted granted Critical
Publication of JP5283960B2 publication Critical patent/JP5283960B2/ja
Priority to US14/589,523 priority patent/US9437610B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H10D30/694—IGFETs having charge trapping gate insulators, e.g. MNOS transistors characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/696—IGFETs having charge trapping gate insulators, e.g. MNOS transistors characterised by the shapes, relative sizes or dispositions of the gate electrodes having at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、三次元積層不揮発性半導体メモリ(3D-stacked nonvolatile semiconductor memory)に関する。
三次元構造により大容量化を図りビットコストを抑える技術としてBiCS (Bit Cost Scalable)技術が知られている（例えば、非特許文献１を参照）。
BiCS技術が適用された不揮発性半導体メモリ（以下、BiCSメモリ）は、単なる三次元構造ではなく、デバイス構造及びプロセス技術の工夫により、積層数(number of stacked layers)の増加に比例してビットコストが低減するビットコストスケーラビリティを可能にすることを特徴とする。
例えば、BiCS技術が適用されたNAND型フラッシュメモリ（以下、BiCS-NANDフラッシュメモリ）の場合には、積層数の増加によりNAND列を構成するセル数を縦方向に増やすことで、二次元構造のNAND型フラッシュメモリのメモリ容量の限界を大幅に上回るメモリ容量を実現する。
しかし、BiCS-NANDフラッシュメモリを代表とするBiCSメモリは、独特なデバイス構造を有するため、それを実用化するために解決しなければならない課題も多い。
その一つに、ソース拡散層の電位の不安定化がある。
BiCSメモリでは、メモリセルアレイを構成するセルユニットは、半導体基板に対して縦方向に延びる複数の半導体柱の側面上に形成される。このため、複数のブロック直下の半導体基板内には、これら複数のブロックに共通にソース拡散層が形成される。このソース拡散層に対するコンタクトエリアは、メモリセルアレイ内に設けることが難しいため、通常は、メモリセルアレイ外においてソース拡散層をソース線に接続するためのコンタクトエリアを設けている。
しかし、この場合、メモリセルアレイ外にコンタクトエリアがあるために、ソース拡散層の抵抗に起因して、ソース拡散層内にソース電位の浮きなどの現象が発生し、ソース拡散層の電位を安定化することができなくなる。従って、これが、例えば、読み出し動作時の不安定要素となってしまう。
"Bit Cost Scalable Technology with Punch and Plug Process for Ultra High Density Flash Memory" 2007 Symposium on VLSI Technology Digest of Technical Papers.p14
本発明は、BiCS技術が適用された三次元積層不揮発性半導体メモリのソース拡散層の電位を安定化する技術について提案する。
本発明の例に係る三次元積層不揮発性半導体メモリは、半導体基板と、前記半導体基板の上方に第一方向に並んで配置される第一及び第二ブロックを含むメモリセルアレイと、前記メモリセルアレイの前記第一方向に交差する第二方向の一端に配置されるドライバとを備える。前記第一及び第二ブロックそれぞれは、積層された複数のメモリセルを含むＮＡＮＤセルユニットを有し、前記ＮＡＮＤセルユニットは、複数のセレクトゲートトランジスタを含む。複数のビット線それぞれは、前記積層された複数のメモリセルの上方に配置され、各前記ビット線は、前記第一又は第二ブロックで複数の前記ＮＡＮＤセルユニットに電気的に接続される。前記半導体基板内には、前記第一及び第二ブロックに共通のソース拡散層が配置され、前記第一及び第二ブロック間には、下端が前記ソース拡散層に接続され、上端がソース線に接続されるコンタクトプラグが配置される。
本発明によれば、BiCS技術が適用された三次元積層不揮発性半導体メモリのソース拡散層の電位を安定化できる。
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
１． 概要
本発明の例では、BiCSメモリ特有の構造を生かしたシャントエリアのレイアウトについて提案する。具体的には、メモリセルアレイ内の二つのブロック間に、下端がソース拡散層に接続され、上端が３以上の導電層よりも上に配置されるソース線に接続されるコンタクトプラグを配置する。
BiCSメモリ特有の構造、即ち、複数のブロックからなるメモリセルアレイ直下にベタ状にソース拡散層が形成される構造に起因するソース拡散層の電位の不安定化を防止するためには、メモリセルアレイ内に、ソース拡散層に電位を供給するためのシャントエリアを設ければよい。しかし、メモリセルアレイ内にシャントエリアを設けるためには、そのレイアウトについて工夫する必要がある。
そこで、本発明の例では、上述のようなBiCSメモリ特有の構造を生かしたシャントエリアのレイアウトについて提案する。
メモリセルアレイ内の二つのブロック間にコンタクトプラグを設けることで、シャントエリアによるメモリセルアレイの横方向の面積増大を最小限に抑えられる。また、このようなレイアウトによれば、例えば、メモリセルアレイ内において、ソース拡散層に対して定期的にコンタクトエリアを配置することができ、メモリセルアレイ外のみにコンタクトエリアを設ける場合に比べて、ソース拡散層の電位を安定化できる。
２． BiCSメモリ
(1) 基本構造
まず、BiCSメモリの基本構造について説明する。
図１は、BiCS-NANDフラッシュメモリの鳥瞰図を示している。
NANDフラッシュメモリは、例えば、各々が消去の一単位となる複数のブロックから構成される。ここでは、二つのブロックBK<i>, BK<i+1>について図示する。
半導体基板内に形成されるソース拡散層24は、例えば、全てのブロックに共通に１つ設けられる。ソース拡散層24は、コンタクトプラグPSLを介して、ソース線SL・M1に接続される。また、ソース拡散層24上には、例えば、導電性ポリシリコンから構成される3以上の導電層が積層される（本例では6層構造）。
最上層を除く残りの5つの導電層は、１つのブロックBK<i+1>内でそれぞれプレート状に形成され、かつ、そのＸ方向の端部は、各々の導電層にコンタクトをとるために階段状に形成される。最下層は、ソース線側セレクトゲート線SGSとなり、最下層及び最上層を除く残りの4つの導電層は、ワード線WL<0>, WL<1>, WL<2>, WL<3>となる。
最上層は、Ｘ方向に延びるライン状の複数の導電線から構成される。１つのブロックBK<i+1>内には、例えば、6本の導電線が配置される。最上層の例えば6本の導電線は、ビット線側セレクトゲート線SGD<0>, …SGD<5>となる。
そして、NANDセルユニットを構成するための複数の活性層（アクティブエリア）AAは、複数の導電層を突き抜けてソース拡散層24に達するように、Ｚ方向（半導体基板の表面に対して垂直方向）に柱状に形成される。
複数の活性層AAの上端は、Ｙ方向に延びる複数のビット線BL<0>, …BL<m>に接続される。また、ソース線側セレクトゲート線SGSは、コンタクトプラグPSGSを介して、Ｘ方向に延びる引き出し線SGS・M1に接続され、ワード線WL<0>, WL<1>, WL<2>, WL<3>は、それぞれ、コンタクトプラグをPWL<0>, PWL<1>, PWL<2>, PWL<3> 介して、Ｘ方向に延びる引き出し線WL<0>・M1, WL<1>・M1, WL<2>・M1, WL<3>・M1に接続される。
さらに、ビット線側セレクトゲート線SGD<0>, …SGD<5>は、それぞれ、コンタクトプラグPSGD<0>, …PSGD<5>を介して、Ｘ方向に延びる引き出し線SGD<0>・M1, …SGD<5>・M1に接続される。
複数のビット線BL<0>, …BL<m>及び引き出し線SGS・M1, WL<0>・M1, WL<1>・M1, WL<2>・M1, WL<3>・M1, SGD<0>・M1, …SGD<5>・M1は、例えば、金属から構成される。
図２は、図１のBiCS-NANDフラッシュメモリの平面図を示している。
柱状の複数の活性層AAは、半導体基板の上面から見た場合にアレイ状に配置され、メモリセルアレイ１５を構成する。NANDセルユニットは、複数の活性層AAの各々に形成されるが、その詳細については後述する。
WLドライバ11-i, 11-(i+1)は、引き出し線WL<0>・M1, WL<1>・M1, WL<2>・M1, WL<3>・M1を介してワード線WL<0>, WL<1>, WL<2>, WL<3>に接続され、これらを書き込み／読み出し／消去時に駆動する。
SGSドライバ12-i, 12-(i+1)は、引き出し線SGS・M1を介してソース線側セレクトゲート線SGSに接続される。SGDドライバ13は、引き出し線SGD<0>・M1, …SGD<5>・M1を介してビット線側セレクトゲート線SGD<0>, …SGD<5>に接続される。
SLドライバ14は、ソース線SL・M1を介してソース拡散層24に接続される。
このレイアウトでは、周辺回路としてのドライバを構成するトランジスタ数の増加を考慮して、WLドライバ11-i, 11-(i+1)及びSGSドライバ12-i, 12-(i+1)は、メモリセルアレイ１５のＸ方向の一端側に配置され、SGDドライバ13は、メモリセルアレイ１５のＸ方向の他端側に配置される。
図３は、図２のIII-III線に沿う断面図である。
P型半導体基板(P-sub)21内には、N型ウェル領域(N-well)22及びP型ウェル領域(P-well)23が形成される。ソース拡散層24は、N型拡散層であり、P型ウェル領域23内に形成される。
P型半導体基板21内には、Nチャネル型FET（例えば、Nチャネル型MOSFET）25が形成され、N型ウェル領域22内には、Pチャネル型FET（例えば、Pチャネル型MOSFET）26が形成される。これらトランジスタは、メモリセルアレイの周辺部に形成される周辺回路（例えば、ドライバ）を構成する。
ソース線側セレクトゲート線SGS及びワード線WL<0>, WL<1>, WL<2>, WL<3>は、第一メタル層M1内の引き出し線及び第一メタル層M1上の第二メタル層M2内の引き出し線を介して、ドライバを構成するトランジスタに接続される。
ワード線WL<3>を例にとると、ワード線WL<3>は、第一メタル層M1内の引き出し線WL<3>・M1及び第一メタル層M1上の第二メタル層M2内の引き出し線WL<3>・M2を介して、ワード線ドライバを構成するNチャネル型FET 25に接続される。
ここで、Nチャネル型FET 25及びPチャネル型FET 26のゲート電極は、例えば、ソース線側セレクトゲート線SGSと同時に形成される。
即ち、Nチャネル型FET 25及びPチャネル型FET 26のゲート電極は、ソース線側セレクトゲート線SGSと同じ構造及び同じ厚さを有する。
図４は、図２のIV-IV線に沿う断面図である。
複数の活性層（アクティブエリア）AAは、ソース線側セレクトゲート線SGS、ワード線WL<0>, WL<1>, WL<2>, WL<3>及びビット線側セレクトゲート線SGD<0>, …SGD<5>を突き抜けて、その一端（最下部）がソース拡散層24に接続され、その他端（最上部）がビット線BL<0>に接続される。
複数の活性層AAは、Ｚ方向（半導体基板の表面に対して垂直方向）に柱状に形成され、NANDセルユニット NANDは、複数の活性層AAの各々に形成される。
NANDセルユニット NANDの構造例を図５に示す。
メモリセルMCは、MONOS構造を有する。
MONOS構造とは、電荷蓄積層が窒化物(nitride)などの絶縁体から構成されるメモリセル構造のことである。ここでは、電荷蓄積層は、多層構造(Charge trap layers)とし、ONO(oxide/nitride/oxide)の例を挙げる。
セレクトゲートトランジスタSTは、例えば、メモリセルMCと同一構造を有する。
但し、セレクトゲートトランジスタSTのゲート絶縁膜については、メモリセルMCと異なる構造、即ち、電荷蓄積層を有しない構造（例えば、シリコン酸化膜の単一膜）としてもよい。
NANDセルユニットの鳥瞰図を図６に示す。
三次元構造のNANDセルユニットの特徴の一つは、ソース線側セレクトゲート線SGS、ワード線WL<0>, WL<1>, WL<2>, WL<3>及びビット線側セレクトゲート線SGD<0>, …SGD<5>が、柱状の活性層AAの側面を取り囲む構造を有している点にある。
このため、例えば、複数の活性層AAを細くして、半導体基板上により多くの活性層AAを形成し、大容量化を図っても、NANDセルユニットを構成するトランジスタの駆動力を十分に確保できることにある。
図７は、メモリセルアレイの等価回路を示している。
BiCS-NANDフラッシュメモリは、三次元構造を有するため、これに合わせて、等価回路も三次元的に記載している。
NAND列を構成するメモリセルの数は、多ければ多いほど大容量化に貢献できるが、BiCS構造の特質から、NAND列を構成するメモリセルの数が多くなるに従い、製造プロセス上、メモリセルの特性にばらつきが生じる可能性がある。
このような特性のばらつきを考慮する場合、NAND列を構成するメモリセルの数を少なめ（例えば、4個、8個など）とする。また、図７の等価回路で示される構造の上に、さらに同じ構造を積み重ねてもよい。
図８は、BiCS-NANDと二次元NANDとを比較して示す図である。
二次元構造のNAND型フラッシュメモリ(二次元NAND)では、１本のビット線BLに接続される１ブロック内のNANDセルユニットの数が１個であるのに対し、BiCS-NANDでは、１本のビット線BLに接続される１ブロック内のNANDセルユニットの数が複数個である。
従って、以下で説明するように、書き込み動作及び読み出し動作においては、１本のビット線BLに接続される１ブロック内の複数個のセルユニットのうちの１つをビット線側セレクトゲート線SGD<0>, …SGD<5>により選択する。
(2) 基本動作
図１乃至図８のBiCS-NANDフラッシュメモリの基本動作について説明する。
書き込み／読み出し／消去の基本動作は、二次元構造のNAND型フラッシュメモリと同じであるため、ここでは、BiCS-NANDフラッシュメモリに特有な事項について説明する。
BiCS-NANDフラッシュメモリは、１ブロックの概念が二次元構造のNAND型フラッシュメモリと異なる。
二次元構造のNAND型フラッシュメモリでは、１本のビット線に接続される１ブロック内のNANDセルユニットの数は１個であるが、BiCS-NANDフラッシュメモリでは、１本のビット線に接続される１ブロック内のNANDセルユニットの数は複数個である。
例えば、図２の平面図において、ビット線BL<0>に接続されるブロックBK<i+1>内のNANDセルユニットの数（図中、活性層AAの数に相当）は、６個である。
従って、書き込み動作及び読み出し動作においては、ビット線BL<0>に接続されるブロックBK<i+1>内の６個のNANDセルユニットのうちの１つを選択する必要がある。
この選択は、ビット線側セレクトゲート線SGD<0>, …SGD<5>により行う。ビット線側セレクトゲート線SGD<0>, …SGD<5>は、ブロックBK<i+1>内のＹ方向の６個のNANDセルユニットに個別に接続される。
消去動作は、二次元構造のNAND型フラッシュメモリと同様に、例えば、１ブロック内の全てのメモリセルに対して一括して行われる。
BiCS-NANDフラッシュメモリは、１つのメモリセルに２値データを記憶する２値メモリ、及び、１つのメモリセルに３値以上の多値データを記憶する多値メモリの両方に適用可能である。
３． 実施形態
本発明の実施形態について説明する。
(1) ブロックレイアウト
図９は、BiCSメモリのブロックレイアウトの第一例を示している。
このブロックレイアウトは、例えば、図１のBiCS-NANDフラッシュメモリに対応し、ビット線側セレクトゲート線ドライバをメモリセルアレイの一端に配置し、ワード線ドライバ及びソース線側セレクトゲート線ドライバをメモリセルアレイの他端に配置した点に特徴を有する。
メモリセルアレイ31のＸ方向の一端（左側）には、ドライバ33L、レベルシフタ34L及びアドレスデコーダ35Lが配置される。ドライバ33Lは、ビット線側セレクトゲート線SGDを駆動するドライバであり、転送トランジスタを含む。
メモリセルアレイ31のＸ方向の他端（右側）には、ドライバ33R、レベルシフタ34R及びアドレスデコーダ35Rが配置される。ドライバ33Rは、ワード線WL及びソース線側セレクトゲート線SGSを駆動するドライバであり、転送トランジスタを含む。
また、メモリセルアレイ31のＹ方向の一端には、センスアンプ32が配置される。メモリセルアレイ31上には、Ｙ方向に延びるビット線BL<0>, …BL<m>が配置され、ビット線BL<0>, …BL<m>は、センスアンプ32に接続される。
このブロックレイアウトは、図１のBiCS-NANDフラッシュメモリに対応するため、ブロックBK<0>, BL<1>, …BK<n>内にそれぞれ複数本のビット線側セレクトゲート線SGDが配置される。即ち、ビット線側セレクトゲート線SGDを駆動するドライバの面積が大きくなるため、メモリセルアレイ32の他端に配置されるワード線ドライバ及びソース線側セレクトゲート線ドライバとは別に、メモリセルアレイ32の一端にビット線側セレクトゲート線ドライバを配置する。
図１０は、BiCSメモリのブロックレイアウトの第二例を示している。
第二例の特徴は、第一例と比べると、ワード線WL、ソース線側セレクトゲート線SGS及びビット線側セレクトゲート線SGDを駆動するドライバ33を、まとめて、メモリセルアレイ31の一端に配置した点にある。
メモリセルアレイ31のＸ方向の一端（左側）には、ドライバ33、レベルシフタ34及びアドレスデコーダ35が配置される。ドライバ33は、ワード線WL、ソース線側セレクトゲート線SGS及びビット線側セレクトゲート線SGDを駆動するドライバであり、転送トランジスタを含む。
また、メモリセルアレイ31のＹ方向の一端には、センスアンプ32が配置される。メモリセルアレイ31上には、Ｙ方向に延びるビット線BL<0>, …BL<m>が配置され、ビット線BL<0>, …BL<m>は、センスアンプ32に接続される。
このように、ワード線WL、ソース線側セレクトゲート線SGS及びビット線側セレクトゲート線SGDを駆動するドライバ33をまとめることで、アドレスデコーダ34及びレベルシフタ35も一つにまとめることができ、周辺回路を効率的にレイアウトすることが可能になる。
しかし、このブロックレイアウトでは、メモリセルアレイ31が巨大化され、さらに、メモリセルの微細化により、ワード線WL、ソース線側セレクトゲート線SGS及びビット線側セレクトゲート線SGDが狭ピッチ化されると、寄生容量による信号遅延が問題となる。
特に、BiCSメモリでは、ワード線WL及びソース線側セレクトゲート線SGSがプレート状に形成される。このため、これら導電線間の寄生容量が大きく、カップリングノイズの原因となる。
図１１は、BiCSメモリのブロックレイアウトの第三例を示している。
第三例の特徴は、第二例と比べると、二つのメモリセルアレイ31L, 31Rを設けた点に特徴を有する。二つのメモリセルアレイ31L, 31Rを設けることで、各メモリセルアレイ内のワード線WL、ソース線側セレクトゲート線SGS及びビット線側セレクトゲート線SGDを短くできるため、信号遅延及びカップリングノイズを抑制できる。
メモリセルアレイ31L, 31Rは、Ｘ方向に並んで配置される。メモリセルアレイ31L, 31Rの間には、ドライバ33L, 33R、レベルシフタ34及びアドレスデコーダ35が配置される。ドライバ33L, 33Rは、ワード線WL、ソース線側セレクトゲート線SGS及びビット線側セレクトゲート線SGDを駆動するドライバであり、転送トランジスタを含む。
また、メモリセルアレイ31L, 31RのＹ方向の一端には、センスアンプ32L, 32Rが配置される。メモリセルアレイ31L, 31R上には、Ｙ方向に延びるビット線BL<0>, …BL<m>が配置され、ビット線BL<0>, …BL<m>は、センスアンプ32L, 32Rに接続される。
このブロックレイアウトでは、レベルシフタ34及びアドレスデコーダ35は、二つのメモリセルアレイ31L, 31Rで共有化されるが、ドライバ33Lは、メモリセルアレイ31Lに対応して設けられ、ドライバ33Rは、メモリセルアレイ31Rに対応して設けられる。
このように、二つのメモリセルアレイ31L, 31Rでドライバ33L, 33Rを共有化できない理由は、これらドライバを構成するトランジスタの数が多いため、共有化すると、メモリセルアレイ31L, 31Rとドライバ33L, 33Rとを接続する配線レイアウトが複雑になるからである。即ち、メモリセルアレイごとにドライバを設ければ、二つのメモリセルアレイでドライバを共有する場合よりも配線レイアウトが簡略化される。
図１２は、BiCSメモリのブロックレイアウトの第四例を示している。
第四例の特徴は、第三例と比べると、ワード線WL、ソース線側セレクトゲート線SGS及びビット線側セレクトゲート線SGDを駆動するドライバ33を二つのメモリセルアレイ31L, 31Rで共有化した点に特徴を有する。
このドライバ33の共有化は、ドライバ33の面積、即ち、ドライバ33を構成するトランジスタ数を削減することにより実現される。トランジスタ数が削減されれば、メモリセルアレイ31L, 31Rとドライバ33L, 33Rとを接続する配線レイアウトが複雑化しないからである。ドライバ33を構成するトランジスタ数の削減は、例えば、複数のブロックでビット線側セレクトゲート線を共有化することにより達成される。
メモリセルアレイ31L, 31Rは、Ｘ方向に並んで配置される。メモリセルアレイ31L, 31Rの間には、ドライバ33、レベルシフタ34及びアドレスデコーダ35が配置される。ドライバ33は、ワード線WL、ソース線側セレクトゲート線SGS及びビット線側セレクトゲート線SGDを駆動するドライバであり、転送トランジスタを含む。
また、メモリセルアレイ31L, 31RのＹ方向の一端には、センスアンプ32L, 32Rが配置される。メモリセルアレイ31L, 31R上には、Ｙ方向に延びるビット線BL<0>, …BL<m>が配置され、ビット線BL<0>, …BL<m>は、センスアンプ32L, 32Rに接続される。
このブロックレイアウトでは、ドライバ33、レベルシフタ34及びアドレスデコーダ35は、二つのメモリセルアレイ31L, 31Rで共有化される。
尚、配線レイアウトの複雑化なく、ドライバ33を二つのメモリセルアレイ31L, 31Rで共有化できれば、第一例乃至第四例のなかで、この第四例のブロックレイアウトが最も好ましいブロックレイアウトとなる。
(2) シャントエリアのレイアウト
本発明の例は、メモリセルアレイ内にシャントエリアを設ける点に特徴を有する。以下では、メモリセルアレイ内のソース線、ビット線及びビット線側セレクトゲート線のレイアウトを中心に説明する。
A. 第一の実施形態
図１３は、第一の実施形態のレイアウトの概念図を示している。図１４は、図１３の概念図を具体的にデバイスにした場合の平面レイアウトを示している。
第一の実施形態は、図９のブロックレイアウトに対応する。即ち、ビット線側セレクトゲート線SGD<0>, …SGD<5>に接続されるドライバ33Lは、メモリセルアレイ31のＸ方向の一端（左側）に配置され、かつ、ワード線WL<0>, …WL<3>及びソース線側セレクトゲート線SGSに接続されるドライバ33Rとは独立に設けられる。
二つのブロックBK<i>, BK<i+1>は、それぞれ、半導体基板上に互いに絶縁されてスタックされる３以上の導電層と、３以上の導電層上にこれらとは絶縁されて配置されるビット線BL<0>, …BL<m>と、下端が半導体基板に接続され、上端がビット線BL<0>, …BL<m>に接続され、３以上の導電層を突き抜ける複数の活性層（半導体柱）AAとから構成される。
３以上の導電層のうち最上層は、複数のビット線側セレクトゲート線SGD<0>, …SGD<5>から構成され、３以上の導電層のうち最下層は、ソース線側セレクトゲート線SGSであり、３以上の導電層のうち最上層及び最下層を除く残りの導電層は、ワード線WL<0>, …WL<3>である。
本例では、１つのブロック内のビット線側セレクトゲート線SGD<0>, …SGD<5>の数が6本、ワード線WL<0>, …WL<3>の数が4本であるが、これに限られることはない。即ち、１つのブロック内のビット線側セレクトゲート線の数については、1本以上、ワード線の数についても、1本以上であればよい。
また、３以上の導電層のうち最上層を除く残りの導電層は、Ｙ方向の幅がビット線側セレクトゲート線SGD<0>, …SGD<5>のＹ方向の幅よりも広いプレート状を有する。
そして、ビット線側セレクトゲート線SGD<0>, …SGD<5>と活性層AAとによりビット線側セレクトゲートトランジスタが構成され、ソース線側セレクトゲート線SGSと活性層AAとによりソース線側セレクトゲートトランジスタが構成される。また、ワード線WL<0>, …WL<3>と活性層AAとによりメモリセルが構成される。
また、メモリセルアレイ31とドライバ33Lとの間の領域は、両者を接続するための引き出し線（導電線）SGD<0>・M1, …SGD<5>・M1が配置される引き出し部36Lとなる。同様に、メモリセルアレイ31とドライバ33Rとの間の領域は、両者を接続するための引き出し線（導電線）WL<0>・M1, …WL<3>・M1, SGS・M1が配置される引き出し部36Rとなる。
ここで、ブロックBK<i>内のビット線側セレクトゲート線SGD<0>, …SGD<5>とブロックBK<i+1>内のビット線側セレクトゲート線SGD<0>, …SGD<5>とは、メモリセルアレイ31のＸ方向の一端において一対一に共通接続されたうえでドライバ33Lに接続される。
具体的には、ブロックBK<i>内のビット線側セレクトゲート線SGD<0>, …SGD<5>のうちブロックBK<i+1>側からｉ（ｉは自然数）番目のビット線側セレクトゲート線は、ブロックBK<i+1>内のビット線側セレクトゲート線SGD<0>, …SGD<5>のうちブロックBK<i>側からｉ番目のビット線側セレクトゲート線に共通接続される。
従って、ビット線側セレクトゲート線SGD<0>, …SGD<5>は、全体として折り返しレイアウト(folded layout)を有する。
このような折り返しレイアウトは、例えば、側壁(side wall)をマスクとして下地をエッチングする側壁マスク技術(side wall masking technology)を利用することにより容易に形成できる。
ビット線BL<0>, …BL<m>の間には、シャントエリアSHが配置される。
シャントエリアSHは、ビット線BL<0>, …BL<m>に沿って設けられる。シャントエリアSH内には、ビット線BL<0>, …BL<m>が延びる方向と同一方向に延びるソース線STLが配置される。ソース線STLは、ビット線BL<0>, …BL<m>の横に並んで配置される。
二つのブロックBK<i>, BK<i+1>の直下の半導体基板内には、これらブロックに共通のソース拡散層が配置される。また、二つのブロックBK<i>, BK<i+1>間には、下端がソース拡散層に接続され、上端が３以上の導電層よりも上に配置されるソース線STLに接続されるコンタクトプラグXが配置される。
コンタクトプラグXは、ソース拡散層の電位を安定化させるために、ソース拡散層に対してソース電位を供給する。
コンタクトプラグXは、例えば、複数の活性層（半導体柱）AAと同じ構造を持つ半導体柱により構成される。また、コンタクトプラグXは、複数の活性層（半導体柱）AAと異なる構造、例えば、メタル又はそのスタック構造により構成されていてもよい。
第一の実施形態では、シャントエリアSHをメモリセルアレイ内に配置しているため、ソース拡散層の電位の安定化に貢献できる。
また、第一の実施形態では、Ｙ方向に並んで配置される二つのブロック内のビット線側セレクトゲート線SGD<0>, …SGD<5>を一対一に共通接続しているため、それを駆動するドライバ33Lの面積も小さくなる。従って、周辺回路の面積が小さくなり、BiCSメモリの実用化に貢献できる。
第一の実施形態では、二つのブロックBK<i>, BK<i+1>は互いに隣接しているが、両者の間に他のブロックが配置されていても構わない。また、二つのブロックBK<i>, BK<i+1>でビット線側セレクトゲート線を共有化しているが、三つ以上のブロック又はメモリセルアレイ内の全てのブロックでビット線側セレクトゲート線を共有化してもよい。
B. 第二の実施形態
図１５は、第二の実施形態のレイアウトの概念図を示している。図１６は、図１５の概念図を具体的にデバイスにした場合の平面レイアウトを示している。
本例は、図１０乃至図１２のブロックレイアウトに対応する。即ち、メモリセルアレイ31のＸ方向の一端（右側）に配置されるドライバ33 (33L, 33R)は、ワード線WL<0>, …WL<3>、ソース線側セレクトゲート線SGS及びビット線側セレクトゲート線SGD<0>, …SGD<5>に接続される。
ここで注意しなければならない点は、図１５及び図１６のレイアウトがそのまま適用されるのは、図１１のメモリセルアレイ31Lとドライバ33Lとの間、及び、図１２のメモリセルアレイ31Lとドライバ33との間に限定されるということである。
残りの図１０のメモリセルアレイ31とドライバ33との間、図１１のメモリセルアレイ31Rとドライバ33Rとの間、及び、図１２のメモリセルアレイ31Rとドライバ33との間については、図１５及び図１６のレイアウトを左右反転させたレイアウトが適用される。
二つのブロックBK<i>, BK<i+1>は、それぞれ、半導体基板上に互いに絶縁されてスタックされる３以上の導電層と、３以上の導電層上にこれらとは絶縁されて配置されるビット線BL<0>, …BL<m>と、下端が半導体基板に接続され、上端がビット線BL<0>, …BL<m>に接続され、３以上の導電層を突き抜ける複数の活性層（半導体柱）AAとから構成される。
３以上の導電層のうち最上層は、複数のビット線側セレクトゲート線SGD<0>, …SGD<5>から構成され、３以上の導電層のうち最下層は、ソース線側セレクトゲート線SGSであり、３以上の導電層のうち最上層及び最下層を除く残りの導電層は、ワード線WL<0>, …WL<3>である。
本例では、１つのブロック内のビット線側セレクトゲート線SGD<0>, …SGD<5>の数が6本、ワード線WL<0>, …WL<3>の数が4本であるが、これに限られることはない。即ち、１つのブロック内のビット線側セレクトゲート線の数については、1本以上、ワード線の数についても、1本以上であればよい。
また、３以上の導電層のうち最上層を除く残りの導電層は、Ｙ方向の幅がビット線側セレクトゲート線SGD<0>, …SGD<5>のＹ方向の幅よりも広いプレート状を有する。
そして、ビット線側セレクトゲート線SGD<0>, …SGD<5>と活性層AAとによりビット線側セレクトゲートトランジスタが構成され、ソース線側セレクトゲート線SGSと活性層AAとによりソース線側セレクトゲートトランジスタが構成される。また、ワード線WL<0>, …WL<3>と活性層AAとによりメモリセルが構成される。
また、メモリセルアレイ31 (31L, 31R)とドライバ33 (33L, 33R)との間の領域は、両者を接続するための引き出し線（導電線）WL<0>・M1, …WL<3>・M1, SGS・M1, SGD<0>・M1, …SGD<5>・M1が配置される引き出し部36となる。
ここで、ブロックBK<i>内のビット線側セレクトゲート線SGD<0>, …SGD<5>とブロックBK<i+1>内のビット線側セレクトゲート線SGD<0>, …SGD<5>とは、メモリセルアレイ31のＸ方向の一端（右側）において一対一に共通接続されたうえでドライバ33 (33L, 33R)に接続される。
具体的には、ブロックBK<i>内のビット線側セレクトゲート線SGD<0>, …SGD<5>のうちブロックBK<i+1>側からｉ（ｉは自然数）番目のビット線側セレクトゲート線は、ブロックBK<i+1>内のビット線側セレクトゲート線SGD<0>, …SGD<5>のうちブロックBK<i>側からｉ番目のビット線側セレクトゲート線に共通接続される。
従って、ビット線側セレクトゲート線SGD<0>, …SGD<5>は、全体として折り返しレイアウト(folded layout)を有する。
このような折り返しレイアウトは、例えば、側壁をマスクとして下地をエッチングする側壁マスク技術を利用することにより容易に形成できる。
ビット線BL<0>, …BL<m>の間には、シャントエリアSHが配置される。
シャントエリアSHは、ビット線BL<0>, …BL<m>に沿って設けられる。シャントエリアSH内には、ビット線BL<0>, …BL<m>が延びる方向と同一方向に延びるソース線STLが配置される。ソース線STLは、ビット線BL<0>, …BL<m>の横に並んで配置される。
二つのブロックBK<i>, BK<i+1>の直下の半導体基板内には、これらブロックに共通のソース拡散層が配置される。また、二つのブロックBK<i>, BK<i+1>間には、下端がソース拡散層に接続され、上端が３以上の導電層よりも上に配置されるソース線STLに接続されるコンタクトプラグXが配置される。
コンタクトプラグXは、ソース拡散層の電位を安定化させるために、ソース拡散層に対してソース電位を供給する。
コンタクトプラグXは、例えば、複数の活性層（半導体柱）AAと同じ構造を持つ半導体柱により構成される。また、コンタクトプラグXは、複数の活性層（半導体柱）AAと異なる構造、例えば、メタル又はそのスタック構造により構成されていてもよい。
第二の実施形態でも、シャントエリアSHをメモリセルアレイ内に配置しているため、ソース拡散層の電位の安定化に貢献できる。
また、第二の実施形態では、Ｙ方向に並んで配置される二つのブロック内のビット線側セレクトゲート線SGD<0>, …SGD<5>を一対一に共通接続しているため、それを駆動するドライバ33 (33L, 33R)の面積も小さくなる。従って、周辺回路の面積が小さくなり、BiCSメモリの実用化に貢献できる。
また、第二の実施形態では、メモリセルアレイ31 (31L, 31R)の一端に配置される引き出し線WL<0>・M1, …WL<3>・M1, SGS・M1, SGD<0>・M1, …SGD<5>・M1の数が増えるが、これらは、二つのブロックBK<i>, BK<i+1>のＹ方向のサイズの範囲内に収めれば足りるため、引き出し線WL<0>・M1, …WL<3>・M1, SGS・M1, SGD<0>・M1, …SGD<5>・M1のレイアウトが複雑化することはない。
第二の実施形態では、二つのブロックBK<i>, BK<i+1>は互いに隣接しているが、両者の間に他のブロックが配置されていても構わない。また、二つのブロックBK<i>, BK<i+1>でビット線側セレクトゲート線を共有化しているが、三つ以上のブロック又はメモリセルアレイ内の全てのブロックでビット線側セレクトゲート線を共有化してもよい。
C. その他の実施形態
図１７は、メモリセルアレイの両側にドライバを配置するレイアウトを示している。
同図に示すように、メモリセルアレイ31の両側にドライバ33を配置すると、例えば、ブロック１個当りのドライバ33のＹ方向のサイズを広げることができる（トランジスタの個数を多くすることができる）ため、結果として、ドライバ33のＸ方向のサイズを狭めることができ（トランジスタの個数を少なくすることができ）、引き出し部36内の引き出し線（導電線）WL<0>・M1, …WL<3>・M1, SGS・M1, SGD<0>・M1, …SGD<5>・M1のレイアウトがさらに簡素化される。
シャントエリアSHに関しては、上述の第一及び第二の実施形態と同じであるため、ここでは、その説明を省略する。
この実施形態でも、シャントエリアSHをメモリセルアレイ内に配置しているため、ソース拡散層の電位の安定化に貢献できる。
尚、図１０乃至図１２に示すように、メモリセルアレイ31 (31L, 31R)の片側にドライバ33 (33L, 33R)を配置するか、又は、図１５に示すように、メモリセルアレイ31の両側にドライバ33を配置するかは、BiCSメモリ（チップ）の仕様や、周辺回路の面積効率などを考慮して決定する。
(3) シャントエリア内のコンタクトプラグ構造
シャントエリア内のコンタクトプラグ構造について説明する。
図１８は、図１６のＸＶＩＩＩ−ＸＶＩＩＩ線に沿う断面図、図１９は、図１６のＸＩＸ−ＸＩＸ線に沿う断面図、図２０は、図１６のＸＸ−ＸＸ線に沿う断面図、図２１は、図１６のＸＸＩ−ＸＸＩ線に沿う断面図である。
まず、ブロックBK<i>, BK<i+1>内のシャントエリアSH内では、活性層（半導体柱）AAが形成されない。即ち、シャントエリアSH内にセルユニット（メモリセル）が形成されることはない。ブロックBK<i>, BK<i+1>内のシャントエリアSHを除くエリア内には、活性層AAが形成される。活性層AAの側面上には、セルユニットAが形成される。セルユニットAの構造は、例えば、図５に示すようになる。
ブロックBK<i>, BK<i+1>間のシャントエリアSH内には、コンタクトプラグXが形成される。コンタクトプラグXは、ブロックBK<i>, BK<i+1>間に設けられるため、メモリセルアレイ31内の３以上の導電層を突き抜けることはない。
図２２は、図１９及び図２１のエリアB内のコンタクトプラグの構造例を示している。
コンタクトプラグXは、同図（ａ）に示すように、メモリセルアレイ内の活性層（半導体柱）と同じ構造を持つ半導体柱により構成されていてもよいし、また、同図（ｂ）に示すように、活性層と異なる構造、例えば、メタル又はそのスタック構造により構成されていてもよい。
(4) シャントエリアの全体構造
図２３は、シャントエリアの全体構造について示している。
本例は、図１２のブロックレイアウトに対応する。
セルソースデコーダ３７は、メモリセルアレイ31L, 31RのY方向の一端に配置され、センスアンプ32L, 32Rは、メモリセルアレイ31L, 31RのY方向の他端に配置される。シャントエリアSHは、ビット線BL<0>, …BL<m>が延びるY方向に延び、シャントエリアSH内には、Y方向に延びるソース線STLが配置される。
シャントエリアSHは、メモリセルアレイ31L, 31R内において、X方向に定期的に設けられる。また、下端がソース拡散層24に接続され、上端がソース線STLに接続されるコンタクトプラグXは、ブロックBK<0>, BK<1>, …BK<n>の間に定期的に設けられる。但し、シャントエリアSH及びコンタクトプラグXは、必ずしも定期的に設ける必要はない。
また、本例では、コンタクトプラグXは、ブロックBK<0>, BK<1>, …BK<n>の間のエリアの全てに設けられているが、例えば、ブロックBK<0>, BK<1>, …BK<n>の間のエリアの一部にコンタクトプラグXが設けられていなくてもよい。
(5) 変形例
シャントエリアのレイアウトの変形例について説明する。
A. 第一の変形例
図２４は、第一の変形例に係わるシャントエリアのレイアウトを示している。図２５は、図２４のＸＸＶ−ＸＸＶ線に沿う断面図、図２６は、図２４のＸＸＶＩ−ＸＸＶＩ線に沿う断面図である。
この変形例は、ビット線BL<0>, …BL<m>上及びソース線STL上に、ソース線STLに接続される共通ソース線STL・commonを配置した点に特徴を有する。
この変形例では、第二の実施形態（図１５及び図１６）を基本とするが、当然に、第一の実施形態（図１３及び図１４）に適用することも可能である。
ビット線BL<0>, …BL<m>上及びソース線STL上には、ソース線STLに接続される共通ソース線STL・commonが配置される。共通ソース線STL・commonのレイアウトについては、特に限定されない。例えば、共通ソース線STL・commonは、メモリセルアレイ31上にベタ状に形成されていてもよいし、ソース線STLの幅よりも広い幅を有する導電線であってもよい。また、共通ソース線STL・commonは、格子レイアウトを有していてもよい。
ビット線BL<0>, …BL<m>及びソース線STLは、例えば、第一のメタル層M1内に形成され、共通ソース線STL・commonは、例えば、第一のメタル層M1上の第二のメタル層M2内に形成される。
その他の構成については、第二の実施形態と同じであるため、ここでは、その説明については、省略する。
B. 第二の変形例
図２７は、第二の変形例に係わるシャントエリアのレイアウトを示している。図２８は、図２７のＸＸＶＩＩＩ−ＸＸＶＩＩＩ線に沿う断面図、図２９は、図２７のＸＩＸ−ＸＩＸ線に沿う断面図、図３０は、図２７のＸＸＸ−ＸＸＸ線に沿う断面図である。
この変形例は、ビット線BL<0>, …BL<m>間のシャントエリアSH内に、電気的にフローティング状態のダミービット線DMYを配置した点に特徴を有する。
この変形例でも、第二の実施形態（図１５及び図１６）を基本とするが、当然に、第一の実施形態（図１３及び図１４）に適用することも可能である。
ビット線BL<0>, …BL<m>間のシャントエリアSH内には、電気的にフローティング状態のダミービット線DMYが配置される。また、コンタクトプラグX上のシャントエリアSH内には、接続体（導電体）CNNが配置される。
ソース線STLは、ビット線BL<0>, …BL<m>上、ダミービット線DMY上及び接続体CNN上に配置され、かつ、接続体CNNを介してコンタクトプラグXの上端に接続される。
ソース線STLのレイアウトについては、特に限定されない。例えば、ソース線STLは、メモリセルアレイ31上にベタ状に形成されていてもよいし、ビット線BL<0>, …BL<m>の幅よりも広い幅を有する導電線であってもよい。また、ソース線STLは、格子レイアウトを有していてもよい。
ビット線BL<0>, …BL<m>、ダミービット線DMY及び接続体CNNは、例えば、第一のメタル層M1内に形成され、ソース線STLは、例えば、第一のメタル層M1上の第二のメタル層M2内に形成される。
その他の構成については、第二の実施形態と同じであるため、ここでは、その説明については、省略する。
C. 第三の変形例
図３１及び図３２は、第三の変形例に係わるシャントエリアのレイアウトを示している。図３１は、ブロック内の構造、図３２は、ブロック間の構造である。
第三の変形例は、第一及び第二の変形例を基本とする。
以下では、第一の変形例を基本とした場合について示す。
この変形例の特徴は、半導体基板21上に、二つのメモリセルアレイL1, L2を積み重ね、この場合に、二つのメモリセルアレイL1, L2で共通ソース線STL・commonを共有化した点にある。
上側のメモリセルアレイL2の構造は、下側のメモリセルアレイL1の構造と同じである。ここでは、図面を簡略化するため、上側のメモリセルアレイL2の構造については省略している。また、上側のメモリセルアレイL2の活性層（半導体柱）及びコンタクトプラグXは、下側のメモリセルアレイL1内の共通ソース線STL・commonに接続される。
このように、共通ソース線STL・commonを共有化することで、半導体基板21上に、二つ又はそれ以上のメモリセルアレイL1, L2を積み重ねることができる。
メモリセルアレイL1, L2の積み重ね技術は、例えば、BiCS-NANDフラッシュメモリにおいて、活性層（半導体柱）AAの加工精度の問題からその高さを十分に高くできない場合、即ち、NANDセルユニット内のメモリセル数を多くできない場合に、非常に有効である。
(6) まとめ
以上のように、本発明の実施形態によれば、BiCS技術が適用された三次元積層不揮発性半導体メモリのソース拡散層の電位を安定化することができる。
４． 適用例
本発明の技術は、ビットコストスケーラビリティを実現するため、１つのセルユニットが直列接続された複数のメモリセル(NAND列)から構成されるBiCS-NANDフラッシュメモリに有効であるが、それ以外にも、BiCS技術が適用された三次元積層不揮発性半導体メモリに適用可能である。
また、BiCSメモリのメモリセル構造については、電荷蓄積層が絶縁体（例えば、窒化物）から構成されるいわゆるMONOS型が有効であると考えられているが、本発明の例は、これに限られず、電荷蓄積層が導電性ポリシリコンから構成されるフローティングゲート型に適用することも可能である。
さらに、1つのメモリセルに記憶させるデータ値については、２値(two-level)であってもよいし、３値(three-level)以上の多値(multi-level)であってもよい。
５． むすび
本発明によれば、BiCS技術が適用された三次元積層不揮発性半導体メモリのソース拡散層の電位を安定化することができる。
本発明の例は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
BiCS-NANDフラッシュメモリの鳥瞰図。 BiCS-NANDフラッシュメモリの平面図。 図２のIII-III線に沿う断面図。 図２のIV-IV線に沿う断面図。 NANDセルユニットの構造図。 NANDセルユニットの鳥瞰図。 メモリセルアレイの等価回路図。 BiCS-NANDと二次元NANDとの比較図。 ブロックレイアウトの第一例を示す図。 ブロックレイアウトの第二例を示す図。 ブロックレイアウトの第三例を示す図。 ブロックレイアウトの第四例を示す図。 第一の実施形態のレイアウトの概念図。 図１３をデバイス化したときの平面図。 第二の実施形態のレイアウトの概念図。 図１５をデバイス化したときの平面図。 その他の実施形態のレイアウトの概念図。 図１６のＸＶＩＩＩ−ＸＶＩＩＩ線に沿う断面図。 図１６のＸＩＸ−ＸＩＸ線に沿う断面図。 図１６のＸＸ−ＸＸ線に沿う断面図。 図１６のＸＸＩ−ＸＸＩ線に沿う断面図。 シャントエリア内のコンタクトプラグ構造を示す断面図。 シャントエリアの全体構造を示す平面図。 第一の変形例のレイアウトを示す平面図。 図２４のＸＸＶ−ＸＸＶ線に沿う断面図。 図２４のＸＸＶＩ−ＸＸＶＩ線に沿う断面図。 第二の変形例のレイアウトを示す平面図。 図２７のＸＸＶＩＩＩ−ＸＸＶＩＩＩ線に沿う断面図。 図２７のＸＩＸ−ＸＩＸ線に沿う断面図。 図２７のＸＸＸ−ＸＸＸ線に沿う断面図。 第三の変形例の構造を示す断面図。 第三の変形例の構造を示す断面図。
符号の説明
WL<0>, …WL<3>: ワード線、 BL<0>, …BL<m>: ビット線、 SGS: ソース線側セレクトゲート線、 SGD<0>, …SGD<5>: ビット線側セレクトゲート線、 AA: アクティブエリア。

Claims (5)

  1. 半導体基板と、前記半導体基板の上方に第一方向に並んで配置される第一及び第二ブロックを含むメモリセルアレイと、前記メモリセルアレイの前記第一方向に交差する第二方向の一端に配置されるドライバとを具備し、
    前記第一及び第二ブロックそれぞれは、積層された複数のメモリセルを含むＮＡＮＤセルユニットを有し、前記ＮＡＮＤセルユニットそれぞれは、第１セレクトゲートトランジスタと第２セレクトゲートトランジスタを含み、
    複数のビット線それぞれは、前記積層された複数のメモリセルの上方に配置され、各前記ビット線は、前記第一又は第二ブロックで複数の前記ＮＡＮＤセルユニットの前記第１セレクトゲートトランジスタに電気的に接続され、
    ソース線は、前記第一又は第二ブロックで複数の前記ＮＡＮＤセルユニットの前記第２セレクトゲートトランジスタに電気的に接続され、
    複数のワード線は、前記複数のメモリセルのゲートに電気的に接続され、
    セレクトゲート線は、前記第一ブロックの前記ＮＡＮＤセルユニットのうち前記第１セレクトゲートトランジスタと前記第二ブロックの前記ＮＡＮＤセルユニットのうち前記第１セレクトゲートトランジスタを共通に接続され、
    前記半導体基板内の前記第一及び第二ブロック間に配置され、下端が前記第一及び第二ブロックに共通のソース拡散層に接続され、上端が前記ソース線に接続されるコンタクトプラグが配置される
    ことを特徴とする三次元積層不揮発性半導体メモリ。
  2. 前記ＮＡＮＤセルユニットは、前記半導体基板の上方に絶縁されて積層される複数の導電層と、下端が前記半導体基板に接続され、上端が前記ビット線に接続され、前記複数の導電層を突き抜ける半導体柱を有し、
    前記コンタクトプラグは、前記半導体柱と同一構造を持つ半導体柱により構成されることを特徴とする請求項１に記載の三次元積層不揮発性半導体メモリ。
  3. 前記ビット線に隣接するダミービット線及び接続体をさらに有し、
    前記ソース線は、前記ビット線よりも上に配置され、かつ、前記接続体を介して前記コンタクトプラグの上端に接続され、前記ダミービット線は、フローティング状態であることを特徴とする請求項１又は２に記載の三次元積層不揮発性半導体メモリ。
  4. 前記ソース線は、前記ビット線に隣接して配置され、前記ビット線及び前記ソース線は、共に、前記第一方向に延びることを特徴とする請求項１又は２に記載の三次元積層不揮発性半導体メモリ。
  5. 前記ソース線は、前記ビット線及び前記ソース線よりも上に配置される共通ソース線に
    接続されることを特徴とする請求項４に記載の三次元積層不揮発性半導体メモリ。
JP2008112658A 2008-04-23 2008-04-23 三次元積層不揮発性半導体メモリ Active JP5283960B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008112658A JP5283960B2 (ja) 2008-04-23 2008-04-23 三次元積層不揮発性半導体メモリ
US12/407,403 US8952426B2 (en) 2008-04-23 2009-03-19 Three dimensional stacked nonvolatile semiconductor memory
US14/589,523 US9437610B2 (en) 2008-04-23 2015-01-05 Three dimensional stacked nonvolatile semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008112658A JP5283960B2 (ja) 2008-04-23 2008-04-23 三次元積層不揮発性半導体メモリ

Publications (2)

Publication Number Publication Date
JP2009266945A JP2009266945A (ja) 2009-11-12
JP5283960B2 true JP5283960B2 (ja) 2013-09-04

Family

ID=41214137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008112658A Active JP5283960B2 (ja) 2008-04-23 2008-04-23 三次元積層不揮発性半導体メモリ

Country Status (2)

Country Link
US (2) US8952426B2 (ja)
JP (1) JP5283960B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535678B1 (en) 2018-06-21 2020-01-14 Toshiba Memory Corporation Semiconductor memory device

Families Citing this family (211)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4635069B2 (ja) 2008-03-26 2011-02-16 株式会社東芝 不揮発性半導体記憶装置
JP5072696B2 (ja) 2008-04-23 2012-11-14 株式会社東芝 三次元積層不揮発性半導体メモリ
JP2009266946A (ja) * 2008-04-23 2009-11-12 Toshiba Corp 三次元積層不揮発性半導体メモリ
JP5283960B2 (ja) * 2008-04-23 2013-09-04 株式会社東芝 三次元積層不揮発性半導体メモリ
JP5259242B2 (ja) 2008-04-23 2013-08-07 株式会社東芝 三次元積層不揮発性半導体メモリ
JP2009266944A (ja) 2008-04-23 2009-11-12 Toshiba Corp 三次元積層不揮発性半導体メモリ
US8249019B2 (en) * 2008-08-26 2012-08-21 Futurewei Technologies, Inc. System and method for SR-VCC of IMS emergency sessions
KR101660944B1 (ko) * 2009-07-22 2016-09-28 삼성전자 주식회사 수직형의 비휘발성 메모리 소자 및 그 제조 방법
KR101113767B1 (ko) * 2009-10-19 2012-02-27 주식회사 하이닉스반도체 3차원 구조의 비휘발성 메모리 소자, 그 동작 방법 및 제조 방법
KR101702060B1 (ko) * 2010-02-19 2017-02-02 삼성전자주식회사 3차원 반도체 장치의 배선 구조체
US8803214B2 (en) * 2010-06-28 2014-08-12 Micron Technology, Inc. Three dimensional memory and methods of forming the same
JP5269022B2 (ja) 2010-09-22 2013-08-21 株式会社東芝 半導体記憶装置
US20120086072A1 (en) 2010-10-11 2012-04-12 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and related method of manufacture
DE102011084603A1 (de) 2010-10-25 2012-05-16 Samsung Electronics Co., Ltd. Dreidimensionales Halbleiterbauelement
US8759895B2 (en) 2011-02-25 2014-06-24 Micron Technology, Inc. Semiconductor charge storage apparatus and methods
US8860117B2 (en) 2011-04-28 2014-10-14 Micron Technology, Inc. Semiconductor apparatus with multiple tiers of memory cells with peripheral transistors, and methods
KR101857681B1 (ko) 2011-07-07 2018-05-14 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조방법
JP5606479B2 (ja) 2012-03-22 2014-10-15 株式会社東芝 半導体記憶装置
JP5562995B2 (ja) 2012-03-22 2014-07-30 株式会社東芝 半導体記憶装置
US8976594B2 (en) 2012-05-15 2015-03-10 Micron Technology, Inc. Memory read apparatus and methods
US9064551B2 (en) 2012-05-15 2015-06-23 Micron Technology, Inc. Apparatuses and methods for coupling load current to a common source
US8964474B2 (en) 2012-06-15 2015-02-24 Micron Technology, Inc. Architecture for 3-D NAND memory
JP5814867B2 (ja) 2012-06-27 2015-11-17 株式会社東芝 半導体記憶装置
US9064577B2 (en) 2012-12-06 2015-06-23 Micron Technology, Inc. Apparatuses and methods to control body potential in memory operations
KR102045249B1 (ko) * 2013-01-18 2019-11-15 삼성전자주식회사 3차원 반도체 소자의 배선 구조물
KR102054226B1 (ko) 2013-03-14 2019-12-10 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP2014186763A (ja) 2013-03-21 2014-10-02 Toshiba Corp 不揮発性半導体記憶装置
JP2014186775A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体記憶装置
JP2014186787A (ja) 2013-03-25 2014-10-02 Toshiba Corp 不揮発性半導体記憶装置、メモリコントローラ、及びメモリシステム
US8995188B2 (en) 2013-04-17 2015-03-31 Micron Technology, Inc. Sharing support circuitry in a memory
KR102088814B1 (ko) 2013-05-27 2020-03-13 삼성전자주식회사 불휘발성 메모리 장치
WO2015025357A1 (ja) 2013-08-19 2015-02-26 株式会社 東芝 メモリシステム
KR102066925B1 (ko) * 2013-08-30 2020-01-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP5898657B2 (ja) 2013-09-02 2016-04-06 株式会社東芝 不揮発性半導体記憶装置
JP2015053094A (ja) 2013-09-06 2015-03-19 株式会社東芝 半導体記憶装置
JP2015097245A (ja) * 2013-11-15 2015-05-21 株式会社東芝 不揮発性半導体記憶装置、及びメモリシステム
WO2015092879A1 (ja) 2013-12-18 2015-06-25 株式会社 東芝 半導体記憶装置
JP2017010951A (ja) * 2014-01-10 2017-01-12 株式会社東芝 半導体記憶装置及びその製造方法
US9263461B2 (en) * 2014-03-07 2016-02-16 Micron Technology, Inc. Apparatuses including memory arrays with source contacts adjacent edges of sources
CN104915707B (zh) 2014-03-10 2018-04-24 东芝存储器株式会社 半导体存储装置
JP2015176309A (ja) 2014-03-14 2015-10-05 株式会社東芝 半導体記憶装置
KR20150118648A (ko) * 2014-04-14 2015-10-23 삼성전자주식회사 불 휘발성 메모리 장치
KR102190350B1 (ko) 2014-05-02 2020-12-11 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
KR102150253B1 (ko) 2014-06-24 2020-09-02 삼성전자주식회사 반도체 장치
JP2016054017A (ja) 2014-09-04 2016-04-14 株式会社東芝 半導体記憶装置
US9337145B2 (en) 2014-09-10 2016-05-10 Kabushiki Kaisha Toshiba Semiconductor memory device
WO2016038743A1 (ja) 2014-09-12 2016-03-17 株式会社 東芝 不揮発性半導体記憶装置
JP2016062623A (ja) 2014-09-16 2016-04-25 株式会社東芝 半導体記憶装置
US9613713B2 (en) 2014-09-16 2017-04-04 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2016162475A (ja) * 2015-03-04 2016-09-05 株式会社東芝 半導体記憶装置
US9412461B1 (en) 2015-03-10 2016-08-09 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US9576665B2 (en) 2015-03-12 2017-02-21 Kabushiki Kaisha Toshiba Semiconductor memory device and memory system
US10289480B2 (en) 2015-03-12 2019-05-14 Toshiba Memory Corporation Memory system
JP2016170837A (ja) 2015-03-12 2016-09-23 株式会社東芝 半導体記憶装置
JP6313252B2 (ja) 2015-03-16 2018-04-18 東芝メモリ株式会社 半導体メモリ装置
KR20160138765A (ko) * 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 슬리밍 구조물을 포함하는 반도체 메모리 장치
US9571101B2 (en) 2015-05-27 2017-02-14 Kabushiki Kaisha Toshiba Semiconductor device
US9811493B2 (en) 2015-05-29 2017-11-07 Toshiba Memory Corporation Semiconductor device
JP6453718B2 (ja) 2015-06-12 2019-01-16 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
JP6453729B2 (ja) 2015-08-17 2019-01-16 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
US10211150B2 (en) * 2015-09-04 2019-02-19 Macronix International Co., Ltd. Memory structure
US9679617B2 (en) 2015-09-09 2017-06-13 Kabushiki Kaisha Toshiba Amplifier
US9935121B2 (en) 2015-09-10 2018-04-03 Toshiba Memory Corporation Three dimensional vertical channel semiconductor memory device
JP6400547B2 (ja) 2015-09-14 2018-10-03 東芝メモリ株式会社 メモリデバイス
KR102376980B1 (ko) * 2015-09-22 2022-03-22 에스케이하이닉스 주식회사 페이지 버퍼부를 포함한 메모리 장치
US9449986B1 (en) * 2015-10-13 2016-09-20 Samsung Electronics Co., Ltd. 3-dimensional memory device having peripheral circuit devices having source/drain contacts with different spacings
JP6509711B2 (ja) 2015-10-29 2019-05-08 東芝メモリ株式会社 不揮発性半導体記憶装置及びメモリシステム
CN107949882B (zh) 2015-11-10 2021-08-10 东芝存储器株式会社 半导体存储装置
US10013521B2 (en) 2015-11-13 2018-07-03 International Business Machines Corporation Layouting of interconnect lines in integrated circuits
KR102523139B1 (ko) * 2015-11-25 2023-04-20 삼성전자주식회사 반도체 메모리 소자
US9583503B1 (en) * 2015-12-11 2017-02-28 Macronix International Co., Ltd. Three-dimensional semiconductor device and method of manufacturing the same
US9548127B1 (en) 2015-12-28 2017-01-17 Kabushiki Kaisha Toshiba Memory system
WO2017122302A1 (ja) 2016-01-13 2017-07-20 東芝メモリ株式会社 半導体記憶装置
KR102551350B1 (ko) 2016-01-28 2023-07-04 삼성전자 주식회사 수직형 메모리 소자를 구비한 집적회로 소자 및 그 제조 방법
JP6581012B2 (ja) 2016-02-17 2019-09-25 東芝メモリ株式会社 半導体記憶装置及びその製造方法
JP2017157257A (ja) 2016-03-01 2017-09-07 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
JP6545631B2 (ja) 2016-03-02 2019-07-17 東芝メモリ株式会社 不揮発性半導体記憶装置
JP6515046B2 (ja) 2016-03-10 2019-05-15 東芝メモリ株式会社 半導体記憶装置
US9934847B2 (en) 2016-03-11 2018-04-03 Toshiba Memory Corporation Memory system storing 4-bit data in each memory cell and method of controlling thereof including soft bit information
JP6506197B2 (ja) 2016-03-11 2019-04-24 東芝メモリ株式会社 半導体記憶装置
JP2017163114A (ja) * 2016-03-11 2017-09-14 東芝メモリ株式会社 半導体記憶装置
JP6538597B2 (ja) 2016-03-14 2019-07-03 東芝メモリ株式会社 記憶装置
JP2017168155A (ja) 2016-03-14 2017-09-21 東芝メモリ株式会社 半導体記憶装置
JP2017168156A (ja) 2016-03-14 2017-09-21 東芝メモリ株式会社 半導体記憶装置
JP6433933B2 (ja) 2016-03-14 2018-12-05 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
JP6441250B2 (ja) 2016-03-15 2018-12-19 東芝メモリ株式会社 半導体記憶装置
JP2017168717A (ja) 2016-03-17 2017-09-21 東芝メモリ株式会社 半導体記憶装置
JP2017195275A (ja) 2016-04-20 2017-10-26 東芝メモリ株式会社 半導体記憶装置およびその製造方法
US9679650B1 (en) 2016-05-06 2017-06-13 Micron Technology, Inc. 3D NAND memory Z-decoder
JP2017208152A (ja) 2016-05-20 2017-11-24 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
JP2017224370A (ja) 2016-06-15 2017-12-21 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
JP6659478B2 (ja) 2016-06-17 2020-03-04 キオクシア株式会社 半導体記憶装置
US10103161B2 (en) * 2016-06-28 2018-10-16 Sandisk Technologies Llc Offset backside contact via structures for a three-dimensional memory device
US9917093B2 (en) 2016-06-28 2018-03-13 Sandisk Technologies Llc Inter-plane offset in backside contact via structures for a three-dimensional memory device
EP3420590B1 (en) * 2016-06-28 2020-01-29 SanDisk Technologies LLC Offset backside contact via structures for a three-dimensional memory device
KR102695463B1 (ko) 2016-07-11 2024-08-14 삼성전자주식회사 수직형 메모리 장치
CN115482862A (zh) 2016-07-13 2022-12-16 铠侠股份有限公司 存储装置及存储系统
JP2018041518A (ja) 2016-09-06 2018-03-15 東芝メモリ株式会社 メモリデバイス
JP2018045387A (ja) 2016-09-13 2018-03-22 東芝メモリ株式会社 メモリシステム
US10593398B2 (en) 2016-09-13 2020-03-17 Toshiba Memory Corporation Semiconductor storage device including a controller configured to execute a first write and a second write
US10310942B2 (en) 2016-09-20 2019-06-04 Toshiba Memory Corporation Memory system
US10297338B2 (en) 2016-09-20 2019-05-21 Toshiba Memory Corporation Memory system
CN109690771A (zh) 2016-09-23 2019-04-26 东芝存储器株式会社 存储装置
JP6679739B2 (ja) 2016-09-23 2020-04-15 キオクシア株式会社 記憶装置
JP6674361B2 (ja) 2016-09-29 2020-04-01 キオクシア株式会社 メモリシステム
JP6783666B2 (ja) 2017-01-05 2020-11-11 キオクシア株式会社 半導体記憶装置及びメモリシステム
JP2018125052A (ja) 2017-01-31 2018-08-09 東芝メモリ株式会社 半導体記憶装置
JP6856400B2 (ja) 2017-02-20 2021-04-07 キオクシア株式会社 半導体記憶装置及びメモリシステム
JP6783682B2 (ja) 2017-02-27 2020-11-11 キオクシア株式会社 半導体記憶装置及びメモリシステム
JP2018142654A (ja) * 2017-02-28 2018-09-13 東芝メモリ株式会社 半導体装置及びその製造方法
JP2018148071A (ja) * 2017-03-07 2018-09-20 東芝メモリ株式会社 記憶装置
US10622033B2 (en) 2017-03-15 2020-04-14 Toshiba Memory Corporation Semiconductor storage device
JP2018156702A (ja) 2017-03-16 2018-10-04 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
JP2018156717A (ja) 2017-03-21 2018-10-04 東芝メモリ株式会社 半導体記憶装置
JP2018160295A (ja) 2017-03-22 2018-10-11 東芝メモリ株式会社 半導体記憶装置
JP2018164151A (ja) 2017-03-24 2018-10-18 東芝メモリ株式会社 分周回路
JP2018163719A (ja) 2017-03-24 2018-10-18 東芝メモリ株式会社 半導体デバイス
JP2018163709A (ja) * 2017-03-24 2018-10-18 東芝メモリ株式会社 メモリシステム
JP2018163723A (ja) 2017-03-27 2018-10-18 東芝メモリ株式会社 メモリデバイス及びメモリシステム
JP2018163724A (ja) 2017-03-27 2018-10-18 東芝メモリ株式会社 メモリシステム
US10176880B1 (en) 2017-07-01 2019-01-08 Intel Corporation Selective body reset operation for three dimensional (3D) NAND memory
JP2019029045A (ja) 2017-07-26 2019-02-21 東芝メモリ株式会社 半導体記憶装置
KR102442933B1 (ko) * 2017-08-21 2022-09-15 삼성전자주식회사 3차원 반도체 장치
JP2019040655A (ja) 2017-08-28 2019-03-14 東芝メモリ株式会社 メモリシステム
CN107731846B (zh) * 2017-08-31 2019-01-01 长江存储科技有限责任公司 提高沟道通孔均一性的三维存储器形成方法
JP2019046530A (ja) 2017-09-07 2019-03-22 東芝メモリ株式会社 メモリシステム
JP2019053795A (ja) 2017-09-13 2019-04-04 東芝メモリ株式会社 メモリシステム
JP6875236B2 (ja) 2017-09-14 2021-05-19 キオクシア株式会社 半導体記憶装置
JP2019053798A (ja) 2017-09-14 2019-04-04 東芝メモリ株式会社 半導体記憶装置
JP6818664B2 (ja) 2017-09-14 2021-01-20 キオクシア株式会社 半導体記憶装置
JP2019053796A (ja) 2017-09-14 2019-04-04 東芝メモリ株式会社 半導体記憶装置
JP2019057345A (ja) 2017-09-20 2019-04-11 東芝メモリ株式会社 半導体記憶装置
JP2019057346A (ja) 2017-09-20 2019-04-11 東芝メモリ株式会社 メモリシステム
JP2019057074A (ja) 2017-09-20 2019-04-11 東芝メモリ株式会社 メモリシステム
JP2019057352A (ja) 2017-09-21 2019-04-11 東芝メモリ株式会社 メモリシステム
US10833078B2 (en) * 2017-12-04 2020-11-10 Tokyo Electron Limited Semiconductor apparatus having stacked gates and method of manufacture thereof
JP2019109952A (ja) 2017-12-19 2019-07-04 東芝メモリ株式会社 半導体記憶装置
JP2019114758A (ja) 2017-12-26 2019-07-11 東芝メモリ株式会社 半導体メモリ
JP7051484B2 (ja) 2018-02-22 2022-04-11 キオクシア株式会社 半導体メモリ
JP2019160922A (ja) 2018-03-09 2019-09-19 東芝メモリ株式会社 半導体装置
JP2019161059A (ja) 2018-03-14 2019-09-19 東芝メモリ株式会社 半導体記憶装置
JP2019160379A (ja) 2018-03-16 2019-09-19 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
JP2019164850A (ja) 2018-03-19 2019-09-26 東芝メモリ株式会社 メモリシステム
JP2019164858A (ja) 2018-03-19 2019-09-26 東芝メモリ株式会社 メモリシステム
JP2019164865A (ja) 2018-03-20 2019-09-26 東芝メモリ株式会社 メモリシステム
CN109451765B (zh) 2018-04-18 2020-05-22 长江存储科技有限责任公司 用于形成三维存储器设备的沟道插塞的方法
KR102629202B1 (ko) 2018-04-23 2024-01-26 삼성전자주식회사 3차원 반도체 메모리 장치
JP2019212350A (ja) 2018-06-01 2019-12-12 東芝メモリ株式会社 半導体メモリ
US10535673B2 (en) * 2018-06-04 2020-01-14 Macronix International Co., Ltd. High-density flash memory device and method of manufacturing the same
CN112262475B (zh) 2018-06-19 2024-01-23 铠侠股份有限公司 存储装置
JP7074583B2 (ja) 2018-06-26 2022-05-24 キオクシア株式会社 半導体記憶装置
JP2020004470A (ja) 2018-06-29 2020-01-09 キオクシア株式会社 半導体記憶装置
JP2020009904A (ja) 2018-07-09 2020-01-16 キオクシア株式会社 半導体メモリ
JP2020017572A (ja) 2018-07-23 2020-01-30 キオクシア株式会社 半導体メモリ及び半導体メモリの製造方法
JP7288300B2 (ja) 2018-08-17 2023-06-07 キオクシア株式会社 半導体基板および半導体装置
CN110838515B (zh) 2018-08-17 2023-10-20 铠侠股份有限公司 半导体晶片及半导体装置
JP2020035504A (ja) 2018-08-30 2020-03-05 キオクシア株式会社 メモリシステム
JP2020038738A (ja) 2018-09-03 2020-03-12 キオクシア株式会社 不揮発性メモリ及びメモリシステム
CN111211133B (zh) 2018-09-10 2021-03-30 长江存储科技有限责任公司 使用梳状路由结构以减少金属线装载的存储器件
CN109417077B (zh) * 2018-09-10 2019-10-18 长江存储科技有限责任公司 使用梳状路由结构以减少金属线装载的存储器件
JP2020047322A (ja) 2018-09-14 2020-03-26 キオクシア株式会社 メモリシステム
JP7458380B2 (ja) 2018-09-14 2024-03-29 長江存儲科技有限責任公司 三次元メモリデバイス及びその形成方法
JP7158965B2 (ja) 2018-09-14 2022-10-24 キオクシア株式会社 メモリシステム
JP2020047337A (ja) 2018-09-18 2020-03-26 キオクシア株式会社 メモリシステム
JP2020047806A (ja) 2018-09-20 2020-03-26 キオクシア株式会社 半導体記憶装置
JP2020047814A (ja) 2018-09-20 2020-03-26 キオクシア株式会社 半導体記憶装置
CN109273457B (zh) * 2018-09-21 2021-04-09 长江存储科技有限责任公司 3d存储器件及其制造方法
CN109346479B (zh) * 2018-10-17 2020-11-13 长江存储科技有限责任公司 3d存储器件及其制造方法
SG11202102625VA (en) 2018-11-06 2021-04-29 Kioxia Corp Semiconductor memory device
JP2020087495A (ja) 2018-11-29 2020-06-04 キオクシア株式会社 半導体メモリ
JP2020095766A (ja) 2018-12-11 2020-06-18 キオクシア株式会社 半導体記憶装置
JP2020098655A (ja) * 2018-12-17 2020-06-25 キオクシア株式会社 半導体記憶装置
JP7195913B2 (ja) 2018-12-19 2022-12-26 キオクシア株式会社 半導体記憶装置
JP2020102290A (ja) 2018-12-21 2020-07-02 キオクシア株式会社 半導体記憶装置
JP7159036B2 (ja) 2018-12-25 2022-10-24 キオクシア株式会社 メモリデバイス
JP2020102293A (ja) 2018-12-25 2020-07-02 キオクシア株式会社 半導体記憶装置
US11011239B2 (en) 2018-12-27 2021-05-18 Kioxia Corporation Semiconductor memory
JP2020107376A (ja) 2018-12-27 2020-07-09 キオクシア株式会社 メモリシステム
JP2020136644A (ja) 2019-02-26 2020-08-31 キオクシア株式会社 半導体記憶装置
JP2020150147A (ja) 2019-03-14 2020-09-17 キオクシア株式会社 半導体記憶装置
JP2020150234A (ja) 2019-03-15 2020-09-17 キオクシア株式会社 半導体記憶装置
JP2020150218A (ja) 2019-03-15 2020-09-17 キオクシア株式会社 半導体記憶装置
JP2020155664A (ja) * 2019-03-22 2020-09-24 キオクシア株式会社 半導体記憶装置
JP2020155185A (ja) 2019-03-22 2020-09-24 キオクシア株式会社 半導体記憶装置
KR102710535B1 (ko) 2019-06-10 2024-09-25 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2020205003A (ja) 2019-06-19 2020-12-24 キオクシア株式会社 メモリシステム、メモリコントローラ、及び半導体記憶装置
US10847526B1 (en) * 2019-07-26 2020-11-24 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices and electronic systems
JP2021028950A (ja) 2019-08-09 2021-02-25 キオクシア株式会社 半導体記憶装置
US11450381B2 (en) 2019-08-21 2022-09-20 Micron Technology, Inc. Multi-deck memory device including buffer circuitry under array
JP2021040009A (ja) 2019-09-02 2021-03-11 キオクシア株式会社 半導体記憶装置及びその製造方法
JP2021039810A (ja) 2019-09-04 2021-03-11 キオクシア株式会社 メモリシステム
JP2021044512A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 半導体記憶装置
JP2021047941A (ja) 2019-09-17 2021-03-25 キオクシア株式会社 メモリシステム及びメモリシステムの制御方法
JP2021048167A (ja) 2019-09-17 2021-03-25 キオクシア株式会社 半導体記憶装置
JP2021048230A (ja) 2019-09-18 2021-03-25 キオクシア株式会社 半導体記憶装置
JP2021047953A (ja) 2019-09-19 2021-03-25 キオクシア株式会社 半導体記憶装置
JP2021108307A (ja) * 2019-12-27 2021-07-29 キオクシア株式会社 半導体記憶装置
CN111180344B (zh) * 2020-01-02 2021-12-07 长江存储科技有限责任公司 三维堆叠结构及制备方法
US10957394B1 (en) 2020-02-10 2021-03-23 Sandisk Technologies Llc NAND string pre-charge during programming by injecting holes via substrate
JP2021153080A (ja) 2020-03-24 2021-09-30 キオクシア株式会社 半導体記憶装置
EP3942612B1 (en) 2020-05-27 2024-01-03 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
CN114743985A (zh) 2020-05-27 2022-07-12 长江存储科技有限责任公司 三维存储器件
WO2021237488A1 (en) 2020-05-27 2021-12-02 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices
WO2021237489A1 (en) 2020-05-27 2021-12-02 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
JP2021190150A (ja) 2020-06-02 2021-12-13 キオクシア株式会社 メモリシステム及びメモリコントローラ
JP2022020957A (ja) 2020-07-21 2022-02-02 キオクシア株式会社 メモリシステム及び半導体記憶装置
JP2022146585A (ja) 2021-03-22 2022-10-05 キオクシア株式会社 メモリシステム
JP2023028178A (ja) * 2021-08-18 2023-03-03 キオクシア株式会社 半導体記憶装置
EP4292409A4 (en) * 2021-10-30 2024-07-24 Yangtze Memory Technologies Co., Ltd. Semiconductor memory device and method for forming the same
KR20230088147A (ko) * 2021-12-10 2023-06-19 에스케이하이닉스 주식회사 반도체 메모리 장치
US11984165B2 (en) * 2022-05-24 2024-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device with reduced area

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5680347A (en) * 1994-06-29 1997-10-21 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP3866460B2 (ja) * 1998-11-26 2007-01-10 株式会社東芝 不揮発性半導体記憶装置
JP3566944B2 (ja) * 2001-06-23 2004-09-15 富士雄 舛岡 半導体記憶装置及びその製造方法
JP4455017B2 (ja) * 2003-11-10 2010-04-21 株式会社東芝 不揮発性半導体記憶装置
JP4253312B2 (ja) * 2005-04-15 2009-04-08 株式会社東芝 半導体記憶装置
JP2006332424A (ja) * 2005-05-27 2006-12-07 Toshiba Corp 半導体記憶装置
JP2007026492A (ja) * 2005-07-13 2007-02-01 Sony Corp 記憶装置及び半導体装置
JP4693656B2 (ja) * 2006-03-06 2011-06-01 株式会社東芝 不揮発性半導体記憶装置
JP5016832B2 (ja) * 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR100729365B1 (ko) * 2006-05-19 2007-06-15 삼성전자주식회사 더미 스트링으로 인한 읽기 페일을 방지할 수 있는 플래시메모리 장치
JP5010192B2 (ja) * 2006-06-22 2012-08-29 株式会社東芝 不揮発性半導体記憶装置
JP4909735B2 (ja) * 2006-06-27 2012-04-04 株式会社東芝 不揮発性半導体メモリ
JP2008034456A (ja) * 2006-07-26 2008-02-14 Toshiba Corp 不揮発性半導体記憶装置
US20080067554A1 (en) * 2006-09-14 2008-03-20 Jae-Hun Jeong NAND flash memory device with 3-dimensionally arranged memory cell transistors
JP2008078404A (ja) * 2006-09-21 2008-04-03 Toshiba Corp 半導体メモリ及びその製造方法
KR100876957B1 (ko) * 2006-10-20 2009-01-07 삼성전자주식회사 노어형 불 휘발성 메모리 소자 및 이를 형성하기 위한 형성방법
JP5283960B2 (ja) * 2008-04-23 2013-09-04 株式会社東芝 三次元積層不揮発性半導体メモリ
US9559216B2 (en) * 2011-06-06 2017-01-31 Micron Technology, Inc. Semiconductor memory device and method for biasing same
JP2014182845A (ja) 2013-03-18 2014-09-29 Toshiba Corp 不揮発性半導体記憶装置及びその書き込み方法
JP2014186763A (ja) 2013-03-21 2014-10-02 Toshiba Corp 不揮発性半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535678B1 (en) 2018-06-21 2020-01-14 Toshiba Memory Corporation Semiconductor memory device

Also Published As

Publication number Publication date
US20150115350A1 (en) 2015-04-30
US8952426B2 (en) 2015-02-10
JP2009266945A (ja) 2009-11-12
US9437610B2 (en) 2016-09-06
US20090267128A1 (en) 2009-10-29

Similar Documents

Publication Publication Date Title
JP5283960B2 (ja) 三次元積層不揮発性半導体メモリ
JP5072696B2 (ja) 三次元積層不揮発性半導体メモリ
JP5259242B2 (ja) 三次元積層不揮発性半導体メモリ
JP2009266944A (ja) 三次元積層不揮発性半導体メモリ
JP2009266946A (ja) 三次元積層不揮発性半導体メモリ
CN102089878B (zh) 非易失性半导体存储器器件
JP2010098067A (ja) 半導体装置
US8107286B2 (en) Three-dimensional nonvolatile semiconductor memory device for curbing a leak current and method of data read therein
TW201423913A (zh) 非揮發性半導體記憶體裝置
JP2012174872A (ja) 半導体記憶装置
US20130248975A1 (en) Non-volatile semiconductor memory device and its manufacturing method
CN112447735B (zh) 半导体存储装置及其制造方法
US9190150B2 (en) Non-volatile memory device having 3D memory cell array with improved wordline and contact layout
CN112510047A (zh) 半导体存储装置
CN215496716U (zh) 半导体器件
US20230397446A1 (en) Semiconductor memory device
US20230225122A1 (en) Semiconductor device
US20230085271A1 (en) Semiconductor device
US20220320131A1 (en) Semiconductor device and memory device including a dummy element
JP2024155149A (ja) 半導体記憶装置
CN114864592A (zh) 半导体存储装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130529

R151 Written notification of patent or utility model registration

Ref document number: 5283960

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350