[go: up one dir, main page]

JP5265183B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5265183B2
JP5265183B2 JP2007323744A JP2007323744A JP5265183B2 JP 5265183 B2 JP5265183 B2 JP 5265183B2 JP 2007323744 A JP2007323744 A JP 2007323744A JP 2007323744 A JP2007323744 A JP 2007323744A JP 5265183 B2 JP5265183 B2 JP 5265183B2
Authority
JP
Japan
Prior art keywords
wiring
pad
wiring board
internal connection
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007323744A
Other languages
English (en)
Other versions
JP2009147165A (ja
JP2009147165A5 (ja
Inventor
仁志 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007323744A priority Critical patent/JP5265183B2/ja
Priority to US12/331,670 priority patent/US8022524B2/en
Priority to KR20080125595A priority patent/KR101496920B1/ko
Priority to CN2008101832527A priority patent/CN101459156B/zh
Priority to TW097148429A priority patent/TWI434395B/zh
Publication of JP2009147165A publication Critical patent/JP2009147165A/ja
Publication of JP2009147165A5 publication Critical patent/JP2009147165A5/ja
Application granted granted Critical
Publication of JP5265183B2 publication Critical patent/JP5265183B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置に係り、特に、積層された複数の絶縁層と、他の配線基板が接続される側とは反対側に位置する積層された複数の絶縁層の面に設けられたテスト用パッド及び外部接続用パッドと、内部接続用パッドとテスト用パッドとを電気的に接続する第１の配線パターンと、半導体素子実装用パッドと外部接続用パッドとを電気的に接続する第２の配線パターンと、を有する配線基板を備えた半導体装置に関する。
従来の配線基板には、積層された複数の絶縁層と、他の配線基板が接続される側とは反対側に位置する積層された複数の絶縁層の面に設けられたテスト用パッド及び外部接続用パッドと、内部接続用パッドとテスト用パッドとを電気的に接続する第１の配線パターンと、半導体素子実装用パッドと外部接続用パッドとを電気的に接続する第２の配線パターンと、を有した配線基板（図１に示す第１の配線基板２０１に相当する）がある。
また、従来の半導体装置には、上記構成とされた配線基板と、その上方に配置された他の配線基板とを備え、内部接続端子を介して、配線基板と他の配線基板とを電気的に接続した構成とされた半導体装置（図１参照）がある。
図１は、従来の半導体装置の断面図である。
図１を参照するに、従来の半導体装置２００は、第１の配線基板２０１と、半導体素子２０２と、外部接続端子２０３と、第２の配線基板２０５と、電子部品２０６と、内部接続端子２０７とを有する。
第１の配線基板２０１は、コアレス基板であり、積層された複数の絶縁層２１１〜２１４と、半導体素子実装用パッド２１６Ａ，２１６Ｂと、内部接続用パッド２１７Ａ，２１７Ｂと、外部接続用パッド２１８Ａ，２１８Ｂと、テスト用パッド２１９Ａ，２１９Ｂと、第１の配線パターン２２１，２２２と、第２の配線パターン２２４，２２５とを有する。
積層された複数の絶縁層２１１〜２１４は、絶縁層２１１の下面２１１Ｂに、絶縁層２１２と、絶縁層２１３と、絶縁層２１４とが順次積層された構成とされている。
半導体素子実装用パッド２１６Ａ，２１６Ｂは、半導体素子２０２が実装される側の半導体素子実装用パッド２１６Ａ，２１６Ｂの面が絶縁層２１１の上面２１１Ａと略面一となるように、絶縁層２１１に内設されている。半導体素子実装用パッド２１６Ａ，２１６Ｂは、第１の配線基板２０１の中央部に対応する部分の絶縁層２１１に配置されている。
内部接続用パッド２１７Ａ，２１７Ｂは、内部接続端子２０７が接続される側の内部接続用パッド２１７Ａ，２１７Ｂの面が絶縁層２１１の上面２１１Ａと略面一となるように、絶縁層２１１に内設されている。内部接続用パッド２１７Ａ，２１７Ｂは、第１の配線基板２０１の外周部に対応する部分の絶縁層２１１に配置されている。
外部接続用パッド２１８Ａ，２１８Ｂは、絶縁層２１４の下面２１４Ａに設けられている。外部接続用パッド２１８Ａ，２１８Ｂは、第１の配線基板２０１の外周部に対応する部分の絶縁層２１４に配置されている。
テスト用パッド２１９Ａ，２１９Ｂは、絶縁層２１４の下面２１４Ａに設けられている。テスト用パッド２１９Ａ，２１９Ｂは、第１の配線基板２０１の中央部に対応する部分の絶縁層２１４に配置されている。テスト用パッド２１９Ａ，２１９Ｂは、半導体装置２００をマザーボード等の実装基板（図示せず）に実装する前に、半導体装置２００の電気的検査を行うためのパッドである。
第１の配線パターン２２１は、積層された複数の絶縁層２１１〜２１４に内設されており、複数の配線及びビアにより構成されている。第１の配線パターン２２１は、その一方の端部が内部接続用パッド２１７Ａと接続されており、他方の端部がテスト用パッド２１９Ａと接続されている。第１の配線パターン２２１は、絶縁層２１３の下面２１３Ａに設けられた引き回し用配線２３１を有する。引き回し用配線２３１は、第１の配線基板２０１の外周部に配置された内部接続用パッド２１７Ａから第１の配線基板２０１の中央部に配置されたテスト用パッド２１９Ａに第１の配線パターン２２１を引き回すための配線である。
第１の配線パターン２２２は、積層された複数の絶縁層２１１〜２１４に内設されており、複数の配線及びビアにより構成されている。第１の配線パターン２２２は、その一方の端部が内部接続用パッド２１７Ｂと接続されており、他方の端部がテスト用パッド２１９Ｂと接続されている。第１の配線パターン２２２は、絶縁層２１２の下面２１２Ａに設けられた引き回し用配線２３２を有する。引き回し用配線２３２は、第１の配線基板２０１の外周部に配置された内部接続用パッド２１７Ｂから第１の配線基板２０１の中央部に配置されたテスト用パッド２１９Ｂに第１の配線パターン２２２を引き回すための配線である。
第２の配線パターン２２４は、積層された複数の絶縁層２１１〜２１４に内設されており、複数の配線及びビアにより構成されている。第２の配線パターン２２４は、その一方の端部が半導体素子実装用パッド２１６Ａと接続されており、他方の端部が外部接続用パッド２１８Ａと接続されている。第２の配線パターン２２４は、絶縁層２１１の下面２１１Ａに設けられた引き回し用配線２３４を有する。引き回し用配線２３４は、第１の配線基板２０１の中央部に配置された半導体素子実装用パッド２１６Ａから第１の配線基板２０１の外周部に配置された外部接続用パッド２１８Ａに第２の配線パターン２２４を引き回すための配線である。
第２の配線パターン２２５は、積層された複数の絶縁層２１１〜２１４に内設されており、複数の配線及びビアにより構成されている。第２の配線パターン２２５は、その一方の端部が半導体素子実装用パッド２１６Ｂと接続されており、他方の端部が外部接続用パッド２１８Ｂと接続されている。第２の配線パターン２２５は、絶縁層２１２の下面２１２Ａに設けられた引き回し用配線２３５を有する。引き回し用配線２３５は、第１の配線基板２０１の中央部に配置された半導体素子実装用パッド２１６Ｂから第１の配線基板２０１の外周部に配置された外部接続用パッド２１８Ｂに第２の配線パターン２２５を引き回すための配線である。
半導体素子２０２は、第１の配線基板２０１に設けられた半導体素子実装用パッド２１６Ａ，２１６Ｂに実装されている。外部接続端子２０３は、外部接続用パッド２１８Ａ，２１８Ｂに設けられている。外部接続端子２０３は、マザーボード等の実装基板（図示せず）と接続される端子である。
第２の配線基板２０５は、積層された複数の絶縁層２４１〜２４３と、半導体素子接続用パッド２４５と、内部接続用パッド２４７と、配線パターン２４８とを有する。
積層された複数の絶縁層２４１〜２４３は、絶縁層２４１の下面２４１Ｂに、絶縁層２４２と、絶縁層２４３とが順次積層された構成とされている。
半導体素子接続用パッド２４５は、半導体素子２０６が実装される側の半導体素子接続用パッド２４５の面が絶縁層２４１の上面２４１Ａと略面一となるように、絶縁層２４１に内設されている。
内部接続用パッド２４７は、絶縁層２４３の下面２４３Ａに設けられている。内部接続用パッド２４７は、内部接続端子２０７と接続されており、内部接続端子２０７を介して、第１の配線基板２０１と電気的に接続されている。
半導体素子２０６は、第２の配線基板２０５に設けられた半導体素子接続用パッド２４５に実装されている。内部接続端子２０７は、第１の配線基板２０１と第２の配線基板２０５との間に配置されている。内部接続端子２０７は、その下端が第１の配線基板２０１に設けられた内部接続用パッド２１７Ａ，２１７Ｂと接続されており、上端が第２の配線基板２０５に設けられた内部接続用パッド２４７と接続されている（例えば、特許文献１参照。）。
特開２００６−３５１５６５号公報
しかしながら、従来の半導体装置２００では、第１の配線基板２０１の外周部に対応する部分の絶縁層２１４の下面２１４Ａに、外部接続端子２０３が配設される外部接続用パッド２１８Ａ，２１８Ｂを配置していたため、例えば、マザーボード等の実装基板のパッド（図示せず）に配置したはんだを加熱、溶融させて、第１の配線基板２０１を実装基板に実装する場合、半導体素子２０２、第１の配線基板２０１、及び実装基板等の熱膨張係数の差により第１の配線基板２０１に反りが発生して、第１の配線基板２０１の外周部が上方（言い換えれば、実装基板から離間する方向）に反ってしまう。この場合、第１の配線基板２０１の外部接続用パッド２１８Ａ，２１８Ｂに設けられた外部接続端子２０３と実装基板のパッドとの間で接続不良が発生して、第１の配線基板２０１と実装基板との間の電気的な接続信頼性が低下するという問題があった。
また、従来の半導体装置２００では、引き回し用配線２３１，２３２を備えた第１の配線パターン２２１，２２２を用いて、第１の配線基板２０１の外周部に配置された内部接続用パッド２１７Ａ，２１７Ｂと第１の配線基板２０１の中央部に配置されたテスト用パッド２１９Ａ，２１９Ｂとを電気的に接続すると共に、引き回し用配線２３４，２３５を備えた第２の配線パターン２２４，２２５を用いて、第１の配線基板２０１の中央部に配置された半導体素子実装用パッド２１６Ａ，２１６Ｂと第１の配線基板２０１の外周部に配置された外部接続用パッド２１８Ａ，２１８Ｂとを電気的に接続していたため、第１及び第２の配線パターンの配線長が長くなると共に、第１及び第２の配線パターンの引き回しが煩雑となり、クロストーク（ノイズ）が発生してしまうという問題があった。
なお、上記２つの問題は、第１及び／又は第２の配線基板２０１，２０５がコア基板を有したコア付きビルドアップ基板の場合でも発生する。
そこで本発明は、上述した問題点に鑑みなされたものであり、実装基板と接続された際の電気的な接続信頼性を向上できると共に、クロストークを低減することのできる半導体装置を提供することを目的とする。
本発明の一観点によれば、積層された複数の絶縁層と、前記積層された複数の絶縁層の上面側に設けられた内部接続用パッドと、前記積層された複数の絶縁層の上面側に設けられ、半導体素子が実装される半導体素子実装用パッドと、前記積層された複数の絶縁層の下面側に設けられたテスト用パッドと、前記積層された複数の絶縁層の下面側に設けられ、外部接続端子が配設される外部接続用パッドと、前記積層された複数の絶縁層に内設され、前記内部接続用パッドと前記テスト用パッドとを電気的に接続する第１の配線パターンと、前記積層された複数の絶縁層に内設され、前記半導体素子実装用パッドと前記外部接続用パッドとを電気的に接続する第２の配線パターンと、を有する第１の配線基板と、前記第１の配線基板の上方に配置され、内部接続端子を介して、前記第１の配線基板と電気的に接続される第２の配線基板と、前記半導体素子実装用パッドに実装された半導体素子と、を備えた半導体装置であって、前記外部接続用パッドを前記テスト用パッドよりも内側に配置し、前記半導体素子実装用パッドを前記内部接続用パッドよりも内側に配置し、前記第２の配線パターンを前記第１の配線パターンよりも内側に設け、前記第１の配線基板と前記第２の配線基板との間に、前記半導体素子及び前記内部接続端子を封止する封止樹脂を設けたことを特徴とする半導体装置が提供される。

本発明によれば、外部接続用パッドをテスト用パッドよりも内側に配置することにより、第１の配線基板の外周部よりも内側に位置する部分の半導体装置の反り（例えば、マザーボード等の実装基板のパッドに配置されるはんだを加熱、溶融して、半導体装置を実装基板に実装する際に発生する半導体装置の反り）の方が第１の配線基板の外周部に対応する部分の半導体装置の反りよりも小さいため、外部接続用パッドに配設される外部接続端子と実装基板のパッドとの接続信頼性が向上し、半導体装置と実装基板との間の電気的な接続信頼性を向上させることができる。
また、外部接続用パッドをテスト用パッドよりも内側に配置することにより、内部接続用パッドとテスト用パッドとを電気的に接続する第１の配線パターン、及び半導体素子実装用パッドと外部接続用パッドとを電気的に接続する第２の配線パターンの配線長を短くすることが可能となると共に、第１及び第２の配線パターンの引き回しが煩雑でなくなるため、第１及び第２の配線パターンに起因するクロストーク（ノイズ）を低減することができる。
本発明によれば、実装基板と接続された半導体装置の電気的な接続信頼性を向上できると共に、クロストークを低減することができる。
次に、図面に基づいて本発明の実施の形態について説明する。
（実施の形態）
図２は、本発明の実施の形態に係る半導体装置の断面図である。
図２を参照するに、本実施の形態の半導体装置１０は、第１の配線基板１１と、半導体素子１２と、外部接続端子１３と、電子部品１６と、第２の配線基板１７と、電子部品１８と、内部接続端子１９とを有する。
第１の配線基板１１は、コアレス基板であり、積層された複数の絶縁層２１，２２と、半導体素子実装用パッド２５，２６と、電子部品実装用パッド２７と、内部接続用パッド２８，２９と、外部接続用パッド３１，３２と、テスト用パッド３４，３５と、第１の配線パターン３７，３８と、第２の配線パターン４１，４２とを有する。
積層された複数の絶縁層２１，２２は、絶縁層２１の下面２１Ｂに、絶縁層２２が積層された構成とされている。絶縁層２１，２２としては、例えば、絶縁樹脂層を用いることができる。また、絶縁樹脂層の材料としては、例えば、エポキシ樹脂、ポリイミド樹脂等を用いることができる。
半導体素子実装用パッド２５，２６は、半導体素子１２が実装される側の半導体素子実装用パッド２５，２６の実装面２５Ａ，２６Ａが絶縁層２１の上面２１Ａ（積層された複数の絶縁層２１，２２の上面）と略面一となるように、絶縁層２１に内設されている。半導体素子実装用パッド２５，２６は、第１の配線基板１１の中央部に対応する部分の絶縁層２１に配置されている。半導体素子実装用パッド２５，２６としては、例えば、金属膜（例えば、Ｃｕ膜）を用いることができる。半導体素子実装用パッド２５，２６として、Ｃｕ膜を用いた場合、Ｃｕ膜上に、拡散防止膜（例えば、Ｎｉ層と、Ａｕ層とが順次積層されたＮｉ／Ａｕ積層膜）を形成してもよい。
電子部品実装用パッド２７は、半導体素子１２が実装される側の電子部品実装用パッド２７の実装面２７Ａが絶縁層２１の上面２１Ａ（積層された複数の絶縁層２１，２２の上面）と略面一となるように、絶縁層２１に内設されている。電子部品実装用パッド２７は、半導体素子実装用パッド２５の近傍に配置されており、半導体素子実装用パッド２５と電気的に接続されている。電子部品実装用パッド２７は、電子部品１６を実装するためのパッドである。電子部品実装用パッド２７としては、例えば、金属膜（例えば、Ｃｕ膜）を用いることができる。電子部品実装用パッド２７として、Ｃｕ膜を用いた場合、Ｃｕ膜上に、拡散防止膜（例えば、Ｎｉ層と、Ａｕ層とが順次積層されたＮｉ／Ａｕ積層膜）を形成してもよい。
内部接続用パッド２８，２９は、内部接続端子１９が接続される側の内部接続用パッド２８，２９の面２８Ａ，２９Ａが絶縁層２１の上面２１Ａ（積層された複数の絶縁層２１，２２の上面）と略面一となるように、絶縁層２１に内設されている。内部接続用パッド２８，２９は、第１の配線基板１１の外周部に対応する部分の絶縁層２１に配置されている。内部接続用パッド２８，２９としては、例えば、金属膜（例えば、Ｃｕ膜）を用いることができる。なお、内部接続端子１９と対向する内部接続用パッド２８，２９の面に、拡散防止膜（例えば、Ｎｉ層と、Ａｕ層とが順次積層されたＮｉ／Ａｕ積層膜）を設けてもよい。
外部接続用パッド３１，３２は、外部接続端子１３が配設される端子であり、絶縁層２２の下面２２Ａ（積層された複数の絶縁層２１，２２の下面）に設けられている。外部接続用パッド３１，３２は、テスト用パッド３４，３５よりも内側に配置されている。外部接続用パッド３１，３２としては、例えば、金属膜（例えば、Ｃｕ膜）を用いることができる。なお、外部接続端子１３と対向する外部接続用パッド３１，３２の面に、拡散防止膜（例えば、Ｎｉ層と、Ａｕ層とが順次積層されたＮｉ／Ａｕ積層膜）を設けてもよい。
このように、外部接続用パッド３１，３２をテスト用パッド３４，３５よりも内側に配置することにより、第１の配線基板１１の外周部よりも内側に位置する部分の第１の配線基板１１の反り（例えば、マザーボード等の実装基板１４のパッド１５に配置されるはんだを加熱、溶融して、第１の配線基板１１を実装基板１４に実装する際に発生する第１の配線基板１１の反り）の方が第１の配線基板１１の外周部の反りよりも小さいため、外部接続用パッド３１，３２に配設される外部接続端子１３と実装基板１４のパッド１５との接続信頼性が向上し、第１の配線基板１１と実装基板１４との間の電気的な接続信頼性を向上させることができる。
また、外部接続用パッド３１，３２をテスト用パッド３４，３５よりも内側に配置することにより、内部接続用パッド２８，２９とテスト用パッド３４，３５とを電気的に接続する第１の配線パターン３７，３８、及び半導体素子実装用パッド２５，２６と外部接続用パッド３１，３２とを電気的に接続する第２の配線パターン４１，４２の配線長を短くすることが可能になると共に、第１及び第２の配線パターン３７，３８，４１，４２の引き回しが煩雑でなくなるため、第１及び第２の配線パターン３７，３８，４１，４２に起因するクロストーク（ノイズ）を低減することができる。
外部接続用パッド３１，３２は、第１の配線基板１１の中央部に対応する部分の絶縁層２２の下面２２Ａに配置されている。このように、第１の配線基板１１のなかで最も反りの小さい第１の配線基板１１の中央部に対応する部分の絶縁層２２の下面２２Ａに外部接続用パッド３１，３２を配置することにより、第１の配線基板１１と実装基板１４との間の電気的な接続信頼性をさらに向上させることができる。
外部接続用パッド３１は、積層された複数の絶縁層２１，２２を介して、半導体素子実装用パッド２５と対向するように配置されており、外部接続用パッド３２は、積層された複数の絶縁層２１，２２を介して、半導体素子実装用パッド２６と対向するように配置されている。
このように、外部接続用パッド３１，３２を半導体素子実装用パッド２５，２６と対向するように配置することにより、外部接続用パッド３１と半導体素子実装用パッド２５とを電気的に接続する第２の配線パターン４１、及び外部接続用パッド３２と半導体素子実装用パッド２６とを電気的に接続する第２の配線パターン４２の配線長を極力短くすることが可能となる（言い換えれば、従来の第１の配線基板２０１（図１参照）に設けられていた引き回し用配線２２４，２２５が不要となる）ため、第２の配線パターン４１，４２に起因するクロストーク（ノイズ）をさらに低減することができる。
テスト用パッド３４，３５は、半導体装置１０の電気的検査を行うためのテスト用のパッドである。テスト用パッド３４，３５は、第１の配線基板１１の外周部に対応する部分の絶縁層２２の下面２２Ａ（積層された複数の絶縁層２１，２２の下面）に設けられている。テスト用パッド３４，３５は、外部接続用パッド３１，３２よりも外側に位置する部分の絶縁層２２の下面２２Ａに配置されている。
テスト用パッド３４は、積層された複数の絶縁層２１，２２を介して、内部接続用パッド２８と対向するように配置されており、テスト用パッド３５は、積層された複数の絶縁層２１，２２を介して、内部接続用パッド２９と対向するように配置されている。
このように、テスト用パッド３４，３５を内部接続用パッド２８，２９と対向するように配置することにより、テスト用パッド３４と内部接続用パッド２８とを電気的に接続する第１の配線パターン３７、及びテスト用パッド３５と内部接続用パッド２９とを電気的に接続する第１の配線パターン３８の配線長を極力短くすることが可能となる（言い換えれば、従来の第１の配線基板２０１（図１参照）に設けられていた引き回し用配線２２１，２２２が不要となる）ため、第１の配線パターン３７，３８に起因するクロストーク（ノイズ）をさらに低減することができる。
テスト用パッド３４，３５は、例えば、その形成領域が平面視額縁形状となるように、絶縁層２２の下面２２Ａに設けることができる。また、テスト用パッド３４，３５は、第１の配線基板１１全体において、第１の配線基板１１の反りの量が最も大きい第１の配線基板１１の角部にのみ設けてもよい。
このように、反りの量の大きい第１の配線基板１１の角部に対応する部分の絶縁層２２の下面２２Ａにのみテスト用パッド３４，３５を設けることにより、第１の配線基板１１の反りの量の小さい部分に対応する絶縁層２２の下面２２Ａに、外部接続用パッド３１，３２を配設することができる。
上記テスト用パッド３４，３５としては、例えば、金属膜（例えば、Ｃｕ膜）を用いることができる。なお、テスト用パッド３４，３５に、拡散防止膜（例えば、Ｎｉ層と、Ａｕ層とが順次積層されたＮｉ／Ａｕ積層膜）を設けてもよい。
第１の配線パターン３７は、積層された複数の絶縁層２１，２２に設けられており、ビア４５，４７と、配線４６とを有した構成とされている。ビア４５は、内部接続用パッド２８の下方に位置する部分の絶縁層２１を貫通するように設けられている。ビア４５の上端は、内部接続用パッド２８と接続されている。配線４６は、絶縁層２１の下面２１Ｂに設けられている。配線４６は、ビア４５の下端と接続されている。ビア４７は、配線４６とテスト用パッド３４との間に配置された部分の絶縁層２２を貫通するように設けられている。ビア４７は、その上端が配線４６と接続されており、下端がテスト用パッド３４と接続されている。
上記構成とされた第１の配線パターン３７は、絶縁層２１，２２を介して、対向配置された内部接続用パッド２８とテスト用パッド３４とを電気的に接続するための導体である。第１の配線パターン３７としては、例えば、金属膜（例えば、Ｃｕ膜）を用いることができる。
このように、絶縁層２１，２２を介して、対向配置された内部接続用パッド２８とテスト用パッド３４との間に、内部接続用パッド２８とテスト用パッド３４とを電気的に接続する第１の配線パターン３７を設けることにより、従来の第１の配線基板２０１（図１参照）に設けられ、内部接続用パッド２１７Ａ，２１７Ｂとテスト用パッド２１９Ａ，２１９Ｂとを電気的に接続する第１の配線パターン２２１，２２２よりも第１の配線パターン３７の配線長を短くすることができる。
第１の配線パターン３８は、積層された複数の絶縁層２１，２２に設けられており、ビア５１，５３と、配線５２とを有した構成とされている。ビア５１は、内部接続用パッド２９の下方に位置する部分の絶縁層２１を貫通するように設けられている。ビア５１の上端は、内部接続用パッド２９と接続されている。配線５２は、絶縁層２１の下面２１Ｂに設けられている。配線５２は、ビア５１の下端と接続されている。ビア５３は、配線５２とテスト用パッド３５との間に配置された部分の絶縁層２２を貫通するように設けられている。ビア５３は、その上端が配線５２と接続されており、下端がテスト用パッド３５と接続されている。
上記構成とされた第１の配線パターン３８は、絶縁層２１，２２を介して、対向配置された内部接続用パッド２９とテスト用パッド３５とを電気的に接続するための導体である。第１の配線パターン３８としては、例えば、金属膜（例えば、Ｃｕ膜）を用いることができる。
このように、絶縁層２１，２２を介して、対向配置された内部接続用パッド２９とテスト用パッド３５との間に、内部接続用パッド２９とテスト用パッド３５とを電気的に接続する第１の配線パターン３８を設けることにより、従来の第１の配線基板２０１（図１参照）に設けられ、内部接続用パッド２１７Ａ，２１７Ｂとテスト用パッド２１９Ａ，２１９Ｂとを電気的に接続する第１の配線パターン２２１，２２２よりも第１の配線パターン３８の配線長を短くすることができる。これにより、積層された複数の絶縁層２１，２２の層数を従来よりも少なくすることが可能となるため、第１の配線基板１１の厚さ方向のサイズを小型化することができる。
第２の配線パターン４１は、積層された複数の絶縁層２１，２２に設けられており、ビア５５，５７と、配線５６とを有した構成とされている。ビア５５は、半導体素子実装用パッド２５の下方に位置する部分の絶縁層２１を貫通するように設けられている。ビア５５の上端は、半導体素子実装用パッド２５と接続されている。配線５６は、絶縁層２１の下面２１Ｂに設けられている。配線５６は、ビア５５の下端と接続されている。ビア５７は、配線５６と外部接続用パッド３１との間に配置された部分の絶縁層２２を貫通するように設けられている。ビア５７は、その上端が配線５６と接続されており、下端が外部接続用パッド３１と接続されている。
上記構成とされた第２の配線パターン４１は、絶縁層２１，２２を介して、対向配置された半導体素子実装用パッド２５と外部接続用パッド３１とを電気的に接続するための導体である。第２の配線パターン４１としては、例えば、金属膜（例えば、Ｃｕ膜）を用いることができる。
このように、絶縁層２１，２２を介して、対向配置された半導体素子実装用パッド２５と外部接続用パッド３１との間に、半導体素子実装用パッド２５と外部接続用パッド３１とを電気的に接続する第２の配線パターン４１を設けることにより、従来の第１の配線基板２０１（図１参照）に設けられ、半導体素子実装用パッド２１６Ａ，２１６Ｂと外部接続用パッド２１８Ａ，２１８Ｂとを電気的に接続する第２の配線パターン２２１，２２２よりも第２の配線パターン４１の配線長を短くすることができる。これにより、積層された複数の絶縁層２１，２２の層数を従来よりも少なくすることが可能となるため、第１の配線基板１１の厚さ方向のサイズを小型化することができる。
第２の配線パターン４２は、積層された複数の絶縁層２１，２２に設けられており、ビア６１，６３と、配線６２とを有した構成とされている。ビア６１は、半導体素子実装用パッド２６の下方に位置する部分の絶縁層２１を貫通するように設けられている。ビア６１の上端は、半導体素子実装用パッド２６と接続されている。配線６２は、絶縁層２１の下面２１Ｂに設けられている。配線６２は、ビア６１の下端と接続されている。ビア６３は、配線６２と外部接続用パッド３２との間に配置された部分の絶縁層２２を貫通するように設けられている。ビア６３は、その上端が配線６２と接続されており、下端が外部接続用パッド３２と接続されている。
上記構成とされた第２の配線パターン４２は、絶縁層２１，２２を介して、対向配置された半導体素子実装用パッド２６と外部接続用パッド３２とを電気的に接続するための導体である。第２の配線パターン４２としては、例えば、金属膜（例えば、Ｃｕ膜）を用いることができる。
このように、絶縁層２１，２２を介して、対向配置された半導体素子実装用パッド２６と外部接続用パッド３２との間に、半導体素子実装用パッド２６と外部接続用パッド３２とを電気的に接続する第２の配線パターン４２を設けることにより、従来の第１の配線基板２０１（図１参照）に設けられ、半導体素子実装用パッド２１６Ａ，２１６Ｂと外部接続用パッド２１８Ａ，２１８Ｂとを電気的に接続する第２の配線パターン２２１，２２２よりも第２の配線パターン４２の配線長を短くすることができる。
半導体素子１２は、半導体素子実装用パッド２５，２６に実装（フリップチップ実装）されている。半導体素子１２としては、例えば、ロジック用半導体素子を用いることができる。
外部接続端子１３は、外部接続用パッド３１，３２に設けられている。外部接続端子１３は、マザーボード等の実装基板１４に半導体装置１０を実装する際、マザーボード等の実装基板１４に設けられたパッド１５と電気的に接続される端子である。外部接続端子１３としては、例えば、はんだボールを用いることができる。
電子部品１６は、電子部品実装用パッド２７に実装されており、半導体素子１２と電気的に接続されている。電子部品１６としては、例えば、チップコンデンサ、チップインダクタ、チップ抵抗等を用いることができる。
第２の配線基板１７は、積層された複数の絶縁層７１〜７３と、電子部品実装用パッド７５，７６と、内部接続用パッド７８，７９と、配線パターン８１，８２とを有する。
積層された複数の絶縁層７１〜７３は、絶縁層７１の下面７１Ｂに、絶縁層７２と、絶縁層７３とが順次積層された構成とされている。絶縁層７１〜７３としては、例えば、絶縁樹脂層を用いることができる。絶縁樹脂層の材料としては、例えば、エポキシ樹脂やポリイミド樹脂等を用いることができる。
電子部品実装用パッド７５，７６は、電子部品１８が実装される側の電子部品実装用パッド７５，７６の面７５Ａ，７６Ａが絶縁層７１の上面７１Ａと略面一となるように、絶縁層７１に内設されている。電子部品実装用パッド７５，７６としては、例えば、金属膜（例えば、Ｃｕ膜）を用いることができる。なお、電子部品１８と対向する電子部品実装用パッド７５，７６の面に、拡散防止膜（例えば、Ｎｉ層と、Ａｕ層とが順次積層されたＮｉ／Ａｕ積層膜）を設けてもよい。
内部接続用パッド７８，７９は、絶縁層７３の下面７３Ａに設けられている。内部接続用パッド７８，７９は、内部接続端子１９と接続されている。内部接続用パッド７８は、内部接続端子１９を介して、第１の配線基板１１に設けられた内部接続用パッド２８と電気的に接続されている。また、内部接続用パッド７８は、配線パターン８１を介して、電子部品実装用パッド７５と電気的に接続されている。内部接続用パッド７９は、内部接続端子１９を介して、第１の配線基板１１に設けられた内部接続用パッド２９と電気的に接続されている。また、内部接続用パッド７９は、配線パターン８２を介して、電子部品実装用パッド７６と電気的に接続されている。内部接続用パッド７８，７９としては、例えば、金属膜（例えば、Ｃｕ膜）を用いることができる。なお、内部接続端子１９と対向する内部接続用パッド７８，７９の面に、拡散防止膜（例えば、Ｎｉ層と、Ａｕ層とが順次積層されたＮｉ／Ａｕ積層膜）を設けてもよい。
配線パターン８１は、積層された複数の絶縁層７１〜７３に設けられており、ビア８５，８７，８９と、配線８６，８８とを有した構成とされている。ビア８５は、電子部品実装用パッド７５の下方に配置された部分の絶縁層７１を貫通するように設けられている。ビア８５の上端は、電子部品実装用パッド７５と接続されている。配線８６は、絶縁層７１の下面７１Ｂに設けられている。配線８６は、ビア８５の下端と接続されている。ビア８７は、配線８６の下方に配置された部分の絶縁層７２を貫通するように設けられている。配線８８は、絶縁層７２の下面７２Ａに設けられている。配線８８は、ビア８７の下端と接続されている。ビア８９は、内部接続用パッド７８と配線８８との間に配置された部分の絶縁層７３を貫通するように設けられている。ビア８９は、その上端が配線８８と接続されており、下端が内部接続用パッド７８と接続されている。上記構成とされた配線パターン８１は、電子部品実装用パッド７５と内部接続用パッド７８とを電気的に接続している。
配線パターン８２は、積層された複数の絶縁層７１〜７３に設けられており、ビア９１，９３，９５と、配線９２，９４とを有した構成とされている。ビア９１は、電子部品実装用パッド７６の下方に配置された部分の絶縁層７１を貫通するように設けられている。ビア９１の上端は、電子部品実装用パッド７６と接続されている。配線９２は、絶縁層７１の下面７１Ｂに設けられている。配線９２は、ビア９１の下端と接続されている。ビア９３は、配線９２の下方に配置された部分の絶縁層７２を貫通するように設けられている。配線９４は、絶縁層７２の下面７２Ａに設けられている。配線９４は、ビア９３の下端と接続されている。ビア９５は、内部接続用パッド７９と配線９４との間に配置された部分の絶縁層７３を貫通するように設けられている。ビア９５は、その上端が配線９４と接続されており、下端が内部接続用パッド７９と接続されている。上記構成とされた配線パターン８２は、電子部品実装用パッド７６と内部接続用パッド７９とを電気的に接続している。
電子部品１８は、第２の配線基板１７に設けられた電子部品実装用パッド７５，７６に実装されている。電子部品１８としては、例えば、半導体素子、チップコンデンサ、チップ抵抗、チップインダクタ等を用いることができる。
内部接続端子１９は、第１の配線基板１１に設けられた内部接続用パッド２８と第２の配線基板１７に設けられた内部接続用パッド７８との間、及び第１の配線基板１１に設けられた内部接続用パッド２９と第２の配線基板１７に設けられた内部接続用パッド７９との間に配設されている。内部接続端子１９は、内部接続用パッド２８と内部接続用パッド７８とを電気的に接続すると共に、内部接続用パッド２９と内部接続用パッド７９とを電気的に接続するための端子である。内部接続端子１９の直径は、内部接続端子１９により第１の配線基板１１と第２の配線基板１７と間に形成される隙間に半導体素子１２を収容可能な大きさとされている。内部接続端子としては、例えば、はんだボールや、第１の配線基板と第２の配線基板１７との間を所定の間隔に保つためのコア部と、コア部を覆う被覆部とを有した導電性ボール等を用いることができる。
このように、第１の配線基板１１と第２の配線基板１７との間を所定の間隔に保つためのコア部を有した導電性ボールを内部接続端子１９として用いることにより、半導体装置１０が外力を受けた場合でも第１の配線基板１１と第２の配線基板１７との間を所定の間隔に保つことができる。また、第１の配線基板１１に対して略平行となるように、第１の配線基板１１に第２の配線基板１７を精度良く実装することができる。
コア部としては、例えば、金属ボール（例えば、Ｃｕボール）や樹脂ボールを用いることができる。樹脂ボールの材料としては、例えば、ポリスチレン、ポリアクリル酸エステル、ポリ塩化ビニル等を用いることができる。また、被覆部の材料としては、例えば、はんだを用いることができる。
本実施の形態の半導体装置によれば、外部接続用パッド３１，３２をテスト用パッド３４，３５よりも内側に配置することにより、第１の配線基板１１の外周部よりも内側に位置する部分の半導体装置１０の反り（例えば、マザーボード等の実装基板１４のパッド１５に配置されるはんだを加熱、溶融して、半導体装置１０を実装基板１４に実装する際に発生する半導体装置１０の反り）の方が第１の配線基板１１の外周部に対応する部分の半導体装置１０の反りよりも小さいため、外部接続用パッド３１，３２に配設される外部接続端子１３と実装基板１４のパッド１５との接続信頼性が向上し、半導体装置１０と実装基板１４との間の電気的な接続信頼性を向上させることができる。
また、外部接続用パッド３１，３２をテスト用パッド３４，３５よりも内側に配置することにより、内部接続用パッド２８，２９とテスト用パッド３４，３５とを電気的に接続する第１の配線パターン３７，３８、及び半導体素子実装用パッド２５，２６と外部接続用パッド３１，３２とを電気的に接続する第２の配線パターン４１，４２の配線長を短くすることが可能になると共に、第１及び第２の配線パターン３７，３８，４１，４２の引き回しが煩雑でなくなるため、第１及び第２の配線パターン３７，３８，４１，４２に起因するクロストーク（ノイズ）を低減することができる。
なお、第１の配線基板１１に設けられた積層された絶縁層２１，２２の間にコア基板（例えば、ガラス繊維に樹脂を含浸させたガラスエポキシ基板）を設けてもよい。つまり、第１の配線基板１１としてコア付きビルドアップ基板を用いた場合でも本実施の形態の配線基板１１（コアレス基板）と同様な効果を得ることができる。また、第２の配線基板１７としてコア付きビルドアップ基板を用いてもよい。
図３は、本発明の実施の形態の第１変形例に係る半導体装置の断面図である。図３において、本実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図３を参照するに、本実施の形態の第１変形例の半導体装置１００は、本実施の形態の半導体装置１０に設けられた第１の配線基板１１と第２の配線基板１７との隙間に、半導体素子１２及び内部接続端子１９を封止する封止樹脂１０１を設けた以外は半導体装置１０と同様に構成される。
封止樹脂１０１は、第１の配線基板１１と第２の配線基板１７との隙間を充填するように配置されている。封止樹脂１０１としては、例えば、モールド樹脂を用いることができる。また、モールド樹脂の材料としては、例えば、エポキシ樹脂を用いることができる。
このように、第１の配線基板１１と第２の配線基板１７との隙間に配置された半導体素子１２及び内部接続端子１９を封止する封止樹脂１０１を設けることにより、第１及び第２の配線基板１１，１７と内部接続端子１９との接続強度を向上できると共に、外部から半導体装置１００が衝撃を受けた際、半導体素子１２の破損を防止することができる。
図４は、本発明の実施の形態の第２変形例に係る半導体装置の断面図である。図４において、本実施の形態の第１変形例の半導体装置１００と同一構成部分には同一符号を付す。
図４を参照するに、本実施の形態の第２変形例の半導体装置１１０は、本実施の形態の第１変形例の半導体装置１００の構成に、さらに電子部品１８を封止する封止樹脂１１１を設けた以外は半導体装置１１０と同様に構成される。
封止樹脂１１１は、電子部品１８を封止するように、絶縁層７１の上面７１Ａに設けられている。封止樹脂１１１としては、例えば、モールド樹脂を用いることができる。また、モールド樹脂の材料としては、例えば、エポキシ樹脂を用いることができる。
このように、絶縁層７１の上面７１Ａに電子部品１８を封止する封止樹脂１１１を設けることにより、外部から半導体装置１００が衝撃を受けた際、電子部品１８の破損を防止することができる。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
例えば、上記説明した半導体装置１０，１００，１１０において、半導体素子１２の接続方法、及び電子部品１８として半導体素子を用いた場合の電子部品１８の接続方法としては、フリップチップ接続を用いてもよいし、ワイヤボンディング接続を用いてもよい。
本発明は、実装基板と接続されると共に、他の配線基板と電気的に接続される配線基板を備えた半導体装置に適用できる。
従来の半導体装置の断面図である。 本発明の実施の形態に係る半導体装置の断面図である。 本発明の実施の形態の第１変形例に係る半導体装置の断面図である。 本発明の実施の形態の第２変形例に係る半導体装置の断面図である。
符号の説明
１０，１００，１１０ 半導体装置
１１ 第１の配線基板
１２ 半導体素子
１３ 外部接続端子
１４ 実装基板
１５ パッド
１６，１８ 電子部品
１７ 第２の配線基板
１９ 内部接続端子
２１，２２，７１〜７３ 絶縁層
２１Ａ，７１Ａ 上面
２１Ｂ，２２Ａ，７１Ｂ，７２Ａ，７３Ａ 下面
２５，２６ 半導体素子実装用パッド
２５Ａ，２６Ａ，２７Ａ 実装面
２７ 電子部品実装用パッド
２８，２９，７８，７９ 内部接続用パッド
２８Ａ，２９Ａ，７５Ａ，７６Ａ 面
３１，３２ 外部接続用パッド
３４，３５ テスト用パッド
３７，３８ 第１の配線パターン
４１，４２ 第２の配線パターン
４５，４７，５１，５３，５５，５７，６１，６３，８５，８７，８９，９１，９３，９５ ビア
４６，５２，５６，６２，８６，８８，９２，９４ 配線
７５，７６ 電子部品実装用パッド
８１，８２ 配線パターン
１０１，１１１ 封止樹脂

Claims (7)

  1. 積層された複数の絶縁層と、前記積層された複数の絶縁層の上面側に設けられた内部接続用パッドと、前記積層された複数の絶縁層の上面側に設けられ、半導体素子が実装される半導体素子実装用パッドと、前記積層された複数の絶縁層の下面側に設けられたテスト用パッドと、前記積層された複数の絶縁層の下面側に設けられ、外部接続端子が配設される外部接続用パッドと、前記積層された複数の絶縁層に内設され、前記内部接続用パッドと前記テスト用パッドとを電気的に接続する第１の配線パターンと、前記積層された複数の絶縁層に内設され、前記半導体素子実装用パッドと前記外部接続用パッドとを電気的に接続する第２の配線パターンと、を有する第１の配線基板と、
    前記第１の配線基板の上方に配置され、内部接続端子を介して、前記第１の配線基板と電気的に接続される第２の配線基板と、
    前記半導体素子実装用パッドに実装された半導体素子と、を備えた半導体装置であって、
    前記外部接続用パッドを前記テスト用パッドよりも内側に配置し、前記半導体素子実装用パッドを前記内部接続用パッドよりも内側に配置し、
    前記第２の配線パターンを前記第１の配線パターンよりも内側に設け、
    前記第１の配線基板と前記第２の配線基板との間に、前記半導体素子及び前記内部接続端子を封止する封止樹脂を設けたことを特徴とする半導体装置。
  2. 前記テスト用パッドを、前記第１の配線基板の角部にのみ設けたことを特徴とする請求項１に記載の半導体装置。
  3. 前記外部接続用パッドを前記第１の配線基板の中央部に対応する部分に配置したことを特徴とする請求項１又は２記載の半導体装置。
  4. 前記テスト用パッドを前記内部接続用パッドと対向するように配置すると共に、前記半導体素子実装用パッドを前記外部接続用パッドと対向するように配置したことを特徴とする請求項１ないし３のうち、いずれか１項記載の半導体装置。
  5. 前記内部接続端子は、前記第１の配線基板と前記第２の配線基板との間を所定の間隔に保つためのコア部と、前記コア部を覆う被覆部とを有した導電性ボールであることを特徴とする請求項１ないし４のうち、いずれか１項記載の半導体装置。
  6. 前記積層された複数の絶縁層の間に、コア基板を設けたことを特徴とする請求項１ないし５のうち、いずれか１項記載の半導体装置。
  7. 前記第１の配線基板と対向する側とは反対側に位置する前記第２の配線基板の面に、電子部品を設けたことを特徴とする請求項１ないし６のうち、いずれか１項記載の半導体装置。
JP2007323744A 2007-12-14 2007-12-14 半導体装置 Active JP5265183B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007323744A JP5265183B2 (ja) 2007-12-14 2007-12-14 半導体装置
US12/331,670 US8022524B2 (en) 2007-12-14 2008-12-10 Semiconductor device
KR20080125595A KR101496920B1 (ko) 2007-12-14 2008-12-11 반도체 장치
CN2008101832527A CN101459156B (zh) 2007-12-14 2008-12-12 半导体器件
TW097148429A TWI434395B (zh) 2007-12-14 2008-12-12 半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007323744A JP5265183B2 (ja) 2007-12-14 2007-12-14 半導体装置

Publications (3)

Publication Number Publication Date
JP2009147165A JP2009147165A (ja) 2009-07-02
JP2009147165A5 JP2009147165A5 (ja) 2010-12-02
JP5265183B2 true JP5265183B2 (ja) 2013-08-14

Family

ID=40752110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007323744A Active JP5265183B2 (ja) 2007-12-14 2007-12-14 半導体装置

Country Status (5)

Country Link
US (1) US8022524B2 (ja)
JP (1) JP5265183B2 (ja)
KR (1) KR101496920B1 (ja)
CN (1) CN101459156B (ja)
TW (1) TWI434395B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5709386B2 (ja) * 2010-02-19 2015-04-30 キヤノン株式会社 半導体装置の製造方法及び積層型半導体装置の製造方法
US8339231B1 (en) * 2010-03-22 2012-12-25 Flextronics Ap, Llc Leadframe based magnetics package
JP5666366B2 (ja) * 2011-03-31 2015-02-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20130181359A1 (en) 2012-01-13 2013-07-18 TW Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for Thinner Package on Package Structures
JP2013219170A (ja) * 2012-04-09 2013-10-24 Yokogawa Electric Corp 基板装置
US10115671B2 (en) * 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
US8969730B2 (en) * 2012-08-16 2015-03-03 Apple Inc. Printed circuit solder connections
US9443758B2 (en) 2013-12-11 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Connecting techniques for stacked CMOS devices
KR102287396B1 (ko) * 2014-10-21 2021-08-06 삼성전자주식회사 시스템 온 패키지 모듈과 이를 포함하는 모바일 컴퓨팅 장치
JP6691762B2 (ja) * 2015-11-03 2020-05-13 日本特殊陶業株式会社 検査用配線基板
KR102192569B1 (ko) * 2015-11-06 2020-12-17 삼성전자주식회사 전자 부품 패키지 및 그 제조방법
FR3044864B1 (fr) * 2015-12-02 2018-01-12 Valeo Systemes De Controle Moteur Dispositif electrique et procede d'assemblage d'un tel dispositif electrique
CN116017847A (zh) * 2023-02-24 2023-04-25 合肥维信诺科技有限公司 电路板及电子设备
CN117976660B (zh) * 2024-03-27 2024-06-21 湖北江城实验室 一种半导体结构及其热测试方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2806357B2 (ja) * 1996-04-18 1998-09-30 日本電気株式会社 スタックモジュール
JPH1117058A (ja) * 1997-06-26 1999-01-22 Nec Corp Ｂｇａパッケージ、その試験用ソケットおよびｂｇａパッケージの試験方法
JP2000101245A (ja) * 1998-09-24 2000-04-07 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
US7102892B2 (en) * 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
US20030234660A1 (en) * 2002-06-24 2003-12-25 Jain Sunil K. Direct landing technology for wafer probe
JP4086657B2 (ja) * 2002-12-27 2008-05-14 富士通株式会社 積層型半導体装置
US7271581B2 (en) * 2003-04-02 2007-09-18 Micron Technology, Inc. Integrated circuit characterization printed circuit board, test equipment including same, method of fabrication thereof and method of characterizing an integrated circuit device
JP2005150443A (ja) * 2003-11-17 2005-06-09 Sharp Corp 積層型半導体装置およびその製造方法
JP4583850B2 (ja) * 2004-09-16 2010-11-17 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2006120935A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006351565A (ja) 2005-06-13 2006-12-28 Shinko Electric Ind Co Ltd 積層型半導体パッケージ
JP4473807B2 (ja) * 2005-10-27 2010-06-02 パナソニック株式会社 積層半導体装置及び積層半導体装置の下層モジュール
JP4512545B2 (ja) * 2005-10-27 2010-07-28 パナソニック株式会社 積層型半導体モジュール
JP2007183164A (ja) * 2006-01-06 2007-07-19 Fujitsu Ltd 半導体集積回路装置及びその試験方法
JP2007281129A (ja) * 2006-04-05 2007-10-25 Toshiba Corp 積層型半導体装置
WO2008057770A2 (en) * 2006-10-27 2008-05-15 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP5222509B2 (ja) * 2007-09-12 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JP2009147165A (ja) 2009-07-02
KR101496920B1 (ko) 2015-02-27
TWI434395B (zh) 2014-04-11
CN101459156A (zh) 2009-06-17
TW200935587A (en) 2009-08-16
US8022524B2 (en) 2011-09-20
KR20090064314A (ko) 2009-06-18
US20090152693A1 (en) 2009-06-18
CN101459156B (zh) 2012-11-14

Similar Documents

Publication Publication Date Title
JP5265183B2 (ja) 半導体装置
JP4361826B2 (ja) 半導体装置
US20090085192A1 (en) Packaging substrate structure having semiconductor chip embedded therein and fabricating method thereof
TWI573229B (zh) 配線基板
TW200919700A (en) Semiconductor device
JP2008085089A (ja) 樹脂配線基板および半導体装置
JP4467489B2 (ja) 回路基板およびそれを用いた回路装置
JP2009141169A (ja) 半導体装置
JP4900624B2 (ja) 回路装置
JP2013236039A (ja) 半導体装置
TW201503777A (zh) 配線基板
JP4458010B2 (ja) 半導体装置
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
JP2006086149A (ja) 半導体装置
JP5289880B2 (ja) 配線基板
JP2019140226A (ja) 回路基板、回路基板の製造方法及び電子装置
JP4467540B2 (ja) 回路装置
JP4945919B2 (ja) Ｂｇａ型多層回路配線板
TW201309117A (zh) 印刷電路板及其製造方法
TW201446086A (zh) 封裝結構及其製作方法
JP2008078164A (ja) 半導体装置とその製造方法
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
CN115066985A (zh) 布线基板
JP5221682B2 (ja) プリント回路基板及びその製造方法
JP4654971B2 (ja) 積層型半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101014

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130501

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5265183

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150