JP5262930B2 - 表示素子の駆動方法、及び、表示装置の駆動方法 - Google Patents

Description

本発明は、表示素子の駆動方法、及び、表示装置の駆動方法に関する。

電流駆動型の発光部を備えた表示素子、及び、係る表示素子を備えた表示装置が周知である。例えば、有機材料のエレクトロルミネッセンス（Electroluminescence：以下、ＥＬと略称する場合がある）を利用した有機エレクトロルミネッセンス発光部を備えた表示素子（以下、単に、有機ＥＬ表示素子と略称する場合がある）は、低電圧直流駆動による高輝度発光が可能な表示素子として注目されている。

液晶表示装置と同様に、例えば、有機ＥＬ表示素子を備えた表示装置（以下、単に、有機ＥＬ表示装置と略称する場合がある）においても、駆動方式として、単純マトリクス方式、及び、アクティブマトリクス方式が周知である。アクティブマトリクス方式は、構造が複雑になるといった欠点はあるが、画像の輝度を高いものとすることができる等の利点を有する。アクティブマトリクス方式により駆動される有機ＥＬ表示素子にあっては、発光層を含む有機層等から構成された発光部に加えて、発光部を駆動するための駆動回路を備えている。

有機エレクトロルミネッセンス発光部（以下、単に、発光部と略称する場合がある）を駆動するための回路として、２つのトランジスタと１つの容量部から構成された駆動回路（２Ｔｒ／１Ｃ駆動回路と呼ぶ）が、例えば、特開２００７−３１０３１１号公報（特許文献１）から周知である。この２Ｔｒ／１Ｃ駆動回路は、図２に示すように、書込みトランジスタＴＲ_W、駆動トランジスタＴＲ_Dの２つのトランジスタから構成され、更には、１つの容量部Ｃ₁から構成されている。ここで、駆動トランジスタＴＲ_Dの他方のソース／ドレイン領域は第２ノードＮＤ₂を構成し、駆動トランジスタＴＲ_Dのゲート電極は第１ノードＮＤ₁を構成する。

発光部ＥＬＰのカソード電極は、共通の第２給電線ＰＳ２に接続されている。第２給電線ＰＳ２には、電圧Ｖ_Cat（例えば、０ボルト）が印加されている。

そして、図６にタイミングチャートを示すように、［期間−ＴＰ（２）_1A］において、閾値電圧キャンセル処理を行うための前処理が実行される。即ち、走査線ＳＣＬからの走査信号によりオン状態とされた書込みトランジスタＴＲ_Wを介して、データ線ＤＴＬから第１ノード初期化電圧Ｖ_Ofs（例えば、０ボルト）を第１ノードＮＤ₁に印加する。これにより、第１ノードＮＤ₁の電位は、Ｖ_Ofsとなる。また、駆動トランジスタＴＲ_Dを介して、電源部１００から第２ノード初期化電圧Ｖ_CC-L（例えば、−１０ボルト）を第２ノードＮＤ₂に印加する。これにより、第２ノードＮＤ₂の電位は、Ｖ_CC-Lとなる。駆動トランジスタＴＲ_Dの閾値電圧を電圧Ｖ_th（例えば、３ボルト）と表す。駆動トランジスタＴＲ_Dのゲート電極と他方のソース／ドレイン領域（以下、便宜上、ソース領域と呼ぶ場合がある）との間の電位差はＶ_th以上であり、駆動トランジスタＴＲ_Dはオン状態である。

次いで、［期間−ＴＰ（２）_1B］〜［期間−ＴＰ（２）₅］に亙って、閾値電圧キャンセル処理を行う。具体的には、［期間−ＴＰ（２）_1B］において第１回目の閾値電圧キャンセル処理を行う。［期間−ＴＰ（２）₃］において第２回目の閾値電圧キャンセル処理を行い、［期間−ＴＰ（２）₅］において第３回目の閾値電圧キャンセル処理を行う。

［期間−ＴＰ（２）_1B］において、書込みトランジスタＴＲ_Wのオン状態を維持したまま、電源部１００の電圧を第２ノード初期化電圧Ｖ_CC-Lから駆動電圧Ｖ_CC-H（例えば、２０ボルト）に切り替える。その結果、第１ノードＮＤ₁の電位から駆動トランジスタＴＲ_Dの閾値電圧Ｖ_thを減じた電位に向かって、第２ノードＮＤ₂の電位は変化する。即ち、第２ノードＮＤ₂の電位は上昇する。

この［期間−ＴＰ（２）_1B］が充分長ければ、駆動トランジスタＴＲ_Dのゲート電極と他方のソース／ドレイン領域との間の電位差がＶ_thに達し、駆動トランジスタＴＲ_Dはオフ状態となる。即ち、第２ノードＮＤ₂の電位が（Ｖ_Ofs−Ｖ_th）に近づき、最終的に（Ｖ_Ofs−Ｖ_th）となる。しかしながら、図６に示す例では、［期間−ＴＰ（２）_1B］の長さは、第２ノードＮＤ₂の電位を充分変化させるには足りない長さであり、［期間−ＴＰ（２）_1B］の終期において、第２ノードＮＤ₂の電位は、Ｖ_CC-L＜Ｖ₁＜（Ｖ_Ofs−Ｖ_th）という関係を満たす或る電位Ｖ₁に達する。

［期間−ＴＰ（２）₂］の始期において、データ線ＤＴＬの電圧が第１ノード初期化電圧Ｖ_Ofsから映像信号Ｖ_{Sig_m-2}に切り替わる。第１ノードＮＤ₁に映像信号Ｖ_{Sig_m-2}が印加されないように、この［期間−ＴＰ（２）₂］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲ_Wをオフ状態とする。その結果、第１ノードＮＤ₁は浮遊状態となる。

電源部１００から駆動トランジスタＴＲ_Dの一方のソース／ドレイン領域に駆動電圧Ｖ_CC-Hが印加されているので、第２ノードＮＤ₂の電位は、電位Ｖ₁から或る電位Ｖ₂に上昇する。一方、駆動トランジスタＴＲ_Dのゲート電極は浮遊状態であり、容量部Ｃ₁が存在するが故に、ブートストラップ動作が駆動トランジスタＴＲ_Dのゲート電極に生ずる。従って、第１ノードＮＤ₁の電位は、第２ノードＮＤ₂の電位変化に倣って上昇する。

［期間−ＴＰ（２）₃］の始期において、データ線ＤＴＬの電圧が映像信号Ｖ_{Sig_m-2}から第１ノード初期化電圧Ｖ_Ofsに切り替わる。この［期間−ＴＰ（２）₃］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲ_Wをオン状態とする。その結果、第１ノードＮＤ₁の電位はＶ_Ofsとなる。また、電源部１００から駆動トランジスタＴＲ_Dの一方のソース／ドレイン領域に駆動電圧Ｖ_CC-Hが印加されている。その結果、第１ノードＮＤ₁の電位から駆動トランジスタＴＲ_Dの閾値電圧Ｖ_thを減じた電位に向かって、第２ノードＮＤ₂の電位は変化する。即ち、第２ノードＮＤ₂の電位は、電位Ｖ₂から或る電位Ｖ₃に上昇する。

［期間−ＴＰ（２）₄］の始期において、データ線ＤＴＬの電圧が第１ノード初期化電圧Ｖ_Ofsから映像信号Ｖ_{Sig_m-1}に切り替わる。第１ノードＮＤ₁に映像信号Ｖ_{Sig_m-1}が印加されないように、この［期間−ＴＰ（２）₄］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲ_Wをオフ状態とする。その結果、第１ノードＮＤ₁は浮遊状態となる。

電源部１００から駆動トランジスタＴＲ_Dの一方のソース／ドレイン領域に駆動電圧Ｖ_CC-Hが印加されているので、第２ノードＮＤ₂の電位は、電位Ｖ₃から或る電位Ｖ₄に上昇する。一方、駆動トランジスタＴＲ_Dのゲート電極は浮遊状態であり、容量部Ｃ₁が存在するが故に、ブートストラップ動作が駆動トランジスタＴＲ_Dのゲート電極に生ずる。従って、第１ノードＮＤ₁の電位は、第２ノードＮＤ₂の電位変化に倣って上昇する。

［期間−ＴＰ（２）₅］における動作の前提として、［期間−ＴＰ（２）₅］の始期において、第２ノードＮＤ₂の電位Ｖ₄が（Ｖ_Ofs−Ｖ_th）よりも低いことが必要となる。［期間−ＴＰ（２）_1B］の始期から［期間−ＴＰ（２）₅］の始期までの長さは、Ｖ₄＜（Ｖ_Ofs-L−Ｖ_th）の条件を満たすように決定されている。

［期間−ＴＰ（２）₅］の動作は、基本的には［期間−ＴＰ（２）₃］で説明したと同様である。この［期間−ＴＰ（２）₅］の始期において、データ線ＤＴＬの電圧が映像信号Ｖ_{Sig_m-1}から第１ノード初期化電圧Ｖ_Ofsに切り替わる。この［期間−ＴＰ（２）₅］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲ_Wをオン状態とする。

第１ノードＮＤ₁は、書込みトランジスタＴＲ_Wを介してデータ線ＤＴＬから第１ノード初期化電圧Ｖ_Ofsを印加した状態となる。また、電源部１００から駆動トランジスタＴＲ_Dの一方のソース／ドレイン領域に駆動電圧Ｖ_CC-Hが印加されている。［期間−ＴＰ（２）₃］において説明したと同様に、第２ノードＮＤ₂の電位は、第１ノードＮＤ₁の電位から駆動トランジスタＴＲ_Dの閾値電圧Ｖ_thを減じた電位に向かって変化する。そして、駆動トランジスタＴＲ_Dのゲート電極と他方のソース／ドレイン領域との間の電位差がＶ_thに達すると、駆動トランジスタＴＲ_Dがオフ状態となる。この状態にあっては、第２ノードＮＤ₂の電位は、概ね（Ｖ_Ofs−Ｖ_th）である。

その後、［期間−ＴＰ（２）_6A］において、書込みトランジスタＴＲ_Wをオフ状態とする。そして、データ線ＤＴＬの電圧を映像信号に相当する電圧［発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）Ｖ_{Sig_m}］とする。

次いで、［期間−ＴＰ（２）_6B］において、書込み処理を行う。具体的には、走査線ＳＣＬをハイレベルとすることによって書込みトランジスタＴＲ_Wをオン状態とする。その結果、第１ノードＮＤ₁の電位は、映像信号Ｖ_{Sig_m}へと上昇する。

ここで、容量部Ｃ₁の値を値ｃ₁とし、発光部ＥＬＰの容量Ｃ_ELの値を値ｃ_ELとする。そして、駆動トランジスタＴＲ_Dのゲート電極と他方のソース／ドレイン領域との間の寄生容量の値をｃ_gsとする。第１ノードＮＤ₁と第２ノードＮＤ₂との間の容量値を符号ｃ_Aで表せば、ｃ_A＝ｃ₁＋ｃ_gsである。また、第２ノードＮＤ₂と第２給電線ＰＳ２との間の容量値を符号ｃ_Bと表せば、ｃ_B＝ｃ_ELである。

駆動トランジスタＴＲ_Dのゲート電極の電位がＶ_OfsからＶ_{Sig_m}（＞Ｖ_Ofs）に変化したとき、第１ノードＮＤ₁と第２ノードＮＤ₂との間の電位は変化する。即ち、駆動トランジスタＴＲ_Dのゲート電極の電位（＝第１ノードＮＤ₁の電位）の変化分（Ｖ_{Sig_m}−Ｖ_Ofs）に基づく電荷が、第１ノードＮＤ₁と第２ノードＮＤ₂との間の容量値と、第２ノードＮＤ₂と第２給電線ＰＳ２との間の容量値に応じて、振り分けられる。然るに、値ｃ_b（＝ｃ_EL）が、値ｃ_A（＝ｃ₁＋ｃ_gs）と比較して充分に大きな値であれば、第２ノードＮＤ₂の電位の変化は小さい。そして、一般に、発光部ＥＬＰの容量Ｃ_ELの値ｃ_ELは、容量部Ｃ₁の値ｃ₁及び駆動トランジスタＴＲ_Dの寄生容量の値ｃ_gsよりも大きい。便宜のため、以下、第１ノードＮＤ₁の電位変化により生ずる第２ノードＮＤ₂の電位変化は考慮せずに説明を行う。

上述した動作にあっては、駆動トランジスタＴＲ_Dの一方のソース／ドレイン領域に電源部１００から駆動電圧Ｖ_CC-Hが印加された状態で、駆動トランジスタＴＲ_Dのゲート電極に映像信号Ｖ_{Sig_m}が印加される。このため、図６に示すように、［期間−ＴＰ（２）_6B］において第２ノードＮＤ₂の電位が上昇する。この電位の上昇量ΔＶ（電位補正値）については後述する。駆動トランジスタＴＲ_Dのゲート電極（第１ノードＮＤ₁）の電位をＶ_gとし、他方のソース／ドレイン領域（第２ノードＮＤ₂）の電位をＶ_sとしたとき、上述した第２ノードＮＤ₂の電位の上昇量ΔＶを考慮しなければ、Ｖ_gの値、Ｖ_sの値は以下のとおりとなる。第１ノードＮＤ₁と第２ノードＮＤ₂の電位差、即ち、駆動トランジスタＴＲ_Dのゲート電極と、ソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖ_gsは、以下の式（Ａ）で表すことができる。

Ｖ_g ＝Ｖ_{Sig_m}
Ｖ_s ≒Ｖ_Ofs−Ｖ_th
Ｖ_gs≒Ｖ_{Sig_m}−（Ｖ_Ofs−Ｖ_th） （Ａ）

即ち、駆動トランジスタＴＲ_Dに対する書込み処理において得られたＶ_gsは、発光部ＥＬＰにおける輝度を制御するための映像信号Ｖ_{Sig_m}、駆動トランジスタＴＲ_Dの閾値電圧Ｖ_th、及び、駆動トランジスタＴＲ_Dのゲート電極の電位を初期化するための電圧Ｖ_Ofsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖ_th-ELとは無関係である。

次いで、移動度補正処理について簡単に説明する。上述した動作にあっては、書込み処理において、駆動トランジスタＴＲ_Dの特性（例えば、移動度μの大小等）に応じて駆動トランジスタＴＲ_Dの他方のソース／ドレイン領域の電位（即ち、第２ノードＮＤ₂の電位）を変化させる移動度補正処理が併せて行われる。

上述したように、駆動トランジスタＴＲ_Dの一方のソース／ドレイン領域に電源部１００から駆動電圧Ｖ_CC-Hが印加された状態で、駆動トランジスタＴＲ_Dのゲート電極に映像信号Ｖ_{Sig_m}が印加される。ここで、図６に示すように、［期間−ＴＰ（２）_6B］において第２ノードＮＤ₂の電位が上昇する。その結果、駆動トランジスタＴＲ_Dの移動度μの値が大きい場合、駆動トランジスタＴＲ_Dのソース領域における電位の上昇量ΔＶ（電位補正値）は大きくなり、駆動トランジスタＴＲ_Dの移動度μの値が小さい場合、駆動トランジスタＴＲ_Dのソース領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。駆動トランジスタＴＲ_Dのゲート電極とソース領域との間の電位差Ｖ_gsは、式（Ａ）から以下の式（Ｂ）のように変形される。

Ｖ_gs≒Ｖ_{Sig_m}−（Ｖ_Ofs−Ｖ_th）−ΔＶ （Ｂ）

以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、その後の［期間−ＴＰ（２）_6C］の始期において、走査線ＳＣＬからの走査信号により書込みトランジスタＴＲ_Wをオフ状態とすることにより第１ノードＮＤ₁を浮遊状態とする。駆動トランジスタＴＲ_Dの一方のソース／ドレイン領域（以下、便宜上、ドレイン領域と呼ぶ場合がある）には、電源部１００から駆動電圧Ｖ_CC-Hが印加された状態にある。以上の結果として、第２ノードＮＤ₂の電位が上昇し、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴＲ_Dのゲート電極に生じ、第１ノードＮＤ₁の電位も上昇する。駆動トランジスタＴＲ_Dのゲート電極とソース領域との間の電位差Ｖ_gsは、式（Ｂ）の値を保持する。また、発光部ＥＬＰを流れる電流は、駆動トランジスタＴＲ_Dのドレイン領域からソース領域へと流れるドレイン電流Ｉ_dsである。駆動トランジスタＴＲ_Dが飽和領域において理想的に動作するとすれば、ドレイン電流Ｉ_dsは、以下の式（Ｃ）で表すことができる。発光部ＥＬＰはドレイン電流Ｉ_dsの値に応じた輝度で発光する。尚、係数ｋについては後述する。

Ｉ_ds＝ｋ・μ・（Ｖ_gs−Ｖ_th）²
＝ｋ・μ・（Ｖ_{Sig_m}−Ｖ_Ofs−ΔＶ）² （Ｃ）

上述の式（Ｃ）より、ドレイン電流Ｉ_dsは移動度μに比例する。一方、移動度μの大きな駆動トランジスタＴＲ_Dほど、電位補正値ΔＶが大きくなり、式（Ｃ）における（Ｖ_{Sig_m}−Ｖ_Ofs−ΔＶ）²の値が小さくなる。これにより、駆動トランジスタの移動度μのばらつきに起因するドレイン電流Ｉ_dsのばらつきを補正することができる。

以上に概要を説明した２Ｔｒ／１Ｃ駆動回路の動作についても、後に詳しく説明する。

特開２００７−３１０３１１号公報

上述したように［期間−ＴＰ（２）_6A］と［期間−ＴＰ（２）_6B］とで、第１ノードＮＤ₁の電位変化は、（Ｖ_{Sig_m}−Ｖ_Ofs）である。上述の説明においては、第１ノードＮＤ₁の電位変化により生ずる第２ノードＮＤ₂の電位変化を考慮しなかった。実際には、第２ノードＮＤ₂には、概ね（Ｖ_{Sig_m}−Ｖ_Ofs）・ｃ_A／（ｃ_A＋ｃ_B）で与えられる電位変化が生じ、第１ノードＮＤ₁と第２ノードＮＤ₂との間の電位差が減少する。結局、上述の式（Ｃ）は以下のように変形される。

Ｉ_ds＝ｋ・μ・（α・（Ｖ_{Sig_m}−Ｖ_Ofs）−ΔＶ）² （Ｃ’）
但し、α＝１−ｃ_A／（ｃ_A＋ｃ_B）

表示素子の仕様にもよるが、ｃ_A／（ｃ_A＋ｃ_B）の値は０．１乃至０．４程度の値を取り得る。従って、［期間−ＴＰ（２）_6C］以降において発光部ＥＬＰに流れる電流が減少するので、発光部ＥＬＰの輝度も低下する。この輝度低下を補填するように、予め映像信号Ｖ_Sigの振幅を大きく設定するといった対処も可能ではあるが、映像信号Ｖ_Sigの振幅拡大により消費電力の増加を招くといった問題を生ずる。

従って、本発明の目的は、第１ノードＮＤ₁の電位変化により生ずる第２ノードＮＤ₂の電位変化を抑えることができる、表示素子の駆動方法、及び、表示装置の駆動方法を提供することにある。

上記の目的を達成するための本発明の表示素子の駆動方法は、電流駆動型の発光部、及び、駆動回路を備えており、
前記駆動回路は、書込みトランジスタ、駆動トランジスタ、及び、容量部を備えており、
（Ａ−１）駆動トランジスタの一方のソース／ドレイン領域は、第１給電線に接続されており、
（Ａ−２）駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられたアノード電極に接続され、且つ、容量部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）駆動トランジスタのゲート電極は、書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他方の電極に接続されており、第１ノードを構成し、
（Ｂ−１）書込みトランジスタの一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）書込みトランジスタのゲート電極は、走査線に接続されており、
（Ｃ−１）発光部に備えられたカソード電極は、第２給電線に接続されている、
表示素子を用いて、
第１ノードの電位を保った状態で第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって第２ノードの電位を変化させる閾値電圧キャンセル処理と、走査線からの走査信号によりオン状態とされた書込みトランジスタを介して、データ線から映像信号を第１ノードに印加する書込み処理とを備えており、
発光部に備えられたカソード電極に第２給電線から第１基準電圧を印加した状態で前記閾値電圧キャンセル処理を行った後、該カソード電極に第２給電線から第１基準電圧よりも低い第２基準電圧を印加した状態で前記書込み処理を行う。

上記の目的を達成するための本発明の第１の態様に係る本発明の表示装置の駆動方法は、
（１）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが電流駆動型の発光部、及び、駆動回路を備えている表示素子、
（２）第１の方向に延びるＭ本の走査線、
（３）第２の方向に延びるＮ本のデータ線、
（４）第１の方向に延びるＭ本の第１給電線、並びに、
（５）第１の方向に延びるＭ本の第２給電線、
を備え、
前記駆動回路は、書込みトランジスタ、駆動トランジスタ、及び、容量部を備えており、
第ｍ行（但し、ｍ＝１，２・・・，Ｍ）、第ｎ列目（但し、ｎ＝１，２・・・，Ｎ）の表示素子にあっては、
（Ａ−１）駆動トランジスタの一方のソース／ドレイン領域は、第ｍ番目の第１給電線に接続されており、
（Ａ−２）駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられたアノード電極に接続され、且つ、容量部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）駆動トランジスタのゲート電極は、書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他方の電極に接続されており、第１ノードを構成し、
（Ｂ−１）書込みトランジスタの一方のソース／ドレイン領域は、第ｎ番目のデータ線に接続されており、
（Ｂ−２）書込みトランジスタのゲート電極は、第ｍ番目の走査線に接続されており、
（Ｃ−１）発光部に備えられたカソード電極は、第ｍ番目の第２給電線に接続されている、
表示装置を用いて、
第１ノードの電位を保った状態で第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって第２ノードの電位を変化させる閾値電圧キャンセル処理と、走査線からの走査信号によりオン状態とされた書込みトランジスタを介して、データ線から映像信号を第１ノードに印加する書込み処理とを備えており、
発光部に備えられたカソード電極に第２給電線から第１基準電圧を印加した状態で前記閾値電圧キャンセル処理を行った後、該カソード電極に第２給電線から第１基準電圧よりも低い第２基準電圧を印加した状態で前記書込み処理を行う。

上記の目的を達成するための本発明の第２の態様に係る本発明の表示装置の駆動方法は、
（１）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが電流駆動型の発光部、及び、駆動回路を備えている表示素子、
（２）第１の方向に延びるＭ本の走査線、
（３）第２の方向に延びるＮ本のデータ線、
（４）第１の方向に延びるＭ本の第１給電線、並びに、
（５）共通の第２給電線、
を備え、
前記駆動回路は、書込みトランジスタ、駆動トランジスタ、及び、容量部を備えており、
第ｍ行（但し、ｍ＝１，２・・・，Ｍ）、第ｎ列目（但し、ｎ＝１，２・・・，Ｎ）の表示素子にあっては、
（Ａ−１）駆動トランジスタの一方のソース／ドレイン領域は、第ｍ番目の第１給電線に接続されており、
（Ａ−２）駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられたアノード電極に接続され、且つ、容量部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）駆動トランジスタのゲート電極は、書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他方の電極に接続されており、第１ノードを構成し、
（Ｂ−１）書込みトランジスタの一方のソース／ドレイン領域は、第ｎ番目のデータ線に接続されており、
（Ｂ−２）書込みトランジスタのゲート電極は、第ｍ番目の走査線に接続されており、
（Ｃ−１）発光部に備えられたカソード電極は、共通の第２給電線に接続されている、
表示装置を用いて、
第１ノードの電位を保った状態で第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって第２ノードの電位を変化させる閾値電圧キャンセル処理と、走査線からの走査信号によりオン状態とされた書込みトランジスタを介して、データ線から映像信号を第１ノードに印加する書込み処理とを備えており、
発光部に備えられたカソード電極に第２給電線から第１基準電圧を印加した状態で前記閾値電圧キャンセル処理を行った後、該カソード電極に第２給電線から第１基準電圧よりも低い第２基準電圧を印加した状態で前記書込み処理を行う。

本発明の表示素子の駆動方法、本発明の第１の態様に係る表示装置の駆動方法、及び、本発明の第２の態様に係る表示装置の駆動方法にあっては、発光部に備えられたカソード電極に第２給電線から第１基準電圧を印加した状態で前記閾値電圧キャンセル処理を行った後、該カソード電極に第２給電線から第１基準電圧よりも低い第２基準電圧を印加した状態で前記書込み処理を行う。これにより、第１ノードＮＤ₁の電位変化により生ずる第２ノードＮＤ₂の電位変化を抑えることができる。従って、予め映像信号の振幅を大きく設定するといったことを必要としない。逆に言えば、或る輝度を得るために必要な映像信号の値を相対的に小さくすることができるので、消費電力を抑えることができる。

図１は、実施例１に係る表示装置の概念図である。 図２は、駆動回路を含む表示素子の等価回路図である。 図３は、表示装置の一部分の模式的な一部断面図である。 図４は、実施例１に係る表示素子の駆動のタイミングチャートの模式図である。 図５は、参考例に係る表示装置の概念図である。 図６は、参考例に係る表示素子の駆動のタイミングチャートの模式図である。 図７の（Ａ）乃至（Ｆ）は、表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図８の（Ａ）乃至（Ｆ）は、図７の（Ｆ）に引き続き、表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図９は、第２ノードの電位変化を説明するための、模式的な回路図である。 図１０は、図６に示す水平走査期間Ｈ_mにおけるデータ線の電位、駆動トランジスタの状態、第２給電線の電位、第１ノードの電位、及び、第２ノードの電位の関係を説明するための模式図である。 図１１の（Ａ）乃至（Ｅ）は、表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図１２は、第２ノードの電位変化を説明するための、模式的な回路図である。 図１３は、図４に示す水平走査期間Ｈ_mにおけるデータ線の電位、駆動トランジスタの状態、第２給電線の電位、第１ノードの電位、及び、第２ノードの電位の関係を説明するための模式図である。 図１４は、実施例２に係る表示装置の概念図である。 図１５は、実施例２に係る表示素子の駆動のタイミングチャートの模式図である。 図１６は、駆動回路を含む表示素子の等価回路図である。 図１７は、駆動回路を含む表示素子の等価回路図である。 図１８は、駆動回路を含む表示素子の等価回路図である。

以下、図面を参照して、実施例に基づき本発明を説明する。尚、説明は以下の順序で行う。
１．本発明に係る表示素子の駆動方法及び表示装置の駆動方法についてのより詳しい説明
２．各実施例において用いられる表示素子及び表示装置の概要の説明
３．実施例１ （２Ｔｒ／１Ｃ駆動回路の態様）
４．実施例２ （２Ｔｒ／１Ｃ駆動回路の態様）

〈本発明に係る表示素子の駆動方法及び表示装置の駆動方法についてのより詳しい説明〉
本発明に係る表示素子の駆動方法、本発明の第１の態様に係る表示装置の駆動方法、及び、本発明の第２の態様に係る表示装置の駆動方法（以下、これらを総称して、単に、本発明と呼ぶ場合がある）にあっては、第１基準電圧の値及び第２基準電圧の値は、基本的には、表示素子や表示装置の設計に応じて決定すればよい。表示装置の設計の観点からは、第１基準電圧及び第２基準電圧は、各表示素子において共通である固定された電圧とすることが好ましい。この場合において、第１基準電圧をＶ_Cat-H、第２基準電圧をＶ_Cat-Lと表し、映像信号が取り得る最大値をＶ_{Sig_Max}、映像信号が取り得る最小値をＶ_{Sig_Min}と表し、第１ノードと第２ノードとの間の容量値をｃ_Aと表し、第２ノードと第２給電線との間の容量値をｃ_Bと表し、閾値電圧キャンセル処理において第１ノードの電位を保った状態とするために第１ノードに印加する電圧をＶ_Ofsと表すとき、
Ｖ_Cat-H−Ｖ_Cat-L＝（（Ｖ_{Sig_Max}＋Ｖ_{Sig_Min}）／２−Ｖ_Ofs）・ｃ_A／ｃ_B
である構成とすることができる。

尚、容量値ｃ_Aや容量値ｃ_Bの値が、表示素子や表示装置の動作に応じて変動する場合には、閾値電圧キャンセル処理が終了した状態における容量値ｃ_A及び容量値ｃ_Bを用いればよい。

上述した好ましい構成を含む本発明にあっては、第１ノードと第２ノードとの間の電位差が駆動トランジスタの閾値電圧を超え、且つ、第２ノードと発光部に備えられたカソード電極との間の電位差が発光部の閾値電圧を超えないように、第１ノードの電位及び第２ノードの電位を初期化する前処理を行い、
次いで、前記閾値電圧キャンセル処理を行い、
その後、前記書込み処理を行い、
次いで、走査線からの走査信号により書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とし、第１給電線から所定の駆動電圧が駆動トランジスタの一方のソース／ドレイン領域に印加されている状態で、駆動トランジスタを介して第１ノードと第２ノードとの間の電位差の値に応じた電流を発光部に流すことによって発光部を駆動する構成とすることができる。

上述した各種の好ましい構成を含む本発明にあっては、発光素子を構成する発光部として、電流を流すことにより発光する電流駆動型の発光部を広く用いることができる。発光部として、有機エレクトロルミネッセンス発光部、無機エレクトロルミネッセンス発光部、ＬＥＤ発光部、半導体レーザ発光部等を挙げることができる。これらの発光部は、周知の材料や方法を用いて構成することができる。カラー表示の平面表示装置を構成する観点からは、中でも、発光部は有機エレクトロルミネッセンス発光部から成る構成が好ましい。有機エレクトロルミネッセンス発光部は、所謂上面発光型であってもよいし、下面発光型であってもよい。

尚、本明細書における各種の式に示す条件は、式が数学的に厳密に成立する場合の他、式が実質的に成立する場合にも満たされる。換言すれば、式の成立に関し、表示素子や表示装置の設計上あるいは製造上生ずる種々のばらつきの存在は許容される。

本発明にあっては、閾値電圧キャンセル処理によって、第２ノードの電位が第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に達すると、駆動トランジスタはオフ状態となる。一方、第２ノードの電位が第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に至らない場合には、第１ノードと第２ノードとの間の電位差が駆動トランジスタの閾値電圧より大きく、駆動トランジスタはオフ状態とはならない。本発明の駆動方法にあっては、閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタがオフ状態となることを要しない。

尚、書込み処理は、閾値電圧キャンセル処理が終了した後直ちに行う構成であってもよいし、間をおいて行う構成であってもよい。また、書込み処理は、駆動トランジスタの一方のソース／ドレイン領域に所定の駆動電圧が印加された状態で行う態様であってもよいし、駆動トランジスタの一方のソース／ドレイン領域に所定の駆動電圧が印加されていない状態で行う態様であってもよい。前者の構成にあっては、書込み処理において、駆動トランジスタの特性に応じて駆動トランジスタの他方のソース／ドレイン領域の電位を変化させる移動度補正処理が併せて行われる。

表示装置は、所謂モノクロ表示の構成であってもよいし、カラー表示の構成であってもよい。例えば、１つの画素は複数の副画素から成る構成、具体的には、１つの画素は、赤色発光副画素、緑色発光副画素、青色発光副画素の３つの副画素から構成されている、カラー表示の構成とすることができる。更には、これらの３種の副画素に更に１種類あるいは複数種類の副画素を加えた１組（例えば、輝度向上のために白色光を発光する副画素を加えた１組、色再現範囲を拡大するために補色を発光する副画素を加えた１組、色再現範囲を拡大するためにイエローを発光する副画素を加えた１組、色再現範囲を拡大するためにイエロー及びシアンを発光する副画素を加えた１組）から構成することもできる。

表示装置の画素（ピクセル）の値として、ＶＧＡ（６４０，４８０）、Ｓ−ＶＧＡ（８００，６００）、ＸＧＡ（１０２４，７６８）、ＡＰＲＣ（１１５２，９００）、Ｓ−ＸＧＡ（１２８０，１０２４）、Ｕ−ＸＧＡ（１６００，１２００）、ＨＤ−ＴＶ（１９２０，１０８０）、Ｑ−ＸＧＡ（２０４８，１５３６）の他、（１９２０，１０３５）、（７２０，４８０）、（１２８０，９６０）等、画像表示用解像度の幾つかを例示することができるが、これらの値に限定するものではない。

表示素子及び表示装置にあっては、走査線、データ線、第１給電線や第２給電線等の各種の配線、発光部の構成、構造は、周知の構成、構造とすることができる。例えば、発光部を有機エレクトロルミネッセンス発光部から構成する場合には、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等から構成することができる。後述する電源部、走査回路、信号出力回路、カソード電圧制御回路等の各種の回路は、周知の回路素子等を用いて構成することができる。

駆動回路を構成するトランジスタとして、ｎチャネル型の薄膜トランジスタ（ＴＦＴ）を挙げることができる。駆動回路を構成するトランジスタは、エンハンスメント型であってもよいし、デプレッション型であってもよい。ｎチャネル型のトランジスタにあってはＬＤＤ構造（Lightly Doped Drain構造）が形成されていてもよい。場合によっては、ＬＤＤ構造は非対称に形成されていてもよい。例えば、駆動トランジスタに大きな電流が流れるのは表示素子の発光時であるので、発光時においてドレイン領域側となる一方のソース／ドレイン領域側にのみＬＤＤ構造を形成した構成とすることもできる。尚、例えば、書込みトランジスタ等にｐチャネル型の薄膜トランジスタを用いてもよい。

駆動回路を構成する容量部は、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層（絶縁層）から構成することができる。駆動回路を構成する上述したトランジスタ及び容量部は、或る平面内に形成され（例えば、支持体上に形成され）、発光部は、例えば、層間絶縁層を介して、駆動回路を構成するトランジスタ及び容量部の上方に形成されている。また、駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられたアノード電極に、例えば、コンタクトホールを介して接続されている。尚、半導体基板等にトランジスタを形成した構成であってもよい。

以下、図面を参照して、実施例に基づき本発明を説明するが、それに先立ち、各実施例において用いられる表示素子及び表示装置の概要を説明する。

〈各実施例において用いられる表示素子及び表示装置の概要〉
各実施例での使用に適した表示装置は、複数の画素を備えた表示装置である。１つの画素は複数の副画素（各実施例にあっては、３つの副画素である赤色発光副画素、緑色発光副画素、青色発光副画素）から構成されている。電流駆動型の発光部は有機エレクトロルミネッセンス発光部から成る。各副画素は、駆動回路１１と、この駆動回路１１に接続された発光部（発光部ＥＬＰ）とが積層された構造を有する表示素子１０から構成されている。

実施例１において用いられる表示装置の概念図を図１に示し、実施例２において用いられる表示装置の概念図を図１４に示す。

図２には、２トランジスタ／１容量部から基本的に構成された駆動回路（２Ｔｒ／１Ｃ駆動回路と呼ぶ場合がある）を示す。

図１に示すように、実施例１において用いられる表示装置は、
（１）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが電流駆動型の発光部ＥＬＰ、及び、駆動回路１１を備えている表示素子１０、
（２）第１の方向に延びるＭ本の走査線ＳＣＬ、
（３）第２の方向に延びるＮ本のデータ線ＤＴＬ、
（４）第１の方向に延びるＭ本の第１給電線ＰＳ１、並びに、
（５）第１の方向に延びるＭ本の第２給電線ＰＳ２、
を備えている。第１給電線ＰＳ１は、電源部１００に接続されている。データ線ＤＴＬは、信号出力回路１０２に接続されている。走査線ＳＣＬは、走査回路１０１に接続されている。第２給電線ＰＳ２は、カソード電圧制御回路１０３に接続されている。尚、図１及び図１４においては、３×３個の表示素子１０を図示しているが、これは、あくまでも例示に過ぎない。

図１４に示すように、実施例２において用いられる表示装置は、第２給電線ＰＳ２が共通の給電線である点を除く他は、実施例１において用いられる表示装置と同様の構成である。共通の第２給電線ＰＳ２は、カソード電圧制御回路１０３に接続されている。尚、図１４においては、便宜のため、Ｍ本の第２給電線ＰＳ２が互いに接続されて共通の第２給電線ＰＳ２を構成するとして記したが、これに限るものではない。例えば面状に形成された電極から共通の第２給電線が構成されていてもよい。

発光部ＥＬＰは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等から成る周知の構成、構造を有する。走査回路１０１、信号出力回路１０２、走査線ＳＣＬ、データ線ＤＴＬ、電源部１００の構成、構造は、周知の構成、構造とすることができる。

駆動回路１１の最小構成要素を説明する。駆動回路１１は、少なくとも、駆動トランジスタＴＲ_D、書込みトランジスタＴＲ_W、及び、容量部Ｃ₁から構成されている。駆動トランジスタＴＲ_Dは、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。また、書込みトランジスタＴＲ_Wも、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。尚、書込みトランジスタＴＲ_Wがｐチャネル型のＴＦＴから成る構成であってもよい。駆動回路１１が、更に別のトランジスタを備えていてもよい。

ここで、駆動トランジスタＴＲ_Dにおいては、
（Ａ−１）駆動トランジスタＴＲ_Dの一方のソース／ドレイン領域は、第１給電線ＰＳ１に接続されており、
（Ａ−２）駆動トランジスタＴＲ_Dの他方のソース／ドレイン領域は、発光部ＥＬＰに備えられたアノード電極に接続され、且つ、容量部Ｃ₁の一方の電極に接続されており、第２ノードＮＤ₂を構成し、
（Ａ−３）駆動トランジスタＴＲ_Dのゲート電極は、書込みトランジスタＴＲ_Wの他方のソース／ドレイン領域に接続され、且つ、容量部Ｃ₁の他方の電極に接続されており、第１ノードＮＤ₁を構成する。

より具体的には、図１及び図１４に示す表示装置において、第ｍ行（但し、ｍ＝１，２・・・，Ｍ）、第ｎ列目（但し、ｎ＝１，２・・・，Ｎ）の表示素子１０にあっては、駆動トランジスタＴＲ_Dの一方のソース／ドレイン領域は、第ｍ番目の第１給電線ＰＳ１_mに接続されている。

また、書込みトランジスタＴＲ_Wにおいては、
（Ｂ−１）書込みトランジスタＴＲ_Wの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されており、
（Ｂ−２）書込みトランジスタＴＲ_Wのゲート電極は、走査線ＳＣＬに接続されている。

より具体的には、図１及び図１４に示す表示装置において、第ｍ行、第ｎ列目の表示素子１０にあっては、書込みトランジスタＴＲ_Wの一方のソース／ドレイン領域は、第ｎ番目のデータ線ＤＴＬ_nに接続されている。書込みトランジスタＴＲ_Wのゲート電極は、第ｍ番目の走査線ＳＣＬ_mに接続されている。

また、発光部ＥＬＰにおいては、
（Ｃ−１）発光部ＥＬＰに備えられたカソード電極は、第２給電線ＰＳ２に接続されている。

より具体的には、図１に示す表示装置において、第ｍ行、第ｎ列目の表示素子１０にあっては、発光部ＥＬＰに備えられたカソード電極は、第ｍ番目の第２給電線ＰＳ２_mに接続されている。また、図１４に示す表示装置において、第ｍ行、第ｎ列目の表示素子１０にあっては、発光部ＥＬＰに備えられたカソード電極は、共通の第２給電線ＰＳ２に接続されている。尚、便宜のため、図１４に示す第ｍ行、第ｎ列目の表示素子１０に接続された共通の第２給電線ＰＳ２を、共通の第２給電線ＰＳ２_mと表す場合がある。

図３に表示装置の一部分の模式的な一部断面図を示す。駆動回路１１を構成するトランジスタＴＲ_D，ＴＲ_W及び容量部Ｃ₁は支持体２０上に形成され、発光部ＥＬＰは、例えば、層間絶縁層４０を介して、駆動回路１１を構成するトランジスタＴＲ_D，ＴＲ_W及び容量部Ｃ₁の上方に形成されている。また、駆動トランジスタＴＲ_Dの他方のソース／ドレイン領域は、発光部ＥＬＰに備えられたアノード電極に、コンタクトホールを介して接続されている。尚、図３においては、駆動トランジスタＴＲ_Dのみを図示する。その他のトランジスタは隠れて見えない。

より具体的には、駆動トランジスタＴＲ_Dは、ゲート電極３１、ゲート絶縁層３２、半導体層３３に設けられたソース／ドレイン領域３５，３５、及び、ソース／ドレイン領域３５，３５の間の半導体層３３の部分が該当するチャネル形成領域３４から構成されている。一方、容量部Ｃ₁は、他方の電極３６、ゲート絶縁層３２の延在部から構成された誘電体層、及び、一方の電極３７（第２ノードＮＤ₂に相当する）から成る。ゲート電極３１、ゲート絶縁層３２の一部、及び、容量部Ｃ₁を構成する他方の電極３６は、支持体２０上に形成されている。駆動トランジスタＴＲ_Dの一方のソース／ドレイン領域３５は配線３８に接続され、他方のソース／ドレイン領域３５は一方の電極３７に接続されている。駆動トランジスタＴＲ_D及び容量部Ｃ₁等は、層間絶縁層４０で覆われており、層間絶縁層４０上に、アノード電極５１、正孔輸送層、発光層、電子輸送層、及び、カソード電極５３から成る発光部ＥＬＰが設けられている。尚、図面においては、正孔輸送層、発光層、及び、電子輸送層を１層５２で表した。発光部ＥＬＰが設けられていない層間絶縁層４０の部分の上には、第２層間絶縁層５４が設けられ、第２層間絶縁層５４及びカソード電極５３上には透明な基板２１が配置されており、発光層にて発光した光は、基板２１を通過して、外部に出射される。尚、一方の電極３７（第２ノードＮＤ₂）とアノード電極５１とは、層間絶縁層４０に設けられたコンタクトホールによって接続されている。また、カソード電極５３は、第２層間絶縁層５４、層間絶縁層４０に設けられたコンタクトホール５６，５５を介して、ゲート絶縁層３２の延在部上に設けられた配線３９に接続されている。

図３等に示す表示装置の製造方法を説明する。先ず、支持体２０上に、走査線ＳＣＬ等の各種配線、容量部Ｃ₁を構成する電極、半導体層から成るトランジスタ、層間絶縁層、コンタクトホール等を、周知の方法により適宜形成する。次いで、周知の方法により成膜及びパターニングを行い、マトリクス状に配列された発光部ＥＬＰを形成する。そして、上記工程を経た支持体２０と基板２１を対向させ周囲を封止した後、外部の回路との結線を行い、表示装置を得ることができる。

各実施例における表示装置は、複数の表示素子１０（例えば、Ｎ×Ｍ＝１９２０×４８０）を備えている、カラー表示の表示装置である。各表示素子１０は副画素を構成すると共に、複数の副画素から成る群によって１画素を構成し、第１の方向、及び、第１の方向とは異なる第２の方向に、２次元マトリクス状に画素が配列されている。１画素は、走査線ＳＣＬの延びる方向に並んだ、赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、及び、青色を発光する青色発光副画素の３種類の副画素から構成されている。

表示装置は、（Ｎ／３）×Ｍ個の２次元マトリクス状に配列された画素から構成されている。各画素を構成する表示素子１０は線順次走査され、表示フレームレートをＦＲ（回／秒）とする。即ち、第ｍ行目に配列された（Ｎ／３）個の画素（Ｎ個の副画素）のそれぞれを構成する表示素子１０が同時に駆動される。換言すれば、１つの行を構成する各表示素子１０にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。尚、１つの行を構成する各画素について映像信号を書き込む処理は、全ての画素について同時に映像信号を書き込む処理（以下、単に、同時書込み処理と呼ぶ場合がある）であってもよいし、各画素毎に順次映像信号を書き込む処理（以下、単に、順次書込み処理と呼ぶ場合がある）であってもよい。いずれの書込み処理とするかは、表示装置の構成に応じて適宜選択すればよい。

上述したように、第１行目乃至第Ｍ行目の表示素子１０は線順次走査される。説明の便宜上、各行の表示素子１０を走査するために割り当てられた期間を水平走査期間と表す。後述する各実施例において、各水平走査期間には、信号出力回路１０２から第１ノード初期化電圧（後述するＶ_ofs）をデータ線ＤＴＬに印加する期間（以下、初期化期間と呼ぶ）、次いで、信号出力回路１０２から映像信号（後述するＶ_Sig）をデータ線ＤＴＬに印加する期間（以下、映像信号期間）とが存在する。

ここで、原則として、第ｍ行、第ｎ列目に位置する表示素子１０に関する駆動、動作を説明するが、係る表示素子１０を、以下、第（ｎ，ｍ）番目の表示素子１０あるいは第（ｎ，ｍ）番目の副画素と呼ぶ。そして、第ｍ行目に配列された各表示素子１０の水平走査期間（第ｍ番目の水平走査期間）が終了するまでに、各種の処理（後述する閾値電圧キャンセル処理、書込み処理、移動度補正処理）が行われる。尚、書込み処理や移動度補正処理は、第ｍ番目の水平走査期間内に行われる。一方、閾値電圧キャンセル処理やこれに伴う前処理は、第ｍ番目の水平走査期間より先行して行うことができる。

そして、上述した各種の処理が全て終了した後、第ｍ行目に配列された各表示素子１０を構成する発光部ＥＬＰを発光させる。尚、上述した各種の処理が全て終了した後、直ちに発光部ＥＬＰを発光させてもよいし、所定の期間（例えば、所定の行数分の水平走査期間）が経過した後に発光部ＥＬＰを発光させてもよい。この所定の期間は、表示装置の仕様や駆動回路の構成等に応じて、適宜設定することができる。尚、以下の説明においては、説明の便宜のため、各種の処理終了後、直ちに発光部ＥＬＰを発光させるものとする。そして、第ｍ行目に配列された各表示素子１０を構成する発光部ＥＬＰの発光状態は、第（ｍ＋ｍ’）行目に配列された各表示素子１０の水平走査期間の開始直前まで継続される。ここで、「ｍ’」は、表示装置の設計仕様によって決定される。即ち、或る表示フレームの第ｍ行目に配列された各表示素子１０を構成する発光部ＥＬＰの発光は、第（ｍ＋ｍ’−１）番目の水平走査期間まで継続される。一方、第（ｍ＋ｍ’）番目の水平走査期間の始期から、次の表示フレームにおける第ｍ番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第ｍ行目に配列された各表示素子１０を構成する発光部ＥＬＰは、原則として非発光状態を維持する。上述した非発光状態の期間（以下、単に、非発光期間と呼ぶ場合がある）を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。但し、各副画素（表示素子１０）の発光状態／非発光状態は、以上に説明した状態に限定するものではない。また、水平走査期間の時間長は、（１／ＦＲ）×（１／Ｍ）秒未満の時間長である。（ｍ＋ｍ’）の値がＭを超える場合、超えた分の水平走査期間は、次の表示フレームにおいて処理される。

１つのトランジスタの有する２つのソース／ドレイン領域において、「一方のソース／ドレイン領域」という用語を、電源側に接続されたソース／ドレイン領域といった意味において使用する場合がある。また、トランジスタがオン状態にあるとは、ソース／ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース／ドレイン領域から他方のソース／ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタがオフ状態にあるとは、ソース／ドレイン領域間にチャネルが形成されていない状態を意味する。また、或るトランジスタのソース／ドレイン領域が他のトランジスタのソース／ドレイン領域に接続されているとは、或るトランジスタのソース／ドレイン領域と他のトランジスタのソース／ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することができる。また、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。縦軸においても同様である。また、タイミングチャートにおける波形の形状も模式的なものである。

以下、実施例に基づき、本発明を説明する。

実施例１は、本発明の表示素子の駆動方法、及び、本発明の第１の態様に係る表示装置の駆動方法に関する。

図２に示すように、表示素子１０を構成する駆動回路１１は、書込みトランジスタＴＲ_W、駆動トランジスタＴＲ_Dの２つのトランジスタから構成され、更には、１つの容量部Ｃ₁から構成されている（２Ｔｒ／１Ｃ駆動回路）。以下、第（ｎ，ｍ）番目の表示素子１０の構成について説明する。

［駆動トランジスタＴＲ_D］
駆動トランジスタＴＲ_Dの一方のソース／ドレイン領域は、第ｍ番目の第１給電線ＰＳ１_mに接続されている。駆動トランジスタＴＲ_Dの一方のソース／ドレイン領域には、第ｍ番目の第１給電線ＰＳ１_mから、電源部１００の動作に基づいて所定の電圧が印加される。具体的には、電源部１００からは、後述する駆動電圧Ｖ_CC-H及び電圧Ｖ_CC-Lが供給される。一方、駆動トランジスタＴＲ_Dの他方のソース／ドレイン領域は、
［１］発光部ＥＬＰのアノード電極、及び、
［２］容量部Ｃ₁の一方の電極、
に接続されており、第２ノードＮＤ₂を構成する。また、駆動トランジスタＴＲ_Dのゲート電極は、
［１］書込みトランジスタＴＲ_Wの他方のソース／ドレイン領域、及び、
［２］容量部Ｃ₁の他方の電極、
に接続されており、第１ノードＮＤ₁を構成する。

ここで、駆動トランジスタＴＲ_Dは、表示素子１０の発光状態においては、飽和領域で動作するように電圧設定されており、以下の式（１）に従ってドレイン電流Ｉ_dsを流すように駆動される。表示素子１０の発光状態においては、駆動トランジスタＴＲ_Dの一方のソース／ドレイン領域はドレイン領域として働き、他方のソース／ドレイン領域はソース領域として働く。説明の便宜のため、以下の説明において、駆動トランジスタＴＲ_Dの一方のソース／ドレイン領域を単にドレイン領域と呼び、他方のソース／ドレイン領域を単にソース領域と呼ぶ場合がある。尚、
μ ：実効的な移動度
Ｌ ：チャネル長
Ｗ ：チャネル幅
Ｖ_gs：ゲート電極とソース領域との間の電位差
Ｖ_th：閾値電圧
Ｃ_ox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃ_ox
とする。

Ｉ_ds＝ｋ・μ・（Ｖ_gs−Ｖ_th）² （１）

このドレイン電流Ｉ_dsが表示素子１０の発光部ＥＬＰを流れることで、表示素子１０の発光部ＥＬＰが発光する。更には、このドレイン電流Ｉ_dsの値の大小によって、表示素子１０の発光部ＥＬＰにおける発光状態（輝度）が制御される。

［書込みトランジスタＴＲ_W］
書込みトランジスタＴＲ_Wの他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴＲ_Dのゲート電極に接続されている。一方、書込みトランジスタＴＲ_Wの一方のソース／ドレイン領域は、第ｎ番目のデータ線ＤＴＬ_nに接続されている。書込みトランジスタＴＲ_Wの一方のソース／ドレイン領域には、第ｎ番目のデータ線ＤＴＬ_nから、信号出力回路１０２の動作に基づいて所定の電圧が印加される。具体的には、信号出力回路１０２から、発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）Ｖ_Sigや、後述する第１ノード初期化電圧Ｖ_Ofsが供給される。書込みトランジスタＴＲ_Wのオン／オフ動作は、書込みトランジスタＴＲ_Wのゲート電極に接続された第ｍ番目の走査線ＳＣＬ_mからの走査信号、具体的には、走査回路１０１からの走査信号によって制御される。

［発光部ＥＬＰ］
発光部ＥＬＰのアノード電極は、上述のとおり、駆動トランジスタＴＲ_Dのソース領域に接続されている。一方、発光部ＥＬＰのカソード電極は、第ｍ番目の第２給電線ＰＳ２_mに接続されている。発光部ＥＬＰのカソード電極には、第ｍ番目の第２給電線ＰＳ２_mから、カソード電圧制御回路１０３の動作に基づいて所定の電圧が印加される。具体的には、カソード電圧制御回路１０３から、後述する第１基準電圧Ｖ_Cat-H及び第２基準電圧Ｖ_Cat-Lが供給される。発光部ＥＬＰの容量を符号Ｃ_ELで表す。また、発光部ＥＬＰの発光に必要とされる閾値電圧をＶ_th-ELとする。即ち、発光部ＥＬＰのアノード電極とカソード電極との間にＶ_th-EL以上の電圧が印加されると、発光部ＥＬＰは発光する。

次いで、実施例１の表示装置及びその駆動方法について説明する。

以下の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。

Ｖ_Sig ：発光部ＥＬＰにおける輝度を制御するための映像信号
・・・１ボルト（黒表示）〜７ボルト（白表示）
Ｖ_CC-H ：発光部ＥＬＰに電流を流すための駆動電圧
・・・２０ボルト
Ｖ_CC-L ：第２ノード初期化電圧
・・・−１０ボルト
Ｖ_Ofs ：駆動トランジスタＴＲ_Dのゲート電極の電位（第１ノードＮＤ₁の電位）を初期
化するための第１ノード初期化電圧
・・・０ボルト
Ｖ_th ：駆動トランジスタＴＲ_Dの閾値電圧
・・・３ボルト
Ｖ_Cat-H ：第１基準電圧
・・・０ボルト
Ｖ_Cat-L ：第２基準電圧
・・・−１ボルト
Ｖ_th-EL：発光部ＥＬＰの閾値電圧
・・・３ボルト

各実施例における表示素子及び表示装置の駆動方法（以下、単に、駆動方法と略称する）は、
（ａ）第１ノードＮＤ₁と第２ノードＮＤ₂との間の電位差が駆動トランジスタＴＲ_Dの閾値電圧Ｖ_thを超え、且つ、第２ノードＮＤ₂と発光部ＥＬＰに備えられたカソード電極との間の電位差が発光部ＥＬＰの閾値電圧Ｖ_th-ELを超えないように、第１ノードＮＤ₁の電位及び第２ノードＮＤ₂の電位を初期化する前処理を行い、
（ｂ）次いで、前記閾値電圧キャンセル処理を行い、
（ｃ）その後、前記書込み処理を行い、
（ｄ）次いで、走査線ＳＣＬからの走査信号により書込みトランジスタＴＲ_Wをオフ状態とすることにより第１ノードＮＤ₁を浮遊状態とし、第１給電線ＰＳ１_mから所定の駆動電圧Ｖ_CC-Hが駆動トランジスタＴＲ_Dの一方のソース／ドレイン領域に印加されている状態で、駆動トランジスタＴＲ_Dを介して第１ノードＮＤ₁と第２ノードＮＤ₂との間の電位差の値に応じた電流を発光部ＥＬＰに流すことによって発光部ＥＬＰを駆動する、
工程を備えている。

そして、各実施例における駆動方法にあっては、発光部ＥＬＰに備えられたカソード電極に第２給電線ＰＳ２_mから第１基準電圧Ｖ_Cat-Hを印加した状態で前記閾値電圧キャンセル処理を行った後、該カソード電極に第２給電線ＰＳ２_mから第１基準電圧Ｖ_Cat-Hよりも低い第２基準電圧Ｖ_Cat-Lを印加した状態で前記書込み処理を行う。尚、後述するように、各実施例においては、閾値電圧キャンセル処理を複数の走査期間に亙り複数回行う。このような場合には、少なくとも書込み処理を行う直前の閾値電圧キャンセル処理が、発光部ＥＬＰに備えられたカソード電極に第２給電線ＰＳ２_mから第１基準電圧Ｖ_Cat-Hを印加した状態で完了していれば足りる。

先ず、発明の理解を助けるために、第２給電線ＰＳ２に一定の電圧が印加される参考例に係る表示装置を用いた駆動方法を、参考例の駆動方法として説明する。実施例１に係る表示素子１０の駆動のタイミングチャートを模式的に図４に示す。参考例に係る表示装置の概念図を図５に示し、参考例に係る表示素子１０の駆動のタイミングチャートを模式的に図６に示す。そして、参考例の動作における、表示素子１０の各トランジスタのオン／オフ状態等を模式的に図７の（Ａ）乃至（Ｆ）、及び、図８の（Ａ）乃至（Ｆ）に示す。

図５に示すように、参考例の表示装置にあっては、Ｍ本の第２給電線ＰＳ２が互いに接続されており、共通の第２給電線ＰＳ２を構成する。そして、共通の第２給電線ＰＳ２には一定の電圧が印加される。図５に示す例では、共通の第２給電線ＰＳ２は接地されており、その電圧（電位）はＶ_Cat（＝０ボルト）である。以上の点が相違する他、参考例の表示装置の構成は、図１に示す表示装置の構成と同様である。

図６、図７の（Ａ）乃至（Ｆ）、及び、図８の（Ａ）乃至（Ｆ）を参照して、参考例の駆動方法を説明する。参考例における駆動方法は、前記閾値電圧キャンセル処理及び前記書込み処理のいずれもが、発光部ＥＬＰに備えられたカソード電極に第２給電線ＰＳ２から一定の電圧Ｖ_Cat（＝０ボルト）を印加した状態で行われる点が、実施例と相違する。

［期間−ＴＰ（２）_-1］（図６、図７の（Ａ）参照）
この［期間−ＴＰ（２）_-1］は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第（ｎ，ｍ）番目の表示素子１０が発光状態にある期間である。即ち、第（ｎ，ｍ）番目の副画素を構成する表示素子１０における発光部ＥＬＰには、後述する式（５’）に基づくドレイン電流Ｉ’_dsが流れており、第（ｎ，ｍ）番目の副画素を構成する表示素子１０の輝度は、係るドレイン電流Ｉ’_dsに対応した値である。ここで、書込みトランジスタＴＲ_Wはオフ状態であり、駆動トランジスタＴＲ_Dはオン状態である。第（ｎ，ｍ）番目の表示素子１０の発光状態は、第（ｍ＋ｍ’）行目に配列された表示素子１０の水平走査期間の開始直前まで継続される。

尚、各水平走査期間に対応して、データ線ＤＴＬ_nには、第１ノード初期化電圧Ｖ_Ofsと映像信号Ｖ_Sigが印加される。しかしながら、書込みトランジスタＴＲ_Wはオフ状態であるので、［期間−ＴＰ（２）_-1］においてデータ線ＤＴＬ_nの電位（電圧）が変化しても、第１ノードＮＤ₁と第２ノードＮＤ₂の電位は変化しない（実際には、寄生容量等の静電結合による電位変化が生じ得るが、通常、これらは無視することができる）。後述する［期間−ＴＰ（２）₀］においても同様である。

図６に示す［期間−ＴＰ（２）₀］〜［期間−ＴＰ（２）_6A］は、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる直前までの動作期間である。そして、［期間−ＴＰ（２）₀］〜［期間−ＴＰ（２）_6B］において、第（ｎ，ｍ）番目の表示素子１０は原則として非発光状態にある。図６に示すように、［期間−ＴＰ（２）₅］及び［期間−ＴＰ（２）_6A］の他、［期間−ＴＰ（２）_6B］及び［期間−ＴＰ（２）_6C］は第ｍ番目の水平走査期間Ｈ_mに包含される。

参考例及び後述する各実施例においては、上述した工程（ｂ）、即ち、閾値電圧キャンセル処理を複数の走査期間、より具体的には、第（ｍ−２）番目の水平走査期間Ｈ_m-2乃至第ｍ番目の水平走査期間Ｈ_mに亙って行うとして説明するが、これに限るものではない。

説明の便宜のため、［期間−ＴＰ（２）_1A］の始期は、第（ｍ−２）番目の水平走査期間Ｈ_m-2における初期化期間（図６において、データ線ＤＴＬ_nの電位がＶ_Ofsである期間であり、他の水平走査期間においても同様）の始期に一致するとする。同様に、［期間−ＴＰ（２）_1B］の終期は、水平走査期間Ｈ_m-2における初期化期間の終期に一致するとする。また、［期間−ＴＰ（２）₂］の始期は、水平走査期間Ｈ_m-2における映像信号期間（図６において、データ線ＤＴＬ_nの電位が映像信号Ｖ_Sigである期間であり、他の水平走査期間においても同様）の始期に一致するとする。

以下、［期間−ＴＰ（２）₀］〜［期間−ＴＰ（２）₇］の各期間について説明する。尚、［期間−ＴＰ（２）_1B］の始期や、［期間−ＴＰ（２）_6A］〜［期間−ＴＰ（２）_6C］の各期間の長さは、表示素子や表示装置の設計に応じて適宜設定すればよい。

［期間−ＴＰ（２）₀］（図６、図７の（Ｂ）参照）
この［期間−ＴＰ（２）₀］は、例えば、前の表示フレームから現表示フレームにおける動作である。即ち、この［期間−ＴＰ（２）₀］は、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間Ｈ_m+m'の始期から、現表示フレームにおける第（ｍ−３）番目の水平走査期間までの期間である。そして、この［期間−ＴＰ（２）₀］において、第（ｎ，ｍ）番目の表示素子１０は、原則として非発光状態にある。［期間−ＴＰ（２）₀］の始期において、電源部１００から第１給電線ＰＳ１_mに供給される電圧が駆動電圧Ｖ_CC-Hから第２ノード初期化電圧Ｖ_CC-Lに切り替えられる。その結果、第２ノードＮＤ₂の電位はＶ_CC-Lまで低下し、発光部ＥＬＰのアノード電極とカソード電極との間に逆方向電圧が印加され、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ₂の電位低下に倣うように、浮遊状態の第１ノードＮＤ₁（駆動トランジスタＴＲ_Dのゲート電極）の電位も低下する。

［期間−ＴＰ（２）_1A］（図６、図７の（Ｃ）参照）
そして、現表示フレームにおける第（ｍ−２）番目の水平走査期間Ｈ_m-2が開始する。この［期間−ＴＰ（２）_1A］において、上記の工程（ａ）、即ち、前処理を行う。

上述したように、各水平走査期間において、信号出力回路１０２からデータ線ＤＴＬ_nに、第１ノード初期化電圧Ｖ_Ofsを印加し、次いで、第１ノード初期化電圧Ｖ_Ofsに替えて映像信号Ｖ_Sigを印加する。より具体的には、現表示フレームにおける第（ｍ−２）番目の水平走査期間Ｈ_m-2に対応して、データ線ＤＴＬ_nには、第１ノード初期化電圧Ｖ_Ofsが印加され、次いで、第１ノード初期化電圧Ｖ_Ofsに替えて第（ｎ，ｍ−２）番目の副画素に対応する映像信号（便宜のため、Ｖ_{Sig_m-2}と表す。他の映像信号においても同様である。）が印加される。他の水平走査期間においても同様である。図６においては記載を省略したが、水平走査期間Ｈ_m-2，Ｈ_m-1，Ｈ_m，Ｈ_m+1，Ｈ_m+m'-1，Ｈ_m+m'以外の各水平走査期間においても、データ線ＤＴＬ_nには第１ノード初期化電圧Ｖ_Ofsと映像信号Ｖ_Sigとが印加される。

具体的には、［期間−ＴＰ（２）_1A］の開始時、走査線ＳＣＬ_mをハイレベルとすることによって、書込みトランジスタＴＲ_Wをオン状態とする。信号出力回路１０２からデータ線ＤＴＬ_nに印加される電圧はＶ_Ofsである。（初期化期間）。その結果、第１ノードＮＤ₁の電位は、Ｖ_Ofs（０ボルト）となる。電源部１００の動作に基づき、第１給電線ＰＳ１_mから第２ノード初期化電圧Ｖ_CC-Lを第２ノードＮＤ₂に印加しているので、第２ノードＮＤ₂の電位はＶ_CC-L（−１０ボルト）を保持する。

第１ノードＮＤ₁と第２ノードＮＤ₂との間の電位差は１０ボルトであり、駆動トランジスタＴＲ_Dの閾値電圧Ｖ_thは３ボルトであるので、駆動トランジスタＴＲ_Dはオン状態である。尚、第２ノードＮＤ₂と発光部ＥＬＰに備えられたカソード電極との間の電位差は−１０ボルトであり、発光部ＥＬＰの閾値電圧Ｖ_th-ELを超えない。これにより、第１ノードＮＤ₁の電位及び第２ノードＮＤ₂の電位を初期化する前処理が完了する。

前処理を行うにあたり、データ線ＤＴＬ_nに印加される電圧が第１ノード初期化電圧Ｖ_Ofsに切り替わるのを待って書込みトランジスタＴＲ_Wをオン状態とする構成とすることができる。あるいは又、前処理が行われる水平走査期間の始期よりも先行して走査線からの信号により書込みトランジスタＴＲ_Wをオン状態とする構成とすることもできる。後者の構成によれば、データ線ＤＴＬ_nに第１ノード初期化電圧Ｖ_Ofsが印加されると直ちに第１ノードＮＤ₁の電位が初期化される。データ線ＤＴＬ_nに印加される電圧が第１ノード初期化電圧Ｖ_Ofsに切り替わるのを待って書込みトランジスタＴＲ_Wをオン状態とする前者の構成にあっては、切り替えを待つ時間も含めて前処理に時間を配分しなければならない。一方、後者の構成においては、切り替えを待つ時間が不要であり、前処理をより短い時間で行うことができる。

次いで、［期間−ＴＰ（２）_1B］〜［期間−ＴＰ（２）₅］に亙って、上記の工程（ｂ）、即ち閾値電圧キャンセル処理を行う。具体的には、［期間−ＴＰ（２）_1B］において第１回目の閾値電圧キャンセル処理を行い、［期間−ＴＰ（２）₃］において第２回目の閾値電圧キャンセル処理を行い、［期間−ＴＰ（２）₅］において第３回目の閾値電圧キャンセル処理を行う。

［期間−ＴＰ（２）_1B］（図６、図７の（Ｄ）参照）
即ち、書込みトランジスタＴＲ_Wのオン状態を維持したまま、電源部１００から第１給電線ＰＳ１_mに供給される電圧を、電圧Ｖ_CC-Lから駆動電圧Ｖ_CC-Hに切り替える。その結果、第１ノードＮＤ₁の電位は変化しないが（Ｖ_Ofs＝０ボルトを維持）、第１ノードＮＤ₁の電位から駆動トランジスタＴＲ_Dの閾値電圧Ｖ_thを減じた電位に向かって、第２ノードＮＤ₂の電位は変化する。即ち、第２ノードＮＤ₂の電位が上昇する。

この［期間−ＴＰ（２）_1B］が充分長ければ、駆動トランジスタＴＲ_Dのゲート電極と他方のソース／ドレイン領域との間の電位差がＶ_thに達し、駆動トランジスタＴＲ_Dはオフ状態となる。即ち、第２ノードＮＤ₂の電位が（Ｖ_Ofs−Ｖ_th）に近づき、最終的に（Ｖ_Ofs−Ｖ_th）となる。しかしながら、図６に示す例では、［期間−ＴＰ（２）_1B］の長さは、第２ノードＮＤ₂の電位を充分変化させるには足りない長さであり、［期間−ＴＰ（２）_1B］の終期において、第２ノードＮＤ₂の電位は、Ｖ_CC-L＜Ｖ₁＜（Ｖ_Ofs−Ｖ_th）という関係を満たす或る電位Ｖ₁に達する。

［期間−ＴＰ（２）₂］（図６、図７の（Ｅ）参照）
［期間−ＴＰ（２）₂］の始期において、データ線ＤＴＬ_nの電圧が第１ノード初期化電圧Ｖ_Ofsから映像信号Ｖ_{Sig_m-2}に切り替わる。第１ノードＮＤ₁に映像信号Ｖ_{Sig_m-2}が印加されないように、この［期間−ＴＰ（２）₂］の始期において、走査線ＳＣＬ_mからの信号により書込みトランジスタＴＲ_Wをオフ状態とする。その結果、第１ノードＮＤ₁は浮遊状態となる。

電源部１００から駆動トランジスタＴＲ_Dの一方のソース／ドレイン領域に駆動電圧Ｖ_CC-Hが印加されているので、第２ノードＮＤ₂の電位は、電位Ｖ₁から或る電位Ｖ₂に上昇する。一方、駆動トランジスタＴＲ_Dのゲート電極は浮遊状態であり、容量部Ｃ₁が存在するが故に、ブートストラップ動作が駆動トランジスタＴＲ_Dのゲート電極に生ずる。従って、第１ノードＮＤ₁の電位は、第２ノードＮＤ₂の電位変化に倣って上昇する。

［期間−ＴＰ（２）₃］（図６、図７の（Ｆ）参照）
［期間−ＴＰ（２）₃］の始期において、データ線ＤＴＬ_nの電圧が映像信号Ｖ_{Sig_m-2}から第１ノード初期化電圧Ｖ_Ofsに切り替わる。この［期間−ＴＰ（２）₃］の始期において、走査線ＳＣＬ_mからの信号により書込みトランジスタＴＲ_Wをオン状態とする。その結果、第１ノードＮＤ₁の電位はＶ_Ofsとなる。電源部１００から駆動トランジスタＴＲ_Dの一方のソース／ドレイン領域に駆動電圧Ｖ_CC-Hが印加されている。その結果、第１ノードＮＤ₁の電位から駆動トランジスタＴＲ_Dの閾値電圧Ｖ_thを減じた電位に向かって、第２ノードＮＤ₂の電位は変化する。即ち、第２ノードＮＤ₂の電位は、電位Ｖ₂から或る電位Ｖ₃に上昇する。

［期間−ＴＰ（２）₄］（図６、図８の（Ａ）参照）
［期間−ＴＰ（２）₄］の始期において、データ線ＤＴＬ_nの電圧が第１ノード初期化電圧Ｖ_Ofsから映像信号Ｖ_{Sig_m-1}に切り替わる。第１ノードＮＤ₁に映像信号Ｖ_{Sig_m-1}が印加されないように、この［期間−ＴＰ（２）₄］の始期において、走査線ＳＣＬ_mからの信号により書込みトランジスタＴＲ_Wをオフ状態とする。その結果、第１ノードＮＤ₁は浮遊状態となる。

電源部１００から駆動トランジスタＴＲ_Dの一方のソース／ドレイン領域に駆動電圧Ｖ_CC-Hが印加されているので、第２ノードＮＤ₂の電位は、電位Ｖ₃から或る電位Ｖ₄に上昇する。一方、駆動トランジスタＴＲ_Dのゲート電極は浮遊状態であり、容量部Ｃ₁が存在するが故に、ブートストラップ動作が駆動トランジスタＴＲ_Dのゲート電極に生ずる。従って、第１ノードＮＤ₁の電位は、第２ノードＮＤ₂の電位変化に倣って上昇する。

［期間−ＴＰ（２）₅］における動作の前提として、［期間−ＴＰ（２）₅］の始期において、第２ノードＮＤ₂の電位Ｖ₄が（Ｖ_Ofs−Ｖ_th）よりも低いことが必要となる。［期間−ＴＰ（２）_1B］の始期から［期間−ＴＰ（２）₅］の始期までの長さは、Ｖ₄＜（Ｖ_Ofs-L−Ｖ_th）の条件を満たすように決定されている。

［期間−ＴＰ（２）₅］（図６、図８の（Ｂ）参照）
この［期間−ＴＰ（２）₅］の動作は、基本的には［期間−ＴＰ（２）₃］で説明したと同様である。この［期間−ＴＰ（２）₅］の始期において、データ線ＤＴＬ_nの電圧が映像信号Ｖ_{Sig_m-1}から第１ノード初期化電圧Ｖ_Ofsに切り替わる。この［期間−ＴＰ（２）₅］の始期において、走査線ＳＣＬ_mからの信号により書込みトランジスタＴＲ_Wをオン状態とする。

第１ノードＮＤ₁は、書込みトランジスタＴＲ_Wを介してデータ線ＤＴＬ_nから第１ノード初期化電圧Ｖ_Ofsを印加した状態となる。また、電源部１００から駆動トランジスタＴＲ_Dの一方のソース／ドレイン領域に駆動電圧Ｖ_CC-Hが印加されているので、［期間−ＴＰ（２）₃］において説明したと同様に、第２ノードＮＤ₂の電位は、第１ノードＮＤ₁の電位から駆動トランジスタＴＲ_Dの閾値電圧Ｖ_thを減じた電位に向かって変化する。そして、駆動トランジスタＴＲ_Dのゲート電極と他方のソース／ドレイン領域との間の電位差がＶ_thに達すると、駆動トランジスタＴＲ_Dがオフ状態となる。この状態にあっては、第２ノードＮＤ₂の電位は、概ね（Ｖ_Ofs−Ｖ_th）である。ここで、以下の式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。

（Ｖ_Ofs−Ｖ_th）＜（Ｖ_th-EL＋Ｖ_Cat） （２）

この［期間−ＴＰ（２）₅］にあっては、第２ノードＮＤ₂の電位は、最終的に、（Ｖ_Ofs−Ｖ_th）となる。即ち、駆動トランジスタＴＲ_Dの閾値電圧Ｖ_th、及び、駆動トランジスタＴＲ_Dのゲート電極の電位を初期化するための電圧Ｖ_Ofsのみに依存して、第２ノードＮＤ₂の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖ_th-ELとは無関係である。

［期間−ＴＰ（２）_6A］（図６、図８の（Ｃ）参照）
この［期間−ＴＰ（２）_6A］の始期において、走査線ＳＣＬ_mからの走査信号により書込みトランジスタＴＲ_Wをオフ状態とする。また、データ線ＤＴＬ_nに印加される電圧が、第１ノード初期化電圧Ｖ_Ofsから映像信号Ｖ_{Sig_m}に切り替わる（映像信号期間）。閾値電圧キャンセル処理において駆動トランジスタＴＲ_Dがオフ状態に達しているとすれば、実質上、第１ノードＮＤ₁と第２ノードＮＤ₂の電位は変化しない。尚、［期間−ＴＰ（２）₅］で行う閾値電圧キャンセル処理において駆動トランジスタＴＲ_Dがオフ状態に達していない場合には、［期間−ＴＰ（２）_6A］においてブートストラップ動作が生じ、第１ノードＮＤ₁と第２ノードＮＤ₂の電位は多少上昇する。

［期間−ＴＰ（２）_6B］（図６、図８の（Ｄ）参照）
この期間内に、上記の工程（ｃ）、即ち、書込み処理を行う。走査線ＳＣＬ_mからの走査信号により書込みトランジスタＴＲ_Wをオン状態とする。そして、書込みトランジスタＴＲ_Wを介して、データ線ＤＴＬ_nから映像信号Ｖ_{Sig_m}を第１ノードＮＤ₁に印加する。その結果、第１ノードＮＤ₁の電位はＶ_{Sig_m}へと上昇する。駆動トランジスタＴＲ_Dはオン状態である。尚、場合によっては、［期間−ＴＰ（２）_6A］において書込みトランジスタＴＲ_Wのオン状態を保った構成とすることもできる。この構成にあっては、［期間−ＴＰ（２）_6A］においてデータ線ＤＴＬ_nの電圧が第１ノード初期化電圧Ｖ_Ofsから映像信号Ｖ_{Sig_m}に切り替わると直ちに書込み処理が開始される。後述する実施例においても同様である。

ここで、容量部Ｃ₁の値を値ｃ₁とし、発光部ＥＬＰの容量Ｃ_ELの値を値ｃ_ELとする。そして、駆動トランジスタＴＲ_Dのゲート電極と他方のソース／ドレイン領域との間の寄生容量の値をｃ_gsとする。第１ノードＮＤ₁と第２ノードＮＤ₂との間の容量値を符号ｃ_Aで表せば、ｃ_A＝ｃ₁＋ｃ_gsである。また、第２ノードＮＤ₂と第２給電線ＰＳ２との間の容量値を符号ｃ_Bと表せば、ｃ_B＝ｃ_ELである。尚、発光部ＥＬＰの両端に、追加の容量部が並列に接続されている構成であってもよいが、その場合には、ｃ_Bには更に追加の容量部の容量値が加算される。

駆動トランジスタＴＲ_Dのゲート電極の電位がＶ_OfsからＶ_{Sig_m}（＞Ｖ_Ofs）に変化したとき、第１ノードＮＤ₁と第２ノードＮＤ₂との間の電位は変化する。即ち、駆動トランジスタＴＲ_Dのゲート電極の電位（＝第１ノードＮＤ₁の電位）の変化分（Ｖ_{Sig_m}−Ｖ_Ofs）に基づく電荷が、第１ノードＮＤ₁と第２ノードＮＤ₂との間の容量値と、第２ノードＮＤ₂と第２給電線ＰＳ２との間の容量値に応じて、振り分けられる。然るに、値ｃ_b（＝ｃ_EL）が、値ｃ_A（＝ｃ₁＋ｃ_gs）と比較して充分に大きな値であれば、第２ノードＮＤ₂の電位の変化は小さい。そして、一般に、発光部ＥＬＰの容量Ｃ_ELの値ｃ_ELは、容量部Ｃ₁の値ｃ₁及び駆動トランジスタＴＲ_Dの寄生容量の値ｃ_gsよりも大きい。便宜のため、以下、第１ノードＮＤ₁の電位変化により生ずる第２ノードＮＤ₂の電位変化は考慮せずに説明を行う。尚、図６に示した駆動のタイミングチャートにおいては、［期間−ＴＰ（２）_6B］を除き、第１ノードＮＤ₁の電位変化により生ずる第２ノードＮＤ₂の電位変化を考慮せずに示した。図４においても同様である。また、後程参照する図１０、図１３、図１５においても同様である。

上述した書込み処理にあっては、駆動トランジスタＴＲ_Dの一方のソース／ドレイン領域には電源部１００から駆動電圧Ｖ_CC-Hが印加された状態で、駆動トランジスタＴＲ_Dのゲート電極に映像信号Ｖ_{Sig_m}が印加される。このため、図６に示すように、［期間−ＴＰ（２）_6B］において第２ノードＮＤ₂の電位が上昇する。この電位の上昇量（図６に示すΔＶ）については後述する。駆動トランジスタＴＲ_Dのゲート電極（第１ノードＮＤ₁）の電位をＶ_g、駆動トランジスタＴＲ_Dの他方のソース／ドレイン領域（第２ノードＮＤ₂）の電位をＶ_sとしたとき、上述した第２ノードＮＤ₂の電位の上昇を考慮しなければ、Ｖ_gの値、Ｖ_sの値は以下のとおりとなる。第１ノードＮＤ₁と第２ノードＮＤ₂の電位差、即ち、駆動トランジスタＴＲ_Dのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖ_gsは、以下の式（３）で表すことができる。

Ｖ_g ＝Ｖ_{Sig_m}
Ｖ_s ≒Ｖ_Ofs−Ｖ_th
Ｖ_gs≒Ｖ_{Sig_m}−（Ｖ_Ofs−Ｖ_th） （３）

即ち、駆動トランジスタＴＲ_Dに対する書込み処理において得られたＶ_gsは、発光部ＥＬＰにおける輝度を制御するための映像信号Ｖ_{Sig_m}、駆動トランジスタＴＲ_Dの閾値電圧Ｖ_th、及び、駆動トランジスタＴＲ_Dのゲート電極の電位を初期化するための電圧Ｖ_Ofsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖ_th-ELとは無関係である。

次いで、上述した［期間−ＴＰ（２）_6B］における第２ノードＮＤ₂の電位の上昇について説明する。上述した参考例の駆動方法にあっては、書込み処理において、駆動トランジスタＴＲ_Dの特性（例えば、移動度μの大小等）に応じて駆動トランジスタＴＲ_Dの他方のソース／ドレイン領域の電位（即ち、第２ノードＮＤ₂の電位）を上昇させる移動度補正処理が併せて行われる。

駆動トランジスタＴＲ_Dをポリシリコン薄膜トランジスタ等から作製した場合、トランジスタ間で移動度μにばらつきが生ずることは避け難い。従って、移動度μに差異がある複数の駆動トランジスタＴＲ_Dのゲート電極に同じ値の映像信号Ｖ_Sigを印加したとしても、移動度μの大きい駆動トランジスタＴＲ_Dを流れるドレイン電流Ｉ_dsと、移動度μの小さい駆動トランジスタＴＲ_Dを流れるドレイン電流Ｉ_dsとの間に、差異が生じてしまう。そして、このような差異が生ずると、表示装置の画面の均一性（ユニフォーミティ）が損なわれてしまう。

上述した駆動方法にあっては、駆動トランジスタＴＲ_Dの一方のソース／ドレイン領域には電源部１００から駆動電圧Ｖ_CC-Hが印加された状態で、駆動トランジスタＴＲ_Dのゲート電極に映像信号Ｖ_{Sig_m}が印加される。このため、図６に示すように、［期間−ＴＰ（２）_6B］において第２ノードＮＤ₂の電位が上昇する。駆動トランジスタＴＲ_Dの移動度μの値が大きい場合、駆動トランジスタＴＲ_Dの他方のソース／ドレイン領域における電位（即ち、第２ノードＮＤ₂の電位）の上昇量ΔＶ（電位補正値）は大きくなる。逆に、駆動トランジスタＴＲ_Dの移動度μの値が小さい場合、駆動トランジスタＴＲ_Dの他方のソース／ドレイン領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、駆動トランジスタＴＲ_Dのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖ_gsは、式（３）から以下の式（４）のように変形される。

Ｖ_gs≒Ｖ_{Sig_m}−（Ｖ_Ofs−Ｖ_th）−ΔＶ （４）

尚、書込み処理を実行するための所定の時間（図６においては、［期間−ＴＰ（２）_6B］の全時間（ｔ₀）は、表示素子や表示装置の設計に応じて決定すればよい。また、このときの駆動トランジスタＴＲ_Dの他方のソース／ドレイン領域における電位（Ｖ_Ofs−Ｖ_th＋ΔＶ）が以下の式（２’）を満足するように、［期間−ＴＰ（２）_6B］の全時間ｔ₀は決定されているとする。［期間−ＴＰ（２）_6B］において、発光部ＥＬＰが発光することはない。この移動度補正処理によって、係数ｋ（≡（１／２）・（Ｗ／Ｌ）・Ｃ_ox）のばらつきの補正も同時に行われる。

（Ｖ_Ofs−Ｖ_th＋ΔＶ）＜（Ｖ_th-EL＋Ｖ_Cat） （２’）

［期間−ＴＰ（２）_6C］（図６、及び、図８の（Ｅ）参照）
以上の操作によって、工程（ａ）乃至工程（ｃ）が完了する。その後、この［期間−ＴＰ（２）_6C］以降において、上記の工程（ｄ）を行う。即ち、駆動トランジスタＴＲ_Dの一方のソース／ドレイン領域に電源部１００から駆動電圧Ｖ_CC-Hが印加された状態を維持した状態で、走査回路１０１の動作に基づき走査線ＳＣＬ_mをローレベルとし、書込みトランジスタＴＲ_Wをオフ状態とし、第１ノードＮＤ₁、即ち、駆動トランジスタＴＲ_Dのゲート電極を浮遊状態とする。従って、以上の結果として、第２ノードＮＤ₂の電位は上昇する。

ここで、上述したとおり、駆動トランジスタＴＲ_Dのゲート電極は浮遊状態にあり、しかも、容量部Ｃ₁が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴＲ_Dのゲート電極に生じ、第１ノードＮＤ₁の電位も上昇する。その結果、駆動トランジスタＴＲ_Dのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖ_gsは、式（４）の値を保持する。

また、第２ノードＮＤ₂の電位が上昇し、（Ｖ_th-EL＋Ｖ_Cat）を超えるので、発光部ＥＬＰは発光を開始する（図８の（Ｆ）参照）。このとき、発光部ＥＬＰを流れる電流は、駆動トランジスタＴＲ_Dのドレイン領域からソース領域へと流れるドレイン電流Ｉ_dsであるので、式（１）で表すことができる。ここで、式（１）と式（４）から、式（１）は、以下の式（５）にように変形することができる。

Ｉ_ds＝ｋ・μ・（Ｖ_{Sig_m}−Ｖ_Ofs−ΔＶ）² （５）

従って、発光部ＥＬＰを流れる電流Ｉ_dsは、例えば、Ｖ_Ofsを０ボルトに設定したとした場合、発光部ＥＬＰにおける輝度を制御するための映像信号Ｖ_{Sig_m}の値から、駆動トランジスタＴＲ_Dの移動度μに起因した電位補正値ΔＶの値を減じた値の２乗に比例する。云い換えれば、発光部ＥＬＰを流れる電流Ｉ_dsは、発光部ＥＬＰの閾値電圧Ｖ_th-EL、及び、駆動トランジスタＴＲ_Dの閾値電圧Ｖ_thには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖ_th-ELの影響、及び、駆動トランジスタＴＲ_Dの閾値電圧Ｖ_thの影響を受けない。そして、第（ｎ，ｍ）番目の表示素子１０の輝度は、係る電流Ｉ_dsに対応した値である。

しかも、移動度μの大きな駆動トランジスタＴＲ_Dほど電位補正値ΔＶが大きくなるので、式（４）の左辺のＶ_gsの値が小さくなる。従って、式（５）において、移動度μの値が大きくとも、（Ｖ_{Sig_m}−Ｖ_Ofs−ΔＶ）²の値が小さくなる結果、駆動トランジスタＴＲ_Dの移動度μのばらつき（更には、ｋのばらつき）に起因するドレイン電流Ｉ_dsのばらつきを補正することができる。これにより、移動度μのばらつき（更には、ｋのばらつき）に起因する発光部ＥＬＰの輝度のばらつきを補正することができる。

そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この第（ｍ＋ｍ’−１）番目の水平走査期間の終期は、［期間−ＴＰ（２）_-1］の終期に相当する。ここで、「ｍ’」は、１＜ｍ’＜Ｍの関係を満たし、表示装置において所定の値である。換言すれば、発光部ＥＬＰは、［期間−ＴＰ（２）₅］の始期から第（ｍ＋ｍ’）番目の水平走査期間Ｈ_m+m'の直前まで駆動され、この期間が発光期間となる。

参考例に係る駆動方法の動作について説明した。［期間−ＴＰ（２）_6A］と［期間−ＴＰ（２）_6B］とで、第１ノードＮＤ₁の電位変化は、（Ｖ_{Sig_m}−Ｖ_Ofs）である。上述の説明においては、第１ノードＮＤ₁の電位変化により生ずる第２ノードＮＤ₂の電位変化を考慮しなかった。実際には、図９に示すように、第２ノードＮＤ₂には、以下の式（６）で与えられる電位変化ΔＶ_Aが生ずる。

ΔＶ_A＝（Ｖ_{Sig_m}−Ｖ_Ofs）・ｃ_A／（ｃ_A＋ｃ_B） （６）

これにより、図１０に示すように、第１ノードＮＤ₁と第２ノードＮＤ₂との間の電位差が減少する。結局、上述の式（５）は以下のように変形される。

Ｉ_ds＝ｋ・μ・（α・（Ｖ_{Sig_m}−Ｖ_Ofs）−ΔＶ）² （５’）
但し、α＝１−ｃ_A／（ｃ_A＋ｃ_B）

表示素子の仕様にもよるが、ｃ_A／（ｃ_A＋ｃ_B）の値は０．１乃至０．４程度の値を取り得る。従って、［期間−ＴＰ（２）_6C］以降において発光部ＥＬＰに流れる電流が減少するので、発光部ＥＬＰの輝度も低下する。この輝度低下を補填するように、予め映像信号Ｖ_Sigの振幅を大きく設定するといった対処も可能ではあるが、映像信号の振幅拡大により消費電力の増加を招くといった問題を生ずる。

実施例１の駆動方法にあっては、図４等に示すように、［期間−ＴＰ（２）_6B］を除く各期間には、第２給電線ＰＳ２_mに第１基準電圧Ｖ_Cat-H（０ボルト）を印加する。そして、［期間−ＴＰ（２）_6B］には、第２給電線ＰＳ２_mに第２基準電圧Ｖ_Cat-L（−１ボルト）を印加する。実施例１の駆動方法は、参考例の駆動方法に対し、以上の点が相違する。［期間−ＴＰ（２）_6B］を除いた他の期間における実施例１の駆動方法の動作は、実質的に、参考例の駆動方法における動作と同様である。

実施例１においても、［期間−ＴＰ（２）_1B］〜［期間−ＴＰ（２）₅］に亙って、上記の工程（ｂ）、即ち閾値電圧キャンセル処理を行う。［期間−ＴＰ（２）_1B］において第１回目の閾値電圧キャンセル処理を行い、［期間−ＴＰ（２）₃］において第２回目の閾値電圧キャンセル処理を行い、［期間−ＴＰ（２）₅］において第３回目の閾値電圧キャンセル処理を行う。

［期間−ＴＰ（２）_-1］〜［期間−ＴＰ（２）₄］（図４参照）
これらの期間の動作は、参考例の［期間−ＴＰ（２）_-1］〜［期間−ＴＰ（２）₄］における動作と実質的に同様であるので、説明を省略する。具体的には、上述した期間について説明した参考例の動作において、電圧Ｖ_Catを第１基準電圧Ｖ_Cat-Hと読み替えればよい。駆動回路１１の動作は、図７の（Ａ）乃至（Ｆ）、及び、図８の（Ａ）において、符号Ｖ_Catを符号Ｖ_Cat-Hと置き換えたと同様である。

［期間−ＴＰ（２）₅］（図４、図１１の（Ａ）参照）
この［期間−ＴＰ（２）₅］の始期において、データ線ＤＴＬ_nの電圧が映像信号Ｖ_{Sig_m-1}から第１ノード初期化電圧Ｖ_Ofsに切り替わる。この［期間−ＴＰ（２）₅］の始期において、走査線ＳＣＬ_mからの信号により書込みトランジスタＴＲ_Wをオン状態とする。発光部ＥＬＰに備えられたカソード電極に第２給電線ＰＳ２_mから第１基準電圧Ｖ_Cat-Hを印加した状態で、第１ノードＮＤ₁は、書込みトランジスタＴＲ_Wを介してデータ線ＤＴＬ_nから第１ノード初期化電圧Ｖ_Ofsを印加した状態となる。これにより、第３回目の閾値電圧キャンセル処理を行う。

第２ノードＮＤ₂の電位は、第１ノードＮＤ₁の電位から駆動トランジスタＴＲ_Dの閾値電圧Ｖ_thを減じた電位に向かって変化する。そして、駆動トランジスタＴＲ_Dのゲート電極と他方のソース／ドレイン領域との間の電位差がＶ_thに達すると、駆動トランジスタＴＲ_Dがオフ状態となる。この状態にあっては、第２ノードＮＤ₂の電位は、概ね（Ｖ_Ofs−Ｖ_th）である。この期間の動作は、実質的に、参考例の駆動方法における動作と同様である。

［期間−ＴＰ（２）_6A］（図６、図１１の（Ｂ）参照）
この［期間−ＴＰ（２）_6A］の始期において、走査線ＳＣＬ_mからの走査信号により書込みトランジスタＴＲ_Wをオフ状態とする。発光部ＥＬＰに備えられたカソード電極に第２給電線ＰＳ２_mから第１基準電圧Ｖ_Cat-Hを印加した状態である。この期間の動作は、実質的に、参考例の駆動方法における動作と同様である。

［期間−ＴＰ（２）_6B］（図６、図１１の（Ｃ）参照）
この期間内に、カソード電極に第２給電線ＰＳ２_mから第１基準電圧Ｖ_Cat-Hよりも低い第２基準電圧Ｖ_Cat-Lを印加した状態で書込み処理を行う。具体的には、この期間の始期において、第２給電線ＰＳ２_mに印加する電圧が第１基準電圧Ｖ_Cat-Hから第２基準電圧Ｖ_Cat-Lに切り替わる。また、走査線ＳＣＬ_mからの走査信号により書込みトランジスタＴＲ_Wをオン状態とする。そして、書込みトランジスタＴＲ_Wを介して、データ線ＤＴＬ_nから映像信号Ｖ_{Sig_m}を第１ノードＮＤ₁に印加する。その結果、第１ノードＮＤ₁の電位はＶ_{Sig_m}へと上昇する。

参考例と同様に、［期間−ＴＰ（２）_6A］と［期間−ＴＰ（２）_6B］とで、第１ノードＮＤ₁の電位変化は、（Ｖ_{Sig_m}−Ｖ_Ofs）である。しかしながら、実施例１にあっては、［期間−ＴＰ（２）_6A］と［期間−ＴＰ（２）_6B］とで、第２給電線ＰＳ２_mの電圧も変化する。このため、図１２に示すように、第２ノードＮＤ₂には、以下の式（７）で与えられる電位変化ΔＶ_A'が生ずる。

ΔＶ_A’＝（Ｖ_{Sig_m}−Ｖ_Ofs）・ｃ_A／（ｃ_A＋ｃ_B）−（Ｖ_Cat-H−Ｖ_Cat-L）・ｃ_B／（ｃ_A
＋ｃ_B）
＝ΔＶ_A−（Ｖ_Cat-H−Ｖ_Cat-L）・ｃ_B／（ｃ_A＋ｃ_B） （７）

更に、ΔＶ_A’＝０として式（７）を解くと、以下の式（８）を得る。

Ｖ_Cat-H−Ｖ_Cat-L＝（Ｖ_{Sig_m}−Ｖ_Ofs）・ｃ_A／ｃ_B （８）

式（７）から明らかなように、ΔＶ_A’はΔＶ_Aよりも小さい値となる。更には、式（８）より、第１基準電圧Ｖ_Cat-Hと第２基準電圧Ｖ_Cat-Lとの差が（Ｖ_{Sig_m}−Ｖ_Ofs）・ｃ_A／ｃ_Bであるように設定すれば、ΔＶ_A’を０ボルトとすることができる。しかしながら、第２給電線ＰＳ２_mは第ｍ行目を構成するＮ個の表示素子１０において共通であり、第ｍ行目のＮ個の表示素子１０に印加される映像信号Ｖ_Sigは、各表示素子１０毎に個別の値となる。従って、全ての表示素子１０においてΔＶ_A’を０ボルトとすることはできない。実施例１においては、映像信号Ｖ_Sigの中間の値を基準として、第１基準電圧Ｖ_Cat-Hと第２基準電圧Ｖ_Cat-Lが設定されている。

具体的には、映像信号Ｖ_Sigが取り得る最大値をＶ_{Sig_Max}（実施例１においては７ボルト）、映像信号Ｖ_Sigが取り得る最小値をＶ_{Sig_Min}（実施例１にあっては１ボルト）と表す。上述したように、第１ノードＮＤ₁と第２ノードＮＤ₂との間の容量値をｃ_Aと表し、第２ノードＮＤ₂と第２給電線ＰＳ２_mとの間の容量値をｃ_Bと表し、閾値電圧キャンセル処理において第１ノードＮＤ₁の電位を保った状態とするために第１ノードＮＤ₁に印加する電圧をＶ_Ofsと表す。第１基準電圧Ｖ_Cat-Hと第２基準電圧Ｖ_Cat-Lとは、以下の式（９）に基づいて設定されている。尚、実施例１においては、ｃ_A：ｃ_B＝１：４であるとした。

Ｖ_Cat-H−Ｖ_Cat-L＝（（Ｖ_{Sig_Max}＋Ｖ_{Sig_Min}）／２−Ｖ_Ofs）・ｃ_A／ｃ_B （９）

以上、実施例１に係る駆動方法の動作について説明した。［期間−ＴＰ（２）_6A］と［期間−ＴＰ（２）_6B］とで、第１ノードＮＤ₁の電位変化は、参考例におけるΔＶ_Aより小さいΔＶ_A’となる。これにより、図１３に示すように、［期間−ＴＰ（２）_6A］と［期間−ＴＰ（２）_6B］における第１ノードＮＤ₁の電位変化により生ずる第２ノードＮＤ₂の電位変化を抑えることができる。

尚、上述した説明にあっては、［期間−ＴＰ（２）_6B］を除く他の期間において、第２給電線ＰＳ２_mの電圧を第１基準電圧Ｖ_Cat-Hとするとして説明したが、例えば、［期間−ＴＰ（２）_6C］及び［期間−ＴＰ（２）₇］において第２給電線ＰＳ２_mの電圧を第２基準電圧Ｖ_Cat-Lに維持するといった構成とすることもできる。あるいは又、例えば、［期間−ＴＰ（２）₅］及び［期間−ＴＰ（２）_6A］において第２給電線ＰＳ２_mの電圧を第２基準電圧Ｖ_Cat-Lとし、それ以外の期間において第２給電線ＰＳ２_mの電圧を第１基準電圧Ｖ_Cat-Hとするといった構成とすることもできる。基本的には、書込み処理を行う前の直前の閾値キャンセル処理を行う期間において第２給電線ＰＳ２_mの電圧が第１基準電圧Ｖ_Cat-Hであり、書込み処理を行う期間において第２給電線ＰＳ２_mの電圧が第２基準電圧Ｖ_Cat-Lであればよい。他の期間においては、動作に支障を来さない限り、第２給電線ＰＳ２_mの電圧は第１基準電圧Ｖ_Cat-Hであってもよいし、第２基準電圧Ｖ_Cat-Lであってもよいし、更に別の値の電圧であってもよい。

実施例２は、本発明の表示素子の駆動方法、及び、本発明の第２の態様に係る表示装置の駆動方法に関する。

図１４は、実施例２において用いられる表示装置である。上述したように、第２給電線ＰＳ２_mが共通の給電線である点を除く他は、実施例１において用いられる表示装置と同様の構成である。共通の第２給電線ＰＳ２_mは、カソード電圧制御回路１０３に接続されている。

実施例１にあっては、図４に示すように［期間−ＴＰ（２）_6B］においてのみ電圧を変える必要がある。このため、第２給電線ＰＳ２に印加される電圧が各行毎に個別に制御することができるように、第２給電線ＰＳ２を各行毎に独立して形成するとともに、個別に印加する電圧を制御するといった必要がある。

実施例２にあっては、第２給電線ＰＳ２を共通の給電線として構成した。従って、各行において［期間−ＴＰ（２）_6B］に相当する期間に共通の第２給電線ＰＳ２に第２基準電圧Ｖ_Cat-Lを印加し、他の期間には共通の第２給電線ＰＳ２に第１基準電圧Ｖ_Cat-Lを印加する。

実施例２に係る表示素子１０の駆動のタイミングチャートを模式的に図１５に示す。図４との対比から明らかなように、データ線ＤＴＬ_nに映像信号Ｖ_Sigが印加される期間であって、各行において［期間−ＴＰ（２）_6B］に相当する期間においては、共通の第２給電線ＰＳ２には第２基準電圧Ｖ_Cat-Lが印加され、他の期間には共通の第２給電線ＰＳ２に第１基準電圧Ｖ_Cat-Lが印加される。

従って、共通の第２給電線ＰＳ２に印加される電圧の変化に伴い、発光部ＥＬＰのアノード電極の電位も、各行において［期間−ＴＰ（２）_6B］に相当する期間において変化する。実施例１の駆動方法に対し、実施例２の駆動方法は、上述した点が相違する。しかしながら、発光部ＥＬＰのアノード電極の電位は、閾値補正期間に重ならないタイミングで変化する。以上の点が相違する他、図１５に示す各期間の動作は、実施例１において説明したと同様である。また、第１ノードＮＤ₁や第２ノードＮＤ₂の電位も、発光部ＥＬＰのアノード電極の電位変化に追従して変化するので、初期化や閾値電圧キャンセル処理、及び、書込み処理等において動作に支障を来たすこともない。

このように、実施例２は、第２給電線ＰＳ２を共通の給電線として構成することができ、また、各行毎に第１基準電圧と第２基準電圧を印加するタイミングを制御するといった必要もない。従って、実施例１に対し、表示装置の構成をより簡便なものとすることができるといった利点を備えている。

以上、好ましい実施例に基づき本発明を説明したが、本発明はこの実施例に限定されるものではない。実施例において説明した表示装置や表示素子の構成、構造、表示素子及び表示装置の駆動方法の工程は例示であり、適宜変更することができる。

例えば、第２ノードと第２給電線との間の容量値が、発光部の経時変化により変化する場合がある。このような場合には、例えば表示装置等の動作時間に応じて、第１基準電圧と第２基準電圧の値を変えるといった構成とすることにより、第２ノードと第２給電線との間の容量値の経時変化に対応することができる。

例えば、図１６に示すように、表示素子１０を構成する駆動回路１１が、第２ノードＮＤ₂に接続されたトランジスタ（第１トランジスタＴＲ₁）を備えている構成であってもよい。第１トランジスタＴＲ₁においては、一方のソース／ドレイン領域は、第２ノード初期化電圧Ｖ_SSが印加され、他方のソース／ドレイン領域は、第２ノードＮＤ₂に接続されている。第１トランジスタ制御線ＡＺ１を介して第１トランジスタ制御回路１０４からの信号が第１トランジスタＴＲ₁のゲート電極に印加され、第１トランジスタＴＲ₁のオン／オフ状態を制御する。これにより、第２ノードＮＤ₂の電位を設定することができる。

あるいは又、図１７に示すように、表示素子１０を構成する駆動回路１１が、第１ノードＮＤ₁に接続されたトランジスタ（第２トランジスタＴＲ₂）を備えている構成であってもよい。第２トランジスタＴＲ₂においては、一方のソース／ドレイン領域は、第１ノード初期化電圧Ｖ_Ofsが印加され、他方のソース／ドレイン領域は、第１ノードＮＤ₁に接続されている。第２トランジスタ制御線ＡＺ２を介して第２トランジスタ制御回路１０５からの信号が第２トランジスタＴＲ₂のゲート電極に印加され、第２トランジスタＴＲ₂のオン／オフ状態を制御する。これにより、第１ノードＮＤ₁の電位を設定することができる。

更には、図１８に示すように、表示素子１０を構成する駆動回路１１が、上述した第１トランジスタＴＲ₁と第２トランジスタＴＲ₂とを共に備えている構成であってもよい。また、これに加えて、別のトランジスタを備えている構成とすることもできる。

ＴＲ_W・・・書込みトランジスタ、ＴＲ_D・・・駆動トランジスタ、ＴＲ₁・・・第１トランジスタ、ＴＲ₂・・・第２トランジスタ、Ｃ₁・・・容量部、ＥＬＰ・・・有機エレクトロルミネッセンス発光部、Ｃ_EL・・・発光部ＥＬＰの容量、ＮＤ₁・・・第１ノード、ＮＤ₂・・・第２ノード、ＳＣＬ・・・走査線、ＤＴＬ・・・データ線、ＡＺ１・・・第１トランジスタ制御線、ＡＺ２・・・第２トランジスタ制御線、ＣＬ・・・制御線、ＰＳ１・・・第１給電線、ＰＳ２・・・第２給電線、１０・・・表示素子、１１・・・駆動回路、２０・・・支持体、２１・・・基板、３１・・・ゲート電極、３２・・・ゲート絶縁層、３３・・・半導体層、３４・・・チャネル形成領域、３５，３５・・・ソース／ドレイン領域、３６・・・他方の電極、３７・・・一方の電極、３８・・・配線、３９・・・配線、４０・・・層間絶縁層、５１・・・アノード電極、５２・・・正孔輸送層、発光層及び電子輸送層、５３・・・カソード電極、５４・・・第２層間絶縁層、５５，５６・・・コンタクトホール、１００・・・電源部、１０１・・・走査回路、１０２・・・信号出力回路、１０３・・・カソード電圧制御回路、１０４・・・第１トランジスタ制御回路、１０５・・・第２トランジスタ制御回路

Claims (5)

1. 電流駆動型の発光部、及び、駆動回路を備えており、
   駆動回路は、書込みトランジスタ、駆動トランジスタ、及び、容量部を備えており、
   書込みトランジスタは、走査線からゲート電極に印加される走査信号に応じて、データ線から容量部への映像信号の書き込みを制御するように構成されており、
   容量部は、保持する電圧に応じて駆動トランジスタのゲート電極の電圧を設定するように接続されており、
   駆動トランジスタと発光部とは第１給電線と第２給電線との間で直列に接続され、駆動トランジスタのゲート電極の電圧に応じて発光部に流れる電流を制御するように構成されている、
   表示素子を用いて、
   駆動トランジスタのゲート電極の電位を保った状態で駆動トランジスタのソース領域として働くソース／ドレイン領域の電位を駆動トランジスタのゲート電極の電位から駆動トランジスタの閾値電圧を減じた電位に向かって変化させる閾値電圧キャンセル処理と、走査線からの走査信号によりオン状態とされた書込みトランジスタを介してデータ線から映像信号を容量部に書き込む書込み処理とを備えており、
   発光部に備えられたカソード電極に第２給電線から第１基準電圧を印加した状態で閾値電圧キャンセル処理を行った後、書込み処理に起因する駆動トランジスタのソース領域の電位変化を抑えるために、第１基準電圧とは異なる第２基準電圧を第２給電線からカソード電極に印加した状態で書込み処理を行う、
   表示素子の駆動方法。
2. 駆動トランジスタのゲート電極とソース領域として働くソース／ドレイン領域との間の電位差が駆動トランジスタの閾値電圧を超え、且つ、駆動トランジスタのソース領域として働くソース／ドレイン領域と発光部に備えられたカソード電極との間の電位差が発光部の閾値電圧を超えないように、駆動トランジスタのゲート電極およびソース領域として働くソース／ドレイン領域の電位を初期化する前処理を行い、
   次いで、閾値電圧キャンセル処理を行い、
   その後、書込み処理を行い、
   次いで、走査線からの走査信号により書込みトランジスタをオフ状態とすることにより駆動トランジスタのゲート電極を浮遊状態とし、第１給電線から所定の駆動電圧が駆動トランジスタに印加されている状態で、駆動トランジスタを介して発光部に電流を流すことによって発光部を駆動する請求項１に記載の表示素子の駆動方法。
3. 発光部は有機エレクトロルミネッセンス発光部から成る請求項１または請求項２に記載の表示素子の駆動方法。
4. （１）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが電流駆動型の発光部、及び、駆動回路を備えている表示素子、
   （２）第１の方向に延びるＭ本の走査線、
   （３）第２の方向に延びるＮ本のデータ線、
   （４）第１の方向に延びるＭ本の第１給電線、並びに、
   （５）第１の方向に延びるＭ本の第２給電線、
   を備え、
   駆動回路は、書込みトランジスタ、駆動トランジスタ、及び、容量部を備えており、
   第ｍ行（但し、ｍ＝１，２・・・，Ｍ）、第ｎ列目（但し、ｎ＝１，２・・・，Ｎ）の表示素子にあっては、
   書込みトランジスタは、第ｍ番目の走査線からゲート電極に印加される走査信号に応じて、第ｎ番目のデータ線から容量部への映像信号の書き込みを制御するように構成されており、
   容量部は、保持する電圧に応じて駆動トランジスタのゲート電極の電圧を設定するように接続されており、
   駆動トランジスタと発光部とは第ｍ番目の第１給電線と第ｍ番目の第２給電線との間で直列に接続され、駆動トランジスタのゲート電極の電圧に応じて発光部に流れる電流を制御するように構成されている、
   表示装置を用いて、
   駆動トランジスタのゲート電極の電位を保った状態で駆動トランジスタのソース領域として働くソース／ドレイン領域の電位を駆動トランジスタのゲート電極の電位から駆動トランジスタの閾値電圧を減じた電位に向かって変化させる閾値電圧キャンセル処理と、走査線からの走査信号によりオン状態とされた書込みトランジスタを介してデータ線から映像信号を容量部に書き込む書込み処理とを備えており、
   発光部に備えられたカソード電極に第２給電線から第１基準電圧を印加した状態で閾値電圧キャンセル処理を行った後、書込み処理に起因する駆動トランジスタのソース領域の電位変化を抑えるために、第１基準電圧とは異なる第２基準電圧を第２給電線からカソード電極に印加した状態で書込み処理を行う、
   表示装置の駆動方法。
5. （１）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが電流駆動型の発光部、及び、駆動回路を備えている表示素子、
   （２）第１の方向に延びるＭ本の走査線、
   （３）第２の方向に延びるＮ本のデータ線、
   （４）第１の方向に延びるＭ本の第１給電線、並びに、
   （５）共通の第２給電線、
   を備え、
   駆動回路は、書込みトランジスタ、駆動トランジスタ、及び、容量部を備えており、
   第ｍ行（但し、ｍ＝１，２・・・，Ｍ）、第ｎ列目（但し、ｎ＝１，２・・・，Ｎ）の表示素子にあっては、
   書込みトランジスタは、第ｍ番目の走査線からゲート電極に印加される走査信号に応じて、第ｎ番目のデータ線から容量部への映像信号の書き込みを制御するように構成されており、
   容量部は、保持する電圧に応じて駆動トランジスタのゲート電極の電圧を設定するように接続されており、
   駆動トランジスタと発光部とは第ｍ番目の第１給電線と共通の第２給電線との間で直列に接続され、駆動トランジスタのゲート電極の電圧に応じて発光部に流れる電流を制御するように構成されている、
   表示装置を用いて、
   駆動トランジスタのゲート電極の電位を保った状態で駆動トランジスタのソース領域として働くソース／ドレイン領域の電位を駆動トランジスタのゲート電極の電位から駆動トランジスタの閾値電圧を減じた電位に向かって変化させる閾値電圧キャンセル処理と、走査線からの走査信号によりオン状態とされた書込みトランジスタを介してデータ線から映像信号を容量部に書き込む書込み処理とを備えており、
   発光部に備えられたカソード電極に第２給電線から第１基準電圧を印加した状態で閾値電圧キャンセル処理を行った後、書込み処理に起因する駆動トランジスタのソース領域の電位変化を抑えるために、第１基準電圧とは異なる第２基準電圧を第２給電線からカソード電極に印加した状態で書込み処理を行う、
   表示装置の駆動方法。

Images