[go: up one dir, main page]

JP5194513B2 - 配線構造及びその形成方法 - Google Patents

配線構造及びその形成方法 Download PDF

Info

Publication number
JP5194513B2
JP5194513B2 JP2007089011A JP2007089011A JP5194513B2 JP 5194513 B2 JP5194513 B2 JP 5194513B2 JP 2007089011 A JP2007089011 A JP 2007089011A JP 2007089011 A JP2007089011 A JP 2007089011A JP 5194513 B2 JP5194513 B2 JP 5194513B2
Authority
JP
Japan
Prior art keywords
wiring
forming
linear
conductors
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007089011A
Other languages
English (en)
Other versions
JP2008251701A (ja
Inventor
瑞久 二瓶
信太郎 佐藤
大雄 近藤
祐二 粟野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2007089011A priority Critical patent/JP5194513B2/ja
Priority to KR1020080016719A priority patent/KR100979162B1/ko
Priority to EP08152161.9A priority patent/EP1976351B1/en
Priority to CNA2008100874113A priority patent/CN101276802A/zh
Priority to US12/059,205 priority patent/US8533945B2/en
Publication of JP2008251701A publication Critical patent/JP2008251701A/ja
Priority to KR1020100057016A priority patent/KR101110804B1/ko
Application granted granted Critical
Publication of JP5194513B2 publication Critical patent/JP5194513B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0293—Individual printed conductors which are adapted for modification, e.g. fusable or breakable conductors, printed switches
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/026—Nanotubes or nanowires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/173—Adding connections between adjacent pads or conductors, e.g. for modifying or repairing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/146—By vapour deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49194—Assembling elongated conductors, e.g., splicing, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Carbon And Carbon Compounds (AREA)

Description

本発明は、ＬＳＩに代表される半導体装置等に用いられる配線構造、詳細には、配線材料として微細性、高電気伝導特性及び高許容電流密度特性を活かした炭素元素からなる線状構造体を適用した配線構造及びその形成方法に関する。
昨今では、特にゲーム機器や携帯端末等のマルチメディア分野に牽引されるＬＳＩ市場は着実な増大傾向にある。ＬＳＩの配線に関して、従来多用されている銅（Ｃｕ）配線では、抵抗や電流密度の面で将来的に限界が訪れると考えられる。
そこで、Ｃｕ配線に代わる候補として、低抵抗且つ高電流密度耐性を有する炭素元素からなる線状構造体が注目されている。この線状構造体としては、いわゆるカーボンナノチューブ（Carbon Nano Tube：ＣＮＴ）又は（Carbon Nano Fiber：ＣＮＦ）等があり、その多くの魅力的な物性から注目を集めている。
従前より、ＬＳＩ配線にＣＮＴを用いる提案が幾つかされており、例えば、ＣＮＴ束を縦方向のビア接続に用いることが精力的に研究されている（非特許文献１を参照）。しかしながら、ＬＳＩ配線においては、縦方向のビア接続のみではなく、横方向の配線にもＣＮＴを用いることが当然に要求される。横方向の配線としてＣＮＴ束を形成する方法として、ブロック状の下地導電体である所謂コンタクトブロックを用いたＣＮＴ束の横方向形成技術が報告されている（非特許文献２を参照）。コンタクトブロックの側面にＣＮＴの形成に必要な触媒金属を形成し、ＣＶＤ法によりＣＮＴ束を成長することによって、コンタクトブロックの側面に垂直な方向にＣＮＴ束を形成することができる。ＣＮＴ束を形成する面、即ち触媒金属を形成する面を選択することにより、ＣＮＴ束の成長方向を選択することができる。
特開２００６−１４８０６３号公報 IEEE International Interconnect Technology Conference 2006, pp.230. IEEE International Interconnect Technology Conference 2005, pp. 234. Jpn. J. Appl. Phys. Vol. 41 (2002) pp. 4370-4374
非特許文献２の方法で横方向の配線を形成する場合には、ＣＮＴ束の先端側でもう一方の配線（或いは電極）に接続させる必要がある。例えば、非特許文献３に示されているように、コンタクトブロックから成長させた後、ＣＮＴ束の先端に後付で別のコンタクトブロックを形成することが提案されている。しかしながら、同じ階層の配線層においてコンタクトブロックを複数回に分けて別々に形成する必要があるため、製造プロセスが煩雑になり、且つコストが高くなるという欠点がある。
また、特許文献１では、絶縁膜溝の側壁或いは薄い仕切り導電膜を利用したＣＮＴ束の形成方法が開示されているが、この場合、３次元的な配線ネットワーク形成が不可能である。また、Ｃｕ配線を土台として３次元状に組み上げるとしているが、ＣＮＴとＣｕとの組み合わせは、許容電流電流密度の差（ＣＮＴ：１０9Ａ／ｃｍ2，Ｃｕ：１０6Ａ／ｃｍ2）により、Ｃｕ配線にエレクトロマイグレーションによる断線が生じることが懸念される。また、Ｃｕはドライエッチング等による加工が難しく、ブロック形成が困難である。
本発明は、上記の課題に鑑みてなされたものであり、コンタクトブロックを用いた炭素元素からなる線状構造体を材料とする配線を、できるだけ工程数を削減して、低コストで容易且つ確実に形成することを可能とし、炭素元素からなる線状構造体を材料とする配線からなる３次元の配線ネットワーク構造を実現する配線構造及びその形成方法を提供することを目的とする。
本発明の配線構造は、所定間隔で対向配置されてなるブロック状の一対の下地導電体と、前記下地導電体同士を電気的に接続する配線とを含み、前記配線は、前記各下地導電体の各対向面から垂直にそれぞれ炭素元素からなる第１、第２、及び第３の線状構造体を有して構成されており、前記第１の線状構造体は、一方の前記下地導電体から成長し、他方の前記下地導電体には非接触であり、前記第２の線状構造体は、他方の前記下地導電体から成長し、一方の前記下地導電体には非接触であり、前記第３の線状構造体は、一方の前記下地導電体から成長し、他方の前記下地導電体には非接触であり、前記第１の線状構造体の先端部分と前記第２の線状構造体の先端部分とが交差して接触し、電気的に接合されており、前記第３の線状構造体の先端部分と前記第２の線状構造体の先端部分とが交差して接触し、電気的に接合されている。
本発明の配線構造の製造方法は、ブロック状の一対の下地導電体を、所定間隔で対向配置されるように形成する工程と、前記各下地導電体を覆い、前記各対向面を露出するマスク層を形成し、前記マスク層を用いて、前記各対向面のみに選択的に触媒を形成する工程と、前記触媒により前記各下地導電体の前記各対向面から垂直にそれぞれ炭素元素からなる線状構造体を、前記対向面間で前記線状構造体の一部が交差して接触するように成長させて電気的に接合し、配線を形成する工程とを含み、前記触媒を形成する工程は、前記下地導電体上に前記各対向面を露出させる層間絶縁膜を形成する工程と、前記露出した前記各対向面を有する前記下地導電体に対して無電解メッキ法を行って前記露出した前記各対向面に前記触媒を選択的に形成する工程とを含む。
本発明によれば、コンタクトブロックを用いた炭素元素からなる線状構造体を材料とする配線を、できるだけ工程数を削減して、低コストで容易且つ確実に形成することが可能となり、炭素元素からなる線状構造体を材料とする配線からなる３次元の配線ネットワーク構造が実現される。
−本発明の基本骨子−
本発明では、ブロック状の一対の下地導電体（コンタクトブロック）を、所定間隔で対向配置されるように形成し、各下地導電体の各対向面から垂直にそれぞれ線状構造体を、対向面間で線状構造体の一部が交差して接触するように成長させて電気的に接合し、配線を形成してなる、配線構造を提示する。
詳細な一例について、図１を用いて説明する。
先ず、一対のコンタクトブロック１，２を水平面上に形成する。この状態でＣＶＤ法により、コンタクトブロック１，２の対向面１ａ，２ａを起点として、互いの対向面に向かって（図中、一対の矢印で示す）ＣＮＴ、ここではそれぞれ複数本のＣＮＴ３ａ，３ｂを成長させてゆく（図１（ａ））。ＣＮＴ束３ａ，３ｂを成長時間を適宜調節することにより、ＣＮＴ３ａ，３ｂを交差するように接触させて両者を電気的に接合し、ＣＮＴ束３を形成する（図１（ｂ））。なお、各対向面１ａ，２ａから成長させるＣＮＴ３ａ，３ｂは例えば１本ずつでも良いが、ここでは十分な電気的接続を図るべく、それぞれ複数本の場合を例示した。そして、コンタクトブロック１，２間の確実な電気的接続及び更なる低抵抗化を図るべく、コンタクトブロック１，２間を金属材料４で充填し、電気的に接合されたＣＮＴ束３の間隙を金属材料４で埋め込み、ＣＮＴ束３と金属材料４との複合状態とされてなる配線５を形成する（図１（ｃ））。
コンタクトブロックは、Ｔｉ，ＴｉＮ，Ｗ，Ｍｏ，Ａｇからなる群から選ばれた少なくとも１種、又は前記群から選ばれた少なくとも１種を含む合金を材料として形成することが好適である。これらの材料は、ドライエッチング等によるブロック加工性にも適している。また、Ａｇは低抵抗な材料であるために特に好ましい。また、Ｔｉ，ＴｉＮ，Ｗ，Ｍｏは、エレクトロマイグレーションが少なく電流密度耐性に優れているために特に好ましい。またＭｏは、ＣＮＴとの電気的な低抵抗接合が得られるために特に好ましい。
上記の複合状態を形成する金属材料は、Ｃｕ，Ｔｉ，ＴｉＮ，Ｗ，Ｍｏ，Ａｇからなる群から選ばれた少なくとも１種、又は前記群から選ばれた少なくとも１種を含む合金が好適である。Ｃｕ，Ａｇは、低抵抗な材料であるために特に好ましい。また、Ｔｉ，ＴｉＮ，Ｗ，Ｍｏは、エレクトロマイグレーションが少なく電流密度耐性に優れているために特に好ましい。またＭｏは、ＣＮＴとの電気的な低抵抗接合が得られるために特に好ましい。
本発明では、上記した配線構造を基本構成として、複数の上記の配線構造を水平面に配設して層構造を構成しても良い。更には、この層構造を、上下のコンタクトブロックを電気的に接続するビア部を介して複数層積層し、３次元の配線ネットワーク構造を構築することもできる。この場合、ビア部もＣＮＴで形成することにより、ＣＮＴにより電気的接続がなされ、低抵抗且つ機械的強度の高い３次元の配線ネットワーク構造が実現する。
−本発明を適用した具体的な諸実施形態−
以下、本発明を適用した具体的な諸実施形態について、図面を参照しながら詳細に説明する。本実施形態では、説明の便宜上、配線構造の構成をその形成方法と共に詳説する。
（第１の実施形態）
図２−１及び図２−２は、第１の実施形態による配線構造の形成方法を工程順に示す概略断面図である。なお、図示の便宜上、図２−１（ｂ）〜図２−２（ｃ）ではシリコン基板１１の図示を省略する。
先ず、図２−１（ａ）に示すように、層間絶縁膜１２及びビア部１４を形成する。
詳細には、例えばシリコン基板１１上に各種の半導体素子（ＭＯＳトランジスタ等：不図示）を形成した後、シリコン酸化膜等の層間絶縁膜１２を形成する。その後、当該半導体素子との電気的接続を図るべく、リソグラフィー及びドライエッチングにより層間絶縁膜１２にビア孔１３を形成する。そして、ビア孔１３を埋め込むように層間絶縁膜１２上にＣＶＤ法等により例えばタングステン（Ｗ）を堆積し、例えばＣＭＰ法により層間絶縁膜１２の表面が露出するまでＷを研磨して、ビア孔１３を充填するビア部１４を形成する。
続いて、図２−１（ｂ）に示すように、層間絶縁膜１２上でビア部１４と接続される一対のコンタクトブロック１５，１６を形成する。
詳細には、ビア部１４の上面が露出する層間絶縁膜１２の表面（ほぼ水平面とされている）に、スパッタ法又は蒸着法により、Ｔｉ，ＴｉＮ，Ｗ，Ｍｏ，Ａｇからなる群から選ばれた少なくとも１種、又は前記群から選ばれた少なくとも１種を含む合金、ここではＴｉＮ膜を例えば１００ｎｍ程度の厚みに堆積する。そして、このＴｉＮ膜をリソグラフィー及びドライエッチング（又はミリング）により加工し、層間絶縁膜１２上でそれぞれビア部１４と電気的に接続されてなる一対のコンタクトブロック１５，１６を形成する。ＴｉＮ膜の加工に用いたレジストは灰化処理等により除去される。
続いて、図２−１（ｃ）に示すように、コンタクトブロック１５，１６を覆う層間絶縁膜１７を形成する。
詳細には、例えばＣＶＤ法により、層間絶縁膜１２上にコンタクトブロック１５，１６を覆うように、シリコン酸化膜又は所定の低誘電率材料の膜を例えば２００ｎｍ程度の厚みに堆積し、層間絶縁膜１７を形成する。
続いて、図２−１（ｄ）に示すように、層間絶縁膜１７に配線溝１８を形成する。
詳細には、層間絶縁膜１７をリソグラフィー及びドライエッチングにより加工し、層間絶縁膜１２の底面及びコンタクトブロック１５，１６の各対向面１５ａ，１６ａを露出させる配線形状に、配線溝１８を形成する。
続いて、図２−１（ｅ）に示すように、ＣＮＴの成長触媒となる触媒１９を全面に堆積する。
詳細には、例えばレーザーアブレーション法、スパッタ法又は蒸着法により、Ｆｅ，Ｎｉ，Ｃｏから選ばれた少なくとも１種、又はこれらの合金、ここではＣｏを材料として、配線溝１８の内壁面を含む全面に触媒１９を堆積する。本実施形態では、触媒１９を極薄状態、例えば１ｎｍ程度に堆積することにより、図示のように多数の微粒子の状態に触媒１９を形成する場合を例示する。触媒１９の堆積条件を変えて、微粒子ではなく薄膜状態に触媒１９を形成しても良い。
続いて、図２−２（ａ）に示すように、ＣＮＴ束２１を成長させる。
詳細には、ＣＶＤ法を用いて配線溝１８内にＣＮＴ束２１を成長させる。ＣＮＴ束２１は、配線溝１８内で露出するコンタクトブロック１５，１６の各対向面１５ａ，１６ａに付着する触媒１９からそれぞれＣＮＴ２１ａ，２１ｂが選択的に成長してなる。ここでは、対向面１５ａ，１６ａに付着する触媒１９を核として、当該対向面１５ａ，１６ａに垂直に、互いの対向面に向かってＣＮＴ２１ａ，２１ｂを成長させ、ＣＮＴ２１ａ，２１ｂを交差するように接触させて両者を電気的に接合し、ＣＮＴ束２１を形成する。
ＣＮＴ２１ａ，２１ｂの成長条件は、例えば熱ＣＶＤ法を用い、反応ガスとしてアセチレンを１００ｓｃｃｍの流量で真空チャンバー内に導入し、圧力を１ｋＰａ、基板温度を５００℃とする。ＣＮＴ２１ａ，２１ｂの長さは、１ミクロン／１０分程度の成長レートで調節が可能である。また、熱フィラメントによりガス解離を行う熱フィラメントＣＶＤ法を用いても良い。この場合、例えば反応ガスとしてアセチレンを１００ｓｃｃｍの流量で真空チャンバー内に導入し、圧力を１ｋＰａ、基板温度を５００℃、熱フィラメント温度を１８００℃とする。
続いて、図２−２（ｂ）に示すように、ＣＮＴ束２１と金属材料２２との複合状態を形成する。
詳細には、コンタクトブロック１５，１６間の確実な電気的接続及び更なる低抵抗化を図るべく、ＣＮＴ束２１の形成された配線溝１８内を金属材料２２で充填する。金属材料２２としては、Ｃｕ，Ｔｉ，ＴｉＮ，Ｗ，Ｍｏ，Ａｇからなる群から選ばれた少なくとも１種、又は前記群から選ばれた少なくとも１種を含む合金、ここではＣｕを用い、例えば無電解メッキ法により配線溝１８内を充填するように例えば厚み３００ｎｍ程度に堆積する。このとき、電気的に接合されたＣＮＴ束２１のＣＮＴ２１ａ，２１ｂの間隙が金属材料２２で埋め込まれ、ＣＮＴ束２１と金属材料２２とが複合状態とされる。
しかる後、図２−２（ｃ）に示すように、配線２３を形成する。
詳細には、ＣＰＭ法により、コンタクトブロック１５，１６の上面が露出するまでＣＮＴ２１ａ，２１ｂ、金属材料２２及び層間絶縁膜１２の各上部を研磨して平坦化する。これにより、配線溝１８をＣＮＴ束２１と金属材料２２との複合材料で埋め込み、コンタクトブロック１５，１６間を電気的に接続する、横方向の（層間絶縁膜１２の表面に起因する、ほぼ水平面上に）配線２３が形成される。
以上の工程により、本実施形態の配線構造を完成させる。
なお、本実施形態では、炭素元素の線状構造体としてＣＮＴを形成する場合について例示したが、ＣＮＴの代わりに例えば繊維状のＣＮＦを形成しても良い。この場合、ＣＮＴの形成と同様に、ＣＶＤ法や熱ＣＶＤ法等を用い、成長温度をＣＮＴ形成時よりも低温（例えば３００℃程度）として成長形成する。
本実施形態によれば、コンタクトブロック１５，１６を用いたＣＮＴ２１及び金属材料２２からなる複合材料からなる配線２３を、できるだけ工程数を削減して、低コストで容易且つ確実に形成することが可能となる。
（変形例）
ここで、第１の実施形態の変形例について説明する。本例では、第１の実施形態と同様に配線構造を形成するが、ＣＮＴの触媒の形成態様が異なる点で相違する。なお、第１の実施形態で説明した構成部材等と同一のものについては同符号を付す。
図３−１及び図３−２は、第１の実施形態の変形例による配線構造の形成方法を工程順に示す概略断面図である。なお、図示の便宜上、図３−１（ｂ）〜図３−２（ｃ）ではシリコン基板１１の図示を省略する。
先ず、図３−１（ａ）〜図３−１（ｄ）に示すように、第１の実施形態の図２−１（ａ）〜図２−１（ｄ）と同様の工程を経る。
続いて、図３−１（ｅ）に示すように、ＣＮＴの成長触媒となる触媒３１を、コンタクトブロック１５，１６の各対向面１５ａ，１６ａのみに選択的に堆積する。
詳細には、例えばＮｉ無電解メッキ法を用いることにより、コンタクトブロック１５，１６の露出面、ここでは配線溝１８内で露出するコンタクトブロック１５，１６の各対向面１５ａ，１６ａのみに、ＮｉＰ層が例えば島状（又は微粒子状）の触媒３１として選択的に堆積する。このように、ＣＮＴの形成に必要な部分のみに触媒を堆積することにより、不要な部分に触媒を堆積することによる金属汚染等の発生が防止される。
なお、触媒３１をその堆積時には薄膜状に形成し、図３−２（ａ）でＣＮＴ２１の成長温度に昇温する際に、触媒３１を島状（又は微粒子状）とするようにしても良い。
しかる後、図３−２（ａ）〜図３−２（ｃ）に示すように、第１の実施形態の図２−２（ａ）〜図２−２（ｃ）と同様の工程を経て、本例の配線構造を完成させる。
本例によれば、コンタクトブロック１５，１６を用いたＣＮＴ２１及び金属材料２２からなる複合材料からなる配線２３を、できるだけ工程数を削減して、しかも環境に与える悪影響を回避しつつ、低コストで容易且つ確実に形成することが可能となる。
（第２の実施形態）
以下、第２の実施形態について説明する。本実施形態では、第１の実施形態と同様に配線構造を形成するが、当該配線構造を３次元の配線ネットワーク構造として構築する点で相違する。なお、第１の実施形態で説明した構成部材等と同一のものについては同符号を付す。
図４は、第２の実施形態による配線構造の形成方法を工程順に示す概略断面図であり、図５〜図７は、図４に対応した概略平面図であり、図８は完成した配線構造を示す概略斜視図である。図４の各図は、図５〜図７の破線Ｉ−Ｉ'〜ＩＩＩ−ＩＩＩ 'に沿った断面に対応している。なお図８では、図示の便宜上、層間絶縁膜１２以下の階層部分を省略する。
本実施形態では、３次元の配線ネットワーク構造を構成する各配線層の形成に、第１の実施形態の変形例を適用する。勿論、第１の実施形態を適用しても良い。
先ず、図４（ａ）及び図５に示すように、層間絶縁膜１２上に第１の配線層１０１を形成する。
詳細には、第１の実施形態の変形例における図３（ａ）〜図３（ｈ）の各工程と同様の工程を経て、層間絶縁膜１２上における層間絶縁膜１７内で複数組、ここでは６組のコンタクトブロック１５，１６間を配線２３により電気的に接続して一体化されてなる第１の配線層１０１を形成する。
なお、本実施形態では、６組のコンタクトブロック１５，１６に対応して、層間絶縁膜１２には図示の例で７個のビア部１４が形成されている。
続いて、図４（ｂ）及び図６に示すように、第１の配線層１０１上にビア層１０２を形成する。
詳細には、先ず、第１の配線層１０１上に層間絶縁膜３３を、ＣＶＤ法等によりシリコン酸化膜等を例えば厚み３００ｎｍ程度に堆積して形成する。
次に、６組のコンタクトブロック１５，１６を構成する７個のコンタクトブロックのうち所定のもの、ここでは２つのコンタクトブロック１５と１つのコンタクトブロック１６の上面を露出させるように、リソグラフィー及びドライエッチングにより層間絶縁膜３３を加工し、ビア孔３４を形成する。
次に、例えばＮｉ無電解メッキ法を用い、コンタクトブロック１５，１６の露出面、ここではビア孔３４の底部で露出するコンタクトブロック１５，１６の各上１５ｂ，１６ｂのみに、ＮｉＰ層が選択的に触媒３５として堆積する。
次に、ＣＶＤ法を用いてビア孔３４内にＣＮＴ束３６を成長させ、ビア部３７を形成する。ＣＮＴ束３６は、ビア孔３４内で露出するコンタクトブロック１５，１６の各上面１５ｂ，１６ｂに付着する触媒３５から選択的に成長する。ここでは、上面１５ｂ，１６ｂに付着する触媒３５を核として、当該上面１５ｂ，１６ｂに垂直（上方）に成長する。
ＣＮＴ束３６の成長条件は、例えば熱ＣＶＤ法を用い、反応ガスとしてアセチレンとアルゴンの混合ガスを０．５ｓｃｃｍ：１０００ｓｃｃｍの流量で真空チャンバー内に導入し、圧力を１ｋＰａ、基板温度を４００℃とする。
以上により、層間絶縁膜３３に形成されたビア孔３４内をＣＮＴ束３６で充填してなるビア部３７を備えたビア層１０２が形成される。
しかる後、図４（ｃ）及び図７に示すように、ビア層１０２上に第２の配線層１０３を形成する。
詳細には、第１の実施形態の変形例における図３（ｂ）〜図３（ｈ）の各工程と同様の工程を経る。この場合、ビア層１０２上において、ＣＮＴ束３６の上部が露出する３つのビア孔３４上に各コンタクトブロック１５と、これらのコンタクトブロック１５と対応するコンタクトブロック１６とが形成され、第１の実施形態の変形例と同様に各コンタクトブロック１５，１６間に配線２３がそれぞれ形成される。これにより、層間絶縁膜３３上における層間絶縁膜１７内で複数組、ここでは３組のコンタクトブロック１５，１６間を配線２３により電気的に接続して一体化されてなる第２の配線層１０２が形成される。
以上により、図８に示すような３次元の配線ネットワーク構造とされた配線構造を完成させる。
なお、本実施形態では、１層のビア層を介して配線層が２層積層された場合を例示したが、更に多数の配線層を積層して多層配線構造を形成しても良い。
本実施形態によれば、コンタクトブロック１５，１６を用いたＣＮＴ２１及び金属材料２２からなる複合材料からなる配線２３を、できるだけ工程数を削減して、しかも環境に与える悪影響を回避しつつ、低コストで容易且つ確実に形成することが可能となり、ＣＮＴを材料とする配線からなる３次元の配線ネットワーク構造が実現される。
（変形例）
ここで、第２の実施形態の変形例について説明する。本例では、第１の実施形態と同様に配線構造を形成するが、配線ネットワーク構造の最終形態が異なる点で相違する。なお、第２の実施形態で説明した構成部材等と同一のものについては同符号を付す。
図９は、第２の実施形態の変形例による配線構造を示す概略斜視図である。なお図９では、図示の便宜上、層間絶縁膜１２以下の階層部分を省略する。
本例では、層間絶縁膜１２を、シリコン酸化膜の代わりに、後述するウェットエッチングで不溶の材料、例えばＳｉＮで形成する。
そして、第２の実施形態における図４（ｃ）、図７及び図８の工程の後、第１及び第２の配線層１０１，１０３、ビア層１０２のシリコン酸化膜からなる層間絶縁膜１７，３３を、例えばフッ酸系のエッチング液を用いたウェットエッチングにより、溶解除去する。
その結果、図９に示すように、コンタクトブロック１５，１６、配線２３及びビア部３７の言わば配線骨格のみからなる３次元の配線ネットワーク構造が完成する。
ＣＮＴはＣｕ配線と異なりその機械的強度が極めて強いため、本実施形態の配線ネットワーク構造のように配線を支える層間絶縁膜が無い状態でも、外的衝撃等に耐えることができる。従って、本実施形態によれば、上記した第２の実施形態の奏する諸効果に加え、簡易な製造プロセスにより、極めて軽量の３次元の配線ネットワーク構造が実現する。
以下、本発明の諸態様について、付記としてまとめて記載する。
（付記１）所定間隔で対向配置されてなるブロック状の一対の下地導電体と、
前記下地導電体同士を電気的に接続する配線と
を含み、
前記配線は、前記各下地導電体の各対向面から垂直にそれぞれ炭素元素からなる線状構造体が形成されており、前記対向面間で前記線状構造体の一部が交差して接触し、電気的に接合されてなることを特徴とする配線構造。
（付記２）前記配線は、前記線状構造体を包含するように前記下地導電体間を金属材料で充填してなる、前記線状構造体と前記金属材料との複合材料で形成されていることを特徴とする付記１に記載の配線構造。
（付記３）前記各対向面には、前記線状構造体の触媒材料が設けられており、当該触媒材料を核として前記線状構造体が成長形成されていることを特徴とする付記１又は２に記載の配線構造。
（付記４）前記線状構造体は、カーボンナノチューブ又はカーボンナノファイバーであることを特徴とする付記１〜３のいずれか１項に記載の配線構造。
（付記５）前記下地導電体は、Ｔｉ，ＴｉＮ，Ｗ，Ｍｏ，Ａｇからなる群から選ばれた少なくとも１種、又は前記群から選ばれた少なくとも１種を含む合金からなることを特徴とする付記１〜４のいずれか１項に記載の配線構造。
（付記６）前記複合材料を形成する前記金属材料は、Ｃｕ，Ｔｉ，ＴｉＮ，Ｗ，Ｍｏ，Ａｇからなる群から選ばれた少なくとも１種、又は前記群から選ばれた少なくとも１種を含む合金からなることを特徴とする付記１〜５のいずれか１項に記載の配線構造。
（付記７）一組又は複数組の前記一対の下地導電体が水平に配設され、前記配線が横方向に形成されている層構造を有することを特徴とする付記１〜６のいずれか１項に記載の配線構造。
（付記８）前記層構造が、上下の前記下地導電体を電気的に接続するビア部を介して複数層積層されており、３次元の配線ネットワーク構造が形成されてなることを特徴とする付記７に記載の配線構造。
（付記９）前記ビア部は、前記線状構造体からなることを特徴とする付記８に記載の配線構造。
（付記１０）前記線状構造体は、前記各対向面から１本又は複数本形成されていることを特徴とする付記１〜９のいずれか１項に記載の配線構造。
（付記１１）ブロック状の一対の下地導電体を、所定間隔で対向配置されるように形成する工程と、
前記各下地導電体の各対向面から垂直にそれぞれ炭素元素からなる線状構造体を、前記対向面間で前記線状構造体の一部が交差して接触するように成長させて電気的に接合し、配線を形成する工程と
を含むことを特徴とする配線構造の形成方法。
（付記１２）前記線状構造体を成長させた後、前記線状構造体を包含するように前記下地導電体間を金属材料で充填する工程を更に含み、
前記配線を、前記線状構造体と前記金属材料との複合材料で構成することを特徴とする付記１１に記載の配線構造の形成方法。
（付記１３）対向配置された前記各下地導電体の前記各対向面に触媒材料を配する工程を更に含み、
前記各対向面の前記触媒材料を核として、前記線状構造体を成長させることを特徴とする付記１１又は１２に記載の配線構造の形成方法。
（付記１４）前記線状構造体は、カーボンナノチューブ又はカーボンナノファイバーであることを特徴とする付記１１〜１３のいずれか１項に記載の配線構造の形成方法。
（付記１５）前記下地導電体は、Ｔｉ，ＴｉＮ，Ｗ，Ｍｏ，Ａｇからなる群から選ばれた少なくとも１種、又は前記群から選ばれた少なくとも１種を含む合金からなることを特徴とする付記１１〜１４のいずれか１項に記載の配線構造の形成方法。
（付記１６）前記複合材料を形成する前記金属材料は、Ｃｕ，Ｔｉ，ＴｉＮ，Ｗ，Ｍｏ，Ａｇからなる群から選ばれた少なくとも１種、又は前記群から選ばれた少なくとも１種を含む合金からなることを特徴とする付記１１〜１５のいずれか１項に記載の配線構造の形成方法。
（付記１７）一組又は複数組の前記一対の下地導電体を水平に配設し、前記配線を横方向に形成して層構造とすることを特徴とする付記１１〜１６のいずれか１項に記載の配線構造の形成方法。
（付記１８）前記層構造を、上下の前記下地導電体を電気的に接続するビア部を介して複数層積層し、３次元の配線ネットワーク構造を形成することを特徴とする付記１７に記載の配線構造の形成方法。
（付記１９）前記ビア部を、前記線状構造体から形成することを特徴とする付記１８に記載の配線構造の形成方法。
（付記２０）前記各層構造を形成する際に、前記下地導電体及び前記配線の少なくとも一部を埋め込むように埋め込み絶縁膜を形成し、
前記ビア部を形成する際に、前記層構造間を埋め込むように層間絶縁膜を形成し、
前記各層構造及び前記ビア部を形成した後に、前記埋め込み絶縁膜及び前記層間絶縁膜を除去することを特徴とする付記１９に記載の配線構造の形成方法。
本発明の基本構成を説明するための模式図である。 第１の実施形態による配線構造の形成方法を工程順に示す概略断面図である。 図２−１に引き続き、第１の実施形態による配線構造の形成方法を工程順に示す概略断面図である。 第１の実施形態の変形例による配線構造の形成方法を工程順に示す概略断面図である。 図３−１に引き続き、第１の実施形態の変形例による配線構造の形成方法を工程順に示す概略断面図である。 第２の実施形態による配線構造の形成方法を工程順に示す概略断面図である。 第２の実施形態による配線構造の形成方法を工程順に示す概略平面図である。 図５に引き続き、第２の実施形態による配線構造の形成方法を工程順に示す概略平面図である。 図６に引き続き、第２の実施形態による配線構造の形成方法を工程順に示す概略平面図である。 第２の実施形態において、完成した配線構造を示す概略斜視図である。 第２の実施形態の変形例において、完成した配線構造を示す概略斜視図である。
符号の説明
１，２，１５，１６ コンタクトブロック
１ａ，２ａ，１５ａ，１６ａ 対向面
３，２１，３６ ＣＮＴ束
３ａ，３ｂ，２１ａ，２１ｂ ＣＮＴ
４，２２ 金属材料
１１ シリコン基板
１２，１７，３３ 層間絶縁膜
１３，３４ ビア孔
１４，３７ ビア部
１８ 配線溝
１９，３１，３５ 触媒
２３ 配線
１０１ 第１の配線層
１０２ ビア層
１０３ 第２の配線層

Claims (10)

  1. 所定間隔で対向配置されてなるブロック状の一対の下地導電体と、
    前記下地導電体同士を電気的に接続する配線と
    を含み、
    前記配線は、前記各下地導電体の各対向面から垂直にそれぞれ炭素元素からなる第１、第２、及び第３の線状構造体を有して構成されており、
    前記第１の線状構造体は、一方の前記下地導電体から成長し、他方の前記下地導電体には非接触であり、
    前記第２の線状構造体は、他方の前記下地導電体から成長し、一方の前記下地導電体には非接触であり、
    前記第３の線状構造体は、一方の前記下地導電体から成長し、他方の前記下地導電体には非接触であり、
    前記第１の線状構造体の先端部分と前記第２の線状構造体の先端部分とが交差して接触し、電気的に接合されており、
    前記第３の線状構造体の先端部分と前記第２の線状構造体の先端部分とが交差して接触し、電気的に接合されていることを特徴とする配線構造。
  2. 前記配線は、前記第１、第２、及び第３の線状構造体を包含するように前記下地導電体間を金属材料で充填してなる、前記第１、第２、及び第３の線状構造体と前記金属材料との複合材料で形成されていることを特徴とする請求項１に記載の配線構造。
  3. 一組又は複数組の前記一対の下地導電体が水平に配設され、前記配線が横方向に形成されている層構造を有することを特徴とする請求項１又は２に記載の配線構造。
  4. 前記層構造が、上下の前記下地導電体を電気的に接続するビア部を介して複数層積層されており、３次元の配線ネットワーク構造が形成されてなることを特徴とする請求項３に記載の配線構造。
  5. 前記ビア部は、前記第１、第２、及び第３の線状構造体からなることを特徴とする請求項４に記載の配線構造。
  6. ブロック状の一対の下地導電体を、所定間隔で対向配置されるように形成する工程と、
    前記各下地導電体を覆い、前記各対向面を露出するマスク層を形成し、前記マスク層を用いて、前記各対向面のみに選択的に触媒を形成する工程と、
    前記触媒により前記各下地導電体の前記各対向面から垂直にそれぞれ炭素元素からなる線状構造体を、前記対向面間で前記線状構造体の一部が交差して接触するように成長させて電気的に接合し、配線を形成する工程と
    を含み、
    前記触媒を形成する工程は、
    前記下地導電体上に前記各対向面を露出させる層間絶縁膜を形成する工程と、
    前記露出した前記各対向面を有する前記下地導電体に対して無電解メッキ法を行って前記露出した前記各対向面に前記触媒を選択的に形成する工程と
    を含むことを特徴とする配線構造の形成方法。
  7. 一組又は複数組の前記一対の下地導電体を水平に配設し、前記配線を横方向に形成して層構造とすることを特徴とする請求項６に記載の配線構造の形成方法。
  8. 前記層構造を、上下の前記下地導電体を電気的に接続するビア部を介して複数層積層し、３次元の配線ネットワーク構造を形成することを特徴とする請求項７に記載の配線構造の形成方法。
  9. 前記ビア部を、前記線状構造体から形成することを特徴とする請求項８に記載の配線構造の形成方法。
  10. 前記各層構造を形成する際に、前記下地導電体及び前記配線の少なくとも一部を埋め込むように埋め込み絶縁膜を形成し、
    前記ビア部を形成する際に、前記層構造間を埋め込むように層間絶縁膜を形成し、
    前記各層構造及び前記ビア部を形成した後に、前記埋め込み絶縁膜及び前記層間絶縁膜を除去することを特徴とする請求項９に記載の配線構造の形成方法。
JP2007089011A 2007-03-29 2007-03-29 配線構造及びその形成方法 Expired - Fee Related JP5194513B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007089011A JP5194513B2 (ja) 2007-03-29 2007-03-29 配線構造及びその形成方法
KR1020080016719A KR100979162B1 (ko) 2007-03-29 2008-02-25 배선 구조 및 그 형성 방법
EP08152161.9A EP1976351B1 (en) 2007-03-29 2008-02-29 Wiring structure and method of forming the same
CNA2008100874113A CN101276802A (zh) 2007-03-29 2008-03-27 布线结构及其形成方法
US12/059,205 US8533945B2 (en) 2007-03-29 2008-03-31 Wiring structure and method of forming the same
KR1020100057016A KR101110804B1 (ko) 2007-03-29 2010-06-16 배선 구조체의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007089011A JP5194513B2 (ja) 2007-03-29 2007-03-29 配線構造及びその形成方法

Publications (2)

Publication Number Publication Date
JP2008251701A JP2008251701A (ja) 2008-10-16
JP5194513B2 true JP5194513B2 (ja) 2013-05-08

Family

ID=39636909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007089011A Expired - Fee Related JP5194513B2 (ja) 2007-03-29 2007-03-29 配線構造及びその形成方法

Country Status (5)

Country Link
US (1) US8533945B2 (ja)
EP (1) EP1976351B1 (ja)
JP (1) JP5194513B2 (ja)
KR (2) KR100979162B1 (ja)
CN (1) CN101276802A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117591A (ja) * 2007-11-06 2009-05-28 Panasonic Corp 配線構造及びその形成方法
FR2933237B1 (fr) * 2008-06-25 2010-10-29 Commissariat Energie Atomique Architecture d'interconnexions horizontales a base de nanotubes de carbone.
CN102130091B (zh) * 2010-12-17 2013-03-13 天津理工大学 一种用于集成电路芯片的复合通孔互连结构
US9086523B2 (en) * 2012-05-29 2015-07-21 The Boeing Company Nanotube signal transmission system
JP6083197B2 (ja) 2012-11-07 2017-02-22 富士通株式会社 配線構造及びその製造方法
CN104377458B (zh) * 2014-01-17 2016-08-17 江西理工大学 一种碳纳米管宏观材料与金属连接的方法
JP6180977B2 (ja) * 2014-03-20 2017-08-16 株式会社東芝 グラフェン配線及び半導体装置
KR102326519B1 (ko) * 2017-06-20 2021-11-15 삼성전자주식회사 반도체 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297063B1 (en) * 1999-10-25 2001-10-02 Agere Systems Guardian Corp. In-situ nano-interconnected circuit devices and method for making the same
JP3859199B2 (ja) 2000-07-18 2006-12-20 エルジー エレクトロニクス インコーポレイティド カーボンナノチューブの水平成長方法及びこれを利用した電界効果トランジスタ
US7084507B2 (en) * 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
WO2003099709A2 (en) * 2002-05-21 2003-12-04 Eikos, Inc. Method for patterning carbon nanotube coating and carbon nanotube wiring
CN1290763C (zh) 2002-11-29 2006-12-20 清华大学 一种生产碳纳米管的方法
US20100244262A1 (en) * 2003-06-30 2010-09-30 Fujitsu Limited Deposition method and a deposition apparatus of fine particles, a forming method and a forming apparatus of carbon nanotubes, and a semiconductor device and a manufacturing method of the same
US7109581B2 (en) * 2003-08-25 2006-09-19 Nanoconduction, Inc. System and method using self-assembled nano structures in the design and fabrication of an integrated circuit micro-cooler
US7135773B2 (en) * 2004-02-26 2006-11-14 International Business Machines Corporation Integrated circuit chip utilizing carbon nanotube composite interconnection vias
JP4448356B2 (ja) * 2004-03-26 2010-04-07 富士通株式会社 半導体装置およびその製造方法
JP4213680B2 (ja) 2004-08-31 2009-01-21 富士通株式会社 基板構造及びその製造方法、並びに半導体装置及びその製造方法
JP5045103B2 (ja) * 2004-10-22 2012-10-10 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2006148063A (ja) 2004-10-22 2006-06-08 Renesas Technology Corp 配線構造、半導体装置、ｍｒａｍおよび半導体装置の製造方法
TW200631111A (en) 2004-11-04 2006-09-01 Koninkl Philips Electronics Nv Nanotube-based circuit connection approach
JP4555695B2 (ja) 2005-01-20 2010-10-06 富士通株式会社 カーボンナノチューブ配線を備えた電子デバイス及びその製造方法
JP4417313B2 (ja) 2005-09-26 2010-02-17 Ｎｅｃエレクトロニクス株式会社 ダイバーシティ受信回路

Also Published As

Publication number Publication date
JP2008251701A (ja) 2008-10-16
KR100979162B1 (ko) 2010-09-01
KR20100077137A (ko) 2010-07-07
EP1976351A3 (en) 2009-07-15
EP1976351A2 (en) 2008-10-01
CN101276802A (zh) 2008-10-01
US20080236875A1 (en) 2008-10-02
KR20080088377A (ko) 2008-10-02
US8533945B2 (en) 2013-09-17
KR101110804B1 (ko) 2012-02-24
EP1976351B1 (en) 2013-05-29

Similar Documents

Publication Publication Date Title
JP5194513B2 (ja) 配線構造及びその形成方法
TWI298709B (en) Conductive article, conductive trace, and assembly including substrate and conductive trace disposed on the substrate
KR100945798B1 (ko) 탄소 나노튜브 복합물 상호 연결 비아를 이용한 집적 회로 칩
JP4549002B2 (ja) カーボンナノチューブからなる電気的に導電性の接続を有する電子部品とその製造方法
TWI511206B (zh) 藉由三維整合技術製造高效能碳奈米管電晶體積體電路的方法
JP2007525030A5 (ja)
US10090248B2 (en) Conductive structure and manufacturing method thereof, and electronic device and manufacturing method thereof
WO2006098026A1 (ja) 接続機構、半導体パッケージ、およびその製造方法
JP2009117591A (ja) 配線構造及びその形成方法
JP2009027157A (ja) カーボンナノチューブベースの電気的接続の製造方法
JP4208668B2 (ja) 半導体装置およびその製造方法
US9165825B2 (en) Interconnection structure made of redirected carbon nanotubes
CN100583426C (zh) 半导体器件及其制造方法
JP2008258184A (ja) 電子デバイス及びその製造方法
JP5233125B2 (ja) 半導体装置
US8461037B2 (en) Method for fabricating interconnections with carbon nanotubes
JP2015185599A (ja) グラフェン配線及び半導体装置
US20080164611A1 (en) Method for making an integrated circuit having a via hole
JP5572944B2 (ja) 配線構造体の製造方法及び配線構造体
US20180012836A1 (en) Nanotube structure based metal damascene process
KR100667652B1 (ko) 탄소나노튜브를 이용한 배선 형성 방법
US20080317970A1 (en) Method for producing an electrical connection using individually sheathed nanotubes
KR20230108327A (ko) Cmos 호환가능 그래핀 구조, 인터커넥트 및 제조 방법
JP4352080B2 (ja) 配線、電子装置及び電子装置の製造方法
JP5287237B2 (ja) 炭素系繊維のデバイス構造およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5194513

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees