[go: up one dir, main page]

JP2009027157A - カーボンナノチューブベースの電気的接続の製造方法 - Google Patents

カーボンナノチューブベースの電気的接続の製造方法 Download PDF

Info

Publication number
JP2009027157A
JP2009027157A JP2008163376A JP2008163376A JP2009027157A JP 2009027157 A JP2009027157 A JP 2009027157A JP 2008163376 A JP2008163376 A JP 2008163376A JP 2008163376 A JP2008163376 A JP 2008163376A JP 2009027157 A JP2009027157 A JP 2009027157A
Authority
JP
Japan
Prior art keywords
layer
catalyst
deposition
deposited
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008163376A
Other languages
English (en)
Other versions
JP2009027157A5 (ja
Inventor
Jean-Christophe Coiffic
ジャン‐クリストフ、コワフィ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2009027157A publication Critical patent/JP2009027157A/ja
Publication of JP2009027157A5 publication Critical patent/JP2009027157A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844Bottomless liners
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53276Conductive materials containing carbon, e.g. fullerenes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068Formation and after-treatment of conductors
    • H01L2221/1094Conducting structures comprising nanotubes or nanowires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

【課題】デュアルダマシン構造にも適用出来る好ましくはカーボンで作られるナノチューブによるビアの形成法を提供する。
【解決手段】底部と、側壁とを備える、少なくとも1つのビアを、金属材料の2つの層4及び12を隔てる絶縁材料層5の中に形成する。次いで接着層7及び/又は保護層8の上に触媒層9を堆積する。さらに抑止層11を、前記ビアの前記底部における前記触媒層9の部分を除く、前記ビアの前記ビアの側壁の上と、前記絶縁材料層5の上に方向性堆積によって形成する。ナノチューブを前記抑止層11のない前記ビア底部の前記触媒層9の部分から成長させて前記金属材料の2つの層4及び12を電気的に接続する。
【選択図】図4

Description

本発明は、絶縁材料の層で隔てられた、金属材料の2つの層の間の電気的接続の製造方法に関するものであって、前記方法は、
−前記絶縁材料層の中で、底部及び側壁を備える少なくとも1つのビアを形成し、
−触媒層を堆積(蒸着)し、
−前記ビアの中での、前記金属材料の2つの層を電気的に接続する、ナノチューブを成長させる、
ことを備える。
カーボンナノチューブの単原子円筒形構造は、ナノメータスケールの優れた特性を与えるものであるため、現在、カーボンナノチューブは、大規模な研究活動の主題となっている。Niheiらが、書いているように、前途有望なアプリケーションは、特に、マイクロエレクトロニクス産業においての、ナノチューブを利用した相互接続である(“Electrical Properties of Carbon Nanotube Bundles for Future Via Interconnects”Japanese Journal of Applied Physics Vol.44 N4A、2005 pp1626−1628)。これらの相互接続は、従来は、銅によって形成される、2つの導電性金属線によって形成され、互いの上に設置され、ビアと呼ばれる導電橋によって2つの金属段(metallic level)を接続するように形成される。
サイズを減らすことによってかかる圧力に対抗するために、加えて、集積度(integration parameter)を高める(complexification)ため、相互接続のためのナノメーターサイズの金属線としてカーボンナノチューブを使用することが想定される。カーボンナノチューブは、実際に、銅と比較して固有の大変興味深い特徴を有している。
しかし、残された大きな問題は、金属相互接続段(metallic interconnection level)の底部の金属範囲の上のみにおける、前記ナノチューブの形成に必要な前記触媒の位置に関係するものである。Niheiらによる先述の文献では、前記触媒は、前記ビアの形成の後に、堆積する。前記触媒、コバルトの層は、リフトオフ法(lift-off technique)のよって、及び、電子ビームによる蒸着(evaporation)によって、前記ビアの底部に堆積される。このアプローチは、カーボンナノチューブの寄生成長(parasitic growths)と、相互接続段の間のショートと、を避けるために、前記構造の上部の、拡散防止バリア(anti-diffusion barrier)と、前記触媒と、を除去してしまうことを強いる。しかしながら、先述の文献においては、工業段階における統合方法(integration method)については、非常に曖昧なままである。
イオンエッチングの使用は、文献“Growth of Isolated Carbon Nanotubes with Lithographically Defined Diameter and Location”(Nanoletters 2003、vol.3、n2、pp257−259)の中で、Duesbergらが書いたものである。しかしながら、このアプローチは、多くの問題を起こすものであり、特に、工業的プロセスと統合することは難しい。
米国特許文献US−A−2003/0179559は、シンプルな構造の製造を記載しており、前記シンプルな構造の中において、触媒(Fe、Ni、Y、Co、Pt)は、前記ビアの底部に堆積される。しかしながら、どのように、前記触媒を、選択的に堆積し、又は、前記ビアの底部に残すか、の説明はされていない。このアプローチは、ナノチューブを、前記ビアと、次の金属層と、の溝(hole)を、直接絶縁層の中で得ることができる、特に有利な構造である、ダブルダマシン構造(double damascene structure)と一体化することはできない。この技術は、先端技術ノード相互接続構造(advanced technology node interconnect structure)を形成することができ、同時に、難しいフォトリソグラフィー工程を避けることができる。
この文献には、ダブルダマシン技術と一体化することができる構造中のカーボンナノチューブの製造工程も記載されている。この場合、前記触媒の堆積は、前記ビアの形成の前に行われる。このように、第1金属段の上にある前記絶縁材料は、前記触媒及び前記ナノチューブのための範囲を定義するように、パターンが形成される。この一体化は、実際には、ダブルダマシン構造を形成することができるが、それにもかかわらず、前記ビアの形成の前に、前記触媒と一体化することにより、多くの障害を示す。従って、このアプローチは、高い相互接続密度を用いる工業的使用においては、一体化することが非常に難しい。
本発明の目的は、簡単に使用でき、同時に、ダブルダマシンタイプ構造と一体化することと両立することができる、製造プロセスの提供である。
本発明のよる方法は、前記触媒の堆積と、前記ナノチューブの成長と、の間に、前記ビアの前記側壁の上と、前記絶縁材料層の上と、に、抑止層(inhibiting layer)を方向性堆積(directional deposition)することを有し、前記ビアの前記底部における触媒層の部分のみは、解放(left free)されていることを特徴とする。
他の利点及び特徴は、本発明の特有な実施形態についての下記の説明により、さらに明らかにされる。本発明の特有な実施形態は、単なる例示であって、本発明を限定するものではない。本発明の特有な実施形態は、添付の図面により示される。
図1に示されるように、第1金属段(first metallic level)1は、基板(support)2の上に作られる。基板2は、例えば、シリコン基板によって形成され、複数の層を備えることができる。第1金属段1は、従来の方法で得ることができ、第1絶縁材料3と、第1金属材料4と、を交互に繰り返したものを備える。従って、第1金属材料4は、第1絶縁材料3の中に、前記第1絶縁材料3の全体の高さを超えるパターンを形成する。第1金属材料4は、例えば、Cu、Al、W、Ag、Pt、Pd、Ti、TiN、Ta、TaN、Mo、又は、それらの合金から作られる。第1絶縁材料3は、好ましくは、low−k材料(低誘電率絶縁材料)、例えば、酸化シリコンである。3及び4の層の厚さは、通常は、従来の金属相互接続構造で使われる厚さである。
絶縁材料の層5は、第1金属段1の上に、堆積される。この絶縁材料層5に、例えば、フォトリソグラフィー、及び、エッチングのような適切な技術によって、少なくとも1つのビア6を形成するように、パターンが形成され、それによって、第1金属材料4の中の所定のパターンにアクセスしておけるようになる。第1の実施形態においては、絶縁材料層5のパターンは、絶縁材料層5の全体の高さを越えて一直線な、実質的に垂直な側壁を有する凹の形状のホール又はビア6を形成することを可能にする。
絶縁材料層5のパターンを形成した後、ビア6の底部は、第1金属段1の第1金属材料4の範囲として、現れる。ビア6の形状は、従来は、四角または円形であり、しかしながら、さまざまな形状にもすることもできる。
図2に示すように、有利なのは、接着層7、及び/又は、保護層8は、前記構造全体の上に堆積される。接着層7は、層4の上の保護層8の接着を、強固にする。接着層7は、例えば、Ta、TaN、TiN、Ti、Al、Ru、Mn、Mo、Crから作られ、その厚さは、有利なのは、10nm以下であり、原子層の堆積となる。保護層8は、通常は、第1金属材料4への触媒9の相互拡散を防ぐために用いられ、例えば、Al、Al、TiN、Ti、Ta、TaN、Mn、Ru、又は、Moから作られる。保護層8は、無電解めっき(electroless deposition)によって、自己整合(self-positioned)することもでき、例えば、第1金属材料4で形成された範囲にのみ堆積する。保護膜8は、例えば、CoWP、CoWB、CoWP/B、NiMoP、NiMoB、又は、それらの金属及び合金により作られる。保護膜8は、積層によって形成することもできる。接着層7と、保護層8と、は、例えば、アルゴン、ヘリウム、又は、水素の中性ガスのプラズマの下で、例えば、蒸着、スパッタリングのような適切な技術によって堆積される。有利なのは、第1金属材料4を銅によって形成した場合は、タンタル(Ta)の接着層7と、TaN、TiN、又は、Ruから作ることができる保護層8を用いることとなる。
従って、ナノチューブ10の成長を可能にするように設計された触媒9の層は、前記構造の上に堆積される。触媒9は、例えば、Co、Ni、Fe、Al、Alである。Mo、Y、MgO、Mn、又は、Ptのような、安定剤(stabilizing element)を、触媒に加えることができる。前記触媒は、自己整合することもでき、例えば、CoWP、CoWP/B、NiMoB、それらの酸化物、又は、それらの合金によって作られる。所定の場合、触媒9と、保護層8と、は、1つ及び同一であり、例えば、CoWP、CoWP/B、NiMoBから作られる。
触媒9は、クラスター形状、又は、異なる材料の積層の形状に、堆積される。前記触媒は、例えば、蒸着、堆積させる材料ターゲットのスパッタリング、陰極スパッタリング、もしくは、無電解めっき、によって、堆積される。
次に、抑止層11は、前記構造の上に堆積される。この抑止層は、ナノチューブ10が必要とされていない範囲において、触媒9を失活させることができる。図2の矢印によって図式的に表されるように、抑止層11は、斜方堆積法(oblique directional deposition)によって、ビア6の底部を除いて、触媒9を覆うように、堆積する。このように、前記触媒は、ビア6の底部においてのみ、解放されており、且つ、前記構造のその他の部分を、抑止層11が覆うこととなる。
抑止層11は、例えば、Al、Au、Pd、Ag、Ru、Cr、Ti、Cu、Pt、C、W、TiN、Mo、Si、又は、それらの合金といった導電性材料によって作ることができる。しかし、前記抑止層11は、例えば、Al、MgO、SiO、Si、SiOC、又は、TiOのような絶縁材料から作ることもできる。抑止層11は、好ましくは、3から500nmである厚さを有し、前記厚さは、アプリケーションの必要に従って、調節される。3nm以下の抑止層11は、実際には、通常、不連続であり、その多くが平坦ではない構造である。マイクロエレクトロニクス−タイプの相互接続においては、幅については、ビア6は、250nmを超えることはなく、堆積される抑止層11の厚さは、前記ビアをふさぐことを避けて調節される。トランジスタが、層4の下に一体化される場合、抑止層として金を使用することはなく、なぜなら、金はトランジスタのパフォーマンスを低下させるからである。
抑止層11の堆積は、方向性堆積、又は、入射堆積(蒸着)(incident deposition)が、可能ないくつかの技術によって行われる。層11の堆積は、例えば、蒸着、又は、スパッタリング技術によって行われ、例えば、物理的気相成長法(PVD)、自己誘導プラズマ(self induced plasma;SIP)、又は、集束イオンビーム(FIB)堆積法によってである。前記蒸着技術は、好ましくは、抑止層11の堆積のために、選ばれる。異なる角度(材料の流れと基板の軸との間の)、及び/又は、異なる堆積条件、を用いた、いくつかの連続した堆積法を使用することができる。前記角度は、抑止層11が、ビア6の底部に位置する触媒層9の部分の上に、堆積しないように選択される。前記ビアの形状は、異なる角度を有する連続する入射堆積法の使用を必要とする。複数の堆積法の実施のために時間を浪費することを、減らす手段として、ビア6を有する基板を、材料を注入する軸の周りに回転させる。
最適な堆積角度θは、ビア6のサイズによって定義される。角度θは、ビア6の軸により定義され、以下の数式で与えられる。θ=arctan(W/h)、Wは、ビア6の長さ、又は、直径であり、hは、層5の高さである。このようにして、最適な角度θよりも大きい角度を用いて入射堆積を行うことによって、前記抑止層は、ビア6の底部に堆積しない。
図3に示されるように、好ましくはカーボンで作られる、ナノチューブ10の成長が行われる。ナノチューブ10の成長は、ビア6の前記底部の第1金属材料4の上に、触媒9を堆積する、従来の方法により得ることができる。ナノチューブ10の成長は、例えば、化学気相成長法(CVD)、プラズマ化学気相成長法(PECVD)、電子サイクロトロン共鳴(ECR)、熱したフィラメントを用いた化学気相成長法、レーザー化学気相成長法(laser enhanced chemical vapor deposition)などといった、いくつかの適切な技術によって行われる。この技術は、好ましくは、900℃以下の温度を使用し、且つ、触媒からのカーボンナノチューブ10の成長が可能なものある。カーボンナノチューブの形成で用いるガスは、CO、C、CH、Fe(C、キシレン、メタロセン、ガス状のアルコール、全ての炭素系ガス、H、NH、HO、O、又は、これらのガスの混合と、である。炭素は、プラズマによってグラファイトのみをエッチングすることによっても加えられる。
従来のように、ナノチューブ10の成長は、絶縁材料層5に形成されたビア6の底部に配置された触媒9から起こされる。図3から図6中では、平行の垂直ラインによって、図式的に示される前記ナノチューブは、実質的に垂直であるが、本当は、それらの方向は、自由である。ナノチューブ10は、ビア6から上へのびる突出部である。
次に、図4に示されるように、第2金属材料12の堆積は行われ、従来の方法によって、パターンが形成される。第2金属材料12は、例えば、Cu、Au、Al、W、Ag、Pt、Pd、Ti、TiN、Ta、TaN、Mn、Ru、Mo、又は、それらの合金の1つから作られ、その厚さは、好ましくは、5nmから100μmの間である。第2金属材料12のパターンを用いることによって、接着層7と、保護層8と、触媒9と、は、除去される。前記第2金属材料のパターンのエッチングを、層5の上で止めることにより、これらの層7、8、9のうちの1つによる、2つの隣接するビアの間の寄生電気的接続(parasitic electrical contact)の発生を不可能とすることができる。このように、ナノチューブ10によって、第1金属材料層4と第2金属材料層12とは、電気的に接続される。本実施例によれば、2つの金属材料4、12の接続は、ナノチューブ10の外部壁によって達成される。
導電性である、保護層8、触媒9、及び、抑止層11で形成されたスタックは、前記第2金属材料12に形成されたパターンと同時にエッチングされる。前記第2金属材料12に形成されたパターンは、さまざまな形状と方向とを示す。
第2金属材料12の層は、十分な厚さを持ち、好ましくは、30nm以上であり、もし、必要であるならば、次の化学機械研磨工程を行うのに、十分な機械的強度を有するようなものである。有利なのは、この化学機械研磨工程は、金属材料層12に組みこまれる、ナノチューブ10の上端部を整え、それによって、前記ナノチューブの内部壁にアクセスすることを可能にする。
図5に示されるように、第3の金属材料13の堆積は、上部導電表面の形成と、ナノチューブ10の内部壁への接続と、を行うものである。前記第3の金属材料は、例えば、Cu、Al、Au、W、Ag、Pt、Pd、Ti、TiN、Ta、又は、TaNから作られる。第2及び第3の金属材料12及び13と、保護層8と、触媒9と、抑止層11と、によって形成されるアセンブリのパターン形成は、従来どおり、適切な技術によって行われる。他の実施形態においては、金属段4、12、13の間の前記電気的接続は、ナノチューブ10の外部表面及び内部表面による電気的接触を同時に用いることによって形成される。
図6により示される、他の実施形態において、導電性材料によって作られた抑止層11は、無電解の手法によって第2金属材料12を堆積することを可能にする。カーボンナノチューブ10とビア6の底部表面とは、導電し、従って、前記ビア6の底部表面は、無電解めっきに関与することができるが、その関与は、少ない。このようにして、第2金属材料12は、少なくとも部分的にビア6を満たし、且つ、層5の上の第2金属材料層12を形成する。本実施形態では、抑止層11は、無電解めっきを容易に実施できるような高い導電性を有するように、例えば、アルミニウム、又は、金によって形成される。電気化学的堆積によって堆積される前記材料は、好ましくは、銅であり、しかしながら、例えば、Al、Au、Pd、Ag、Ni、Fe、Cr、Ti、Pt、C、Co、Mo、Ru、又は、これらの合金にすることもできる。電気化学的堆積によって堆積される前記材料は、電荷移動化合物(charge transfer compound)であり、Bechgaard塩のような、テトラ−メチル テトラセレナフルバレン(TMTSF)塩、ビスエチルジチオ−テトラチアフルバレン(BEDT-TTF)塩、あるいは、テトラ−メチル テトラチアフルバレン(TMTTF)塩、である。有利なのは、堆積が、ナノチューブの間の隙間を完全に満たすとき、前記相互接続構造の導電性を、高めることができる。さらに、前記相互接続は、例えば、化学機械研磨工程が行えるような機械的強度を有する。
先の実施形態としては、第2金属材料層12に、例えば、化学機械研磨、又は、ドライエッチングのような、追加のエッチングを施すことができ、ナノチューブ10の内部の壁にアクセスすることができるようになる。従って、図5で示されるように、第3金属材料13は、第2金属材料12の上に、堆積することができる。
図2で示される実施形態に対応する他の実施形態において、図7に示されるように、絶縁材料層5のパターン形成は、ダブルダマシン技術を用いることができるように実施される。絶縁材料層5のパターン形成は、将来ビアになるホール6の形成で構成される。しかしながら、その大きさは、第2金属材料12が占めるように設計されることとなる。従って、ビア6は、段部を備える。前記段部は、上部において広がった断面部分を有する。この絶縁材料層5のパターン形成は、従来の方法で行われる。本実施形態では、抑止層11の方向性堆積は、前記ビア6の前記広がった部分に、抑止層をめっきするように実施され、しかしながら、前記ビアの前記底部を詰まらせることはない。例えば、前記堆積は、前記構造表面に対してのスパッタリング角度の賢明な選択によって得ることができる。有利なのは、触媒の堆積は、ビアの開口の幅よりも小さな範囲で行なわれる。さらに、堆積の厚さは、ビア6の直径に合わせて調節される。
ビア6の前記底部からの前記ナノチューブの成長と、少なくともビア6を満たす金属材料の堆積と、の後の、従来の化学機械研磨工程は、本目的である、第2金属段を絶縁材料層5のビア6の中だけに配置することを可能にする。
このアプローチは、特に有利なのは、高い相互接続密度を示す相互接続を形成するところである。
本実施形態は、ナノチューブ10の内部側壁にアクセスし、ビア6を満たすために、先の実施形態と合わせることができる。
本発明による相互接続構造の主な製造工程を示す概略的断面図である。 本発明による相互接続構造の主な製造工程を示す概略的断面図である。 本発明による相互接続構造の主な製造工程を示す概略的断面図である。 本発明による相互接続構造の主な製造工程を示す概略的断面図である。 本発明による相互接続構造の第2の実施形態を示す概略的断面図である。 本発明による相互接続構造の第3の実施形態を示す概略的断面図である。 本発明による相互接続構造の第4の実施形態を示す概略的断面図である。

Claims (11)

  1. 絶縁材料の層(5)で隔てられた、金属材料の2つの層(4、12)の間の電気的接続の製造方法であって、
    −前記絶縁材料層(5)の中で、底部及び側壁を備える少なくとも1つのビア(6)を形成し、
    −触媒層(9)を堆積し、
    −前記ビアの中での、前記金属材料の2つの層(4、12)を電気的に接続する、ナノチューブ(10)を成長させる、
    ことを備えた前記製造方法において、
    前記触媒の堆積と前記ナノチューブ(10)の成長との間に、前記ビア(6)の側壁の上と、前記絶縁材料層(5)の上とに、抑止層(11)を方向性堆積することを有し、前記ビア(6)の前記底部における前記触媒層(9)の部分のみは、開放されていることを特徴とする方法。
  2. 請求項1に記載の方法であって、保護膜(7)は、前記触媒(9)の堆積の前に、堆積されることを特徴とする方法。
  3. 請求項1及び2に記載の方法であって、接着層(8)は、前記触媒(9)の堆積の前に、堆積されることを特徴とする方法。
  4. 請求項1から3のいずれか1つに記載の方法であって、前記抑止層(11)は、Al、Au、Pd、Ru、Cr、Ti、Cu、Pt、C、W、TiN、Mo、Si、又は、それらの合金の1つから、選択される導電性材料から作られることを特徴とする方法。
  5. 請求項1から3のいずれか1つに記載の方法であって、前記抑止層(11)は、
    Al、MgO、SiO、Si、SiOC、又は、TiOから選択される絶縁材料から作られることを特徴とする方法。
  6. 請求項1から5のいずれか1つに記載の方法であって、前記抑止層(11)は、3から500nmの間である厚さ持つことを特徴とする方法。
  7. 請求項1から6のいずれか1つに記載の方法であって、前記抑止層(11)は、蒸着又はスパッタリング、PVD、SIP、又は、FIBによって堆積することを特徴とする方法。
  8. 請求項1から7のいずれか1つに記載の方法であって、前記ナノチューブ(10)の成長の後に、前記ビア(6)は、少なくとも部分的に金属材料によって満たされ、前記金属材料は、前記第2金属材料層(12)を構成するものであることを特徴とする方法。
  9. 請求項8に記載の方法であって、前記ビア(6)を満たす前記第2金属材料は、無電解の手段により堆積することを特徴とする方法。
  10. 請求項1から9のいずれか1つに記載の方法であって、前記ナノチューブ(10)は、カーボンナノチューブであることを特徴とする方法。
  11. 請求項1から9のいずれか1つに記載の方法であって、前記ビア(6)は、段部を備え、前記段部は、ビアの上部において広がった断面を有することを特徴とする方法。
JP2008163376A 2007-06-22 2008-06-23 カーボンナノチューブベースの電気的接続の製造方法 Pending JP2009027157A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0704464A FR2917893B1 (fr) 2007-06-22 2007-06-22 Procede de fabrication d'une connexion electrique a base de nanotubes de carbone

Publications (2)

Publication Number Publication Date
JP2009027157A true JP2009027157A (ja) 2009-02-05
JP2009027157A5 JP2009027157A5 (ja) 2011-07-28

Family

ID=38754704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008163376A Pending JP2009027157A (ja) 2007-06-22 2008-06-23 カーボンナノチューブベースの電気的接続の製造方法

Country Status (4)

Country Link
US (1) US20080317947A1 (ja)
EP (1) EP2006901A3 (ja)
JP (1) JP2009027157A (ja)
FR (1) FR2917893B1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011061026A (ja) * 2009-09-10 2011-03-24 Toshiba Corp カーボンナノチューブ配線及びその製造方法
WO2011111524A1 (ja) * 2010-03-09 2011-09-15 東京エレクトロン株式会社 基板の配線方法及び半導体製造装置
JP2012049261A (ja) * 2010-08-25 2012-03-08 Toshiba Corp カーボンナノチューブ配線の製造方法
JP2012074682A (ja) * 2010-08-29 2012-04-12 Shibaura Institute Of Technology 配線パターンの形成方法
JP2014175451A (ja) * 2013-03-08 2014-09-22 Toshiba Corp 半導体装置及びその製造方法
KR101750795B1 (ko) * 2013-06-27 2017-06-26 인텔 아이피 코포레이션 전자 시스템을 위한 고 전도성 고 주파수 비아
KR20220034643A (ko) * 2020-09-11 2022-03-18 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스의 상호연결 구조물
US12322649B2 (en) 2020-09-11 2025-06-03 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure of semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989349B2 (en) 2005-04-15 2011-08-02 Micron Technology, Inc. Methods of manufacturing nanotubes having controlled characteristics
US9099537B2 (en) * 2009-08-28 2015-08-04 International Business Machines Corporation Selective nanotube growth inside vias using an ion beam
US9607955B2 (en) * 2010-11-10 2017-03-28 Cree, Inc. Contact pad
CN102543835B (zh) * 2010-12-15 2015-05-13 中国科学院微电子研究所 开口的填充方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091425A (ja) * 1998-09-07 2000-03-31 Nec Corp 半導体装置の製造方法
JP2001023925A (ja) * 1999-07-08 2001-01-26 Ebara Corp 半導体装置及びその製造方法
JP2003523608A (ja) * 2000-02-16 2003-08-05 インフィネオン テクノロジーズ アクチエンゲゼルシャフト カーボンナノチューブからなる電気的に導電性の接続を有する電子部品とその製造方法
JP2004241572A (ja) * 2003-02-05 2004-08-26 Sony Corp 半導体装置及びその製造方法
JP2005285821A (ja) * 2004-03-26 2005-10-13 Fujitsu Ltd 半導体装置およびその製造方法
WO2006043329A1 (ja) * 2004-10-22 2006-04-27 Fujitsu Limited 半導体装置及びその製造方法
JP2006148063A (ja) * 2004-10-22 2006-06-08 Renesas Technology Corp 配線構造、半導体装置、mramおよび半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2262654B (en) * 1991-12-13 1995-07-12 Marconi Gec Ltd Fabrication process
US6787460B2 (en) * 2002-01-14 2004-09-07 Samsung Electronics Co., Ltd. Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses and conductive contacts so formed
US6933222B2 (en) * 2003-01-02 2005-08-23 Intel Corporation Microcircuit fabrication and interconnection
US7374793B2 (en) * 2003-12-11 2008-05-20 International Business Machines Corporation Methods and structures for promoting stable synthesis of carbon nanotubes
US7135773B2 (en) * 2004-02-26 2006-11-14 International Business Machines Corporation Integrated circuit chip utilizing carbon nanotube composite interconnection vias
US7129097B2 (en) * 2004-07-29 2006-10-31 International Business Machines Corporation Integrated circuit chip utilizing oriented carbon nanotube conductive layers
KR100718112B1 (ko) * 2005-11-02 2007-05-14 삼성에스디아이 주식회사 탄소나노튜브를 이용한 수직 배선구조 및 그 제조방법
FR2910706B1 (fr) * 2006-12-21 2009-03-20 Commissariat Energie Atomique Element d'interconnexion a base de nanotubes de carbone

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091425A (ja) * 1998-09-07 2000-03-31 Nec Corp 半導体装置の製造方法
JP2001023925A (ja) * 1999-07-08 2001-01-26 Ebara Corp 半導体装置及びその製造方法
JP2003523608A (ja) * 2000-02-16 2003-08-05 インフィネオン テクノロジーズ アクチエンゲゼルシャフト カーボンナノチューブからなる電気的に導電性の接続を有する電子部品とその製造方法
JP2004241572A (ja) * 2003-02-05 2004-08-26 Sony Corp 半導体装置及びその製造方法
JP2005285821A (ja) * 2004-03-26 2005-10-13 Fujitsu Ltd 半導体装置およびその製造方法
WO2006043329A1 (ja) * 2004-10-22 2006-04-27 Fujitsu Limited 半導体装置及びその製造方法
JP2006148063A (ja) * 2004-10-22 2006-06-08 Renesas Technology Corp 配線構造、半導体装置、mramおよび半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6013012549; Mizuhisa Nihei、外10名: 'Electrical Properties of Carbon Nanotube Via Interconnects Fabricated by Novel Damascene Process' International Interconnect Technology Conference, IEEE 2007 , 20070606, pp. 204-206 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011061026A (ja) * 2009-09-10 2011-03-24 Toshiba Corp カーボンナノチューブ配線及びその製造方法
WO2011111524A1 (ja) * 2010-03-09 2011-09-15 東京エレクトロン株式会社 基板の配線方法及び半導体製造装置
JP2011187704A (ja) * 2010-03-09 2011-09-22 Tokyo Electron Ltd 基板の配線方法及び半導体製造装置
US8940638B2 (en) 2010-03-09 2015-01-27 Tokyo Electron Limited Substrate wiring method and semiconductor manufacturing device
JP2012049261A (ja) * 2010-08-25 2012-03-08 Toshiba Corp カーボンナノチューブ配線の製造方法
US8487449B2 (en) 2010-08-25 2013-07-16 Kabushiki Kaisha Toshiba Carbon nanotube interconnection and manufacturing method thereof
JP2012074682A (ja) * 2010-08-29 2012-04-12 Shibaura Institute Of Technology 配線パターンの形成方法
JP2014175451A (ja) * 2013-03-08 2014-09-22 Toshiba Corp 半導体装置及びその製造方法
KR101750795B1 (ko) * 2013-06-27 2017-06-26 인텔 아이피 코포레이션 전자 시스템을 위한 고 전도성 고 주파수 비아
KR20220034643A (ko) * 2020-09-11 2022-03-18 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스의 상호연결 구조물
KR102582864B1 (ko) 2020-09-11 2023-09-25 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스의 상호연결 구조물
US12322649B2 (en) 2020-09-11 2025-06-03 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure of semiconductor device

Also Published As

Publication number Publication date
FR2917893B1 (fr) 2009-08-28
US20080317947A1 (en) 2008-12-25
FR2917893A1 (fr) 2008-12-26
EP2006901A2 (fr) 2008-12-24
EP2006901A3 (fr) 2011-01-19

Similar Documents

Publication Publication Date Title
JP2009027157A (ja) カーボンナノチューブベースの電気的接続の製造方法
JP4549002B2 (ja) カーボンナノチューブからなる電気的に導電性の接続を有する電子部品とその製造方法
JP5181512B2 (ja) 電子デバイスの製造方法
US8487449B2 (en) Carbon nanotube interconnection and manufacturing method thereof
JP2010503191A (ja) 相互接続構造内におけるカーボンナノ構造成長の制御
US8981569B2 (en) Semiconductor device with low resistance wiring and manufacturing method for the device
US20070148963A1 (en) Semiconductor devices incorporating carbon nanotubes and composites thereof
US8710672B2 (en) Semiconductor device and method of manufacturing the same
JP4208668B2 (ja) 半導体装置およびその製造方法
JP2013535820A (ja) 狭い銅充填ビアの導電率を向上させるための方法及び構造体
JP5233147B2 (ja) 電子デバイス及びその製造方法
EP1976351B1 (en) Wiring structure and method of forming the same
US9165825B2 (en) Interconnection structure made of redirected carbon nanotubes
US20170186935A1 (en) Low Temperature Deposition of Silicon Containing Layers in Superconducting Circuits
US8338822B2 (en) Electrical connection structure having elongated carbon structures with fine catalyst particle layer
CN102484096B (zh) 使用离子束在过孔内的选择性纳米管生长
US8377556B2 (en) Material for growth of carbon nanotubes
JP2006108210A (ja) 配線接続構造およびその形成方法
US8011091B2 (en) Fabrication method of a nanotube-based electric connection having air gaps
US20080317970A1 (en) Method for producing an electrical connection using individually sheathed nanotubes
KR20230108327A (ko) Cmos 호환가능 그래핀 구조, 인터커넥트 및 제조 방법
JP2010147237A (ja) 配線構造体の製造方法及び配線構造体
JP2009111231A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110613

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130315

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131108