[go: up one dir, main page]

JP5161263B2 - 平板表示装置及びその製造方法 - Google Patents

平板表示装置及びその製造方法 Download PDF

Info

Publication number
JP5161263B2
JP5161263B2 JP2010108551A JP2010108551A JP5161263B2 JP 5161263 B2 JP5161263 B2 JP 5161263B2 JP 2010108551 A JP2010108551 A JP 2010108551A JP 2010108551 A JP2010108551 A JP 2010108551A JP 5161263 B2 JP5161263 B2 JP 5161263B2
Authority
JP
Japan
Prior art keywords
electrode
layer
substrate
region
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010108551A
Other languages
English (en)
Other versions
JP2011090281A (ja
Inventor
律 圭 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2011090281A publication Critical patent/JP2011090281A/ja
Application granted granted Critical
Publication of JP5161263B2 publication Critical patent/JP5161263B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/126Shielding, e.g. light-blocking means over the TFTs
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133357Planarisation layers

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Description

本発明は平板表示装置及びその製造方法に関し、より詳しくは、画像を表示する平板表示装置及びその製造方法に関する。
液晶(liquid crystal)の電気−光学的特性を用いる液晶表示装置及び有機電界発光ダイオード(Organic Light Emitting Diode)の自体発光特性を用いる有機電界発光表示装置のような平板表示装置は、受動マトリックス(passive matrix)方式と能動マトリックス(active matrix)方式とに区分される。薄膜トランジスタ(thin film transistor)を含む能動マトリックス方式は解像度及び動画実現能力に優れているため、受動マトリックス方式に比べて頻繁に用いられている。
能動マトリックス方式の液晶表示装置(TFT−LCD)は2つの基板間に液晶が注入された表示パネル、表示パネルの背面に位置し、光源として用いられるバックライト(back light)及び表示パネルを駆動させるための駆動部(Drive IC)を含む。バックライトから提供される光が表示パネルに入射され、駆動部から提供される信号に従って配向した液晶により光が変調されて外部に出射されることで、文字や画像が表示される。
また、能動マトリックス方式の有機電界発光表示装置は、有機電界発光ダイオードが形成された表示パネル及び表示パネルを駆動させるための駆動部を含む。駆動部から提供される信号に従って有機電界発光ダイオードから放出された光が外部に出射されることで、文字や画像が表示される。
従って、液晶表示装置及び有機電界発光表示装置のような平板表示装置は表示パネルでの光透過率が輝度に大きな影響を及ぼす。
このような能動マトリックス方式の平板表示装置は薄膜トランジスタを含むため、製造過程で光が透過される画素領域の基板にシリコン酸化膜、シリコン窒化膜などの絶縁層が積層構造で形成される。このため、この絶縁層により光透過率が低下して輝度が減少するという問題がある。
大韓民国特許公開第2006−0078581A
本発明は上記事情に鑑みてなされたものであって、その目的は、表示パネルでの光透過率が向上し得る平板表示装置及びその製造方法を提供することにある。
前記目的を達成するための本発明による平板表示装置は、基板と、前記基板上に形成された薄膜トランジスタ及びキャパシタと、前記基板前記薄膜トランジスタの間及び前記基板と前記キャパシタの間にのみ形成されていて、前記薄膜トランジスタ及び前記キャパシタとそれぞれ垂直的に対応する位置に設けられた遮断層と、前記薄膜トランジスタ及び前記キャパシタを含む前記基板上に形成され、前記薄膜トランジスタのソース電極又はドレイン電極が露出するようにビアホールが形成された平坦化層と、前記平坦化層上に設けられ、前記ソース電極又はドレイン電極と連結された画素電極と、を含み、前記薄膜トランジスタは、前記遮断層上に前記遮断層と垂直的に対応する位置に形成され、ソース領域、ドレイン領域及びチャネル領域を含む活性層と、前記活性層上に形成されたゲート絶縁層と、前記チャネル領域の前記ゲート絶縁層上に形成されたゲート電極と、前記ゲート電極を含む前記基板上に形成され、前記ソース領域及びドレイン領域の活性層が露出するようにコンタクトホールが形成された層間絶縁膜と、前記層間絶縁膜上に形成され、前記コンタクトホールを介して前記ソース領域及びドレイン領域の活性層と連結されたソース電極及びドレイン電極と、を含み、前記遮断層は前記基板及び前記活性層の間に形成され、前記遮断層の上部表面は前記活性層により完全に覆われおり、前記遮断層はシリコン酸化膜及びシリコン窒化膜の積層構造であり、前記活性層はポリシリコンであり、前記キャパシタは、前記キャパシタと垂直的に対応する位置に設けられた前記遮断層上に形成された下部電極と、前記下部電極上に形成されている前記ゲート絶縁層を介して形成された上部電極とを含む、ことを特徴とする。
また、本発明による平板表示装置においては、前記基板を第1の基板として、当該第1の基板と対向するように配置された第2基板と、前記第2基板上に形成された共通電極と、前記第1基板及び前記第2基板の間に注入された液晶層と、をさらに含む。
また、本発明による平板表示装置においては、前記画素電極上に形成された有機発光層と、前記有機発光層上に形成されたカソード電極と、をさらに含む。
前記目的を達成するための本発明による平板表示装置の製造方法は、基板を提供する段階と、前記基板上にシリコン酸化膜及びシリコン窒化膜の積層構造による遮断層を形成する段階と、前記遮断層上に、素子形成領域の活性層及びキャパシタの下部電極をポリシリコンにより形成する段階と、前記遮断層が前記活性層及び前記下部電極の下部にのみ配置されるように前記遮断層のうち、前記活性層及び前記下部電極から露出した部分を除去する段階と、前記活性層及び前記下部電極を含む前記基板上にゲート絶縁層を形成する段階と、前記活性層上部の前記ゲート絶縁層上にゲート電極、及び前記下部電極上部の前記ゲート絶縁層上に前記キャパシタの上部電極を形成する段階と、前記ゲート電極及び前記上部電極を含む前記ゲート絶縁層上に層間絶縁膜を形成した後、前記活性層の一部を露出させる段階と、前記層間絶縁膜上に前記活性層と連結されるようにソース電極及びドレイン電極を形成する段階と、前記ソース電極及びドレイン電極を含む前記層間絶縁膜上に平坦化層を形成した後、前記ソース電極又はドレイン電極を露出させる段階と、前記基板上の画素領域となる領域を含む前記平坦化層上に前記ソース電極又はドレイン電極と連結されるように画素電極を形成する段階と、を含むことを特徴とする
また、本発明による平板表示装置の製造方法においては、前記画素電極を含む前記平坦化層上に画素定義膜を形成する段階と、前記画素定義膜をパターニングして発光領域となる部分の前記画素電極を露出させる段階と、露出した前記画素電極上に有機発光層を形成する段階と、前記有機発光層上にカソード電極を形成する段階と、をさらに含む。
平板表示装置に適用される薄膜トランジスタの活性層はポリシリコンのような半導体で形成される。このような半導体は基板から広がる不純物により導電性が変化してしまう。本発明は、基板から広がる不純物を遮蔽する遮断層を薄膜トランジスタを構成する活性層の直下にのみ形成した。したがって、遮断層は薄膜トランジスタを含む素子形成領域の活性層の直下にのみ形成され、光が透過される画素領域には形成されない。このため遮蔽層を構成する無機絶縁物、たとえばシリコン窒化物による光透過率の低下が防止されるため、平板表示装置の輝度及び画質が向上し得る。
本発明に係る平板表示装置の一実施形態を説明する斜視図である。 図1に示す画素領域及び薄膜トランジスタを説明する断面図である。 本発明に係る平板表示装置の他の実施形態を説明する断面図である。 本発明に一実施形態に係る平板表示装置の製造方法を説明する断面図である。 図4Aに続く平板表示装置の製造方法を説明する断面図である。 図4Bに続く平板表示装置の製造方法を説明する断面図である。 図4Cに続く平板表示装置の製造方法を説明する断面図である。 図4Dに続く平板表示装置の製造方法を説明する断面図である。 図1に示す画素領域及び薄膜トランジスタを説明する断面図である。 本発明に係る平板表示装置の透過率を測定したグラフである。 本発明に他の実施形態に係る平板表示装置の製造方法を説明する断面図である。 図7Aに続く平板表示装置の製造方法を説明する断面図である。
以下、添付する図面を参照して本発明の好適な実施形態を詳細に説明する。
図1は、本発明に係る平板表示装置の一実施形態を説明する斜視図であって、画像を表示する表示パネル100を中心に概略的に説明する。
表示パネル100は互いに対向するように配置された2つの基板110及び120と、2つの基板110及び120の間に介在された液晶層130を含む。
基板110にはマトリックス状に配列された多数のゲートライン111及びデータライン112により画素領域113が定義され、ゲートライン111及びデータライン112が交差する部分の基板110には各画素に供給される信号を制御する薄膜トランジスタ114及び薄膜トランジスタ114と連結された画素電極115が形成されている。薄膜トランジスタ114には信号を維持するためのキャパシタ(図示せず)が連結されている。
基板120にはカラーフィルタ121及び共通電極122が形成されている。また、基板110、120の背面には偏光板116、123がそれぞれ形成されている。そして偏光板116の下部には光源としてバックライト(図示せず)が配置される。ここでバックライトは、特に限定されず、通常の液晶表示装置に使用されるものであれば利用可能である。したがって、本実施形態においては詳細な説明は省略する。
また、表示パネル100には画素を駆動させるための駆動部(LCD Drive IC;図示せず)が実装される。駆動部は外部から提供される電気的信号を走査信号及びデータ信号に切り替えてゲートラインとデータラインに供給する。駆動部についても特に限定されるものではなく、通常の液晶表示装置に使用されるものであれば利用可能である。また、その配置も通常の液晶表示装置として組み付けられている配置などでよく限定されない。したがって、本実施形態においては詳細な説明は省略する。
図2は、図1に示す画素領域113及び薄膜トランジスタ114を更に詳細に説明する断面図であって、薄膜トランジスタ114と連結されるキャパシタ117を共に示す。
基板110は画素領域P及び素子形成領域Tを含む。画素領域Pは主に光を透過させるための領域である。素子形成領域Tの基板110には遮断層11が形成され、遮断層11上には薄膜トランジスタ114及びキャパシタ117が形成される。
薄膜トランジスタ114は遮断層11上に、垂直的に対応する位置に形成されている。薄膜トランジスタ114は、ソース領域、ドレイン領域及びチャネル領域を含む活性層12a、活性層12a上に形成されたゲート絶縁層13、チャネル領域のゲート絶縁層13上に形成されたゲート電極14a、ゲート電極14aを含む基板110上に形成され、ソース領域及びドレイン領域の活性層12aが露出するようにコンタクトホールが形成された層間絶縁膜15、そして層間絶縁膜15上に形成され、コンタクトホールを介してソース領域及びドレイン領域の活性層12aと連結されたソース電極16a及びドレイン電極16bを含む。ここで活性層12aにおけるチャネル領域は、ゲート絶縁層13上のゲート電極14aが形成されている位置に対応する領域であり、ソース領域、ドレイン領域はゲート絶縁層13から露出した部分ということになる。
なお、本明細書において「垂直的」とは、基板110表面に対して垂直という意味である。以下同様の記載について同じ意味である。
この薄膜トランジスタ114部分において、遮断層11は活性層12aの下部に選択的に配置されている。即ち、遮断層11は活性層12aと垂直的に対応し、遮断層11の上部表面は活性層12aにより完全に覆われるようになる。
キャパシタ117は遮断層11上に形成された下部電極12b、ゲート絶縁層13及び上部電極14bを含むMIS(Metal−Insulator−Semiconductor)構造となっている。
キャパシタ117部分において、遮断層11は下部電極12bの下部に選択的に配置されている。即ち、遮断層11は下部電極12bと垂直的に対応し、遮断層11の上部表面は下部電極12bにより完全に覆われるようになる。
さらに、薄膜トランジスタ114及びキャパシタ117が形成された素子形成領域T及び画素領域Pの基板110上には平坦化層17が形成され、平坦化層17にはソース電極16a又はドレイン電極16bが露出するようにビアホールが形成されている。そして、画素領域Pを含む平坦化層17上にはビアホールを介してソース電極16a又はドレイン電極16bと連結された画素電極115が形成されている(図2ではソース電極16aと画素電極115が連結された形態として描いているが、ドレイン電極と接続される形態にもなりうる)。
この図2に示した形態では、基板110の下方側にバックライトが配置され基板110の上方側に液晶層130が配置されて(図1参照)、図2中矢印方向に光が射出される平板表示装置となる。
図3は、本発明に係る平板表示装置の他の実施形態を説明する断面図であって、画像を表示する表示パネル200のうち特に、薄膜トランジスタ224とキャパシタ227を説明するための断面図である。
図3を参照すれば、基板210は画素領域P及び素子形成領域Tを含む。素子形成領域Tの基板210には遮断層211が形成され、遮断層211上には薄膜トランジスタ224及びキャパシタ227が形成されている。
薄膜トランジスタ224は遮断層211上に形成され、ソース領域、ドレイン領域及びチャネル領域を含む活性層212a、活性層212a上に形成されたゲート絶縁層213、チャネル領域のゲート絶縁層213上に形成されたゲート電極214a、ゲート電極214aを含む基板210上に形成され、ソース領域及びドレイン領域の活性層212aが露出するようにコンタクトホールが形成された層間絶縁膜215、そして層間絶縁膜215上に形成され、コンタクトホールを介してソース領域及びドレイン領域の活性層212aと連結されたソース電極216a及びドレイン電極216bを含む。
この薄膜トランジスタ224部分において、遮断層211は活性層212aの下部に選択的に配置されている。即ち、遮断層211は活性層212aと垂直的に対応し、遮断層211の上部表面は活性層212aにより完全に覆われるようになる。
キャパシタ227は遮断層211上に形成された下部電極212b、ゲート絶縁層213及び上部電極214bを含むMIS構造である。
キャパシタ117部分において、遮断層211は下部電極212bの下部に選択的に配置されている。即ち、遮断層211は下部電極212bと垂直的に対応し、遮断層211の上部表面は下部電極212bにより完全に覆われるようになる。
さらに薄膜トランジスタ224及びキャパシタ227が形成された素子形成領域T及び画素領域Pの基板210上には平坦化層217が形成され、平坦化層217にはソース電極216a又はドレイン電極216bが露出するようにビアホールが形成される。そして、画素領域Pを含む平坦化層217上にはビアホールを介してソース電極216a又はドレイン電極216bと連結された画素電極218が形成されている(図3ではソース電極216aと画素電極218が連結された形態として描いているが、ドレイン電極216bは連結された形態となってもよい)。
画素電極218を含む平坦化層217上には発光領域の画素電極218が露出するように画素定義膜219が形成され、露出した画素電極218上には有機発光層220が形成される。そして、有機発光層220を含む画素定義膜219上にはカソード電極221が形成される。
そして基板210の上部に封止基板230が配置され、封止材(図示せず)により基板210及び封止基板230が互いに貼り合わされて封止されている。有機発光層220からの光は、図3中の矢印方向に射出される。
前記のように構成された平板表示装置の製造過程を通じて本発明を更に詳細に説明する。
図4A〜図4Eは、図2に示した構造の平板表示装置の製造方法を説明する断面図である。
図4Aを参照すれば、ガラス及びプラスチックのような透明な基板110を準備する。この基板110上には製造過程を通じて画素領域P及び素子形成領域Tが出来上がることになる。
まず、基板110上の全面に遮断層11を形成する。遮断層11は基板110から不純物が広がって活性層が汚染するのを防止し、結晶化過程で活性層の結晶化程度を制御するためのものである。従って、不純物の拡散が効果的に防止され、活性層の結晶化程度が均一となるように、遮断層11はシリコン酸化膜(SiO)11a及びシリコン窒化膜(SiNx)11bの積層構造で形成することが好ましい。なお、図においては基板110の上にシリコン酸化膜(SiO)11a、シリコン窒化膜(SiNx)11bの順に形成したように示したが、これとは逆にシリコン窒化膜(SiNx)、シリコン酸化膜(SiO)の順であってもよい。なお、遮断層11となるシリコン酸化膜(SiO)11a及びシリコン窒化膜(SiNx)はCVD法を用いて形成することができる。
図4Bを参照すれば、素子形成領域Tの基板110上に薄膜トランジスタのソース領域、ドレイン領域及びチャネル領域を提供する活性層12a及びキャパシタの下部電極12bを形成する。活性層12a及び下部電極12bはポリシリコンのような半導体で形成し、必要に応じて結晶化及びイオン注入を施す。その後、活性層12a及び下部電極12bの側部、すなわち、露出した部分の遮断層11を乾式エッチングにより除去する。具体的には、たとえば、遮断層11形成後、フォトリソグラフィと乾式エッチングによりポリシリコンをパターニングした後、出来上がった活性層12a及び下部電極12bのパターンをマスクとして露出した遮断層11部分を乾式エッチングする。この乾式エッチングは活性層12aのダメージを最小化し、側壁のプロファイルを良好に維持できる誘導結合プラズマエッチングで進めることが好ましい。
これにより遮断層11は活性層12a及び下部電極12bの下部にのみ選択的に配置された構造となる。即ち、遮断層11は活性層12a及び下部電極12bと垂直的に対応して、遮断層11の上部表面は、それぞれ活性層12a及び下部電極12bにより完全に覆われるようになる。
図4Cを参照すれば、活性層12a及び下部電極12bを含む基板110上にゲート絶縁層13を形成する。ゲート絶縁層13は、たとえばSIO、SiN、またはSIOとSiNの二重層などで形成する。
そして、活性層12a上部のゲート絶縁層13上にゲート電極14aを形成し、下部電極12b上部のゲート絶縁層13上に上部電極14bを形成する。ゲート電極14a及び上部電極14bを形成する過程でゲートライン111又はデータライン112を形成できる。なお、ゲート電極14aは金属ゲートであってもよし、ポリシリコンゲートであってもよい。ゲートライン111又はデータライン112を一緒に形成する場合は、これらの金属配線と同じ金属によるゲートとすればよい。すなわち、ゲート電極14a及び上部電極14bと共にゲートライン111又はデータライン112を形成する場合は、金属層を形成後、ゲート電極14a及び上部電極14bのパターンと共にゲートライン111又はデータライン112となるようにパターニングすればよい。
図4Dを参照すれば、ゲート電極14a及び上部電極14bを含むゲート絶縁層13上に層間絶縁膜15を形成し、ソース領域及びドレイン領域の活性層12aが露出するように層間絶縁膜15にコンタクトホールを形成する。層間絶縁膜15はたとえばSIO、SiN、またはSIOとSiNの二重層などで形成する。
そして、コンタクトホールを介してソース領域及びドレイン領域の活性層12aと連結されるようにソース電極16a及びドレイン電極16bを形成する。ソース電極16a及びドレイン電極16はアルミニウムや銅などの金属配線層として形成することができるが、そのほかにポリシリコン配線としてもよい。ソース電極16a及びドレイン電極16bを形成する過程でデータライン112又はゲートライン111を形成できる。すなわち、金属層を形成した後、金属層をパターニングする際に、ソース電極16a及びドレイン電極16bと共に、データライン112又はゲートライン111も同時に形成されるように金属層をパターニングすればよい。
図4Eを参照すれば、ソース電極16a及びドレイン電極16bを含む層間絶縁膜15上に平坦化層17を形成し、ソース電極16a又はドレイン電極16bが露出するように平坦化層17にビアホールを形成する。平坦化層17は、たとえばポリイミド、アクリルなどを用いることができる。
そして、画素領域Pを含む平坦化層17上にビアホールを介してソース電極16a又はドレイン電極16bと連結されるように画素電極115を形成する。画素電極115はITO及びIZOのような透明電極物質で形成する。
その後、前記基板110(第1の基板)上に共通電極122が形成された基板120(第2の基板)を配置し、スペーサ(図示せず)により基板110と基板120が所定間隔離間するようにした状態で封止材(図示せず)で基板110と基板120を接合する。そして、基板110と基板120との間に液晶層130を注入して表示パネル100を完成する。
前記のように構成された表示パネル100を備える平板表示装置は、基板110の背面に設置されたバックライトから光が画素領域113の液晶層130に入射され、駆動部から画素電極115及び共通電極122に印加される電圧によって配向した液晶により光が変調された後、基板120を介して外部に出射されることで、文字や画像を表示する。
表示パネル100で実質的に光が透過する領域、即ち、画素領域Pの領域における透過率は、輝度に大きな影響を及ぼすが、本発明の平板表示装置は画素領域Pの基板110上にはゲート絶縁層13、層間絶縁膜15及び平坦化層17のみ形成されるため、光透過率が殆ど低下しない。
図5は本実施形態との比較するための構造を示す断面図である。
図5に示した構造では、画素領域Pの基板110にもシリコン酸化膜11a及びシリコン窒化膜11bが積層された構造の遮断層11が形成されている。すなわち、遮断層11が基板面上の領域にかかわらず全面に形成されている。ここでシリコン窒化膜11bはシリコン酸化膜11aに比べて透過率が20%程度低く、光の波動を増加させるため、光の透過率が低下する。したがって、図5に示した構造では画素領域Pにも遮断層11(特にシリコン窒化膜11b)が存在するため、光の透過率が低下してしまう。
図6は、光透過率を測定したグラフであって、本発明に係る図2の平板表示装置の光透過率(線A)が図5の平板表示装置の光透過率(線B)より20%程度高く、光の波動も少ないことが確認できる。
図7A及び図7Bは、図3に示した構造の平板表示装置の製造方法を説明する断面図である。
図7Aを参照すれば、薄膜トランジスタ224及びキャパシタ227の構造は、図4A〜図4Eと同じ製造工程を通じて形成する。そして、薄膜トランジスタ224及びキャパシタ227を含む上部に平坦化層217を形成し、ビアホールを介してソース電極216a又はドレイン電極216bと連結されるように画素電極218を形成する。
図7Bを参照すれば、画素電極218を含む平坦化層217上の全面に画素定義膜219を形成する。形成した画素定義膜219をパターニングして発光領域となる部分の画素電極218を露出させる。そして、露出した画素電極218上に有機発光層220を形成し、有機発光層220を含む画素定義膜219上にカソード電極221を形成する。
前記のように構成された基板210の上部に封止基板230を配置し、封止材により基板210及び封止基板230が互いに貼り合わされるように封止する。
前記平板表示装置は画素電極218及びカソード電極221に所定の電圧が印加されると、画素電極218を介して注入される正孔とカソード電極221を介して注入される電子が有機発光層220で再結合するようになり、この過程で発生するエネルギー差により有機発光層220から放出された光が基板210を介して外部に出射されることで、文字や画像を表示する。
従って、表示パネル200で実質的に光が透過する領域、即ち、画素領域Pの透過率は輝度に大きな影響を及ぼすが、本発明の平板表示装置は画素領域Pの基板210上にゲート絶縁層213、層間絶縁膜215及び平坦化層217のみ形成されているため、光透過率が殆ど低下しない。
以上説明したように、本発明の最も好ましい実施の形態について説明したが、本発明は、上記記載に限定されるものではなく、特許請求の範囲に記載され、又は明細書に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能なのはもちろんであり、斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。
11、211 遮断層、
12a、212a 活性層、
12b、212b 下部電極、
13、213 ゲート絶縁層、
14a、14a ゲート電極、
14b、214b 上部電極、
15、215 層間絶縁膜、
16a、216a ソース電極、
16b、216b ドレイン電極、
17、217 平坦化層、
110 基板(第1の基板)、
114、224 薄膜トランジスタ、
115、218 画素電極、
117、227 キャパシタ、
120 基板(第2の基板)、
122 共通電極、
130 液晶層、
100、200 表示パネル、
210 基板、
219 画素定義膜、
220 有機発光層、
230 封止基板。

Claims (8)

  1. 基板と、
    前記基板上に形成された薄膜トランジスタ及びキャパシタと、
    前記基板前記薄膜トランジスタの間及び前記基板と前記キャパシタの間にのみ形成されていて、前記薄膜トランジスタ及び前記キャパシタとそれぞれ垂直的に対応する位置に設けられた遮断層と、
    前記薄膜トランジスタ及び前記キャパシタを含む前記基板上に形成され、前記薄膜トランジスタのソース電極又はドレイン電極が露出するようにビアホールが形成された平坦化層と、
    前記平坦化層上に設けられ、前記ソース電極又はドレイン電極と連結された画素電極と、
    を含み、
    前記薄膜トランジスタは、前記遮断層上に前記遮断層と垂直的に対応する位置に形成され、ソース領域、ドレイン領域及びチャネル領域を含む活性層と、
    前記活性層上に形成されたゲート絶縁層と、
    前記チャネル領域の前記ゲート絶縁層上に形成されたゲート電極と、
    前記ゲート電極を含む前記基板上に形成され、前記ソース領域及びドレイン領域の活性層が露出するようにコンタクトホールが形成された層間絶縁膜と、
    前記層間絶縁膜上に形成され、前記コンタクトホールを介して前記ソース領域及びドレイン領域の活性層と連結されたソース電極及びドレイン電極と、を含み、
    前記遮断層は前記基板及び前記活性層の間に形成され、前記遮断層の上部表面は前記活性層により完全に覆われおり、
    前記遮断層はシリコン酸化膜及びシリコン窒化膜の積層構造であり、
    前記活性層はポリシリコンであり、
    前記キャパシタは、前記キャパシタと垂直的に対応する位置に設けられた前記遮断層上に形成された下部電極と、前記下部電極上に形成されている前記ゲート絶縁層を介して形成された上部電極とを含む、
    ことを特徴とする平板表示装置。
  2. 記基板上にマトリックス状で配列され、前記薄膜トランジスタと連結されたゲートライン及びデータラインを更に含むことを特徴とする請求項1に記載の平板表示装置。
  3. 前記基板を第1基板として、当該第1基板と対向するように配置された第2基板と、
    前記第2基板上に形成された共通電極と、
    前記第1基板及び前記第2基板の間に注入された液晶層と、をさらに含むことを特徴とする請求項1または2に記載の平板表示装置。
  4. 前記画素電極上に形成された有機発光層と、
    前記有機発光層上に形成されたカソード電極と、をさらに含むことを特徴とする請求項1〜のいずれか一つに記載の平板表示装置。
  5. 基板を提供する段階と、
    前記基板上にシリコン酸化膜及びシリコン窒化膜の積層構造による遮断層を形成する段階と、
    前記遮断層上に、素子形成領域の活性層及びキャパシタの下部電極をポリシリコンにより形成する段階と、
    前記遮断層が前記活性層及び前記下部電極の下部にのみ配置されるように前記遮断層のうち、前記活性層及び前記下部電極から露出した部分を除去する段階と、
    前記活性層及び前記下部電極を含む前記基板上にゲート絶縁層を形成する段階と、
    前記活性層上部の前記ゲート絶縁層上にゲート電極、及び前記下部電極上部の前記ゲート絶縁層上に前記キャパシタの上部電極を形成する段階と、
    前記ゲート電極及び前記上部電極を含む前記ゲート絶縁層上に層間絶縁膜を形成した後、前記活性層の一部を露出させる段階と、
    前記層間絶縁膜上に前記活性層と連結されるようにソース電極及びドレイン電極を形成する段階と、
    前記ソース電極及びドレイン電極を含む前記層間絶縁膜上に平坦化層を形成した後、前記ソース電極又はドレイン電極を露出させる段階と、
    前記基板上の画素領域となる領域を含む前記平坦化層上に前記ソース電極又はドレイン電極と連結されるように画素電極を形成する段階と、
    を含むことを特徴とする平板表示装置の製造方法。
  6. 前記遮断層を除去する段階は乾式エッチングで進めることを特徴とする請求項に記載の平板表示装置の製造方法。
  7. 前記乾式エッチングは誘導結合プラズマエッチングであることを特徴とする請求項に記載の平板表示装置の製造方法。
  8. 前記画素電極を含む前記平坦化層上に画素定義膜を形成する段階と、
    前記画素定義膜をパターニングして発光領域となる部分の前記画素電極を露出させる段階と、
    露出した前記画素電極上に有機発光層を形成する段階と、
    前記有機発光層上にカソード電極を形成する段階と、
    を更に含むことを特徴とする請求項5〜7のいずれか一つに記載の平板表示装置の製造方法。
JP2010108551A 2009-10-21 2010-05-10 平板表示装置及びその製造方法 Expired - Fee Related JP5161263B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090100197A KR101056250B1 (ko) 2009-10-21 2009-10-21 평판 표시 장치 및 그의 제조 방법
KR10-2009-0100197 2009-10-21

Publications (2)

Publication Number Publication Date
JP2011090281A JP2011090281A (ja) 2011-05-06
JP5161263B2 true JP5161263B2 (ja) 2013-03-13

Family

ID=43879044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010108551A Expired - Fee Related JP5161263B2 (ja) 2009-10-21 2010-05-10 平板表示装置及びその製造方法

Country Status (5)

Country Link
US (1) US8400589B2 (ja)
JP (1) JP5161263B2 (ja)
KR (1) KR101056250B1 (ja)
CN (1) CN102043296B (ja)
TW (1) TWI418909B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130007006A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR101925540B1 (ko) * 2011-08-04 2019-02-28 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
CN103000635A (zh) * 2011-09-08 2013-03-27 群康科技(深圳)有限公司 薄膜晶体管基板及其制造方法以及平面显示装置
KR101963226B1 (ko) * 2012-02-29 2019-04-01 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR20130110490A (ko) 2012-03-29 2013-10-10 삼성디스플레이 주식회사 어레이 기판 및 이의 제조 방법
KR20140029992A (ko) * 2012-08-31 2014-03-11 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치
CN103022048B (zh) * 2012-12-12 2016-08-17 京东方科技集团股份有限公司 阵列基板及其制备方法、有机发光二极管显示装置
KR101996438B1 (ko) * 2012-12-13 2019-07-05 삼성디스플레이 주식회사 표시 장치용 기판, 이를 포함한 표시 장치 및 표시 장치의 제조 방법
JP2014229814A (ja) * 2013-05-24 2014-12-08 ソニー株式会社 薄膜トランジスタ、表示装置および電子機器
JP2015002075A (ja) * 2013-06-14 2015-01-05 ソニー株式会社 発光素子、表示装置及び照明装置
KR102081602B1 (ko) * 2013-11-13 2020-04-14 엘지디스플레이 주식회사 투명표시장치
KR102283456B1 (ko) * 2013-12-18 2021-07-30 삼성디스플레이 주식회사 광투과율 제어가 가능한 표시 장치
TWI553836B (zh) * 2014-05-07 2016-10-11 群創光電股份有限公司 顯示裝置
US9658501B2 (en) * 2015-07-31 2017-05-23 Shenzhen China Star Optoelectronics Technology Co. Ltd. Fringe field switching array substrate and production method thereof and display apparatus
WO2017034122A1 (ko) * 2015-08-26 2017-03-02 엘지디스플레이 주식회사 박막 트랜지스터 및 표시 장치
KR102563157B1 (ko) 2015-08-26 2023-08-04 엘지디스플레이 주식회사 박막 트랜지스터 및 표시 장치
KR102540811B1 (ko) * 2015-12-04 2023-06-07 삼성디스플레이 주식회사 표시 장치
KR102572763B1 (ko) * 2016-06-29 2023-08-29 엘지디스플레이 주식회사 투명표시장치와 그의 제조방법
US10304994B2 (en) * 2017-04-10 2019-05-28 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Organic light emitting display panel
KR20210022808A (ko) 2019-08-20 2021-03-04 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
US11374063B2 (en) * 2019-12-20 2022-06-28 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel with color filter layer and anti-reflection film layer and manufacturing method thereof
CN111679525B (zh) * 2020-06-22 2021-06-01 武汉华星光电技术有限公司 显示面板及其制作方法
CN114724459B (zh) * 2022-03-10 2024-04-19 武汉华星光电技术有限公司 显示基板和显示面板
KR102526473B1 (ko) 2022-12-08 2023-04-27 최혁 안전난간

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0499979A3 (en) * 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
JPH08271880A (ja) * 1995-04-03 1996-10-18 Toshiba Corp 遮光膜,液晶表示装置および遮光膜形成用材料
JPH09218425A (ja) * 1996-02-09 1997-08-19 Toshiba Electron Eng Corp 液晶表示装置及びその製造方法
JP3924384B2 (ja) 1998-09-10 2007-06-06 シャープ株式会社 薄膜トランジスタ
JP3844913B2 (ja) 1999-06-28 2006-11-15 アルプス電気株式会社 アクティブマトリックス型液晶表示装置
JP2001242803A (ja) * 2000-02-29 2001-09-07 Sony Corp 表示装置及びその製造方法
KR100674238B1 (ko) 2000-12-30 2007-01-25 비오이 하이디스 테크놀로지 주식회사 고이동도 자기정렬 티에프티 제조방법
KR100482328B1 (ko) 2002-04-29 2005-04-13 엘지.필립스 엘시디 주식회사 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
EP1365277B1 (en) 2002-05-21 2011-07-20 Seiko Epson Corporation Electro-optical device and electronic apparatus
KR100521272B1 (ko) 2002-12-20 2005-10-12 삼성에스디아이 주식회사 휘도가 개선된 유기전계 발광표시장치
JP4245915B2 (ja) * 2002-12-24 2009-04-02 シャープ株式会社 薄膜トランジスタの製造方法及び表示デバイスの製造方法
JP4163567B2 (ja) * 2003-07-09 2008-10-08 株式会社 日立ディスプレイズ 発光型表示装置
KR100611154B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치
JP4708710B2 (ja) 2004-01-07 2011-06-22 Nec液晶テクノロジー株式会社 液晶表示装置
JP2005209583A (ja) * 2004-01-26 2005-08-04 Semiconductor Energy Lab Co Ltd 発光装置
TWI231153B (en) 2004-02-26 2005-04-11 Toppoly Optoelectronics Corp Organic electroluminescence display device and its fabrication method
KR20060078581A (ko) 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
US7652291B2 (en) 2005-05-28 2010-01-26 Samsung Mobile Display Co., Ltd. Flat panel display
KR101211265B1 (ko) 2005-08-31 2012-12-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR100708722B1 (ko) * 2005-10-22 2007-04-17 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR100671647B1 (ko) 2006-01-26 2007-01-19 삼성에스디아이 주식회사 유기전계발광 표시 장치
KR101243945B1 (ko) * 2006-05-09 2013-03-13 엘지디스플레이 주식회사 수직 배향 모드 액정표시장치용 컬러필터 기판과 그제조방법
JP2007334297A (ja) 2006-05-10 2007-12-27 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
JP4211855B2 (ja) 2006-05-29 2009-01-21 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
KR100796654B1 (ko) 2006-06-02 2008-01-22 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR100722118B1 (ko) 2006-09-04 2007-05-25 삼성에스디아이 주식회사 유기전계발광 표시 장치
KR20080097056A (ko) 2007-04-30 2008-11-04 엘지전자 주식회사 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치
KR100867926B1 (ko) 2007-06-21 2008-11-10 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조 방법
JP4487318B2 (ja) 2007-07-26 2010-06-23 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
JP5178727B2 (ja) * 2007-08-31 2013-04-10 シチズンホールディングス株式会社 液晶パネル及び液晶パネルの製造方法
JP2009076890A (ja) * 2007-08-31 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置、及び電子機器
TWI355735B (en) 2008-04-08 2012-01-01 Au Optronics Corp Pixel structure of liquid crystal display panel an
KR100964227B1 (ko) 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
KR101193197B1 (ko) 2010-07-07 2012-10-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101372852B1 (ko) 2010-10-05 2014-03-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR101056250B1 (ko) 2011-08-11
KR20110043187A (ko) 2011-04-27
TW201116914A (en) 2011-05-16
TWI418909B (zh) 2013-12-11
CN102043296B (zh) 2013-03-06
US20110090438A1 (en) 2011-04-21
CN102043296A (zh) 2011-05-04
US8400589B2 (en) 2013-03-19
JP2011090281A (ja) 2011-05-06

Similar Documents

Publication Publication Date Title
JP5161263B2 (ja) 平板表示装置及びその製造方法
US10707429B2 (en) Flexible display panel and flexible display apparatus
US10211416B2 (en) Flexible display panel, fabrication method, and flexible display apparatus
US7787168B2 (en) Display device and method for fabricating the same
JP4472961B2 (ja) 表示装置用基板、液晶表示装置及び液晶表示装置の製造方法
JP4206388B2 (ja) 平板ディスプレイ装置
KR102649145B1 (ko) 디스플레이 장치
US11552152B2 (en) Display device including a power supply voltage wiring having openings
JP2005056821A (ja) 平板表示装置及びその製造方法
KR20070072874A (ko) 반도체 디바이스
CN102142427B (zh) 平板显示设备及其制造方法
US8390751B2 (en) Display device and method of manufacturing the same
JP2021502689A (ja) アレイ基板、表示装置およびアレイ基板の製造方法
KR102468198B1 (ko) 패드부 전극 구조 및 이를 갖는 표시 장치
CN100477170C (zh) 电光装置的制造方法
JP2014106322A (ja) 液晶表示装置
KR100605437B1 (ko) 어레이 기판 및 평면 표시 장치
JP2010165866A (ja) 薄膜トランジスタ基板の製造方法
EP3679422B1 (en) Display substrate and display apparatus
JP2010122379A (ja) 液晶表示装置及び有機el表示装置
JP2008275940A (ja) 電気光学装置、及びその製造方法、電子機器
JP2004070289A (ja) 表示装置
JP2008122504A (ja) 表示装置とその製造方法
KR20080102090A (ko) 유기전계발광표시장치 및 이의 제조 방법
JP2009224396A (ja) 薄膜トランジスタ基板、およびその製造方法、並びに表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120830

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121213

R150 Certificate of patent or registration of utility model

Ref document number: 5161263

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees