[go: up one dir, main page]

KR102572763B1 - 투명표시장치와 그의 제조방법 - Google Patents

투명표시장치와 그의 제조방법 Download PDF

Info

Publication number
KR102572763B1
KR102572763B1 KR1020160081559A KR20160081559A KR102572763B1 KR 102572763 B1 KR102572763 B1 KR 102572763B1 KR 1020160081559 A KR1020160081559 A KR 1020160081559A KR 20160081559 A KR20160081559 A KR 20160081559A KR 102572763 B1 KR102572763 B1 KR 102572763B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
light
thin film
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160081559A
Other languages
English (en)
Other versions
KR20180002274A (ko
Inventor
박태한
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160081559A priority Critical patent/KR102572763B1/ko
Publication of KR20180002274A publication Critical patent/KR20180002274A/ko
Application granted granted Critical
Publication of KR102572763B1 publication Critical patent/KR102572763B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/816—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/828—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 발광부들의 면적과 개구부들의 면적을 모두 극대화할 수 있는 투명표시장치와 그의 제조방법에 관한 것이다. 본 발명의 일 실시예에 따른 투명표시장치는 데이터 라인들, 게이트 라인들, 및 데이터 라인들과 게이트 라인들의 교차 구조에 의해 정의되는 영역에 마련된 화소들을 구비한다. 화소들 각각은 광을 발광하는 발광부, 및 발광부와 중첩되며 입사되는 광을 그대로 투과시키는 투과부를 포함한다. 발광부의 일 방향의 너비는 투과부의 일 방향의 너비보다 넓은 것을 특징으로 한다.

Description

투명표시장치와 그의 제조방법{TRANSPARENT DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 투명표시장치와 그의 제조방법에 관한 것이다.
최근 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 여러 가지 다양한 표시장치가 개발되어 각광받고 있다. 이와 같은 표시장치의 구체적인 예로는 액정표시장치(Liquid Crystal Display device: LCD), 플라즈마 표시패널(Plasma Display Panel: PDP), 전계방출표시장치(Field Emission Display device : FED), 유기발광 표시장치(Organic Light Emitting Diodes : OLED) 등을 들 수 있다.
최근에는 특성상 사용자가 표시장치의 배면(背面)에 위치한 사물 또는 배경을 볼 수 있는 투명표시장치에 대한 연구가 활발히 진행되고 있다. 투명표시장치는 공간활용성, 인테리어 및 디자인의 장점을 가지며, 다양한 응용분야를 가질 수 있다. 투명표시장치는 정보인식, 정보처리 및 정보표시의 기능을 투명한 전자기기로 구현함으로써 기존 전자기기의 공간적 및 시각적 제약을 해소할 수 있다. 예를 들어, 투명표시장치는 건물이나 자동차의 창문(window)에 적용되어 배경을 보이거나 화상을 표시하는 스마트 창(smart window)으로 구현될 수 있다.
투명표시장치는 유기발광 표시장치로 구현될 수 있다. 이 경우, 투명표시장치는 입사되는 빛을 그대로 투과시키는 투과부들와 광을 발광하는 발광부들을 포함한다. 사용자는 발광부들이 광을 발광하지 않는 경우 투과부들을 통해 투명표시장치의 뒷 배경을 볼 수 있으며, 발광부들이 광을 발광하는 경우 발광부들에 의해 표시되는 화상을 볼 수 있다.
투명표시장치의 화소들 각각은 도 1과 같이 투과부(TA), 발광부(EA), 및 복수의 배선들이 형성되는 배선부(LA)로 구분될 수 있다. 그러므로, 투명표시장치에서 투과부(TA)들의 면적과 발광부(EA)들의 면적은 트레이드 오프(trade-off) 관계에 있다. 즉, 투과부(TA)들의 면적을 늘리는 경우 발광부(EA)들의 면적을 줄여야 하고, 발광부(EA)들의 면적을 늘리는 경우 투과부(TA)들의 면적을 줄여야 한다.
투명표시장치의 투명도를 높이기 위해서는 투과부들의 면적을 늘려 투과부들의 개구율을 높여야 한다. 하지만, 이 경우 발광부(EA)들의 면적이 감소하므로, 발광부(EA)들에 의해 표시되는 화상의 휘도가 낮아질 수 있다.
본 발명은 발광부들의 면적과 개구부들의 면적을 모두 극대화할 수 있는 투명표시장치와 그의 제조방법을 제공한다.
본 발명의 일 실시예에 따른 투명표시장치는 데이터 라인들, 게이트 라인들, 및 데이터 라인들과 게이트 라인들의 교차 구조에 의해 정의되는 영역에 마련된 화소들을 구비한다. 화소들 각각은 광을 발광하는 발광부, 및 발광부와 중첩되며 입사되는 광을 그대로 투과시키는 투과부를 포함한다. 발광부의 일 방향의 너비는 투과부의 일 방향의 너비보다 넓은 것을 특징으로 한다.
본 발명의 일 실시예에 따른 투명표시장치의 제조방법은 제1 기판 상에 박막 트랜지스터를 형성하는 단계, 박막 트랜지스터 상에 박막 트랜지스터를 덮는 광 흡수 막을 형성하는 단계, 박막 트랜지스터로 인한 단차를 평탄화하기 위해 광 흡수 막 상에 평탄화막을 형성하는 단계, 광 흡수 막과 평탄화막을 관통하는 콘택홀을 형성하는 단계, 평탄화막 상에 콘택홀을 통해 박막 트랜지스터의 소스 또는 드레인 전극에 접속되는 애노드 전극을 형성하는 단계를 포함한다.
본 발명의 실시 예는 복수의 발광부들 각각의 유기발광소자의 애노드 전극과 캐소드 전극을 투명한 금속물질로 형성한다. 이에 따라, 본 발명의 실시 예는 복수의 발광부들 각각이 투과부로서 역할을 할 수 있다. 즉, 본 발명의 실시 예는 투과부들의 면적과 발광부들의 면적이 트레이드 오프(trade-off) 관계에 있지 않다. 따라서, 본 발명의 실시 예는 투과부들의 면적을 넓히기 위해 발광부들의 면적을 줄일 필요가 없으므로, 발광부들의 면적과 개구부들의 면적을 모두 극대화할 수 있다.
또한, 본 발명의 실시 예는 복수의 발광부들 각각의 유기발광소자의 애노드 전극과 캐소드 전극을 투명한 금속물질로 형성함으로써, 복수의 발광부들 각각에서 발광된 광을 제1 기판과 제2 기판으로 출력할 수 있다. 즉, 본 발명의 실시 예는 사용자가 전면(前面)과 배면(背面) 모두에서 화상을 시청할 수 있는 양면 표시장치로 구현될 수 있다.
또한, 본 발명의 실시 예는 광 흡수 막을 박막 트랜지스터와 평탄화막 사이에 배치한다. 특히, 본 발명의 실시 예는 뱅크의 너비를 광 흡수 막의 너비보다 좁게 형성한다. 이에 따라, 본 발명의 실시 예는 애노드 전극이 광 흡수 막과 중첩되도록 배치할 수 있다. 즉, 본 발명의 실시 예는 애노드 전극을 구동부까지 확장함으로써, 발광부들 각각의 면적을 확장할 수 있다. 따라서, 본 발명의 실시 예는 발광부들 각각의 수명을 늘릴 수 있다.
나아가, 본 발명의 실시 예는 광 흡수 막으로 인해 외부 광 반사를 방지할 수 있으므로, 화상의 시인성이 저하되는 것을 막을 수 있다.
위에서 언급된 본 발명의 효과 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 종래 투명표시장치의 화소의 투과부와 발광부를 보여주는 일 예시도면이다.
도 2는 본 발명의 일 실시 예에 따른 투명표시장치를 보여주는 사시도이다.
도 3은 도 2의 제1 기판, 게이트 구동부, 소스 드라이브 IC, 연성필름, 회로보드, 및 타이밍 제어부를 보여주는 평면도이다.
도 4는 도 3의 표시영역의 어느 한 화소의 발광부들과 개구부를 보여주는 평면도이다.
도 5는 도 4의 A-A'의 일 예를 보여주는 단면도이다.
도 6은 도 4의 A-A'의 또 다른 예를 보여주는 단면도이다.
도 7은 본 발명의 일 실시 예에 따른 투명표시장치의 제조방법을 보여주는 흐름도이다.
도 8a 내지 도 8f는 투명표시장치의 제조방법을 설명하기 위한 A-A'의 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 발명의 여러 실시 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시 예에 따른 투명표시장치를 보여주는 사시도이다. 도 3은 도 2의 제1 기판, 게이트 구동부, 소스 드라이브 IC, 연성필름, 회로보드, 및 타이밍 제어부를 보여주는 평면도이다.
도 2 및 도 3을 참조하면, 본 발명의 실시 예에 따른 투명표시장치(100)는 표시패널(110), 게이트 구동부(120), 소스 드라이브 집적회로(integrated circuit, 이하 "IC"라 칭함)(130), 연성필름(140), 회로보드(150), 및 타이밍 제어부(160)를 포함한다.
표시패널(110)은 제1 기판(111)과 제2 기판(112)을 포함한다. 제2 기판(112)은 봉지 기판일 수 있다. 제1 기판(111)과 제2 기판(112)은 플라스틱 또는 유리(glass)일 수 있다.
제2 기판(112)과 마주보는 제1 기판(111)의 일면 상에는 게이트 라인들, 데이터 라인들, 및 화소들이 형성된다. 화소들은 게이트 라인들과 데이터 라인들의 교차 구조에 의해 정의되는 영역에 마련된다.
화소들 각각은 박막 트랜지스터들이 형성된 구동부와 유기발광소자들이 형성된 발광부들을 포함할 수 있다. 발광부들은 적색 발광부, 녹색 발광부, 및 청색 발광부로 이루어질 수 있으나, 이에 한정되지 않는다.
구동부는 박막 트랜지스터를 이용하여 게이트 라인으로부터 게이트 신호가 입력되는 경우 데이터 라인의 데이터 전압에 따라 유기발광소자에 소정의 전류를 공급한다. 유기발광소자는 소정의 전류에 따라 소정의 밝기로 발광한다.
표시패널(110)은 도 3과 같이 화소들이 형성되어 화상을 표시하는 표시영역(DA)과 화상을 표시하지 않는 비표시영역(NDA)으로 구분될 수 있다. 표시영역(DA)에는 게이트 라인들, 데이터 라인들, 및 화소들이 형성될 수 있다. 비표시영역(NDA)에는 게이트 구동부(120)와 패드들이 형성될 수 있다.
게이트 구동부(120)는 타이밍 제어부(160)로부터 입력되는 게이트 제어신호에 따라 게이트 라인들에 게이트 신호들을 공급한다. 게이트 구동부(120)는 표시패널(110)의 표시영역(DA)의 일측 또는 양측 바깥쪽의 비표시영역(NDA)에 GIP(gate driver in panel) 방식으로 형성될 수 있다. 또는, 게이트 구동부(120)는 구동 칩으로 제작되어 연성필름에 실장되고 TAB(tape automated bonding) 방식으로 표시패널(110)의 표시영역(DA)의 일측 또는 양측 바깥쪽의 비표시영역(NDA)에 부착될 수도 있다.
소스 드라이브 IC(130)는 타이밍 제어부(160)로부터 디지털 비디오 데이터와 소스 제어신호를 입력받는다. 소스 드라이브 IC(130)는 소스 제어신호에 따라 디지털 비디오 데이터를 아날로그 데이터전압들로 변환하여 데이터 라인들에 공급한다. 소스 드라이브 IC(130)가 구동 칩으로 제작되는 경우, COF(chip on film) 또는 COP(chip on plastic) 방식으로 연성필름(140)에 실장될 수 있다.
표시패널(110)의 비표시영역(NDA)에는 데이터 패드들과 같은 패드들이 형성될 수 있다. 연성필름(140)에는 패드들과 소스 드라이브 IC(130)를 연결하는 배선들, 패드들과 회로보드(150)의 배선들을 연결하는 배선들이 형성될 수 있다. 연성필름(140)은 이방성 도전 필름(antisotropic conducting film)을 이용하여 패드들 상에 부착되며, 이로 인해 패드들과 연성필름(140)의 배선들이 연결될 수 있다.
회로보드(150)는 연성필름(140)들에 부착될 수 있다. 회로보드(150)는 구동 칩들로 구현된 다수의 회로들이 실장될 수 있다. 예를 들어, 회로보드(150)에는 타이밍 제어부(160)가 실장될 수 있다. 회로보드(150)는 인쇄회로보드(printed circuit board) 또는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.
타이밍 제어부(160)는 회로보드(150)의 케이블을 통해 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 신호를 입력받는다. 타이밍 제어부(60)는 타이밍 신호에 기초하여 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 제어신호와 소스 드라이브 IC(130)들을 제어하기 위한 소스 제어신호를 발생한다. 타이밍 제어부(160)는 게이트 제어신호를 게이트 구동부(120)에 공급하고, 소스 제어신호를 소스 드라이브 IC(130)들에 공급한다.
도 4는 도 3의 표시영역의 어느 한 화소의 발광부들, 구동부, 및 투과부를 보여주는 평면도이다.
도 4를 참조하면, 화소(P)는 복수의 발광부들(RE, BE, GE1, GE2), 구동부(DA)를 포함한다. 도 4에서는 복수의 발광부들이 적색 발광부(RE), 청색 발광부(BE), 및 녹색 발광부(GE1, GE2)를 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 즉, 발광부들의 개수와 발광부들의 색 조합은 표시패널(110)의 특성에 따라 변경될 수 있다.
적색 발광부(RE)는 적색 광을 발광하며, 녹색 발광부(GE1, GE2)는 녹색 광을 발광하고, 청색 발광부(BE)는 청색 광을 발광한다. 적색 발광부(RE), 청색 발광부(BE), 및 녹색 발광부들(GE1, GE2) 각각은 유기발광소자를 포함하며, 유기발광소자를 발광시킴으로써 소정의 밝기로 발광할 수 있다.
적색 발광부(RE), 청색 발광부(BE), 및 녹색 발광부(GE1, GE2) 각각의 유기발광소자가 백색 광을 발광하는 경우, 적색 발광부(RE), 청색 발광부(BE), 및 녹색 발광부(GE1, GE2) 각각은 컬러필터를 포함할 수 있다. 적색 발광부(RE), 청색 발광부(BE), 및 녹색 발광부(GE1, GE2) 각각의 유기발광소자가 적색 광, 청색 광, 및 녹색 광을 각각 발광하는 경우, 적색 발광부(RE), 청색 발광부(BE), 및 녹색 발광부(GE1, GE2) 각각은 컬러필터를 포함하지 않을 수 있다.
구동부(DA)는 적색 발광부(RE), 청색 발광부(BE), 및 녹색 발광부들(GE1, GE2)을 구동하기 위해 적어도 3 개의 그룹의 박막 트랜지스터들을 포함할 수 있다. 제1 그룹의 박막 트랜지스터들은 게이트 라인으로부터 게이트 신호가 입력되는 경우 데이터 라인의 데이터 전압에 따라 적색 발광부(RE)의 유기발광소자에 소정의 전류를 공급한다. 제2 그룹의 박막 트랜지스터들은 게이트 라인으로부터 게이트 신호가 입력되는 경우 데이터 라인의 데이터 전압에 따라 녹색 발광부(GE1, GE2)의 유기발광소자에 소정의 전류를 공급한다. 제3 그룹의 박막 트랜지스터들은 게이트 라인으로부터 게이트 신호가 입력되는 경우 데이터 라인의 데이터 전압에 따라 청색 발광부(BE)의 유기발광소자에 소정의 전류를 공급한다.
복수의 발광부들(RE, BE, GE1, GE2)의 애노드 전극과 캐소드 전극은 투명한 금속물질로 이루어진다. 이로 인해, 복수의 발광부들(RE, BE, GE1, GE2)은 입사되는 빛을 그대로 투과시키는 투과부(TA)로서 역할을 할 수 있다. 즉, 화소(P)의 투과부(TA)는 발광부와 중첩되게 형성될 수 있다.
구동부(DA)는 불투명 금속물질을 포함하므로, 투과부(TA)에 포함되지 않는다. 또한, 발광부들(RE, BE, GE1, GE2) 각각은 구동부(DA) 상에 형성될 수 있으므로, 구동부(DA)는 발광부들(RE, BE, GE1, GE2) 일부와 중첩될 수 있다. 따라서, 구동부(DA)가 도 4와 같이 Y축 방향으로 서로 인접한 발광부들 사이에 배치되는 경우, 발광부들(RE, BE, GE1, GE2) 각각의 Y축 방향 너비(w1)는 투과부(TA)의 Y축 방향 너비(w2)에 비해 넓다. Y축 방향은 데이터 라인들과 나란한 방향일 수 있다.
또한, 구동부(DA)가 도 4와 같이 Y축 방향으로 서로 인접한 발광부들 사이에 배치되는 경우, X축 방향으로 서로 인접한 발광부들 사이에는 구동부(DA)와 불투명한 금속 배선들이 형성되지 않을 수 있다. 그러므로, 투과부(TA)의 X축 방향 너비(w3)는 발광부들(RE, BE, GE1, GE2) 각각의 X축 방향 너비(w4)에 비해 넓다. X축 방향은 게이트 라인들과 나란한 방향일 수 있다.
이상에서 살펴본 바와 같이, 본 발명의 실시 예는 복수의 발광부들(RE, BE, GE1, GE2) 각각의 유기발광소자의 애노드 전극과 캐소드 전극을 투명한 금속물질로 형성한다. 이에 따라, 본 발명의 실시 예는 복수의 발광부들(RE, BE, GE1, GE2) 각각이 투과부(TA)로서 역할을 할 수 있다. 즉, 본 발명의 실시 예는 투과부(TA)들의 면적과 발광부(RE, BE, GE1, GE2)들의 면적이 트레이드 오프(trade-off) 관계에 있지 않다. 따라서, 본 발명의 실시 예는 투과부(TA)들의 면적을 넓히기 위해 발광부(RE, BE, GE1, GE2)들의 면적을 줄일 필요가 없으므로, 발광부들의 면적과 개구부들의 면적을 모두 극대화할 수 있다.
또한, 본 발명의 실시 예는 복수의 발광부들(RE, BE, GE1, GE2) 각각의 유기발광소자의 애노드 전극과 캐소드 전극을 투명한 금속물질로 형성함으로써, 복수의 발광부들(RE, BE, GE1, GE2) 각각에서 발광된 광을 제1 기판(111)과 제2 기판(112)으로 출력할 수 있다. 즉, 본 발명의 실시 예는 사용자가 전면(前面)과 배면(背面) 모두에서 화상을 시청할 수 있는 양면 표시장치로 구현될 수 있다.
나아가, 본 발명의 실시 예는 발광부들(RE, BE, GE1, GE2) 각각의 Y축 방향 너비(w1)를 투과부(TA)의 Y축 방향 너비(w2)보다 넓게 형성한다. 이에 따라, 본 발명의 실시 예는 발광부들(RE, BE, GE1, GE2) 각각이 구동부(DA)에 중첩되도록 발광부들(RE, BE, GE1, GE2) 각각의 면적을 확장할 수 있다. 따라서, 본 발명의 실시 예는 발광부들(RE, BE, GE1, GE2) 각각의 수명을 늘릴 수 있다.
이하에서는, 도 5 및 도 6을 결부하여 본 발명의 실시 예에 따른 투명표시장치의 화소(P)를 상세히 살펴본다.
도 5는 도 4의 A-A'의 일 예를 보여주는 단면도이다.
도 5를 참조하면, 제2 기판(112)과 마주보는 제1 기판(111)의 일면 상에는 버퍼막(210)이 형성된다. 버퍼막(210)은 투습에 취약한 제1 기판(111)을 통해 침투하는 수분으로부터 박막 트랜지스터(220)들과 유기발광소자(280)들을 보호하기 위해 제1 기판(111)의 일면 상에 형성된다. 버퍼막(210)은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 버퍼막(210)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), SiON 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다.
버퍼막(210) 상에는 박막 트랜지스터(220)들이 형성된다. 박막 트랜지스터(220)들 각각은 액티브층(221), 게이트전극(222), 소스전극(223) 및 드레인전극(224)을 포함한다. 도 5에서는 박막 트랜지스터(220)들이 게이트전극(222)이 액티브층(221)의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 방식으로 형성된 것을 예시하였으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 박막 트랜지스터(220)들은 게이트전극(222)이 액티브층(221)의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 방식 또는 게이트전극(222)이 액티브층(221)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 방식으로 형성될 수 있다.
버퍼막(210) 상에는 액티브층(221)이 형성된다. 액티브층(221)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다. 버퍼막(210)과 액티브층(221) 사이에는 액티브층(221)으로 입사되는 외부광을 차단하기 위한 차광층이 형성될 수 있다.
액티브층(221) 상에는 게이트 절연막(230)이 형성될 수 있다. 게이트 절연막(230)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
게이트 절연막(230) 상에는 게이트 전극(222)과 게이트 라인이 형성될 수 있다. 게이트 전극(222)과 게이트 라인은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
게이트 전극(222)과 게이트 라인 상에는 층간 절연막(240)이 형성될 수 있다. 층간 절연막(240)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
층간 절연막(240) 상에는 소스전극(223), 드레인 전극(224), 및 데이터 라인이 형성될 수 있다. 소스전극(223)과 드레인 전극(224) 각각은 게이트 절연막(230)과 층간 절연막(240)을 관통하는 콘택홀(CT1)을 통해 액티브층(221)에 접속될 수 있다. 소스전극(223), 드레인 전극(224), 및 데이터 라인은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
소스전극(223), 드레인전극(224), 및 데이터 라인 상에는 박막 트랜지스터(220)를 절연하기 위한 보호막(250)이 형성될 수 있다. 보호막(250)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
보호막(250) 상에는 박막 트랜지스터(220)를 덮도록 광 흡수 막(260)이 형성될 수 있다. 광 흡수 막(260)은 광을 흡수할 수 있는 물질을 포함한다. 예를 들어, 광 흡수 막(260)은 소정의 색을 갖는 유기막, 블랙 유기막일 수 있다. 이로 인해, 투과부(TA)는 광 흡수 막(260)에 의해 정의될 수 있다.
광 흡수 막(260)은 도 5와 같이 Y축 방향으로 인접한 적색 발광부(RE)와 청색 발광부(BE) 사이에 배치될 수 있다. 특히, 광 흡수 막(260)의 너비(w6)를 뱅크(w5)의 너비보다 넓게 형성할 수 있다. 이로 인해, 발광부들(RE, BE, GE1, GE2) 각각의 Y축 방향 너비(w1)를 투과부(TA)의 Y축 방향 너비(w2)보다 넓게 형성할 수 있다. 이에 따라, 본 발명의 실시 예는 애노드 전극(281)이 광 흡수 막(260)과 중첩되도록 배치할 수 있다. 즉, 본 발명의 실시 예는 애노드 전극(281)을 구동부(DA)까지 확장함으로써, 발광부들(RE, BE, GE1, GE2) 각각의 면적을 확장할 수 있다. 따라서, 본 발명의 실시 예는 발광부들(RE, BE, GE1, GE2) 각각의 수명을 늘릴 수 있다.
박막 트랜지스터(220)가 형성되는 구동부(DA)는 불투명 금속물질이 형성되므로, 투과부(TA)에 포함되지 않는다. 광 흡수 막(260)은 제2 기판(112)으로부터 박막 트랜지스터(220)로 입사되는 광이 박막 트랜지스터(220)의 불투명 금속물질에 의해 반사되어 제2 기판(112)으로 출광하는 것을 방지하기 위해, 제2 기판(112)으로부터 박막 트랜지스터(220)로 입사되는 광을 흡수한다. 본 발명의 실시 예는 투명표시장치로 구현되기 위해 애노드 전극과 캐소드 전극을 모두 투명한 금속물질로 형성하므로, 광 흡수 막(260)을 형성하지 않는다면 외부 광 반사로 인해 발광부들에 의해 표시되는 화상의 시인성이 저하될 수 있다. 즉, 본 발명의 실시 예는 광 흡수 막(260)으로 인해 외부 광 반사를 방지함으로써, 화상의 시인성이 저하되는 것을 막을 수 있다.
보호막(250)과 광 흡수 막(260) 상에는 박막 트랜지스터(220)로 인한 단차를 평탄하게 하기 위한 평탄화막(270)이 형성될 수 있다. 평탄화막(270)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
평탄화막(270) 상에는 유기발광소자(280)들을 포함하는 발광부들(RE, BE, GE1)이 형성된다. 유기발광소자(280)들 각각은 애노드전극(281), 유기발광층(282), 및 캐소드전극(283)을 포함한다. 발광부들(RE, BE, GE1)은 뱅크(284)에 의해 구획된다.
평탄화막(270) 상에는 애노드전극(281)이 형성된다. 애노드전극(281)은 보호막(250), 광 흡수 막(260), 및 평탄화막(270)을 관통하는 콘택홀(CNT)을 통해 박막 트랜지스터(220)의 드레인전극(224)에 접속될 수 있다. 도 5에서는 애노드전극(281)이 박막 트랜지스터(220)의 드레인전극(224)에 접속된 것을 예시하였으나, 박막 트랜지스터(220)의 소스전극(223)에 접속될 수도 있다.
애노드전극(281)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다.
뱅크(284)는 발광부들(RE, BE, GE1)을 구획하기 위해 평탄화막(270) 상에서 애노드전극(281)의 가장자리를 덮도록 형성될 수 있다.
애노드전극(281)과 뱅크(284) 상에는 유기발광층(282)이 형성된다. 유기발광층(282)은 정공 수송층(hole transporting layer), 발광층(light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 이 경우, 애노드전극(281)과 캐소드전극(283)에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 발광층으로 이동하게 되며, 발광층에서 서로 결합하여 발광하게 된다.
유기발광층(282)은 백색 광을 발광하는 백색 발광층만을 포함할 수 있다. 유기발광층(282)이 백색 발광층인 경우, 도 5와 같이 애노드 전극(281)들과 뱅크(284)를 덮도록 형성될 수 있다.
또는, 유기발광층(282)은 적색 광을 발광하는 적색 발광층, 녹색 광을 발광하는 녹색 발광층, 및 청색 광을 발광하는 청색 발광층을 포함할 수 있다. 이 경우, 적색 발광층은 적색 발광부(RE)의 애노드전극(281) 상에 형성되고, 녹색 발광층은 녹색 발광부(GE1)의 애노드전극(281) 상에 형성되며, 청색 발광층은 청색 발광부(BE)의 애노드전극(281) 상에 형성될 수 있다.
캐소드전극(283)은 유기발광층(282) 상에 형성된다. 캐소드전극(283)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 캐소드전극(283) 상에는 캡핑층(capping layer)이 형성될 수 있다.
캐소드전극(283) 상에는 봉지막(290)이 형성된다. 봉지막(290)은 유기발광층(282)과 캐소드전극(283)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 이를 위해, 봉지막(290)은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다. 도 5에서는 봉지층(290)이 제1 무기막(291), 유기막(292) 및 제2 무기막(293)을 포함하는 것을 예시하였으나, 이에 한정되지 않는다.
제1 무기막(291)은 캐소드전극(283)을 덮도록 캐소드전극(283) 상에 형성된다. 유기막(292)은 제1 무기막(291)을 덮도록 제1 무기막(291) 상에 형성된다. 유기막(292)은 이물들(particles)이 제1 무기막(291)을 뚫고 유기발광층(282)과 캐소드전극(283)에 투입되는 것을 방지하기 위해 이를 고려하여 충분한 두께로 형성되는 것이 바람직하다. 제2 무기막(293)은 유기막(292)을 덮도록 유기막(292) 상에 형성된다.
제1 및 제2 무기막들(281, 283) 각각은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다.
유기막(282)은 유기발광층(282)에서 발광된 광(L)을 통과시키기 위해 투명하게 형성될 수 있다. 유기막(282)은 유기발광층(282)에서 발광된 광(L)을 99% 이상 통과시킬 수 있는 유기물질로 형성되는 것이 바람직하다.
제1 기판(111)과 마주보는 제2 기판(112) 상에는 컬러필터들(321, 322, 323)과 블랙 매트릭스(310)가 형성될 수 있다. 적색 발광부(RE), 청색 발광부(BE), 및 녹색 발광부(GE1, GE2) 각각의 유기발광소자가 백색광을 발광하는 경우, 적색 발광부(RE)에는 적색 컬러필터(323)가 형성되고, 청색 발광부(BE)에는 청색 컬러필터(322)가 형성되며, 녹색 발광부(GE1)에는 녹색 컬러필터(321)가 형성될 수 있다. 블랙 매트릭스(BM)는 컬러필터들(321, 322, 323) 사이에 배치될 수 있다. 유기발광층(282)이 적색 광을 발광하는 적색 발광층, 녹색 광을 발광하는 녹색 발광층, 청색 광을 발광하는 청색 발광층을 포함하는 경우, 컬러필터들(321, 322, 323)과 블랙 매트릭스(310)는 생략될 수 있다.
제1 기판(111)의 봉지층(290)과 제2 기판(112)의 컬러필터들(321, 322, 323)은 접착층(330)을 이용하여 접착되며, 이로 인해 제1 기판(111)과 제2 기판(112)은 합착될 수 있다. 접착층(330)은 투명한 접착 레진일 수 있다.
이상에서 살펴본 바와 같이, 본 발명의 실시 예는 복수의 발광부들(RE, BE, GE1, GE2) 각각의 유기발광소자의 애노드 전극과 캐소드 전극을 투명한 금속물질로 형성한다. 이에 따라, 본 발명의 실시 예는 복수의 발광부들(RE, BE, GE1, GE2) 각각이 투과부(TA)로서 역할을 할 수 있다. 즉, 본 발명의 실시 예는 투과부(TA)들의 면적과 발광부(RE, BE, GE1, GE2)들의 면적이 트레이드 오프(trade-off) 관계에 있지 않다. 따라서, 본 발명의 실시 예는 투과부(TA)들의 면적을 넓히기 위해 발광부(RE, BE, GE1, GE2)들의 면적을 줄일 필요가 없으므로, 발광부들의 면적과 개구부들의 면적을 모두 극대화할 수 있다.
또한, 본 발명의 실시 예는 복수의 발광부들(RE, BE, GE1, GE2) 각각의 유기발광소자의 애노드 전극과 캐소드 전극을 투명한 금속물질로 형성함으로써, 복수의 발광부들(RE, BE, GE1, GE2) 각각에서 발광된 광을 제1 기판(111)과 제2 기판(112)으로 출력할 수 있다. 즉, 본 발명의 실시 예는 사용자가 전면(前面)과 배면(背面) 모두에서 화상을 시청할 수 있는 양면 표시장치로 구현될 수 있다.
또한, 본 발명의 실시 예는 광 흡수 막(260)을 박막 트랜지스터(220)와 평탄화막(270) 사이에 배치한다. 특히, 본 발명의 실시 예는 뱅크(w5)의 너비를 광 흡수 막(260)의 너비(w6)보다 좁게 형성한다. 이에 따라, 본 발명의 실시 예는 애노드 전극(281)이 광 흡수 막(260)과 중첩되도록 배치할 수 있다. 즉, 본 발명의 실시 예는 애노드 전극(281)을 구동부(DA)까지 확장함으로써, 발광부들(RE, BE, GE1, GE2) 각각의 면적을 확장할 수 있다. 따라서, 본 발명의 실시 예는 발광부들(RE, BE, GE1, GE2) 각각의 수명을 늘릴 수 있다.
나아가, 본 발명의 실시 예는 광 흡수 막(260)으로 인해 외부 광 반사를 방지함으로써, 화상의 시인성이 저하되는 것을 막을 수 있다.
도 6은 도 4의 A-A'의 또 다른 예를 보여주는 단면도이다.
도 6에서는 광 흡수 막(260)이 박막 트랜지스터(220) 상에서 박막 트랜지스터(220)를 덮도록 형성되고, 보호막(250)이 광 흡수 막(260) 상에 형성되는 것을 제외하고는 도 5에서 설명한 바와 실질적으로 동일하다. 따라서, 도 6에 대한 자세한 설명은 생략한다.
도 7은 본 발명의 일 실시 예에 따른 투명표시장치의 제조방법을 보여주는 흐름도이다. 도 8a 내지 도 8f는 투명표시장치의 제조방법을 설명하기 위한 A-A'의 단면도들이다. 도 8a 내지 도 8f에 도시된 단면도들은 전술한 도 5에 도시된 유기발광 표시장치의 제조방법에 관한 것이므로, 동일한 구성에 대해 동일한 도면부호를 부여하였다. 이하에서는 도 7 및 도 8a 내지 도 8f를 결부하여 본 발명의 일 실시예에 따른 유기발광 표시장치의 제조방법을 상세히 설명한다.
첫 번째로, 도 8a와 같이 제1 기판(111) 상에 교번하여 적층된 복수의 무기막들로 이루어진 버퍼막(210)을 형성한다. 그리고 나서, 버퍼막(210) 상에 박막 트랜지스터(220)를 형성한다.
구체적으로, 제1 기판(100) 상에 액티브층(221)을 형성한다. 액티브층(221)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다.
그리고 나서, 액티브층(221) 상에 게이트 절연막(230)을 형성한다. 게이트 절연막(230)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
그리고 나서, 게이트 절연막(230) 상에 게이트 전극(222)과 게이트 라인을 형성한다. 게이트 전극(222)과 게이트 라인은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
그리고 나서, 게이트 전극(222)과 게이트 라인들 상에 층간 절연막(240)을 형성한다. 층간 절연막(240)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
그리고 나서, 게이트 절연막(230)과 층간 절연막(240)을 관통하여 액티브층(221)을 노출시키는 콘택홀(CT1)들을 형성한다.
그리고 나서, 층간 절연막(240) 상에 소스전극(223), 드레인 전극(224), 및 데이터 라인을 형성한다. 소스전극(223) 및 드레인전극(224) 각각은 게이트 절연막(230)과 층간 절연막(240)을 관통하는 콘택홀(CT1)을 통해 액티브층(221)에 접속될 수 있다. 소스전극(223), 드레인 전극(224), 및 데이터 라인은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. (도 7의 S101)
두 번째로, 도 8b와 같이 박막 트랜지스터(220) 상에 보호막(250)을 형성하고, 보호막(250) 상에 광 흡수 막(260)을 형성한다. 광 흡수 막(260)은 박막 트랜지스터(220)를 덮도록 형성된다.
또는, 도 6과 같이 박막 트랜지스터(220) 상에 박막 트랜지스터(220)를 덮도록 광 흡수 막(260)을 형성하고, 광 흡수 막(260) 상에 보호막(250)을 형성할 수 있다.
광 흡수 막(260)은 광을 흡수할 수 있는 물질을 포함한다. 예를 들어, 광 흡수 막(260)은 소정의 색을 갖는 유기막, 블랙 유기막일 수 있다. (도 7의 S102)
세 번째로, 도 8c와 같이 보호막(250)과 광 흡수 막(260) 상에 박막 트랜지스터(220)로 인한 단차를 평탄하게 하기 위한 평탄화막(270)을 형성한다. 평탄화막(270)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다. (도 7의 S103)
네 번째로, 도 8d와 같이 보호막(250), 광 흡수 막(260), 및 평탄화막(270)을 관통하는 콘택홀(CNT)을 형성한다. (도 7의 S104)
다섯 번째로, 도 8e와 같이 애노드전극(281), 뱅크(284), 유기발광층(282), 캐소드 전극(283), 및 봉지막(290)을 차례로 형성한다.
구체적으로, 애노드전극(281)은 보호막(250), 광 흡수 막(260), 및 평탄화막(270)을 관통하는 콘택홀(CNT)을 통해 박막 트랜지스터(220)의 드레인전극(224)에 접속될 수 있다. 도 5에서는 애노드전극(281)이 박막 트랜지스터(220)의 드레인전극(224)에 접속된 것을 예시하였으나, 박막 트랜지스터(220)의 소스전극(223)에 접속될 수도 있다. 애노드전극(281)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다.
그리고 나서, 발광부들(RE, BE, GE1, GE2)을 구획하기 위해 평탄화막(270) 상에서 애노드전극(281)의 가장자리를 덮도록 뱅크(284)를 형성한다.
그리고 나서, 애노드 전극(281)과 뱅크(284) 상에 유기발광층(282)을 형성한다. 유기발광층(282)은 증착 공정 또는 용액 공정으로 형성될 수 있다. 유기발광층(282)이 증착 공정으로 형성되는 경우, 증발법(Evaporation)을 이용하여 형성될 수 있다.
그리고 나서, 유기발광층(282) 상에 캐소드전극(283)을 형성한다. 캐소드전극(283)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 캐소드전극(283) 상에는 캡핑층(capping layer)이 형성될 수 있다.
그리고 나서, 캐소드전극(283) 상에 봉지막(290)을 형성한다. 봉지막(290)이 제1 무기막(291), 유기막(292) 및 제2 무기막(293)을 포함할 수 있다.
구체적으로, 캐소드전극(283)을 덮도록 제1 무기막(291)을 형성하며, 제1 무기막(291) 상에 유기막(292)을 형성하고, 유기막(292)을 덮도록 제2 무기막(293)을 형성한다. 제1 및 제2 무기막들(291, 293) 각각은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다. 유기막(292)은 유기발광층(282)에서 발광된 광을 통과시키기 위해 투명하게 형성될 수 있다. 유기막(292)은 유기발광층(282)에서 발광된 광을 99% 이상 통과시킬 수 있는 유기물질로 형성되는 것이 바람직하다. (도 7의 S105)
여섯 번째로, 도 8f와 같이 접착층(330)을 이용하여 제1 기판(111)의 봉지막(290)과 제2 기판(112)의 컬러필터들(321, 322, 323)을 접착함으로써, 제1 기판(111)과 제2 기판(112)을 합착한다. 접착층(330)은 투명한 접착 레진일 수 있다. (도 7의 S106)
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 투명표시장치 110: 표시패널
111: 하부 기판 112: 상부 기판
120: 게이트 구동부 130: 소스 드라이브 IC
140: 연성필름 150: 회로보드
160: 타이밍 콘트롤러 210: 버퍼막
220: 박막 트랜지스터 221: 액티브층
222: 게이트전극 223: 소스전극
224: 드레인전극 230: 게이트 절연막
240: 층간 절연막 250: 보호막
260: 광 흡수 막 270: 평탄화막
280: 유기발광소자 281: 애노드전극
282: 유기발광층 253: 캐소드전극
284: 뱅크 290: 봉지층
291: 제1 무기막 292: 유기막
293: 제2 무기막 310: 블랙 매트릭스
321: 녹색 컬러필터 322: 청색 컬러필터
323: 적색 컬러필터 330: 투명 접착층

Claims (12)

  1. 데이터 라인들, 게이트 라인들, 및 상기 데이터 라인들과 상기 게이트 라인들의 교차 구조에 의해 정의되는 영역에 마련된 화소들을 구비하고,
    상기 화소들 각각은,
    광을 발광하는 발광부;
    상기 발광부와 중첩되며 입사되는 광을 그대로 투과시키는 투과부; 및
    일 방향으로 서로 인접한 발광부들 사이에 배치된 광 흡수 막을 포함하며,
    상기 발광부의 상기 일 방향의 너비는 상기 투과부의 상기 일 방향의 너비보다 넓고,
    상기 일 방향은 상기 데이터 라인들과 나란한 방향인, 투명표시장치.
  2. 제 1 항에 있어서,
    상기 발광부의 타 방향의 너비는 상기 투과부의 상기 타 방향의 너비보다 좁으며,
    상기 타 방향은 상기 게이트 라인들과 나란한 방향이고,
    상기 일 방향과 상기 타 방향은 서로 교차하는 방향인, 투명표시장치.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 투과부는 상기 광 흡수 막에 의해 정의되는, 투명표시장치.
  6. 제 1 항에 있어서,
    상기 화소들 각각은,
    상기 발광부를 구동하기 위한 구동부를 더 포함하고,
    상기 구동부는 상기 발광부와 중첩되는, 투명표시장치.
  7. 제 6 항에 있어서,
    상기 구동부는,
    제1 기판 상에 배치된 박막 트랜지스터;
    상기 박막 트랜지스터로 인한 단차를 평탄화하기 위해 상기 박막 트랜지스터 상에 배치된 평탄화막;
    상기 평탄화막 상에 배치된 애노드 전극;
    상기 평탄화막 상에서 상기 애노드 전극의 가장자리를 덮는 뱅크;
    상기 애노드 전극과 상기 뱅크 상에 배치된 유기발광층; 및
    상기 유기발광층 상에 배치된 캐소드 전극을 구비하며,
    상기 애노드 전극과 상기 캐소드 전극은 투명한 금속물질로 이루어진, 투명표시장치.
  8. 제 7 항에 있어서,
    상기 광 흡수 막은 상기 뱅크와 중첩되며, 상기 광 흡수 막의 너비는 상기 뱅크의 너비보다 넓은, 투명표시장치.
  9. 제 7 항에 있어서,
    상기 구동부는,
    상기 광 흡수 막과 상기 평탄화막을 관통하여 상기 박막 트랜지스터의 소스 또는 드레인 전극을 노출시키는 콘택홀을 더 구비하는, 투명표시장치.
  10. 제 7 항에 있어서,
    상기 구동부는,
    상기 박막 트랜지스터와 상기 광 흡수 막 사이에 배치되거나 상기 광 흡수 막과 상기 평탄화막 사이에 배치되는 보호막을 더 구비하는, 투명표시장치.
  11. 제 7 항에 있어서,
    광을 발광하는 발광부는 상기 뱅크에 의해 구획되고, 입사되는 광을 투과시키는 투과부는 상기 광 흡수 막에 의해 구획되는, 투명표시장치.
  12. 제1 기판 상에 박막 트랜지스터를 형성하는 단계;
    상기 박막 트랜지스터 상에 상기 박막 트랜지스터를 덮는 광 흡수 막을 형성하는 단계;
    상기 박막 트랜지스터로 인한 단차를 평탄화하기 위해 상기 광 흡수 막 상에 평탄화막을 형성하는 단계;
    상기 광 흡수 막과 상기 평탄화막을 관통하는 콘택홀을 형성하는 단계;
    상기 평탄화막 상에 상기 콘택홀을 통해 상기 박막 트랜지스터의 소스 또는 드레인 전극에 접속되는 애노드 전극을 형성하는 단계를 포함하는 투명표시장치의 제조방법.
KR1020160081559A 2016-06-29 2016-06-29 투명표시장치와 그의 제조방법 Active KR102572763B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160081559A KR102572763B1 (ko) 2016-06-29 2016-06-29 투명표시장치와 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160081559A KR102572763B1 (ko) 2016-06-29 2016-06-29 투명표시장치와 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20180002274A KR20180002274A (ko) 2018-01-08
KR102572763B1 true KR102572763B1 (ko) 2023-08-29

Family

ID=61003929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160081559A Active KR102572763B1 (ko) 2016-06-29 2016-06-29 투명표시장치와 그의 제조방법

Country Status (1)

Country Link
KR (1) KR102572763B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102550520B1 (ko) 2018-10-08 2023-07-04 삼성디스플레이 주식회사 표시 장치
KR102602621B1 (ko) * 2018-10-16 2023-11-17 삼성디스플레이 주식회사 표시 장치
KR102759614B1 (ko) 2019-01-28 2025-01-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20210012100A (ko) * 2019-07-23 2021-02-03 삼성디스플레이 주식회사 디스플레이 장치
CN110767729B (zh) * 2019-10-31 2025-04-08 Oppo广东移动通信有限公司 显示装置及电子设备
KR20210085129A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 투명 표시 장치
US11837144B2 (en) 2020-09-30 2023-12-05 Chengdu Boe Optoelectronics Technology Co., Ltd. Displaying base plate and displaying device
CN114361366B (zh) * 2022-01-04 2024-03-12 京东方科技集团股份有限公司 显示面板及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056250B1 (ko) 2009-10-21 2011-08-11 삼성모바일디스플레이주식회사 평판 표시 장치 및 그의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130006205A (ko) * 2011-07-08 2013-01-16 엘지디스플레이 주식회사 액정표시장치 및 액정표시장치의 제조방법
KR102122380B1 (ko) * 2013-07-10 2020-06-15 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102274586B1 (ko) * 2013-10-31 2021-07-07 엘지디스플레이 주식회사 투명 유기 발광 표시 장치 및 투명 유기 발광 표시 장치에서 외광 반사 감소 방법
KR102166869B1 (ko) * 2013-12-31 2020-10-16 엘지디스플레이 주식회사 유기전계발광표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056250B1 (ko) 2009-10-21 2011-08-11 삼성모바일디스플레이주식회사 평판 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20180002274A (ko) 2018-01-08

Similar Documents

Publication Publication Date Title
KR102572763B1 (ko) 투명표시장치와 그의 제조방법
US10770515B2 (en) Display device including color filters
US11641756B2 (en) Display device with enhanced damage resistance and method for manufacturing the same
JP6441886B2 (ja) 表示装置
US20190165312A1 (en) Display apparatus
KR102740803B1 (ko) 유기 발광 표시 장치
KR102555648B1 (ko) 표시장치
KR102431788B1 (ko) 표시장치
KR20180013577A (ko) 투명표시장치와 그의 제조방법
KR102489225B1 (ko) 표시장치와 그의 제조방법
KR20180064704A (ko) 유기발광 표시장치
KR102735986B1 (ko) 표시장치
KR102612737B1 (ko) 표시장치
KR102542873B1 (ko) 표시장치
KR20180126157A (ko) 곡면형 표시장치
KR20180068552A (ko) 유기발광 표시장치와 그의 제조방법
KR102665541B1 (ko) 표시장치와 그의 제조방법
KR20190071295A (ko) 유기 발광 표시 장치
KR102598739B1 (ko) 플렉서블 표시장치
KR20180063627A (ko) 유기 발광 표시 장치
KR102485306B1 (ko) 투명표시장치
KR102787485B1 (ko) 유기발광 표시장치
KR102758302B1 (ko) 표시장치와 그의 제조방법
KR20200025582A (ko) 표시장치
KR20200036288A (ko) 표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160629

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210511

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20160629

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230201

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230818

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230825

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230825

End annual number: 3

Start annual number: 1

PG1601 Publication of registration