[go: up one dir, main page]

KR102665541B1 - 표시장치와 그의 제조방법 - Google Patents

표시장치와 그의 제조방법 Download PDF

Info

Publication number
KR102665541B1
KR102665541B1 KR1020160177918A KR20160177918A KR102665541B1 KR 102665541 B1 KR102665541 B1 KR 102665541B1 KR 1020160177918 A KR1020160177918 A KR 1020160177918A KR 20160177918 A KR20160177918 A KR 20160177918A KR 102665541 B1 KR102665541 B1 KR 102665541B1
Authority
KR
South Korea
Prior art keywords
film
layer
buffer
substrate
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160177918A
Other languages
English (en)
Other versions
KR20180074139A (ko
Inventor
허해리
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160177918A priority Critical patent/KR102665541B1/ko
Publication of KR20180074139A publication Critical patent/KR20180074139A/ko
Application granted granted Critical
Publication of KR102665541B1 publication Critical patent/KR102665541B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H01L27/1248—
    • H01L27/1262—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 기판의 가장자리 영역에서 발생한 크랙이 내부로 전파되는 것을 방지할 수 있는 표시장치를 제공한다. 본 발명의 일 실시예에 따른 표시 장치는 기판 상에 배치된 버퍼막, 버퍼막 상에 배치된 박막 트랜지스터, 및 박막 트랜지스터를 덮는 보호막을 포함한다. 보호막의 형성 면적이 버퍼막의 형성 면적보다 작다.

Description

표시장치와 그의 제조방법{DISPLAY DEVICE AND METHOD FOR MANUFACTURING THEREOF}
본 발명은 표시장치와 그의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광표시장치(OLED: Organic Light Emitting Display)와 같은 여러가지 표시장치가 활용되고 있다.
표시장치들 중에서 유기발광표시장치는 자체발광형으로서, 액정표시장치(LCD)에 비해 시야각, 대조비 등이 우수하며, 별도의 백라이트가 필요하지 않아 경량 박형이 가능하며, 소비전력이 유리한 장점이 있다. 또한, 유기발광표시장치는 직류저전압 구동이 가능하고, 응답속도가 빠르며, 특히 제조비용이 저렴한 장점이 있다.
유기발광표시장치는 유기발광소자를 각각 포함하는 화소들, 및 화소들을 정의하기 위해 화소들을 구획하는 뱅크를 포함한다. 뱅크는 화소 정의막으로 역할을 할 수 있다. 유기발광소자는 애노드 전극, 정공 수송층(hole transporting layer), 유기발광층(organic light emitting layer), 전자 수송층(electron transporting layer), 및 캐소드 전극을 포함한다. 이 경우, 애노드 전극에 고전위 전압이 인가되고 캐소드 전극에 저전위 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기발광층으로 이동되며, 유기발광층에서 서로 결합하여 발광하게 된다.
유기발광소자는 외부의 수분, 산소와 같은 외적 요인에 의해 쉽게 열화가 일어나는 단점이 있다. 이를 방지하기 위하여, 유기발광표시장치는 외부의 수분, 산소가 유기발광소자에 침투되지 않도록 봉지막을 형성한다.
도 1은 종래의 표시장치를 개략적으로 나타내는 단면도이다.
도 1을 참조하면, 종래의 표시장치는 유기 발광 소자(20)가 형성된 제1 기판(10) 상에 봉지막(30)을 형성한다. 이때, 봉지막(30)은 제1 무기막(30a), 유기막(30b) 및 제2 무기막(30c)을 포함함으로써, 유기발광층과 전극에 산소 또는 수분이 침투되는 것을 방지한다.
봉지막(30)이 형성된 제1 기판(10)은 접착층(40)에 의하여 제2 기판(50)과 합착된다. 이때, 제1 기판(10)이 도 1에 도시된 바와 같이 제2 기판(50)에 의하여 완전히 덮이지 않는 경우, 제1 기판(10)의 가장자리 영역(E)이 외부로 노출될 수 있다.
노출된 가장자리 영역(E)은 이후 공정을 진행하거나 운송하면서 외부로부터 충격을 받게 되면 크랙이 발생할 수 있다. 특히, 제1 기판(10)의 가장자리 영역(E)에는 복수의 무기막들이 적층되어 있어 크랙이 더욱 잘 발생한다. 이러한 크랙은 내부로 전파될 수 있고, 전파된 크랙을 따라 유입된 수분 또는 산소는 흑점 및 흑선 얼룩을 유발한다는 문제가 있다.
본 발명은 기판의 가장자리 영역에서 발생한 크랙이 내부로 전파되는 것을 방지할 수 있는 표시장치를 제공한다.
본 발명의 일 실시예에 따른 표시 장치는 기판 상에 배치된 버퍼막, 버퍼막 상에 배치된 박막 트랜지스터, 및 박막 트랜지스터를 덮는 보호막을 포함한다. 보호막의 형성 면적이 버퍼막의 형성 면적보다 작다.
본 발명의 다른 실시예에 따른 표시장치의 제조방법은 기판 전면에 버퍼막을 형성하는 단계, 버퍼막 상에 박막 트랜지스터들을 형성하는 단계, 및 박막 트랜지스터들을 덮는 보호막을 형성하는 단계를 포함한다. 보호막은 버퍼막 보다 형성 면적이 작은 것을 특징으로 한다.
본 발명의 실시예는 게이트 절연막, 층간 절연막 및 보호막을 버퍼막보다 작은 면적을 가지도록 형성함으로써 가장자리 영역에서 게이트 절연막, 층간 절연막 및 보호막이 형성되지 않고 버퍼막이 노출된다. 이에 따라, 본 발명의 실시예는 버퍼막에 크랙이 발생하더라도 크랙이 게이트 절연막, 층간 절연막 및 보호막으로 전파되는 것을 방지할 수 있다.
또한, 본 발명의 실시예는 버퍼막의 가장자리에서 소정의 거리를 이격하여 홈을 형성함으로써 버퍼막의 가장자리에서 발생한 크랙이 표시 영역 방향으로 전파되는 것을 방지할 수 있다.
또한, 본 발명의 실시예는 게이트 절연막, 층간 절연막 및 보호막이 형성된 영역을 홈이 둘러싸도록 함으로써 버퍼막의 가장자리에서 발생한 크랙이 게이트 절연막, 층간 절연막 및 보호막이 형성된 영역으로 전파되는 것을 방지할 수 있다.
또한, 본 발명의 실시예는 버퍼막의 가장자리에서 발생한 크랙이 좌우 방향은 물론 상하 방향으로 전파되는 것을 방지할 수 있다. 이에 따라, 본 발명의 실시예는 크랙을 통해 유입된 수분 및 산소가 유기발광소자로 전파되는 것을 방지할 수 있다.
도 1은 종래의 표시장치를 개략적으로 나타내는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 표시장치를 보여주는 사시도이다.
도 3은 도 2의 제1 기판, 소스 드라이브 IC, 연성필름, 회로보드, 및 타이밍 제어부를 보여주는 평면도이다.
도 4는 본 발명의 제1 실시예에 따른 제1 기판을 개략적으로 보여주는 평면도이다.
도 5는 도 4의 표시영역의 화소의 일 예를 보여주는 단면도이다.
도 6은 도 4에 도시된 Ⅱ-Ⅱ' 선의 단면을 개략적으로 나타내는 단면도이다.
도 7은 본 발명의 제2 실시예에 따른 제1 기판을 개략적으로 보여주는 평면도이다.
도 8은 도 7에 도시된 Ⅲ-Ⅲ' 선의 단면을 개략적으로 나타내는 단면도이다.
도 9는 본 발명의 제1 실시예에 따른 표시장치의 제조방법을 설명하기 위한 흐름도이다.
도 10a 내지 도 10g는 본 발명의 제1 실시예에 따른 표시장치의 제조방법을 설명하기 위한 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 발명의 여러 실시 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 표시장치를 보여주는 사시도이다. 도 3은 도 2의 제1 기판, 소스 드라이브 IC, 연성필름, 회로보드, 및 타이밍 제어부를 보여주는 평면도이다. 이하에서는, 본 발명의 일 실시예에 따른 표시장치가 유기발광표시장치(Organic Light Emitting Display)인 것을 중심으로 설명하였으나, 이에 한정되지 않는다. 즉, 본 발명의 일 실시예에 따른 표시장치는 유기발광표시장치뿐만 아니라, 액정표시장치(Liquid Crystal Display), 전계 방출 표시장치(Field Emission Display), 및 전기영동 표시장치(Electrophoresis display) 중 어느 하나로 구현될 수도 있다.
도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 표시장치(100)는 표시패널(110), 소스 드라이브 집적회로(integrated circuit, 이하 "IC"라 칭함)(180), 연성필름(150), 회로보드(160), 및 타이밍 제어부(170)를 포함한다.
표시패널(110)은 제1 기판(111)과 제2 기판(112)을 포함한다. 제2 기판(112)은 봉지 기판일 수 있다. 제1 기판(111)은 플라스틱 필름(plastic film) 또는 유리 기판(glass substrate)일 수 있다. 제2 기판(112)은 플라스틱 필름, 유리 기판, 또는 봉지 필름일 수 있다.
제2 기판(112)과 마주보는 제1 기판(111)의 일면 상에는 게이트 라인들, 데이터 라인들, 및 화소들이 형성된다. 화소들은 게이트 라인들과 데이터 라인들의 교차 구조에 의해 정의되는 영역에 마련된다.
화소들 각각은 박막 트랜지스터와 제1 전극, 유기발광층, 및 제2 전극을 구비하는 유기발광소자를 포함할 수 있다. 화소들 각각은 박막 트랜지스터를 이용하여 게이트 라인으로부터 게이트 신호가 입력되는 경우 데이터 라인의 데이터 전압에 따라 유기발광소자에 소정의 전류를 공급한다. 이로 인해, 화소들 각각의 유기발광소자는 소정의 전류에 따라 소정의 밝기로 발광할 수 있다. 화소들 각각의 구조에 대한 설명은 도 4 및 도 5을 결부하여 후술한다.
표시패널(110)은 도 3과 같이 화소들이 형성되어 화상을 표시하는 표시영역(DA)과 화상을 표시하지 않는 비표시영역(NDA)으로 구분될 수 있다. 표시영역(DA)에는 게이트 라인들, 데이터 라인들, 및 화소들이 형성될 수 있다. 비표시영역(NDA)에는 게이트 구동부 및 패드들이 형성될 수 있다.
게이트 구동부는 타이밍 제어부(170)로부터 입력되는 게이트 제어신호에 따라 게이트 라인들에 게이트 신호들을 공급한다. 게이트 구동부는 표시패널(110)의 표시영역(DA)의 일측 또는 양측 바깥쪽의 비표시영역(DA)에 GIP(gate driver in panel) 방식으로 형성될 수 있다. 또는, 게이트 구동부는 구동 칩으로 제작되어 연성필름에 실장되고 TAB(tape automated bonding) 방식으로 표시패널(110)의 표시영역(DA)의 일측 또는 양측 바깥쪽의 비표시영역(DA)에 부착될 수도 있다.
소스 드라이브 IC(180)는 타이밍 제어부(170)로부터 디지털 비디오 데이터와 소스 제어신호를 입력받는다. 소스 드라이브 IC(180)는 소스 제어신호에 따라 디지털 비디오 데이터를 아날로그 데이터전압들로 변환하여 데이터 라인들에 공급한다. 소스 드라이브 IC(180)가 구동 칩으로 제작되는 경우, COF(chip on film) 또는 COP(chip on plastic) 방식으로 연성필름(150)에 실장될 수 있다.
표시패널(110)의 비표시영역(NDA)에는 데이터 패드들과 같은 패드들이 형성될 수 있다. 연성필름(150)에는 패드들과 소스 드라이브 IC(180)를 연결하는 배선들, 패드들과 회로보드(160)의 배선들을 연결하는 배선들이 형성될 수 있다. 연성필름(150)은 이방성 도전 필름(antisotropic conducting film)을 이용하여 패드들 상에 부착되며, 이로 인해 패드들과 연성필름(150)의 배선들이 연결될 수 있다.
회로보드(160)는 연성필름(150)들에 부착될 수 있다. 회로보드(160)는 구동 칩들로 구현된 다수의 회로들이 실장될 수 있다. 예를 들어, 회로보드(160)에는 타이밍 제어부(170)가 실장될 수 있다. 회로보드(160)는 인쇄회로보드(printed circuit board) 또는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.
타이밍 제어부(170)는 회로보드(160)의 케이블을 통해 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 신호를 입력받는다. 타이밍 제어부(170)는 타이밍 신호에 기초하여 게이트 구동부의 동작 타이밍을 제어하기 위한 게이트 제어신호와 소스 드라이브 IC(180)들을 제어하기 위한 소스 제어신호를 발생한다. 타이밍 제어부(170)는 게이트 제어신호를 게이트 구동부에 공급하고, 소스 제어신호를 소스 드라이브 IC(180)들에 공급한다.
제1 실시예
도 4는 본 발명의 제1 실시예에 따른 제1 기판을 개략적으로 보여주는 평면도이다.
도 4를 참조하면, 제1 기판(111)은 표시 영역(DA)과 비표시 영역(NDA)으로 구분되며, 비표시 영역(NDA)에는 패드들이 형성되는 패드 영역(PA)이 형성될 수 있다. 패드 영역(PA)은 패드 영역(PA)은 복수의 패드들을 포함하며, 복수의 패드들은 이방성 도전 필름(antisotropic conducting film)을 이용하여 연성 필름(150)의 배선들과 전기적으로 연결될 수 있다.
표시 영역(DA)에는 화상을 표시하는 화소(P)들이 형성된다. 화소들 각각은 박막 트랜지스터와 제1 전극, 유기발광층, 및 제2 전극을 구비하는 유기발광소자를 포함할 수 있다. 화소들 각각은 박막 트랜지스터를 이용하여 게이트 라인으로부터 게이트 신호가 입력되는 경우 데이터 라인의 데이터 전압에 따라 유기발광소자에 소정의 전류를 공급한다. 이로 인해, 화소들 각각의 유기발광소자는 소정의 전류에 따라 소정의 밝기로 발광할 수 있다.
이하에서는 도 5를 참조하여 본 발명의 실시예들에 따른 표시 영역(DA)의 화소(P)의 구조를 상세히 살펴본다.
도 5는 도 4의 표시영역의 화소의 일 예를 보여주는 단면도이다.
도 5를 참조하면, 제2 기판(112)과 마주보는 제1 기판(111)의 일면 상에는 박막 트랜지스터(210)들 및 커패시터(220)들이 형성된다.
투습에 취약한 제1 기판(111)을 통해 침투하는 수분으로부터 박막 트랜지스터(210)들을 보호하기 위해 제1 기판(111) 상에는 버퍼막(205)이 형성될 수 있다. 버퍼막(205)은 제1 기판(111) 상에 형성되어, 제1 기판(111)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막 트랙지스터(210)들 및 커패시터(220)들을 보호한다. 이러한 버퍼막(205)은 무기막, 예를 들어 실리콘 산화막, 실리콘 질화막 또는 이들의 다중막으로 형성될 수 있다.
박막 트랜지스터(210)들 각각은 액티브층(211), 게이트 전극(212), 소스 전극(213) 및 드레인 전극(214)을 포함한다. 도 5에서는 박막 트랜지스터(210)들의 게이트 전극(212)이 액티브층(211)의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 방식으로 형성된 것을 예시하였으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 박막 트랜지스터(210)들은 게이트 전극(212)이 액티브층(211)의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 방식 또는 게이트 전극(212)이 액티브층(211)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 방식으로 형성될 수 있다.
제1 기판(110)의 버퍼막(205) 상에는 액티브층(211)이 형성된다. 액티브층(211)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다. 제1 기판(110) 상에는 액티브층(211)으로 입사되는 외부광을 차단하기 위한 차광층이 형성될 수 있다.
액티브층(211) 상에는 게이트 절연막(230)이 형성될 수 있다. 게이트 절연막(230)은 무기막, 예를 들어 실리콘 산화막, 실리콘 질화막 또는 이들의 다중막으로 형성될 수 있다.
게이트 절연막(230) 상에는 게이트 전극(212)이 형성될 수 있다. 게이트 전극(212)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다.
게이트 전극(212) 상에는 층간 절연막(240)이 형성될 수 있다. 층간 절연막(240)은 무기막, 예를 들어 실리콘 산화막, 실리콘 질화막 또는 이들의 다중막으로 형성될 수 있다.
층간 절연막(240) 상에는 소스 전극(213)과 드레인 전극(214)이 형성될 수 있다. 소스 전극(213)과 드레인 전극(214) 각각은 게이트 절연막(230)과 층간 절연막(240)을 관통하는 콘택홀(CH1, CH2)을 통해 액티브층(211)에 접속될 수 있다. 소스 전극(213)과 드레인 전극(214) 각각은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다.
커패시터(220)들 각각은 하부 전극(221)과 상부 전극(222)을 포함한다. 하부 전극(221)은 게이트 절연막(230) 상에 형성되며, 게이트 전극(212)과 동일한 물질로 형성될 수 있다. 상부 전극(222)은 층간 절연막(240) 상에 형성되며, 소스 전극(223) 및 드레인 전극(224)과 동일한 물질로 형성될 수 있다.
박막 트랜지스터(210) 및 커패시터(220) 상에는 보호막(250)이 형성될 수 있다. 보호막(250)은 절연막으로서 역할을 할 수 있다. 보호막(250)은 무기막, 예를 들어 실리콘 산화막, 실리콘 질화막 또는 이들의 다중막으로 형성될 수 있다.
보호막(250) 상에는 박막 트랜지스터(210)와 커패시터(220)로 인한 단차를 평탄하게 하기 위한 평탄화막(260)이 형성될 수 있다. 평탄화막(260)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
평탄화막(260) 상에는 유기발광소자(280)와 뱅크(284)가 형성된다. 유기발광소자(280)는 제1 전극(282), 유기발광층(283), 및 제2 전극(281)을 포함한다. 제1 전극(282)은 캐소드 전극이고, 제2 전극(281)은 애노드 전극일 수 있다. 제1 전극(282), 유기발광층(283) 및 제2 전극(281)이 적층된 영역은 발광부(EA)로 정의될 수 있다.
제2 전극(281)은 평탄화막(260) 상에 형성될 수 있다. 제2 전극(281)은 보호막(250)과 평탄화막(260)을 관통하는 콘택홀(CH3)을 통해 박막 트랜지스터(210)의 드레인 진극(214)에 접속된다. 제2 전극(281)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
뱅크(284)은 발광부들(EA)을 구획하기 위해 평탄화막(260) 상에서 제2 전극(281)의 가장자리를 덮도록 형성될 수 있다. 뱅크(284)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제2 전극(281)과 뱅크(284) 상에는 유기발광층(283)이 형성된다. 유기발광층(283)은 정공 수송층(hole transporting layer), 적어도 하나의 발광층(light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 이 경우, 제2 전극(281)과 제1 전극(282)에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 발광층으로 이동하게 되며, 발광층에서 서로 결합하여 발광하게 된다.
유기발광층(283)은 백색 광을 발광하는 백색 발광층으로 이루어질 수 있다. 이 경우, 제2 전극(281)과 뱅크(284)를 덮도록 형성될 수 있다. 이 경우, 제2 기판(112) 상에는 컬러필터(미도시)가 형성될 수 있다.
또는, 유기발광층(283)은 적색 광을 발광하는 적색 발광층, 녹색 광을 발광하는 녹색 발광층, 또는 청색 광을 발광하는 청색 발광층으로 이루어질 수 있다. 이 경우, 유기발광층(283)는 제2 전극(281)에 대응되는 영역에 형성될 수 있으며, 제2 기판(112) 상에는 컬러필터가 형성되지 않을 수 있다.
제1 전극(282)은 유기발광층(283) 상에 형성된다. 유기발광표시장치가 상부 발광(top emission) 구조로 형성되는 경우, 제1 전극(282)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제1 전극(282) 상에는 캡핑층(capping layer)이 형성될 수 있다.
유기발광소자(280) 상에는 봉지막(290)이 형성된다. 봉지막(290)은 유기발광층(283)과 제1 전극(282)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 이를 위해, 봉지막(290)은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다.
예를 들어, 봉지막(290)은 제1 무기막(291), 제1 유기막(292), 및 제2 무기막(293)을 포함할 수 있다. 이 경우, 제1 무기막(291)은 제1 전극(282)을 덮도록 형성된다. 제1 유기막(292)은 제1 무기막(291) 상에 형성된다. 제1 유기막(292)은 이물들(particles)이 제1 무기막(291)을 뚫고 유기발광층(283)과 제1 전극(282)에 투입되는 것을 방지하기 위해 충분한 두께로 형성되는 것이 바람직하다. 제2 무기막(293)은 제1 유기막(292)을 덮도록 형성된다.
도면에 도시하고 있지는 않지만, 봉지막(290) 상에는 제1 내지 제3 컬러필터들(미도시)과 블랙 매트릭스(미도시)이 형성될 수 있다. 적색 발광부에는 적색 컬러필터가 형성되고, 청색 발광부에는 청색 컬러필터가 형성되며, 녹색 발광부에는 녹색 컬러필터가 형성될 수 있다.
제1 기판(111)의 봉지막(290)과 제2 기판(112)의 컬러필터들(미도시)은 접착층을 이용하여 접착되며, 이로 인해 제1 기판(111)과 제2 기판(112)은 합착될 수 있다. 접착층은 투명한 접착 레진일 수 있다.
다시 도 4를 참조하여 설명하면, 제1 기판(111)은 제1 무기막 형성 영역(IA1) 및 제2 무기막 형성 영역(IA2)을 포함할 수 있다.
제1 무기막 형성 영역(IA1)은 버퍼막(205)이 형성된 영역으로서, 제1 기판(111)의 전면을 포함할 수 있다. 제2 무기막 형성 영역(IA2)은 게이트 절연막(230), 층간 절연막(240) 및 보호막(250) 중 적어도 하나가 형성된 영역으로서, 제1 무기막 형성 영역(IA2) 내에 표시 영역(DA) 및 패드 영역(PA)을 포함하도록 형성된다. 이러한 제2 무기막 형성 영역(IA2)은 제1 무기막 형성 영역(IA1)보다 작은 면적을 가진다.
이하에서는 도 6을 참조하여 본 발명의 제1 실시예에 따른 버퍼막(205), 게이트 절연막(230), 층간 절연막(240) 및 보호막(250)의 형성 영역을 보다 상세히 살펴본다.
도 6은 도 4에 도시된 Ⅱ-Ⅱ' 선의 단면을 개략적으로 나타내는 단면도이다.
도 6을 참조하면, 표시 장치는 제1 기판(111) 상에 형성된 버퍼막(205), 게이트 절연막(230), 층간 절연막(240), 보호막(250), 봉지막(290) 및 댐(295)을 포함한다. 이때, 제1 기판(111)은 화소(P)들이 형성된 표시 영역(DA), 표시 영역(DA)을 둘러싸는 비표시 영역(NDA)으로 구분된다.
버퍼막(205)은 제1 기판(111) 상에 형성되어 제1 기판(111)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막 트랙지스터(210)들 및 커패시터(220)들을 보호한다. 버퍼막(205)은 무기막, 예를 들어 실리콘 산화막, 실리콘 질화막 또는 이들의 다중막으로 형성될 수 있다. 이러한 버퍼막(205)은 표시 영역(DA)은 물론 비표시 영역(NDA)까지 포함하여 제1 기판(111) 전면에 형성될 수 있다.
게이트 절연막(230)은 액티브층(211) 상에 배치되어, 표시 영역(DA)을 덮도록 형성된다. 게이트 절연막(230)은 무기막, 예를 들어 실리콘 산화막, 실리콘 질화막 또는 이들의 다중막으로 형성될 수 있다. 이러한 게이트 절연막(230)은 버퍼막(205)이 형성된 제1 무기막 형성 영역(IA1)보다 작은 면적을 가지도록 형성된다. 이에 따라, 제1 기판(111)은 가장자리 영역에 게이트 절연막(230)이 형성되지 않고 버퍼막(205)이 노출되어 단차가 발생한다.
층간 절연막(240)은 게이트 전극(212) 상에 배치되어, 표시 영역(DA)을 덮도록 형성된다. 층간 절연막(240)은 무기막, 예를 들어 실리콘 산화막, 실리콘 질화막 또는 이들의 다중막으로 형성될 수 있다. 이러한 층간 절연막(240)은 버퍼막(205)이 형성된 제1 무기막 형성 영역(IA1)보다 작은 면적을 가지도록 형성된다. 이에 따라, 제1 기판(111)은 가장자리 영역에 층간 절연막(240)이 형성되지 않고 버퍼막(205)이 노출되어 단차가 발생한다.
보호막(250)은 박막 트랜지스터(210) 및 커패시터(220) 상에 배치되어, 표시 영역(DA)을 덮도록 형성된다. 보호막(250)은 무기막, 예를 들어 실리콘 산화막, 실리콘 질화막 또는 이들의 다중막으로 형성될 수 있다. 이러한 보호막(250)은 버퍼막(205)이 형성된 제1 무기막 형성 영역(IA1)보다 작은 면적을 가지도록 형성된다. 이에 따라, 제1 기판(111)은 가장자리 영역에 보호막(250)이 형성되지 않고 버퍼막(205)이 노출되어 단차가 발생한다.
게이트 절연막(230), 층간 절연막(240) 및 보호막(250)은 도 6에 도시된 바와 같이 동일한 면적을 가지도록 형성될 수 있다. 게이트 절연막(230), 층간 절연막(240) 및 보호막(250)은 버퍼막(205) 상에 차례로 적층된 후 건식 식각법, 예를 들어, 스패터 식각(spatter etching)법, 플라즈마 식각(plasma etching)법으로 일괄적으로 식각하여 형성될 수 있다. 이와 같은 경우, 게이트 절연막(230), 층간 절연막(240) 및 보호막(250)은 동일한 면적을 가지도록 형성될 수 있다.
그러나, 본 실시예는 게이트 절연막(230), 층간 절연막(240) 및 보호막(250)이 제1 무기막 형성 영역(IA1)보다 작은 면적을 가지도록 형성된다면 반드시 동일한 면적으로 형성될 필요는 없다.
게이트 절연막(230), 층간 절연막(240) 및 보호막(250)은 서로 다른 면적을 가질 수도 있다. 예를 들면, 보호막(250)은 층간 절연막(240)보다 작은 면적을 가지도록 형성될 수 있다. 층간 절연막(240)은 게이트 절연막(230)보다 작은 면적을 가지도록 형성될 수 있다. 이에 따라, 게이트 절연막(230)은 가장자리 영역에 층간 절연막(240)이 형성되지 않고 노출될 수 있다. 층간 절연막(240)은 가장자리 영역에 보호막(250)이 형성되지 않고 노출될 수 있다.
다른 예를 들면, 보호막(250)은 게이트 절연막(230) 및 층간 절연막(240) 보다 넓은 면적을 가실 수 있다. 게이트 절연막(230) 및 층간 절연막(240)은 동일한 면적을 가지도록 형성될 수 있고, 보호막(250)은 게이트 절연막(230) 및 층간 절연막(240)을 덮도록 형성될 수 있다. 이에 따라, 게이트 절연막(230) 및 층간 절연막(240)은 노출되지 않을 수 있다.
본 발명의 실시예는 게이트 절연막(230), 층간 절연막(240) 및 보호막(250)을 버퍼막(205)보다 작은 면적을 가지도록 형성함으로써 가장자리 영역에서 게이트 절연막(230), 층간 절연막(240) 및 보호막(250)이 형성되지 않고 버퍼막(205)이 노출된다. 이에 따라, 본 발명의 실시예는 버퍼막(205)에 크랙이 발생하더라도 게이트 절연막(230), 층간 절연막(240) 및 보호막(250)으로 전파되는 것을 방지할 수 있다.
보다 구체적으로 설명하면, 표시 장치는 무기막으로 이루어진 버퍼막(205)에 크랙이 잘 발생한다. 특히, 버퍼막(205)은 외부 충격에 약한 가장자리 영역에서 크랙이 발생한다. 버퍼막(205)에 크랙이 발생하면, 크랙은 좌우 방향으로 전파되는 것은 물론 상하 방향으로도 전파될 수 있다. 그러나 본 발명의 실시예는 크랙이 잘 발생하는 가장자리 영역에서 버퍼막(205) 상에 게이트 절연막(230), 층간 절연막(240) 및 보호막(250)이 형성되어 있지 않기 때문에 버퍼막(205)에 발생한 크랙이 게이트 절연막(230), 층간 절연막(240) 및 보호막(250)으로 전파되는 것을 방지할 수 있다.
봉지막(290)은 표시 영역(DA)에 형성된 유기발광소자(280)을 덮도록 형성되어 유기발광소자(280)에 산소 또는 수분이 침투되는 것을 방지한다. 이때, 봉지막(290)은 적어도 하나의 무기막 및 적어도 하나의 유기막을 포함한다. 예를 들어, 봉지막(290)은 제1 무기막(291), 유기막(292), 및 제2 무기막(293)을 포함할 수 있다. 이 경우, 제1 무기막(291)은 제1 전극(282)을 덮도록 형성된다. 유기막(292)은 제1 무기막(291) 상에 형성되고, 제2 무기막(293)은 유기막(292)을 덮도록 형성된다. 이때, 제2 무기막(293)은 댐(295)을 덮도록 형성될 수 있다.
제1 및 제2 무기막들(291, 293) 각각은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다. 제1 및 제2 무기막들(291, 293)은 CVD(Chemical Vapor Deposition) 기법 또는 ALD(Atomic Layer Deposition) 기법으로 증착될 수 있으나, 이에 제한되는 것은 아니다.
유기막(292)은 유기발광층(283)에서 발광된 광을 통과시키기 위해 투명하게 형성될 수 있다. 유기막(292)은 유기발광층(283)에서 발광된 광을 99% 이상 통과시킬 수 있는 유기물질 예컨대, 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin)로 형성될 수 있다. 유기막(292)는 유기물을 사용하는 기상 증착(vapour deposition), 프린팅(printing), 슬릿 코팅(slit coating) 기법으로 형성될 수 있으나, 이에 제한되지 않으며, 유기막(292)는 잉크젯(ink-jet) 공정으로 형성될 수도 있다.
댐(295)은 표시 영역(DA)의 외곽을 둘러싸도록 형성되어 봉지막(290)을 구성하는 유기막(292)의 흐름을 차단한다. 댐(295)은 표시 영역(DA)과 패드 영역(PA) 사이에 배치되어 봉지막(290)을 구성하는 유기막(292)이 패드 영역(PA)을 침범하지 못하도록 유기막(292)의 흐름을 차단한다. 이를 통해, 댐(120)은 유기막(292)이 표시장치의 외부로 노출되거나 유기막(292)이 패드 영역(PA)을 침범하는 것을 방지할 수 있다.
이러한 댐(295)은 유기막(292)이 제1 기판(111) 상에 형성된 유기발광소자(280)를 충분히 덮을 수 있도록 유기발광소자(280)가 형성된 영역 밖에 형성되는 것이 바람직하다. 또한, 댐(295)은 외부 환경에 취약한 유기 물질로 이루어진 평탄화막(260) 및 뱅크(284)와 같은 구성이 제1 및 제2 무기막(291, 293)들에 의하여 충분히 덮힐 수 있도록 평탄화막(260) 및 뱅크(284)가 형성된 영역 밖에 형성되는 것이 바람직하다.
이때, 댐(295)은 도 6에 도시된 바와 같이 보호막(250) 상에 형성될 수 있다. 이와 같은 경우, 제1 및 제2 무기막(291, 293)들은 댐(295)을 덮도록 형성되므로, 끝단이 보호막(250) 상에 형성되거나 보호막(250)이 형성되지 않아 노출된 버퍼막(205) 상에 형성될 수 있다. 버퍼막(205)에 발생한 크랙 또는 보호막(250)의 가장자리에서 발생한 크래이 제1 및 제2 무기막(291, 293)들에 전파되는 것을 방지하기 위하여, 제1 및 제2 무기막(291, 293)들은 보호막(250)을 덮지 않도록 끝단을 보호막(250) 상에 형성하는 것이 바람직하다.
한편, 댐(295)은 화소(P)의 평탄화막(260) 또는 뱅크(284)와 동시에 형성될 수 있으며, 평탄화막(260) 또는 뱅크(284)와 같은 물질로 이루어질 수 있다. 이와 같은 경우, 댐(295)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 물질로 형성될 수 있다.
제2 실시예
도 7은 본 발명의 제2 실시예에 따른 제1 기판을 개략적으로 보여주는 평면도이다.
도 7에 도시된 제1 기판은 홈(310)을 더 포함한다는 점에서 도 4 내지 도 6에 도시된 제1 기판과 차이가 있다. 이하에서는 도 4 내지 도 6과 동일한 내용은 생략하도록 한다.
도 7을 참조하면, 제1 기판(111)은 표시 영역(DA)과 비표시 영역(NDA)으로 구분되며, 비표시 영역(NDA)에는 패드들이 형성되는 패드 영역(PA)이 형성될 수 있다. 패드 영역(PA)은 패드 영역(PA)은 복수의 패드들을 포함하며, 복수의 패드들은 이방성 도전 필름(antisotropic conducting film)을 이용하여 연성 필름(150)의 배선들과 전기적으로 연결될 수 있다.
한편, 제1 기판(111)은 제1 무기막 형성 영역(IA1) 및 제2 무기막 형성 영역(IA2)을 포함할 수 있다.
제1 무기막 형성 영역(IA1)은 버퍼막(205)이 형성된 영역으로서, 제1 기판(111)의 전면을 포함할 수 있다. 제2 무기막 형성 영역(IA2)은 게이트 절연막(230), 층간 절연막(240) 및 보호막(250) 중 적어도 하나가 형성된 영역으로서, 제1 무기막 형성 영역(IA2) 내에 표시 영역(DA) 및 패드 영역(PA)을 포함하도록 형성된다. 이러한 제2 무기막 형성 영역(IA2)은 제1 무기막 형성 영역(IA1)보다 작은 면적을 가진다.
제1 무기막 형성 영역(IA1)에는 제2 무기막 형성 영역(IA2)과 중첩되지 않도록 홈(310)이 형성된다. 홈(310)은 제2 무기막 형성 영역(IA2) 밖에서 제2 무기막 형성 영역(IA2)을 둘러싸도록 형성될 수 있다.
이하에서는 도 8을 참조하여 본 발명의 제2 실시예에 따른 버퍼막(205), 게이트 절연막(230), 층간 절연막(240), 보호막(250) 및 홈(310)의 형성 영역을 보다 상세히 살펴본다.
도 8은 도 7에 도시된 Ⅲ-Ⅲ' 선의 단면을 개략적으로 나타내는 단면도이다.
도 8을 참조하면, 표시 장치는 제1 기판(111) 상에 형성된 버퍼막(205), 게이트 절연막(230), 층간 절연막(240), 보호막(250), 봉지막(290), 댐(295) 및 홈(310)을 포함한다. 이때, 제1 기판(111)은 화소(P)들이 형성된 표시 영역(DA), 표시 영역(DA)을 둘러싸는 비표시 영역(NDA)으로 구분된다.
버퍼막(205)은 제1 기판(111) 상에 형성된다. 버퍼막(205)은 무기막, 예를 들어 실리콘 산화막, 실리콘 질화막 또는 이들의 다중막으로 형성될 수 있다. 이러한 버퍼막(205)은 표시 영역(DA)은 물론 비표시 영역(NDA)까지 포함하여 제1 기판(111) 전면에 형성될 수 있다.
게이트 절연막(230)은 액티브층(211) 상에 배치되어, 표시 영역(DA)을 덮도록 형성된다. 게이트 절연막(230)은 무기막, 예를 들어 실리콘 산화막, 실리콘 질화막 또는 이들의 다중막으로 형성될 수 있다. 이러한 게이트 절연막(230)은 버퍼막(205)이 형성된 제1 무기막 형성 영역(IA1)보다 작은 면적을 가지도록 형성된다. 이에 따라, 제1 기판(111)은 가장자리 영역에 게이트 절연막(230)이 형성되지 않고 버퍼막(205)이 노출되어 단차가 발생한다.
층간 절연막(240)은 게이트 전극(212) 상에 배치되어, 표시 영역(DA)을 덮도록 형성된다. 층간 절연막(240)은 무기막, 예를 들어 실리콘 산화막, 실리콘 질화막 또는 이들의 다중막으로 형성될 수 있다. 이러한 층간 절연막(240)은 버퍼막(205)이 형성된 제1 무기막 형성 영역(IA1)보다 작은 면적을 가지도록 형성된다. 이에 따라, 제1 기판(111)은 가장자리 영역에 층간 절연막(240)이 형성되지 않고 버퍼막(205)이 노출되어 단차가 발생한다.
보호막(250)은 박막 트랜지스터(210) 및 커패시터(220) 상에 배치되어, 표시 영역(DA)을 덮도록 형성된다. 보호막(250)은 무기막, 예를 들어 실리콘 산화막, 실리콘 질화막 또는 이들의 다중막으로 형성될 수 있다. 이러한 보호막(250)은 버퍼막(205)이 형성된 제1 무기막 형성 영역(IA1)보다 작은 면적을 가지도록 형성된다. 이에 따라, 제1 기판(111)은 가장자리 영역에 보호막(250)이 형성되지 않고 버퍼막(205)이 노출되어 단차가 발생한다.
게이트 절연막(230), 층간 절연막(240) 및 보호막(250)은 도 6에 도시된 바와 같이 동일한 면적을 가지도록 형성될 수 있으나, 이에 한정되지 않는다. 다른 일 실시예에 있어서, 게이트 절연막(230), 층간 절연막(240) 및 보호막(250)은 서로 다른 면적을 가질 수도 있다.
본 발명의 실시예는 게이트 절연막(230), 층간 절연막(240) 및 보호막(250)을 버퍼막(205)보다 작은 면적을 가지도록 형성함으로써 가장자리 영역에서 게이트 절연막(230), 층간 절연막(240) 및 보호막(250)이 형성되지 않고 버퍼막(205)이 노출된다. 이에 따라, 본 발명의 실시예는 버퍼막(205)에 크랙이 발생하더라도 게이트 절연막(230), 층간 절연막(240) 및 보호막(250)으로 전파되는 것을 방지할 수 있다.
보다 구체적으로 설명하면, 표시 장치는 무기막으로 이루어진 버퍼막(205)에 크랙이 잘 발생한다. 특히, 버퍼막(205)은 외부 충격에 약한 가장자리 영역에서 크랙이 발생한다. 버퍼막(205)에 크랙이 발생하면, 크랙은 좌우 방향으로 전파되는 것은 물론 상하 방향으로도 전파될 수 있다. 그러나 본 발명의 실시예는 크랙이 잘 발생하는 가장자리 영역에서 버퍼막(205) 상에 게이트 절연막(230), 층간 절연막(240) 및 보호막(250)이 형성되어 있지 않기 때문에 버퍼막(205)에 발생한 크랙이 게이트 절연막(230), 층간 절연막(240) 및 보호막(250)으로 전파되는 것을 방지할 수 있다.
홈(310)은 게이트 절연막(230), 층간 절연막(240) 및 보호막(250)이 형성되지 않은 버퍼막(205)에 형성된다. 보다 구체적으로, 버퍼막(205)이 형성된 제1 무기막 형성 영역(IA1)은 제2 무기막 형성 영역(IA2)과 중첩되는 영역과 제2 무기막 형성 영역(IA2)과 중첩되지 않는 영역을 포함한다. 홈(310)은 제2 무기막 형성 영역(IA2)과 중첩되지 않는 영역에 배치된다. 즉, 홈(310)은 제1 기판(111)의 가장자리와 게이트 절연막(230), 층간 절연막(240) 및 보호막(250) 각각의 가장자리 사이에 배치된다.
이러한 홈(310)은 게이트 절연막(230), 층간 절연막(240) 및 보호막(250)이 형성되지 않고 노출된 버퍼막(205)에 형성되어 제1 기판(111)을 노출시킨다. 이에 따라, 본 실시예에 따른 버퍼막(205)은 가장자리에서 표시 영역(DA) 방향으로 끊어진 형태를 가지므로, 가장자리에서 발생한 크랙이 표시 영역(DA) 방향으로 전파되는 것을 방지할 수 있다.
한편, 홈(310)은 제2 무기막 형성 영역(IA2)을 둘러싸도록 형성된다. 이에 따라, 홈(310)은 버퍼막(205)의 가장자리에서 발생한 크랙이 제2 무기막 형성 영역(IA2)으로 전파되는 것을 방지할 수 있다.
한편, 도 7 및 도 8에는 홈(310)이 하나인 것을 도시하고 있으나, 이에 한정되지 않는다. 다른 일 실시예에 있어서, 홈(310)은 복수개일 수 있다.
봉지막(290)은 표시 영역(DA)에 형성된 유기발광소자(280)을 덮도록 형성되어 유기발광소자(280)에 산소 또는 수분이 침투되는 것을 방지한다. 이때, 봉지막(290)은 적어도 하나의 무기막 및 적어도 하나의 유기막을 포함한다. 예를 들어, 봉지막(290)은 제1 무기막(291), 유기막(292), 및 제2 무기막(293)을 포함할 수 있다. 이 경우, 제1 무기막(291)은 제1 전극(282)을 덮도록 형성된다. 유기막(292)은 제1 무기막(291) 상에 형성되고, 제2 무기막(293)은 유기막(292)을 덮도록 형성된다. 이때, 제2 무기막(293)은 댐(295)을 덮도록 형성될 수 있다.
한편, 제1 및 제2 무기막(291, 293)은 버퍼막(205)에 형성된 홈(310)과 중첩되지 않도록 형성될 수 있다. 이에 따라, 버퍼막(205)의 가장자리에 발생한 크랙이 제1 및 제2 무기막(291, 293)으로 전파되는 것을 방지할 수 있다.
댐(295)은 표시 영역(DA)의 외곽을 둘러싸도록 형성되어 봉지막(290)을 구성하는 유기막(292)의 흐름을 차단한다. 댐(295)은 표시 영역(DA)과 패드 영역(PA) 사이에 배치되어 봉지막(290)을 구성하는 유기막(292)이 패드 영역(PA)을 침범하지 못하도록 유기막(292)의 흐름을 차단한다. 이를 통해, 댐(120)은 유기막(292)이 표시장치의 외부로 노출되거나 유기막(292)이 패드 영역(PA)을 침범하는 것을 방지할 수 있다.
이러한 댐(295)은 유기막(292)이 제1 기판(111) 상에 형성된 유기발광소자(280)를 충분히 덮을 수 있도록 유기발광소자(280)가 형성된 영역 밖에 형성되는 것이 바람직하다. 또한, 댐(295)은 외부 환경에 취약한 유기 물질로 이루어진 평탄화막(260) 및 뱅크(284)와 같은 구성이 제1 및 제2 무기막(291, 293)들에 의하여 충분히 덮힐 수 있도록 평탄화막(260) 및 뱅크(284)가 형성된 영역 밖에 형성되는 것이 바람직하다.
이때, 댐(295)은 보호막(250) 상에 형성될 수 있다. 이와 같은 경우, 제1 및 제2 무기막(291, 293)들은 댐(295)을 덮도록 형성되므로, 끝단이 보호막(250) 상에 형성되거나 보호막(250)이 형성되지 않아 노출된 버퍼막(205) 상에 형성될 수 있고, 버퍼막(205) 상에 형성되는 경우, 보호막(250)과 홈(310) 사이에 배치될 수 있다. 버퍼막(205)에 발생한 크랙 또는 보호막(250)의 가장자리에서 발생한 크랙이 제1 및 제2 무기막(291, 293)들에 전파되는 것을 방지하기 위하여, 제1 및 제2 무기막(291, 293)들은 보호막(250)을 덮지 않도록 끝단을 보호막(250) 상에 형성하는 것이 바람직하다.
한편, 댐(295)은 화소(P)의 평탄화막(260) 또는 뱅크(284)와 동시에 형성될 수 있으며, 평탄화막(260) 또는 뱅크(284)와 같은 물질로 이루어질 수 있다. 이와 같은 경우, 댐(295)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 물질로 형성될 수 있다.
도 9는 본 발명의 제1 실시예에 따른 표시장치의 제조방법을 설명하기 위한 흐름도이고, 도 10a 내지 도 10g는 본 발명의 제1 실시예에 따른 표시장치의 제조방법을 설명하기 위한 단면도들이다.
먼저, 제1 기판(111) 상에 버퍼막(205)을 형성한다(S901). 구체적으로, 도 10a와 같이 제1 기판(111)의 전면에 버퍼막(205)을 형성한다. 버퍼막(205)은 무기막, 예를 들어 실리콘 산화막, 실리콘 질화막 또는 이들의 다중막으로 형성될 수 있다.
다음, 버퍼막(205)에 적어도 하나의 홈(310)을 형성한다(S902). 구체적으로, 도 10b와 같이 버퍼막(205)의 가장자리에서 소정의 거리를 이격하여 적어도 하나의 홈(310)을 형성한다. 이때, 홈(310)은 제1 기판(111)을 건식 식각법, 예를 들어, 스패터 식각(spatter etching)법, 플라즈마 식각(plasma etching)법으로 식각하여 형성될 수 있다.
다음, 버퍼막(205) 상에 박막 트랜지스터(210) 및 커패시터(220)를 형성하고, 박막 트랜지스터(210) 및 커패시터(220)를 덮도록 보호막(250)을 형성한다(S903).
도 10c와 같이 버퍼막(205) 상에 박막 트랜지스터(210) 및 커패시터(220)를 형성한다. 구체적으로, 버퍼막(205) 상에 액티브층(211)을 형성한다. 액티브층(211)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다.
그리고 나서, 액티브층(211) 상에 게이트 절연막(230)을 형성한다. 이때, 게이트 절연막(230)은 버퍼막(205)과 동일한 면적을 가지도록 형성될 수 있다. 게이트 절연막(230)은 무기막, 예를 들어 실리콘 산화막, 실리콘 질화막 또는 이들의 다중막으로 형성될 수 있다.
그리고 나서, 게이트 절연막(230) 상에 게이트 전극(212)과 커패시터(220)의 하부 전극(221)을 형성한다. 게이트 전극(212)과 하부 전극(221)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다.
그리고 나서, 게이트 전극(212)과 하부 전극(221) 상에 층간 절연막(240)을 형성한다. 이때, 층간 절연막(240)은 버퍼막(205)과 동일한 면적을 가지도록 형성될 수 있다. 층간 절연막(240)은 무기막, 예를 들어 실리콘 산화막, 실리콘 질화막 또는 이들의 다중막으로 형성될 수 있다.
그리고 나서, 게이트 절연막(230)과 층간 절연막(240)을 관통하여 액티브층(212)을 노출시키는 콘택홀(CH1, CH2)들을 형성한다.
그리고 나서, 층간 절연막(240) 상에 소스 전극(213), 드레인 전극(214) 및 커패시터(220)의 상부 전극(222)을 형성한다. 소스 전극(213), 드레인 전극(214) 및 상부 전극(222) 각각은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다.
그리고 나서, 박막 트랜지스터(210) 및 커패시터(220) 상에 보호막(250)을 형성한다. 보호막(250)은 절연막으로서 역할을 할 수 있다. 이때, 보호막(250)은 버퍼막(205)과 동일한 면적을 가지도록 형성될 수 있다. 보호막(250)은 무기막, 예를 들어 실리콘 산화막, 실리콘 질화막 또는 이들의 다중막으로 형성될 수 있다.
다음, 게이트 절연막(230), 층간 절연막(240) 및 보호막(250)의 일부를 제거한다(S904).
구체적으로, 도 10d와 같이 버퍼막(205)에 형성된 홈(310)이 노출되도록 게이트 절연막(230), 층간 절연막(240) 및 보호막(250)의 일부를 식각하여 제거한다. 게이트 절연막(230), 층간 절연막(240) 및 보호막(250)은 건식 식각법, 예를 들어, 스패터 식각(spatter etching)법, 플라즈마 식각(plasma etching)법으로 일괄적으로 식각하여 형성될 수 있다.
다음, 보호막(250) 상에 유기발광소자(280) 및 댐(295)를 형성한다(S905).
도 10e와 같이 보호막(250) 상에 유기발광소자(280) 및 댐(295)을 형성한다. 구체적으로, 보호막(250) 상에 평탄화막(260) 및 댐(295)을 형성한다. 이때, 평탄화막(260) 및 댐(120)은 소정의 거리를 가지도록 형성한다. 평탄화막(260) 및 댐(120) 각각은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
일 실시예에 따라, 댐(120)은 평탄화막(260)과 동시에 형성되는 것으로 설명하고 있으나, 다른 일 실시예에 따라, 댐(120)은 이후 형성되는 뱅크(284)와 동시에 형성될 수도 있다.
그리고 나서, 보호막(250)과 평탄화막(260)을 관통하여 박막 트랜지스터(210)의 소스 또는 드레인 전극(224)을 노출시키는 콘택홀(CH3)을 형성하고, 제2 전극(281)을 형성한다. 제2 전극(281)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
그리고 나서, 발광부들(EA)을 구획하기 위해 평탄화막(260) 상에서 제2 전극(281)의 가장자리를 덮도록 뱅크(284)를 형성한다. 뱅크(284)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
그리고 나서, 제2 전극(281)과 뱅크(284) 상에 유기발광층(283)을 형성한다. 그리고 나서, 유기발광층(283) 상에 제1 전극(282)을 형성한다. 제1 전극(282)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제1 전극(282) 상에는 캡핑층(capping layer)이 형성될 수 있다.
다음, 유기발광소자(280)를 덮도록 봉지막(290)을 형성한다(S906).
도 10f와 같이 봉지막(290)을 형성한다. 구체적으로, 유기발광소자(280)를 덮도록 제1 무기막(291)을 형성한다. 이때, 제1 무기막(291)은 CVD 기법 또는 ALD 기법을 사용하여 마스크(140)가 배치된 영역을 제외한 영역에 형성된다. 이러한 제1 무기막(291)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다.
그리고 나서, 제1 무기막(291)을 덮는 동시에 댐(295)을 덮지 않도록 유기막(292)을 형성한다. 유기막(292)은 유기발광층(282)에서 발광된 광을 99% 이상 통과시킬 수 있는 유기물질 예컨대, 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin)로 형성될 수 있다.
그리고 나서, 유기막(292) 및 댐(295)을 덮도록 제2 무기막(292)을 형성한다. 제2 무기막(292)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다.
다음, 제1 기판(111)과 제2 기판(112)을 합착한다(S907). 도 10g와 같이 유기발광소자(280) 및 봉지막(290)이 형성된 제1 기판(111)은 접착층(320)에 의하여 제2 기판(112)과 합착된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치 110: 표시패널
111: 제1 기판 112: 제2 기판
140: 제2 홈 150: 연성필름
160: 회로보드 170: 타이밍 제어부
180: 소스 드라이브 IC 205: 버퍼막
210: 박막 트랜지스터 211: 액티브층
212: 게이트전극 213: 소스전극
214: 드레인전극 220: 커패시터
221: 하부 전극 222: 상부 전극
230: 게이트 절연막 240: 층간 절연막
250: 보호막 260: 평탄화막
280: 유기발광소자 281: 제1 전극
282: 유기발광층 283: 제2 전극
284: 뱅크 290: 봉지막
291: 제1 무기막 292: 유기막
293: 제2 무기막 295: 댐
310: 홈

Claims (12)

  1. 기판 상에 배치되고, 무기막으로 형성된 버퍼막;
    상기 버퍼막 상에 배치된 박막 트랜지스터;
    상기 박막 트랜지스터를 덮으며, 무기막으로 형성된 보호막; 및
    상기 보호막 상에 배치된 유기발광소자를 포함하고,
    상기 보호막의 형성 면적이 상기 버퍼막의 형성 면적보다 작고
    상기 버퍼막은 상기 기판의 가장자리와 상기 보호막의 가장자리 사이에 적어도 하나의 홈을 형성하는 것을 특징으로 하는 표시장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 적어도 하나의 홈은 상기 보호막을 둘러싸도록 형성되는 것을 특징으로 하는 표시 장치.
  4. 제1항에 있어서,
    상기 적어도 하나의 홈은 상기 기판을 노출시키는 것을 특징으로 하는 표시 장치.
  5. 제1항에 있어서,
    상기 유기발광소자를 덮으며, 적어도 하나의 무기막을 포함하는 봉지막을 더 포함하는 것을 특징으로 하는 표시 장치.
  6. 제5항에 있어서,
    상기 봉지막은 상기 적어도 하나의 홈과 중첩되지 않는 것을 특징으로 하는 표시 장치.
  7. 제5항에 있어서,
    상기 봉지막은 끝단이 상기 보호막 상에 배치되는 것을 특징으로 하는 표시장치.
  8. 제5항에 있어서,
    상기 봉지막은 끝단이 상기 보호막과 상기 적어도 하나의 홈 사이에 배치되는 것을 특징으로 하는 표시장치.
  9. 제1항에 있어서,
    상기 박막 트랜지스터는,
    상기 버퍼막 상에 배치된 액티브층;
    상기 액티브층에 배치된 게이트 절연막;
    상기 게이트 절연막 상에 배치된 게이트 전극;
    상기 게이트 전극 상에 배치된 층간 절연막; 및
    상기 층간 절연막 상에 배치된 소스 전극 및 드레인 전극을 포함하고,
    상기 게이트 절연막 및 상기 층간 절연막 각각의 형성 면적이 상기 버퍼막의 형성 면적보다 작은 것을 특징으로 하는 표시장치.
  10. 기판 전면에 버퍼막을 형성하는 단계;
    상기 버퍼막 상에 박막 트랜지스터들을 형성하는 단계; 및
    상기 박막 트랜지스터들을 덮는 보호막을 형성하는 단계를 포함하고,
    상기 보호막은 상기 버퍼막 보다 형성 면적이 작고 가장자리에서 소정의 거리를 이격하여 적어도 하나의 홀을 형성하는 것을 특징으로 하는 표시장치의 제조방법.
  11. 삭제
  12. 제10항에 있어서, 상기 보호막을 형성하는 단계는,
    상기 보호막을 상기 버퍼막과 동일한 면적으로 형성하는 단계; 및
    상기 적어도 하나의 홈이 노출되도록 상기 보호막의 일부를 식각하여 제거하는 단계를 포함하는 것을 표시장치의 제조방법.
KR1020160177918A 2016-12-23 2016-12-23 표시장치와 그의 제조방법 Active KR102665541B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160177918A KR102665541B1 (ko) 2016-12-23 2016-12-23 표시장치와 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160177918A KR102665541B1 (ko) 2016-12-23 2016-12-23 표시장치와 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20180074139A KR20180074139A (ko) 2018-07-03
KR102665541B1 true KR102665541B1 (ko) 2024-05-13

Family

ID=62918394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160177918A Active KR102665541B1 (ko) 2016-12-23 2016-12-23 표시장치와 그의 제조방법

Country Status (1)

Country Link
KR (1) KR102665541B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817644A (zh) * 2019-01-30 2019-05-28 武汉华星光电半导体显示技术有限公司 一种tft阵列基板及其制备方法
KR102165742B1 (ko) * 2019-04-04 2020-10-14 주식회사 엔씨디 유기발광 표시장치 및 제조방법
KR20210072198A (ko) 2019-12-06 2021-06-17 삼성디스플레이 주식회사 표시 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102037487B1 (ko) * 2013-08-20 2019-10-28 엘지디스플레이 주식회사 유기전계 발광소자의 제조 방법 및 그 방법에 의해 제조된 유기전계 발광소자

Also Published As

Publication number Publication date
KR20180074139A (ko) 2018-07-03

Similar Documents

Publication Publication Date Title
KR102589245B1 (ko) 표시장치와 그의 제조방법
KR102485295B1 (ko) 표시장치
KR102692259B1 (ko) 표시장치와 그의 제조방법
KR102611500B1 (ko) 유기발광표시장치와 그의 제조방법
KR102489225B1 (ko) 표시장치와 그의 제조방법
KR102481863B1 (ko) 표시 장치
KR102456123B1 (ko) 표시장치
KR102731256B1 (ko) 표시장치와 그의 제조방법
KR102451732B1 (ko) 표시장치와 그의 제조방법
KR102483563B1 (ko) 표시장치
KR102555648B1 (ko) 표시장치
KR102426268B1 (ko) 표시장치와 그의 제조방법
KR102612737B1 (ko) 표시장치
KR102572763B1 (ko) 투명표시장치와 그의 제조방법
KR102660145B1 (ko) 표시장치와 그의 제조방법
KR20250060163A (ko) 표시장치와 그의 제조방법
KR102542873B1 (ko) 표시장치
KR102665541B1 (ko) 표시장치와 그의 제조방법
KR102678760B1 (ko) 표시장치와 그의 제조방법
KR102398001B1 (ko) 유기 발광 표시 장치
KR102431313B1 (ko) 유기 발광 표시 장치
KR102598739B1 (ko) 플렉서블 표시장치
KR102758302B1 (ko) 표시장치와 그의 제조방법
KR20200025582A (ko) 표시장치
KR102748549B1 (ko) 표시장치와 그의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20161223

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211118

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20161223

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230809

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240226

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240508

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240509

End annual number: 3

Start annual number: 1

PG1601 Publication of registration