JP5150690B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

Description

本発明の実施形態は、半導体装置及び半導体装置の製造方法に関する。

グラフェンは炭素原子でシート状に構成されている実質的に２次元相当のナノ材料である。この材料は高電流密度耐性、超高移動度、高耐熱性、及び高機械的強度等極めて優れた物性を示す。そのため、カーボンナノチューブ同様半導体デバイスの配線材料として有望視されている。例えば、幅を１０ｎｍ程度まで加工したグラフェンナノリボンは銅を上回る電気伝導度を示すことが理論的に予測されている。実際にグラフェンを配線材料に用いた配線構造を作製するには、電極、絶縁膜等様々な材料と組み合わせなければならない。アルミニウム（Ａｌ）、タングステン（Ｗ）、或いは銅（Ｃｕ）といった従来の配線材料と異なり、グラフェンは数原子層程度のシートであるため接触している材料によりその特性（キャリア密度、キャリアタイプ、移動度等）が大きく変化してしまう。例えば、グラフェン膜だけで宙に浮いた架橋部分に対して、電極であるＡｌが接触している部分ではＡｌによるドーピング効果によりディラック点が−０．６ｅＶ程度低くなる。これによりｎ−ｔｙｐｅにドーピングされる。その結果、Ａｌ接触部分のキャリア密度は高くなるが架橋部分では変化がないことから、印加電圧−０．６〜０Ｖの間はｎｐｎ接合となってしまう。そのため、低伝導度の領域が形成されてしまうといった問題があった。

また、半導体装置における配線構造では、通常、架橋部分を作製することは難しい。そのため、上層配線と下層配線との間を絶縁膜で絶縁する構造が一般的である。しかし、上述したＡｌと同様、絶縁膜、例えばシリコン酸化膜が接触することでグラフェンのディラック点は＋数ｅＶ以上ずれる。配線構造では、コンタクト以外の領域は絶縁膜と接触するため、電極としてＡｌを接触させた場合よりもさらに広い低伝導度領域が形成されてしまう。これは配線構造としては不適であり、低伝導度領域ができるだけ少なくなるグラフェン配線構造が求められる。

Ｐｈｙｓｉｃａｌ ｒｅｖｉｅｗ ｌｅｔｔｅｒｓ，１０４，０７６８０７，（２０１０）

本発明の実施形態は、上述した問題点を克服し、低伝導度領域ができるだけ少なくなるグラフェン配線構造が可能な装置および製造方法を提供することを目的とする。

実施形態の半導体装置は、触媒金属膜と、グラフェン膜と、コンタクトプラグと、調整膜と、を備えている。触媒金属膜は、基板上に形成される。グラフェン膜は、触媒金属膜上に形成される。コンタクトプラグは、グラフェン膜と接続する。調整膜は、前記グラフェン膜表面のうち、前記コンタクトプラグと接続する領域以外の領域上に形成され、ディラック点位置をフェルミ準位に対して前記コンタクトプラグと接続する領域と同方向に調整する。前記グラフェン膜表面のうち前記コンタクトプラグと接続する領域におけるディラック点位置と、残りの前記調整膜と接続する領域におけるディラック点位置との差が、±０．５ｅＶ以下になる。

実施形態の半導体装置の製造方法は、基板上に触媒金属膜を形成する工程と、前記触媒金属膜上にグラフェン膜を形成する工程と、前記グラフェン膜と接続するコンタクトプラグを形成する工程と、前記コンタクトプラグを形成する前に、前記グラフェン膜表面のうち、前記コンタクトプラグと接続する領域以外の領域上に、ディラック点位置をフェルミ準位に対して前記コンタクトプラグと接続する領域と同方向に調整する調整膜を形成する工程と、を備える。前記グラフェン膜表面のうち前記コンタクトプラグと接続する領域におけるディラック点位置と、残りの前記調整膜と接続する領域におけるディラック点位置との差が、±０．５ｅＶ以下になる。

第１の実施形態における半導体装置の構成を示す図である。 第１の実施形態におけるエネルギーバンドのグラフの一例を示す図である。 第１の実施形態における半導体装置の製造方法の要部工程を示すフローチャート図である。 第１の実施形態における半導体装置の製造方法の断面工程図である。 第１の実施形態における配線を示す上面図である。 第１の実施形態における半導体装置の製造方法の断面工程図である。 第１の実施形態における半導体装置の多層配線構成を示す図である。 第２の実施形態における半導体装置の製造方法の要部工程を示すフローチャート図である。 第２の実施形態における半導体装置の構成を示す図である。

（第１の実施形態）
第１の実施形態について、以下、図面を用いて説明する。

図１は、第１の実施形態における半導体装置の構成を示す図である。図１において、基板２００上に下層配線構造２１０が形成される。そして、下層配線構造２１０上にグラフェンを形成する際に触媒作用をもつ触媒金属膜２２０が形成される。そして、触媒金属膜２２０上にグラフェン膜２３０が形成される。グラフェン膜２３０上には、上層配線へと接続するコンタクトプラグ２４０が接続される。一方、グラフェン膜２３０表面のうち、コンタクトプラグ２４０と接続する領域Ｂ以外の領域Ａ上には、調整膜２５０（ドーピング用薄膜）が形成される。そして、調整膜２５０上に絶縁膜２６０が形成される。

第１の実施形態では、グラフェン膜２３０とコンタクトプラグ２４０と接続する領域Ｂでは、配線構造が触媒金属膜２２０とグラフェン膜２３０との２層構造となるが、領域Ｂ以外の領域Ａでは、触媒金属膜２２０とグラフェン膜２３０と調整膜２５０との３層構造となる。上述したように、グラフェンは数原子層程度のシートであるため、接触している材料によりその特性（キャリア密度、キャリアタイプ、移動度等）は大きく変化してしまう。そのため、領域Ａにおいて、グラフェンの表面側に調整膜２５０を形成せずに直接絶縁膜２６０と接触させてしまうと、コンタクトプラグ２４０と接続する領域Ｂと、それ以外の領域Ａとの間でドーピングタイプの異なる動作領域が発生し、高抵抗な配線となってしまう。これに対して、第１の実施形態では、領域Ａにおいて、グラフェン膜２３０の表面でまず調整膜２５０と接触させることで直接絶縁膜２６０と接触させない構造とする。調整膜２５０は、グラフェン膜２３０表面のうちの領域Ａについて、コンタクトプラグ２４０と接続する領域Ｂとドーピングタイプを合わせると共にドーピングレベルの差を可能な限り抑える。言い換えれば、調整膜２５０は、ディラック点位置をフェルミ準位に対してコンタクトプラグ２４０と接続する領域Ｂと同方向に調整する。さらに、調整膜２５０は、ディラック点位置をフェルミ準位に対してコンタクトプラグ２４０と接続する領域Ｂと同程度に調整する。これにより、低抵抗なグラフェン配線構造を形成できる。

図２は、第１の実施形態におけるエネルギーバンドのグラフの一例を示す図である。図２（ａ）は、コンタクトプラグ２４０と接続する領域Ｂにおけるグラフェン膜２３０表面でのエネルギーバンドの一例を示す。図２（ｂ）は、調整膜２５０と接続する領域Ａにおけるグラフェン膜２３０表面でのエネルギーバンドの一例を示す。各グラフにおいて、縦軸は、エネルギーＥを示し、横軸は、波数Ｋを示す。図２（ａ）（ｂ）共に、グラフェン膜２３０が他の膜と接触していない状態でのエネルギーバンドは点線で示される。かかるグラフェン単独の状態では、グラフが交差するディラック点Ｃ，Ｄの位置は、フェルミ準位Ｅｆに一致している。かかる状態からグラフェン膜２３０にコンタクトプラグ２４０を接続すると、図２（ａ）の実線のグラフに示すように、フェルミ準位Ｅｆに対してディラック点位置がＣ位置からＣ‘位置へと移動してしまう。図２（ａ）の例では、ディラック点位置がマイナス側に移動してしまう。そこで、第１の実施形態では、コンタクトプラグ２４０と接続しない領域Ａについて、調整膜２５０を形成してグラフェン膜２３０に接触させることで、図２（ｂ）の実線のグラフに示すように、ディラック点位置をＤ位置からＤ’位置へと移動させる。このように、調整膜２５０は、領域Ａについて、フェルミ準位に対してコンタクトプラグ２４０と接続する領域Ｂと同方向に調整する。ここでは、コンタクトプラグ２４０と同様、マイナス側に移動させる。さらに、調整膜２５０は、ディラック点位置をフェルミ準位に対してコンタクトプラグ２４０と接続する領域Ｂと同程度に調整する。これにより、領域Ａ，Ｂ間でのディラック点位置の差が小さくなり高抵抗領域の形成を抑制できる。ここで、グラフェン膜２３０表面のうちコンタクトプラグ２４０と接続する領域Ｂにおけるディラック点位置Ｃ’と、残りの調整膜２５０と接続する領域Ａにおけるディラック点位置Ｄ’との差Δが、±０．５ｅＶ以下になるように調整すると好適である。

調整膜２５０の材料としては、金（Ａｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、タンタル（Ｔａ）、ガリウム（Ｇａ）等のいずれかが好適である。但し、これに限るものではない。調整膜２５０の材料としては、コンタクトプラグ２４０と接続する領域Ｂとドーピングタイプを合わせると共にドーピングレベルの差を抑えることが可能な材料であればよく、金属、有機化合物、或いは無機化合物のいずれであってもよい。

さらに、調整膜２５０を形成することで、グラフェン膜２３０表面のうち調整膜２５０と接続する領域Ａにおけるエネルギーバンド構造が、図２（ｂ）の実線のグラフに示すように、ディラック点Ｄ‘を含むエネルギー軸方向の仮想直線（一点鎖線）に対して線対称にできる。同様に、図２（ｂ）の実線のグラフに示すように、ディラック点Ｄ’を含む波数Ｋ軸方向の仮想直線（図示せず）に対して線対称にできる。これらのエネルギーバンド構造を維持することで、超高移動度、及び低抵抗率といったグラフェンが本来もつ特性を維持できる。

図３は、第１の実施形態における半導体装置の製造方法の要部工程を示すフローチャート図である。第１の実施形態における半導体装置の製造方法は、下層配線構造形成工程（Ｓ１０２）と、触媒金属膜形成工程（Ｓ１０４）と、グラフェン膜形成工程（Ｓ１０６）と、調整膜形成工程（Ｓ１１２）と、絶縁膜形成工程（Ｓ１１４）と、開口部形成工程（Ｓ１１６）と、コンタクトプラグ形成工程（Ｓ１１８）といった一連の工程を実施する。

図４は、第１の実施形態における半導体装置の製造方法の断面工程図である。図４では、図３の絶縁膜形成工程（Ｓ１０２）から調整膜形成工程（Ｓ１１２）までを示している。

図４（ａ）において、下層配線構造形成工程（Ｓ１０２）として、基板２００上に下層配線構造２１０を形成する。基板２００として、例えば、３００ｍｍのシリコンウェハが用いられると好適である。基板２００内には、図示しない各種デバイス部分等が形成される。また、その他の配線等が形成されていてもよい。

図４（ｂ）において、触媒金属膜形成工程（Ｓ１０４）として、下層配線構造２１０上に触媒金属膜２２０を形成する。例えば、１００ｎｍ以下の膜厚で形成するとよい。そして、リソグラフィ技術を用いて触媒金属膜２２０を配線幅に加工する。例えば、１０ｎｍの配線幅に加工される。触媒金属膜２２０は、グラフェン成長に適した触媒作用を有する材料で形成される。触媒金属膜２２０の材料として、コバルト（Ｃｏ）と、ニッケル（Ｎｉ）と、鉄（Ｆｅ）と、銅（Ｃｕ）と、ルテニウム（Ｒｕ）と、白金（Ｐｔ）との少なくとも１つ、又はこれらの少なくとも１つが含まれた合金が用いられると好適である。特に、Ｃｏ、或いはＮｉがより望ましい。

図４（ｃ）において、グラフェン膜形成工程（Ｓ１０６）として、触媒金属膜２２０上にグラフェン膜２３０を形成する。前工程で配線幅が１０ｎｍの触媒金属膜が形成されていれば、その部分のみにグラフェン膜２３０が形成される。グラフェン膜２３０は、ＣＶＤ法で形成すればよい。成膜は、４００℃〜８００℃程度の温度領域でメタン、アセチレン等の炭素系ガスを熱的またはプラズマを用いて分解して炭素原子を供給することで行われる。グラフェン膜２３０は、触媒金属膜２２０を触媒として触媒金属膜２２０上に成長する。グラフェン膜２３０は、例えば、３ｎｍ〜１００ｎｍの膜厚で形成するとよい。但し、これに限るものではなく、膜厚が３ｎｍよりも薄くなる１層の膜であってもよい。ここでは、１〜２０層の層数で形成されると好適である。グラフェン膜２３０は、１０層の膜で積層されるとより好適である。いずれの材料の触媒金属膜２２０であってもかかる触媒金属膜２２０の影響を受けずにグラフェンが本来もつ高移動度の特性を発揮できる。

図５は、第１の実施形態における配線を示す上面図である。図５において、絶縁膜２１０上に、触媒金属膜２２０とグラフェン膜２３０とが配線幅で形成される。ここでは、１：１のラインアンドスペースパターンで配線が形成された例を示している。なお、図５では、配線パターンの一例を説明するために、下層配線構造２１０、触媒金属膜２２０、及びグラフェン膜２３０だけが示されているが、上述した各図及び以降の各図における半導体装置の断面は、それぞれ、図５におけるＡ−Ａ断面に相当する位置での構成を示している。

ここで、グラフェン膜２３０の結晶性（結晶方位、結晶品質、平坦性等）を制御するために、触媒金属膜２２０の直下に下地層を挿入しても良い。下地層の材料は、例えば、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、或いはタンタル（Ｔａ）等がある。

図４（ｄ）において、調整膜形成工程（Ｓ１１２）として、グラフェン膜２３０表面上及び露出する下層配線構造２１０上に調整膜２５０を形成する。形成方法は、ＣＶＤ法、蒸着法、めっき法、或いはスパッタ法で形成すればよい。そして、リソグラフィ技術を用いて、グラフェン膜２３０上だけに調整膜２５０が残るように加工する。調整膜２５０は、グラフェン膜２３０表面の調整を行う膜であるため厚膜は必要でなく、１−１０ｎｍ程度で十分である。調整膜２５０の材料としては、Ａｕ、Ｐｄ、Ａｇ、Ｔａ、Ｇａ等のいずれかが好適である。特に、コンタクトプラグ２４０の材料がＮｉの場合には、調整膜２５０の材料としてＡｕ或いはＰｄがより望ましく、コンタクトプラグ２４０の材料がＴｉの場合には、調整膜２５０の材料としてＡｇ、Ｔａ、或いはＧａがより望ましい。

ここで、上述した例では、触媒金属膜２２０／グラフェン膜２３０／調整膜２５０の３層構造において、１層ごとにかかる３層が重なるように配線幅への加工を行った例を示したが、これに限るものではない。例えば、触媒金属膜２２０／グラフェン膜２３０の２層を基板全面に形成した後にかかる２層について配線幅への加工を行い、その後、調整膜２５０を基板全面に形成し、それから調整膜２５０をグラフェン膜２３０の配線幅に合わせてグラフェン膜２３０表面上にだけ残るように加工してもよい。或いは、触媒金属膜２２０／グラフェン膜２３０／調整膜２５０の３層を基板全面に形成した後にかかる３層について配線幅への加工を行ってもよい。

図６は、第１の実施形態における半導体装置の製造方法の断面工程図である。図６では、図３の絶縁膜形成工程（Ｓ１１４）からコンタクトプラグ形成工程（Ｓ１１８）までを示している。

図６（ａ）において、絶縁膜形成工程（Ｓ１１４）として、調整膜２５０上及び露出した下層配線構造２１０上に絶縁膜２６０をＣＶＤ法にて形成する。絶縁膜２６０の材料として、例えば、ＳｉＯ２、ＳｉＯＣ等が挙げられる。

図６（ｂ）において、開口部形成工程（Ｓ１１６）として、リソグラフィ技術を用いて、コンタクトプラグを形成するためのヴィアホールとなる開口部１５０を形成する。ここでは、絶縁膜２６０とその下の調整膜２５０を開口し、グラフェン膜２３０表面を露出させる。

図６（ｃ）において、コンタクトプラグ形成工程（Ｓ１１８）として、開口部１５０にコンタクト材料を埋め込み、グラフェン膜２３０表面のコンタクト位置上にコンタクトプラグ２４０を形成する。コンタクトプラグ２４０の材料として、金属が用いられる。コンタクト金属として、例えば、銀（Ａｇ）と、アルミニウム（Ａｌ）と、金（Ａｕ）と、コバルト（Ｃｏ）と、クロム（Ｃｒ）と、銅（Ｃｕ）と、鉄（Ｆｅ）と、ニッケル（Ｎｉ）と、タンタル（Ｔａ）と、チタン（Ｔｉ）、タングステン（Ｗ）と、バナジウム（Ｖ）との少なくとも１つ、又はこれらの少なくとも１つが含まれた合金が用いられると好適である。上記コンタクトプラグの材料はグラフェン膜の配線材料としての特性を十分に引き出すために選択されていることから、極端にはコンタクトプラグ最下部数ｎｍ程度が上記材料であればよく、その他の部分は低抵抗な材料、例えばＣｕ、Ｗ、で形成されていてもよい。

そして、化学機械研磨（ＣＭＰ）法にて絶縁膜２６０上にはみ出た余分なコンタクトプラグ２４０材料を研磨除去して、図１に示した配線構造を持つ半導体装置を形成する。

以上のように第１の実施形態によれば、コンタクトプラグ２４０と接触しない領域Ａのディラック点位置を、フェルミ準位に対してコンタクトプラグ２４０と接続する領域Ｂと同方向に調整し、さらに同程度に調整する。これにより、領域Ａ，Ｂ間でのディラック点位置の差が小さくなり高抵抗領域の形成を抑制できる。さらに、グラフェンの特性も維持できる。よって、従来のＣｕ配線に比べて低抵抗な配線を実現できる。

図７は、第１の実施形態における半導体装置の多層配線構成を示す図である。図１で示した状態から、さらに、触媒金属膜形成工程（Ｓ１０４）からコンタクトプラグ形成工程（Ｓ１１８）までを繰り返すことで、図７に示すような多層配線構造を形成できる。図７に示す多層配線構造の２層目では、絶縁膜２６０上に触媒金属膜２２２が形成される。そして、触媒金属膜２２２上にグラフェン膜２３２が形成される。グラフェン膜２３２上には、上層配線へと接続するコンタクトプラグ２４２が接続される。一方、グラフェン膜２３２表面のうち、コンタクトプラグ２４２と接続する領域以外の領域上には、調整膜２５２（ドーピング用薄膜）が形成される。そして、調整膜２５２上に絶縁膜２６２が形成される。多層配線構造の３層目では、絶縁膜２６２上に触媒金属膜２２４が形成される。そして、触媒金属膜２２４上にグラフェン膜２３４が形成される。グラフェン膜２３４上には、上層配線へと接続するコンタクトプラグ２４４が接続される。一方、グラフェン膜２３４表面のうち、コンタクトプラグ２４４と接続する領域以外の領域上には、調整膜２５４（ドーピング用薄膜）が形成される。そして、調整膜２５４上に絶縁膜２６４が形成される。図７では、配線とコンタクトの組が３層の配線構造を示したが、さらに、多層化してもよい。

（第２の実施形態）
第２の実施形態では、さらに、調整膜２５０と絶縁膜２６０と間にバリアメタル膜を形成する場合について説明する。

図８は、第２の実施形態における半導体装置の製造方法の要部工程を示すフローチャート図である。第２の実施形態における半導体装置の製造方法は、調整膜形成工程（Ｓ１１２）と絶縁膜形成工程（Ｓ１１４）との間に、バリアメタル膜形成工程（Ｓ１１３）を追加した点以外は、図３と同様である。また、以下、特に説明した内容以外の内容は第１の実施形態と同様である。

バリアメタル膜形成工程（Ｓ１１３）として、図４（ｄ）で示した状態から、調整膜２５０上にバリアメタル膜２７０を形成する。ここでは、例えば、基板全面に形成された調整膜２５０上にバリアメタル膜２７０を形成し、リソグラフィ技術を用いて、調整膜２５０とバリアメタル膜２７０の２層を一緒に配線幅へと加工する。或いは、配線幅に加工済みの調整膜２５０上にバリアメタル膜２７０を基板全面に形成し、その後にリソグラフィ技術を用いてバリアメタル膜２７０を配線幅へと加工してもよい。そして、絶縁膜形成工程（Ｓ１１４）において、バリアメタル膜２７０上及び露出した下層配線構造２１０上に絶縁膜２６０を形成する。そして、開口部形成工程（Ｓ１１６）及びコンタクトプラグ形成工程（Ｓ１１８）を行えばよい。バリアメタル膜２７０の材料として、Ｔｉ、ＴｉＮ、ＴａＮ、或いはＲｕ等が好適である。形成方法は、スパッタ法等で形成すればよい。

図９は、第２の実施形態における半導体装置の構成を示す図である。図９において、調整膜２５０と絶縁膜２６０との間にバリアメタル膜２７０が形成される。その他の構成は、図１と同様である。バリアメタル膜２７０を形成することで、調整膜２５０の材料が絶縁膜２６０へと拡散することを防止できる。

以上、具体例を参照しつつ実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。また、上述した半導体装置の構成は、各種用途の半導体装置に適用可能である。いずれの用途でも高速配線を実現できる。例えば、メモリ装置、特に、ＮＡＮＤ型のメモリ装置等に有効である。

また、各層（膜）の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。

その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法は、本発明の範囲に包含される。

また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれ得ることは言うまでもない。

２００ 基板、２１０，２６０ 絶縁膜、２２０，２２２．２２４ 触媒金属膜、２３０，２３２，２３４ グラフェン膜、２４０，２４２，２４４ コンタクトプラグ、２５０，２５２，２５４ 調整膜

Claims (7)

1. 基板上に形成された触媒金属膜と、
   前記触媒金属膜上に形成されたグラフェン膜と、
   前記グラフェン膜と接続するコンタクトプラグと、
   前記グラフェン膜表面のうち、前記コンタクトプラグと接続する領域以外の領域上に形成された、ディラック点位置をフェルミ準位に対して前記コンタクトプラグと接続する領域と同方向に調整する調整膜と、
   を備え、
   前記グラフェン膜表面のうち前記コンタクトプラグと接続する領域におけるディラック点位置と、残りの前記調整膜と接続する領域におけるディラック点位置との差が、±０．５ｅＶ以下になることを特徴とする半導体装置。
2. 前記グラフェン膜表面のうち前記調整膜と接続する領域におけるエネルギーバンド構造が、ディラック点を含むエネルギー軸および波数方向の直線に対して線対称になることを特徴とする請求項１記載の半導体装置。
3. 前記調整膜の材料として、金属と、有機化合物と、無機化合物とのいずれかが用いられることを特徴とする請求項１又は２記載の半導体装置。
4. 前記コンタクトプラグの材料として、銀（Ａｇ）と、アルミニウム（Ａｌ）と、金（Ａｕ）と、コバルト（Ｃｏ）と、クロム（Ｃｒ）と、銅（Ｃｕ）と、鉄（Ｆｅ）と、ニッケル（Ｎｉ）と、タンタル（Ｔａ）と、チタン（Ｔｉ）、タングステン（Ｗ）と、バナジウム（Ｖ）との少なくとも１つ、又は前記少なくとも１つが含まれた合金が用いられることを特徴とする請求項１〜３いずれか記載の半導体装置。
5. 前記触媒金属膜の材料として、コバルト（Ｃｏ）と、ニッケル（Ｎｉ）と、鉄（Ｆｅ）と、銅（Ｃｕ）と、ルテニウム（Ｒｕ）と、白金（Ｐｔ）との少なくとも１つ、又は前記少なくとも１つが含まれた合金が用いられることを特徴とする請求項１〜４いずれか記載の半導体装置。
6. 前記グラフェン膜は、１〜２０層の層数で形成されることを特徴とする請求項１〜５いずれか記載の半導体装置。
7. 基板上に触媒金属膜を形成する工程と、
   前記触媒金属膜上にグラフェン膜を形成する工程と、
   前記グラフェン膜と接続するコンタクトプラグを形成する工程と、
   前記コンタクトプラグを形成する前に、前記グラフェン膜表面のうち、前記コンタクトプラグと接続する領域以外の領域上に、ディラック点位置をフェルミ準位に対して前記コンタクトプラグと接続する領域と同方向に調整する調整膜を形成する工程と、
   を備え、
   前記グラフェン膜表面のうち前記コンタクトプラグと接続する領域におけるディラック点位置と、残りの前記調整膜と接続する領域におけるディラック点位置との差が、±０．５ｅＶ以下になることを特徴とする半導体装置の製造方法。

Images