[go: up one dir, main page]

JP2014051413A - グラフェン−ｃｎｔ構造及びその製造方法 - Google Patents

グラフェン−ｃｎｔ構造及びその製造方法 Download PDF

Info

Publication number
JP2014051413A
JP2014051413A JP2012197324A JP2012197324A JP2014051413A JP 2014051413 A JP2014051413 A JP 2014051413A JP 2012197324 A JP2012197324 A JP 2012197324A JP 2012197324 A JP2012197324 A JP 2012197324A JP 2014051413 A JP2014051413 A JP 2014051413A
Authority
JP
Japan
Prior art keywords
graphene
layer
vertical
base
cnt structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012197324A
Other languages
English (en)
Inventor
Akio Kawabata
章夫 川端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2012197324A priority Critical patent/JP2014051413A/ja
Priority to PCT/JP2013/062501 priority patent/WO2014038243A1/ja
Priority to TW102116054A priority patent/TW201410598A/zh
Publication of JP2014051413A publication Critical patent/JP2014051413A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/122—Nanowire, nanosheet or nanotube semiconductor bodies oriented at angles to substrates, e.g. perpendicular to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/881—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being a two-dimensional material
    • H10D62/882—Graphene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Composite Materials (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

【課題】グラフェンとＣＮＴとの複合構造が十分に高い密度で所期の微細領域に成長してなる信頼性の高いグラフェン−ＣＮＴ構造及びその製造方法を提供する。
【解決手段】グラフェン−ＣＮＴ構造は、基体１と、基体１の上方に形成された下地２と、下地２から成長した、基体１の表面に対して垂直方向に起立して稠密に重畳された垂直グラフェン４と、垂直グラフェン４の上部先端に接続して垂直グラフェン５と一体形成されてなる、基体１の表面に対して水平方向に成長した水平グラフェン３と、下地２から成長し、上端で垂直グラフェン４の下端と一体形成されてなるカーボンナノチューブ５とを含み構成される。
【選択図】図１

Description

本発明は、グラフェン−ＣＮＴ構造及びその製造方法に関するものである。
近年、半導体デバイスにおける配線の微細化に伴い、従来の銅配線において信頼性の低下が懸案となっている。そこで、銅に置き換わる材料として、炭素原子からなる材料であるカーボンナノチューブ（ＣＮＴ：Carbon NanoTube）やグラフェン（Graphene）の利用が提案されている。グラフェンは、層状の結晶であるグラファイト（Graphite）の１層であって、炭素（Ｃ）原子が六角形に結合した理想的な２次元結晶であり、移動度が観測されており、バリスティック伝導が発現する。これらの材料は、ナノカーボン材料として注目されている。配線の微細化が１０ｎｍ程度まで進行すると、銅からナノカーボン材料に置き換えることが予測される。ＣＮＴは、配線と接続されるビアと呼ばれる基板表面に垂直な方向の配線（縦配線）で研究が進んでいる。グラフェンは、透明電極等へ適用する研究が盛んである。
K. S. Novoselov, et al., "Electronic Field Effect in Atomically Thin Carbon Films", Science, 306, 2004, 666
従来の技術では、ＣＮＴを用いて縦配線を形成することは可能である。ところがこの場合、ビア孔内におけるＣＮＴの密度が不十分であり、抵抗値が高く電流密度が低いという問題がある。
本発明は、上記の課題に鑑みてなされるものであり、グラフェンとＣＮＴとの複合構造が十分に高い密度で所期の微細領域に成長してなる信頼性の高いグラフェン−ＣＮＴ構造及びその製造方法を提供することを目的とする。
本発明のグラフェン−ＣＮＴ構造は、基体と、前記基体の上方に形成された下地と、前記下地から成長した、前記基体表面に対して垂直方向に起立して稠密に重畳された垂直グラフェンと、前記下地から成長し、上端で前記垂直グラフェンの下端と一体形成されてなるカーボンナノチューブとを含む。
本発明のグラフェン−ＣＮＴ構造の製造方法は、基体の上方に下地を形成する工程と、前記下地を用いて、前記基体表面に対して垂直方向に起立して稠密に重畳された垂直グラフェンを成長し、引き続き前記垂直グラフェンの下端と上端で接続するカーボンナノチューブを成長する工程とを含む。
本発明によれば、グラフェンとＣＮＴとの複合構造が十分に高い密度で所期の微細領域に成長してなる信頼性の高いグラフェン−ＣＮＴ構造が実現する。
第１の実施形態によるグラフェン構造の製造方法を工程順に示す概略断面図である。 第１の実施形態において、真空一貫プロセスを行うための真空プロセスシステムを示す模式図である。 横方向グラフェンと縦方向グラフェン、及びＣＮＴの一体構造を形成する際の成長時間と成長温度との関係を示す特性図である。 第２の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。 第２の実施形態によるＭＯＳトランジスタのうち、コンタクト孔内の様子を拡大して示す概略断面図である。 第２の実施形態によるＭＯＳトランジスタのうち、コンタクト孔内の縦方向グラフェンの様子を拡大して示す概略平面図である。
以下、本発明を適用した具体的な諸実施形態について、図面を参照しながら詳細に説明する。
（第１の実施形態）
本実施形態では、グラフェン−ＣＮＴ構造について、その製造方法と共に開示する。図１は、第１の実施形態によるグラフェン−ＣＮＴ構造の製造方法を工程順に示す概略断面図である。
本実施形態では、後述する触媒の形成工程、縦方向グラフェン及び横方向グラフェン、並びにＣＮＴの形成工程（図１の全工程）を、真空一貫プロセスとして、in-situで行う。図２は、真空一貫プロセスを行うための真空プロセスシステムを示す模式図である。この真空プロセスシステムは、中央部に設けられた搬送室１０１と、成長用基板の出し入れを行うロードロック室１０２と、下地形成を行う堆積室１０３と、グラフェン−ＣＮＴ成長を行うＣＶＤ室１０４とを備えている。成長用基板は、搬送室１０１に設けられたロボットアームにより、所期の各室に真空搬送される。真空プロセスシステムでは、成長用基板を外気に晒すことなく、各工程を一貫してin-situで行うことができる。
先ず、図１（ａ）に示すように、シリコン基板１上に下地２を形成する。
詳細には、成長用基板として、例えばシリコン基板１を用意する。このシリコン基板１を真空プロセスシステムの堆積室１０３に搬送する。堆積室１０３において、真空蒸着法又はスパッタ法、原子層堆積法（Atomic Layer Deposition：ＡＬＤ法）等により、シリコン基板１上に第１層２ａ及び第２層２ｂを順次積層する。
第１層２ａは、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、チタン酸化物（ＴｉＯ2）、ニオブ（Ｎｂ）、バナジウム（Ｖ）のうちから選ばれた少なくとも１種であり、膜状に形成される。例えばＴｉを０．５ｎｍ〜１．５ｎｍ程度の厚みに堆積し、第１層２ａが形成される。第１層２ａは、第２層２ｂのシリコン基板１との密着機能を有している。
第２層２ｂは、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）のうちから選ばれた少なくとも１種であり、形成直後は膜状となる。例えばＣｏを２ｎｍ〜５ｎｍ程度の厚みに堆積し、第２層２ｂが形成される。第２層２ｂは、グラフェン成長の直接的な触媒機能を有する。
続いて、横方向グラフェンと縦方向グラフェン、及びＣＮＴの一体構造を連続的に形成する。図３は、横方向グラフェンと縦方向グラフェン、及びＣＮＴの一体構造を形成する際の成長時間と成長温度との関係を示す特性図である。
詳細には、シリコン基板１をＣＶＤ室１０４に搬送する。ＣＶＤ室１０４内に原料ガスを導入する。原料ガスとしては、アセチレン（Ｃ2Ｈ2）ガスを用いる。Ｃ2Ｈ2ガスの流量を５０ｓｃｃｍ程度とする。図３のように、成長温度（ＣＶＤ法１０４内の環境温度）を、４００℃〜４５０℃の低温範囲内の値、ここでは４５０℃程度に設定し、４５０℃まで昇温する。
第２層２ｂのＣｏ膜を触媒として、シリコン基板１の表面に対して水平方向（横方向）にグラフェンが成長する。このグラフェンを横方向グラフェン３と呼ぶ。横方向グラフェン３は、１層乃至複数層に積層される。このときの様子を図１（ｂ）に示す。
横方向グラフェン３の成長が進むと、第２層２ｂのＣｏ膜が凝集してゆき、粒子状又は島状のＣｏとなる。この場合、第３層２ｃのＣｏが粒子状又は島状であるため、シリコン基板１の表面に対して垂直方向（縦方向）にグラフェンが成長する。このグラフェンを縦方向グラフェン４と呼ぶ。縦方向グラフェン４は、横方向グラフェン３と上端で接続して一体形成され、垂直方向に起立して稠密に重畳された複数層に積層される。このときの様子を図１（ｃ）に示す。
引き続き、原料ガスの導入を継続しながら、成長温度（ＣＶＤ法１０４内の環境温度）を２５０℃〜１０００℃の高温範囲内の値、ここでは８００℃程度に設定し、４５０℃から８００℃まで徐々に昇温する。このとき、第２層２ｂの粒子状又は島状のＣｏの凝集が更に進み、第２層２ｂのＣｏは微粒子化し始め、シリコン基板１の表面に対して垂直方向（縦方向）にＣＮＴ５が成長する。ＣＮＴ５は、その上端で縦方向グラフェン４の下端と接続して一体形成され、複数本が垂直方向に稠密に起立する。このときの様子を図１（ｄ）に示す。ＣＮＴ５は、４５０℃から８００℃まで昇温する際の昇温率（温度勾配）を変えることにより、その太さを変えることができる。図３のａのように温度勾配を緩やかに設定すれば、ＣＮＴ５は大直径となる。一方、図３のｂのように温度勾配を急峻に設定すれば、ＣＮＴ５は図３のａのＣＮＴ５よりも小直径となる。
以上のようにして、横方向グラフェン３と縦方向グラフェン４、及びＣＮＴ５の一体構造が形成される。当該一体構造では、横方向グラフェン３下で複数枚の縦方向グラフェン４が極めて高密度で形成されると共に、縦方向グラフェン４下でＣＮＴ５が極めて高密度で形成されることが確認された。
以上説明したように、本実施形態によれば、横方向グラフェン３と縦方向グラフェン４、及びＣＮＴ５の一体構造を、連続した一工程で形成することができ、極めて高密度で積層された縦方向グラフェン４及びＣＮＴ５を得ることができる。
（第２の実施形態）
本実施形態では、第１の実施形態で開示した横方向グラフェンと縦方向グラフェンとの一体構造を、ＭＯＳトランジスタの配線構造に適用する場合を例示する。
図４及び図５は、第２の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
先ず、図４（ａ）に示すように、シリコン基板１０上に機能素子としてトランジスタ素子２０を形成する。
詳細には、シリコン基板１０の表層に例えばＳＴＩ（Shallow Trench Isolation）法により素子分離構造１１を形成し、素子活性領域を確定する。
次に、素子活性領域に所定の導電型の不純物をイオン注入し、ウェル１２を形成する。
次に、素子活性領域に熱酸化等によりゲート絶縁膜１３を形成し、ゲート絶縁膜１３上にＣＶＤ法により多結晶シリコン膜及び膜厚例えばシリコン窒化膜を堆積し、シリコン窒化膜、多結晶シリコン膜、及びゲート絶縁膜１３をリソグラフィー及びそれに続くドライエッチングにより電極形状に加工することにより、ゲート絶縁膜１３上にゲート電極１４をパターン形成する。このとき同時に、ゲート電極１４上にはシリコン窒化膜からなるキャップ膜１５がパターン形成される。
次に、キャップ膜１５をマスクとして素子活性領域にウェル１２と逆導電型の不純物をイオン注入し、いわゆるエクステンション領域１６を形成する。
次に、全面に例えばシリコン酸化膜をＣＶＤ法により堆積し、このシリコン酸化膜をいわゆるエッチバックすることにより、ゲート電極１４及びキャップ膜１５の側面のみにシリコン酸化膜を残してサイドウォール絶縁膜１７を形成する。
次に、キャップ膜１５及びサイドウォール絶縁膜１７をマスクとして素子活性領域にエクステンション領域１６と同じ導電型の不純物をイオン注入し、エクステンション領域１６と重畳されるソース／ドレイン領域１８を形成する。以上により、トランジスタ素子２０が形成される。
続いて、図４（ｂ）に示すように、層間絶縁膜１９を形成する。
詳細には、トランジスタ素子２０を覆うように、例えばシリコン酸化物を堆積し、層間絶縁膜２１を形成する。層間絶縁膜１９は、ＣＭＰによりその表面を研磨する。
続いて、図４（ｃ）に示すように、層間絶縁膜１９にコンタクト孔１９ａを形成する。
詳細には、先ず、層間絶縁膜１９上にレジストを塗布し、レジストをリソグラフィーにより加工する。これにより、ソース／ドレイン領域１８に位置整合する部分に開口を有するレジストマスクが形成される。
次に、上記のレジストマスクを用い、ソース／ドレイン領域１８をエッチングストッパーとして、ソース／ドレイン領域１８の表面の一部が露出するまで層間絶縁膜１９をドライエッチングする。これにより、層間絶縁膜２１にコンタクト孔１９ａが形成される。コンタクト孔１９ａは、その開口径が１０ｎｍ〜３０ｎｍ程度、ここでは１０ｎｍ程度に形成される。
続いて、コンタクト孔１９ａを、横方向グラフェンと縦方向グラフェン、及びＣＮＴの一体構造で埋め込む。
本実施形態では、図２の真空プロセスシステムを用いて、触媒の形成工程、縦方向グラフェン、横方向グラフェン及びＣＮＴの形成工程（図１の全工程）を、真空一貫プロセスとして、in-situで行う。
先ず、コンタクト孔１９ａの底部に、第１の実施形態で説明した下地２を形成する。
シリコン基板１を真空プロセスシステムの堆積室１０３に搬送する。堆積室１０３において、真空蒸着法又はスパッタ法、ＡＬＤ法等により、コンタクト孔１９ａの底部に第１層２ａ及び第２層２ｂを順次積層する。ここでは、第１の実施形態と同様に、第１層２ａは、例えばＴｉを０．５ｎｍ〜１．５ｎｍ程度の厚みに膜状に堆積する。第２層２ｂは、例えばＣｏを２ｎｍ〜５ｎｍ程度の厚みに膜状に堆積する。
次に、コンタクト孔１９ａ内に、第１の実施形態で説明した成長条件で、横方向グラフェン３と縦方向グラフェン４、及びＣＮＴ５の一体構造を連続的に形成する。図５に示すように、コンタクト孔１９ａは、横方向グラフェン３と、高密度に成長した縦方向グラフェン４と、高密度に成長したＣＮＴ５との一体構造により埋め込まれる。縦方向グラフェン４は、図６に示すように、垂直方向に起立して稠密に重畳されて形成されている。
本実施形態では、層間絶縁膜１９上に形成された横方向グラフェン３を、リソグラフィー及びドライエッチングにより配線形状に加工し、配線として用いて良い。また、層間絶縁膜１９上に形成された横方向グラフェン３をエッチングで除去し、所期の導電材料を用いて配線を形成することも可能である。
以上説明したように、本実施形態によれば、グラフェンとＣＮＴとの複合構造がが十分に高い密度で微細領域であるコンタクト孔内に成長してなる信頼性の高い配線構造を備えたＭＯＳトランジスタが実現する。
なお、第１の実施形態で開示した横方向グラフェンと縦方向グラフェン、及びＣＮＴの一体構造は、ＬＳＩの配線構造のみならず、放熱機構等に適用することも可能である。
以下、グラフェン構造及びその製造方法の諸態様を付記としてまとめて記載する。
（付記１）基体と、
前記基体の上方に形成された下地と、
前記下地から成長した、前記基体表面に対して垂直方向に起立して稠密に重畳された垂直グラフェンと、
前記下地から成長し、上端で前記垂直グラフェンの下端と一体形成されてなるカーボンナノチューブと
を含むことを特徴とするグラフェン−ＣＮＴ構造。
（付記２）前記垂直グラフェンの上部先端に接続して当該垂直グラフェンと一体形成されてなる、前記基体表面に対して水平方向に成長した水平グラフェンを更に含むことを特徴とする付記１に記載のグラフェン−ＣＮＴ構造。
（付記３）前記下地は、第１層及び第２層が順次積層されてなり、
前記第２層は、膜状であって、前記第２層の前記基体との密着機能を有しており、
前記第３層は、粒子状であって、グラフェン成長の直接的な触媒機能を有することを特徴とする付記１又は２に記載のグラフェン−ＣＮＴ構造。
（付記４）前記第１層は、チタン、チタン窒化物、チタン酸化物、ニオブ、バナジウムのうちから選ばれた少なくとも１種であり、
前記第２層は、コバルト、ニッケル、鉄のうちから選ばれた少なくとも１種であることを特徴とする付記３に記載のグラフェン−ＣＮＴ構造。
（付記５）基体の上方に下地を形成する工程と、
前記下地を用いて、前記基体表面に対して垂直方向に起立して稠密に重畳された垂直グラフェンを成長し、引き続き前記垂直グラフェンの下端と上端で接続するカーボンナノチューブを成長する工程と
を含むことを特徴とするグラフェン−ＣＮＴ構造の製造方法。
（付記６）前記垂直グラフェンの成長時の処理温度は４００℃〜４５０℃の範囲内の値であり、前記カーボンナノチューブの成長時の処理温度は４００℃〜１０００℃の範囲内の値であることを特徴とする付記５に記載のグラフェン−ＣＮＴ構造の製造方法。
（付記７）前記下地を用いて、前記基体表面に対して水平方向に水平グラフェンを成長し、前記水平グラフェン下に当該水平グラフェンと上部先端で接続して一体形成されてなる前記垂直グラフェンを成長することを特徴とする付記５又は６に記載のグラフェン−ＣＮＴ構造の製造方法。
（付記８）前記下地は、第１層及び第２層が順次積層されてなり、
前記第２層は、膜状であって、前記第２層の前記基体との密着機能を有しており、
前記第３層は、粒子状であって、グラフェン成長の直接的な触媒機能を有することを特徴とする付記５〜７のいずれか１項に記載のグラフェン−ＣＮＴ構造の製造方法。
（付記９）前記第１層は、チタン、チタン窒化物、チタン酸化物、ニオブ、バナジウムのうちから選ばれた少なくとも１種であり、
前記第２層は、コバルト、ニッケル、鉄のうちから選ばれた少なくとも１種であることを特徴とする付記８に記載のグラフェン−ＣＮＴ構造の製造方法。
（付記１０）前記各工程を、所定の真空状態で一貫したin-situで行うことを特徴とする付記５〜９のいずれか１項に記載のグラフェン−ＣＮＴ構造の製造方法。
１，１０ シリコン基板
２ 下地
２ａ 第１層
２ｂ 第２層
３ 横方向グラフェン
４ 縦方向グラフェン
５ ＣＮＴ
１１ 素子分離構造
１２ ウェル
１３ ゲート絶縁膜
１４ ゲート電極
１５ キャップ膜
１６ エクステンション領域
１７ サイドウォール絶縁膜
１８ ソース／ドレイン領域
１９ 層間絶縁膜
１９ａ コンタクト孔
１０１ 搬送室
１０２ ロードロック室
１０３ 堆積室
１０４ ＣＶＤ室

Claims (10)

  1. 基体と、
    前記基体の上方に形成された下地と、
    前記下地から成長した、前記基体表面に対して垂直方向に起立して稠密に重畳された垂直グラフェンと、
    前記下地から成長し、上端で前記垂直グラフェンの下端と一体形成されてなるカーボンナノチューブと
    を含むことを特徴とするグラフェン−ＣＮＴ構造。
  2. 前記垂直グラフェンの上端に接続して当該垂直グラフェンと一体形成されてなる、前記基体表面に対して水平方向に成長した水平グラフェンを更に含むことを特徴とする請求項１に記載のグラフェン−ＣＮＴ構造。
  3. 前記下地は、第１層及び第２層が順次積層されてなり、
    前記第２層は、膜状であって、前記第２層の前記基体との密着機能を有しており、
    前記第３層は、粒子状であって、グラフェン成長の直接的な触媒機能を有することを特徴とする請求項１又は２に記載のグラフェン−ＣＮＴ構造。
  4. 前記第１層は、チタン、チタン窒化物、チタン酸化物、ニオブ、バナジウムのうちから選ばれた少なくとも１種であり、
    前記第２層は、コバルト、ニッケル、鉄のうちから選ばれた少なくとも１種であることを特徴とする請求項３に記載のグラフェン−ＣＮＴ構造。
  5. 基体の上方に下地を形成する工程と、
    前記下地を用いて、前記基体表面に対して垂直方向に起立して稠密に重畳された垂直グラフェンを成長し、引き続き前記垂直グラフェンの下端と上端で接続するカーボンナノチューブを成長する工程と
    を含むことを特徴とするグラフェン−ＣＮＴ構造の製造方法。
  6. 前記垂直グラフェンの成長時の処理温度は４００℃〜４５０℃の範囲内の値であり、前記カーボンナノチューブの成長時の処理温度は４００℃〜１０００℃の範囲内の値であることを特徴とする請求項５に記載のグラフェン−ＣＮＴ構造の製造方法。
  7. 前記下地を用いて、前記基体表面に対して水平方向に水平グラフェンを成長し、前記水平グラフェン下に当該水平グラフェンと上端で接続して一体形成されてなる前記垂直グラフェンを成長することを特徴とする請求項５又は６に記載のグラフェン−ＣＮＴ構造の製造方法。
  8. 前記下地は、第１層及び第２層が順次積層されてなり、
    前記第２層は、膜状であって、前記第２層の前記基体との密着機能を有しており、
    前記第３層は、粒子状であって、グラフェン成長の直接的な触媒機能を有することを特徴とする請求項５〜７のいずれか１項に記載のグラフェン−ＣＮＴ構造の製造方法。
  9. 前記第１層は、チタン、チタン窒化物、チタン酸化物、ニオブ、バナジウムのうちから選ばれた少なくとも１種であり、
    前記第２層は、コバルト、ニッケル、鉄のうちから選ばれた少なくとも１種であることを特徴とする請求項８に記載のグラフェン−ＣＮＴ構造の製造方法。
  10. 前記各工程を、所定の真空状態で一貫したin-situで行うことを特徴とする請求項５〜９のいずれか１項に記載のグラフェン−ＣＮＴ構造の製造方法。
JP2012197324A 2012-09-07 2012-09-07 グラフェン−ｃｎｔ構造及びその製造方法 Pending JP2014051413A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012197324A JP2014051413A (ja) 2012-09-07 2012-09-07 グラフェン−ｃｎｔ構造及びその製造方法
PCT/JP2013/062501 WO2014038243A1 (ja) 2012-09-07 2013-04-26 グラフェン－ｃｎｔ構造及びその製造方法
TW102116054A TW201410598A (zh) 2012-09-07 2013-05-06 石墨烯－ｃｎｔ構造及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012197324A JP2014051413A (ja) 2012-09-07 2012-09-07 グラフェン−ｃｎｔ構造及びその製造方法

Publications (1)

Publication Number Publication Date
JP2014051413A true JP2014051413A (ja) 2014-03-20

Family

ID=50236868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012197324A Pending JP2014051413A (ja) 2012-09-07 2012-09-07 グラフェン−ｃｎｔ構造及びその製造方法

Country Status (3)

Country Link
JP (1) JP2014051413A (ja)
TW (1) TW201410598A (ja)
WO (1) WO2014038243A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109286011A (zh) * 2018-09-28 2019-01-29 哈尔滨理工大学 一种二硫化锡/垂直石墨烯纳米片阵列电极的制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6350220B2 (ja) * 2014-10-30 2018-07-04 株式会社デンソー グラフェンの製造方法
CN108933082B (zh) * 2017-05-25 2020-09-29 中芯国际集成电路制造(上海)有限公司 晶体管及其制作方法
CN109722641B (zh) * 2017-10-30 2023-09-22 深圳先进技术研究院 金刚石/石墨烯复合导热膜及其制备方法和散热系统
CN110350206B (zh) * 2018-08-27 2022-04-26 哈尔滨工业大学 垂直石墨烯负载碳纳米管复合电极材料及其制备方法以及在全固态锌-空气电池中的应用
CN113213454B (zh) * 2021-04-21 2022-06-24 温州大学 以石墨烯为催化剂制备单壁碳纳米管的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253052A (ja) * 2008-04-07 2009-10-29 Toshiba Corp 半導体装置及びその製造方法
JP5470779B2 (ja) * 2008-09-03 2014-04-16 富士通株式会社 集積回路装置の製造方法
JP5150690B2 (ja) * 2010-09-16 2013-02-20 株式会社東芝 半導体装置及び半導体装置の製造方法
JP2012166989A (ja) * 2011-02-15 2012-09-06 Vision Development Co Ltd グラフェン積層ナノカーボン、その製造方法及びグラフェン積層ナノカーボン製造用触媒

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109286011A (zh) * 2018-09-28 2019-01-29 哈尔滨理工大学 一种二硫化锡/垂直石墨烯纳米片阵列电极的制备方法
CN109286011B (zh) * 2018-09-28 2021-11-09 哈尔滨理工大学 一种二硫化锡/垂直石墨烯纳米片阵列电极的制备方法

Also Published As

Publication number Publication date
TW201410598A (zh) 2014-03-16
WO2014038243A1 (ja) 2014-03-13

Similar Documents

Publication Publication Date Title
CN103579310B (zh) 晶体管及其制造方法
JP5109648B2 (ja) 層状炭素構造体の製造方法および半導体装置の製造方法
JP5245385B2 (ja) グラフェンシートの製造方法、半導体装置の製造方法および半導体装置
TWI443839B (zh) 具有磊晶石墨烯通道層的微電子電晶體
JP5353009B2 (ja) 半導体装置の製造方法および半導体装置
JP2014051413A (ja) グラフェン−ｃｎｔ構造及びその製造方法
JP2009070911A (ja) 配線構造体、半導体装置および配線構造体の製造方法
CN105280594B (zh) 石墨烯-金属接合结构、其制造方法和半导体器件
CN102893381A (zh) 具自对准接触和栅极的石墨烯/纳米结构fet
JP6083197B2 (ja) 配線構造及びその製造方法
WO2014203547A1 (ja) 接合シート及びその製造方法、並びに放熱機構及びその製造方法
WO2004105140A1 (ja) 電界効果トランジスタ及びその製造方法
JP6330415B2 (ja) 半導体装置の製造方法
CN102856354A (zh) 石墨烯结构及其制造方法、石墨烯器件及其制造方法
US8394664B2 (en) Electrical device fabrication from nanotube formations
CN103943512B (zh) 一种降低石墨烯与电极接触电阻的方法
TW201440115A (zh) 連接構造及其製造方法、半導體裝置
CN105914129B (zh) 插入绝缘层的方法及制造半导体器件的方法
JP5671896B2 (ja) 半導体装置及びその製造方法
JP6225596B2 (ja) 配線構造の製造方法及び配線構造
JP5870758B2 (ja) 電子デバイス及びその製造方法
CN106847790A (zh) 一种集成碳纳米管和石墨烯的互连结构及其制造方法
JP2014051412A (ja) グラフェン構造及びその製造方法
TWI548041B (zh) 半導體裝置及在半導體裝置內製造金屬接觸及生成奈米碳管結構以連接半導體終端與金屬層的方法
JP5189380B2 (ja) カーボンナノチューブ素子

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150223