JP5128792B2 - 薄膜トランジスタの製法 - Google Patents
薄膜トランジスタの製法 Download PDFInfo
- Publication number
- JP5128792B2 JP5128792B2 JP2006236828A JP2006236828A JP5128792B2 JP 5128792 B2 JP5128792 B2 JP 5128792B2 JP 2006236828 A JP2006236828 A JP 2006236828A JP 2006236828 A JP2006236828 A JP 2006236828A JP 5128792 B2 JP5128792 B2 JP 5128792B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- thin film
- oxide semiconductor
- semiconductor thin
- film layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 200
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000010408 film Substances 0.000 claims description 267
- 239000004065 semiconductor Substances 0.000 claims description 146
- 239000001301 oxygen Substances 0.000 claims description 53
- 229910052760 oxygen Inorganic materials 0.000 claims description 53
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 52
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 50
- 239000011787 zinc oxide Substances 0.000 claims description 25
- 229910052799 carbon Inorganic materials 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 24
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 23
- 230000003647 oxidation Effects 0.000 claims description 22
- 238000007254 oxidation reaction Methods 0.000 claims description 22
- 239000000470 constituent Substances 0.000 claims description 19
- 150000001875 compounds Chemical class 0.000 claims description 16
- 230000001590 oxidative effect Effects 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 description 60
- 230000007547 defect Effects 0.000 description 50
- 230000002829 reductive effect Effects 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 230000007423 decrease Effects 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 4
- 238000003795 desorption Methods 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 230000007261 regionalization Effects 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- WZJUBBHODHNQPW-UHFFFAOYSA-N 2,4,6,8-tetramethyl-1,3,5,7,2$l^{3},4$l^{3},6$l^{3},8$l^{3}-tetraoxatetrasilocane Chemical compound C[Si]1O[Si](C)O[Si](C)O[Si](C)O1 WZJUBBHODHNQPW-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 206010021143 Hypoxia Diseases 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- JJQZDUKDJDQPMQ-UHFFFAOYSA-N dimethoxy(dimethyl)silane Chemical compound CO[Si](C)(C)OC JJQZDUKDJDQPMQ-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- PNHVEGMHOXTHMW-UHFFFAOYSA-N magnesium;zinc;oxygen(2-) Chemical compound [O-2].[O-2].[Mg+2].[Zn+2] PNHVEGMHOXTHMW-UHFFFAOYSA-N 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 239000001272 nitrous oxide Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- VCZQFJFZMMALHB-UHFFFAOYSA-N tetraethylsilane Chemical compound CC[Si](CC)(CC)CC VCZQFJFZMMALHB-UHFFFAOYSA-N 0.000 description 2
- LFQCEHFDDXELDD-UHFFFAOYSA-N tetramethyl orthosilicate Chemical compound CO[Si](OC)(OC)OC LFQCEHFDDXELDD-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- -1 silicon oxide compound Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- CZDYPVPMEAXLPK-UHFFFAOYSA-N tetramethylsilane Chemical compound C[Si](C)(C)C CZDYPVPMEAXLPK-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6706—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device for preventing leakage current
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6739—Conductor-insulator-semiconductor electrodes
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Dram (AREA)
Description
本発明は、薄膜トランジスタ（以下、TFTと略）の製法に係り、より詳しくは、酸化亜鉛を主成分とする酸化物半導体薄膜層を有する薄膜トランジスタの製法に関する。
酸化亜鉛あるいは酸化マグネシウム亜鉛等の酸化物が優れた半導体(活性層)の性質を示すことは古くから知られており、近年薄膜トランジスタ、発光デバイス、透明導電膜等の電子デバイス応用を目指し、これらの化合物を用いた半導体薄膜層の研究開発が活発化している。
酸化亜鉛や酸化マグネシウム亜鉛を半導体薄膜層として用いたTFTは、従来液晶ディスプレイに主に用いられているアモルファスシリコン(a−Si：H)を半導体薄膜層として用いたアモルファスシリコンTFTに比較して電子移動度が大きく、優れたTFT特性を有し、また、室温付近の低温でも多結晶薄膜が得られることで高い移動度が期待できる等の利点もあり、積極的な開発が進められている。
酸化亜鉛や酸化マグネシウム亜鉛を半導体薄膜層として用いたTFTは、従来液晶ディスプレイに主に用いられているアモルファスシリコン(a−Si：H)を半導体薄膜層として用いたアモルファスシリコンTFTに比較して電子移動度が大きく、優れたTFT特性を有し、また、室温付近の低温でも多結晶薄膜が得られることで高い移動度が期待できる等の利点もあり、積極的な開発が進められている。
酸化亜鉛を酸化物半導体薄膜層として用いたTFT(酸化亜鉛TFT)としては、トップゲート型（下記特許文献１参照）及びボトムゲート型の構造が報告されている。
トップゲート型構造の一例としては、基板上より順にソース・ドレイン電極、酸化物半導体薄膜層、ゲート絶縁膜、ゲート電極を積層して形成される構造を例示することができる。
ボトムゲート型構造の一例としては、基板上より順にゲート電極、ゲート絶縁膜、酸化物半導体薄膜層、保護絶縁膜、ソース・ドレイン電極を積層して形成される構造を例示することができる。
ボトムゲート型構造の一例としては、基板上より順にゲート電極、ゲート絶縁膜、酸化物半導体薄膜層、保護絶縁膜、ソース・ドレイン電極を積層して形成される構造を例示することができる。
しかしながら、トップゲート型の薄膜トランジスタの場合、酸化物半導体薄膜層の上部をチャネル部として用いるため、酸化物半導体薄膜層上へのゲート絶縁膜の成膜時に発生する熱やプラズマ雰囲気に、チャネル部が曝されるという問題が生じる。
特に、酸化物半導体薄膜層の主成分である酸化亜鉛は耐熱性が充分でないため、ゲート絶縁膜の成膜に伴う熱履歴により、酸化物半導体薄膜層表面（チャネル部）近傍からの構成元素である亜鉛や酸素の脱離が生じる。酸化物半導体薄膜から、その構成元素である亜鉛や酸素が脱離することで、欠陥が生じ、膜質を低下させる。
また、ゲート絶縁膜成膜時には、熱工程を経ると同時に、酸化物半導体表面がプラズマ雰囲気に曝される。該プラズマは高エネルギー粒子を含むため、酸化物半導体表面にダメージを誘起する。さらに、該プラズマが水素や水酸基といった還元性雰囲気の場合には、酸化物半導体表面を還元し、酸素欠損を引き起こし、欠陥となり、さらに膜質を低下させる。
これらの欠陥は電気的には浅い不純物準位を形成し、酸化物半導体薄膜層の低抵抗化を引き起こす。そのため、酸化亜鉛をトップゲート型の薄膜トランジスタの活性層に用いた場合、ゲート電圧を印加しなくてもドレイン電流が流れるノーマリーオン型すなわちデプレッション型の動作となり、欠陥準位の増大とともに、しきい電圧が小さくなり、リーク電流が増大する。
また、欠陥は活性層となる酸化亜鉛中のキャリアのトラップとなり、薄膜トランジスタの電子移動度の低下を引き起こす。
さらに、ゲート絶縁膜を有機金属等を原料ガスとするプラズマ化学気相成長法にて、例えば２００℃以下といった低温域で成膜した場合等、膜中に炭素が取り込まれることとなるが、当該炭素はゲート絶縁膜の膜質を低下させる要因となり、リーク電流の増大や信頼性の悪化といった課題を生じる。
特に、酸化物半導体薄膜層の主成分である酸化亜鉛は耐熱性が充分でないため、ゲート絶縁膜の成膜に伴う熱履歴により、酸化物半導体薄膜層表面（チャネル部）近傍からの構成元素である亜鉛や酸素の脱離が生じる。酸化物半導体薄膜から、その構成元素である亜鉛や酸素が脱離することで、欠陥が生じ、膜質を低下させる。
また、ゲート絶縁膜成膜時には、熱工程を経ると同時に、酸化物半導体表面がプラズマ雰囲気に曝される。該プラズマは高エネルギー粒子を含むため、酸化物半導体表面にダメージを誘起する。さらに、該プラズマが水素や水酸基といった還元性雰囲気の場合には、酸化物半導体表面を還元し、酸素欠損を引き起こし、欠陥となり、さらに膜質を低下させる。
これらの欠陥は電気的には浅い不純物準位を形成し、酸化物半導体薄膜層の低抵抗化を引き起こす。そのため、酸化亜鉛をトップゲート型の薄膜トランジスタの活性層に用いた場合、ゲート電圧を印加しなくてもドレイン電流が流れるノーマリーオン型すなわちデプレッション型の動作となり、欠陥準位の増大とともに、しきい電圧が小さくなり、リーク電流が増大する。
また、欠陥は活性層となる酸化亜鉛中のキャリアのトラップとなり、薄膜トランジスタの電子移動度の低下を引き起こす。
さらに、ゲート絶縁膜を有機金属等を原料ガスとするプラズマ化学気相成長法にて、例えば２００℃以下といった低温域で成膜した場合等、膜中に炭素が取り込まれることとなるが、当該炭素はゲート絶縁膜の膜質を低下させる要因となり、リーク電流の増大や信頼性の悪化といった課題を生じる。
一方、ボトムゲート型の薄膜トランジスタにおいても、酸化物半導体薄膜層上に保護絶縁膜を成膜する際、トップゲート型の薄膜トランジスタと同様の理由で、酸化物半導体薄膜層及び保護絶縁膜自体に欠陥が生じ、膜質が低下する。また、保護絶縁膜に炭素が含まれることによっても、保護絶縁膜の膜質が低下する。それにより、酸化物半導体薄膜層と第一保護絶縁膜の界面特性が悪化する。該界面はチャネルと反対面で、バックチャネルにあたる部分であるが、バックチャネルの界面特性の悪化によってもリーク電流の増大といった問題が生じる。
本発明は上記問題に鑑みてなされたものであり、酸化物半導体薄膜層上に絶縁膜を形成した積層構造において、該酸化物半導体薄膜表面の構成元素の脱離や還元による欠陥の増大を抑制する。それにより、リーク電流の増大等の弊害を抑制することができる薄膜トランジスタの製法を提供することを解決課題とする。
加えて、酸化物半導体薄膜層とゲート絶縁膜の界面特性を良好にする。それにより、リーク電流がさらに抑制された、信頼性に優れた薄膜トランジスタの製法を提供することも解決課題とする。
加えて、酸化物半導体薄膜層とゲート絶縁膜の界面特性を良好にする。それにより、リーク電流がさらに抑制された、信頼性に優れた薄膜トランジスタの製法を提供することも解決課題とする。
請求項１に係る発明は、基板上にソース、ドレイン電極を形成し、前記ソース、ドレイン電極の各一部を被覆し且つ酸化亜鉛を主成分とする酸化物半導体薄膜層と、前記酸化物半導体薄膜層の上側表面のみを被覆する第一絶縁膜とをパターン形成し、前記第一絶縁膜を酸化するとともに、前記酸化物半導体薄膜層に被覆された前記ソース、ドレイン電極の各一部を酸化することなしに、酸化された前記第一絶縁膜を介して、前記第一絶縁膜に接する前記酸化物半導体薄膜層の上側表面を酸化し、前記第一絶縁膜上に第二絶縁膜を成膜することを特徴とする薄膜トランジスタの製法に関する。
請求項２に係る発明は、前記第一絶縁膜が炭素を含むことを特徴する請求項１記載の薄膜トランジスタの製法に関する。
請求項３に係る発明は、前記第一絶縁膜が酸素を構成元素に含む化合物からなることを特徴とする請求項１又は２記載の薄膜トランジスタの製法に関する。
請求項４に係る発明は、前記第一絶縁膜が酸素を構成元素に含まない化合物からなることを特徴とする請求項１又は２記載の薄膜トランジスタの製法に関する。
請求項５に係る発明は、前記第一絶縁膜の酸化を、少なくとも酸素を構成元素として含むプラズマに第一絶縁膜を暴露させることにより行うことを特徴とする請求項１乃至４いずれか記載の薄膜トランジスタの製法に関する。
請求項６に係る発明は、前記酸化物半導体薄膜層の形成と前記第一絶縁膜の形成を、真空中で連続して行うことを特徴とする請求項１乃至５いずれか記載の薄膜トランジスタの製法に関する。
請求項１に係る発明によれば、第二絶縁膜を成膜する前に、第一絶縁膜を酸化することにより、第一絶縁膜とともに第一絶縁膜に被覆された酸化物半導体薄膜層も酸化することができる。そのため、トップゲート型の薄膜トランジスタにおいて、第一絶縁膜の成膜に伴う熱処理により生じた酸化物半導体薄膜層中の欠陥が減少し、酸化物半導体薄膜層の低抵抗化、導電率の減少を抑制することができる。そのため、低しきい電圧で、リーク電流の抑制された電子移動度の高い薄膜トランジスタとなる。
また、酸化物半導体薄膜層中の欠陥が減少することにより、酸化物半導体薄膜層の膜質も向上する。加えて、第一絶縁膜を酸化することで、第一絶縁膜中の欠陥準位も減少するので、第一絶縁膜の膜質も向上する。そのため、酸化物半導体薄膜層との界面特性が向上し、リーク電流がさらに抑制された薄膜トランジスタとなる。
また、ボトムゲート型の薄膜トランジスタでも、酸化物半導体薄膜層のバックチャネル側において、欠陥の減少に伴う第一絶縁膜との界面特性の向上が起こり、リーク電流の抑制といった効果を十分に奏することができる。
また、酸化物半導体薄膜層中の欠陥が減少することにより、酸化物半導体薄膜層の膜質も向上する。加えて、第一絶縁膜を酸化することで、第一絶縁膜中の欠陥準位も減少するので、第一絶縁膜の膜質も向上する。そのため、酸化物半導体薄膜層との界面特性が向上し、リーク電流がさらに抑制された薄膜トランジスタとなる。
また、ボトムゲート型の薄膜トランジスタでも、酸化物半導体薄膜層のバックチャネル側において、欠陥の減少に伴う第一絶縁膜との界面特性の向上が起こり、リーク電流の抑制といった効果を十分に奏することができる。
請求項２に係る発明によれば、第一絶縁膜を酸化物半導体薄膜層の上側表面のみを被覆するようにパターン形成し、その後、該第一絶縁膜を酸化することにより、酸化物半導体薄膜層側面を酸化することができる。そのため、酸化物半導体薄膜層中の欠陥をより減少させることができ、リーク電流をさらに抑制することができる。
請求項３に係る発明によれば、第一絶縁膜が炭素を含む場合、第一絶縁膜を酸化することで、炭素と酸素が結合する。それにより、炭素が酸素と共に第一絶縁膜から脱離し、炭素の含有量の少ない良好な第一絶縁膜を形成することができる。そのため、第一絶縁膜の膜質を向上させることができ、第一絶縁膜と酸化物半導体薄膜層の界面が良好なものとなる。
請求項４に係る発明によれば、第一絶縁膜が酸素を構成元素に含む化合物からなる場合、第一絶縁膜に存在する酸素欠損等の欠陥を酸化処理により補い、それにより欠陥準位が減少する。そのため、第一絶縁膜の膜質が向上すると同時に、酸化物半導体薄膜層との界面が良好なものとなる。
請求項５に係る発明によれば、第一絶縁膜が酸素を構成元素に含まない化合物からなる場合、第一絶縁膜に存在する未結合手等の欠陥を酸化処理により酸素で補償し、欠陥準位が減少する。そのため、第一絶縁膜の膜質が向上すると同時に、酸化物半導体薄膜層との界面が良好なものとなる。
請求項６に係る発明によれば、第一ゲート絶縁膜の酸化を構成元素として少なくとも酸素を含むプラズマに暴露することで行うことにより、広範囲に亘り、第一ゲート絶縁膜及び第一ゲート絶縁膜に被膜された酸化物半導体薄膜層を酸化することができる。
請求項７に係る発明によれば、酸化物半導体薄膜層の形成と第一絶縁膜の形成を、真空中で連続して行うことにより酸化物半導体薄膜層と第一絶縁膜の界面特性がさらに良好となり、よりリーク電流を抑制することができる。
本発明の第一実施例に係る薄膜トランジスタについて、図１に基づいて以下に説明する。
なお、本発明に係る薄膜トランジスタは該実施例の構造によって、何ら限定されるものではない。
なお、本発明に係る薄膜トランジスタは該実施例の構造によって、何ら限定されるものではない。
本発明の第一実施例に係る薄膜トランジスタ１００は、基板１、一対のソース・ドレイン電極２、酸化物半導体薄膜層３、第一ゲート絶縁膜４、コンタクト部５ａ、第二ゲート絶縁膜６、一対のソース・ドレイン外部電極２ａ、ゲート電極７、表示電極８を有しており、図１に示すように、これら各構成を積層して形成されている。
薄膜トランジスタ１００は、図１に示す通り、ガラス（SiO2とAl2O3を主成分とする無アルカリガラス）からなる基板１上に形成されている。
基板１の材料は、ガラスに限定されず、プラスチックや金属箔に絶縁体をコーティングしたもの等、絶縁体であれば使用可能である。
基板１の材料は、ガラスに限定されず、プラスチックや金属箔に絶縁体をコーティングしたもの等、絶縁体であれば使用可能である。
基板１上には、一対のソース・ドレイン電極２が積層されている。この一対のソース・ドレイン電極２は、基板１上面に間隙を有して配置されている。
ソース・ドレイン電極２は、例えば、インジウムスズ酸化物(ITO)、n＋ZnO等の導電性酸化物、金属、もしくは前記導電性酸化物により少なくとも一部を被覆された金属により形成される。
ソース・ドレイン電極２は、例えば、インジウムスズ酸化物(ITO)、n＋ZnO等の導電性酸化物、金属、もしくは前記導電性酸化物により少なくとも一部を被覆された金属により形成される。
酸化物半導体薄膜層３は、基板１とソース・ドレイン電極２上に積層されている。
酸化物半導体薄膜層３は、一対のソース・ドレイン電極２の電極間にチャネルを形成するように配置されており、酸化亜鉛を主成分とする酸化物半導体から形成されている。ここで、酸化亜鉛を主成分とする酸化物半導体とは、真性の酸化亜鉛の他、Li、Na、N、C等のp型ドーパント及びB、Al、Ga、In等のn型ドーパントがドーピングされた酸化亜鉛およびMg、Be、In、Sn等がドーピングされた酸化亜鉛を含む。
なお、酸化物半導体薄膜層３は、各ソース・ドレイン電極２上に形成されている部分の厚さが、一対のソース・ドレイン電極２間に形成された部分よりも薄く図示されているが、これは単なる図示の都合であって、実際には、両者の厚さはほぼ同一である。
酸化物半導体薄膜層３は、一対のソース・ドレイン電極２の電極間にチャネルを形成するように配置されており、酸化亜鉛を主成分とする酸化物半導体から形成されている。ここで、酸化亜鉛を主成分とする酸化物半導体とは、真性の酸化亜鉛の他、Li、Na、N、C等のp型ドーパント及びB、Al、Ga、In等のn型ドーパントがドーピングされた酸化亜鉛およびMg、Be、In、Sn等がドーピングされた酸化亜鉛を含む。
なお、酸化物半導体薄膜層３は、各ソース・ドレイン電極２上に形成されている部分の厚さが、一対のソース・ドレイン電極２間に形成された部分よりも薄く図示されているが、これは単なる図示の都合であって、実際には、両者の厚さはほぼ同一である。
第一ゲート絶縁膜４は、酸化物半導体薄膜層３の上側表面のみを被覆するように形成されている。この第一ゲート絶縁膜４は、ゲート絶縁膜の一部として設けられ、酸化物半導体薄膜層３を製造工程でのレジスト剥離液から保護する保護膜としての役割をも果たすものである。
また第一ゲート絶縁膜４は、第二ゲート絶縁膜６の成膜前に酸化される。これにより、第一ゲート絶縁膜４だけでなく酸化物半導体薄膜層３も酸化することができる。酸化物半導体薄膜層３を酸化することにより、酸化物半導体薄膜層中の欠陥が減少し、酸化物半導体薄膜層の低抵抗化を抑制することができる。そのため、リーク電流の抑制された薄膜トランジスタとなる。また、欠陥が減少することにより、キャリア濃度が増加し、高移動度の薄膜トランジスタとなる。
また、第一ゲート絶縁膜４が酸素を含む化合物で構成されている場合、第一ゲート絶縁膜４には酸素欠損等の欠陥が存在する。この時、第一ゲート絶縁膜４を酸化することで、第一ゲート絶縁膜中の欠陥が酸素により補償され、欠陥準位が減少する。それにより、膜質が向上する。酸素を含む化合物としては、酸化珪素、酸窒化珪素、酸化アルミニウム、酸化マグネシウム、酸化イットリウム、酸化ハフニウム等が挙げられる。
また、第一ゲート絶縁膜４が酸素を含まない化合物で構成されている場合、第一ゲート絶縁膜４には未結合手等の欠陥が存在する。当該欠陥は酸素欠損ではないが、第一ゲート絶縁膜４を酸化することで、欠陥を酸素で補償し、欠陥準位が減少する。それにより、膜質が向上する。酸素を含まない化合物としては窒化珪素等が挙げられる。
また、第一ゲート絶縁膜４が酸素を含まない化合物で構成されている場合、第一ゲート絶縁膜４には未結合手等の欠陥が存在する。当該欠陥は酸素欠損ではないが、第一ゲート絶縁膜４を酸化することで、欠陥を酸素で補償し、欠陥準位が減少する。それにより、膜質が向上する。酸素を含まない化合物としては窒化珪素等が挙げられる。
また、例えば、有機材料を用いてプラズマ化学気相成長法にて、２００℃以下といった低温域で第一ゲート絶縁膜を成膜した場合、有機材料の乖離が十分に行われない。そのため、第一ゲート絶縁膜４に不純物である炭素が取り込まれ、第一ゲート絶縁膜の膜質が悪化する。しかしながら、第一ゲート絶縁膜４を酸化することによって、炭素と酸素が結合し、ゲート絶縁膜から脱離する。それにより、不純物である炭素の少ない絶縁膜となり、良質なゲート絶縁膜となる。
上記したように、ゲート絶縁膜４の膜質が向上し、加えて、酸化物半導体薄膜層３も欠陥の減少により膜質が向上する。そのため、酸化物半導体薄膜層３と第一ゲート絶縁膜４との界面特性が向上し、リーク電流の抑制された信頼性の高い薄膜トランジスタとなる。
第一ゲート絶縁膜４の厚みは、酸化処理によって酸化物半導体薄膜層３の上表面まで酸化できる程度の薄い膜厚である必要がある。酸化物半導体薄膜層表面まで酸化されなければ、酸化物半導体薄膜層表面の欠陥が減少せず、本発明の効果が半減するからである。具体的な膜厚は、酸化処理の方法にもよるが、酸素を構成元素として含むプラズマで暴露することによって酸化処理を行う場合、100Å程度が好ましい。
第一ゲート絶縁膜４の厚みは、酸化処理によって酸化物半導体薄膜層３の上表面まで酸化できる程度の薄い膜厚である必要がある。酸化物半導体薄膜層表面まで酸化されなければ、酸化物半導体薄膜層表面の欠陥が減少せず、本発明の効果が半減するからである。具体的な膜厚は、酸化処理の方法にもよるが、酸素を構成元素として含むプラズマで暴露することによって酸化処理を行う場合、100Å程度が好ましい。
第二ゲート絶縁膜６は、一対のソース・ドレイン電極２、酸化物半導体薄膜層３側面及び第一ゲート絶縁膜４の表面全面を被覆するように積層されている。このように、第二ゲート絶縁膜６が積層されることにより、酸化物半導体薄膜層３表面を第一ゲート絶縁膜４にて、側面を第二ゲート絶縁膜６にて完全に被覆することができる。
第二ゲート絶縁膜６の厚みは、例えば、200〜400nmに形成され、好ましくは、約300nmに形成される。
第二ゲート絶縁膜６の厚みは、例えば、200〜400nmに形成され、好ましくは、約300nmに形成される。
第二ゲート絶縁膜６は、酸化珪素（SiOx）膜、酸窒化珪素（SiON）膜、窒化珪素（SiNx）膜あるいは窒化珪素（SiNx）に酸素もしくは酸素を構成元素に含む化合物を用いて酸素をドーピングした膜により形成される。この第二ゲート絶縁膜６としては、酸化珪素化合物（SiOx）や酸窒化珪素（SiON）に比較して誘電率の大きい、SiNxに酸素あるいは酸素を構成元素として含む化合物、例えばN2O、を用いて酸素をドーピングした膜が好ましく用いられる。これにより、誘電率が高く、酸化物半導体薄膜層の保護の観点からも優れた薄膜トランジスタとなるからである。
第一ゲート絶縁膜４及び第二ゲート絶縁膜６は、例えばプラズマ化学気相成長（PCVD)法により形成される。
第一ゲート絶縁膜４及び第二ゲート絶縁膜６は、例えばプラズマ化学気相成長（PCVD)法により形成される。
一対のソース・ドレイン外部電極２ａはそれぞれ対応したソース・ドレイン電極２とコンタクト部５ａを介して接続される。
ゲート電極７は、第二ゲート絶縁膜６上に形成されている。このゲート電極７は、薄膜トランジスタに印加するゲート電圧により酸化物半導体薄膜層３中の電子密度を制御する役割を果たすものである。
ゲート電極７はCr、Tiに例示される金属膜からなる。
ゲート電極７はCr、Tiに例示される金属膜からなる。
表示電極８は、液晶ディスプレイに用いる液晶に薄膜トランジスタを介して電圧を印加するために形成される。この電極は可視光に対する高い透過率が要求されるため、インジウムスズ酸化物(ITO)などを用いた酸化物導電性薄膜が形成される。なお、図１では、省略されているが、表示電極８は第二ゲート絶縁膜６上をゲート電極７と逆方向に延出されている。
本発明の第一実施例に係る薄膜トランジスタ（TFT）の製造方法について、図２及び図３に基づいて以下に説明する。但し、図２及び３は、スペースの関係で二つの図面に分かれているが、連続した工程を示している。
まず、図２（１）に示される如く、基板１上全面にマグネトロンスパッタリング法等により、Ti、Cr等の金属薄膜を例えば100nmの厚みで形成した後、この薄膜に、フォトリソグラフィー法を用いて一対のソース・ドレイン電極２を形成する。
図２（２）に示す如く、基板１および一対のソース・ドレイン電極２上の全面に酸化物半導体薄膜層３として、酸化亜鉛を主成分とする半導体薄膜、好適には真性酸化亜鉛を例えば50〜100nm程度の膜厚で形成する。
図２（３）に示される如く、酸化物半導体薄膜層３上に第一ゲート絶縁膜４を形成する。このとき、酸化物半導体薄膜層３及び第一ゲート絶縁膜４の形成を真空中で連続して行うことが好ましい。これにより、酸化物半導体薄膜層３と第一ゲート絶縁膜４の界面特性を良好に維持することができるからである。
図２（４）に示される如く、前記第一ゲート絶縁膜４上にフォトレジストをコーティングし、パターニングされたフォトレジスト４ａを形成し、このフォトレジスト４aをマスクとして、前記第一ゲート絶縁膜４をSF6等のガスを用いてドライエッチングし、次いで0．2％HNO3溶液にて酸化物半導体薄膜層３に対しウェットエッチングを行う。
続きの工程を図３を用いて説明する。
図３（１）は酸化物半導体薄膜層３のウェットエッチング後にフォトレジスト４ａを除去した断面図を示しており、酸化物半導体薄膜層３と同一形状の第一ゲート絶縁膜４を有するTFT活性層領域が形成されている。第一ゲート絶縁膜４は、酸化物半導体薄膜層３との界面形成に加えて、活性領域をパターン形成する時の酸化物半導体薄膜層を保護する役目も同時に果たしている。すなわち、活性層パターニング後のフォトレジスト４ａを剥離する場合に使用するレジスト剥離液が酸化物半導体薄膜層３表面に接すると、薄膜表面や結晶粒界をエッチングで荒らしてしまうが、第一ゲート絶縁膜４が酸化物半導体薄膜層３表面に存在することで、フォトリソグラフィー工程におけるレジスト剥離液といった各種薬液に対する保護絶縁膜としての機能を果たし、酸化物半導体薄膜層３の表面あれを防ぐことができる。
図３（１）は酸化物半導体薄膜層３のウェットエッチング後にフォトレジスト４ａを除去した断面図を示しており、酸化物半導体薄膜層３と同一形状の第一ゲート絶縁膜４を有するTFT活性層領域が形成されている。第一ゲート絶縁膜４は、酸化物半導体薄膜層３との界面形成に加えて、活性領域をパターン形成する時の酸化物半導体薄膜層を保護する役目も同時に果たしている。すなわち、活性層パターニング後のフォトレジスト４ａを剥離する場合に使用するレジスト剥離液が酸化物半導体薄膜層３表面に接すると、薄膜表面や結晶粒界をエッチングで荒らしてしまうが、第一ゲート絶縁膜４が酸化物半導体薄膜層３表面に存在することで、フォトリソグラフィー工程におけるレジスト剥離液といった各種薬液に対する保護絶縁膜としての機能を果たし、酸化物半導体薄膜層３の表面あれを防ぐことができる。
酸化物半導体薄膜層３及び第一ゲート絶縁膜４のパターン形成後、第一ゲート絶縁膜４を酸化する。当該酸化は、構成元素に酸素を含むプラズマに第一ゲート絶縁膜４を暴露させることで行うことが好ましい。それにより、広範囲に亘り、第一ゲート絶縁膜４及び第一ゲート絶縁膜４に被膜された酸化物半導体薄膜層３を酸化することができるからである。当該プラズマは、酸素（O２）或いは亜酸化窒素（N２O）といった酸化性ガスを用いて発生させることができる。
第一ゲート絶縁膜４の成膜時には熱工程を伴う。酸化物半導体薄膜層の主成分である酸化亜鉛は耐熱性が充分でないため、当該熱処理により、酸化物半導体薄膜層表面（チャネル部）近傍からの構成元素である亜鉛や酸素の脱離が生じる。そのため、酸化物半導体薄膜層３に欠陥が生じ、膜質が低下する。
また、第一ゲート絶縁膜４の成膜時には、熱工程を経ると同時に、酸化物半導体表面がプラズマ雰囲気に曝される。該プラズマが水素や水酸基といった還元性雰囲気の場合には、酸化物半導体表面を還元するので、酸素欠損を引き起こし、欠陥となり、膜質が低下する。当該酸化処理は上記ゲート絶縁膜４の成膜による欠陥の影響を緩和するために行われる。以下、当該酸化処理の効果について詳しく述べる。
上記したように、ゲート絶縁膜４の成膜に伴い、酸化物半導体薄膜層中の亜鉛や酸素が脱離し、欠陥が形成される。当該欠陥は電気的に浅い不純物準位を形成するため、酸化物半導体薄膜層の低抵抗化を引き起こす。そのため、薄膜トランジスタはノーマリーオン型すなわちデプレッション型の動作となり、欠陥の増大とともに、しきい電圧が小さくなり、リーク電流が増大することとなる。
また、当該欠陥は活性層となる酸化亜鉛中のキャリアのトラップとなり、薄膜トランジスタの電子移動度の低下を引き起こす。
そこで、第一ゲート絶縁膜４を成膜後、第一ゲート絶縁膜とともに酸化物半導体薄膜層３も酸化することで、酸素が欠陥を補償し、欠陥が減少するので、欠陥による上記影響を抑えることができる。それにより、リーク電流の抑制された高移動度の薄膜トランジスタとなる。
また、酸化物半導体薄膜層中の欠陥が減少することにより、酸化物半導体薄膜層の膜質も向上する。
第一ゲート絶縁膜４の成膜時には熱工程を伴う。酸化物半導体薄膜層の主成分である酸化亜鉛は耐熱性が充分でないため、当該熱処理により、酸化物半導体薄膜層表面（チャネル部）近傍からの構成元素である亜鉛や酸素の脱離が生じる。そのため、酸化物半導体薄膜層３に欠陥が生じ、膜質が低下する。
また、第一ゲート絶縁膜４の成膜時には、熱工程を経ると同時に、酸化物半導体表面がプラズマ雰囲気に曝される。該プラズマが水素や水酸基といった還元性雰囲気の場合には、酸化物半導体表面を還元するので、酸素欠損を引き起こし、欠陥となり、膜質が低下する。当該酸化処理は上記ゲート絶縁膜４の成膜による欠陥の影響を緩和するために行われる。以下、当該酸化処理の効果について詳しく述べる。
上記したように、ゲート絶縁膜４の成膜に伴い、酸化物半導体薄膜層中の亜鉛や酸素が脱離し、欠陥が形成される。当該欠陥は電気的に浅い不純物準位を形成するため、酸化物半導体薄膜層の低抵抗化を引き起こす。そのため、薄膜トランジスタはノーマリーオン型すなわちデプレッション型の動作となり、欠陥の増大とともに、しきい電圧が小さくなり、リーク電流が増大することとなる。
また、当該欠陥は活性層となる酸化亜鉛中のキャリアのトラップとなり、薄膜トランジスタの電子移動度の低下を引き起こす。
そこで、第一ゲート絶縁膜４を成膜後、第一ゲート絶縁膜とともに酸化物半導体薄膜層３も酸化することで、酸素が欠陥を補償し、欠陥が減少するので、欠陥による上記影響を抑えることができる。それにより、リーク電流の抑制された高移動度の薄膜トランジスタとなる。
また、酸化物半導体薄膜層中の欠陥が減少することにより、酸化物半導体薄膜層の膜質も向上する。
加えて、第一ゲート絶縁膜４自体にも酸素欠損や未結合手といった欠陥が存在するが、酸化処理を行うことで、第一ゲート絶縁膜中の欠陥準位も減少する。それにより、第一ゲート絶縁膜の膜質も向上し、第一ゲート絶縁膜４と酸化物半導体薄膜層３の界面特性が良好となる。以下、欠陥準位が減少する過程を、ゲート絶縁膜を構成する化合物が酸素を含む場合と、含まない場合に分けて、説明する。
第一ゲート絶縁膜４が酸素を含む化合物で構成されている場合、第一ゲート絶縁膜４中には酸素欠損等の欠陥が存在する。この時、第一ゲート絶縁膜４を酸化することにより、酸素が補充され、欠陥準位が減少する。
また、第一ゲート絶縁膜４が酸素を含まない化合物で構成されている場合、未結合手等の欠陥が存在する。当該欠陥は酸素欠損ではないが、第一ゲート絶縁膜４を酸化することで、酸素が当該欠陥を補償し、欠陥準位が減少する。
第一ゲート絶縁膜４が酸素を含む化合物で構成されている場合、第一ゲート絶縁膜４中には酸素欠損等の欠陥が存在する。この時、第一ゲート絶縁膜４を酸化することにより、酸素が補充され、欠陥準位が減少する。
また、第一ゲート絶縁膜４が酸素を含まない化合物で構成されている場合、未結合手等の欠陥が存在する。当該欠陥は酸素欠損ではないが、第一ゲート絶縁膜４を酸化することで、酸素が当該欠陥を補償し、欠陥準位が減少する。
また、第一ゲート絶縁膜４に炭素が含まれる場合、炭素が不純物となり、第一ゲート絶縁膜の膜質が悪化する。しかしながら、第一ゲート絶縁膜４を酸化することによって、炭素と酸素が結合し、ゲート絶縁膜から脱離する。それにより、不純物である炭素が減少し、良質なゲート絶縁膜となる。これにより、さらにリーク電流が抑制された信頼性に優れた薄膜トランジスタとなる。
第一ゲート絶縁膜４に炭素が含まれる場合として、例えば、有機シリコンや有機アルミニウム等の有機金属を原料として、プラズマ化学気相成長法にて、２００℃以下といった低温域でゲート絶縁膜４を成膜する場合が考えられる。有機金属は低温域では乖離が十分に行われず、膜中に炭素を含むこととなる。有機シリコンとしては、テトラエトキシシラン(TEOS)、テトラメチルシラン(TMS)、ジメチルジメトキシシラン(DMDMOS)、テトラメトキシシラン(TMOS)、テトラエチルシラン(TES)、オクトメチルサイクロテトラシロキサン(OMCTS)、テトラプロポキシシラン(TPOS)、テトラメチルサイクロテトラシロキサン(TMCTS)、ヘキサメチルジシラザン(HMDS)等が挙げられ、有機アルミニウムとしては、テトラメチルアルミニウム(TMA)、テトラエチルアルミ二ウム(TEA)等が挙げられる。
なお、当該酸化処理は酸化物半導体薄膜層と第一ゲート絶縁膜のパターン形成前に行ってもよいが、パターン形成後に行うことによって、酸化物半導体薄膜層側面も酸化することができる。それにより、酸化物半導体薄膜層の側面付近の欠陥をより抑えることができ、リーク電流をさらに抑制することができる。
第一ゲート絶縁膜４に炭素が含まれる場合として、例えば、有機シリコンや有機アルミニウム等の有機金属を原料として、プラズマ化学気相成長法にて、２００℃以下といった低温域でゲート絶縁膜４を成膜する場合が考えられる。有機金属は低温域では乖離が十分に行われず、膜中に炭素を含むこととなる。有機シリコンとしては、テトラエトキシシラン(TEOS)、テトラメチルシラン(TMS)、ジメチルジメトキシシラン(DMDMOS)、テトラメトキシシラン(TMOS)、テトラエチルシラン(TES)、オクトメチルサイクロテトラシロキサン(OMCTS)、テトラプロポキシシラン(TPOS)、テトラメチルサイクロテトラシロキサン(TMCTS)、ヘキサメチルジシラザン(HMDS)等が挙げられ、有機アルミニウムとしては、テトラメチルアルミニウム(TMA)、テトラエチルアルミ二ウム(TEA)等が挙げられる。
なお、当該酸化処理は酸化物半導体薄膜層と第一ゲート絶縁膜のパターン形成前に行ってもよいが、パターン形成後に行うことによって、酸化物半導体薄膜層側面も酸化することができる。それにより、酸化物半導体薄膜層の側面付近の欠陥をより抑えることができ、リーク電流をさらに抑制することができる。
第一ゲート絶縁膜４の酸化処理後、図３（２）に示す如く、基板１、ソース・ドレイン電極２、酸化物半導体薄膜層３、および第一ゲート絶縁膜４上全面に第二ゲート絶縁膜６を形成し、その後フォトリソグラフィー法を用いて一対のソース・ドレイン電極２上にコンタクトホール５を開口する。この場合、第二ゲート絶縁膜６は第一ゲート絶縁膜４（界面制御型絶縁膜）と同様の条件で、プラズマ化学気相成長（PCVD）法を用いて形成することが望ましい。
最後に図３（３）に示す如く、第二ゲート絶縁膜６上にCr、Tiといった金属膜からなるゲート電極７を形成し、ゲート電極７と同一材料にて一対のソース・ドレイン外部電極２ａをコンタクト部５aを介してそれぞれに対応したソース・ドレイン電極２と接続するよう形成する。その後、インジウムスズ酸化物(ITO)等からなる表示電極８を形成することでTFTアレイが完成する。
次いで、本発明の第二実施例に係る薄膜トランジスタの構造について図４を用いて以下説明する。第二実施例の構造は、液晶ディスプレイの駆動素子として現在事業化されているボトムゲート型アモルファスシリコンTFTの構造と類似しており、該アモルファスシリコンTFTの製造のプロセスを応用できるので、新たな設備投資を削減して酸化亜鉛TFTの事業化を図れる点で有効である。
図４は本発明の第二実施例に係る薄膜トランジスタ１０１の構造を示す断面図である。薄膜トランジスタ１０１は、基板９、ゲート電極１０、ゲート絶縁膜１１、酸化物半導体薄膜層１２、第一保護絶縁膜１３、第二保護絶縁膜１４、一対のソース・ドレイン電極１５、オーバーコート絶縁膜１６を有してなり、図４に示すように、上記の各構成を積層して形成されている。
薄膜トランジスタ１０１は、図４に示す通り、基板９上に形成される。
基板９上には、ゲート電極１０が形成されている。
基板９上には、ゲート電極１０が形成されている。
ゲート絶縁膜１１は、ゲート電極１０を被覆するように基板９上の全面に積層されている。
酸化物半導体薄膜層１２は、ゲート電極１０を横断してゲート絶縁膜１１の一部を被覆するように形成されている。酸化物半導体薄膜層１２は酸化亜鉛を主成分とする酸化物半導体から形成されている。
酸化物半導体薄膜層１２は、ゲート電極１０を横断してゲート絶縁膜１１の一部を被覆するように形成されている。酸化物半導体薄膜層１２は酸化亜鉛を主成分とする酸化物半導体から形成されている。
第一保護絶縁膜１３は、酸化物半導体薄膜層１２の上面を被覆するように積層されている。第一保護絶縁膜１３は、酸化亜鉛からなる酸化物半導体薄膜層１２を損傷及び還元脱離から保護するために設けられるが、製造工程において酸化物半導体薄膜層１２をレジスト剥離液から保護する保護絶縁膜としての役割も果たしている。
また第一保護絶縁膜１３は、第二保護絶縁膜１４の成膜前に酸化される。これにより、第一保護絶縁膜１３だけでなく酸化物半導体薄膜層１２も酸化することができる。酸化物半導体薄膜層１２及び第一保護絶縁膜１３が酸化されることにより、欠陥が減少し、膜質が向上する。それにより、酸化物半導体薄膜層１２と第一保護絶縁膜１３との界面（バックチャネルにあたる部分）の特性が向上し、リーク電流の抑制された薄膜トランジスタとなる。また、例えば、有機材料を用いてプラズマ化学気相成長法にて、２００℃以下といった低温域で第一保護絶縁膜１３を成膜した場合等、第一保護絶縁膜１３に炭素が含有されることとなるが、第一保護絶縁膜１３が酸化されることにより、炭素が酸素と結合し、脱離する。それにより、第一保護絶縁膜の膜厚がより向上し、リーク電流がさらに抑制される。
第一保護絶縁膜１３の厚みは、酸化処理によって酸化物半導体薄膜層１２の上表面まで酸化できる程度の薄い膜厚である必要がある。酸化物半導体薄膜層表面まで酸化されなければ、酸化物半導体薄膜層表面の欠陥が減少せず、本発明の効果が半減するからである。具体的な膜厚としては、酸化処理の方法にもよるが、酸素を構成元素として含むプラズマで暴露することによって酸化処理を行う場合、100Å程度が好ましい。
第一保護絶縁膜１３の厚みは、酸化処理によって酸化物半導体薄膜層１２の上表面まで酸化できる程度の薄い膜厚である必要がある。酸化物半導体薄膜層表面まで酸化されなければ、酸化物半導体薄膜層表面の欠陥が減少せず、本発明の効果が半減するからである。具体的な膜厚としては、酸化処理の方法にもよるが、酸素を構成元素として含むプラズマで暴露することによって酸化処理を行う場合、100Å程度が好ましい。
第二保護絶縁膜１４は、第一保護絶縁膜１３の全面及び酸化物半導体薄膜層１２の側面を被覆するように積層されている。
第二保護絶縁膜１４を設けることで、第一保護絶縁膜１３が被覆していない酸化物半導体薄膜層１２の側表面を確実に被覆することができる。
第二保護絶縁膜１４を設けることで、第一保護絶縁膜１３が被覆していない酸化物半導体薄膜層１２の側表面を確実に被覆することができる。
一対のソース・ドレイン電極１５は第一保護絶縁膜１３、第二保護絶縁膜１４に開口したコンタクトホールを介して、酸化物半導体薄膜層１２に接するように互いに間隔を有して形成される。
オーバーコート絶縁膜１６は、薄膜トランジスタ１０１のデバイス保護の目的で設けられ、薄膜トランジスタの全面を被覆するように積層されている。
オーバーコート絶縁膜１６を設けることにより、薄膜トランジスタ１０１のデバイス全体をより確実に保護することができる。
オーバーコート絶縁膜１６を設けることにより、薄膜トランジスタ１０１のデバイス全体をより確実に保護することができる。
次に、本発明の第二実施例に係るボトムゲート型TFTの製法について、図５に基づいて以下に説明する。
図５（１）に示される如く、基板９上全面に、マグネトロンスパッタリング法等により形成し、フォトリソグラフィーによりゲート電極１０を形成する。
図４（２）に示される如く、ゲート電極１０を被覆するように基板９上の全面にゲート絶縁膜１１を形成する。
このゲート絶縁膜１１の形成方法は、特に限定されないが、大面積基板への成膜が可能なプラズマ化学気相成長（PCVD）法を用いることが好ましい。
ゲート絶縁膜１１の成膜後に、酸素（O2）あるいは亜酸化窒素（N2O）といった酸化性ガスを用いたプラズマにより、基板表面を清浄化することが好ましい。特に、酸化性ガスとして酸素を用いた場合は、ArやXe、He、Krといった希ガスを酸素に添加したプラズマを用いることで、酸素ラジカルの発生量が増大し、酸化物半導体薄膜層表面に吸着された有機成分や水分に対するクリーニング効率が増大すると同時に、添加ガスによるスパッタ効果により酸化物半導体薄膜層表面の金属不純物が除去可能となるため、より好ましい。
このゲート絶縁膜１１の形成方法は、特に限定されないが、大面積基板への成膜が可能なプラズマ化学気相成長（PCVD）法を用いることが好ましい。
ゲート絶縁膜１１の成膜後に、酸素（O2）あるいは亜酸化窒素（N2O）といった酸化性ガスを用いたプラズマにより、基板表面を清浄化することが好ましい。特に、酸化性ガスとして酸素を用いた場合は、ArやXe、He、Krといった希ガスを酸素に添加したプラズマを用いることで、酸素ラジカルの発生量が増大し、酸化物半導体薄膜層表面に吸着された有機成分や水分に対するクリーニング効率が増大すると同時に、添加ガスによるスパッタ効果により酸化物半導体薄膜層表面の金属不純物が除去可能となるため、より好ましい。
ゲート絶縁膜１１の形成後、図５（３）に示される如く、ゲート絶縁膜１１の全面に酸化物半導体薄膜層１２を例えば50〜100nm程度の膜厚で形成する。酸化物半導体薄膜層１２としては、酸化亜鉛を主成分とする半導体薄膜、好適には真性酸化亜鉛が用いられる。
酸化物半導体薄膜層１２の形成後、図５（４）に示される如く、酸化物半導体薄膜層１２の全面を被覆する第一保護絶縁膜１３を形成する。このとき、ゲート絶縁膜１１、酸化物半導体薄膜層１２、第一保護絶縁膜１３を真空中にて連続して形成することが好ましい。これにより、各層の界面が良好に維持できるからである。
第一保護絶縁膜１３の形成後、酸化物半導体薄膜層１２及び第一保護絶縁膜１３をチャネルの形状に加工する。形状加工は、酸化物半導体薄膜層１２及び第一保護絶縁膜１３がゲート電極１０の上部を含むゲート絶縁膜の一部を被覆するように施される。この形状加工により、チャネル層としての酸化物半導体薄膜層１２の機能を保ちつつ、第二保護絶縁膜１４によって酸化物半導体薄膜層１２を完全に被覆する構造が実現できる。
具体的には、第一保護絶縁膜１３の上表面にフォトレジストをコーティングし、パターニングされたフォトレジストをマスクとして、第一保護絶縁膜１３をエッチングし、次いでパターニングされた第一保護絶縁膜１３をマスクとして酸化物半導体薄膜層１２に対しウェットエッチングを行う。
酸化物半導体薄膜層１２及び第一保護絶縁膜１３のパターン形成後、第一保護絶縁膜１３を酸化する。当該酸化は、構成元素として酸素を含むプラズマに第一保護絶縁膜１３を暴露させることで行うことが好ましい。それにより、広範囲に亘り、第一保護絶縁膜１３及び第一保護絶縁膜１３に被膜された酸化物半導体薄膜層１２を酸化することができるからである。
第一保護絶縁膜１３を酸化することで、酸化物半導体薄膜層１２も酸化される。それにより、酸化物半導体薄膜層１２及び第一保護絶縁膜１３中の欠陥が減少し、膜質が向上する。そのため、酸化物半導体薄膜層との界面特性が向上する。当該界面はバックチャネルにあたる部分であるが、バックチャネルの特性が向上するので、リーク電流が抑制された薄膜トランジスタとなる。
加えて、例えば、有機材料を用いてプラズマ化学気相成長法にて、２００℃以下といった低温域で第一保護絶縁膜を成膜した場合、第一保護絶縁膜１３中に炭素が含まれ、膜質が悪化するが、酸化処理を行うことにより、炭素が酸素と結合して脱離する。それにより、第一保護絶縁膜１３の膜質が向上し、酸化物半導体薄膜層１２との界面特性の向上により、さらに、リーク電流が抑制される。第一保護絶縁膜中に炭素が含まれる場合としては、有機金属を原料ガスとして成膜した場合が挙げられる。
なお、当該酸化処理は酸化物半導体薄膜層１２と第一保護絶縁膜１３のパターン形成前に行ってもよいが、パターン形成後に行うことによって、酸化物半導体薄膜層１２側面も酸化することができる。それにより、酸化物半導体薄膜層１２の側面付近の欠陥をより抑えることができ、リーク電流をさらに抑制することができる。
第一保護絶縁膜１３を酸化することで、酸化物半導体薄膜層１２も酸化される。それにより、酸化物半導体薄膜層１２及び第一保護絶縁膜１３中の欠陥が減少し、膜質が向上する。そのため、酸化物半導体薄膜層との界面特性が向上する。当該界面はバックチャネルにあたる部分であるが、バックチャネルの特性が向上するので、リーク電流が抑制された薄膜トランジスタとなる。
加えて、例えば、有機材料を用いてプラズマ化学気相成長法にて、２００℃以下といった低温域で第一保護絶縁膜を成膜した場合、第一保護絶縁膜１３中に炭素が含まれ、膜質が悪化するが、酸化処理を行うことにより、炭素が酸素と結合して脱離する。それにより、第一保護絶縁膜１３の膜質が向上し、酸化物半導体薄膜層１２との界面特性の向上により、さらに、リーク電流が抑制される。第一保護絶縁膜中に炭素が含まれる場合としては、有機金属を原料ガスとして成膜した場合が挙げられる。
なお、当該酸化処理は酸化物半導体薄膜層１２と第一保護絶縁膜１３のパターン形成前に行ってもよいが、パターン形成後に行うことによって、酸化物半導体薄膜層１２側面も酸化することができる。それにより、酸化物半導体薄膜層１２の側面付近の欠陥をより抑えることができ、リーク電流をさらに抑制することができる。
第一保護絶縁膜１３の酸化処理後、図５（５）に示される如く、第一保護絶縁膜１３、酸化物半導体薄膜層１２及びゲート絶縁膜１１の全面を被覆するように第二保護絶縁膜１４を形成する。
第二保護絶縁膜１４の成膜後、図５（６）に示される如く、後述するソース・ドレイン電極１５と酸化物半導体薄膜層１２の接触部分として間隔を有して二つのコンタクトホールを形成する。
該コンタクトホールはフォトリソグラフィーとエッチングにより、第一保護絶縁膜１３及び第二保護絶縁膜１４を貫通して酸化物半導体薄膜層１２の表面に達する部分まで形成する。
該コンタクトホールはフォトリソグラフィーとエッチングにより、第一保護絶縁膜１３及び第二保護絶縁膜１４を貫通して酸化物半導体薄膜層１２の表面に達する部分まで形成する。
コンタクトホールを形成した後、一対のソース・ドレイン電極１５を形成する。
一対のソース・ドレイン電極１５は前記コンタクトホール部をそれぞれ充填して、間隔を有して形成される。
一対のソース・ドレイン電極１５は前記コンタクトホール部をそれぞれ充填して、間隔を有して形成される。
最後に、薄膜トランジスタ上に、オーバーコート絶縁膜１６を形成することで、第二実施例のTFTが完成する。
本発明に係る製法により得られた薄膜トランジスタは、優れた性能を有するものであり、液晶表示装置等の駆動素子として好適に使用可能なものである。
１、９ 基板
３、１２ 酸化物半導体薄膜層
４ 第一ゲート絶縁膜
６ 第二ゲート絶縁膜
１３ 第一保護絶縁膜
１４ 第二保護絶縁膜
１００ トップゲート型薄膜トランジスタ
１０１ ボトムゲート型薄膜トランジスタ
３、１２ 酸化物半導体薄膜層
４ 第一ゲート絶縁膜
６ 第二ゲート絶縁膜
１３ 第一保護絶縁膜
１４ 第二保護絶縁膜
１００ トップゲート型薄膜トランジスタ
１０１ ボトムゲート型薄膜トランジスタ
Claims (6)
- 基板上にソース、ドレイン電極を形成し、
前記ソース、ドレイン電極の各一部を被覆し且つ酸化亜鉛を主成分とする酸化物半導体薄膜層と、前記酸化物半導体薄膜層の上側表面のみを被覆する第一絶縁膜とをパターン形成し、
前記第一絶縁膜を酸化するとともに、前記酸化物半導体薄膜層に被覆された前記ソース、ドレイン電極の各一部を酸化することなしに、酸化された前記第一絶縁膜を介して、前記第一絶縁膜に接する前記酸化物半導体薄膜層の上側表面を酸化し、
前記第一絶縁膜上に第二絶縁膜を成膜することを特徴とする薄膜トランジスタの製法。 - 前記第一絶縁膜が炭素を含むことを特徴する請求項１記載の薄膜トランジスタの製法。
- 前記第一絶縁膜が酸素を構成元素に含む化合物からなることを特徴とする請求項１又は２記載の薄膜トランジスタの製法。
- 前記第一絶縁膜が酸素を構成元素に含まない化合物からなることを特徴とする請求項１又は２記載の薄膜トランジスタの製法。
- 前記第一絶縁膜の酸化を、少なくとも酸素を構成元素として含むプラズマに第一絶縁膜を暴露させることにより行うことを特徴とする請求項１乃至４いずれか記載の薄膜トランジスタの製法。
- 前記酸化物半導体薄膜層の形成と前記第一絶縁膜の形成を、真空中で連続して行うことを特徴とする請求項１乃至５いずれか記載の薄膜トランジスタの製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006236828A JP5128792B2 (ja) | 2006-08-31 | 2006-08-31 | 薄膜トランジスタの製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006236828A JP5128792B2 (ja) | 2006-08-31 | 2006-08-31 | 薄膜トランジスタの製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008060419A JP2008060419A (ja) | 2008-03-13 |
| JP5128792B2 true JP5128792B2 (ja) | 2013-01-23 |
Family
ID=39242792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006236828A Expired - Fee Related JP5128792B2 (ja) | 2006-08-31 | 2006-08-31 | 薄膜トランジスタの製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5128792B2 (ja) |
Families Citing this family (84)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8258511B2 (en) * | 2008-07-02 | 2012-09-04 | Applied Materials, Inc. | Thin film transistors using multiple active channel layers |
| JP5584960B2 (ja) * | 2008-07-03 | 2014-09-10 | ソニー株式会社 | 薄膜トランジスタおよび表示装置 |
| TWI476921B (zh) | 2008-07-31 | 2015-03-11 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
| US9666719B2 (en) | 2008-07-31 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2010056541A (ja) * | 2008-07-31 | 2010-03-11 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| TWI495108B (zh) * | 2008-07-31 | 2015-08-01 | Semiconductor Energy Lab | 半導體裝置的製造方法 |
| JP5480554B2 (ja) * | 2008-08-08 | 2014-04-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TWI424506B (zh) | 2008-08-08 | 2014-01-21 | Semiconductor Energy Lab | 半導體裝置的製造方法 |
| JP5627071B2 (ja) * | 2008-09-01 | 2014-11-19 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9082857B2 (en) | 2008-09-01 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising an oxide semiconductor layer |
| JP4623179B2 (ja) * | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
| KR102187427B1 (ko) | 2008-09-19 | 2020-12-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| KR101631454B1 (ko) * | 2008-10-31 | 2016-06-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 논리회로 |
| KR101238823B1 (ko) * | 2008-11-21 | 2013-03-04 | 한국전자통신연구원 | 박막 트랜지스터 및 그의 제조 방법 |
| KR101547326B1 (ko) | 2008-12-04 | 2015-08-26 | 삼성전자주식회사 | 트랜지스터 및 그 제조방법 |
| JP5615540B2 (ja) | 2008-12-19 | 2014-10-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| EP2515337B1 (en) | 2008-12-24 | 2016-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit and semiconductor device |
| JP2010263182A (ja) * | 2009-04-10 | 2010-11-18 | Toppan Printing Co Ltd | 薄膜トランジスタおよび画像表示装置 |
| KR101944656B1 (ko) | 2009-06-30 | 2019-04-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제조 방법 |
| KR102057299B1 (ko) * | 2009-07-31 | 2019-12-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 디바이스 및 그 형성 방법 |
| US20120199891A1 (en) * | 2009-10-09 | 2012-08-09 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
| WO2011043170A1 (en) | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101915251B1 (ko) | 2009-10-16 | 2018-11-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR101996773B1 (ko) * | 2009-10-21 | 2019-07-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR101969279B1 (ko) | 2009-10-29 | 2019-04-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR102142450B1 (ko) * | 2009-10-30 | 2020-08-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작방법 |
| KR101837102B1 (ko) | 2009-10-30 | 2018-03-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR101751560B1 (ko) * | 2009-11-13 | 2017-06-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| CN103151266B (zh) | 2009-11-20 | 2016-08-03 | 株式会社半导体能源研究所 | 用于制造半导体器件的方法 |
| WO2011070892A1 (en) * | 2009-12-08 | 2011-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101945171B1 (ko) * | 2009-12-08 | 2019-02-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| WO2011077916A1 (en) * | 2009-12-24 | 2011-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| CN102656691B (zh) * | 2009-12-28 | 2015-07-29 | 株式会社半导体能源研究所 | 存储器装置和半导体装置 |
| CN102696109B (zh) | 2010-01-15 | 2015-08-19 | 株式会社半导体能源研究所 | 半导体装置及半导体装置的驱动方法 |
| KR102628681B1 (ko) * | 2010-02-05 | 2024-01-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조 방법 |
| CN102754163B (zh) * | 2010-02-19 | 2015-11-25 | 株式会社半导体能源研究所 | 半导体器件 |
| KR20180001562A (ko) * | 2010-02-26 | 2018-01-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치를 제작하기 위한 방법 |
| KR101913657B1 (ko) * | 2010-02-26 | 2018-11-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치를 제작하기 위한 방법 |
| WO2011118509A1 (en) * | 2010-03-26 | 2011-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| KR101324760B1 (ko) | 2010-04-23 | 2013-11-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| CN102859705B (zh) * | 2010-04-23 | 2015-12-09 | 株式会社半导体能源研究所 | 半导体装置及半导体装置的制造方法 |
| KR20130055607A (ko) | 2010-04-23 | 2013-05-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| KR20180054919A (ko) | 2010-04-23 | 2018-05-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| WO2011132591A1 (en) * | 2010-04-23 | 2011-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| KR101854421B1 (ko) | 2010-04-23 | 2018-05-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| WO2011135987A1 (en) * | 2010-04-28 | 2011-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| WO2011135988A1 (en) | 2010-04-28 | 2011-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and driving method the same |
| US9490368B2 (en) | 2010-05-20 | 2016-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| US8895375B2 (en) * | 2010-06-01 | 2014-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Field effect transistor and method for manufacturing the same |
| JP5705559B2 (ja) * | 2010-06-22 | 2015-04-22 | ルネサスエレクトロニクス株式会社 | 半導体装置、及び、半導体装置の製造方法 |
| JP5771079B2 (ja) * | 2010-07-01 | 2015-08-26 | 株式会社半導体エネルギー研究所 | 撮像装置 |
| JP2012028481A (ja) * | 2010-07-22 | 2012-02-09 | Fujifilm Corp | 電界効果型トランジスタ及びその製造方法 |
| US8728860B2 (en) | 2010-09-03 | 2014-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2012124367A (ja) * | 2010-12-09 | 2012-06-28 | Lg Display Co Ltd | 酸化物絶縁膜、酸化物半導体薄膜トランジスタ素子およびその製造方法 |
| JP5798933B2 (ja) * | 2011-01-26 | 2015-10-21 | 株式会社半導体エネルギー研究所 | 信号処理回路 |
| US9646829B2 (en) | 2011-03-04 | 2017-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| TWI624878B (zh) * | 2011-03-11 | 2018-05-21 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| WO2012124281A1 (ja) * | 2011-03-11 | 2012-09-20 | シャープ株式会社 | 薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板、表示装置 |
| JP5253686B2 (ja) | 2011-03-30 | 2013-07-31 | シャープ株式会社 | アクティブマトリクス基板、表示装置、およびアクティブマトリクス基板の製造方法 |
| CN102760697B (zh) * | 2011-04-27 | 2016-08-03 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| US8709922B2 (en) * | 2011-05-06 | 2014-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8946066B2 (en) * | 2011-05-11 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| US9117920B2 (en) * | 2011-05-19 | 2015-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device using oxide semiconductor |
| CN102779942B (zh) * | 2011-05-24 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种有机薄膜晶体管阵列基板及其制作方法 |
| JP4982620B1 (ja) * | 2011-07-29 | 2012-07-25 | 富士フイルム株式会社 | 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ |
| US9287405B2 (en) * | 2011-10-13 | 2016-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor |
| US8951899B2 (en) | 2011-11-25 | 2015-02-10 | Semiconductor Energy Laboratory | Method for manufacturing semiconductor device |
| JP6125211B2 (ja) * | 2011-11-25 | 2017-05-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US8748240B2 (en) | 2011-12-22 | 2014-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8981368B2 (en) | 2012-01-11 | 2015-03-17 | Sony Corporation | Thin film transistor, method of manufacturing thin film transistor, display, and electronic apparatus |
| JP6168795B2 (ja) * | 2012-03-14 | 2017-07-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| CN102683424B (zh) | 2012-04-28 | 2013-08-07 | 京东方科技集团股份有限公司 | 显示装置、阵列基板、薄膜晶体管及其制作方法 |
| JP6021586B2 (ja) | 2012-10-17 | 2016-11-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2014082388A (ja) | 2012-10-17 | 2014-05-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP6059501B2 (ja) | 2012-10-17 | 2017-01-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| WO2014065343A1 (en) | 2012-10-24 | 2014-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN104885230B (zh) | 2012-12-25 | 2018-02-23 | 株式会社半导体能源研究所 | 半导体装置 |
| US8981374B2 (en) | 2013-01-30 | 2015-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP6106024B2 (ja) | 2013-05-21 | 2017-03-29 | 株式会社ジャパンディスプレイ | 薄膜トランジスタの製造方法及び薄膜トランジスタ |
| JP6475424B2 (ja) | 2013-06-05 | 2019-02-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP6384822B2 (ja) | 2013-11-07 | 2018-09-05 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | イメージセンサ及びその製造方法 |
| US9601634B2 (en) | 2013-12-02 | 2017-03-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP6585354B2 (ja) * | 2014-03-07 | 2019-10-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP6358596B2 (ja) * | 2014-11-27 | 2018-07-18 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタ基板の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289859A (ja) * | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| JP4141309B2 (ja) * | 2003-04-15 | 2008-08-27 | シャープ株式会社 | 半導体装置およびその製造方法 |
| CN101057333B (zh) * | 2004-11-10 | 2011-11-16 | 佳能株式会社 | 发光器件 |
| JP5126730B2 (ja) * | 2004-11-10 | 2013-01-23 | キヤノン株式会社 | 電界効果型トランジスタの製造方法 |
-
2006
- 2006-08-31 JP JP2006236828A patent/JP5128792B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008060419A (ja) | 2008-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5128792B2 (ja) | 薄膜トランジスタの製法 | |
| JP5099740B2 (ja) | 薄膜トランジスタ | |
| JP5015472B2 (ja) | 薄膜トランジスタ及びその製法 | |
| JP5015471B2 (ja) | 薄膜トランジスタ及びその製法 | |
| JP5015470B2 (ja) | 薄膜トランジスタ及びその製法 | |
| JP4870404B2 (ja) | 薄膜トランジスタの製法 | |
| JP4623179B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP4870403B2 (ja) | 薄膜トランジスタの製法 | |
| JP5584960B2 (ja) | 薄膜トランジスタおよび表示装置 | |
| TWI639235B (zh) | 半導體裝置 | |
| JP5099739B2 (ja) | 薄膜トランジスタ及びその製法 | |
| JP4958253B2 (ja) | 薄膜トランジスタ | |
| US10615266B2 (en) | Thin-film transistor, manufacturing method thereof, and array substrate | |
| JP4873528B2 (ja) | 薄膜トランジスタの製造方法 | |
| US8624238B2 (en) | Thin-film transistor substrate and method of fabricating the same | |
| JP2007220818A (ja) | 薄膜トランジスタ及びその製法 | |
| JP2007287889A (ja) | 絶縁膜の成膜方法、半導体装置の製法 | |
| JP5766467B2 (ja) | 薄膜トランジスタ及びその製造方法、表示装置 | |
| JP2009528670A (ja) | 半導体機器及びその製法 | |
| TWI405335B (zh) | 半導體結構及其製造方法 | |
| JP2007073558A (ja) | 薄膜トランジスタの製法 | |
| US20140110702A1 (en) | Oxide Thin Film Transistor And Method For Manufacturing The Same, Array Substrate, And Display Apparatus | |
| KR20100030068A (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| JP2010243594A (ja) | 薄膜トランジスタ基板およびその製造方法 | |
| JPWO2013105473A1 (ja) | 半導体装置、表示装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120611 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120614 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121022 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121101 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |