JP5105351B2 - 不揮発性半導体記憶装置 - Google Patents

Description

本発明は、不揮発性半導体記憶装置に関するもので、特に、不良ブロックに対する処理の改良に関する。

不揮発性半導体記憶装置において、各メモリセルの情報消去に基づいて各メモリセルの劣化状況を判断する技術が、従来より知られている（例えば、特許文献１）。また、特許文献１には、劣化していると判断されるメモリセルに対して施すことにより、この劣化の進行を抑制する技術も開示されている。

また、不揮発性メモリセルの書込特性／消去特性が劣化した場合に、その劣化したメモリセルを冗長用のメモリセル、または、メモリセルブロックと置換する技術についても、従来より知られている（例えば、特許文献２）。

特開２００２−２０８２８６号公報 特開２００２−０７４９７８号公報

したがって、特許文献１および２の技術では、使用時にメモリセルの劣化状況を監視する処理が必要となる。その結果、不揮発性半導体記憶装置の処理負担が増大するという問題が生じていた。

そこで、本発明では、各ブロックへのアクセス状況に関わらず、メモリアレイに対して良好にデータ書込、データ読込、およびデータ消去を実行できる不揮発性半導体記憶装置を提供することを目的とする。

上記の課題を解決するため、請求項１の発明は、複数のブロックに分割されたメモリアレイと、通常使用前に、前記メモリアレイに含まれる各ブロックへのアクセス状況を診断することにより、前記複数のブロックから不良ブロックを検出する診断部と、前記不良ブロックに関する情報が格納されるブロック情報格納テーブルと、各ブロックへのアクセス処理を実行するメモリ制御部とを備え、前記メモリアレイは、データを記憶する複数のセルを有しており、前記診断部は、不良セルを含む第１ブロックを先天性不良ブロックとして検出する第１検出部と、前記先天性不良ブロック以外の各ブロックについてアクセス状況の指標値を求めるとともに、該指標値に基づいて選択された第２ブロックを、前記通常使用によって発生する後天性不良ブロックとなるおそれのあるブロックとして検出する第２検出部と、前記第１および第２検出部によって検出された前記先天性不良ブロックおよび前記後天性不良ブロックとなるおそれのあるブロックに関する情報を、各ブロック毎に不良ブロック情報として前記ブロック情報格納テーブルに前記通常使用前に登録する登録部とを有し、前記メモリ制御部は、予め前記診断部により前記ブロック情報格納テーブルに登録された前記不良ブロック情報に基づいて、前記通常使用時のアクセス対象ブロックから前記先天性不良ブロックおよび前記後天性不良ブロックとなるおそれのあるブロックを除外することを特徴とする。

また、請求項２の発明は、請求項１に記載の不揮発性半導体記憶装置において、前記ブロック情報格納テーブルに格納可能な前記不良ブロック情報の個数は、前記複数のブロックの総数に応じた所定数以下であることを特徴とする。

また、請求項３の発明は、複数のブロックに分割されたメモリアレイと、通常使用前に、前記メモリアレイに含まれる各ブロックへのアクセス状況を診断する診断部と、前記複数のブロックのうち、前記診断部の診断結果に応じて選択されたブロックについて、該ブロックに関する情報が格納されるブロック情報格納テーブルと、各ブロックへのアクセス処理を実行するメモリ制御部とを備え、前記メモリアレイは、データを記憶する複数のセルを有しており、前記診断部は、不良セルを含む第１ブロックを不良ブロックとして検出する第１検出部と、前記不良ブロック以外の各ブロックについてアクセス状況の指標値を求めるとともに、該指標値に基づいて選択された第２ブロックをリフレッシュ対象ブロックとして検出する第２検出部と、前記第１検出部によって検出された前記不良ブロックに関する情報を不良ブロック情報として、前記第２検出部によって検出された前記リフレッシュ対象ブロックに関する情報をリフレッシュ対象ブロック情報として、それぞれ前記ブロック情報格納テーブルに前記通常使用前に登録する登録部とを有し、前記メモリ制御部は、予め前記診断部により前記ブロック情報格納テーブルに登録された前記不良ブロック情報および前記リフレッシュ対象ブロック情報に基づいて、前記不良ブロックを前記通常使用時のアクセス対象ブロックから除外し、前記通常使用時の所定のタイミングで前記リフレッシュ対象ブロックにリフレッシュ処理を実行することを特徴とする。

また、請求項４の発明は、請求項３に記載の不揮発性半導体記憶装置において、前記ブロック情報格納テーブルに格納可能な前記不良ブロック情報の個数と、前記リフレッシュ対象ブロック情報の個数と、の総計は、前記複数のブロックの総数に応じた所定数以下であることを特徴とする。

また、請求項５の発明は、請求項１ないし請求項４のいずれかに記載の不揮発性半導体記憶装置において、前記指標値は、前記メモリ制御部により各ブロックに対して実行されるデータ書込の時間であり、前記第２検出部は、前記指標値が大きいブロックから順番に前記第２ブロックとして選択することを特徴とする。

また、請求項６の発明は、請求項５に記載の不揮発性半導体記憶装置において、各ブロックは、複数のページを有しており、前記メモリ制御部は、ページ単位にデータの書込処理を実行し、前記第２検出部は、書込対象ブロックに含まれる各ページのデータ書込時間の総計を前記指標値として使用することを特徴とする。

また、請求項７の発明は、請求項５に記載の不揮発性半導体記憶装置において、各ブロックは、複数のページを有しており、前記メモリ制御部は、ページ単位にデータの書込処理を実行し、前記第２検出部は、ブロックに含まれる各ページのデータ書込時間のうち最大となる時間を前記指標値として使用することを特徴とする。

また、請求項８の発明は、請求項１ないし請求項４のいずれかに記載の不揮発性半導体記憶装置において、前記指標値は、前記メモリ制御部により各ブロックに対して実行されるデータ消去の時間であり、前記第２検出部は、前記指標値が大きいブロックから順番に前記第２ブロックとして選択することを特徴とする。

また、請求項９の発明は、請求項１ないし請求項４のいずれかに記載の不揮発性半導体記憶装置において、前記指標値は、前記メモリ制御部により各ブロックに対して実行されるデータ消去の時間とデータ書込の時間とを総計したものであり、前記第２検出部は、前記指標値が大きいブロックから順番に前記第２ブロックとして選択することを特徴とする。

また、請求項１０の発明は、複数のブロックに分割されたメモリアレイと、通常使用前に、前記メモリアレイに含まれる各ブロックへのアクセス状況を診断する診断部と、前記複数のブロックのうち、前記診断部の診断結果に応じて選択されたブロックについて、該ブロックに関する情報が格納されるブロック情報格納テーブルと、前記複数のブロックへのアクセス処理を実行するメモリ制御部とを備え、前記メモリアレイは、データを記憶する複数のセルを有しており、前記診断部は、不良セルを含む第１ブロックを先天性不良ブロックとして検出する第１検出部と、前記先天性不良ブロック以外の各ブロックについて、アクセス状況の指標値を求めるとともに、該指標値が第１範囲となる第２ブロックを前記通常使用によって発生する後天性不良ブロックとなるおそれのあるブロックとして検出し、該指標値が第２範囲となり前記第２ブロックと比較してアクセス状況が良好な第３ブロックをリフレッシュ対象ブロックとして検出する第２検出部と、前記第１および第２検出部によって検出された前記先天性不良ブロックおよび前記後天性不良ブロックとなるおそれのあるブロックに関する情報を不良ブロック情報として、前記第２検出部によって検出された前記リフレッシュ対象ブロックに関する情報をリフレッシュ対象ブロック情報として、それぞれ前記ブロック情報格納テーブルに前記通常使用前に登録する登録部とを有し、前記メモリ制御部は、予め前記診断部により前記ブロック情報格納テーブルに登録された前記不良ブロック情報および前記リフレッシュ対象ブロック情報に基づいて、前記先天性不良ブロックおよび前記後天性不良ブロックとなるおそれのあるブロックを前記通常使用時のアクセス対象ブロックから除外し、前記通常使用時の所定のタイミングで前記リフレッシュ対象ブロックにリフレッシュ処理を実行することを特徴とする。

請求項１、請求項２、および、請求項５ないし請求項１０に記載の発明によれば、診断部は、すでに不良セルを有する先天性不良ブロックを検出するだけでなく、将来的に不良ブロックとなるおそれのある後天性不良ブロックをも、アクセス状況の指標値に基づいて検出することができる。これにより、先天性不良ブロックだけでなく後天性不良ブロックとなるおそれのあるブロックについても、メモリ制御部のアクセス対象ブロックから除外することができる。そのため、装置使用中にアクセス対象から後天性不良ブロックを除外する機能およびこの機能を実現するハードウェア（回路）が不要となり、不揮発性半導体記憶装置の構成を簡略化させることができる。

また、請求項１、請求項２、および、請求項５ないし請求項１０に記載の発明によれば、後天性不良ブロックとなるおそれのあるブロックはアクセス対象から除外されている。これにより、後天性不良ブロックが発生したか否かを検出するための処理が不要となるため、不揮発性半導体記憶装置の処理負担を軽減させることができる。

また、請求項３ないし請求項１０に記載の発明によれば、同一ブロックに対して繰り返しデータ読込が行われることにより、記憶されているデータの劣化が発生してデータの読込エラーが発生するおそれのあるブロックを、リフレッシュ対象ブロックとして選択することができる。すなわち、この選択されたリフレッシュ対象ブロックをリフレッシュ処理の対象とすることができる。そのため、各ブロックでデータ読込エラーが発生することを未然に防止することができる。

特に、請求項２および請求項４に記載の発明によれば、ブロック情報格納テーブルの容量を可変値でなく一定値とすることができる。そのため、ブロック情報格納テーブルのハードウェア構成を容易にすることができる。

特に、請求項５に記載の発明によれば、各ブロックのデータ書込に要する時間が指標値として使用されている。ここで、将来的に後天性不良ブロックとなるおそれのあるブロックについては、データ書込時間が増大する傾向にあることが知られている。

したがって、データ書込時間が長いブロックから順番に選択することにより、後天性不良ブロックとなるおそれのあるブロックを確実に検出することができる。そのため、選択された第２ブロックをメモリ制御部によるアクセス対象ブロックから確実に除外することができる。または、将来的に後天性不良ブロックとなるおそれのあるブロックであり、かつ、データの読込エラーが発生するおそれのあるブロックを、リフレッシュ対象ブロックとして選択し、リフレッシュ処理の対象とすることができる。

特に、請求項６に記載の発明によれば、各ブロック全体のデータ書込時間を指標値として使用することができる。また、請求項７に記載の発明によれば、ブロックに含まれる各ページのデータ書込時間のうち最大となる時間を指標値として使用することができる。そのため、後天性不良ブロックとなるおそれのあるブロック、またはリフレッシュ対象ブロックを確実に検出することができる。

特に、請求項８に記載の発明によれば、各ブロックのデータ消去に要する時間が指標値として使用されている。ここで、将来的に後天性不良ブロックとなるおそれのあるブロックについては、データ消去時間が増大する傾向にあることが知られている。したがって、データ消去時間が長いブロックから順番に選択することにより、後天性不良ブロックとなるおそれのあるブロックを確実に検出することができる。そのため、選択された第２ブロックをメモリ制御部によるアクセス対象ブロックから確実に除外することができる。または、将来的に後天性不良ブロックとなるおそれのあるブロックであり、かつ、データの読込エラーが発生するおそれのあるブロックを、リフレッシュ対象ブロックとして選択し、リフレッシュ処理の対象とすることができる。

特に、請求項９に記載の発明によれば、各ブロックのデータ消去およびデータ書込に要する時間を総計したものが指標値として使用されている。したがって、この指標値が大きいブロックから順番に選択することにより、後天性不良ブロックとなるおそれのあるブロックを確実に検出することができる。そのため、選択された第２ブロックをメモリ制御部によるアクセス対象ブロックから確実に除外し、または、選択された第２ブロックをリフレッシュ処理の対象とすることができる。

以下、図面を参照しつつ本発明の実施の形態について詳細に説明する。

＜１．第１の実施の形態＞
＜１．１．情報処理システムの構成＞
図１は、本実施の形態における情報処理システム１および不揮発性半導体記憶装置１０の全体構成の一例を示す図である。情報処理システム１は、プログラムにしたがった演算処理を実行する機器である。例えば、携帯電話およびＰＤＡ（Personal Digital Assistants）のような携帯情報端末、デジタルカメラやデジタルビデオのような映像機器、またはパーソナルコンピュータやワークステーション等の情報処理装置が、情報処理システム１に該当する。図１に示すように、情報処理システム１は、主として、不揮発性半導体記憶装置１０と、ＣＰＵ９１と、ＲＡＭ９２と、を有している。

不揮発性半導体記憶装置１０は、例えばＮＡＮＤ型フラッシュメモリやＮＯＲ型フラッシュメモリのように、読み書き自在であり、電源供給が切断されても記憶された内容が消えない不揮発性メモリである。

ここで、不揮発性半導体記憶装置１０には、ＣＰＵ９１に対する命令を記述したプログラムが格納されてもよいし、ＣＰＵ９１での演算に使用されるデータが格納されてもよい。また、不揮発性半導体記憶装置１０の形態としては、情報処理システム１に対して着脱可能とされた形態（例えば、カード型にパーケージされたもの）であってもよいし、半田等によって情報処理システム１に対して固定された形態であってもよい。なお、不揮発性半導体記憶装置１０の詳細については、後述する。

ＣＰＵ（Central Processing Unit）９１は、プログラムに従った制御やデータの演算・加工を実行する。また、ＲＡＭ（Random Access Memory ）９２は、読み書き自在の揮発性メモリであり、例えば、ＣＰＵ９１での演算・加工に使用されるデータが格納される。さらに、不揮発性半導体記憶装置１０、ＣＰＵ９１、およびＲＡＭ９２のそれぞれは、バスライン９５を介して電気的に接続されている。したがって、ＣＰＵ９１は、例えば不揮発性半導体記憶装置１０に対するデータ書込やデータ消去等を、所定のタイミングで実行することができる。

＜１．２．不揮発性半導体記憶装置の構成＞
ここでは、不揮発性半導体記憶装置１０のハードウェア構成について説明する。図１に示すように、不揮発性半導体記憶装置１０は、主として、メモリアレイ１５と、メモリ制御部２０と、ホストインタフェース３０と、診断部４０と、第１格納部５１と、第２格納部５２と、を備えている。

図２は、メモリアレイ１５の論理構成を説明するための図である。メモリアレイ１５は、データ記憶の最小単位である複数のセル（記憶素子：図示省略）を有しており、図１および図２に示すように、メモリアレイ１５は、複数のブロックＢＬに分割されている。また、図２に示すように、各ブロックＢＬは、複数のページＰＧに分割されており、各ページＰＧは、複数のセルによって構成されている。なお、各セルの記憶容量は、１ビットであってもよいし、多ビット（２ビット以上）であってもよい。

メモリ制御部２０は、各ブロックへのアクセス処理（データ書込処理、データ読込処理、およびデータ消去処理等）の実行を制御するコントローラである。メモリ制御部２０は、ページＰＧ（図２参照）単位で、データの読込／書込処理を、ブロックＢＬ（図１および図２参照）単位で、データの消去処理を、それぞれ実行する。

また、メモリ制御部２０は、第１格納部５１のブロック情報格納テーブル５１ａに格納された情報を参照することにより、不良ブロックをアクセス対象ブロックから除外することができる。

ここで、不良ブロックとは、ブロック内に不良セルを有しており、アクセス処理が正常に終了しないブロックをいう。不良ブロックには、先天性不良ブロックと後天性不良ブロックとが含まれる。

また、不良セルとは、メモリアレイ１５内のワードラインおよびビットラインが、独立的または複合的に、電気的にオープン状態または短絡状態となっており、正しくデータ書込やデータ消去が実行されないセルをいう。また、ゲート酸化膜が著しく劣化しているため、正しくデータ書込やデータ消去が実行されないセルも、不良セルに含まれる。

また、先天性不良ブロックとは、製造時、または、工場出荷時にすでに不良ブロックとなっているブロックをいう。

さらに、後天性不良ブロックとは、不揮発性半導体記憶装置１０を工場出荷後の使用時に発生する後発的な不良ブロックをいう。後天性不良ブロックとなるおそれのあるブロックには、データ書込回数およびデータ消去回数が所定の保証回数未満で不良セルとなる（すなわち、不揮発性半導体記憶装置１０の寿命に達するまでに、将来的に不良セルとなる）セルが含まれている。

例えば、メモリアレイ１５内のワードラインおよびビットラインについて、これらラインの電気的なオープン状態または短絡状態が極めて微弱なセルや、ゲート酸化膜でリークが発生しているセル（以下、「非良質セル」とも呼ぶ）は、良質なセルと比較して、リトライ処理の発生確率が高く、その結果、データの書込時間や消去時間が増大する傾向にある。そして、非良質セルに対して書込処理や消去処理が実行され続けると、非良質セルは、不良セルとなる場合がある。すなわち、非良質セルは、通常使用によって、不良セルに遷移する可能性が高い。

ホストインタフェース３０は、不揮発性半導体記憶装置１０をバスライン９５に接続するための機器であり、例えばバスライン９５側と不揮発性半導体記憶装置１０側との間の動作電圧や応答速度の相違を調整する。

診断部４０は、メモリアレイ１５に含まれる各ブロックＢＬへのアクセス状況（例えば、データの書込状況や消去状況）を診断することによって、複数のブロックＢＬから先天性不良ブロックおよび後天性不良ブロックを検出する。図１に示すように、診断部４０は、主として、第１検出部４１と、第２検出部４２と、登録部４５と、を有している。

第１検出部４１は、各ブロックから不良セルを含むブロック（第１ブロック）を先天性不良ブロックとして検出する。例えば、工場出荷時において不良セルを含むブロックについては、そのブロック内の所定領域（例えば、フラグ領域）に不良ブロックであることを示す論理値「Ｔｒｕｅ」が格納されている。一方、工場出荷時に不良ブロックと判断されていないブロックについては、そのブロックのフラグ領域に論理値「Ｆａｌｓｅ」が格納されている。この場合、第１検出部４１は、フラグ領域に格納されている論理値が「Ｔｒｕｅ」となるブロックＢＬを、先天性不良ブロックとして検出する。

第２検出部４２は、第１検出部４１によって先天性不良ブロックが検出された後、検出された先天性不良ブロック以外の各ブロックについてアクセス状況の指標値を求める。また、第２検出部４２は、指標値に基づいて選択されたブロック（第２ブロック）を、将来的に後天性不良ブロックとなるおそれのあるブロックとして検出する。

ここで、後天性不良ブロックとなるおそれのあるブロックは上述の非良質セルを含んでいる可能性が高い。また、この非良質セルを含むブロックに対するデータの書込時間は、良質セルのものと比較して長くなる可能性が高い。

そこで、第２検出部４２は、メモリ制御部２０により各ブロックＢＬに対して実行されるデータ書込の時間を計測し、この計測されたデータ書込時間を指標値とする。そして、第２検出部４２は、計測された指標値が大きいブロックＢＬから順番に後天性不良ブロックとなるおそれのあるブロック（第２ブロック）として選択する。これにより、選択されたブロック（第２ブロック）をメモリ制御部２０のアクセス対象ブロックから確実に除外することが可能となる。

なお、データ書込時間に基づいた指標値としては、書込対象ブロックの各ページＰＧ（図２参照）に対し、ページ単位にデータの書込処理をメモリ制御部２０に実行させ、計測された各ページのデータ書込時間の総計が使用されてもよい。また、書込対象ブロックに含まれる各ページのデータ書込時間のうち最大となる時間が指標値として使用されてもよい。

また、指標値の信頼性を確保するため、データ書込時間の計測は、以下の手順で実行される。すなわち、まず、ブロック内の全データが削除される。そして、書込対象となるページのすべてのセルに「００ｈ」が格納されるまでに要する時間Ｔが計測される。ここで、各ページＰＧのデータ書込時間Ｔは、書込制御信号が「Ｒｅａｄｙ」状態から「Ｂｕｓｙ」状態に遷移する時刻ｔ１（すなわち、信号論理が「Ｈｉｇｈ」状態から「Ｌｏｗ」状態に遷移する時点）と、書込制御信号が「Ｂｕｓｙ」状態から「Ｒｅａｄｙ」状態に遷移する時刻ｔ２（すなわち、信号論理が「Ｌｏｗ」状態から「Ｈｉｇｈ」状態に遷移する時点）と、が計測されることによって求められる（図３参照）。

登録部４５は、第１検出部４１によって検出された先天性不良ブロック、および第２検出部４２によって検出された後天性不良ブロックに関する情報を、各ブロック毎に不良ブロック情報としてブロック情報格納テーブル５１ａに登録する。

第１格納部５１は、いわゆるメモリによって構成された記憶部である。ブロック情報格納テーブル５１ａには、例えば、不良ブロック情報に関する情報を格納するブロック情報格納テーブル５１ａに記憶される。

図４は、本実施の形態におけるブロック情報格納テーブル５１ａのデータ構造の一例を示す図である。図４に示すように、ブロック情報格納テーブル５１ａは、例えば、「ＩＤ」および「ブロックＮＯ」の各フィールド（列）を有している。

「ＩＤ」フィールドには、ブロック情報格納テーブル５１ａに含まれる各レコード（各行）を一意に識別する識別子が格納される。「ブロックＮＯ」フィールドには、メモリアレイ１５を構成する各ブロックＢＬを一意に識別するための識別子が格納される。

これにより、メモリ制御部２０は、予め診断部４０によってブロック情報格納テーブル５１ａに登録された不良ブロック情報を参照することにより、先天性不良ブロックおよび後天性不良ブロックをアクセス対象ブロックから除外することができる。

なお、図４に示すように、先天性不良ブロックおよび後天性不良ブロックは、ブロック情報格納テーブル５１ａに区別して登録されていないが、これに限定されるものでない。例えば、ブロック情報格納テーブル５１ａに先天性不良ブロックと後天性不良ブロックとを識別するためのフィールドが作成され、このフィールドに両ブロックを識別するためのデータが格納されてもよい。

また、ブロック情報格納テーブル５１ａに格納されるレコード数（すなわち、不良ブロック情報の個数）は、メモリアレイ１５の容量、メモリアレイ１５に含まれるブロックＢＬの総数に応じた所定数Ｍ（Ｍは正の整数）となるように設定されている。これにより、ブロック情報格納テーブル５１ａの容量を可変値でなく一定値とすることができ、第１格納部５１のハードウェア構成を容易にすることができる。

第２格納部５２は、第１格納部５１と同様に、いわゆるメモリによって構成された記憶部である。ソート情報格納テーブル５２ａには、第２検出部４２による後天性不良ブロックの検出処理に使用可能なソート情報格納テーブル５２ａが記憶される。

図５は、本実施の形態におけるソート情報格納テーブル５２ａのデータ構造の一例を示す図である。ソート情報格納テーブル５２ａは、Ｎ個（Ｎは正の整数）のレコードを格納可能なテーブルである。ソート情報格納テーブル５２ａは、第２検出部４２によって後天性不良ブロックが検出される場合において、計測されたデータ書込時間を降順に整列するために使用される。図５に示すように、ソート情報格納テーブル５２ａは、例えば、「ブロックＮＯ」および「書込時間」の各フィールドを有している。

「ＩＤ」フィールドには、ブロック情報格納テーブル５１ａに含まれる各レコードを一意に識別する識別子が格納される。「ブロックＮＯ」フィールドには、メモリアレイ１５の各ブロックＢＬを一意に識別するための識別子が格納される。「書込時間」フィールドには、「ブロックＮＯ」フィールドによって指定されたブロックに対応するデータ書込時間が格納される。

ここで、第２検出部４２は、「書込時間」フィールドに格納される値がレコード先頭（上段側）から降順となるように、各ブロックＢＬのデータ書込時間およびブロックＮＯをソート情報格納テーブル５２ａに格納する。

例えば、書込対象ブロックの書込時間が、（１）レコード５２ｂの「書込時間」フィールドに格納されている値以下であり、かつ、（２）レコード５２ｃの「書込時間」フィールドに格納されている値より大きいとき、「ＩＤ」＝「Ｎ」となるレコード（最終行のレコード）が削除されるとともに、レコード５２ｂ以下のレコードの「ＩＤ」が１だけ増加させられ、レコード５２ｂ以下のレコードが順次繰り上げられる。そして、「ＩＤ」＝「２」となるレコードに、書込対象ブロックのブロックＮＯおよびデータ書込時間が格納される。なお、ソート情報格納テーブル５２ａのレコード総数Ｎは、メモリアレイ１５の容量等に基づき、一定値としてもよい。

＜１．３．不良ブロックの検出手順＞
図６は、本実施の形態における先天性および後天性不良ブロックの検出手順を説明するためのフローチャートである。本検出手順では、まず、第１検出部４１によって先天性不良ブロックの検出処理が実行される（Ｓ１０１）。検出された先天性不良ブロックに関する情報は、不良ブロック情報としてブロック情報格納テーブル５１ａに登録される（Ｓ１０２）。なお、不良ブロック情報の登録は、先天性不良ブロックが検出される毎に行われてもよいし、すべてのブロックＢＬについて先天性不良ブロックの検出処理が完了した後に行われてもよい。

次に、第２検出部４２によって後天性不良ブロックの検出処理が実行される。すなわち、各ブロックＢＬについてデータの書込時間を計測する処理が実行される（Ｓ１０３）。続いて、計測された書込時間と、既にソート情報格納テーブル５２ａに格納されている「書込時間」の値と、が比較される（Ｓ１０４）。計測された書込時間が既に登録された「書込時間」のいずれかの値より大きい場合、計測された書込時間およびブロックＮＯを有するレコードがソートされてソート情報格納テーブル５２ａに登録される（Ｓ１０５）。一方、計測された書込時間が既に登録された「書込時間」のいずれの値よりも小さい、または、同一の場合、ステップＳ１０６に進む。これらステップＳ１０３〜Ｓ１０５の処理は、メモリアレイ１５のすべてのブロックについてデータ書込時間の計測が終了するまで実行される（Ｓ１０６）。そして、すべてのブロックについてデータ書込時間の計測が終了すると（Ｓ１０６）、ソート情報格納テーブル５２ａに格納されたデータのうち「書込時間」の大きいブロックから順に、後天性不良ブロックとしてブロック情報格納テーブル５１ａに登録され（Ｓ１０７）、本手順が終了する。

なお、既にブロック情報格納テーブル５１ａに登録されている先天性不良ブロックの個数をＭｃ（≧０）、およびブロック情報格納テーブル５１ａに登録可能なブロック情報の個数をＭ（＞０）とすると、ブロック情報格納テーブル５１ａに登録可能な後天性不良ブロックの個数Ｍｐ（≧０）は、数１によって表すことができる。

１≦Ｍｐ≦Ｍ−Ｍｃ ・・・ （数１）

＜１．４．第１の実施の形態の不揮発性半導体記憶装置の利点＞
以上ように、第１の実施の形態の不揮発性半導体記憶装置１０は、すでに不良セルを有する先天性不良ブロックを検出するだけでなく、将来的に不良ブロックとなるおそれのある後天性不良ブロックをも検出することができる。これにより、先天性不良ブロックだけでなく後天性不良ブロックとなるおそれのあるブロックも、メモリ制御部２０のアクセス対象ブロックから除外することができる。そのため、不揮発性半導体記憶装置１０使用中にアクセス対象から後天性不良ブロックを除外する機能およびこの機能を実現するハードウェア（回路）が不要となり、不揮発性半導体記憶装置１０の構成を簡略化させることができる。

また、不揮発性半導体記憶装置１０において、後天性不良ブロックとなるおそれのあるブロックはアクセス対象から除外されている。これにより、後天性不良ブロックが発生したか否かを検出するための処理が不要となる。そのため、不揮発性半導体記憶装置１０の処理負担を軽減させることができる。

＜２．第２の実施の形態＞
次に、本発明の第２の実施の形態について説明する。第２の実施の形態における情報処理システム１００および不揮発性半導体記憶装置１１０は、第１の実施の形態のものと比較して、
（１）不揮発性半導体記憶装置１１０の第１格納部５１に格納されているブロック情報格納テーブル１５１ａのデータ構造が異なる点と、
（２）メモリ制御部１２０によって実行されるアクセス処理が異なる点と、
を除いては、第１の実施の形態と同様なハードウェア構成を有する。そこで、以下では、この相違点を中心に説明する。

なお、以下の説明において、第１の実施の形態の情報処理システム１および不揮発性半導体記憶装置１０における構成要素と同様な構成要素については同一符号を付している。これら同一符号の構成要素は、第１の実施の形態において説明済みであるため、本実施形態では説明を省略する。

＜２．１．不揮発性半導体記憶装置の構成＞
不揮発性半導体記憶装置１１０は、第１の実施の形態の不揮発性半導体記憶装置１０と同様に、読み書き自在であり、電源供給が切断されても記憶された内容が消えない不揮発性メモリである。図１に示すように、不揮発性半導体記憶装置１１０は、主として、メモリアレイ１５と、メモリ制御部１２０と、診断部４０と、第１格納部５１と、第２格納部５２と、を備えている。

診断部４０は、メモリアレイ１５に含まれる各ブロックＢＬへのアクセス状況を診断する。図１に示すように、診断部４０は、主として、第１検出部４１と、第２検出部１４２と、登録部１４５と、を有している。

第２検出部１４２は、第１検出部４１によって不良ブロック（先天性不良ブロック：第１ブロック）が検出された後、検出された不良ブロック以外の各ブロックについてアクセス状況の指標値を求める。また、第２検出部１４２は、指標値に基づいて選択されたブロック（第２ブロック）を、リフレッシュ対象ブロックとして検出する。

ここで、リフレッシュ対象ブロックとは、同一ブロックの同一ページに対して繰り返しデータ読込が行われることにより、記憶されているデータの劣化が発生してデータの読込エラーが発生するおそれのあるブロックをいう。また、リフレッシュ対象ブロックは、上述の非良質セルを有している可能性が高い。さらに、非良質セルを含むブロックまたはページに対して電荷を補充するリフレッシュ処理が施されることにより、データ劣化が防止される。

そこで、本実施の形態の第２検出部１４２は、第１の実施の形態の後天性不良ブロックを検出する処理と同様な手法により、リフレッシュ対象ブロックを検出する。すなわち、第２検出部１４２は、第１の実施の形態の第２検出部４２と同様に、メモリ制御部１２０により各ブロックＢＬに対して実行されるデータ書込の時間を計測し、この計測されたデータ書込時間を指標値とする。また、第２検出部１４２は、計測された指標値が大きいブロックＢＬから順番にリフレッシュ対象ブロック（第２ブロック）として選択する。また、メモリ制御部１２０は、リフレッシュ対象ブロックに対して、所定のタイミングでリフレッシュ処理を実行する。これにより、各ブロックでデータ読込エラーが発生することを未然に防止することができる。

登録部１４５は、第１検出部４１によって検出された不良ブロックに関する情報を不良ブロック情報として、および第２検出部１４２によって検出されたリフレッシュ対象ブロックに関する情報をリフレッシュ対象ブロック情報として、各ブロック毎にブロック情報格納テーブル１５１ａに登録する。

図７は、本実施の形態におけるブロック情報格納テーブル１５１ａのデータ構造の一例を示す図である。ブロック情報格納テーブル１５１ａは、診断部４０の診断結果に応じて選択された不良ブロック情報とリフレッシュ対象ブロックと、を格納する格納テーブルである。図７に示すように、ブロック情報格納テーブル１５１ａは、例えば、「ＩＤ」、「ブロックＮＯ」、および「種別」の各フィールドを有している。

「ＩＤ」フィールドには、ブロック情報格納テーブル１５１ａに含まれる各レコードを一意に識別する識別子が格納される。「ブロックＮＯ」フィールドには、メモリアレイ１５を構成するブロックＢＬを一意に識別するための識別子が格納されている。

「種別」フィールドには、各レコードに格納されている情報が、「不良ブロック」および「リフレッシュ対象ブロック」のいずれに関するものかを特定する種別情報が格納されている。ここで、「種別」＝「ＢＢ」となるレコードには、「不良ブロック」に関する情報が格納されている（例えば、「ＩＤ」＝「１」のレコード）。一方、「種別」＝「ＲＢ」となるレコードには、「リフレッシュ対象ブロック」に関する情報が格納されている（例えば、「ＩＤ」＝「Ｍ−１」のレコード）。

これにより、メモリ制御部１２０は、予め診断部４０によってブロック情報格納テーブル１５１ａに登録された情報を参照することにより、（１）不良ブロックをアクセス対象ブロックから除外するとともに、（２）リフレッシュ対象ブロックに対して所定のタイミングでリフレッシュ処理を実行することができる。

また、ブロック情報格納テーブル１５１ａに格納されるレコード数（すなわち、不良ブロック情報の個数とリフレッシュ対象ブロック情報の個数との総計）は、メモリアレイ１５の容量、メモリアレイ１５に含まれるブロックＢＬの総数に応じた所定数Ｍ（Ｍは正の整数）となるように設定されている。これにより、ブロック情報格納テーブル１５１ａの容量を可変値でなく一定値とすることができ、第１格納部５１のハードウェア構成を容易にすることができる。

＜２．２．不良ブロックおよびリフレッシュ対象ブロックの検出手順＞
図８は、本実施の形態における不良ブロックおよびリフレッシュ対象ブロックの検出手順を説明するためのフローチャートである。本検出手順では、まず、第１検出部４１によって不良ブロック（先天性不良ブロック）の検出処理が実行される（Ｓ２０１）。検出された不良ブロックに関する情報は、不良ブロック情報としてブロック情報格納テーブル１５１ａに登録される（Ｓ２０２）。

ここで、ステップＳ２０２において、「種別」フィールドには、不良ブロック情報を示す「ＢＢ」が格納される（例えば、図７の「ＩＤ」＝「２」のレコード）。また、不良ブロック情報の登録は、不良ブロックが検出される毎に行われてもよいし、すべてのブロックＢＬについて不良ブロックの検出処理が完了した後に行われてもよい。

次に、第２検出部１４２によってリフレッシュ対象ブロックの検出処理が実行される。すなわち、各ブロックＢＬについてデータの書込時間を計測する処理が実行される（Ｓ２０３）。続いて、計測された書込時間と、既にソート情報格納テーブル５２ａに格納されている「書込時間」の値と、が比較される（Ｓ２０４）。計測された書込時間が既に登録された「書込時間」のいずれかの値より大きい場合、計測された書込時間およびブロックＮＯを有するレコードがソートされてソート情報格納テーブル５２ａに登録される（Ｓ２０５）。一方、計測された書込時間が既に登録された「書込時間」のいずれの値よりも小さい、または、同一の場合、ステップＳ２０６に進む。これらステップＳ２０３〜Ｓ２０５の処理は、メモリアレイ１５のすべてのブロックについてデータ書込時間の計測が終了するまで実行される（Ｓ２０６）。

そして、すべてのブロックについてデータ書込時間の計測が終了すると、ソート情報格納テーブル５２ａに格納されたデータのうち「書込時間」の大きいブロックから順に、リフレッシュ対象ブロックとしてブロック情報格納テーブル１５１ａに登録され（Ｓ２０７）、本手順が終了する。なお、ステップＳ２０７において、「種別」フィールドには、リフレッシュ対象ブロックを示す「ＲＢ」が格納される。

＜２．３．第２の実施の形態の不揮発性半導体記憶装置の利点＞
以上のように、第２の実施の形態の不揮発性半導体記憶装置１１０は、不良セルを有する不良ブロックだけでなく、リフレッシュ対象ブロックをも検出することができる。これにより、リフレッシュ対象ブロックをリフレッシュ処理の対象とすることができる。そのため、各ブロックでデータ読込エラーが発生することを未然に防止することができる。

＜３．変形例＞
以上、本発明の実施の形態について説明してきたが、本発明は上記実施の形態に限定されるものではなく様々な変形が可能である。

（１）第１および第２の実施において、診断部４０の第２検出部４２、１４２は、指標値としてメモリアレイ１５の各ブロックＢＬに対して実行されるデータの書込の時間を使用するものとして説明したがこれに限定されるものでない。

ここで、後天性不良ブロックとなるおそれのあるブロックは、上述のように、非良質セルを含んでいる可能性が高い。また、上述のように、後天性不良ブロックとなるおそれのあるブロックに対して繰り返しデータ読込が行われると、記憶されているデータの劣化が発生して、データ読込エラーが発生するおそれがある。また、この非良質セルを含むブロックに記憶されたデータを消去するために要する時間は、データ書込時間と同様に、良質セルのものと比較して長くなる可能性が高い。

したがって、第２検出部４２、１４２は、メモリ制御部２０、１２０により各ブロックＢＬに対して実行されるデータ消去の時間を計測し、このデータ消去時間を指標値として使用してもよい。この場合、データ書込時間を指標値として使用する場合と同様に、データ消去時間が大きいブロックから順番に後天性不良ブロックまたはリフレッシュ対象ブロック（第２ブロック）として選択する。

また、指標値の信頼性を確保するため、データ消去時間の計測処理は、以下の手順で実行される。すなわち、まず、ブロック内のすべてのセルに「００ｈ」が書き込まれる。続いて、消去処理が実行され、データ消去時間Ｔが計測される。ここで、データ消去時間は、消去制御信号が「Ｒｅａｄｙ」状態から「Ｂｕｓｙ」状態に遷移する時刻ｔ１と、消去制御信号が「Ｂｕｓｙ」状態から「Ｒｅａｄｙ」状態に遷移する時刻ｔ２と、が計測されることによって求められる（図３参照）。

（２）また、データ書込時間とデータ消去時間とを総計したものが指標値として使用されてもよい。この場合も、指標値が大きいブロックから順番に選択することにより、後天性不良ブロックとなるおそれのあるブロックまたはリフレッシュ対象ブロックを確実に検出することができる。

（３）第１の実施の形態において、先天性不良ブロックに関する情報と、後天性不良ブロックに関する情報とは、同一のブロック情報格納テーブル５１ａに格納されるものとして説明したが、これに限定されるものでない。先天性不良ブロックに関する情報と、後天性不良ブロックに関する情報とは、それぞれ別個の格納テーブルに格納されてもよい。

また、第２の実施の形態において、不良ブロック情報と、リフレッシュ対象ブロック情報とは、同一のブロック情報格納テーブル１５１ａに格納されるものとして説明したが、これに限定されるものでない。不良ブロック情報と、リフレッシュ対象ブロック情報とは、それぞれ別個の格納テーブルに格納されてもよい。

（４）さらに、第２の実施の形態において、ブロック情報格納テーブル１５１ａには、不良ブロックおよびリフレッシュ対象ブロックに関する情報が格納されているが、これに限定されるものでない。例えば、ブロック情報格納テーブル１５１ａには、先天性不良ブロック、後天性不良ブロック、およびリフレッシュ対象ブロックに関する情報が格納されてもよい。

すなわち、第２検出部１４２は、（ａ）アクセス状況の指標値（例えば、データ書込時間）が第１範囲となるブロック（第２ブロック）を後天性不良ブロックとなるおそれのあるブロックとし、（ｂ）指標値が第２範囲となり後天性不良ブロックとなるおそれのあるブロックと比較してアクセス状況が良好なブロック（第３ブロック）をリフレッシュ対象ブロックとして検出する。

これにより、メモリ制御部１２０は、予め診断部４０によってブロック情報格納テーブル１５１ａに登録された情報を参照することにより、（ａ）先天性および後天性不良ブロックをアクセス対象ブロックから除外するとともに、（ｂ）リフレッシュ対象ブロックに対して所定のタイミングでリフレッシュ処理を実行することができる。そのため、後天性不良ブロックとして使用不可となるブロックの数を低減させつつ、各ブロックでデータ読込エラーが発生することを未然に防止することができる。

本発明の第１および第２の実施の形態における情報処理システムおよび不揮発性半導体記憶装置の全体構成の一例を示す図である。 メモリアレイの論理構成を説明するための図である。 メモリ制御部によるデータ書込時間を説明するためのタイミングチャートである。 第１の実施の形態におけるブロック情報格納テーブルのデータ構造の一例を示す図である。 第１および第２の実施の形態におけるソート情報格納テーブルのデータ構造の一例を示す図である。 第１の実施の形態における先天性および後天性不良ブロックの検出手順を説明するためのフローチャートである。 第２の実施の形態におけるブロック情報格納テーブルのデータ構造の一例を示す図である。 第２の実施の形態における不良ブロックおよびリフレッシュ対象ブロックの検出手順を説明するためのフローチャートである。

符号の説明

１、１００ 情報処理システム
１０、１１０ 不揮発性半導体記憶装置
１５ メモリアレイ
２０、１２０ メモリ制御部
４０ 診断部
４１ 第１検出部
４２、１４２ 第２検出部
４５、１４５ 登録部
５１ 第１格納部
５１ａ、１５１ａ ブロック情報格納テーブル
５２ 第２格納部
５２ａ ソート情報格納テーブル
ＢＬ ブロック
ＰＧ ページ

Claims (10)

1. (a) 複数のブロックに分割されたメモリアレイと、
   (b) 通常使用前に、前記メモリアレイに含まれる各ブロックへのアクセス状況を診断することにより、前記複数のブロックから不良ブロックを検出する診断部と、
   (c) 前記不良ブロックに関する情報が格納されるブロック情報格納テーブルと、
   (d) 各ブロックへのアクセス処理を実行するメモリ制御部と、
   を備え、
   前記メモリアレイは、データを記憶する複数のセルを有しており、
   前記診断部は、
   (b-1) 不良セルを含む第１ブロックを先天性不良ブロックとして検出する第１検出部と、
   (b-2) 前記先天性不良ブロック以外の各ブロックについてアクセス状況の指標値を求めるとともに、該指標値に基づいて選択された第２ブロックを、前記通常使用によって発生する後天性不良ブロックとなるおそれのあるブロックとして検出する第２検出部と、
   (b-3) 前記第１および第２検出部によって検出された前記先天性不良ブロックおよび前記後天性不良ブロックとなるおそれのあるブロックに関する情報を、各ブロック毎に不良ブロック情報として前記ブロック情報格納テーブルに前記通常使用前に登録する登録部と、
   を有し、
   前記メモリ制御部は、予め前記診断部により前記ブロック情報格納テーブルに登録された前記不良ブロック情報に基づいて、前記通常使用時のアクセス対象ブロックから前記先天性不良ブロックおよび前記後天性不良ブロックとなるおそれのあるブロックを除外することを特徴とする不揮発性半導体記憶装置。
2. 請求項１に記載の不揮発性半導体記憶装置において、
   前記ブロック情報格納テーブルに格納可能な前記不良ブロック情報の個数は、前記複数のブロックの総数に応じた所定数以下であることを特徴とする不揮発性半導体記憶装置。
3. (a) 複数のブロックに分割されたメモリアレイと、
   (b) 通常使用前に、前記メモリアレイに含まれる各ブロックへのアクセス状況を診断する診断部と、
   (c) 前記複数のブロックのうち、前記診断部の診断結果に応じて選択されたブロックについて、該ブロックに関する情報が格納されるブロック情報格納テーブルと、
   (d) 各ブロックへのアクセス処理を実行するメモリ制御部と、
   を備え、
   前記メモリアレイは、データを記憶する複数のセルを有しており、
   前記診断部は、
   (b-1) 不良セルを含む第１ブロックを不良ブロックとして検出する第１検出部と、
   (b-2) 前記不良ブロック以外の各ブロックについてアクセス状況の指標値を求めるとともに、該指標値に基づいて選択された第２ブロックをリフレッシュ対象ブロックとして検出する第２検出部と、
   (b-3) 前記第１検出部によって検出された前記不良ブロックに関する情報を不良ブロック情報として、前記第２検出部によって検出された前記リフレッシュ対象ブロックに関する情報をリフレッシュ対象ブロック情報として、それぞれ前記ブロック情報格納テーブルに前記通常使用前に登録する登録部と、
   を有し、
   前記メモリ制御部は、予め前記診断部により前記ブロック情報格納テーブルに登録された前記不良ブロック情報および前記リフレッシュ対象ブロック情報に基づいて、
   (i) 前記不良ブロックを前記通常使用時のアクセス対象ブロックから除外し、
   (ii) 前記通常使用時の所定のタイミングで前記リフレッシュ対象ブロックにリフレッシュ処理を実行することを特徴とする不揮発性半導体記憶装置。
4. 請求項３に記載の不揮発性半導体記憶装置において、
   前記ブロック情報格納テーブルに格納可能な前記不良ブロック情報の個数と、前記リフレッシュ対象ブロック情報の個数と、の総計は、前記複数のブロックの総数に応じた所定数以下であることを特徴とする不揮発性半導体記憶装置。
5. 請求項１ないし請求項４のいずれかに記載の不揮発性半導体記憶装置において、
   前記指標値は、前記メモリ制御部により各ブロックに対して実行されるデータ書込の時間であり、
   前記第２検出部は、前記指標値が大きいブロックから順番に前記第２ブロックとして選択することを特徴とする不揮発性半導体記憶装置。
6. 請求項５に記載の不揮発性半導体記憶装置において、
   各ブロックは、複数のページを有しており、
   前記メモリ制御部は、ページ単位にデータの書込処理を実行し、
   前記第２検出部は、書込対象ブロックに含まれる各ページのデータ書込時間の総計を前記指標値として使用することを特徴とする不揮発性半導体記憶装置。
7. 請求項５に記載の不揮発性半導体記憶装置において、
   各ブロックは、複数のページを有しており、
   前記メモリ制御部は、ページ単位にデータの書込処理を実行し、
   前記第２検出部は、ブロックに含まれる各ページのデータ書込時間のうち最大となる時間を前記指標値として使用することを特徴とする不揮発性半導体記憶装置。
8. 請求項１ないし請求項４のいずれかに記載の不揮発性半導体記憶装置において、
   前記指標値は、前記メモリ制御部により各ブロックに対して実行されるデータ消去の時間であり、
   前記第２検出部は、前記指標値が大きいブロックから順番に前記第２ブロックとして選択することを特徴とする不揮発性半導体記憶装置。
9. 請求項１ないし請求項４のいずれかに記載の不揮発性半導体記憶装置において、
   前記指標値は、前記メモリ制御部により各ブロックに対して実行されるデータ消去の時間とデータ書込の時間とを総計したものであり、
   前記第２検出部は、前記指標値が大きいブロックから順番に前記第２ブロックとして選択することを特徴とする不揮発性半導体記憶装置。
10. (a) 複数のブロックに分割されたメモリアレイと、
    (b) 通常使用前に、前記メモリアレイに含まれる各ブロックへのアクセス状況を診断する診断部と、
    (c) 前記複数のブロックのうち、前記診断部の診断結果に応じて選択されたブロックについて、該ブロックに関する情報が格納されるブロック情報格納テーブルと、
    (d) 前記複数のブロックへのアクセス処理を実行するメモリ制御部と、
    を備え、
    前記メモリアレイは、データを記憶する複数のセルを有しており、
    前記診断部は、
    (b-1) 不良セルを含む第１ブロックを先天性不良ブロックとして検出する第１検出部と、
    (b-2) 前記先天性不良ブロック以外の各ブロックについて、
    アクセス状況の指標値を求めるとともに、該指標値が第１範囲となる第２ブロックを前記通常使用によって発生する後天性不良ブロックとなるおそれのあるブロックとして検出し、
    該指標値が第２範囲となり前記第２ブロックと比較してアクセス状況が良好な第３ブロックをリフレッシュ対象ブロックとして検出する第２検出部と、
    (b-3) 前記第１および第２検出部によって検出された前記先天性不良ブロックおよび前記後天性不良ブロックとなるおそれのあるブロックに関する情報を不良ブロック情報として、前記第２検出部によって検出された前記リフレッシュ対象ブロックに関する情報をリフレッシュ対象ブロック情報として、それぞれ前記ブロック情報格納テーブルに前記通常使用前に登録する登録部と、
    を有し、
    前記メモリ制御部は、予め前記診断部により前記ブロック情報格納テーブルに登録された前記不良ブロック情報および前記リフレッシュ対象ブロック情報に基づいて、
    (i) 前記先天性不良ブロックおよび前記後天性不良ブロックとなるおそれのあるブロックを前記通常使用時のアクセス対象ブロックから除外し、
    (ii) 前記通常使用時の所定のタイミングで前記リフレッシュ対象ブロックにリフレッシュ処理を実行することを特徴とする不揮発性半導体記憶装置。

Images