JP2012517068A - メモリ装置、メモリ管理装置、およびメモリ管理方法 - Google Patents

Abstract

【課題】ＣＰＵがＲＡＭに対してアクセスすることなく、メモリの所定領域に記録されているデータのパターンを検査すること。
【解決手段】メモリ装置は、ＣＰＵから検査命令および検査情報を受信すると、前記検査命令に対応して前記検査情報に基づいてメモリの所定領域に記録されているデータを読み出した後、前記検査情報に基づいて前記読み出されたデータのデータパターンを検査する。
【選択図】図１

Description

本発明にはメモリ装置、メモリ管理装置、およびメモリ管理方法が開示される。特に、システム性能が低下することなく、メモリに記録されているデータのパターンを検査することのできるメモリ装置、メモリ管理装置、およびメモリ管理方法が開示される。

データを格納するストレージ装置として、磁気ディスク、半導体メモリなどがあり得る。ストレージ装置は、種類ごとに互いに異なる物理的な特性を有するため物理的な特性に対応する管理方法が必要である。

従来におけるストレージ装置として磁気ディスクが広く用いられている。磁気ディスクは、平均的にキロバイト（kilobyte）当たり数ミリ秒の読み出しおよび書き込み時間を特性として有する。また、磁気ディスクは、データの格納された物理的な位置に応じて、アーム（arm）の達する時間が異なるために読み出しおよび書き込み時間が変わる特性を有する。

最近では磁気ディスクに比べて読み出しおよび書き込み時間が短く、小さい電力の消耗や小さい体積を占める不揮発性メモリが急速に磁気ディスクに代替されている。これは不揮発性メモリの大容量化が行われることからの結果である。

不揮発性メモリは、電気的に読み出し、書き込み、および消去が可能であり、供給電源のない状態でも格納されたデータを維持することのできる半導体記憶装置である。不揮発性メモリ装置に対するデータの格納過程は、書き込みの他にプログラミングと呼ばれる。

不揮発性メモリの代表的なものとしてフラッシュメモリが挙げられ、フラッシュメモリは従来のハードディスクドライブ（Hard Disk Drive、ＨＤＤ）に比較すると大きさが小さく、電力消費量が小さく、読み出し速度が向上するという利点がある。最近では大容量のフラッシュメモリを用いてＨＤＤを代替するためのＳＳＤ（Solid State Disk）が提案されたりもする。

フラッシュメモリの種類として代表的なものがＮＡＮＤ方式のフラッシュメモリおよびＮＯＲフラッシュメモリなどが挙げられる。ＮＡＮＤ方式およびＮＯＲ方式は、セルアレイの構成および動作方式によって区別され得る。

フラッシュメモリは複数のメモリセルの配列からなり、１つのメモリセルは１つ以上のデータビットを格納してもよい。１つのメモリセルはコントロールゲート（control gate）およびフローティングゲート（floating gate）を含み、コントロールゲートおよびフローティングゲートの間には絶縁体が挿入され、フローティングゲートおよびサブストレートの間にも絶縁体が挿入される。

このような不揮発性メモリは、所定のコントローラによって管理される。そして、このようなコントローラの性能に応じて不揮発性メモリ全体の性能が決定され得る。

したがって、メモリを効率的に管理および制御できる方案に対する研究が求められている。

特開２００７−２７２９８２号公報 特開２００７−２０１７８６号公報 特開２００７−０１０６０６号公報 特開２００２−１７０３９７号公報

本発明の目的は、ＣＰＵがＲＡＭに対してアクセスすることなく、メモリの所定領域に記録されているデータのパターンを検査することのできるメモリ装置、メモリ管理装置、およびメモリ管理方法を開示することによって、データパターンの検査時に発生し得るシステムの性能低下を防止することにある。

本発明の一実施形態に係るメモリ装置は、ＣＰＵから検査命令および検査情報を受信する受信部と、前記検査命令に対応して前記検査情報に基づいてメモリの所定領域に記録されているデータを読み出す読み出し部と、前記検査情報に基づいて前記読み出されたデータのデータパターンを検査する検査部とを備える。

また、本発明の一実施形態に係るメモリ管理装置は、ＣＰＵによって検査命令および検査情報が記録される制御レジスタと、前記制御レジスタに前記検査命令および検査情報が記録されると、前記検査命令に対応して前記検査情報に基づいてメモリの所定領域に記録されているデータを読み出す読み出し部と、前記検査情報に基づいて前記読み出されたデータのデータパターンを検査する検査部と、前記検査部の検査結果が記録される状態レジスタとを備える。

また、本発明の一実施形態に係るメモリ管理方法は、ＣＰＵから検査命令および検査情報を受信するステップと、前記検査命令に対応して前記検査情報に基づいてメモリの所定領域に記録されているデータを読み出すステップと、前記検査情報に基づいて前記読み出されたデータのデータパターンを検査するステップとを含む。

本発明によると、ＣＰＵがＲＡＭに対してアクセスすることなく、メモリの所定領域に記録されているデータのパターンを検査できるメモリ装置、メモリ管理装置、およびメモリ管理方法を開示することによって、データパターンの検査時に発生し得るシステムの性能低下を防止することができる。

本発明の一実施形態に係るメモリ装置の構造を示す図である。 本発明の一実施形態に係るメモリ管理装置の構造を示す図である。 本発明の一実施形態に係るメモリ管理方法を示すフローチャートである。

以下は、添付する図面を参照しながら本発明に係る実施形態を詳説する。しかし、本発明が実施形態によって制限されたり限定されたりすることはない。また、各図面に提示された同一の参照符号は同一の部材を示す。

一般的に、不揮発性メモリに対するプログラミングはページ単位に行われてもよく、消去はブロック単位に行われてもよい。ここで、ブロックは複数のページを含んでもよい。

また、不揮発性メモリを管理するメモリコントローラは外部のホストまたはプロセッサに論理アドレスを提供し、不揮発性メモリに対して物理アドレスを提供してもよい。

ここで、メモリコントローラは、物理アドレスを用いて不揮発性メモリを管理し、物理アドレスを論理アドレスに変換してもよい。

ここで、物理アドレスおよび論理アドレスの変換が行われる階層をフラッシュ変換階層（Flash Translation Layer：ＦＴＬ）と呼んでもよい。

不揮発性メモリの代表的なものとしてフラッシュメモリが挙げられるが、このようなフラッシュメモリは、代表的にＮＡＮＤ方式のフラッシュメモリおよびＮＯＲ方式のフラッシュメモリなどに分類されてもよい。

ＮＡＮＤ方式のフラッシュメモリは、ＮＯＲ方式のフラッシュメモリに比べて集積度が高くて容量対価格比が高いことから、不揮発性メモリに多く用いられているものの、ＮＯＲ方式のフラッシュメモリとは異なってランダムアクセスが不可能である。

したがって、ＮＡＮＤ方式におけるフラッシュメモリの特定領域に記録されているデータのパターンを検査するためには、特定領域の内容をＲＡＭで読み出した後、ＲＡＭに複写された内容を検査する方法を使用しなければならない。

この場合、メモリからＲＡＭにデータを読み込む過程と、データ内容を検査するためにＣＰＵ（Central Processing Unit）がＲＡＭにアクセスする過程が必要であるため、２回にかけたメモリバス（ｂｕｓ）のアクセスが求められることで、全般的なシステムの性能低下が発生する恐れがある。

したがって、本発明の一実施形態に係るメモリ装置およびメモリ管理装置は、ＣＰＵから選定された（predetermined）データパターンが伝達され、メモリの特定領域に記録されているデータのパターンと前記選定されたデータパターンとを比較し、前記メモリの特定領域に記録されているデータのパターンを検査することによって、ＣＰＵおよびメモリバスの占有によるシステムの性能低下を防止することができる。

したがって、以下では図１および図２を参照して本発明の一実施形態に係るメモリ装置およびメモリ管理装置に対して詳説する。

図１は、本発明の一実施形態に係るメモリ装置の構造を示す図である。

図１を参照すると、ＣＰＵ１１０、メモリ装置１２０が図示されている。
メモリ装置１２０は、受信部１２１、読み出し部１２２、検査部１２３を備えてもよい。

本発明の一実施形態によると、メモリ１２４はＮＡＮＤ方式のフラッシュメモリであってもよい。

受信部１２１は、ＣＰＵ１１０から検査命令および検査情報を受信する。

読み出し部１２２は、受信部１２１が受信した前記検査命令に対応して前記検査情報に基づいてメモリ１２４の所定領域に記録されているデータを読み出す。

本発明の一実施形態によると、前記検査情報はメモリ領域情報を含んでもよい。

ここで、本発明の一実施形態によると、前記メモリ領域情報は、メモリ１２４の所定領域に対する開始アドレス情報および大きさ情報を含んでもよい。

ここで、本発明の一実施形態によると、読み出し部１２２は、メモリ領域情報に基づいてメモリ１２４の所定領域に記録されている前記データを読み出してもよい。

すなわち、受信部１２１がＣＰＵ１１０からメモリ１２４の所定領域に対する開始アドレス情報および大きさ情報などを受信すると、読み出し部１２２は、開始アドレス情報および大きさ情報を用いてメモリ１２４の所定領域からデータを読み出してもよい。

検査部１２３は、前記検査情報に基づいて読み出し部１２２が読み出したデータのデータパターンを検査する。

本発明の一実施形態によると、検査情報は選定されたデータパターンに関する情報を含んでもよい。

ここで、本発明の一実施形態によると、検査部１２３は、前記選定されたデータパターンと前記読み出されたデータのデータパターンとを比較し、前記選定されたデータパターンと前記読み出されたデータのデータパターンとが互いに一致するか否かを判断してもよい。

もし、前記選定されたデータパターンと前記読み出されたデータのデータパターンとが互いに一致しない場合、検査部１２３はエラーメッセージを生成してもよい。

例えば、ＣＰＵ１１０がメモリ１２４の所定領域に記録されているデータが「１２３４５６７ｂ」のような値と一致するか否かを検査する場合、ＣＰＵ１１０は、メモリ装置１２０に「１２３４５６７ｂ」のデータパターンに関する情報を送信してもよい。

そして、検査部１２３は、読み出し部１２２が読み出したデータのデータパターンと「１２３４５６７ｂ」のデータパターンとが互いに一致するか否かを判断し、もし、２つのデータパターンが互いに一致しない場合にエラーを発生させてもよい。

本発明の一実施形態によると、メモリ装置１２０は、検査部１２３がデータパターンの検査を終了する場合、前記読み出されたデータをＲＡＭに格納することなく廃棄してもよい。

結局、本発明の一実施形態に係るメモリ装置１２０は、ＣＰＵがメモリ１２４に記録されているデータのパターンを検査しようとする場合、ＲＡＭに対してアクセスすることなく、メモリ装置１２０内に含まれている受信部１２１、読み出し部１２２、および検査部１２３によってデータパターンの検査を可能にすることによって、従来のＲＡＭを用いてデータパターンを検査する場合とは異なり、全般的なシステムの性能低下を防止することができる。

以上、図１を参照して本発明の一実施形態に係るメモリ装置１２０について説明した。

本発明の一実施形態によると、データパターンの検査を行うための本発明の基本アイディアは図１に示すように、メモリ装置１２０内に所定の機能を行う構成を含むことで具体化してもよく、メモリ装置１２０とは別にメモリ装置１２０に接続され得る所定のメモリ管理装置に具体化してもよい。

以下は図２を参照して本発明の一実施形態に係るメモリ管理装置に対して詳説する。

図２は、本発明の一実施形態に係るメモリ管理装置の構造を示す図である。

図２を参照すると、ＣＰＵ２１０、メモリ管理装置２２０、およびメモリ２３０が図示されている。
メモリ管理装置２２０、は制御レジスタ２２１、読み出し部２２２、検査部２２３、および状態レジスタ２２４を備えてもよい。

本発明の一実施形態によると、メモリ２３０は、ＮＡＮＤ方式のフラッシュメモリであってもよい。

制御レジスタ２２１は、ＣＰＵによって検査命令および検査情報が記録される。

読み出し部２２２は、制御レジスタ２２１に前記検査命令および検査情報が記録されると、前記検査命令に対応して前記検査情報に基づいてメモリ２３０の所定領域に記録されているデータを読み出す。

本発明の一実施形態によると、前記検査情報はメモリ領域情報を含んでもよい。

ここで、本発明の一実施形態によると、前記メモリ領域情報はメモリ２３０の所定領域に対する開始アドレス情報および大きさ情報を含んでもよい。

ここで、本発明の一実施形態によると、読み出し部２２２は、前記メモリ領域情報に基づいてメモリ２３０の所定領域に記録されている前記データを読み出してもよい。

すなわち、ＣＰＵ２１０が制御レジスタ２２１にメモリ２３０の所定領域に対する開始アドレス情報および大きさ情報などを記録すると、読み出し部２２２は、前記開始アドレス情報および大きさ情報を用いてメモリ２３０の所定領域からデータを読み出してもよい。

検査部２２３は、前記検査情報に基づいて読み出し部２２２が読み出したデータのデータパターンを検査する。

状態レジスタ２２４は検査部２２３の検査結果が記録される。

本発明の一実施形態によると、前記検査情報は選定されたデータパターンに関する情報を含んでもよい。

ここで、本発明の一実施形態によると、検査部２２３は、前記選定されたデータパターンと前記読み出されたデータのデータパターンとを比較し、前記選定されたデータパターンと前記読み出されたデータのデータパターンとが互いに一致するか否かを判断してもよい。

もし、前記選定されたデータパターンと前記読み出されたデータのデータパターンとが互いに一致しない場合、検査部２２３はエラーメッセージを生成し、前記エラーメッセージを状態レジスタ２２４に記録してもよい。

例えば、ＣＰＵ２１０がメモリ２３０の所定領域に記録されているデータが「１２３４５６７ｂ」の値と一致するか否かを検査する場合、ＣＰＵ２１０は、制御レジスタ２２１に「１２３４５６７ｂ」のデータパターンに関する情報を記録してもよい。

そして、検査部２２３は、読み出し部２２２が読み出したデータのデータパターンが「１２３４５６７ｂ」のデータパターンと一致するか否かを判断し、もし、前記２つのデータパターンが互いに一致しない場合にはエラーが発生する。

その後、検査部２２３は、前記ミスマッチ（mismatch）エラーが発生したことを状態レジスタ２２４に表示してもよい。

結局、ＣＰＵ２１０は、状態レジスタ２２４によってメモリ２３０の所定領域に記録されているデータのパターンが誤ったことを判断することができる。

本発明の一実施形態によると、メモリ管理装置２２０は検査部２２３がデータパターンの検査を終了する場合、前記読み出されたデータをＲＡＭに格納することなく廃棄してもよい。

結局、本発明の一実施形態に係るメモリ管理装置２２０は、ＣＰＵ２１０がメモリ２３０に記録されているデータのパターンを検査する場合、ＲＡＭに対してアクセスすることなく、メモリ管理装置２２０によってデータパターンの検査を可能にすることによって、従来のＲＡＭを用いてデータパターンを検査する場合とは異なり、全般的なシステムの性能低下を防止することができる。

図３は、本発明の一実施形態に係るメモリ管理方法を示すフローチャートである。

ステップＳ３１０において、ＣＰＵから検査命令および検査情報を受信する。

ステップＳ３２０において、前記検査命令に対応して前記検査情報に基づいてメモリの所定領域に記録されているデータを読み出す。

本発明の一実施形態によると、前記検査情報はメモリ領域情報を含んでもよい。

ここで、本発明の一実施形態によると、前記メモリ領域情報は、前記メモリの所定領域に対する開始アドレス情報および大きさ情報を含んでもよい。

ここで、本発明の一実施形態によると、ステップＳ３２０では前記メモリ領域情報に基づいて前記メモリの所定領域に記録されている前記データを読み出してもよい。

ステップＳ３３０において、前記検査情報に基づいてステップＳ３２０で読み出されたデータのデータパターンを検査する。

本発明の一実施形態によると、前記検査情報は選定されたデータパターンに関する情報を含んでもよい。

ここで、本発明の一実施形態によると、ステップＳ３３０において、前記選定されたデータパターンと前記読み出されたデータのデータパターンとを比較し、前記選定されたデータパターンと前記読み出されたデータのデータパターンとが互いに一致しない場合、エラーメッセージを生成してもよい。

以上、図３を参照して本発明の一実施形態に係るメモリ管理方法について説明した。ここで、本発明の一実施形態に係るメモリ管理方法は、図１および図２を用いて説明したメモリ装置およびメモリ管理装置の構成と対応し得るため、これに対する詳説は省略する。

本発明の一実施形態に係るメモリ管理方法は、多様なコンピュータ手段を介して様々な処理を実行することができるプログラム命令の形態で実現され、コンピュータ読取可能な記録媒体に記録されてもよい。コンピュータ読取可能な媒体は、プログラム命令、データファイル、データ構造などのうちの１つまたはその組み合わせを含んでもよい。媒体に記録されるプログラム命令は、本発明の目的のために特別に設計されて構成されたものでもよく、コンピュータソフトウェア分野の技術を有する当業者にとって公知のものであり使用可能なものであってもよい。コンピュータ読取可能な記録媒体の例としては、ハードディスク、フロッピー（登録商標）ディスク及び磁気テープのような磁気媒体、ＣＤ−ＲＯＭ、ＤＶＤのような光記録媒体、光ディスクのような光磁気媒体、及びＲＯＭ、ＲＡＭ、フラッシュメモリなどのようなプログラム命令を保存して実行するよう特別に構成されたハードウェア装置が含まれてもよい。プログラム命令の例としては、コンパイラによって生成されるような機械語コード（machine code）だけでなく、インタプリタなどを用いてコンピュータによって実行され得る高級言語コード（higher level code）を含む。上述したハードウェア装置は、本発明の動作を行うために１つ以上のソフトウェアのレイヤで動作するように構成されてもよい。

上述したように本発明を限定された実施形態と図面によって説明したが、本発明は、上記の実施形態に限定されることなく、本発明が属する分野における通常の知識を有する者であれば、このような実施形態から多様な修正及び変形が可能である。

したがって、本発明の範囲は、開示された実施形態に限定されて定められるものではなく、特許請求の範囲だけではなく特許請求の範囲と均等なものなどによって定められるものである。

Claims (13)

1. ＣＰＵから検査命令および検査情報を受信する受信部と、
   前記検査命令に対応して前記検査情報に基づいてメモリの所定領域に記録されているデータを読み出す読み出し部と、
   前記検査情報に基づいて前記読み出されたデータのデータパターンを検査する検査部と、
   を備えることを特徴とするメモリ装置。
2. 前記検査情報は、選定されたデータパターンに関する情報を含み、
   前記検査部は、前記選定されたデータパターンと前記読み出されたデータのデータパターンとを比較し、前記選定されたデータパターンと前記読み出されたデータのデータパターンとが互いに一致しない場合、エラーメッセージを生成することを特徴とする請求項１に記載のメモリ装置。
3. 前記検査情報はメモリ領域情報を含み、
   前記読み出し部は、前記メモリ領域情報に基づいて前記メモリの所定領域に記録されている前記データを読み出すことを特徴とする請求項１に記載のメモリ装置。
4. 前記メモリ領域情報は、前記メモリの所定領域に対する開始アドレス情報および大きさ情報を含むことを特徴とする請求項３に記載のメモリ装置。
5. ＣＰＵによって検査命令および検査情報が記録される制御レジスタと、
   前記制御レジスタに前記検査命令および検査情報が記録されると、前記検査命令に対応して前記検査情報に基づいてメモリの所定領域に記録されているデータを読み出す読み出し部と、
   前記検査情報に基づいて前記読み出されたデータのデータパターンを検査する検査部と、
   前記検査部の検査結果が記録される状態レジスタと、
   を備えることを特徴とするメモリ管理装置。
6. 前記検査情報は、選定されたデータパターンに関する情報を含み、
   前記検査部は、前記選定されたデータパターンと前記読み出されたデータのデータパターンとを比較し、前記選定されたデータパターンと前記読み出されたデータのデータパターンとが互いに一致しない場合、エラーメッセージを生成し、前記エラーメッセージを前記状態レジスタに記録することを特徴とする請求項５に記載のメモリ管理装置。
7. 前記検査情報はメモリ領域情報を含み、
   前記読み出し部は、前記メモリ領域情報に基づいて前記メモリの所定領域に記録されている前記データを読み出すことを特徴とする請求項５に記載のメモリ管理装置。
8. 前記メモリ領域情報は、前記メモリの所定領域に対する開始アドレス情報および大きさ情報を含むことを特徴とする請求項７に記載のメモリ管理装置。
9. ＣＰＵから検査命令および検査情報を受信するステップと、
   前記検査命令に対応して前記検査情報に基づいてメモリの所定領域に記録されているデータを読み出すステップと、
   前記検査情報に基づいて前記読み出されたデータのデータパターンを検査するステップと、
   を含むことを特徴とするメモリ管理方法。
10. 前記検査情報は
    選定されたデータパターンに関する情報を含み、
    前記検査するステップは、前記選定されたデータパターンと前記読み出されたデータのデータパターンとを比較し、前記選定されたデータパターンと前記読み出されたデータのデータパターンとが互いに一致しない場合、エラーメッセージを生成することを特徴とする請求項９に記載のメモリ管理方法。
11. 前記検査情報はメモリ領域情報を含み、
    前記読み出すステップは、前記メモリ領域情報に基づいて前記メモリの所定領域に記録されている前記データを読み出すことを特徴とするメモリ請求項９に記載の管理方法。
12. 前記メモリ領域情報は、前記メモリの所定領域に対する開始アドレス情報および大きさ情報を含むことを特徴とする請求項９に記載のメモリ管理方法。
13. コンピュータに、請求項９〜請求項１２のいずれか１項記載のメモリ管理方法の各ステップを実行させるプログラムを記録したコンピュータで読み出し可能な記録媒体。

Images