[go: up one dir, main page]

JP5072091B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5072091B2
JP5072091B2 JP2007316076A JP2007316076A JP5072091B2 JP 5072091 B2 JP5072091 B2 JP 5072091B2 JP 2007316076 A JP2007316076 A JP 2007316076A JP 2007316076 A JP2007316076 A JP 2007316076A JP 5072091 B2 JP5072091 B2 JP 5072091B2
Authority
JP
Japan
Prior art keywords
copper
semiconductor device
manufacturing
containing metal
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007316076A
Other languages
English (en)
Other versions
JP2008166751A (ja
Inventor
利至 竹脇
学 井口
大介 押田
宏徳 豊嶋
政幸 廣井
卓司 大沼
弘晃 難波
一郎 本間
三惠子 長谷川
泰章 土屋
稔二 泰地
敬治 功刀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007316076A priority Critical patent/JP5072091B2/ja
Publication of JP2008166751A publication Critical patent/JP2008166751A/ja
Application granted granted Critical
Publication of JP5072091B2 publication Critical patent/JP5072091B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に、配線材料として銅含有金属が用いられる半導体装置の製造方法に関する。
近年、素子の高集積化および高速動作化の要請から、配線材料として銅が広く用いられるようになってきた。銅は、従来用いられてきたアルミニウムに比べ、抵抗が低く、エレクトロマイグレーション耐性にも優れるという特徴を有している。
こうした銅を用いた配線構造は、特許文献1に記載されているように、銅膜形成後、化学的機械的研磨(Chemical Mechanical Polishing:CMP)を行う、いわゆるダマシンプロセスにより形成される。また、ダマシンプロセスにおいて、一般に、CMP工程の後、洗浄処理が行われる。
同文献には、CMP後の洗浄処理により配線抵抗が増加することが記載されている。また、その対策として、CMP処理後の半導体基板に対して、アルカリ洗浄および酸洗浄を順に行うこと、および、CMP後であってCMP後洗浄の前に、またはアルカリ洗浄後であって酸洗浄前に、還元処理を行うことが記載されている。
この洗浄方法のうち、酸洗浄は、経時的絶縁膜破壊(Time Dependent Dielectric Breakdown:TDDB)特性の向上や残留金属除去の目的で行われている。また、同文献によれば、還元処理を行うことにより、CMPにより酸化された銅表面を還元させることができるので、洗浄液に対する銅配線全体の耐性を向上できるとされている。そして、これにより、銅配線上部に段差の発生やエッチコロージョンを抑制できるため、銅を主成分とする埋め込み配線の配線抵抗の増加や変動を抑制することができるとされている。
また、技術分野は異なるが、非特許文献1には、銅の腐食抑制剤として用いられるBTA(ベンゾトリアゾール)が、銅のイオン状態により異なるポリマー状化合物を形成することが記載されている。
特開2002−110679号公報 「気化性防錆剤(VCI)」、スリーボンドテクニカルニュース、18、p.4、昭和62年7月1日発行
ところが、本発明者がこうしたダマシンプロセスについて検討したところ、上記特許文献1に記載の方法を用いてもなお、配線間隔の縮小化に伴い、TDDB耐性の劣化を抑制する点で、改善の余地があった。この傾向は、CMP後の洗浄工程で、酸処理後、BTA(ベンゾトリアゾール)で処理する際に、顕著であった。TDDB耐性の劣化は、半導体装置の信頼性の低下につながるため、これを抑制することが求められる。
本発明者は、従来の洗浄工程でTDDB耐性が劣化する原因を検討した。その結果、以下の理由が推察された。
すなわち、従来の洗浄手順においては、酸処理前の工程については検討されていたが、酸処理後のリンス工程の検討がなされておらず、純水等を用いたリンスが行われていた。ところが、純水中では、Cuはイオンとして存在するため、リンス工程で、配線金属中のCuがイオンとして溶け出す懸念があった。
また、Cuイオンが存在する状態でBTA処理を行うと、図7を参照して後述するように、CuイオンにBTA分子が直鎖状に配位して複合体が形成される。この複合体を、以下、Cu−BTA複合体Iとも呼ぶ。Cu−BTA複合体Iは、層間絶縁膜上に膜状に付着し、その後純水で洗浄しても除去することが困難であった。そして、金属膜の間隔が狭い領域上にCu−BTA複合体Iが付着した状態で上層の配線形成工程がなされると、金属膜間に残存するCuイオンが電流経路となって、ショートが生じたり、TDDB耐性が劣化する場合があった。
そこで、本発明者は、以上の検討結果を踏まえ、洗浄工程において層間絶縁膜上にCu−BTA複合体Iを付着させない方法について鋭意検討を行った。その結果、酸処理後、BTA誘導体で処理する前に還元水処理を行うことにより、洗浄後の付着物を効果的に低減させることができることを見出し、本発明を完成させるに至った。
また、以上においては、BTA処理を例に説明したが、本発明者は、洗浄工程でBTAのようにCuイオンと複合体を形成する有機物による処理がなされる際に、上記一連の処理により、洗浄後の付着物を効果的に低減させることができることを見出した。
本発明によれば、
半導体基板の上部に銅含有金属膜を形成する工程と、
前記銅含有金属膜を研磨する工程と、
銅含有金属膜を研磨する前記工程の後、前記銅含有金属膜の表面を洗浄する工程と
を含み、
銅含有金属膜の表面を洗浄する前記工程が、
前記銅含有金属膜が設けられた前記半導体基板の主面にポリカルボン酸を接触させる第一工程と、
前記第一工程の後、前記主面に還元水を接触させる第二工程と、
前記第二工程の後、前記主面にベンゾトリアゾールまたはその誘導体を接触させる第三工程と、
前記第三工程の後、前記主面にアルカリ性水溶液を接触させる第四工程と、
を含む、半導体装置の製造方法が提供される。
本発明においては、銅含有金属膜の表面を洗浄する工程において、第一工程から第四工程までがこの順に行われるため、BTAまたはその誘導体を接触させる際に銅含有金属膜の表面を確実に保護するとともに、半導体基板の上部への銅の残存を抑制することができる。よって、TDDB耐性を向上させることができるため、信頼性に優れた半導体装置を安定的に製造することができる。
この理由として、以下のことが推察される。
まず、本発明においては、銅含有金属膜の表面を、ポリカルボン酸で処理する第一工程の後、BTA誘導体で処理する第三工程の前に、銅含有金属膜の表面に還元水を供給する第二工程を行う。これにより、酸処理後、半導体基板の上部に残存しているCuイオンまたはCu酸化物が還元されて、Cuとなる。また、銅含有金属膜の表面も還元されるため、Cuイオンの溶出が抑制される。
その後、銅含有金属膜の表面をBTA誘導体で処理する第三工程を行うことにより、銅含有金属膜および半導体基板の上部に残存するCuの表面をBTA誘導体が被覆して、BTA誘導体と複合体を形成する。この複合体を、以下、Cu−BTA複合体IIとも呼ぶ。Cu−BTA複合体IIにおいては、BTA誘導体の配位状態が、前述したCu−BTA複合体Iとは異なっていると推察される。
さらに、本発明においては、銅含有金属膜の表面をBTA誘導体で処理する第三工程の後、銅含有金属膜の表面にアルカリ性水溶液を供給する第四工程を行う。これにより、第三工程で形成されたCu−BTA複合体IIと半導体装置表面との親和性を低減させて、Cu−BTA複合体IIを半導体基板の上部から効果的に除去することができる。
本発明においては、銅含有金属膜の研磨後の洗浄を以上の工程を含む手順で行うことにより、半導体装置のTDDB耐性の劣化を抑制することができ、信頼性を向上させることができる。
なお、本明細書において、還元水とは、純水よりも還元作用の高い水であり、たとえば純水に水素ガスを溶解して得られる水素水や、純水を電気分解して得られる電解水が挙げられる。還元水の酸化還元電位は、たとえば0mV未満であり、さらに具体的には、−1V以上−500mV以下とすることができる。なお、ここでは酸化還元電位は銀・塩化銀電極を用いた値として記載しており、標準水素電極を用いた値に換算するには、その想定温度での補正値(通常、約+200mV)を加算すればよい。また、還元水の水素イオン濃度は、たとえばpH6.5以上14以下である。
本発明によれば、
半導体基板上の絶縁膜に溝を形成する工程と、
前記絶縁膜上および前記溝の内部に銅含有金属膜を形成する工程と、
前記絶縁膜を露出させるように前記銅含有金属膜を研磨する工程と、
前記銅含有金属膜を研磨する工程の後、前記銅含有金属膜および前記絶縁膜の表面を洗浄する工程と、
を含み、
前記銅含有金属膜および前記絶縁膜の表面を洗浄する前記工程が、
銅イオンおよび酸化銅を除去する第一工程と、
前記第一工程の後、前記第一工程で除去しきれなかった銅イオンおよび酸化銅を還元して銅にする第二工程と、
前記第二工程の後、前記第二工程で還元された銅を有機膜で包む第三工程と、
前記第三工程の後、前記有機膜と前記絶縁膜とに負の表面電位を与える第四工程と、
を含む、半導体装置の製造方法が提供される。
本発明においては、銅含有金属膜の表面を洗浄する工程において、第一工程から第四工程までがこの順に行われるため、銅を有機膜で包んで銅含有金属膜の表面を確実に保護するとともに、半導体基板の上部への銅の残存を抑制することができる。よって、TDDB耐性を向上させることができるため、信頼性に優れた半導体装置を安定的に製造することができる。
以上説明したように本発明によれば、半導体装置の信頼性を向上させることができる。
以下、本発明の実施形態について図面を参照して説明する。なお、すべての図面において、共通の構成要素には同じ符号を付し、適宜説明を省略する。
(第一の実施形態)
図1は、本実施形態の半導体装置の構成を示す断面図である。
図1に示した半導体装置100においては、シリコン基板121の素子形成面に、トランジスタ等の所定の素子(不図示)が形成されている。また、半導体装置100においては、シリコン基板121上に、層間絶縁膜123および層間絶縁膜101がこの順に積層されている。層間絶縁膜101を貫通する配線溝125(図2(a))中に、配線を構成するCu膜103が埋設されている。Cu膜103の上面がCu−BTA複合体II111により被覆されている。
次に、半導体装置100の製造方法を説明する。この製造方法は、以下の工程を含む。
ステップ11:半導体基板(シリコン基板121)の上部に層間絶縁膜101を形成する工程、
ステップ12:層間絶縁膜101の所定の領域を選択的に除去し、凹部(配線溝125)を形成する工程、
ステップ13:ステップ11およびステップ12の後、シリコン基板121の上部に、配線溝125を埋め込むように銅含有金属膜(Cu膜103)を形成する工程、
ステップ14:Cu膜103を研磨する工程、および
ステップ15:Cu膜103を研磨するステップ14の後、Cu膜103の表面を洗浄する工程。
以下、図2(a)および図2(b)を参照してさらに具体的に説明する。図2(a)および図2(b)は、半導体装置100の製造工程を示す断面図である。
まず、図2(a)に示したように、シリコン基板121の素子形成面全面に、層間絶縁膜123および層間絶縁膜101をこの順に形成する(ステップ11)。層間絶縁膜123および層間絶縁膜101は、多層膜であっても積層膜であってもよい。たとえば、層間絶縁膜101は、エッチングストッパ膜として機能するSiN膜とSiO2膜とが基板側からこの順に積層された膜とする。
次に、既知のリソグラフィ技術およびエッチング技術により、層間絶縁膜101上に所定形状にパターニングされたレジスト膜(不図示)を形成し、レジスト膜をマスクとして、層間絶縁膜101の所定の領域を選択的に除去して凹部(配線溝125)を形成する(ステップ12)。
そして、配線溝125の形成に用いたレジスト膜を除去し、層間絶縁膜101の上面全面にバリアメタル膜(不図示)を形成した後、配線溝125を埋め込むようにCu膜103を形成する(ステップ13)。具体的には、層間絶縁膜101上および配線溝125の内部にCu膜103を形成する。
続いて、図2(b)に示したように、たとえば酸性スラリーを用いたCMP法によりCu膜103を研磨する(ステップ14)。これにより、配線溝125の外部に形成されたCu膜103およびバリアメタル膜を除去して層間絶縁膜101の表面を露出させる。
次いで、層間絶縁膜101およびCu膜103の表面を洗浄し、Cu膜103の形成およびCMP処理により発生した金属汚染物質を除去する(ステップ15)。
ステップ15は、以下のステップから構成される。
ステップ20:Cu膜103が設けられたシリコン基板121の主面にアルカリ性水溶液を接触させる、
ステップ21(第一工程):ステップ20の後、Cu膜103が設けられたシリコン基板121の主面にポリカルボン酸を接触させる、
ステップ22(第二工程):ステップ21の後、Cu膜103が設けられたシリコン基板121の主面に還元水(電界カソード水)を接触させる、
ステップ23(第三工程):ステップ22の後、Cu膜103が設けられたシリコン基板121の主面にBTAまたはその誘導体を接触させる、および
ステップ24(第四工程):ステップ23の後、Cu膜103が設けられたシリコン基板121の主面にアルカリ性水溶液を接触させる。
以下、図3(a)〜図3(e)を参照して、洗浄工程をさらに具体的に説明する。図3(a)〜図3(e)は、半導体装置100の製造工程を示す断面図である。なお、図3(a)〜図3(e)においては、層間絶縁膜101より下層の図示を省略する。
洗浄工程においては、まず、層間絶縁膜101およびCu膜103の表面にアルカリ性水溶液を接触させる。具体的には、層間絶縁膜101の表面全面に、アルカリ性水溶液としてたとえばアルカリ還元水を供給する。層間絶縁膜101を構成するSiO2膜およびCMP工程で用いたスラリー中のパーティクル(研磨粒子)は、ともにゼータ電位が負であるため、アルカリ性水溶液で洗浄することにより、これらの間に反発力を生じさせて、層間絶縁膜101表面に付着しているパーティクルが除去される(ステップ20、図3(a))。ステップ20は、スラリーを除去する工程である。なお、この段階では、層間絶縁膜101の表面にCu2O105が付着していたり、層間絶縁膜101表面の液体中にCu2+107が存在していることもある。
つづいて、層間絶縁膜101およびCu膜103の表面にポリカルボン酸を接触させる。具体的には、Cu膜103が露出する層間絶縁膜101の表面全面を、ポリカルボン酸で処理する(ステップ21、図3(b))。ステップ21は、銅イオンおよび酸化銅を除去する工程である。このとき、銅をさらに確実に除去する観点では、銅とのキレート能力を有するポリカルボン酸を用いることが好ましく、このようなカルボン酸として、たとえばシュウ酸が用いられる。このとき、シュウ酸のキレート作用により、層間絶縁膜101上のCuイオン(Cu2+107)およびCu酸化膜(Cu2O105)が除去される。
ただし、本発明者の検討により、ステップ21が終了した段階では、図3(b)に示したように、すべてのCu2O105およびすべてのCu2+107が除去しきれるわけではないことが見出された。
そこで、次に、層間絶縁膜101およびCu膜103の表面に還元水を接触させる。具体的には、BTA処理に先立ち、Cu膜103が露出する層間絶縁膜101の表面全面に、還元水として、たとえばアルカリ還元水を供給する。これにより、ステップ21で除去しきれなかったCu2O105中のCuおよびCu2+107を還元し、これらをCu粒子(Cu109)とする(ステップ22、図3(c))。また、このとき、Cu膜103の表面に露出するCuも還元状態となる。
ステップ22は、銅イオンおよび酸化銅を還元して銅にする工程である。なお、ステップ22においては、Cu2O105およびCu2+107を還元すればよいが、アルカリ性の還元水を用いることにより、ステップ21で供給したシュウ酸を中和することができるため、さらに好ましい。
還元処理の後、層間絶縁膜101およびCu膜103の表面にベンゾトリアゾールまたはその誘導体を接触させる。具体的には、Cu膜103が露出する層間絶縁膜101の表面全面を、防食剤として機能するBTAで処理する(ステップ23、図3(d))。ステップ23は、前工程で還元された銅を有機膜で包む工程(本実施形態では、BTA処理)である。このとき、たとえばBTAは濃度が3%以下の水溶液とする。また、水溶液中に、分子内に金属原子を含まず、窒素原子を1つ以上含む水溶性化合物を含めることにより、BTA濃度を3%より多くすることもできる。水溶性化合物としては、たとえば、水酸化アンモニウム、水酸化テトラメチルアンモニウム、アミン化合物及びアミド化合物等を挙げることができる。Cu109およびCu膜103中のCuとBTAとが複合体を形成してCu表面を被覆し、Cu−BTA複合体II111が形成される。
これにより、CMP処理後のCu膜103の表面を良好に保護することができ、Cu膜103の表面の酸化を防止することができる。また、Cu109をBTA単分子膜で被覆してCu−BTA複合体II111とすることにより、ゼータ電位の観点でも有機粒子と同様の挙動を示すようになる。このため、後述のステップ24において、Cu−BTA複合体II111の粒子を層間絶縁膜101上部から確実に除去することができる。
そして、層間絶縁膜101およびCu膜103の表面にアルカリ性水溶液を接触させる。具体的には、層間絶縁膜101の表面全面に、アルカリ性水溶液として、たとえばアルカリ還元水を供給する(ステップ24、図3(e))。アルカリ性水溶液を供給することにより、Cu−BTA複合体II111と層間絶縁膜101を構成するSiO2との親和性を低減し、SiO2上部のCu−BTA複合体II111が除去される。なお、ステップ24は、有機膜(本実施形態では、BTA単分子膜)と層間絶縁膜101とに負の表面電位(ゼータ電位)を与える工程である。
以上の手順により、図1に示した半導体装置100が得られる。なお、以上の手順につづき、半導体装置100を加熱処理してCu膜103上のCu−BTA複合体II111を除去した後、層間絶縁膜101上にさらに層間絶縁膜を形成して、所定の配線構造を形成してもよい。
次に、本実施形態の作用効果を説明する。
本実施形態においては、酸処理後、BTA処理の前に、Cuの還元処理を行うことにより、BTAのように、銅との結合様式が、酸化体と還元体とで異なる防食剤で処理した場合にも、BTAと銅(酸化体)との複合体が層間絶縁膜101またはCu膜103の表面に付着して残存することを抑制することができる。
以下、この点を、従来の方法と比較してさらに説明する。
図7(a)〜図7(e)は、従来の洗浄工程を示す断面図である。図7(a)〜図7(e)には、層間絶縁膜201に設けられた配線溝中にCu膜203を形成し、CMP工程により配線溝外部のCu膜203を除去して層間絶縁膜201を露出させた後の洗浄工程が示されている。
図7(a)および図7(b)は、それぞれ図3(a)および図3(b)に対応する。ここでも、まず、層間絶縁膜201の表面全面にアルカリ還元水を供給した後(図7(a))、シュウ酸処理する(図7(b))。
次に、Cu膜203が露出する層間絶縁膜201の表面全面に純水を供給する(図7(c))。この純水処理が終了した段階では、図3(c)を参照して前述したアルカリ還元水を供給した後の段階とは異なり、Cu2O205およびCu2+207は還元されず、層間絶縁膜201の上部にCuがイオンの状態で残存している。また、Cu膜203からCuイオンが溶出する。
つづいて、層間絶縁膜201の表面全面をBTA水溶液で処理する(図7(d))。これにより、BTAとCuイオンとが複合体を形成し、Cu−BTA複合体I213となる。Cu−BTA複合体I213は、図7(d)に示した直鎖状の化合物であり、層間絶縁膜201およびCu膜203の表面に膜状に付着する。このため、配線間隔が狭い領域では、複数のCu膜203の上部にわたりCu−BTA複合体I213が形成される場合があった。
その後、層間絶縁膜201の表面全面に、純水を供給する(図7(e))。ここで、BTA処理により形成されたCu−BTA複合体I213は、純水洗浄によっても除去されずに残存する場合がある。そうすると、Cu膜203により構成された配線間のリークや、TDDB耐性の劣化が生じる原因となる。
これに対し、本実施形態においては、シュウ酸処理後、BTA処理前にCuイオンを還元することにより、BTA処理においてCu−BTA複合体II111を形成する。そして、BTA処理の後、アルカリ性水溶液を用いてCu−BTA複合体II111を除去する。こうすることにより、ステップ21が終了した段階で残存しているCuイオンを確実に除去することができるため、配線間が密な領域についても、ショートの発生やTDDB耐性の劣化を効果的に抑制することができる。
以上のように、本実施形態によれば、銅含有金属膜の研磨後の洗浄において、ポリカルボン酸(たとえば、シュウ酸)、還元水、BTAまたはその誘導体およびアルカリ性水溶液をこの順に接触させることにより、半導体装置の信頼性を向上させることができる。
また、本実施形態においては、ステップ22で供給される還元水とステップ24で供給されるアルカリ性水溶液とが同じ種類である。具体的には、これらのステップに、いずれもアルカリ還元水を用いている。このようにすることにより、洗浄装置の構成を簡素化することができる。
また、本実施形態では、ステップ20およびステップ24で用いるアルカリ水溶液として、いずれもアルカリ還元水を用いている。これにより、ステップ21の前にスラリーを除去する工程としてステップ20を行う場合にも、洗浄装置の構成をさらに簡素化することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、以上の実施形態においては、配線形成工程を例に説明したが、以上の実施形態の方法を、配線間を接続するビアプラグの形成工程に適用することもできる。また、以上の実施形態は、ダマシン法全般に適用することができ、たとえばシングルダマシン法およびデュアルダマシン法のいずれに用いてもよい。
また、以上の実施形態においては、CMP工程で酸性スラリーを用いる例を説明したが、スラリーの種類に特に制限はない。酸性スラリーを用いる場合、ステップ20においてアルカリ性の水溶液を供給することにより、これを中和することができるため、なおよい。
また、以上の実施形態においては、ステップ20でアルカリ性水溶液としてアルカリ還元水を用いる場合を例に説明したが、これには限られず、たとえばアンモニア水等を用いてもよい。
同様に、ステップ24で用いられるアルカリ性水溶液についても、アルカリ還元水には限られず、たとえばアンモニア水としてもよい。なお、Cu膜103上のCu−BTA複合体II111の剥離をさらに確実に抑制する観点では、ステップ24で用いるアルカリ性水溶液のpHを、たとえばpH8〜9程度の弱アルカリ性とする。
また、以上の実施形態においては、ステップ21でシュウ酸を用いる場合を例示したが、銅とキレート形成能力を有するポリカルボン酸として、他に、クエン酸等を用いることもできる。
また、以上の実施形態では、ステップ22においてアルカリ還元水を用いる場合を例に説明したが、BTA処理前にステップ22で供給する液体は、層間絶縁膜101の上部に残存するCuイオンを還元する液体であればよい。
また、ステップ22において、電位−pH線図上で、Cuが不活態となる酸化還元電位とすることもできる。これにより、銅の酸化をさらに確実に抑制することができる。このとき、たとえば、ステップ22で接触させるアルカリ還元水のpHを7.4以上9.5以下としてもよい。
(実施例1)
本実施例では、シリコンウェーハ上に、層間絶縁膜としてSiO2膜を形成した。SiO2膜に、配線パターンに対応する配線溝を形成し、配線溝中にCu膜を埋設した後、酸性スラリーを用いたCMP工程により、配線溝の外部に形成されているCu膜を研磨除去し、SiO2膜を露出させた後、洗浄条件を変えて洗浄を行った。
洗浄においては、SiO2膜の形成面に電解水を40秒間供給した後、濃度0.1重量%のシュウ酸を20秒間供給するまでは、共通とした。その後の手順を、以下のようにした。
(試料1):純水11.5秒供給→BTA処理あり→純水10秒供給
(試料2):純水11.5秒供給→BTA処理なし→リンスなし
(試料3):純水11.5秒供給→BTA処理あり→電解水10秒供給
(試料4):電解水11.5秒供給→BTA処理あり→電解水10秒供給
(試料5):電解水11.5秒供給→BTA処理なし→リンスなし
(試料6):電解水20秒供給→BTA処理なし→リンスなし
(試料7):電解水11.5秒供給→BTA処理あり→電解水20秒供給
(試料8):電解水11.5秒供給→BTA処理あり→電解水30秒供給
(試料9):電解水20秒供給→BTA処理あり→電解水10秒供給
試料1〜9について、図4(a)および図4(b)に示したスクライブ領域におけるSiO2上の残留Cuを飛行時間型二次イオン質量分析(Time of Flight Secondary Ion Mass Spectrometer:TOF−SIMS)法により測定した。結果を図5に示す。なお、図5において、縦軸の「強度」はCu原子の数を示すものであり、横軸に示したNo.は、上記試料の番号に対応する。また、図5において「Cu+/30Si+」は、SiO2上のCuについてCu原子とSi原子との結合をカウントしたものである。
なお、洗浄処理に用いた電解水は、いずれも、pH9.0、酸化還元電位−500mVのアルカリ還元水である。
図5より、シュウ酸処理後、BTA処理を行うことにより、Cu濃度は低減される。また、シュウ酸処理後、BTA処理の前に電解水を供給するとともにBTA処理後電解水を供給することにより、SiO2スクライブ領域上の残留Cu濃度を大幅に低減させることができる。
(実施例2)
本実施例では、実施例1で作製した試料1および試料4について、Cu配線間のTDDB耐性の評価(温度を上げて、絶縁膜がブレークダウンしない程度の電圧を加え続けて破壊が起こるまでの時間を測定)を行った。なお、Cu配線の配線幅を0.1μmとし、配線間隔を0.1μmとした。また、各試料は、洗浄後の試料を330℃で加熱処理してBTAを揮発させた後、SiCNおよびSiO2を順に成膜し、パッドを形成して評価に供した。また、SiCNを成膜する際に、NH3プラズマ処理を10秒行った。そのTDDB評価結果を図6および図8に示す。
図6は、試料4の評価結果を示すワイブルプロットであり、図8は、試料1の評価結果を示すワイブルプロットである。図6および図8中の電圧値は、Cu配線間のブレークダウン電圧を示している。図6および図8より、シュウ酸処理後、BTA処理の前に電解水を供給するとともにBTA処理後電解水を供給することにより、層間絶縁膜(Cu配線間)のTDDB耐性が向上することがわかる。
実施形態における半導体装置の構成を示す断面図である。 図1の半導体装置の製造工程を示す断面図である。 図1の半導体装置の製造工程を示す断面図である。 実施例における半導体装置の構成を示す図である。 実施例における半導体装置のSiO2膜表面のCuイオンの測定結果を示す図である。 実施例における半導体装置のワイブルプロットを示す図である。 従来の半導体装置の製造工程を示す断面図である。 実施例における半導体装置のワイブルプロットを示す図である。
符号の説明
100 半導体装置
101 層間絶縁膜
103 Cu膜
105 Cu2
107 Cu2+
109 Cu
111 Cu−BTA複合体II
121 シリコン基板
123 層間絶縁膜
125 配線溝
201 層間絶縁膜
203 Cu膜
205 Cu2
207 Cu2+
211 Cu−BTA複合体II
213 Cu−BTA複合体I

Claims (16)

  1. 半導体基板の上部に銅含有金属膜を形成する工程と、
    前記銅含有金属膜を研磨する工程と、
    銅含有金属膜を研磨する前記工程の後、前記銅含有金属膜の表面を洗浄する工程と
    を含み、
    銅含有金属膜の表面を洗浄する前記工程が、
    前記銅含有金属膜が設けられた前記半導体基板の主面にポリカルボン酸を接触させる第一工程と、
    前記第一工程の後、前記主面に還元水を接触させる第二工程と、
    前記第二工程の後、前記主面にベンゾトリアゾールまたはその誘導体を接触させる第三工程と、
    前記第三工程の後、前記主面にアルカリ性水溶液を接触させる第四工程と、
    を含む、半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法において、
    銅含有金属膜の表面を洗浄する前記工程が、前記第一工程の前に、前記主面にアルカリ性水溶液を接触させる工程をさらに含む、半導体装置の製造方法。
  3. 請求項2に記載の半導体装置の製造方法において、
    第一工程の前に主面にアルカリ性水溶液を接触させる前記工程で接触させる前記アルカリ性水溶液が、アルカリ還元水である、半導体装置の製造方法。
  4. 請求項1乃至3いずれかに記載の半導体装置の製造方法において、
    前記第一工程で接触させる前記ポリカルボン酸が、シュウ酸である、半導体装置の製造方法。
  5. 請求項1乃至4いずれかに記載の半導体装置の製造方法において、
    前記第二工程で接触させる前記還元水が、アルカリ還元水である、半導体装置の製造方法。
  6. 請求項5に記載の半導体装置の製造方法において、
    前記アルカリ還元水のpHが7.4以上9.5以下である、半導体装置の製造方法。
  7. 請求項1乃至6いずれかに記載の半導体装置の製造方法において、
    前記第二工程で接触させる前記還元水と前記第四工程で接触させる前記アルカリ性水溶液とが同じ種類である、半導体装置の製造方法。
  8. 請求項7に記載の半導体装置の製造方法において、
    前記第二工程で接触させる前記還元水と前記第四工程で接触させる前記アルカリ性水溶液とが、いずれもアルカリ還元水である、半導体装置の製造方法。
  9. 請求項1乃至8いずれかに記載の半導体装置の製造方法において、
    半導体基板の上部に銅含有金属膜を形成する前記工程の前に、前記半導体基板の上部に層間絶縁膜を形成する工程と、
    前記層間絶縁膜の所定の領域を選択的に除去し、凹部を形成する工程と、
    を含み、
    半導体基板の上部に銅含有金属膜を形成する前記工程が、前記凹部を埋め込むように前記銅含有金属膜を形成する工程であって、
    銅含有金属膜を研磨する前記工程が、前記凹部の外部に形成された前記銅含有金属膜を除去して前記層間絶縁膜の表面を露出させる工程である、半導体装置の製造方法。
  10. 半導体基板上の絶縁膜に溝を形成する工程と、
    前記絶縁膜上および前記溝の内部に銅含有金属膜を形成する工程と、
    前記絶縁膜を露出させるように前記銅含有金属膜を研磨する工程と、
    前記銅含有金属膜を研磨する前記工程の後、前記銅含有金属膜および前記絶縁膜の表面を洗浄する工程と、
    を含み、
    前記銅含有金属膜および前記絶縁膜の表面を洗浄する前記工程が、
    銅イオンおよび酸化銅を除去する第一工程と、
    前記第一工程の後、前記第一工程で除去しきれなかった銅イオンおよび酸化銅を還元して銅にする第二工程と、
    前記第二工程の後、前記第二工程で還元された銅を有機膜で包む第三工程と、
    前記第三工程の後、前記有機膜と前記絶縁膜とに負の表面電位を与える第四工程と、
    を含む、半導体装置の製造方法。
  11. 請求項10に記載の半導体装置の製造方法において、
    前記銅含有金属膜および前記絶縁膜の表面を洗浄する前記工程が、前記第一工程の前に、スラリーを除去する工程をさらに含む、半導体装置の製造方法。
  12. 請求項10に記載の半導体装置の製造方法において、
    前記第一工程は、前記銅含有金属膜および前記絶縁膜の表面にポリカルボン酸を接触させる工程であり、
    前記第二工程は、前記銅含有金属膜および前記絶縁膜の表面に還元水を接触させる工程であり、
    前記第三工程は、前記銅含有金属膜および前記絶縁膜の表面にベンゾトリアゾールまたはその誘導体を接触させる工程であり、
    前記第四工程は、前記銅含有金属膜および前記絶縁膜の表面にアルカリ性水溶液を接触させる工程である、半導体装置の製造方法。
  13. 請求項11に記載の半導体装置の製造方法において、
    前記第一工程は、前記銅含有金属膜および前記絶縁膜の表面にポリカルボン酸を接触させる工程であり、
    前記第二工程は、前記銅含有金属膜および前記絶縁膜の表面に還元水を接触させる工程であり、
    前記第三工程は、前記銅含有金属膜および前記絶縁膜の表面にベンゾトリアゾールまたはその誘導体を接触させる工程であり、
    前記第四工程は、前記銅含有金属膜および前記絶縁膜の表面にアルカリ性水溶液を接触させる工程であり、
    スラリーを除去する前記工程は、前記銅含有金属膜および前記絶縁膜の表面にアルカリ性水溶液を接触させる工程である、半導体装置の製造方法。
  14. 請求項12または13に記載の半導体装置の製造方法において、前記第二工程で使われる前記還元水は、アルカリ還元水である、半導体装置の製造方法。
  15. 請求項14に記載の半導体装置の製造方法において、前記アルカリ還元水のpHは、7.4以上9.5以下である、半導体装置の製造方法。
  16. 請求項13に記載の半導体装置の製造方法において、
    前記第二工程で使われる前記還元水および前記第四工程およびスラリーを除去する前記工程で使われる前記アルカリ性水溶液は、いずれもアルカリ還元水である、半導体装置の製造方法。
JP2007316076A 2006-12-08 2007-12-06 半導体装置の製造方法 Expired - Fee Related JP5072091B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007316076A JP5072091B2 (ja) 2006-12-08 2007-12-06 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006331965 2006-12-08
JP2006331965 2006-12-08
JP2007316076A JP5072091B2 (ja) 2006-12-08 2007-12-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008166751A JP2008166751A (ja) 2008-07-17
JP5072091B2 true JP5072091B2 (ja) 2012-11-14

Family

ID=39584607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007316076A Expired - Fee Related JP5072091B2 (ja) 2006-12-08 2007-12-06 半導体装置の製造方法

Country Status (2)

Country Link
US (3) US7601640B2 (ja)
JP (1) JP5072091B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2521165B1 (en) * 2009-12-28 2018-09-12 Fujitsu Limited Method for forming a wiring structure
CN102656671B (zh) * 2010-12-24 2015-12-02 松下电器产业株式会社 半导体晶体管的制造方法、使用了由该方法制造的半导体晶体管的驱动电路、包括该驱动电路和显示元件的像素电路、该像素电路配置成行列状的显示面板、以及具有该显示面板的显示装置
SG11201400840UA (en) * 2011-10-05 2014-04-28 Avantor Performance Mat Inc Microelectronic substrate cleaning compositions having copper/azole polymer inhibition
US9142456B2 (en) * 2013-07-30 2015-09-22 Lam Research Corporation Method for capping copper interconnect lines

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19731274A1 (de) * 1997-07-22 1999-01-28 Basf Ag Verfahren zur Herstellung von Biotin
JP3003684B1 (ja) * 1998-09-07 2000-01-31 日本電気株式会社 基板洗浄方法および基板洗浄液
KR100366619B1 (ko) * 1999-05-12 2003-01-09 삼성전자 주식회사 트랜치 소자분리방법, 트랜치를 포함하는 반도체소자의제조방법 및 그에 따라 제조된 반도체소자
US6520819B1 (en) * 1999-06-16 2003-02-18 Nec Corporation Organic EL panel and method for manufacturing the same
JP3705724B2 (ja) 1999-11-19 2005-10-12 Necエレクトロニクス株式会社 半導体装置の製造方法
JP3490038B2 (ja) * 1999-12-28 2004-01-26 Necエレクトロニクス株式会社 金属配線形成方法
JP2002110679A (ja) 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
TW582063B (en) * 2001-02-05 2004-04-01 United Microelectronics Corp Manufacturing method of damascene structure
JP2002305198A (ja) * 2001-04-06 2002-10-18 Toshiba Corp 電子デバイスの製造方法
JP4198906B2 (ja) * 2001-11-15 2008-12-17 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
US6821897B2 (en) * 2001-12-05 2004-11-23 Cabot Microelectronics Corporation Method for copper CMP using polymeric complexing agents
US20030162398A1 (en) * 2002-02-11 2003-08-28 Small Robert J. Catalytic composition for chemical-mechanical polishing, method of using same, and substrate treated with same
TW541659B (en) * 2002-04-16 2003-07-11 Macronix Int Co Ltd Method of fabricating contact plug
JP2005209800A (ja) * 2004-01-21 2005-08-04 Fujitsu Ltd 半導体装置の製造方法
KR100614773B1 (ko) * 2004-12-28 2006-08-22 삼성전자주식회사 화학 기계적 연마 방법
JP4667256B2 (ja) * 2005-03-29 2011-04-06 大日本スクリーン製造株式会社 基板処理装置

Also Published As

Publication number Publication date
US20080160750A1 (en) 2008-07-03
JP2008166751A (ja) 2008-07-17
US20090305496A1 (en) 2009-12-10
US8329584B2 (en) 2012-12-11
US7955980B2 (en) 2011-06-07
US20110230051A1 (en) 2011-09-22
US7601640B2 (en) 2009-10-13

Similar Documents

Publication Publication Date Title
US6818556B2 (en) Method of plating a metal or metal compound on a semiconductor substrate that includes using the same main component in both plating and etching solutions
KR20030051359A (ko) 반도체 장치 및 그 제조 방법
CN100429299C (zh) 化学机械研磨后洗涤液组合物
TWI816635B (zh) 半導體元件之洗淨用液體組成物、半導體元件之洗淨方法及半導體元件之製造方法
KR101801413B1 (ko) 퇴적 후 웨이퍼 세정 포뮬레이션
KR20020025806A (ko) 반도체 집적 회로 장치의 제조방법
KR20030038456A (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP5072091B2 (ja) 半導体装置の製造方法
KR102729968B1 (ko) 선택적인 증착 프로세스에서 선택도를 개선하기 위한 전처리 방법
WO2011080827A1 (ja) 配線構造及びその形成方法
JP2006179948A (ja) 半導体装置の製造方法および半導体装置
JP2008091875A (ja) 半導体素子の金属配線及びその形成方法
JP2003086675A (ja) 半導体装置の製造方法
JP3705724B2 (ja) 半導体装置の製造方法
US20060175297A1 (en) Metallization method for a semiconductor device and post-CMP cleaning solution for the same
JP4086567B2 (ja) 半導体装置の製造方法
KR100558043B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
JPWO2003079429A1 (ja) 半導体集積回路装置の製造方法
JP5412722B2 (ja) 電子装置の製造方法
US8252685B2 (en) Techniques to improve characteristics of processed semiconductor substrates
JP2004146669A (ja) 半導体装置の製造方法
KR100900227B1 (ko) 반도체 소자의 금속배선 형성방법
JP2002033385A (ja) 半導体装置の製造方法及び半導体装置の評価方法
JP2005311083A (ja) 半導体装置の製造方法
JP2013030653A (ja) 半導体装置、及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120820

R150 Certificate of patent or registration of utility model

Ref document number: 5072091

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees