JP5072091B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5072091B2 JP5072091B2 JP2007316076A JP2007316076A JP5072091B2 JP 5072091 B2 JP5072091 B2 JP 5072091B2 JP 2007316076 A JP2007316076 A JP 2007316076A JP 2007316076 A JP2007316076 A JP 2007316076A JP 5072091 B2 JP5072091 B2 JP 5072091B2
- Authority
- JP
- Japan
- Prior art keywords
- copper
- semiconductor device
- manufacturing
- containing metal
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
すなわち、従来の洗浄手順においては、酸処理前の工程については検討されていたが、酸処理後のリンス工程の検討がなされておらず、純水等を用いたリンスが行われていた。ところが、純水中では、Cuはイオンとして存在するため、リンス工程で、配線金属中のCuがイオンとして溶け出す懸念があった。
半導体基板の上部に銅含有金属膜を形成する工程と、
前記銅含有金属膜を研磨する工程と、
銅含有金属膜を研磨する前記工程の後、前記銅含有金属膜の表面を洗浄する工程と
を含み、
銅含有金属膜の表面を洗浄する前記工程が、
前記銅含有金属膜が設けられた前記半導体基板の主面にポリカルボン酸を接触させる第一工程と、
前記第一工程の後、前記主面に還元水を接触させる第二工程と、
前記第二工程の後、前記主面にベンゾトリアゾールまたはその誘導体を接触させる第三工程と、
前記第三工程の後、前記主面にアルカリ性水溶液を接触させる第四工程と、
を含む、半導体装置の製造方法が提供される。
まず、本発明においては、銅含有金属膜の表面を、ポリカルボン酸で処理する第一工程の後、BTA誘導体で処理する第三工程の前に、銅含有金属膜の表面に還元水を供給する第二工程を行う。これにより、酸処理後、半導体基板の上部に残存しているCuイオンまたはCu酸化物が還元されて、Cuとなる。また、銅含有金属膜の表面も還元されるため、Cuイオンの溶出が抑制される。
半導体基板上の絶縁膜に溝を形成する工程と、
前記絶縁膜上および前記溝の内部に銅含有金属膜を形成する工程と、
前記絶縁膜を露出させるように前記銅含有金属膜を研磨する工程と、
前記銅含有金属膜を研磨する工程の後、前記銅含有金属膜および前記絶縁膜の表面を洗浄する工程と、
を含み、
前記銅含有金属膜および前記絶縁膜の表面を洗浄する前記工程が、
銅イオンおよび酸化銅を除去する第一工程と、
前記第一工程の後、前記第一工程で除去しきれなかった銅イオンおよび酸化銅を還元して銅にする第二工程と、
前記第二工程の後、前記第二工程で還元された銅を有機膜で包む第三工程と、
前記第三工程の後、前記有機膜と前記絶縁膜とに負の表面電位を与える第四工程と、
を含む、半導体装置の製造方法が提供される。
図1は、本実施形態の半導体装置の構成を示す断面図である。
図1に示した半導体装置100においては、シリコン基板121の素子形成面に、トランジスタ等の所定の素子(不図示)が形成されている。また、半導体装置100においては、シリコン基板121上に、層間絶縁膜123および層間絶縁膜101がこの順に積層されている。層間絶縁膜101を貫通する配線溝125(図2(a))中に、配線を構成するCu膜103が埋設されている。Cu膜103の上面がCu−BTA複合体II111により被覆されている。
ステップ11:半導体基板(シリコン基板121)の上部に層間絶縁膜101を形成する工程、
ステップ12:層間絶縁膜101の所定の領域を選択的に除去し、凹部(配線溝125)を形成する工程、
ステップ13:ステップ11およびステップ12の後、シリコン基板121の上部に、配線溝125を埋め込むように銅含有金属膜(Cu膜103)を形成する工程、
ステップ14:Cu膜103を研磨する工程、および
ステップ15:Cu膜103を研磨するステップ14の後、Cu膜103の表面を洗浄する工程。
ステップ20:Cu膜103が設けられたシリコン基板121の主面にアルカリ性水溶液を接触させる、
ステップ21(第一工程):ステップ20の後、Cu膜103が設けられたシリコン基板121の主面にポリカルボン酸を接触させる、
ステップ22(第二工程):ステップ21の後、Cu膜103が設けられたシリコン基板121の主面に還元水(電界カソード水)を接触させる、
ステップ23(第三工程):ステップ22の後、Cu膜103が設けられたシリコン基板121の主面にBTAまたはその誘導体を接触させる、および
ステップ24(第四工程):ステップ23の後、Cu膜103が設けられたシリコン基板121の主面にアルカリ性水溶液を接触させる。
本実施形態においては、酸処理後、BTA処理の前に、Cuの還元処理を行うことにより、BTAのように、銅との結合様式が、酸化体と還元体とで異なる防食剤で処理した場合にも、BTAと銅(酸化体)との複合体が層間絶縁膜101またはCu膜103の表面に付着して残存することを抑制することができる。
図7(a)〜図7(e)は、従来の洗浄工程を示す断面図である。図7(a)〜図7(e)には、層間絶縁膜201に設けられた配線溝中にCu膜203を形成し、CMP工程により配線溝外部のCu膜203を除去して層間絶縁膜201を露出させた後の洗浄工程が示されている。
以上のように、本実施形態によれば、銅含有金属膜の研磨後の洗浄において、ポリカルボン酸(たとえば、シュウ酸)、還元水、BTAまたはその誘導体およびアルカリ性水溶液をこの順に接触させることにより、半導体装置の信頼性を向上させることができる。
本実施例では、シリコンウェーハ上に、層間絶縁膜としてSiO2膜を形成した。SiO2膜に、配線パターンに対応する配線溝を形成し、配線溝中にCu膜を埋設した後、酸性スラリーを用いたCMP工程により、配線溝の外部に形成されているCu膜を研磨除去し、SiO2膜を露出させた後、洗浄条件を変えて洗浄を行った。
(試料1):純水11.5秒供給→BTA処理あり→純水10秒供給
(試料2):純水11.5秒供給→BTA処理なし→リンスなし
(試料3):純水11.5秒供給→BTA処理あり→電解水10秒供給
(試料4):電解水11.5秒供給→BTA処理あり→電解水10秒供給
(試料5):電解水11.5秒供給→BTA処理なし→リンスなし
(試料6):電解水20秒供給→BTA処理なし→リンスなし
(試料7):電解水11.5秒供給→BTA処理あり→電解水20秒供給
(試料8):電解水11.5秒供給→BTA処理あり→電解水30秒供給
(試料9):電解水20秒供給→BTA処理あり→電解水10秒供給
本実施例では、実施例1で作製した試料1および試料4について、Cu配線間のTDDB耐性の評価(温度を上げて、絶縁膜がブレークダウンしない程度の電圧を加え続けて破壊が起こるまでの時間を測定)を行った。なお、Cu配線の配線幅を0.1μmとし、配線間隔を0.1μmとした。また、各試料は、洗浄後の試料を330℃で加熱処理してBTAを揮発させた後、SiCNおよびSiO2を順に成膜し、パッドを形成して評価に供した。また、SiCNを成膜する際に、NH3プラズマ処理を10秒行った。そのTDDB評価結果を図6および図8に示す。
101 層間絶縁膜
103 Cu膜
105 Cu2O
107 Cu2+
109 Cu
111 Cu−BTA複合体II
121 シリコン基板
123 層間絶縁膜
125 配線溝
201 層間絶縁膜
203 Cu膜
205 Cu2O
207 Cu2+
211 Cu−BTA複合体II
213 Cu−BTA複合体I
Claims (16)
- 半導体基板の上部に銅含有金属膜を形成する工程と、
前記銅含有金属膜を研磨する工程と、
銅含有金属膜を研磨する前記工程の後、前記銅含有金属膜の表面を洗浄する工程と
を含み、
銅含有金属膜の表面を洗浄する前記工程が、
前記銅含有金属膜が設けられた前記半導体基板の主面にポリカルボン酸を接触させる第一工程と、
前記第一工程の後、前記主面に還元水を接触させる第二工程と、
前記第二工程の後、前記主面にベンゾトリアゾールまたはその誘導体を接触させる第三工程と、
前記第三工程の後、前記主面にアルカリ性水溶液を接触させる第四工程と、
を含む、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
銅含有金属膜の表面を洗浄する前記工程が、前記第一工程の前に、前記主面にアルカリ性水溶液を接触させる工程をさらに含む、半導体装置の製造方法。 - 請求項2に記載の半導体装置の製造方法において、
第一工程の前に主面にアルカリ性水溶液を接触させる前記工程で接触させる前記アルカリ性水溶液が、アルカリ還元水である、半導体装置の製造方法。 - 請求項1乃至3いずれかに記載の半導体装置の製造方法において、
前記第一工程で接触させる前記ポリカルボン酸が、シュウ酸である、半導体装置の製造方法。 - 請求項1乃至4いずれかに記載の半導体装置の製造方法において、
前記第二工程で接触させる前記還元水が、アルカリ還元水である、半導体装置の製造方法。 - 請求項5に記載の半導体装置の製造方法において、
前記アルカリ還元水のpHが7.4以上9.5以下である、半導体装置の製造方法。 - 請求項1乃至6いずれかに記載の半導体装置の製造方法において、
前記第二工程で接触させる前記還元水と前記第四工程で接触させる前記アルカリ性水溶液とが同じ種類である、半導体装置の製造方法。 - 請求項7に記載の半導体装置の製造方法において、
前記第二工程で接触させる前記還元水と前記第四工程で接触させる前記アルカリ性水溶液とが、いずれもアルカリ還元水である、半導体装置の製造方法。 - 請求項1乃至8いずれかに記載の半導体装置の製造方法において、
半導体基板の上部に銅含有金属膜を形成する前記工程の前に、前記半導体基板の上部に層間絶縁膜を形成する工程と、
前記層間絶縁膜の所定の領域を選択的に除去し、凹部を形成する工程と、
を含み、
半導体基板の上部に銅含有金属膜を形成する前記工程が、前記凹部を埋め込むように前記銅含有金属膜を形成する工程であって、
銅含有金属膜を研磨する前記工程が、前記凹部の外部に形成された前記銅含有金属膜を除去して前記層間絶縁膜の表面を露出させる工程である、半導体装置の製造方法。 - 半導体基板上の絶縁膜に溝を形成する工程と、
前記絶縁膜上および前記溝の内部に銅含有金属膜を形成する工程と、
前記絶縁膜を露出させるように前記銅含有金属膜を研磨する工程と、
前記銅含有金属膜を研磨する前記工程の後、前記銅含有金属膜および前記絶縁膜の表面を洗浄する工程と、
を含み、
前記銅含有金属膜および前記絶縁膜の表面を洗浄する前記工程が、
銅イオンおよび酸化銅を除去する第一工程と、
前記第一工程の後、前記第一工程で除去しきれなかった銅イオンおよび酸化銅を還元して銅にする第二工程と、
前記第二工程の後、前記第二工程で還元された銅を有機膜で包む第三工程と、
前記第三工程の後、前記有機膜と前記絶縁膜とに負の表面電位を与える第四工程と、
を含む、半導体装置の製造方法。 - 請求項10に記載の半導体装置の製造方法において、
前記銅含有金属膜および前記絶縁膜の表面を洗浄する前記工程が、前記第一工程の前に、スラリーを除去する工程をさらに含む、半導体装置の製造方法。 - 請求項10に記載の半導体装置の製造方法において、
前記第一工程は、前記銅含有金属膜および前記絶縁膜の表面にポリカルボン酸を接触させる工程であり、
前記第二工程は、前記銅含有金属膜および前記絶縁膜の表面に還元水を接触させる工程であり、
前記第三工程は、前記銅含有金属膜および前記絶縁膜の表面にベンゾトリアゾールまたはその誘導体を接触させる工程であり、
前記第四工程は、前記銅含有金属膜および前記絶縁膜の表面にアルカリ性水溶液を接触させる工程である、半導体装置の製造方法。 - 請求項11に記載の半導体装置の製造方法において、
前記第一工程は、前記銅含有金属膜および前記絶縁膜の表面にポリカルボン酸を接触させる工程であり、
前記第二工程は、前記銅含有金属膜および前記絶縁膜の表面に還元水を接触させる工程であり、
前記第三工程は、前記銅含有金属膜および前記絶縁膜の表面にベンゾトリアゾールまたはその誘導体を接触させる工程であり、
前記第四工程は、前記銅含有金属膜および前記絶縁膜の表面にアルカリ性水溶液を接触させる工程であり、
スラリーを除去する前記工程は、前記銅含有金属膜および前記絶縁膜の表面にアルカリ性水溶液を接触させる工程である、半導体装置の製造方法。 - 請求項12または13に記載の半導体装置の製造方法において、前記第二工程で使われる前記還元水は、アルカリ還元水である、半導体装置の製造方法。
- 請求項14に記載の半導体装置の製造方法において、前記アルカリ還元水のpHは、7.4以上9.5以下である、半導体装置の製造方法。
- 請求項13に記載の半導体装置の製造方法において、
前記第二工程で使われる前記還元水および前記第四工程およびスラリーを除去する前記工程で使われる前記アルカリ性水溶液は、いずれもアルカリ還元水である、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007316076A JP5072091B2 (ja) | 2006-12-08 | 2007-12-06 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006331965 | 2006-12-08 | ||
JP2006331965 | 2006-12-08 | ||
JP2007316076A JP5072091B2 (ja) | 2006-12-08 | 2007-12-06 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008166751A JP2008166751A (ja) | 2008-07-17 |
JP5072091B2 true JP5072091B2 (ja) | 2012-11-14 |
Family
ID=39584607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007316076A Expired - Fee Related JP5072091B2 (ja) | 2006-12-08 | 2007-12-06 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (3) | US7601640B2 (ja) |
JP (1) | JP5072091B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2521165B1 (en) * | 2009-12-28 | 2018-09-12 | Fujitsu Limited | Method for forming a wiring structure |
CN102656671B (zh) * | 2010-12-24 | 2015-12-02 | 松下电器产业株式会社 | 半导体晶体管的制造方法、使用了由该方法制造的半导体晶体管的驱动电路、包括该驱动电路和显示元件的像素电路、该像素电路配置成行列状的显示面板、以及具有该显示面板的显示装置 |
SG11201400840UA (en) * | 2011-10-05 | 2014-04-28 | Avantor Performance Mat Inc | Microelectronic substrate cleaning compositions having copper/azole polymer inhibition |
US9142456B2 (en) * | 2013-07-30 | 2015-09-22 | Lam Research Corporation | Method for capping copper interconnect lines |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19731274A1 (de) * | 1997-07-22 | 1999-01-28 | Basf Ag | Verfahren zur Herstellung von Biotin |
JP3003684B1 (ja) * | 1998-09-07 | 2000-01-31 | 日本電気株式会社 | 基板洗浄方法および基板洗浄液 |
KR100366619B1 (ko) * | 1999-05-12 | 2003-01-09 | 삼성전자 주식회사 | 트랜치 소자분리방법, 트랜치를 포함하는 반도체소자의제조방법 및 그에 따라 제조된 반도체소자 |
US6520819B1 (en) * | 1999-06-16 | 2003-02-18 | Nec Corporation | Organic EL panel and method for manufacturing the same |
JP3705724B2 (ja) | 1999-11-19 | 2005-10-12 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP3490038B2 (ja) * | 1999-12-28 | 2004-01-26 | Necエレクトロニクス株式会社 | 金属配線形成方法 |
JP2002110679A (ja) | 2000-09-29 | 2002-04-12 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
TW582063B (en) * | 2001-02-05 | 2004-04-01 | United Microelectronics Corp | Manufacturing method of damascene structure |
JP2002305198A (ja) * | 2001-04-06 | 2002-10-18 | Toshiba Corp | 電子デバイスの製造方法 |
JP4198906B2 (ja) * | 2001-11-15 | 2008-12-17 | 株式会社ルネサステクノロジ | 半導体装置および半導体装置の製造方法 |
US6821897B2 (en) * | 2001-12-05 | 2004-11-23 | Cabot Microelectronics Corporation | Method for copper CMP using polymeric complexing agents |
US20030162398A1 (en) * | 2002-02-11 | 2003-08-28 | Small Robert J. | Catalytic composition for chemical-mechanical polishing, method of using same, and substrate treated with same |
TW541659B (en) * | 2002-04-16 | 2003-07-11 | Macronix Int Co Ltd | Method of fabricating contact plug |
JP2005209800A (ja) * | 2004-01-21 | 2005-08-04 | Fujitsu Ltd | 半導体装置の製造方法 |
KR100614773B1 (ko) * | 2004-12-28 | 2006-08-22 | 삼성전자주식회사 | 화학 기계적 연마 방법 |
JP4667256B2 (ja) * | 2005-03-29 | 2011-04-06 | 大日本スクリーン製造株式会社 | 基板処理装置 |
-
2007
- 2007-12-06 JP JP2007316076A patent/JP5072091B2/ja not_active Expired - Fee Related
- 2007-12-10 US US11/953,127 patent/US7601640B2/en active Active
-
2009
- 2009-08-18 US US12/543,128 patent/US7955980B2/en active Active
-
2011
- 2011-06-02 US US13/151,867 patent/US8329584B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20080160750A1 (en) | 2008-07-03 |
JP2008166751A (ja) | 2008-07-17 |
US20090305496A1 (en) | 2009-12-10 |
US8329584B2 (en) | 2012-12-11 |
US7955980B2 (en) | 2011-06-07 |
US20110230051A1 (en) | 2011-09-22 |
US7601640B2 (en) | 2009-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6818556B2 (en) | Method of plating a metal or metal compound on a semiconductor substrate that includes using the same main component in both plating and etching solutions | |
KR20030051359A (ko) | 반도체 장치 및 그 제조 방법 | |
CN100429299C (zh) | 化学机械研磨后洗涤液组合物 | |
TWI816635B (zh) | 半導體元件之洗淨用液體組成物、半導體元件之洗淨方法及半導體元件之製造方法 | |
KR101801413B1 (ko) | 퇴적 후 웨이퍼 세정 포뮬레이션 | |
KR20020025806A (ko) | 반도체 집적 회로 장치의 제조방법 | |
KR20030038456A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
JP5072091B2 (ja) | 半導体装置の製造方法 | |
KR102729968B1 (ko) | 선택적인 증착 프로세스에서 선택도를 개선하기 위한 전처리 방법 | |
WO2011080827A1 (ja) | 配線構造及びその形成方法 | |
JP2006179948A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2008091875A (ja) | 半導体素子の金属配線及びその形成方法 | |
JP2003086675A (ja) | 半導体装置の製造方法 | |
JP3705724B2 (ja) | 半導体装置の製造方法 | |
US20060175297A1 (en) | Metallization method for a semiconductor device and post-CMP cleaning solution for the same | |
JP4086567B2 (ja) | 半導体装置の製造方法 | |
KR100558043B1 (ko) | 반도체 소자의 구리 금속 배선 형성 방법 | |
JPWO2003079429A1 (ja) | 半導体集積回路装置の製造方法 | |
JP5412722B2 (ja) | 電子装置の製造方法 | |
US8252685B2 (en) | Techniques to improve characteristics of processed semiconductor substrates | |
JP2004146669A (ja) | 半導体装置の製造方法 | |
KR100900227B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
JP2002033385A (ja) | 半導体装置の製造方法及び半導体装置の評価方法 | |
JP2005311083A (ja) | 半導体装置の製造方法 | |
JP2013030653A (ja) | 半導体装置、及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120814 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120820 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5072091 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |