[go: up one dir, main page]

JP4198906B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP4198906B2
JP4198906B2 JP2001349875A JP2001349875A JP4198906B2 JP 4198906 B2 JP4198906 B2 JP 4198906B2 JP 2001349875 A JP2001349875 A JP 2001349875A JP 2001349875 A JP2001349875 A JP 2001349875A JP 4198906 B2 JP4198906 B2 JP 4198906B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
wiring
films
barrier metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001349875A
Other languages
English (en)
Other versions
JP2003152077A (ja
JP2003152077A5 (ja
Inventor
達之 齋藤
直史 大橋
俊則 今井
純司 野口
剛 田丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2001349875A priority Critical patent/JP4198906B2/ja
Priority to TW091132370A priority patent/TWI300970B/zh
Priority to KR1020020070718A priority patent/KR20030040169A/ko
Priority to US10/294,937 priority patent/US7053487B2/en
Priority to CNB021495947A priority patent/CN100470787C/zh
Priority to US10/329,831 priority patent/US6908847B2/en
Publication of JP2003152077A publication Critical patent/JP2003152077A/ja
Publication of JP2003152077A5 publication Critical patent/JP2003152077A5/ja
Application granted granted Critical
Publication of JP4198906B2 publication Critical patent/JP4198906B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置に関し、特に、配線間の接続部に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路装置（半導体装置）における配線の微細化および多層化に伴い、例えば、絶縁膜中に溝を形成し、導電性膜を溝内部に埋め込むことにより配線等を形成する、いわゆるダマシン技術が検討されている。
【０００３】
このダマシン技術には、配線用の溝と、配線と配線とを接続する接続部用の溝とを異なる工程で埋め込むシングルダマシン法と、配線用の溝と接続部用の溝とを同時に埋め込むデュアルダマシン法がある。
【０００４】
これらの溝中に埋め込まれる導電性膜として例えば、銅膜等が用いられている。
【０００５】
また、この溝の内部には、１）埋め込まれる導電性膜を構成する金属（銅膜の場合は銅）の絶縁膜中への拡散を防止するため、また、２）絶縁膜が、酸化シリコン膜のような酸化物で形成される場合、この酸化シリコン膜と導電性膜とが接触することによって導電性膜が酸化されることを防止する等のために、溝内部に例えば、バリア性を有する導電性膜を形成する。
【０００６】
また、埋め込まれる導電性膜（例えば、銅膜）上には、この上部に形成される絶縁膜中への金属の拡散や絶縁膜による酸化を防止するため、窒化シリコン膜等のバリア性を有する絶縁膜を形成する。
【０００７】
【発明が解決しようとする課題】
しかしながら、窒化シリコン膜は、誘電率が高いことから配線のＲＣ時定数が大きくなり、装置の高速動作を妨げる。
【０００８】
また、導電性膜を構成する金属の拡散（移動）によりエレクトロマイグレーションが生じ得るが、例えば銅の拡散のしやすさを本発明者らが検討した結果、銅−バリア膜界面と銅−窒化シリコン膜界面とでは、拡散の活性化エネルギーが銅−バリア膜界面の方が大きい（すなわち、銅が拡散しにくい）と推測された。従って、エレクトロマイグレーション寿命は、銅−窒化シリコン膜界面での銅の拡散の活性化エネルギー値により律則されることになる。
【０００９】
さらに、配線と配線とを接続する接続部の底面において、エレクトロマイグレーションによりボイドが発生すると、接続部と下層の配線との接触面積が小さくなり、加速的に配線寿命が低下してしまう。
【００１０】
そこで、本発明者らは、配線の上部にタングステン（Ｗ）膜等のバリア性を有する導電性膜を形成することを検討している。
【００１１】
例えば、ＵＳＰ６１４７４０２号公報には、ＡｌとＣｕ合金（ＡｌｎＣｕｙＡＬＬＯＹ）よりなる配線上に、Ｗよりなるキャップ（ＷＣＡＰ）を形成する技術が開示されている。
【００１２】
また、ＵＳＰ６１１４２４３号公報には、いわゆるデュアルダマシン構造において、銅層（２４）の上部に導電性のキャップ層（２６）を形成し、さらにその上部にビアもしくはデュアルダマシンの開口部（３５）を形成し、バリア層（３６）と銅層（３６）を形成する技術が開示されている。カッコ内は、公報中の符号を示す。
【００１３】
しかしながら、このように配線の上部にタングステン（Ｗ）膜等のバリア性を有する導電性膜（以下、「キャップバリアメタル層」という）を形成する場合、配線と接続部との間は、配線を構成する金属膜−キャップバリアメタル層−バリアメタル層−接続部を構成する金属層が積層された構造となり、これらの膜間の接触抵抗が増加してしまう。
【００１４】
また、このような構造では、エレクトロマイグレーションによる金属原子の移動が起こった場合において、接続部と配線部との間にキャップバリアメタル層およびバリアメタル層が存在するため、接続部と配線との間に、金属の移動が起きない。
【００１５】
その結果、ボイドの発生頻度が大きくなり、断線を起こすポテンシャルが高くなってしまう。また、同様な断線はエレクトロマイグレーションのみでなく、ストレスによるバリアメタルと銅の界面での剥離、すなわちマイグレーションによっても引き起こされる懸念がある。
【００１６】
本発明の目的は、配線と接続部との間の接触抵抗を低減することにある。
【００１７】
また、本発明の他の目的は、エレクトロマイグレーションによるボイドの発生率や断線の発生率を低減させることやストレスマイグレーションによる断線の発生率を低減させる等、信頼性を向上させることにある。
【００１８】
また、本発明の他の目的は、半導体装置の特性を向上させることにある。
【００１９】
本発明の前記目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００２０】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００２１】
（１）本発明の半導体装置は、半導体基板上に形成され、かつ、配線溝を有する第１層間絶縁膜と、前記配線溝の側壁と底面に形成された第１バリアメタル層と、前記配線溝を埋め込むように前記第１バリアメタル層上に形成された第１導電体層と、前記第１導電体層の表面に形成されたキャップバリアメタル膜とを有する配線部と、前記第１層間絶縁膜上に形成され、かつ、接続孔を有する第２層間絶縁膜と、前記接続孔の側壁と底面に形成された第２バリアメタル層と、前記接続孔を埋め込むように前記第２バリアメタル層上に形成された第２導電体層とを有する接続部と、を有する半導体装置において、前記接続部と前記配線部の接続部分において、前記接続孔の底面の前記第２バリアメタル層又は前記キャップバリアメタル膜の、少なくともどちらか一方が除去されているか、又はそれらのバリア材が不連続な膜で構成されたものである。
【００２２】
（２）本発明の半導体装置の製造方法は、半導体基板上に第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜中に配線溝を形成する工程と、前記配線溝の側壁と底面に第１バリアメタル層を形成する工程と、前記配線溝を埋め込むように前記第１バリアメタル層上に第１導電体層を形成する工程と、前記第１導電体層の表面にキャップバリアメタル膜を形成する工程と、前記第１層間絶縁膜上に第２層間絶縁膜を形成する工程と、前記第２層間絶縁膜中に接続孔を形成する工程と、前記接続孔の側壁と底面に第２バリアメタル層を形成する工程と、前記接続孔を埋め込むように前記第２バリアメタル層上に第２導電体層を形成する工程と、を有する半導体装置の製造方法であって、前記接続孔を形成する工程において、前記キャップバリアメタル膜を前記接続孔と前記配線溝の重なり部分のみ除去するものである。
【００２３】
（３）本発明の半導体装置は、第１配線構造と第２配線構造を有する半導体装置であって、前記第１配線構造は、第１配線部と第１配線部上に形成された第１接続部を含み、前記第１配線部は、第１導電体層と、前記第１導電体層を囲むように前記第１導電体層の側面と底面に形成された第１バリアメタル層と、前記第１導電体層の表面に形成されたに第１キャップバリアメタル膜とを有し、前記第１接続部は、前記配線部上に形成され、第２導電体層と、前記第２導電体層を囲むように前記第２導電体層の側面と底面に形成された第２バリアメタル層とからなり、前記第２配線構造は前記第１配線構造上に形成され、第２配線部と第２配線部上に形成された第２接続部を含み、前記第２配線部は、第３導電体層と、前記第３導電体層を囲むように前記第３導電体層の側面と底面に形成された第３バリアメタル層と、前記第３導電体層の表面に形成されたに第２キャップバリアメタル膜とを有し、前記第２接続部は、前記配線部上に形成され、第４導電体層と、前記第４導電体層を囲むように前記第４導電体層の側面と底面に形成された第４バリアメタル層とからなり、前記第１、第２バリアメタル層および前記第１キャップバリアメタル膜の構造は、前記第３、第４バリアメタル層および前記第２キャップバリアメタル膜の構造と、異なる構造であるものである。
【００２４】
（４）本発明の半導体装置は、半導体基板上に形成された第１絶縁膜と、前記第１絶縁膜上に形成された第２絶縁膜と、前記第１絶縁膜と前記第２絶縁膜を選択的に除去して形成された配線溝と、前記配線溝の側壁と底面に形成された第１バリアメタル層と、前記配線溝を埋め込むように前記第１バリアメタル層上に形成された第１導電体層と、前記第１導電体層の表面に形成されたキャップバリアメタル膜とを有する配線部と、前記第２絶縁膜上に形成され、かつ、接続孔を有する第３絶縁膜と、前記接続孔の側壁と底面のうち、少なくとも前記側壁に形成された第２バリアメタル層と、前記接続孔を埋め込むように前記第２バリアメタル層上に形成された第２導電体層とを有する接続部と、を有する半導体装置において、前記第２絶縁膜は、バリア絶縁膜としての機能を有するものである。
【００２５】
（５）本発明の半導体装置の製造方法は、半導体基板上に第１絶縁膜を形成する工程と、前記第１絶縁膜上に第２絶縁膜を形成する工程と、前記第１絶縁膜と前記第２絶縁膜を選択的に除去して配線溝を形成する工程と、前記配線溝の側壁と底面に第１バリアメタル層を形成する工程と、前記配線溝を埋め込むように前記第１バリアメタル層上に第１導電体層を形成する工程と、前記第１導電体層の表面にキャップバリアメタル膜を形成する工程と、前記第２絶縁膜上に第３絶縁膜を形成する工程と、前記第３絶縁膜中に接続孔を形成する工程と、前記接続孔の側壁と底面のうち、少なくとも前記側壁に第２バリアメタル層を形成する工程と、前記接続孔を埋め込むように前記第２バリアメタル層上に第２導電体層を形成する工程と、を有する半導体装置の製造方法であって、前記第２絶縁膜は、バリア絶縁膜としての機能を有するものである。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２７】
（実施の形態１）
本発明の実施の形態である半導体装置をその製造方法に従って説明する。図１〜図２３は、本発明の実施の形態１である半導体装置の製造方法を示す基板の要部断面図もしくは要部平面図である。
【００２８】
まず、図１に示すように、例えば、半導体基板の主表面に、半導体素子の一例としてｎチャネル型ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）Ｑｎを形成する。
【００２９】
これらのＭＩＳＦＥＴ形成プロセスの一例を以下に示す。
【００３０】
まず、例えば、半導体領域１ａ上に絶縁膜として例えば酸化シリコン膜１ｂが形成され、さらに、その上部にｐ型の半導体領域１ｃが形成された半導体基板１、いわゆるＳＯＩ（silicon on Insulator）基板を準備する。この半導体基板（半導体領域１ｃ）１の各素子形成領域は、素子分離２により絶縁される。この素子分離２は、例えば半導体領域１ｃの熱酸化もしくは半導体領域１ｃに形成された素子分離溝内に酸化シリコン膜を埋め込むことにより形成することができる。この素子分離２が形成された領域により、ＭＩＳＦＥＴ等の半導体素子が形成される活性領域が規定される。
【００３１】
次に、半導体基板（以下、単に「基板」という）１を例えば熱酸化することにより、その表面に清浄なゲート絶縁膜８を形成する。
【００３２】
次に、ゲート絶縁膜８の上部に、例えば導電性膜として、リン（Ｐ）をドープした低抵抗多結晶シリコン膜９ａ、薄いＷＮ（窒化タングステン）膜９ｂおよびＷ（タングステン）膜９ｃを順次堆積する。
【００３３】
次に、Ｗ膜９ｃ、ＷＮ膜９ｂおよび多結晶シリコン膜９ａを、例えばドライエッチング技術等を用いてエッチングすることにより、多結晶シリコン膜９ａ、ＷＮ膜９ｂおよびＷ膜９ｃからなるゲート電極９を形成する。
【００３４】
次に、ゲート電極９の両側の基板１にｎ型不純物として例えばリン(Ｐ)又は砒素(Ａｓ)をイオン打ち込みすることによってｎ-型半導体領域１１を形成する。
【００３５】
次に、基板１上に絶縁膜として例えば窒化シリコン膜を堆積した後、異方的にエッチングすることによって、ゲート電極９の側壁にサイドウォールスペーサ１３を形成する。
【００３６】
次に、ゲート電極９の両側の基板１にｎ型不純物をイオン打ち込みすることによってｎ-型半導体領域１１よりも不純物濃度の高いｎ+型半導体領域１４（ソース、ドレイン）を形成する。
【００３７】
ここまでの工程で、ＬＤＤ(Lightly Doped Drain)構造のソース、ドレインを備えたｎチャネル型ＭＩＳＦＥＴＱｎが形成される。なお、ｐチャネル型ＭＩＳＦＥＴＱｐを同様の工程により形成してもよい。この場合、用いられる不純物の導電型がｎチャネル型ＭＩＳＦＥＴＱｎを形成する場合と逆となる。
【００３８】
この後、ｎチャネル型ＭＩＳＦＥＴＱｎや図示しない他の素子等と電気的に接続される配線を形成するのであるが、以下、その工程について説明する。
【００３９】
まず、図１に示すようにｎチャネル型ＭＩＳＦＥＴＱｎ上に、絶縁膜として例えば酸化シリコン膜２０をＣＶＤ（Chemical Vapor deposition）法で堆積した後、例えば酸化シリコン膜２０の表面を化学的機械研磨（ＣＭＰ；Chemical Mechanical Polishing）法で研磨してその表面を平坦化する。
【００４０】
次に、例えば酸化シリコン膜２０上にフォトレジスト膜（図示せず、以下単に「レジスト膜」という）を形成し、このレジスト膜をマスクに酸化シリコン膜２０をエッチングすることによりｎチャネル型ＭＩＳＦＥＴＱｎのゲート電極９上にコンタクトホールＣ１を形成する。
【００４１】
次いで、例えばコンタクトホールＣ１内を含む酸化シリコン膜２０上に、バリアメタル層として例えば窒化チタン（ＴｉＮ）膜Ｐ１ａをＣＶＤ法もしくはスパッタ法により薄く形成した後、導電性膜として例えばタングステン（Ｗ）膜Ｐ１ｂをＣＶＤ法により形成する。次いで、コンタクトホールＣ１外部のＴｉＮ膜Ｐ１ａおよびＷ膜Ｐ１ｂを、例えばＣＭＰにより除去し、プラグＰ１を形成する。なお、バリアメタル層として、チタン（Ｔｉ）膜とＴｉＮ膜との積層膜を用いても良い。
【００４２】
次いで、図２に示すように、酸化シリコン膜２０およびプラグＰ１上に、絶縁膜として例えばテトラエトキシシランを原料としたＣＶＤ法により酸化シリコン膜２２ａを形成する。以下、この酸化シリコン膜２２ａをＴＥＯＳ膜２２ａという。なお、図２は、図１に示すプラグＰ１近傍の部分拡大図である。なお、プラグＰ１（Ｐ１ｂ）中の線は、タングステン膜を堆積した際に生じる接合面（シーム）である。
【００４３】
次いで、ＴＥＯＳ膜２２ａ上に、低誘電絶縁膜２２ｂを形成する。この低誘電絶縁膜は、例えば芳香族ポリマー材料を塗布し、熱処理を施すことにより形成することができる。また、低誘電絶縁膜として、有機系のシリカガラスを用いてもよい。この場合も、材料を塗布した後熱処理を施す。この有機系のシリカガラスの組成は、主にＳｉＯＣＨである。また、他の有機ポリマー材料や、上記の各種材料に空孔を導入した材料を用いることもできる。
【００４４】
このような塗布膜を低誘電絶縁膜として用いた場合には、基板表面の凹凸を平坦化することができる。基板表面の凹凸は、下層のパターンに起因するものや、ＣＭＰ時のエロージョンやディッシングによっても生じる。
【００４５】
一方、低誘電絶縁膜を、ＣＶＤ法により形成することもできる。例えば、トリメチルシランやテトラメチルシランを原料としたＣＶＤ法により低誘電絶縁膜を形成することができる。この場合の膜組成は、主にＳｉＯＣである。この他、低誘電絶縁膜としてはＳｉＯＦを主成分とする膜、ＳｉＣを主成分とする膜や、芳香族炭化水素構造の有機ポリマー膜（ＣとＨを含有する膜）や、上記各種膜やＳｉＯ2（酸化シリコン膜）等の膜中に空孔を導入（ポーラス化）することにより誘電率を下げることができる。これらの膜は、ＣＶＤ法を用いて形成することができる。
【００４６】
このような低誘電絶縁膜の誘電率は、酸化シリコン膜（例えば、ＴＥＯＳ膜）より低く（誘電率が３．７以下であり）、その結果、配線（ゲート電極も含む）間の寄生容量が低減されるため半導体装置の動作の高速化を図ることができる。
【００４７】
もちろんＴＥＯＳ膜２２ａの代わりに、前述のＣＶＤ法を用いて形成した低誘電絶縁膜（ＳｉＯＣ、ＳｉＯＦもしくはＳｉＯＣやＳｉＯ2のポーラス材料等）を用いてもよい。
【００４８】
次いで、低誘電絶縁膜２２ｂ上に、ＴＥＯＳ膜２２ｃを形成する。ＴＥＯＳ膜２２ｃは、ＴＥＯＳ膜２２ａと同様に形成する。
【００４９】
このように、低誘電絶縁膜２２ｂをＴＥＯＳ膜２２ａおよび２２ｃで挟み込むのは、これらの積層膜の機械的強度を確保するためである。また、これらＴＥＯＳ膜２２ａ、２２ｃおよび低誘電絶縁膜２２ｂの３層の絶縁膜（２２）中に配線溝が形成される。
【００５０】
次いで、図３に示すように、第１層配線形成予定領域の絶縁膜２２（２２ａ、２２ｂ、２２ｃ）をフォトリソグラフィーおよびドライエッチング技術を用いて除去することにより配線溝ＨＭ１を形成する。この配線溝ＨＭ１の深さは、例えば０．２５μｍで、幅は、例えば０．１８μｍである。なお、低誘電絶縁膜２２ｂとＴＥＯＳ膜２２ａとのエッチング選択比を利用し、ＴＥＯＳ膜２２ａを前記エッチングの際のエッチングストッパー膜として利用すれば、制御性よく配線溝ＨＭ１を形成することができる。
【００５１】
次に、図４に示すように、配線溝ＨＭ１内を含む絶縁膜２２上に、例えば窒化タンタル（ＴａＮ）膜およびタンタル（Ｔａ）膜が下から順に積層されたバリア膜Ｍ１ａをスパッタ法により堆積する。このバリア膜Ｍ１ａの形成方法としては、ＣＶＤ法を用いてもよいし、また、スパッタ法の一種であるイオン化スパッタ法を用いてもよい。このイオン化スパッタ法は、バリア膜を構成する金属をイオン化し、さらに、基板にバイアスを印加することによって、金属イオンに指向性を持たせるものであり、微細な溝の内部においても被覆性良く膜を堆積させることができる。配線溝ＨＭ１の側壁には、約５ｎｍ、配線溝の底部には、約３０ｎｍ程度のバリア膜Ｍ１ａを形成する。
【００５２】
また、バリア膜としては、前述のＴａＮおよびＴａとの積層膜に限定されるものではなく、例えば、Ｔａ、ＴａＮ、ＴａＳｉＮ、Ｗ、窒化タングステン（ＷＮ）、ＷＳｉＮ、Ｔｉ、ＴｉＮもしくはＴｉＳｉＮからなる単層膜や、Ｔｉ、ＴｉＮおよびＴｉの３層膜、ＴｉおよびＴｉＮの２層膜、ＴｉＳｉＮおよびＴａの２層膜、Ｔａ、ＴａＮおよびＴａの３層膜、もしくはＴａおよびＴａＮの２層膜等、前記単層膜として挙げた膜のうちいずれかを複数積層した積層膜を用いても良い。
【００５３】
次いで、バリア膜Ｍ１ａ上に、導電性膜として例えば銅膜を例えば電解メッキ法を用いて形成するのであるが、まず、電界メッキ用のシード膜として薄い銅膜Ｍ１ｂを例えばイオン化スパッタ法を用いて形成する。即ち、銅をイオン化し、さらに、基板にバイアスを印加することによって、銅イオンに指向性を持たせたスパッタ法によって銅膜Ｍ１ｂを堆積する。この際、例えば、ターゲットと基板との距離は３００ｍｍ程度、基板温度は２５度以下で成膜する。成膜初期においては、基板に比較的小さなＤＣもしくはＲＦバイアスを印加し、基板上に一定の銅膜を堆積した後、バイアスを比較的大きくする。このようにバイアスを大きくすることによって、基板表面にイオンが入射され、既に堆積している銅膜をスパッタエッチングする。この際、イオンは基板に対しほぼ垂直に入射するため、平面部（絶縁膜２２上および配線溝ＨＭ１底部）が、優先的にエッチングされ、飛散した銅が配線溝ＨＭ１側壁に再堆積し、配線溝ＨＭ１の側壁底部の段差被覆性（ステップカバレッジ）を向上させる。なお、イオン化スパッタ法に代えて、低圧長距離スパッタ法を用いて成膜を行ってもよい。
【００５４】
次いで、例えばメッキ液として硫酸銅を含む溶液を用いた電界メッキ法により、銅膜Ｍ１ｂ上に銅膜Ｍ１ｃを形成する。この際、配線溝ＨＭ１を埋め込むように銅膜Ｍ１ｃを形成する。
【００５５】
次に、還元雰囲気下において基板１にアニール（熱処理）を施した後、図５に示すように、配線溝ＨＭ１外部の銅膜Ｍ１ｃ、Ｍ１ｂおよびバリア膜Ｍ１ａを例えばＣＭＰ法もしくはエッチバック法を用いて除去することにより銅膜Ｍ１ｂ、Ｍ１ｃおよびバリア膜Ｍ１ａから成る第１層配線Ｍ１を形成する。この後、さらに、還元雰囲気下において基板１にアニール（熱処理）を施す。
【００５６】
次に、図６に示すように、第１層配線Ｍ１上にタングステン（Ｗ）を選択成長もしくは優先成長させることにより、第１層配線Ｍ１上に２〜２０ｎｍ程度のタングステン膜ＣＭ１を形成する。タングステン膜ＣＭ１は、例えば、０．３Ｔｏｒｒ（０．３×１．３３３２２×１０2Ｐａ）、サセプタ設定温度４６０℃（基板実温４３０℃）で、６フッ化タングステン（ＷＦ6）流量５ｓｃｃ、水素（Ｈ2）流量５００ｓｃｃの条件下で、１．５分間処理を行うことにより形成する。
【００５７】
かかる処理により、第１層配線Ｍ１上にのみにタングステンが選択的に成長もしくは、ＴＥＯＳ膜２２ｃ上に比べ第１層配線Ｍ１上にタングステンが優先的に成長する。なお、ここでは、タングステンの成長速度を優先して比較的高温で処理を行ったが、例えば３００℃程度で処理を行ってもよい。このように、選択成長もしくは優先成長を用いることにより、キャップ導電性膜を簡便に形成することができる。例えば、１）タングステン膜を基板上に全面形成した後、フォトリソグラフィーおよびドライエッチング技術を用いてタングステン膜のパターニングを行う、もしくは、２）銅膜表面のＣＭＰやエッチバック時にオーバー研磨やオーバーエッチングを行うことにより、銅膜の表面を窪ませ、かかる窪みにタングステン膜を埋め込む（即ち、タングステン膜を全面成膜したのち、窪み外のタングステン膜をＣＭＰ法等により除去する）ことによりキャップ導電性膜を形成してもよいが、これらの方法では、製造工程が複雑になる。また、フォトリソグラフィー時の合わせずれや、ＣＭＰ時のディッシングまたはエロージョン等の制御が必要になり、精度良くキャップ導電性膜を形成することが困難となる。これに対して、選択成長もしくは優先成長を用いれば、製造工程が複雑になることがなく、また、精度良く、キャップ導電性膜を形成することができる。ただし、キャップ導電性膜の形成方法は選択成長もしくは優先成長に限定されるものではないことは言うまでもない。
【００５８】
また、タングステンの他、Ｗを主成分とした金属層、ＷＮ、ＷＳｉＮ、ＴｉＮ、ＴｉＳｉＮ、Ｔａ、ＴａＮもしくはＴａＳｉＮ（窒化タンタルシリサイド）等の単層膜もしくはこれらのうちいずれかを積層した積層膜（２層膜や３層膜等）を第１層配線Ｍ１上のキャップ導電性膜として使用してもよい。なお、タングステンの抵抗が５〜２０μΩであるのに対し、例えば、ＴｉＮは、その抵抗が８０〜１５０μΩであり、ＴａやＴａＮもタングステンより高抵抗であるため、タングステンをキャップ導電性膜として使用すれば、他の膜を使用するよりも配線の低抵抗化を図ることができる。なお、銅の抵抗は、１．７〜２．２μΩである。
【００５９】
また、タングステン膜ＣＭ１形成直前のアニールと、タングステン膜ＣＭ１の成膜を同一装置内（インシチュー）で行ってもよい。例えば、成膜装置とアニール装置とを有するマルチチャンバーを用いて、装置外に取り出すことなく処理することによって、基板（銅膜Ｍ１ｃ）表面の汚染を防止することができ、タングステン膜の成膜性や膜質を向上させることができる。
【００６０】
また、タングステン膜ＣＭ１の成膜に先立ち、ＣＭＰ後の基板表面の銅の汚染を除去するために、例えばフッ化水素（ＨＦ）等の洗浄液を用いた洗浄を行ってもよい。このような洗浄を行うことによってタングステン膜の選択性を良くすることができる。なお、ここではフッ化水素による洗浄を例に挙げたが、基板表面に露出した絶縁膜の表面をエッチングする能力や、表面に付着した銅汚染を除去する能力を有する洗浄であれば、フッ化水素に限定されるものではない。また、タングステン膜ＣＭ１の成膜に先立ち、基板１を例えば３０００Ｐａ（例えば１５０から１００００Ｐａ）の圧力下、水素（Ｈ2）流量５００ｃｍ3／ｍｉｎ（ｓｃｃｍ）（例えば５０から３０００ｓｃｃｍ）の雰囲気下に３分間晒す処理を行うことによっても、前述の洗浄と同様の効果を得ることができる。このように、銅の汚染を除去し、また、水素処理により銅表面の酸化物を銅に戻すことにより、タングステン膜の選択性を良くすることができ、選択性の破れによる配線間の短絡を防止し、また、配線（銅膜）上に形成されるタングステン膜の膜厚の均一性を向上させることができる。また、銅の酸化物は、電界拡散による銅イオンの供給源となることから、かかる酸化物を除去することにより、絶縁膜中への銅イオンの注入量を低減することができ、半導体装置の信頼性を向上させることができる。
【００６１】
一方、例えば、ＴＥＯＳ膜２２ｃ上にタングステン膜が成長してしまった場合には、タングステン膜の形成後に、前述の銅の洗浄を行うことによるリフトオフ効果により、絶縁膜上のタングステン膜を除去することができる。なお、ここで、基板表面に露出した絶縁膜の表面をエッチングする能力や、表面に付着したタングステンを除去する能力を有する洗浄であれば、その洗浄液組成は限定されるものではない。また、タングステン膜形成後、基板表面に軽いＣＭＰおよび後洗浄を施すことにより、絶縁膜上のタングステン膜を除去することも可能である。このように、ＴＥＯＳ膜２２ｃ上の導電性物質を除去することにより、配線間ショートを防止することができる。
【００６２】
次いで、図７に示すように、ＴＥＯＳ膜２２ｃおよびタングステン膜ＣＭ１上に、絶縁膜として例えばＴＥＯＳ膜２４ａ、ＳｉＯＣ膜２４ｂおよびＴＥＯＳ膜２４ｃをＣＶＤ法により順次堆積する。これらの膜の表面には、タングステン膜ＣＭ１等の凹凸に対応した凹凸が形成されている。また、これらの積層膜（２４）のうちＴＥＯＳ膜２４ａおよびＳｉＯＣ膜２４ｂによって、第１層配線Ｍ１と第２層配線Ｍ２とが絶縁され、これらの膜中に、第１層配線Ｍ１と第２層配線Ｍ２とを接続するプラグ（接続部）Ｐ２を形成するためのコンタクトホールＣ２が形成される。なお、ＴＥＯＳ膜２４ａや２４ｃの代わりに、ＳｉＮ膜（窒化シリコン膜）に対して比較的誘電率が低いバリア絶縁膜であるＴＭＳ膜、ＳｉＣ膜もしくはＳｉＣＮ膜等を用いてもよい。これらの低誘電絶縁膜の形成方法としては、以下の例が挙げられる。例えば、ＴＭＳ膜の場合は、トリメトキシシランと一酸化二窒素（Ｎ2Ｏ）を用いてＣＶＤ法により形成することができる。この場合の膜組成は、主にＳｉＯＮである（この膜をＴＭＳ膜という）。あるいは、トリメチルシランを用いてＳｉＣ膜を形成したり、トリメチルシランとアンモニアを用いてＳｉＣＮ膜を形成することもできる。また、ＴＥＯＳ膜２４ａや２４ｃの代わりにその他の低誘電率膜を用いても良い。また、ＳｉＯＣ膜２４ｂの代わりに、ＳｉＯＦ膜等を用いてもよい。
【００６３】
次いで、図８に示すように、ＴＥＯＳ膜２４ｃ上に、絶縁膜として例えば、芳香族ポリマー材料を用いた低誘電絶縁膜２６ｂおよびＴＥＯＳ膜２６ｃを順次形成する。これらの膜（２６ｂ、２６ｃ）は、それぞれ、低誘電絶縁膜２２ｂおよびＴＥＯＳ膜２２ｃと同様に形成する。従って、塗布膜を低誘電絶縁膜として用いたので、基板表面の凹凸を平坦化することができる。また、低誘電絶縁膜２６ｂをＴＥＯＳ膜２６ｃおよび２４ｃで挟み込んだ構造となるので、これらの積層膜（２６）の機械的強度を確保することができる。また、これらの絶縁膜（２６）および前述のＴＥＯＳ膜２４ｃ中には、第２層配線Ｍ２が埋め込まれる配線溝ＨＭ２が形成される。
【００６４】
次いで、図９に示すように、ＴＥＯＳ膜２６ｃ上に、例えばハードマスクＭＫを堆積し、フォトリソグラフィーおよびドライエッチング技術を用いて第２層配線形成領域のハードマスクＭＫを除去する。ハードマスクＭＫとしては、例えば窒化シリコン膜等を用いることができる。
【００６５】
次いで、図１０に示すように、ハードマスクＭＫ上に、例えばレジスト膜Ｒ１を形成し、フォトリソグラフィー技術を用いて第１層配線と第２層配線との接続領域のレジスト膜Ｒ１を除去する。
【００６６】
次いで、レジスト膜Ｒ１をマスクに、絶縁膜２６（２６ｂおよび２６ｃ）および絶縁膜２４のうち、ＴＥＯＳ膜２４ｃおよびＳｉＯＣ膜２４ｂを例えばドライエッチング法を用いて除去することによりコンタクトホールＣ２を形成する。このように、第１層配線Ｍ１上にＴＥＯＳ膜２４ａを残存させておくのは、後述のレジスト除去のためのアッシング時の露出銅の酸化を防止するためであり、また、ドライエッチング時などに銅が飛散することを防止するためである。ただし、基本的には銅膜Ｍ1ｃはキャップ導電性膜であるタングステン膜ＣＭ1により被覆されており、ＴＥＯＳ膜２４ａは残存させなくてもよい。
【００６７】
次いで、図１１に示すように、レジスト膜Ｒ１を除去した後、ハードマスクＭＫをマスクに、絶縁膜２６（２６ｂおよび２６ｃ）およびＴＥＯＳ膜２４ｃを例えばドライエッチング法を用いて除去することにより配線溝ＨＭ２を形成する。この際、コンタクトホールＣ２の底部に残存するＴＥＯＳ膜２４ａも除去する。
【００６８】
この配線溝ＨＭ２の深さは例えば０．２５μｍ程度、幅は、０．１８μｍ程度である。また、コンタクトホールＣ２の深さは、配線溝ＨＭ２の底部から例えば０．３５μｍ程度、直径は、０．１８μｍ程度である。
【００６９】
なお、ここでは、コンタクトホールＣ２を形成した後配線溝ＨＭ２を形成したが、配線溝ＨＭ２を形成した後、例えばこの配線溝をレジスト膜等を埋め込むことにより基板表面を平坦化し、コンタクトホールＣ２を形成してもよい。
【００７０】
次いで、図１２に示すように、コンタクトホールＣ２の底部に露出しているタングステン膜ＣＭ１を例えばドライエッチング法を用いて除去し、銅膜Ｍ１ｃを露出させる。なお、特に限定はされないが、この配線溝ＨＭ２形成及びタングステン膜ＣＭ１の除去のドライエッチングは例えばエッチングガスの種類を変えることにより連続的に行うことができる。
【００７１】
このように、コンタクトホールＣ２及び配線溝ＨＭ２を形成する工程を利用してコンタクトホールＣ２の底部に露出しているタングステン膜ＣＭ１を除去するので、新たなマスクの形成等の工程増加なしにコンタクトホールＣ２の底部に露出しているタングステン膜ＣＭ１を選択的に除去できる。次にハードマスクＭＫを除去する。
【００７２】
次いで、露出した銅膜Ｍ1ｃ上の酸化物を除去するため、水素やアンモニアを含む雰囲気中で熱処理を行うか、水素やアンモニアや水素かアンモニアのいずれかとＡｒ等の希ガスを含む雰囲気でプラズマを発生させ基板表面に照射するか、Ａｒ等の希ガスで基板表面をスパッタエッチングするか、いずれか単独もしくはそれらを組み合わせた処理を行った後、図１３に示すように、配線溝ＨＭ２およびコンタクトホールＣ２の内部を含むＴＥＯＳ膜２６ｃ上に、例えば窒化タンタル（ＴａＮ）膜およびタンタル（Ｔａ）膜が下から順に積層されたバリア膜ＰＭ２ａを例えば低圧長距離スパッタ法により堆積する。なお、バリア膜ＰＭ２ａをＣＶＤ法により形成してもよい。また、銅膜Ｍ１ｂの形成工程で詳細に説明したイオン化スパッタ法を用いて形成してもよい。前述した通りイオン化スパッタ法によれば、堆積する金属イオンに指向性を持たせることができる。また、成膜後期において、バイアスを大きくすることにより配線溝やコンタクトホール底部に堆積した金属をスパッタエッチングし、飛散した金属をこれらの側壁に再堆積させることができ、側壁底部の段差被覆性（ステップカバレッジ）を向上させることができる。
【００７３】
ここで、バリア膜ＰＭ２ａの膜厚は、配線溝ＨＭ２の側壁において５ｎｍ程度、配線溝ＨＭ２の底部において３０ｎｍ程度、コンタクトホールＣ２の側壁において３ｎｍ程度、コンタクトホールＣ２の底部において２０ｎｍ程度とする。このように、配線溝ＨＭ２底部のバリア膜ＰＭ２ａの膜厚をコンタクトホールＣ２底部のバリア膜ＰＭ２ａの膜厚より大きくすることによって、後述のコンタクトホールＣ２の底部のバリア膜ＰＭ２ａをスパッタエッチングにより除去しても、配線溝ＨＭ２底部にバリア膜ＰＭ２ａを残存させることができる。また、バリア膜ＰＭ２ａ形成時の初期段階の成膜条件を異方性（指向性）が高くなるような条件で行うことにより、配線溝ＨＭ２底部や側壁、コンタクトホールＣ２の側壁のバリア膜ＰＭ２ａが必要以上に厚くなることを防止することができる。
【００７４】
次いで、図１４に示すように、コンタクトホールＣ２底部のバリア膜ＰＭ２ａを除去し、バリア膜ＰＭ２ａおよび露出した銅膜Ｍ１ｃ上に、銅膜ＰＭ２ｂを形成する。例えば、前述したイオン化スパッタ法を用いバリア膜ＰＭ２ａの除去と銅膜ＰＭ２ｂの形成を行うことができる。
【００７５】
例えば、ターゲットと基板との距離を３００ｍｍ程度、基板温度を２５度以下とし、初期段階においては、基板に大きなＤＣもしくはＲＦバイアスを印加し、基板表面に銅イオンや雰囲気中のアルゴン（Ａｒ）イオンを入射させ、これにより、コンタクトホールＣ２底部のバリア膜ＰＭ２ａをスパッタエッチングする。この際、イオンは、基板に対しほぼ垂直に入射するため、平面部（配線溝ＨＭ２底部およびコンタクトホールＣ２底部）が、優先的にエッチングされる。ここで、前述したように、配線溝ＨＭ２底部のバリア膜ＰＭ２ａの膜厚をコンタクトホールＣ２底部のバリア膜ＰＭ２ａの膜厚より大きくしたので、コンタクトホールＣ２の底部のバリア膜ＰＭ２ａを除去しつつ、配線溝ＨＭ２底部には、バリア膜ＰＭ２ａを残存させることができる。
【００７６】
また、このエッチングの際の条件を適宜選択することにより、飛散したバリア膜ＰＭ２ａを、配線溝ＨＭ１やコンタクトホールＣ２の側壁底部に再堆積させ、これらの側壁底部の段差被覆性（ステップカバレッジ）を向上させることもできる。また、配線溝ＨＭ２やコンタクトホールＣ２の側壁上部（コーナー部）に厚く堆積したバリア膜ＰＭ２ａを、配線溝ＨＭ２やコンタクトホールＣ２の側壁に再堆積させ、これらの側壁のバリア膜ＰＭ２ａの膜厚を均一化することもできる。
【００７７】
その後、バイアスを低減するか、バイアスの印加を中止することによって、図１５に示すように、配線溝ＨＭ２およびコンタクトホールＣ２内に、電界メッキ用のシード膜として薄い銅膜ＰＭ２ｂを堆積する。なお、この際も、前述したように、基板上に一定の銅膜を堆積した後、バイアスを比較的大きくすることによって、配線溝ＨＭ２やコンタクトホールＣ２の側壁底部の銅膜ＰＭ２ｂの段差被覆性（ステップカバレッジ）を向上させることができる。
【００７８】
その結果、配線溝ＨＭ２の側部、底部およびコンタクトホールＣ２の側部上には、バリア膜ＰＭ２ａを介して銅膜ＰＭ２ｂが形成され、コンタクトホールＣ２底部に露出した銅膜Ｍ１ｃ上には、バリア膜ＰＭ２ａを介さず直接銅膜ＰＭ２ｂが形成される。また、配線溝ＨＭ２の側部および底部のバリア膜ＰＭ２ａは５ｎｍ程度、コンタクトホールＣ２の側部のバリア膜ＰＭ２ａは、３ｎｍ程度であり、銅膜ＰＭ２ｂは、１０ｎｍ程度である。
【００７９】
このように、コンタクトホールＣ２の底部のバリア膜ＰＭ２ａの除去と、配線溝ＨＭ２およびコンタクトホールＣ２内部の銅膜ＰＭ２ｂの形成を同一装置内で行えば、バリア膜ＰＭ２ａの酸化や膜上への異物の付着を防止することができ、バリア膜ＰＭ２ａや銅膜ＰＭ２ｂの膜質を向上させることができる。なお、バイアス等の条件を適宜変更することによりコンタクトホールＣ２の底部のバリア膜ＰＭ２ａの除去を行いつつ、他の部位（配線溝ＨＭ２内部やコンタクトホールＣ２の側壁上）に銅膜ＰＭ２ｂを形成してもよい。
【００８０】
もちろん、コンタクトホールＣ２の底部のバリア膜ＰＭ２ａの除去と、配線溝ＨＭ２およびコンタクトホールＣ２内部の銅膜ＰＭ２ｂの形成を異なる装置を用いて行っても良く、例えば、コンタクトホールＣ２の底部のバリア膜ＰＭ２ａを異方性エッチングにより除去した後、配線溝ＨＭ２およびコンタクトホールＣ２内部に、スパッタ法により銅膜ＰＭ２ｂを形成してもよい。この場合、バリア膜ＰＭ２ａおよび異方性エッチングにより露出した銅膜Ｍ１ｃ表面の酸化物や異物を除去するため、例えば水素やアンモニアなどを含む還元雰囲気中での熱処理やプラズマ処理を行ってもよいし、フッ化水素（ＨＦ）等の洗浄液を用いた洗浄等を行ってもよい。
【００８１】
次いで、例えばメッキ液として硫酸銅を含む溶液を用いた電界メッキ法により、銅膜ＰＭ２ｂ上に銅膜ＰＭ２ｃを形成する。この際、配線溝ＨＭ２およびコンタクトホールＣ２を埋め込むように銅膜ＰＭ２ｃを形成する。
【００８２】
次に、還元雰囲気下において基板１にアニール（熱処理）を施した後、図１６に示すように、配線溝ＨＭ２およびコンタクトホールＣ２外部の銅膜ＰＭ２ｃ、ＰＭ２ｂおよびバリア膜ＰＭ２ａを例えばＣＭＰ法もしくはエッチバック法を用いて除去することにより銅膜ＰＭ２ｂ、ＰＭ２ｃおよびバリア膜ＰＭ２ａから成る第２層配線Ｍ２および第１層配線Ｍ１と第２層配線を接続するプラグ（接続部）Ｐ２を形成する。ここで、第２層配線Ｍ２とは、配線溝ＨＭ２内部に埋め込まれた銅膜ＰＭ２ｂ、ＰＭ２ｃおよびバリア膜ＰＭ２ａをいい、プラグＰ２とは、配線溝ＨＭ２底部から延在するコンタクトホールＣ２内に埋め込まれた銅膜ＰＭ２ｂ、ＰＭ２ｃおよびバリア膜ＰＭ２ａをいう。
【００８３】
この後、さらに、還元雰囲気下において基板１にアニール（熱処理）を施す。
【００８４】
このように本実施の形態によれば、第１層配線Ｍ１とプラグＰ２との間のタングステン膜ＣＭ１およびバリア膜ＰＭ２ａを除去したので、第１層配線Ｍ１とプラグＰ２を構成する主たる金属である銅が直接接しているため、低抵抗化を図ることができる。また、第１層配線Ｍ１とプラグＰ２との間の銅原子の移動が可能となり、第１層配線Ｍ１とプラグＰ２との界面におけるボイドの発生率を小さくすることができ、エレクトロマイグレーション特性を向上させることができる。
【００８５】
すなわち、第１層配線Ｍ１とプラグ（接続部）Ｐ２の接続部分であるコンタクトホールＣ２の底部において、コンタクトホールＣ２の底部のバリア膜ＰＭ２ａ及びタングステン膜ＣＭ１の両方が形成されていない。すなわち、コンタクトホールＣ２の底部のバリア膜ＰＭ２ａ及びタングステン膜ＣＭ１の両方が除去され、第１層配線Ｍ１とプラグＰ２を構成する主たる金属である銅が直接接しており、バリアメタルと銅の界面が存在しないため、ストレスマイグレーションによるプラグ近辺での断線を防止できる。
【００８６】
また、タングステン膜ＣＭ１およびバリア膜ＰＭ２ａが一体化する（これらの膜により連続して銅膜を覆う）こととなるため、その内部の銅膜はその全表面をバリア金属膜で覆われることとなり、密着性の比較的低い銅と絶縁膜界面を構造から排除でき、銅の表面での密着性が向上する。その結果、ボイドの発生を抑えることができ、エレクトロマイグレーション特性を向上させることができる。
【００８７】
一方、タングステン膜ＣＭ１およびバリア膜ＰＭ２ａが除去されているのは、第１層配線Ｍ１とプラグＰ２との間のみであり、第１層配線Ｍ１やプラグＰ２の他の部分は、タングステン膜ＣＭ１もしくはバリア膜ＰＭ２ａによって覆われているので、１）埋め込まれる導電性膜を構成する金属（銅膜の場合は銅）の絶縁膜中への拡散を防止することができ、また、２）酸化シリコン膜と導電性膜とが接触することによって導電性膜が酸化されることを防止することができる。
【００８８】
また、キャップ導電性膜としてタングステン膜を用いたので、窒化シリコン膜等の絶縁膜をキャップ膜として用いた場合と比較し、エレクトロマイグレーション特性を向上させることができる。これは、前述したとおり、銅−バリア膜界面と銅−窒化シリコン膜界面とでは、銅−バリア膜界面の方が、銅が拡散しにくいからである。
【００８９】
また、キャップ導電性膜として窒化シリコン膜等の絶縁膜を用いていないので、配線間に存在する絶縁膜の実効的な誘電率を低減することができる。その結果、配線を介して伝わる信号の伝達速度を向上させることができ、半導体装置の高速動作を実現することができる。なお、窒化シリコン膜の誘電率は６〜８程度であり、ＴＥＯＳ膜の誘電率は４である。
【００９０】
また、第１層配線Ｍ１およびプラグＰ２が、固いタングステン膜ＣＭ１もしくはバリア膜ＰＭ２ａによって覆われているので、ストレスマイグレーションによる配線等の欠けを防止することができる。このようなストレスは、例えば、熱処理時に加わる熱応力により生じる。特に、本実施の形態においては、硬度の低い低誘電絶縁膜を用いているため、第１層配線Ｍ１およびプラグＰ２の保護は、有効である。
【００９１】
また、キャップ導電性膜としてタングステン膜を用いたので、その下層の銅膜の表面に欠陥部が生じていても、タングステン膜をその欠陥に埋め込むことができ、配線の信頼性を向上させ、製品歩留まりを向上させることができる。この銅膜の表面の欠陥は、欠け、収縮もしくはスクラッチ等によるものである。例えば、ＣＭＰ法による銅膜の研磨の際等に欠けやスクラッチが生じ、熱処理や銅膜の埋め込み不良等によっても生じ得る。
【００９２】
このような欠陥によって、銅膜中もしくは銅膜とバリア膜との界面に隙間ができると、配線抵抗の上昇が生じる。また、このような隙間は、エレクトロマイグレーションの起点となり、その特性を低下させる。また、このような隙間上に、プラグが形成されると接続抵抗が上昇してしまう。
【００９３】
キャップ導電性膜としてタングステン膜を用いれば、このような隙間にタングステン膜を埋め込むことにより隙間を修復することができ、エレクトロマイグレーション特性を向上させ、半導体装置の信頼性を向上させることができる。また、製品歩留まりを向上させることができる。
【００９４】
次に、図１７に示すように、第２層配線Ｍ２上にタングステン（Ｗ）を選択成長もしくは優先成長させることにより、第２層配線Ｍ２（ＰＭ２ｃ）上に２〜２０ｎｍ程度のタングステン膜ＣＭ２を形成する。タングステン膜ＣＭ２は、例えば、０．３Ｔｏｒｒ（０．３×１．３３３２２×１０2Ｐａ）、サセプタ設定温度４６０℃（基板実温４３０℃）で、６フッ化タングステン（ＷＦ6）流量５ｓｃｃ、水素（Ｈ2）流量５００ｓｃｃの条件下で、１．５分間処理を行うことにより形成する。
【００９５】
かかる処理により、第２層配線Ｍ２上にのみにタングステンが選択的に成長もしくは、ＴＥＯＳ膜２６ｃ上に比べ第２層配線Ｍ２上にタングステンが優先的に成長する。なお、ここでは、タングステンの成長速度を優先して比較的高温で処理を行ったが、例えば３００℃程度で処理を行ってもよい。
【００９６】
また、キャップ導電性膜としては、タングステンの他、ＷＮ、ＷＳｉＮ、ＴｉＮ、ＴｉＳｉＮ、Ｔａ、ＴａＮもしくはＴａＳｉＮ等の単層膜もしくはこれらのうちいずれかを積層した積層膜（２層膜や３層膜等）を使用してもよい。
【００９７】
なお、前述したようにタングステン膜ＣＭ２形成直前のアニールと、タングステン膜ＣＭ２の成膜を同一装置内（インシチュー）で行ってもよい。
【００９８】
また、タングステン膜ＣＭ２の成膜に先立ち、ＣＭＰ後の基板表面の銅の汚染を除去するために、例えばフッ化水素（ＨＦ）等の洗浄液を用いた洗浄や３０００Ｐａの圧力下、水素（Ｈ2）流量５００ｃｍ3／ｍｉｎ（ｓｃｃｍ）の雰囲気下での３分間の処理などを行ってもよい。
【００９９】
また、ＴＥＯＳ膜２６ｃ上に成長したタングステン膜を除去するため、前述の銅の洗浄を行い、リフトオフ効果によりＴＥＯＳ膜２６ｃ上のタングステン膜を除去することができる。また、タングステン膜形成後、基板表面に軽いＣＭＰを施すことにより、ＴＥＯＳ膜２６ｃ上のタングステン膜を除去することも可能である。このように、ＴＥＯＳ膜２６ｃ上の導電性物質を除去することにより、配線間ショートを防止することができる。
【０１００】
この後、図１８に示すように、ＴＥＯＳ膜２６ｃおよびタングステン膜ＣＭ２上に、絶縁膜として例えばＴＥＯＳ膜２８ａ、ＳｉＯＣ膜２８ｂおよびＴＥＯＳ膜２８ｃをＣＶＤ法により順次堆積する。これらの膜は、ＴＥＯＳ膜２４ａ、２４ｃおよびＳｉＯＣ膜２４ｂと同様に形成する。さらに、ＴＥＯＳ膜２８ｃ上に、絶縁膜として例えば、芳香族ポリマー材料を用いた低誘電絶縁膜３０ｂおよびＴＥＯＳ膜（図示せず）を順次形成する。これらの膜は、低誘電絶縁膜２２ｂおよびＴＥＯＳ膜２２ｃと同様に形成する。
【０１０１】
次いで、前記５層の絶縁膜中に、配線溝ＨＭ２およびコンタクトホールＣ２と同様に、配線溝およびコンタクトホールを形成するのであるが、これらの図示は省略する。
【０１０２】
このように、絶縁膜、配線溝およびコンタクトホール、およびバリア膜、銅膜、タングステン膜の形成を繰り返すことによって、多層配線を有する半導体装置が形成される。
【０１０３】
図１９および図２０に５層配線（Ｍ１〜Ｍ５）構造の一例を示す。図２１〜図２３は、図１９および図２０に示す半導体装置の要部平面図であり、図１９は、Ａ−Ａ’断面と対応し、図２０は、Ｂ−Ｂ’断面と対応する。図２１は、第１層配線Ｍ１〜第５層配線Ｍ５の配置を明示した平面図であり、これらの関係を分かり易くするため、図２２は、このうち第１層配線Ｍ１〜第３層配線Ｍ３の配置を、図２３は、第３層配線Ｍ３〜第５層配線Ｍ５の配置を明示したものである。
【０１０４】
図１９〜図２３に示すように、第３層配線Ｍ３およびその下のプラグＰ３は、第２層配線Ｍ２およびその下のプラグＰ２と同様に形成することができる。
【０１０５】
即ち、絶縁膜（２８と３０）中に、配線溝（ＨＭ３）およびコンタクトホール（Ｃ３）を形成した後、これらの内部を含む絶縁膜上にバリア膜（ＰＭ３ａ）および銅膜（ＰＭ３ｂとＰＭ３ｃ）を順次形成するコンタクトホール３内にはプラグＰ３が形成される。
【０１０６】
このコンタクトホール（Ｃ３）形成の際、下層の配線の表面上に形成されているタングステン膜（ＣＭ２）を除去しておく、また、銅膜（ＰＭ３ｂ）を形成する前に、このコンタクトホール（Ｃ３）底部のバリア膜（ＰＭ３ａ）を除去しておく。なお、銅膜（ＰＭ３ｂ）を形成しつつ、コンタクトホール（Ｃ３）底部のバリア膜（ＰＭ３ａ）を除去してもよい。
【０１０７】
その結果、配線（Ｍ３）とプラグ（Ｐ３）との接触抵抗の低減を図ることができ、また、エレクトロマイグレーション特性を向上させることができる等の前述の効果を得ることができる。
【０１０８】
また、図１９および図２０に示すように、第３層配線Ｍ３と第４層配線Ｍ４および第４層配線Ｍ４と第５層配線Ｍ５とは、それぞれバリア膜ＰＭ４ａとタングステン膜ＣＭ３、バリア膜ＰＭ５ａとタングステン膜ＣＭ４とを介して接続されている。これは、図２１および図２３に示したように、第３層配線Ｍ３〜第５層配線Ｍ５は、その配線幅が大きく接続領域（プラグＰ４やＰ５の径）を大きく確保することができる。従って、バリア膜（ＰＭ４ａ、ＰＭ５ａ）とタングステン膜（ＣＭ３、ＣＭ４）とが介在しても接触抵抗を比較的小さくすることができ、接続領域におけるこれらの膜を除去する工程を省くことで、工程の簡略化を図ることができる。なお、第５層配線Ｍ５を構成するバリア膜ＰＭ５ａは、例えば、ＴｉＮ膜、Ｔｉ膜とＴｉＮ膜の２層膜もしくはＴｉ膜とＴｉＮ膜とＴｉ膜の３層膜、ＰＭ５ｂは、アルミニウム（Ａｌ）またはＡｌ合金膜、その上部のＰＭ５ｃは、ＴｉＮ膜もしくはＴｉ膜とＴｉＮ膜の２層膜である。また、第５層配線Ｍ５上には、保護膜として、例えば、酸化シリコン膜と窒化シリコン膜の積層膜３８が形成される。
【０１０９】
ここで、図１９および図２０に示すように、例えば、第４層配線Ｍ４および第５層配線Ｍ５上のタングステン膜ＣＭ４、ＣＭ５について、タングステン膜ＣＭ５をＣＭ４より薄く形成してもよい。このように上層の配線上のタングステン膜（第２キャップバリアメタル膜）の膜厚を、下層の配線上のタングステン膜（第１キャップバリアメタル膜）の膜厚よりも薄く形成することにより上層の配線との接続抵抗を低減することができる。また、下層の配線上のタングステン膜を厚くすることにより信頼度のマージンを確保することができる。
【０１１０】
逆に、例えば、第４層配線Ｍ４および第５層配線Ｍ５上のタングステン膜ＣＭ４、ＣＭ５について、タングステン膜ＣＭ４をＣＭ５より薄く形成してもよい。上層の配線上に形成されるコンタクトホールは、一般的にその径が大きいので、上層の配線上のタングステン膜（第２キャップバリアメタル膜）の膜厚を大きくしても接続抵抗に影響を与えない。また、接続抵抗に影響がでない程度の範囲で、上層の配線上のタングステン膜を厚くすることにより信頼度のマージンを確保することができる。また、上層の配線は、一般的にレイアウトルールも緩いため、タングステン膜の膜厚を大きくすることにより生じ得るショートの可能性も低減できる。また、下層の配線上のタングステン膜（第１キャップバリアメタル膜）を薄くすることにより、配線表面の凹凸を低減することができ、また、配線間ショートの可能性を低減することができる。なお、このような凹凸は層を重ねる毎に顕著になっていくため、配線表面の凹凸が顕著な場合には、その上部の絶縁膜に塗布膜を用いることにより平坦化をすることができる。また、ここでは、第４層配線Ｍ４および第５層配線Ｍ５上のタングステン膜ＣＭ４、ＣＭ５について説明したが、第３層配線Ｍ３および第４層配線Ｍ４上のタングステン膜ＣＭ３、ＣＭ４について、また、第２層配線Ｍ２および第３層配線Ｍ３上のタングステン膜ＣＭ２、ＣＭ３についても同様である。
【０１１１】
積層膜３８の形成後、基板表面をＮＨ3プラズマ処理を施す。この処理によって、１）基板上に形成された配線（Ｍ１〜Ｍ４）を構成する銅膜の表面の還元、２）銅膜表面の窒化、３）基板上に形成されたＴＥＯＳ膜等の絶縁膜表面のクリーニング、４）絶縁膜表面のダメージの回復、または５）絶縁膜表面の窒化等が起こる。その結果、配線を構成する銅のイオン化の抑制を図ることができ、また、絶縁膜中への銅イオンの拡散を防止することができ、絶縁膜の特性を向上させることができる。
【０１１２】
（実施の形態２）
本実施の形態においては、配線溝およびコンタクトホールが形成される絶縁膜の積層構造の例について説明する。
【０１１３】
（１）実施の形態１においては、配線溝ＨＭ２およびコンタクトホールＣ２を５層の絶縁膜（２４ａ、２４ｂ、２４ｃ、２６ｂ、２６ｃ）中に形成した（図１２参照）が、この５層の絶縁膜のうち、２４ａを省略してもよい。図２４は、本発明の実施の形態２である半導体装置の製造方法を示す基板の要部断面図である。
【０１１４】
以下に、本発明の実施の形態である半導体装置をその製造方法に従って説明する。なお、第１層配線Ｍ１およびその上部のタングステン膜ＣＭ１の形成工程までは、図１〜６を参照しながら説明した実施の形態１の場合と同様であるためその説明を省略する。
【０１１５】
次いで、図２４に示すように、ＴＥＯＳ膜２２ｃおよびタングステン膜ＣＭ１上に、絶縁膜として例えばＳｉＯＣ膜２４ｂおよびＴＥＯＳ膜２４ｃをＣＶＤ法により順次堆積する。次いで、ＴＥＯＳ膜２４ｃ上に、絶縁膜として例えば、芳香族ポリマー材料を用いた低誘電絶縁膜２６ｂおよびＴＥＯＳ膜２６ｃを順次形成する。これらの４層の膜（２４ｂ、２４ｃ、２６ｂ、２６ｃ）の性質や形状は、実施の形態１において詳細に説明した通りである。
【０１１６】
これらの４層の膜（２４ｂ、２４ｃ、２６ｂ、２６ｃ）のうち、ＳｉＯＣ膜２４ｂには、第１層配線Ｍ１と第２層配線Ｍ２とを接続するプラグ（接続部）Ｐ２を形成するためのコンタクトホールＣ２が形成され、ＴＥＯＳ膜２４ｃ、低誘電絶縁膜２６ｂおよびＴＥＯＳ膜２６ｃ中には、配線溝ＨＭ２が形成される。
【０１１７】
次いで、実施の形態１と同様に、ＴＥＯＳ膜２６ｃ上に、例えば第２層配線形成領域が開口したハードマスク（図示せず）を形成し、さらに、ハードマスク上に、第１層配線と第２層配線との接続領域が開口したレジスト膜（図示せず）を形成する。
【０１１８】
次いで、レジスト膜をマスクに、絶縁膜２６および絶縁膜２４を除去することによりコンタクトホールＣ２を形成する。次いで、レジスト膜を除去した後、ハードマスクをマスクに、絶縁膜２６およびＴＥＯＳ膜２４ｃを除去することにより配線溝ＨＭ２を形成する。なお、配線溝ＨＭ２を形成した後、コンタクトホールＣ２を形成してもよい。
【０１１９】
次いで、コンタクトホールＣ２の底部に露出しているタングステン膜ＣＭ１を例えばドライエッチング法を用いて除去し、銅膜Ｍ１ｃを露出させる。
【０１２０】
次いで、第２層配線Ｍ２およびプラグ（接続部）Ｐ２を形成するのであるが、以降の工程は、実施の形態１と同様であるため、概略のみを述べる。
【０１２１】
即ち、実施の形態１と同様に、配線溝ＨＭ２およびコンタクトホールＣ２の内部を含むＴＥＯＳ膜２６ｃ上に、バリア膜ＰＭ２ａを、配線溝ＨＭ２の側壁において５ｎｍ程度、配線溝ＨＭ２の底部において３０ｎｍ程度、コンタクトホールＣ２の側壁において３ｎｍ程度、コンタクトホールＣ２の底部において２０ｎｍ程度の膜厚となるよう堆積する。
【０１２２】
次いで、実施の形態１と同様に、コンタクトホールＣ２底部のバリア膜ＰＭ２ａを除去し、電界メッキ用のシード膜として薄い銅膜ＰＭ２ｂを堆積した後、電界メッキ法により、銅膜ＰＭ２ｂ上に銅膜ＰＭ２ｃを形成する。次に、還元雰囲気下において基板１にアニール（熱処理）を施した後、配線溝ＨＭ２およびコンタクトホールＣ２外部の銅膜ＰＭ２ｃ、ＰＭ２ｂおよびバリア膜ＰＭ２ａを例えばＣＭＰ法もしくはエッチバック法を用いて除去することにより銅膜ＰＭ２ｂ、ＰＭ２ｃおよびバリア膜ＰＭ２ａから成る第２層配線Ｍ２および第１層配線Ｍ１と第２層配線を接続するプラグ（接続部）Ｐ２を形成する。
【０１２３】
次に、実施の形態１と同様に、第２層配線Ｍ２上にタングステン（Ｗ）を選択成長もしくは優先成長させることにより、タングステン膜ＣＭ２を形成する。
【０１２４】
この後、図２４に示すように、ＴＥＯＳ膜２６ｃおよびタングステン膜ＣＭ２上に、絶縁膜として例えばＳｉＯＣ膜２８ｂおよびＴＥＯＳ膜２８ｃをＣＶＤ法により順次堆積する。これらの膜は、ＳｉＯＣ膜２４ｂおよびＴＥＯＳ膜２４ｃと同様に形成する。さらに、ＴＥＯＳ膜２８ｃ上に、絶縁膜として例えば、芳香族ポリマー材料を用いた低誘電絶縁膜３０ｂおよびＴＥＯＳ膜（図示せず）を順次形成する。これらの膜は、低誘電絶縁膜２２ｂおよびＴＥＯＳ膜２２ｃと同様に形成する。
【０１２５】
次いで、前記４層の絶縁膜中に、配線溝ＨＭ２およびコンタクトホールＣ２と同様に、配線溝およびコンタクトホールを形成するのであるが、これらの図示は省略する。
【０１２６】
このように本実施の形態によれば、配線溝ＨＭ２およびコンタクトホールＣ２を４層の絶縁膜（２４ｂ、２４ｃ、２６ｂ、２６ｃ）中に形成したので、実施の形態１と比較し、形成工程を簡略化することができる。
【０１２７】
また、第１層配線Ｍ１とプラグＰ２との間のタングステン膜ＣＭ１およびバリア膜ＰＭ２ａを除去したので、第１層配線Ｍ１とプラグＰ２との接触抵抗の低減を図ることができ、また、エレクトロマイグレーション特性を向上させることができる等の実施の形態１で説明した効果を得ることができる。
【０１２８】
（２）実施の形態１においては、配線溝ＨＭ２およびコンタクトホールＣ２を５層の絶縁膜（２４ａ、２４ｂ、２４ｃ、２６ｂ、２６ｃ）中に形成したが、この５層の絶縁膜のうち、２６ｃを省略してもよい。図２５は、本発明の実施の形態２である半導体装置の製造方法を示す基板の要部断面図である。
【０１２９】
以下に、本発明の実施の形態である半導体装置をその製造方法に従って説明する。なお、第１層配線Ｍ１およびその上部のタングステン膜ＣＭ１の形成工程までは、図１〜６を参照しながら説明した実施の形態１の場合と同様であるためその説明を省略する。
【０１３０】
次いで、図２５に示すように、基板１（第１層配線Ｍ１）上に、絶縁膜として例えばＴＥＯＳ膜２４ａ、ＳｉＯＣ膜２４ｂおよびＴＥＯＳ膜２４ｃをＣＶＤ法により順次堆積する。次いで、ＴＥＯＳ膜２４ｃ上に、絶縁膜として例えば、芳香族ポリマー材料を用いた低誘電絶縁膜２６ｂを形成する。これらの４層の膜（２４ａ、２４ｂ、２４ｃ、２６ｂ）の性質や形状は、実施の形態１において詳細に説明した通りである。
【０１３１】
これらの４層の膜（２４ａ、２４ｂ、２４ｃ、２６ｂ）のうち、ＳｉＯＣ膜２４ｂおよびＴＥＯＳ膜２４ａ中には、第１層配線Ｍ１と第２層配線Ｍ２とを接続するプラグ（接続部）Ｐ２を形成するためのコンタクトホールＣ２が形成され、ＴＥＯＳ膜２４ｃおよび低誘電絶縁膜２６ｂ中には、配線溝ＨＭ２が形成される。
【０１３２】
次いで、実施の形態１と同様に、低誘電絶縁膜２６ｂ上に、例えば第２層配線形成領域が開口したハードマスク（図示せず）を形成し、さらに、ハードマスク上に、第１層配線と第２層配線との接続領域が開口したレジスト膜（図示せず）を形成する。
【０１３３】
次いで、レジスト膜をマスクに、低誘電絶縁膜２６ｂ、ＴＥＯＳ膜２４ｃおよびＳｉＯＣ膜２４ｂを除去することによりコンタクトホールＣ２を形成する。次いで、レジスト膜を除去した後、ハードマスクをマスクに、低誘電絶縁膜２６ｂおよびＴＥＯＳ膜２４ｃを除去することにより配線溝ＨＭ２を形成するとともに、コンタクトホールＣ２の底部のＴＥＯＳ膜２４ａを除去する。なお、配線溝ＨＭ２を形成した後、コンタクトホールＣ２を形成してもよい。
【０１３４】
次いで、コンタクトホールＣ２の底部に露出しているタングステン膜ＣＭ１を例えばドライエッチング法を用いて除去し、銅膜Ｍ１ｃ（第１層配線Ｍ１）を露出させる。
【０１３５】
次いで、第２層配線Ｍ２およびプラグ（接続部）Ｐ２を形成するのであるが、以降の工程は、実施の形態１と同様であるため、概略のみを述べる。
【０１３６】
即ち、実施の形態１と同様に、配線溝ＨＭ２およびコンタクトホールＣ２の内部を含む低誘電絶縁膜２６ｂ上に、バリア膜ＰＭ２ａを、配線溝ＨＭ２の側壁において５ｎｍ程度、配線溝ＨＭ２の底部において３０ｎｍ程度、コンタクトホールＣ２の側壁において３ｎｍ程度、コンタクトホールＣ２の底部において２０ｎｍ程度の膜厚となるよう堆積する。
【０１３７】
次いで、実施の形態１と同様に、コンタクトホールＣ２底部のバリア膜ＰＭ２ａを除去し、電界メッキ用のシード膜として薄い銅膜ＰＭ２ｂを堆積した後、電界メッキ法により、銅膜ＰＭ２ｂ上に銅膜ＰＭ２ｃを形成する。次に、還元雰囲気下において基板１にアニール（熱処理）を施した後、配線溝ＨＭ２およびコンタクトホールＣ２外部の銅膜ＰＭ２ｃ、ＰＭ２ｂおよびバリア膜ＰＭ２ａを例えばＣＭＰ法もしくはエッチバック法を用いて除去することにより銅膜ＰＭ２ｂ、ＰＭ２ｃおよびバリア膜ＰＭ２ａから成る第２層配線Ｍ２および第１層配線Ｍ１と第２層配線を接続するプラグ（接続部）Ｐ２を形成する。
【０１３８】
次に、実施の形態１と同様に、第２層配線Ｍ２上にタングステン（Ｗ）を選択成長もしくは優先成長させることにより、タングステン膜ＣＭ２を形成する。
【０１３９】
この後、図２５に示すように、低誘電絶縁膜２６ｂおよびタングステン膜ＣＭ２上に、絶縁膜として例えばＴＥＯＳ膜２８ａ、ＳｉＯＣ膜２８ｂおよびＴＥＯＳ膜２８ｃをＣＶＤ法により順次堆積する。これらの膜は、ＴＥＯＳ膜２４ａ、２４ｃおよびＳｉＯＣ膜２４ｂと同様に形成する。さらに、ＴＥＯＳ膜２８ｃ上に、絶縁膜として例えば、芳香族ポリマー材料を用いた低誘電絶縁膜３０ｂを形成する。この膜は、低誘電絶縁膜２２ｂと同様に形成する。
【０１４０】
次いで、前記４層の絶縁膜中に、配線溝ＨＭ２およびコンタクトホールＣ２と同様に、配線溝およびコンタクトホールを形成するのであるが、これらの図示は省略する。
【０１４１】
このように本実施の形態によれば、配線溝ＨＭ２およびコンタクトホールＣ２を４層の絶縁膜（２４ａ、２４ｂ、２４ｃ、２６ｂ）中に形成したので、実施の形態１と比較し、形成工程を簡略化することができる。なお、同様に、第１層配線が形成される絶縁膜を、ＴＥＯＳ膜２２ａおよび低誘電絶縁膜２２ｂで構成し、実施の形態１で示したＴＥＯＳ膜２２ｃを省略してもよい。図２５は、２２ｃを省略した場合の図を示す。
【０１４２】
また、第１層配線Ｍ１とプラグＰ２との間のタングステン膜ＣＭ１およびバリア膜ＰＭ２ａを除去したので、第１層配線Ｍ１とプラグＰ２との接触抵抗の低減を図ることができ、また、エレクトロマイグレーション特性を向上させることができる等の実施の形態１で説明した効果を得ることができる。
【０１４３】
（実施の形態３）
実施の形態１においては、絶縁膜２６およびＴＥＯＳ膜２４ｃ中に、第２層配線Ｍ２が埋め込まれる配線溝ＨＭ２を形成したが、この配線溝ＨＭ２を絶縁膜２６に形成してもよい。図２６は、本発明の実施の形態３である半導体装置の製造方法を示す基板の要部断面図である。
【０１４４】
以下に、本発明の実施の形態である半導体装置をその製造方法に従って説明する。なお、第１層配線Ｍ１およびその上部のタングステン膜ＣＭ１の形成工程までは、図１〜６を参照しながら説明した実施の形態１の場合と同様であるためその説明を省略する。
【０１４５】
次いで、図２６に示すように、ＴＥＯＳ膜２２ｃおよびタングステン膜ＣＭ１上に、絶縁膜として例えばＴＥＯＳ膜２４ａ、ＳｉＯＣ膜２４ｂおよびＴＥＯＳ膜２４ｃをＣＶＤ法により順次堆積する。次いで、ＴＥＯＳ膜２４ｃ上に、絶縁膜として例えば芳香族ポリマー材料を用いた低誘電絶縁膜２６ｂおよびＴＥＯＳ膜２６ｃを順次形成する。これらの５層の膜（２４ａ、２４ｂ、２４ｃ、２６ｂ、２６ｃ）の性質や形状は、実施の形態１において詳細に説明した通りである。
【０１４６】
これらの５層の膜（２４ａ、２４ｂ、２４ｃ、２６ｂ、２６ｃ）のうち、ＴＥＯＳ膜２４ａ、２４ｃおよびＳｉＯＣ膜２４ｂ中には、第１層配線Ｍ１と第２層配線Ｍ２とを接続するプラグ（接続部）Ｐ２を形成するためのコンタクトホールＣ２が形成され、低誘電絶縁膜２６ｂおよびＴＥＯＳ膜２６ｃ中には、配線溝ＨＭ２が形成される。
【０１４７】
次いで、実施の形態１と同様に、ＴＥＯＳ膜２６ｃ上に、例えば第２層配線形成領域が開口したハードマスク（図示せず）を形成し、さらに、ハードマスク上に、第１層配線と第２層配線との接続領域が開口したレジスト膜（図示せず）を形成する。
【０１４８】
次いで、レジスト膜をマスクに、絶縁膜２６（２６ｂおよび２６ｃ）、ＴＥＯＳ膜２４ｃおよびＳｉＯＣ膜２４ｂを除去することによりコンタクトホールＣ２を形成する。次いで、レジスト膜を除去した後、ハードマスクをマスクに、絶縁膜２６（２６ｂおよび２６ｃ）を除去することにより配線溝ＨＭ２を形成するとともに、コンタクトホールＣ２の底部のＴＥＯＳ膜２４ａを除去する。なお、配線溝ＨＭ２を形成した後、コンタクトホールＣ２を形成してもよい。
【０１４９】
次いで、コンタクトホールＣ２の底部に露出しているタングステン膜ＣＭ１を例えばドライエッチング法を用いて除去し、銅膜Ｍ１ｃを露出させる。
【０１５０】
次いで、第２層配線Ｍ２およびプラグ（接続部）Ｐ２を形成するのであるが、以降の工程は、実施の形態１と同様であるため、概略のみを述べる。
【０１５１】
即ち、実施の形態１と同様に、配線溝ＨＭ２およびコンタクトホールＣ２の内部を含むＴＥＯＳ膜２６ｃ上に、バリア膜ＰＭ２ａを、配線溝ＨＭ２の側壁において５ｎｍ程度、配線溝ＨＭ２の底部において３０ｎｍ程度、コンタクトホールＣ２の側壁において３ｎｍ程度、コンタクトホールＣ２の底部において２０ｎｍ程度の膜厚となるよう堆積する。
【０１５２】
次いで、実施の形態１と同様に、コンタクトホールＣ２底部のバリア膜ＰＭ２ａを除去し、電界メッキ用のシード膜として薄い銅膜ＰＭ２ｂを堆積した後、電界メッキ法により、銅膜ＰＭ２ｂ上に銅膜ＰＭ２ｃを形成する。次に、還元雰囲気下において基板１にアニール（熱処理）を施した後、配線溝ＨＭ２およびコンタクトホールＣ２外部の銅膜ＰＭ２ｃ、ＰＭ２ｂおよびバリア膜ＰＭ２ａを例えばＣＭＰ法もしくはエッチバック法を用いて除去することにより銅膜ＰＭ２ｂ、ＰＭ２ｃおよびバリア膜ＰＭ２ａから成る第２層配線Ｍ２および第１層配線Ｍ１と第２層配線を接続するプラグ（接続部）Ｐ２を形成する。
【０１５３】
次に、実施の形態１と同様に、第２層配線Ｍ２上にタングステン（Ｗ）を選択成長もしくは優先成長させることにより、タングステン膜ＣＭ２を形成する。
【０１５４】
この後、図２６に示すように、ＴＥＯＳ膜２６ｃおよびタングステン膜ＣＭ２上に、絶縁膜として例えばＴＥＯＳ膜２８ａ、ＳｉＯＣ膜２８ｂおよびＴＥＯＳ膜２８ｃをＣＶＤ法により順次堆積する。これらの膜は、ＳｉＯＣ膜２４ｂおよびＴＥＯＳ膜２４ａ、２４ｃと同様に形成する。さらに、ＴＥＯＳ膜２８ｃ上に、絶縁膜として例えば、芳香族ポリマー材料を用いた低誘電絶縁膜３０ｂおよびＴＥＯＳ膜（図示せず）を順次形成する。これらの膜は、低誘電絶縁膜２２ｂおよびＴＥＯＳ膜２２ｃと同様に形成する。
【０１５５】
次いで、前記５層の絶縁膜中に、配線溝ＨＭ２およびコンタクトホールＣ２と同様に、配線溝およびコンタクトホールを形成するのであるが、これらの図示は省略する。
【０１５６】
このように、配線溝ＨＭ２を絶縁膜（２６）中に形成することもできる。
【０１５７】
また、本実施の形態によっても、第１層配線Ｍ１とプラグＰ２との間のタングステン膜ＣＭ１およびバリア膜ＰＭ２ａを除去しているので、第１層配線Ｍ１とプラグＰ２との接触抵抗の低減を図ることができ、また、エレクトロマイグレーション特性を向上させることができる等の実施の形態１で説明した効果を得ることができる。
【０１５８】
（実施の形態４）
実施の形態２においては、配線Ｍ１、Ｍ２等上にタングステン膜ＣＭ１、ＣＭ２等を形成することにより、配線を構成する銅の絶縁膜中への拡散を防止し、また、酸化シリコン膜等と銅膜との接触による酸化物の形成等を防止したが、このタングステン膜上に、さらに薄い窒化シリコン膜を形成することにより銅の拡散や酸化の防止を強化してもよい。図２７は、本発明の実施の形態４である半導体装置の製造方法を示す基板の要部断面図である。
【０１５９】
以下に、本発明の実施の形態である半導体装置をその製造方法に従って説明する。なお、第１層配線Ｍ１およびその上部のタングステン膜ＣＭ１の形成工程までは、図１〜６を参照しながら説明した実施の形態１の場合と同様であるためその説明を省略する。
【０１６０】
次いで、図２７に示すように、銅の拡散や酸化防止膜として例えば窒化シリコン膜４０１をＣＶＤ法により堆積する。この窒化シリコン膜の膜厚は、２０ｎｍ以下とする。これは、実施の形態１で詳細に説明したように、誘電率の大きい窒化シリコン膜の膜厚をできるだけ小さくして、配線間に存在する絶縁膜の実効的な誘電率を低減するためである。
【０１６１】
次いで、窒化シリコン膜４０１上に、絶縁膜として例えばＳｉＯＣ膜２４ｂおよびＴＥＯＳ膜２４ｃをＣＶＤ法により順次堆積する。次いで、ＴＥＯＳ膜２４ｃ上に、絶縁膜として例えば、芳香族ポリマー材料を用いた低誘電絶縁膜２６ｂおよびＴＥＯＳ膜２６ｃを順次形成する。これらの４層の膜（２４ｂ、２４ｃ、２６ｂ、２６ｃ）の性質や形状は、実施の形態１において詳細に説明した通りである。
【０１６２】
これらの４層の膜（２４ｂ、２４ｃ、２６ｂ、２６ｃ）のうち、ＳｉＯＣ膜２４ｂおよび窒化シリコン膜４０１中には、第１層配線Ｍ１と第２層配線Ｍ２とを接続するプラグ（接続部）Ｐ２を形成するためのコンタクトホールＣ２が形成され、ＴＥＯＳ膜２４ｃ、低誘電絶縁膜２６ｂおよびＴＥＯＳ膜２６ｃ中には、配線溝ＨＭ２が形成される。
【０１６３】
次いで、実施の形態１と同様に、ＴＥＯＳ膜２６ｃ上に、例えば第２層配線形成領域が開口したハードマスク（図示せず）を形成し、さらに、ハードマスク上に、第１層配線と第２層配線との接続領域が開口したレジスト膜（図示せず）を形成する。
【０１６４】
次いで、レジスト膜をマスクに、絶縁膜２６および絶縁膜２４のうちＴＥＯＳ膜２４ｃおよびＳｉＯＣ膜２４ｂを除去することによりコンタクトホールＣ２を形成する。次いで、レジスト膜を除去した後、ハードマスクをマスクに、絶縁膜２６（２６ｂおよび２６ｃ）およびＴＥＯＳ膜２４ｃを除去することにより配線溝ＨＭ２を形成する。なお、配線溝ＨＭ２を形成した後、コンタクトホールＣ２を形成してもよい。
【０１６５】
次いで、コンタクトホールＣ２の底部に露出している窒化シリコン膜４０１およびその下層のタングステン膜ＣＭ１を例えばドライエッチング法を用いて除去し、銅膜Ｍ１ｃを露出させる。
【０１６６】
次いで、第２層配線Ｍ２およびプラグ（接続部）Ｐ２を形成するのであるが、以降の工程は、実施の形態１と同様であるため、概略のみを述べる。
【０１６７】
即ち、実施の形態１と同様に、配線溝ＨＭ２およびコンタクトホールＣ２の内部を含むＴＥＯＳ膜２６ｃ上に、バリア膜ＰＭ２ａを、配線溝ＨＭ２の側壁において５ｎｍ程度、配線溝ＨＭ２の底部において３０ｎｍ程度、コンタクトホールＣ２の側壁において３ｎｍ程度、コンタクトホールＣ２の底部において２０ｎｍ程度の膜厚となるよう堆積する。
【０１６８】
次いで、実施の形態１と同様に、コンタクトホールＣ２底部のバリア膜ＰＭ２ａを除去し、電界メッキ用のシード膜として薄い銅膜ＰＭ２ｂを堆積した後、電界メッキ法により、銅膜ＰＭ２ｂ上に銅膜ＰＭ２ｃを形成する。次に、還元雰囲気下において基板１にアニール（熱処理）を施した後、配線溝ＨＭ２およびコンタクトホールＣ２外部の銅膜ＰＭ２ｃ、ＰＭ２ｂおよびバリア膜ＰＭ２ａを例えばＣＭＰ法もしくはエッチバック法を用いて除去することにより銅膜ＰＭ２ｂ、ＰＭ２ｃおよびバリア膜ＰＭ２ａから成る第２層配線Ｍ２および第１層配線Ｍ１と第２層配線を接続するプラグ（接続部）Ｐ２を形成する。
【０１６９】
次に、実施の形態１と同様に、第２層配線Ｍ２上にタングステン（Ｗ）を選択成長もしくは優先成長させることにより、タングステン膜ＣＭ２を形成する。次いで、タングステン膜ＣＭ２上に、さらに銅の拡散や酸化防止膜として例えば窒化シリコン膜４０２をＣＶＤ法により堆積する。この窒化シリコン膜の膜厚も、２０ｎｍ以下とする。
【０１７０】
この後、図２７に示すように、窒化シリコン膜４０２上に、絶縁膜として例えばＳｉＯＣ膜２８ｂおよびＴＥＯＳ膜２８ｃをＣＶＤ法により順次堆積する。これらの膜は、ＳｉＯＣ膜２４ｂおよびＴＥＯＳ膜２４ｃと同様に形成する。さらに、ＴＥＯＳ膜２８ｃ上に、絶縁膜として例えば、芳香族ポリマー材料を用いた低誘電絶縁膜３０ｂおよびＴＥＯＳ膜（図示せず）を順次形成する。これらの膜は、低誘電絶縁膜２２ｂおよびＴＥＯＳ膜２２ｃと同様に形成する。
【０１７１】
次いで、これらの絶縁膜中に、配線溝ＨＭ２およびコンタクトホールＣ２と同様に、配線溝およびコンタクトホールを形成するのであるが、これらの図示は省略する。
【０１７２】
このように本実施の形態によれば、タングステン膜ＣＭ１、ＣＭ２上にさらに、薄い窒化シリコン膜４０１、４０２を形成したので、銅の拡散や酸化の防止を強化することができる。また、この窒化シリコン膜４０１、４０２の膜厚を２０ｎｍ以下とすることで、配線間に存在する絶縁膜の実効的な誘電率を低減することができる。
【０１７３】
また、第１層配線Ｍ１とプラグＰ２との間のタングステン膜ＣＭ１およびバリア膜ＰＭ２ａを除去したので、第１層配線Ｍ１とプラグＰ２との接触抵抗の低減を図ることができ、また、エレクトロマイグレーション特性を向上させることができる等の実施の形態１で説明した効果を得ることができる。
【０１７４】
（実施の形態５）
実施の形態１においては、配線Ｍ１、Ｍ２が埋め込まれる絶縁膜の最上層をＴＥＯＳ膜２２ｃ、２６ｃとしたが、これを窒化シリコン膜としてもよい。また、これを窒化シリコン膜に対して比較的誘電率が低いバリア絶縁膜であるＴＭＳ膜、ＳｉＣ膜もしくはＳｉＣＮ膜等としてもよい。これらの膜の形成方法として、例えば、トリメトキシシランと一酸化二窒素（Ｎ2Ｏ）を用いたＣＶＤ法により低誘電絶縁膜を形成することができる。この場合の膜組成は、主にＳｉＯＮである（この膜をＴＭＳ膜という）。あるいは、トリメチルシランを用いてＳｉＣ膜を形成したり、トリメチルシランとアンモニアを用いてＳｉＣＮ膜を形成することもできる。
【０１７５】
すなわち、実施の形態１におけるＴＥＯＳ膜２２ｃ、２６ｃを、窒化シリコン膜、ＳｉＯＮ膜、ＴＭＳ膜、ＳｉＣ膜もしくはＳｉＣＮ膜等のバリア絶縁膜５０１、５０２にしたのが本実施の形態５である。
【０１７６】
図２８は、本発明の実施の形態５である半導体装置の製造方法を示す基板の要部断面図である。
【０１７７】
以下に、本発明の実施の形態である半導体装置をその製造方法に従って説明する。なお、酸化シリコン膜２０およびこの膜中に埋め込まれたプラグＰ１の形成工程までは、図１を参照しながら説明した実施の形態１の場合と同様であるためその説明を省略する。
【０１７８】
次いで、図２８に示すように、酸化シリコン膜２０およびプラグＰ１上に、実施の形態１と同様に、絶縁膜として例えばＴＥＯＳ膜２２ａを形成し、次いで、ＴＥＯＳ膜２２ａ上に、低誘電絶縁膜２２ｂを塗布し、熱処理を施す。なお、低誘電絶縁膜を、ＣＶＤ法により形成することもできる。
【０１７９】
次いで、低誘電絶縁膜２２ｂ上に、銅の拡散や酸化の防止膜として例えば窒化シリコン膜、ＳｉＯＮ膜、ＴＭＳ膜、ＳｉＣ膜もしくはＳｉＣＮ膜等のバリア絶縁膜５０１をＣＶＤ法により形成する。
【０１８０】
このように、低誘電絶縁膜２２ｂをＣＶＤ法で形成された膜（２２ａ、５０１）で挟み込むのは、これらの積層膜の機械的強度を確保するためである。また、これらＴＥＯＳ膜２２ａ、低誘電絶縁膜２２ｂおよび窒化シリコン膜等のバリア絶縁膜５０１の３層の絶縁膜（２２）中に配線溝ＨＭ１が形成される。
【０１８１】
次いで、第１層配線形成予定領域の絶縁膜２２（２２ａ、２２ｂ、５０１）をフォトリソグラフィーおよびドライエッチング技術を用いて除去することにより配線溝ＨＭ１を形成する。この配線溝ＨＭ１の深さは、例えば０．２５μｍで、幅は、例えば０．１８μｍである。
【０１８２】
次に、配線溝ＨＭ１内を含む絶縁膜２２上に、実施の形態１と同様に、バリア膜Ｍ１ａを例えばスパッタ法により堆積し、バリア膜Ｍ１ａ上に、電界メッキ用のシード膜として薄い銅膜Ｍ１ｂを例えばイオン化スパッタ法を用いて形成する。次いで、例えば電界メッキ法により、銅膜Ｍ１ｂ上に銅膜Ｍ１ｃを形成する。この際、配線溝ＨＭ１を埋め込むように銅膜Ｍ１ｃを形成する。
【０１８３】
次に、還元雰囲気下において基板１にアニール（熱処理）を施した後、配線溝ＨＭ１外部の銅膜Ｍ１ｃ、Ｍ１ｂおよびバリア膜Ｍ１ａを例えばＣＭＰ法もしくはエッチバック法を用いて除去することにより銅膜Ｍ１ｃ、Ｍ１ｂおよびバリア膜Ｍ１ａから成る第１層配線Ｍ１を形成する。この際、第１層配線Ｍ１の形成領域以外の領域には、窒化シリコン膜、ＳｉＯＮ膜、ＴＭＳ膜、ＳｉＣ膜もしくはＳｉＣＮ膜である５０１が露出している。この後、さらに、還元雰囲気下において基板１にアニール（熱処理）を施す。
【０１８４】
次に、実施の形態１と同様に、第１層配線Ｍ１上にキャップ導電性膜として例えばタングステン（Ｗ）を選択成長もしくは優先成長させることにより、第１層配線Ｍ１上に２〜２０ｎｍ程度のタングステン膜ＣＭ１を形成する。なお、タングステン膜ＣＭ１の成膜に先立ち、洗浄や水素処理を行ってもよい。また、タングステン膜ＣＭ１形成後に、洗浄を行ってもよい。
【０１８５】
次いで、窒化シリコン膜、ＳｉＯＮ膜、ＴＭＳ膜、ＳｉＣ膜もしくはＳｉＣＮ膜であるバリア絶縁膜５０１およびタングステン膜ＣＭ１上に、絶縁膜として例えばＴＥＯＳ膜２４ａ、ＳｉＯＣ膜２４ｂおよびＴＥＯＳ膜２４ｃをＣＶＤ法により順次堆積する。次いで、ＴＥＯＳ膜２４ｃ上に、絶縁膜として例えば芳香族ポリマー材料を用いた低誘電絶縁膜２６ｂを形成し、さらに、その上部に窒化シリコン膜、ＳｉＯＮ膜、ＴＭＳ膜、ＳｉＣ膜もしくはＳｉＣＮ膜であるバリア絶縁膜５０１と同様に窒化シリコン膜、ＳｉＯＮ膜、ＴＭＳ膜、ＳｉＣ膜もしくはＳｉＣＮ膜であるバリア絶縁膜５０２を形成する。これらの膜のうち、２４ａ、２４ｂ、２４ｃおよび２６ｂの性質や形状は、実施の形態１において詳細に説明した通りである。
【０１８６】
これらの５層の膜（２４ａ、２４ｂ、２４ｃ、２６ｂ、５０２）のうち、ＴＥＯＳ膜２４ａおよびＳｉＯＣ膜２４ｂ中には、第１層配線Ｍ１と第２層配線Ｍ２とを接続するプラグ（接続部）Ｐ２を形成するためのコンタクトホールＣ２が形成され、ＴＥＯＳ膜２４ｃ、低誘電絶縁膜２６ｂおよび窒化シリコン膜５０２中には、配線溝ＨＭ２が形成される。
【０１８７】
次いで、実施の形態１と同様に、バリア絶縁膜５０２上に、例えば第２層配線形成領域が開口したハードマスク（図示せず）を形成し、さらに、ハードマスク上に、第１層配線と第２層配線との接続領域が開口したレジスト膜（図示せず）を形成する。
【０１８８】
次いで、レジスト膜をマスクに、絶縁膜２６（５０２および２６ｂ）およびＴＥＯＳ膜２４ｃおよびＳｉＯＣ膜２４ｂを除去することによりコンタクトホールＣ２を形成する。次いで、レジスト膜を除去した後、ハードマスクをマスクに、絶縁膜２６（５０２および２６ｂ）およびＴＥＯＳ膜２４ｃを除去することにより配線溝ＨＭ２を形成するとともに、コンタクトホールＣ２の底部のＴＥＯＳ膜２４ａを除去する。なお、配線溝ＨＭ２を形成した後、コンタクトホールＣ２を形成してもよい。
【０１８９】
次いで、コンタクトホールＣ２の底部に露出しているタングステン膜ＣＭ１を例えばドライエッチング法を用いて除去し、銅膜Ｍ１ｃを露出させる。
【０１９０】
次いで、第２層配線Ｍ２およびプラグ（接続部）Ｐ２を形成するのであるが、以降の工程は、実施の形態１と同様であるため、概略のみを述べる。
【０１９１】
即ち、実施の形態１と同様に、配線溝ＨＭ２およびコンタクトホールＣ２の内部を含む窒化シリコン膜、ＳｉＯＮ膜、ＴＭＳ膜、ＳｉＣ膜もしくはＳｉＣＮ膜であるバリア絶縁膜５０２上に、バリア膜ＰＭ２ａを、配線溝ＨＭ２の側壁において５ｎｍ程度、配線溝ＨＭ２の底部において３０ｎｍ程度、コンタクトホールＣ２の側壁において３ｎｍ程度、コンタクトホールＣ２の底部において２０ｎｍ程度の膜厚となるよう堆積する。
【０１９２】
次いで、実施の形態１と同様に、コンタクトホールＣ２底部のバリア膜ＰＭ２ａを除去し、電界メッキ用のシード膜として薄い銅膜ＰＭ２ｂを堆積した後、電界メッキ法により、銅膜ＰＭ２ｂ上に銅膜ＰＭ２ｃを形成する。次に、還元雰囲気下において基板１にアニール（熱処理）を施した後、配線溝ＨＭ２およびコンタクトホールＣ２外部の銅膜ＰＭ２ｃ、ＰＭ２ｂおよびバリア膜ＰＭ２ａを例えばＣＭＰ法もしくはエッチバック法を用いて除去することにより銅膜ＰＭ２ｂ、ＰＭ２ｃおよびバリア膜ＰＭ２ａから成る第２層配線Ｍ２および第１層配線Ｍ１と第２層配線を接続するプラグ（接続部）Ｐ２を形成する。
【０１９３】
次に、実施の形態１と同様に、第２層配線Ｍ２上にタングステン（Ｗ）を選択成長もしくは優先成長させることにより、タングステン膜ＣＭ２を形成する。
【０１９４】
この後、図２８に示すように、バリア絶縁膜５０２およびタングステン膜ＣＭ２上に、絶縁膜として例えばＴＥＯＳ膜２８ａ、ＳｉＯＣ膜２８ｂおよびＴＥＯＳ膜２８ｃをＣＶＤ法により順次堆積する。これらの膜は、ＳｉＯＣ膜２４ｂおよびＴＥＯＳ膜２４ａ、２４ｃと同様に形成する。さらに、ＴＥＯＳ膜２８ｃ上に、絶縁膜として例えば、芳香族ポリマー材料を用いた低誘電絶縁膜３０ｂおよび窒化シリコン膜、ＳｉＯＮ膜、ＴＭＳ膜、ＳｉＣ膜もしくはＳｉＣＮ膜（図示せず）を順次形成する。これらの膜は、低誘電絶縁膜２２ｂおよび窒化シリコン膜、ＳｉＯＮ膜、ＴＭＳ膜、ＳｉＣ膜もしくはＳｉＣＮ膜であるバリア絶縁膜５０２と同様に形成する。
【０１９５】
次いで、前記５層の絶縁膜中に、配線溝ＨＭ２およびコンタクトホールＣ２と同様に、配線溝およびコンタクトホールを形成するのであるが、これらの図示は省略する。
【０１９６】
このように本実施の形態によれば、配線Ｍ１、Ｍ２が埋め込まれる絶縁膜の最上層を窒化シリコン膜、ＳｉＯＮ膜、ＴＭＳ膜、ＳｉＣ膜もしくはＳｉＣＮ膜等のバリア絶縁膜５０１、５０２としたので、例えば、コンタクトホールＣ２の形成時において、マスクずれが生じ、コンタクトホールＣ２（プラグＰ２）のパターンが、第１層配線Ｍ１上を越えて窒化シリコン膜５０１上に至ったとしても、このバリア絶縁膜５０１によって、プラグＰ２を構成する銅膜から銅が拡散することを防止でき、また、銅膜と酸化シリコン膜（低誘電絶縁膜２２ｂ）とが接することによる銅膜の酸化を防止することができる。なお、配線間に存在する絶縁膜の実効的な誘電率を低減するため、バリア絶縁膜の膜厚は、できるだけ小さい方が好ましい。
【０１９７】
すなわち、図２８に示すように、配線の高密度化、高集積化のため第１層配線Ｍ１の配線幅とコンタクトホールＣ２の径とを等しくなるように設計した場合は、第１層配線Ｍ１とコンタクトホールＣ２との間で合わせ余裕によるマスクの合わせずれが生じるが、この合わせずれが生じた場合においても、コンタクトホールＣ２の底部にはバリア絶縁膜５０１が形成されているので、プラグＰ２を構成する銅膜から銅がコンタクトホールＣ２の底部を介して絶縁膜２２ｂへ拡散することを防止することができる。
【０１９８】
このように、合わせずれが生じた場合においても、コンタクトホールＣ２の底部において銅の拡散のバリア性を確保できるので、第１層配線Ｍ１の配線幅とコンタクトホールＣ２の径とを等しくなるように設計でき、配線の信頼性を確保したまま配線の高密度化、高集積化を図ることができる。
【０１９９】
また、第１層配線Ｍ１とプラグＰ２との間のタングステン膜ＣＭ１およびバリア膜ＰＭ２ａを除去したので、第１層配線Ｍ１とプラグＰ２との接触抵抗の低減を図ることができ、また、エレクトロマイグレーション特性を向上させることができる等の実施の形態１で説明した効果を得ることができる。
【０２００】
（実施の形態６）
実施の形態１においては、コンタクトホールＣ２底部のバリア膜ＰＭ２ａを除去した後、銅膜ＰＭ２ｂ、ＰＭ２ｃを形成したが、コンタクトホールＣ２底部のバリア膜ＰＭ２ａを除去せず、第２層配線Ｍ２とプラグＰ２との間に残存させてもよい。図２９および図３０は、本発明の実施の形態６である半導体装置の製造方法を示す基板の要部断面図である。
【０２０１】
以下に、本発明の実施の形態である半導体装置をその製造方法に従って説明する。なお、第１層配線Ｍ１およびその上部のタングステン膜ＣＭ１の形成工程までは、図１〜６を参照しながら説明した実施の形態１の場合と同様であるためその説明を省略する。なお、以下に示す図２９中においては、酸化シリコン膜２０中のプラグＰ１が省略されている（図３０〜図３２についても同じ）。
【０２０２】
次いで、図２９に示すように、基板１（タングステン膜ＣＭ１）上に、絶縁膜として例えばＴＥＯＳ膜２４ａ、ＳｉＯＣ膜２４ｂおよびＴＥＯＳ膜２４ｃをＣＶＤ法により順次堆積する。次いで、ＴＥＯＳ膜２４ｃ上に、絶縁膜として例えば、芳香族ポリマー材料を用いた低誘電絶縁膜２６ｂおよびＴＥＯＳ膜２６ｃを順次形成する。これらの５層の膜（２４ａ、２４ｂ、２４ｃ、２６ｂ、２６ｃ）の性質や形状は、実施の形態１において詳細に説明した通りである。
【０２０３】
これらの５層の膜（２４ａ、２４ｂ、２４ｃ、２６ｂ、２６ｃ）のうち、ＳｉＯＣ膜２４ｂおよびＴＥＯＳ膜２４ａには、第１層配線Ｍ１と第２層配線Ｍ２とを接続するプラグ（接続部）Ｐ２を形成するためのコンタクトホールＣ２が形成され、ＴＥＯＳ膜２４ｃ、２６ｃおよび低誘電絶縁膜２６ｂ中には、配線溝ＨＭ２が形成される。
【０２０４】
次いで、実施の形態１と同様に、ＴＥＯＳ膜２６ｃ上に、例えば第２層配線形成領域が開口したハードマスク（図９と同様）を形成し、さらに、ハードマスク上に、第１層配線と第２層配線との接続領域が開口したレジスト膜（図１０と同様）を形成する。
【０２０５】
次いで、レジスト膜をマスクに、ＴＥＯＳ膜２６ｃ、低誘電絶縁膜２６ｂおよび絶縁膜２４のうち、ＴＥＯＳ膜２４ｃ、２４ａおよびＳｉＯＣ膜２４ｂを除去することによりコンタクトホールＣ２を形成する（図１０と同様）。次いで、レジスト膜を除去した後、ハードマスクをマスクに、ＴＥＯＳ膜２６ｃ、２４ｃおよび低誘電絶縁膜２６ｂを除去することにより配線溝ＨＭ２を形成する（図１１と同様）。なお、配線溝ＨＭ２を形成した後、コンタクトホールＣ２を形成してもよい。
【０２０６】
次いで、コンタクトホールＣ２の底部に露出しているタングステン膜ＣＭ１を例えばドライエッチング法を用いて除去し、銅膜Ｍ１ｃを露出させる（図１２と同様）。なお、タングステン膜ＣＭ１を完全に除去してもよいが、例えば、コンタクトホール底部に不連続なタングステン膜を残存させてもよい。
【０２０７】
次いで、実施の形態１と同様に、配線溝ＨＭ２およびコンタクトホールＣ２の内部を含むＴＥＯＳ膜２６ｃ上に、バリア膜ＰＭ２ａを、配線溝ＨＭ２の側壁において５ｎｍ程度、配線溝ＨＭ２の底部において３０ｎｍ程度、コンタクトホールＣ２の側壁において３ｎｍ程度、コンタクトホールＣ２の底部において２０ｎｍ程度の膜厚となるよう堆積する。
【０２０８】
次に、実施の形態１と同様に、バリア膜ＰＭ２ａ上に、電界メッキ用のシード膜として薄い銅膜ＰＭ２ｂを堆積した後、電界メッキ法により、銅膜ＰＭ２ｂ上に銅膜ＰＭ２ｃを形成する。次に、還元雰囲気下において基板１にアニール（熱処理）を施した後、配線溝ＨＭ２およびコンタクトホールＣ２外部の銅膜ＰＭ２ｃ、ＰＭ２ｂおよびバリア膜ＰＭ２ａを例えばＣＭＰ法もしくはエッチバック法を用いて除去することにより銅膜ＰＭ２ｂ、ＰＭ２ｃおよびバリア膜ＰＭ２ａから成る第２層配線Ｍ２および第１層配線Ｍ１と第２層配線を接続するプラグ（接続部）Ｐ２を形成する。
【０２０９】
次に、実施の形態１と同様に、第２層配線Ｍ２上にタングステン（Ｗ）を選択成長もしくは優先成長させることにより、タングステン膜ＣＭ２を形成する。
【０２１０】
この後、図２９に示すように、ＴＥＯＳ膜２６ｃおよびタングステン膜ＣＭ２上に、絶縁膜として例えばＴＥＯＳ膜２８ａ等の絶縁膜を堆積する。
【０２１１】
このように、第１層配線Ｍ１とプラグ（接続部）Ｐ２の接続部分であるコンタクトホールＣ２の底部において、コンタクトホールＣ２の底部のバリア膜ＰＭ２ａ又はタングステン膜ＣＭ１のうち、コンタクトホールＣ２の底部のバリア膜ＰＭ２ａが形成されていない。すなわち、コンタクトホールＣ２の底部のタングステン膜ＣＭ１のみが除去され、コンタクトホールＣ２の底部のバリア膜ＰＭ２ａを除去する工程を削除できるので、実施の形態１に比べて製造工程を低減することができる。
【０２１２】
また、本実施の形態によれば、第１層配線Ｍ１とプラグＰ２との間のタングステン膜ＣＭ１を除去したので、第１層配線Ｍ１とプラグＰ２との接触抵抗の低減を図ることができる。なお、第１層配線Ｍ１とプラグＰ２との間にバリア膜ＰＭ２ａが介在するので、その効果は低減され得るが、エレクトロマイグレーション特性の向上等の実施の形態１で説明した効果を得ることができる。なお、バリア膜ＰＭ２ａの表面をエッチングすることにより、その膜厚を小さくした後、銅膜ＰＭ２ｂを堆積してもよい。
【０２１３】
次に、本実施の形態６を、配線の高密度化、高集積化のため第１層配線Ｍ１の配線幅とコンタクトホールＣ２の径とを等しくなるように設計した場合に適用した例を図３７を用いて説明する。図３７に示すように、配線の高密度化、高集積化のため第１層配線Ｍ１の配線幅とコンタクトホールＣ２の径とを等しくなるように設計した場合は、コンタクトホールＣ２の形成時において、合わせずれによりマスクずれが生じ、コンタクトホールＣ２のパターンが、第１層配線Ｍ１上を越えて低誘電絶縁膜２２ｃ上にかかるように形成されるが、コンタクトホールＣ２側壁および底部にバリア膜ＰＭ２ａが形成されているので、コンタクトホールＣ２底部においてプラグＰ２を構成する銅膜から銅が絶縁膜２２ｃへ拡散することを防止できる。また、銅膜と酸化シリコン膜（ＴＥＯＳ膜２２ｃ）とが接することによる銅膜の酸化を防止することができる。
【０２１４】
すなわち、合わせずれが生じた場合においても、コンタクトホールＣ２の底部において銅の拡散のバリア性を確保できるので、第１層配線Ｍ１の配線幅とコンタクトホールＣ２の径とを等しくなるように設計でき、配線の信頼性を確保したまま配線の高密度化、高集積化を図ることができる。また、コンタクトホールＣ２の底部のバリア膜ＰＭ２ａを除去する工程を削除できるので、実施の形態１に比べて製造工程を低減することができる。
【０２１５】
また、図３０に示すように、第１層配線Ｍ１とプラグＰ２との間に介在するバリア膜ＰＭ２ａを不連続な膜としてもよい。
【０２１６】
すなわち、バリア膜ＰＭ２ａは、コンタクトホールＣ２の底部において、底面全面に一様に形成されているのではなく、部分的に形成されおり、形成されていない部分では銅膜Ｍ１ｃ,Ｍ１ｂと銅膜ＰＭ２ｂ, ＰＭ２ｃとが直接接触するように不連続な膜として構成される。
【０２１７】
このように、第１層配線Ｍ１とプラグ（接続部）Ｐ２の接続部分であるコンタクトホールＣ２の底部において、銅膜の拡散防止用のバリア材が不連続な膜として構成されている。
【０２１８】
このような不連続な膜を形成する方法としては、例えば配線溝ＨＭ２およびコンタクトホールＣ２の内部を含むＴＥＯＳ膜２６ｃ上に、バリア膜ＰＭ２ａを形成する際、コンタクトホールＣ２の底部においてごく薄い膜厚のバリア膜が形成されるよう成膜条件を制御する方法がある。
【０２１９】
また、例えば、前述のように、配線溝ＨＭ２およびコンタクトホールＣ２の内部を含むＴＥＯＳ膜２６ｃ上に、バリア膜ＰＭ２ａを、配線溝ＨＭ２の側壁において５ｎｍ程度、配線溝ＨＭ２の底部において３０ｎｍ程度、コンタクトホールＣ２の側壁において３ｎｍ程度、コンタクトホールＣ２の底部において２０ｎｍ程度の膜厚となるよう堆積した後、コンタクトホールＣ２底部のバリア膜ＰＭ２ａを除去する際、かかる部位のバリア膜が完全には除去されないよう、エッチング条件を制御する方法がある。
【０２２０】
このように、第１層配線Ｍ１とプラグＰ２との間に介在するバリア膜ＰＭ２ａを不連続な膜とすれば、さらに、第１層配線Ｍ１とプラグＰ２との接触抵抗の低減を図ることができる。また、バリア膜ＰＭ２ａの不連続部を介し、銅の移動が可能となりエレクトロマイグレーション特性の向上等の実施の形態１で説明した効果を得ることができる。
【０２２１】
（実施の形態７）
実施の形態１においては、コンタクトホールＣ２底部のタングステン膜ＣＭ１を除去した後、銅膜ＰＭ２ｂ、ＰＭ２ｃを形成したが、コンタクトホールＣ２底部のタングステン膜ＣＭ１を除去せず、第２層配線Ｍ２とプラグＰ２との間に残存させてもよい。図３１は、本発明の実施の形態７である半導体装置の製造方法を示す基板の要部断面図である。
【０２２２】
以下に、本発明の実施の形態である半導体装置をその製造方法に従って説明する。なお、第１層配線Ｍ１およびその上部のタングステン膜ＣＭ１の形成工程までは、図１〜６を参照しながら説明した実施の形態１の場合と同様であるためその説明を省略する。
【０２２３】
次いで、図３１に示すように、基板１（タングステン膜ＣＭ１）上に、絶縁膜として例えばＴＥＯＳ膜２４ａ、ＳｉＯＣ膜２４ｂおよびＴＥＯＳ膜２４ｃをＣＶＤ法により順次堆積する。次いで、ＴＥＯＳ膜２４ｃ上に、絶縁膜として例えば、芳香族ポリマー材料を用いた低誘電絶縁膜２６ｂおよびＴＥＯＳ膜２６ｃを順次形成する。これらの５層の膜（２４ａ、２４ｂ、２４ｃ、２６ｂ、２６ｃ）の性質や形状は、実施の形態１において詳細に説明した通りである。
【０２２４】
これらの５層の膜（２４ａ、２４ｂ、２４ｃ、２６ｂ、２６ｃ）のうち、ＳｉＯＣ膜２４ｂおよびＴＥＯＳ膜２４ａには、第１層配線Ｍ１と第２層配線Ｍ２とを接続するプラグ（接続部）Ｐ２を形成するためのコンタクトホールＣ２が形成され、ＴＥＯＳ膜２４ｃ、２６ｃおよび低誘電絶縁膜２６ｂ中には、配線溝ＨＭ２が形成される。
【０２２５】
次いで、実施の形態１と同様に、ＴＥＯＳ膜２６ｃ上に、例えば第２層配線形成領域が開口したハードマスク（図９と同様）を形成し、さらに、ハードマスク上に、第１層配線と第２層配線との接続領域が開口したレジスト膜（図１０と同様）を形成する。
【０２２６】
次いで、レジスト膜をマスクに、ＴＥＯＳ膜２６ｃ、低誘電絶縁膜２６ｂ、ＴＥＯＳ膜２４ｃ、２４ａおよびＳｉＯＣ膜２４ｂを除去することによりコンタクトホールＣ２を形成する（図１０と同様）。次いで、レジスト膜を除去した後、ハードマスクをマスクに、ＴＥＯＳ膜２６ｃ、２４ｃおよび低誘電絶縁膜２６ｂを除去することにより配線溝ＨＭ２を形成する。なお、配線溝ＨＭ２を形成した後、コンタクトホールＣ２を形成してもよい（図１１と同様）。次にハードマスクＭＫを除去し、コンタクトホールＣ２の底部には、タングステン膜ＣＭ１が露出している状態で、第２層配線Ｍ２およびプラグ（接続部）Ｐ２を形成するのであるが、以降の工程は、実施の形態１と同様であるため、概略のみを述べる。
【０２２７】
即ち、実施の形態１と同様に、配線溝ＨＭ２およびタングステン膜ＣＭ１が露出しているコンタクトホールＣ２の内部を含むＴＥＯＳ膜２６ｃ上に、バリア膜ＰＭ２ａを、配線溝ＨＭ２の側壁において５ｎｍ程度、配線溝ＨＭ２の底部において３０ｎｍ程度、コンタクトホールＣ２の側壁において３ｎｍ程度、コンタクトホールＣ２の底部において２０ｎｍ程度の膜厚となるよう堆積する。
【０２２８】
次いで、実施の形態１と同様に、コンタクトホールＣ２底部のバリア膜ＰＭ２ａを除去し、電界メッキ用のシード膜として薄い銅膜ＰＭ２ｂを堆積した後、電界メッキ法により、銅膜ＰＭ２ｂ上に銅膜ＰＭ２ｃを形成する。次に、還元雰囲気下において基板１にアニール（熱処理）を施した後、配線溝ＨＭ２およびコンタクトホールＣ２外部の銅膜ＰＭ２ｃ、ＰＭ２ｂおよびバリア膜ＰＭ２ａを例えばＣＭＰ法もしくはエッチバック法を用いて除去することにより銅膜ＰＭ２ｂ、ＰＭ２ｃおよびバリア膜ＰＭ２ａから成る第２層配線Ｍ２および第１層配線Ｍ１と第２層配線を接続するプラグ（接続部）Ｐ２を形成する。
【０２２９】
次に、実施の形態１と同様に、第２層配線Ｍ２上にタングステン（Ｗ）を選択成長もしくは優先成長させることにより、タングステン膜ＣＭ２を形成する。
【０２３０】
この後、図３１に示すように、ＴＥＯＳ膜２６ｃおよびタングステン膜ＣＭ２上に、絶縁膜として例えばＴＥＯＳ膜２８ａ等の絶縁膜を堆積する。
【０２３１】
このように本実施の形態によれば、第１層配線Ｍ１とプラグＰ２との間のバリア膜ＰＭ２ａを除去したので、第１層配線Ｍ１とプラグＰ２との接触抵抗の低減を図ることができる。なお、第１層配線Ｍ１とプラグＰ２との間にタングステン膜ＣＭ１が介在するので、その効果は低減され得るが、エレクトロマイグレーション特性の向上等の実施の形態１で説明した効果を得ることができる。
【０２３２】
このように、第１層配線Ｍ１とプラグ（接続部）Ｐ２の接続部分であるコンタクトホールＣ２の底部において、コンタクトホールＣ２の底部のバリア膜ＰＭ２ａ又はタングステン膜ＣＭ１のうち、コンタクトホールＣ２の底部のバリア膜ＰＭ２ａが形成されていない。すなわち、コンタクトホールＣ２の底部のバリア膜ＰＭ２ａのみが除去され、コンタクトホールＣ２の底部のタングステン膜ＣＭ１を除去する工程を削除できるので、実施の形態１に比べて製造工程を低減することができる。
【０２３３】
次に、本実施の形態７を、配線の高密度化、高集積化のため第１層配線Ｍ１の配線幅とコンタクトホールＣ２の径とを等しくなるように設計した場合に適用した例を図３８を用いて説明する。図３８に示すように絶縁膜２２は、実施の形態５と同様に構成される。すなわち、図３８に示すように、実施の形態５と同様に酸化シリコン膜２０およびプラグＰ１上に、実施の形態１と同様に、絶縁膜として例えばＴＥＯＳ膜２２ａを形成し、次いで、ＴＥＯＳ膜２２ａ上に低誘電絶縁膜２２ｂを塗布し、熱処理を施す。なお、低誘電絶縁膜を、ＣＶＤ法により形成することもできる。
【０２３４】
次いで、低誘電絶縁膜２２ｂ上に、銅の拡散や酸化の防止膜として例えば窒化シリコン膜、ＳｉＯＮ膜、ＴＭＳ膜、ＳｉＣ膜もしくはＳｉＣＮ膜等のバリア絶縁膜５０１をＣＶＤ法により形成する。
【０２３５】
以後の製造工程は上述した本実施の形態７において図３１を参照しながら説明した製造工程と同様であるため省略する。
【０２３６】
このように、配線Ｍ１が埋め込まれる絶縁膜の最上層をバリア絶縁膜５０１としたので、例えば、コンタクトホールＣ２の形成時において、マスクずれが生じ、コンタクトホールＣ２のパターンが、第１層配線Ｍ１上を越えてバリア絶縁膜５０１上に至ったとしても、コンタクトホールＣ２の底部のバリア絶縁膜５０１によって、プラグＰ２を構成する銅膜から銅が絶縁膜２２ｂへ拡散することを防止でき、また、銅膜と酸化シリコン膜（低誘電絶縁膜２２ｂ）とが接することによる銅膜の酸化を防止することができる。なお、配線間に存在する絶縁膜の実効的な誘電率を低減するため、窒化シリコン膜の膜厚は、できるだけ小さいほうが好ましい。
【０２３７】
すなわち、合わせずれが生じた場合においても、コンタクトホールＣ２の底部において銅の拡散のバリア性を確保できるので、第１層配線Ｍ１の配線幅とコンタクトホールＣ２の径とを等しくなるように設計でき、配線の信頼性を確保したまま配線の高密度化、高集積化を図ることができる。また、コンタクトホールＣ２の底部のタングステン膜ＣＭ１を除去する工程を削除できるので、実施の形態１に比べて製造工程を低減することができる。
【０２３８】
（実施の形態８）
実施の形態１においては、配線Ｍ１、Ｍ２等上にキャップ導電性膜として単層のタングステン膜ＣＭ１、ＣＭ２等を形成したが、このキャップ導電性膜を積層膜としてもよい。図３２は、本発明の実施の形態８である半導体装置の製造方法を示す基板の要部断面図である。
【０２３９】
以下に、本発明の実施の形態である半導体装置をその製造方法に従って説明する。なお、第１層配線Ｍ１およびその上部のタングステン膜ＣＭ１の形成工程までは、図１〜６を参照しながら説明した実施の形態１の場合と同様であるためその説明を省略する。
【０２４０】
次いで、図３２に示すように、窒素雰囲気で処理することによりタングステン膜ＣＭ１を窒化タングステン膜ＣＭ１ａとした後、窒化タングステン膜ＣＭ１ａ上に実施の形態１と同様に、タングステン（Ｗ）を選択成長もしくは優先成長させることにより、タングステン膜ＣＭ１ｂを形成する。この窒化タングステン膜ＣＭ１ａとタングステン膜ＣＭ１ｂとでキャップ導電性膜８０１を構成する。
【０２４１】
次いで、基板１（タングステン膜ＣＭ１ｂ）上に、絶縁膜として例えばＴＥＯＳ膜２４ａ、ＳｉＯＣ膜２４ｂおよびＴＥＯＳ膜２４ｃをＣＶＤ法により順次堆積する。次いで、ＴＥＯＳ膜２４ｃ上に、絶縁膜として例えば、芳香族ポリマー材料を用いた低誘電絶縁膜２６ｂおよびＴＥＯＳ膜２６ｃを順次形成する。これらの５層の膜（２４ａ、２４ｂ、２４ｃ、２６ｂ、２６ｃ）の性質や形状は、実施の形態１において詳細に説明した通りである。
【０２４２】
これらの５層の膜（２４ａ、２４ｂ、２４ｃ、２６ｂ、２６ｃ）のうち、ＳｉＯＣ膜２４ｂおよびＴＥＯＳ膜２４ａには、第１層配線Ｍ１と第２層配線Ｍ２とを接続するプラグ（接続部）Ｐ２を形成するためのコンタクトホールＣ２が形成され、ＴＥＯＳ膜２４ｃ、２６ｃおよび低誘電絶縁膜２６ｂ中には、配線溝ＨＭ２が形成される。
【０２４３】
次いで、実施の形態１と同様に、ＴＥＯＳ膜２６ｃ上に、例えば第２層配線形成領域が開口したハードマスク（図示せず）を形成し、さらに、ハードマスク上に、第１層配線と第２層配線との接続領域が開口したレジスト膜（図示せず）を形成する。
【０２４４】
次いで、レジスト膜をマスクに、ＴＥＯＳ膜２６ｃ、低誘電絶縁膜２６ｂ、ＴＥＯＳ膜２４ｃ、２４ａおよびＳｉＯＣ膜２４ｂを除去することによりコンタクトホールＣ２を形成する。次いで、レジスト膜を除去した後、ハードマスクをマスクに、ＴＥＯＳ膜２６ｃ、２４ｃおよび低誘電絶縁膜２６ｂを除去することにより配線溝ＨＭ２を形成する。なお、配線溝ＨＭ２を形成した後、コンタクトホールＣ２を形成してもよい。
【０２４５】
次いで、コンタクトホールＣ２の底部に露出しているタングステン膜ＣＭ１ｂおよびその下層の窒化タングステン膜ＣＭ１ａを例えばドライエッチング法を用いて除去し、銅膜Ｍ１ｃを露出させる。
【０２４６】
次いで、第２層配線Ｍ２およびプラグ（接続部）Ｐ２を形成するのであるが、以降の工程は、実施の形態１と同様であるため、概略のみを述べる。
【０２４７】
即ち、実施の形態１と同様に、配線溝ＨＭ２およびコンタクトホールＣ２の内部を含むＴＥＯＳ膜２６ｃ上に、バリア膜ＰＭ２ａを、配線溝ＨＭ２の側壁において５ｎｍ程度、配線溝ＨＭ２の底部において３０ｎｍ程度、コンタクトホールＣ２の側壁において３ｎｍ程度、コンタクトホールＣ２の底部において２０ｎｍ程度の膜厚となるよう堆積する。
【０２４８】
次いで、実施の形態１と同様に、コンタクトホールＣ２底部のバリア膜ＰＭ２ａを除去し、電界メッキ用のシード膜として薄い銅膜ＰＭ２ｂを堆積した後、電界メッキ法により、銅膜ＰＭ２ｂ上に銅膜ＰＭ２ｃを形成する。次に、還元雰囲気下において基板１にアニール（熱処理）を施した後、配線溝ＨＭ２およびコンタクトホールＣ２外部の銅膜ＰＭ２ｃ、ＰＭ２ｂおよびバリア膜ＰＭ２ａを例えばＣＭＰ法もしくはエッチバック法を用いて除去することにより銅膜ＰＭ２ｂ、ＰＭ２ｃおよびバリア膜ＰＭ２ａから成る第２層配線Ｍ２および第１層配線Ｍ１と第２層配線を接続するプラグ（接続部）Ｐ２を形成する。
【０２４９】
次に、実施の形態１と同様に、第２層配線Ｍ２上に、窒化タングステン膜ＣＭ１ａおよびタングステン膜ＣＭ１ｂと同様に、窒化タングステン膜ＣＭ２ａおよびタングステン膜ＣＭ２ｂを形成する。
【０２５０】
この後、図３２に示すように、ＴＥＯＳ膜２６ｃおよびタングステン膜ＣＭ２ｂ上に、絶縁膜として例えばＴＥＯＳ膜２８ａ、ＳｉＯＣ膜２８ｂおよびＴＥＯＳ膜２８ｃをＣＶＤ法により順次堆積する。さらに、ＴＥＯＳ膜２８ｃ上に、絶縁膜として例えば、芳香族ポリマー材料を用いた低誘電絶縁膜３０ｂおよびＴＥＯＳ膜（図示せず）を順次形成する。
【０２５１】
次いで、前記５層の絶縁膜中に、配線溝ＨＭ２およびコンタクトホールＣ２と同様に、配線溝およびコンタクトホールを形成するのであるが、これらの図示は省略する。
【０２５２】
このように配線上のキャップ導電性膜８０１、８０２を積層膜とすることができる。
【０２５３】
また、本実施の形態によれば、第１層配線Ｍ１とプラグＰ２との間の窒化タングステン膜ＣＭ１ａ、タングステン膜ＣＭ１ｂおよびバリア膜ＰＭ２ａを除去したので、第１層配線Ｍ１とプラグＰ２との接触抵抗の低減を図ることができ、また、エレクトロマイグレーション特性を向上させることができる等の実施の形態１で説明した効果を得ることができる。
【０２５４】
（実施の形態９）
実施の形態１においては、コンタクトホールの直径とその下層の配線幅とをほぼ同じ大きさとしたが、下層の配線幅をコンタクトホールの直径より大きくしてもよいし、また、配線の一部にコンタクトホールの直径より大きい接続領域を設けてもよい。
【０２５５】
例えば、実施の形態１においては、図２２等に示したように、コンタクトホール（例えば、Ｃ２）の直径とその下層の配線幅（例えば、Ｍ１の幅）とがほぼ同じ大きさである。図３３に、第１層配線Ｍ１と、第２層配線Ｍ２およびこれらを接続するプラグＰ２のパターンを示す。図３４は、図３３のＣ−Ｃ’断面図である。図３４に示すように、プラグＰ２がその内部に形成されるコンタクトホール（Ｃ２）と、第２層配線Ｍ２がその内部に形成される配線溝（ＨＭ２）の側壁や底面には、バリア膜ＰＭ２ａが形成されている。また、図３４に示す断面には表れないが、第１層配線Ｍ１の表面には、キャップ導電性膜としてタングステン膜ＣＭ１が形成されている。しかしながら、プラグＰ２と配線Ｍ１との間のバリア膜ＰＭ２ａおよびタングステン膜ＣＭ１は、除去されているので、プラグＰ２と配線Ｍ１との間の接触抵抗の低減を図ることができ、また、エレクトロマイグレーション特性の向上等の実施の形態１で説明した効果を得ることができる。
【０２５６】
これに対して、図３５に示すように、第１層配線Ｍ１の端部に接続領域Ｍ９０１を設けてもよい。この接続領域Ｍ９０１は、第１層配線Ｍ１の幅より大きく形成されている。また、第２層配線Ｍ２の端部にも接続領域Ｍ９０２が設けられている。図３５は、本実施の形態の第１層配線Ｍ１と、第２層配線Ｍ２およびこれらを接続するプラグＰ２のパターンを示す図である。また、図３６は、図３５のＣ−Ｃ’断面図である。図３６に示すように、プラグＰ２がその内部に形成されるコンタクトホール（Ｃ２）と、第２層配線Ｍ２がその内部に形成される配線溝（ＨＭ２）の側壁や底面には、バリア膜ＰＭ２ａが形成されている。また、第１層配線Ｍ１の表面には、キャップ導電性膜としてタングステン膜ＣＭ１が形成されており、接続領域Ｍ９０１の外周表面には、キャップ導電性膜としてタングステン膜ＣＭ１が残存する。
【０２５７】
この場合も、プラグＰ２と配線Ｍ１との間のバリア膜ＰＭ２ａおよびタングステン膜ＣＭ１は、除去されているので、プラグＰ２と配線Ｍ１との間の接触抵抗の低減を図ることができ、また、エレクトロマイグレーション特性の向上等の実施の形態１で説明した効果を得ることができる。
【０２５８】
このように、配線中に幅の広い接続領域Ｍ９０１、Ｍ９０２を設けた場合は、その上部に形成されるプラグや配線パターンとの合わせ余裕を確保することができる。
【０２５９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０２６０】
特に、本実施の形態１〜９においては、デュアルダマシン法を用いて、例えば第２層配線Ｍ２および接続部（プラグ）Ｐ２等を形成したが、シングルダマシン法を用いて第２層配線Ｍ２と接続部（プラグ）Ｐ２とを別工程で形成してもよい。この場合も、プラグＰ２の下層の第１層配線Ｍ１表面のキャップ導電性膜やプラグＰ２底部のバリア膜を除去することにより、接触抵抗の低減を図ることができ、また、エレクトロマイグレーション特性の向上等を図ることができる。
【０２６１】
また、本実施の形態５に示したバリア絶縁膜５０１を有する絶縁膜２２を他の実施の形態２〜４及び６〜９に適用してもよい。これにより合わせずれが生じた場合においても、コンタクトホールＣ２の底部において銅の拡散のバリア性を確保できるので、第１層配線Ｍ１の配線幅とコンタクトホールＣ２の径とを等しくなるように設計でき、配線の信頼性を確保したまま配線の高密度化、高集積化を図ることができる。
【０２６２】
また、本実施の形態２〜４に示したに示した絶縁膜２２，２４，２６を他の実施の形態６〜９に適用してもよい。
【０２６３】
また、本実施の形態１等においては、半導体素子の例としてＭＩＳＦＥＴＱｎを挙げたが、これらＭＩＳＦＥＴに限られず、バイポーラトランジスタ等他の素子を形成することもできる。
【０２６４】
また、本実施の形態６においては、第１層配線Ｍ１とプラグ（接続部）Ｐ２の接続部分であるコンタクトホールＣ２の底部において、不連続な膜として構成されたバリア材としてバリア膜ＰＭ２ａを開示したが、これに限らず、不連続な膜として構成されたバリア材をタングステン膜ＣＭ１で形成しても良いし、バリア膜ＰＭ２ａとタングステン膜ＣＭ１の両方で形成してもよい。
【０２６５】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【０２６６】
その表面にキャップバリアメタル膜を有する配線部と、この上部に形成された接続部であって、その周囲がバリアメタル層で覆われた導電体層からなる接続部とを有する半導体装置の、接続部と配線部との接続部分のバリアメタル層又はキャップバリアメタル膜の少なくともどちらか一方を除去したので、配線部と接続部との間の接触抵抗を低減することができる。また、エレクトロマイグレーションによるボイドの発生率や断線の発生率を低減させることができる。また、半導体装置の特性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１である半導体装置の製造方法を示した基板の要部断面図である。
【図２】本発明の実施の形態１である半導体装置の製造方法を示した基板の要部断面図である。
【図３】本発明の実施の形態１である半導体装置の製造方法を示した基板の要部断面図である。
【図４】本発明の実施の形態１である半導体装置の製造方法を示した基板の要部断面図である。
【図５】本発明の実施の形態１である半導体装置の製造方法を示した基板の要部断面図である。
【図６】本発明の実施の形態１である半導体装置の製造方法を示した基板の要部断面図である。
【図７】本発明の実施の形態１である半導体装置の製造方法を示した基板の要部断面図である。
【図８】本発明の実施の形態１である半導体装置の製造方法を示した基板の要部断面図である。
【図９】本発明の実施の形態１である半導体装置の製造方法を示した基板の要部断面図である。
【図１０】本発明の実施の形態１である半導体装置の製造方法を示した基板の要部断面図である。
【図１１】本発明の実施の形態１である半導体装置の製造方法を示した基板の要部断面図である。
【図１２】本発明の実施の形態１である半導体装置の製造方法を示した基板の要部断面図である。
【図１３】本発明の実施の形態１である半導体装置の製造方法を示した基板の要部断面図である。
【図１４】本発明の実施の形態１である半導体装置の製造方法を示した基板の要部断面図である。
【図１５】本発明の実施の形態１である半導体装置の製造方法を示した基板の要部断面図である。
【図１６】本発明の実施の形態１である半導体装置の製造方法を示した基板の要部断面図である。
【図１７】本発明の実施の形態１である半導体装置の製造方法を示した基板の要部断面図である。
【図１８】本発明の実施の形態１である半導体装置の製造方法を示した基板の要部断面図である。
【図１９】本発明の実施の形態１である半導体装置の製造方法を示した基板の要部断面図である。
【図２０】本発明の実施の形態１である半導体装置の製造方法を示した基板の要部断面図である。
【図２１】本発明の実施の形態１である半導体装置の製造方法を示した基板の要部平面図である。
【図２２】本発明の実施の形態１である半導体装置の製造方法を示した基板の要部平面図である。
【図２３】本発明の実施の形態１である半導体装置の製造方法を示した基板の要部平面図である。
【図２４】本発明の実施の形態２である半導体装置の製造方法を示した基板の要部断面図である。
【図２５】本発明の実施の形態２である半導体装置の製造方法を示した基板の要部断面図である。
【図２６】本発明の実施の形態３である半導体装置の製造方法を示した基板の要部断面図である。
【図２７】本発明の実施の形態４である半導体装置の製造方法を示した基板の要部断面図である。
【図２８】本発明の実施の形態５である半導体装置の製造方法を示した基板の要部断面図である。
【図２９】本発明の実施の形態６である半導体装置の製造方法を示した基板の要部断面図である。
【図３０】本発明の実施の形態６である半導体装置の製造方法を示した基板の要部断面図である。
【図３１】本発明の実施の形態７である半導体装置の製造方法を示した基板の要部断面図である。
【図３２】本発明の実施の形態８である半導体装置の製造方法を示した基板の要部断面図である。
【図３３】本発明の実施の形態である半導体装置の製造方法を示した基板の要部平面図である。
【図３４】本発明の実施の形態である半導体装置の製造方法を示した基板の要部断面図である。
【図３５】本発明の実施の形態９である半導体装置の製造方法を示した基板の要部平面図である。
【図３６】本発明の実施の形態９である半導体装置の製造方法を示した基板の要部断面図である。
【図３７】本発明の実施の形態６である半導体装置の製造方法を示した基板の要部断面図である。
【図３８】本発明の実施の形態７である半導体装置の製造方法を示した基板の要部断面図である。
【符号の説明】
１ 半導体基板
１ａ 半導体領域
１ｂ 酸化シリコン膜
１ｃ 半導体領域
２ 素子分離
８ ゲート絶縁膜
９ ゲート電極
９ａ 多結晶シリコン膜
９ｂ ＷＮ膜
９ｃ Ｗ膜
１１ ｎ-型半導体領域
１３ サイドウォールスペーサ
１４ ｎ+型半導体領域
２０ 酸化シリコン膜
２２ 絶縁膜
２２ａ ＴＥＯＳ膜（酸化シリコン膜）
２２ｂ 低誘電絶縁膜
２２ｃ ＴＥＯＳ膜
２４ 絶縁膜
２４ａ ＴＥＯＳ膜
２４ｂ ＳｉＯＣ膜
２４ｃ ＴＥＯＳ膜
２６ 絶縁膜
２６ｂ 低誘電絶縁膜
２６ｃ ＴＥＯＳ膜
２８ａ ＴＥＯＳ膜
２８ｂ ＳｉＯＣ膜
２８ｃ ＴＥＯＳ膜
３０ｂ 低誘電絶縁膜
３８ 積層膜
４０１ 窒化シリコン膜
４０２ 窒化シリコン膜
５０１ バリア絶縁膜
５０２ バリア絶縁膜
８０１、８０２ キャップ導電性膜
Ｍ９０１、Ｍ９０２ 接続領域
Ｃ１ コンタクトホール
Ｃ２ コンタクトホール
Ｃ３〜Ｃ５ コンタクトホール
ＣＭ１ タングステン膜
ＣＭ１ａ 窒化タングステン膜
ＣＭ１ｂ タングステン膜
ＣＭ２ タングステン膜
ＣＭ２ａ 窒化タングステン膜
ＣＭ２ｂ タングステン膜
ＣＭ３ タングステン膜
ＣＭ４ タングステン膜
ＨＭ１ 配線溝
ＨＭ２ 配線溝
ＨＭ３、ＨＭ４ 配線溝
Ｍ１ 第１層配線
Ｍ１ａ バリア膜
Ｍ１ｂ 銅膜
Ｍ１ｃ 銅膜
Ｍ２ 第２層配線
Ｍ３ 第３層配線
Ｍ４ 第４層配線
Ｍ５ 第５層配線
Ｍ５ａ バリア膜
Ｍ５ｂ アルミニウム膜
ＭＫ ハードマスク
Ｐ１ プラグ
Ｐ１ａ 窒化チタン膜
Ｐ１ｂ Ｗ膜
Ｐ２ プラグ
Ｐ３ プラグ
Ｐ４ プラグ
ＰＭ２ａ バリア膜
ＰＭ２ｂ 銅膜
ＰＭ２ｃ 銅膜
ＰＭ４ａ バリア膜
ＰＭ４ｂ 銅膜
ＰＭ４ｃ 銅膜
ＰＭ５ａ バリア膜
ＰＭ５ｂ 銅膜
ＰＭ５ｃ 銅膜
Ｑｎ ｎチャネル型ＭＩＳＦＥＴ
Ｒ１ レジスト膜

Claims (20)

  1. （ａ）半導体基板上の第１絶縁膜中に第１配線溝を形成する工程と、
    （ｂ）前記第１配線溝の側壁と底部に第１バリアメタル膜を形成する工程と、
    （ｃ）前記第１配線溝内に、前記第１バリアメタル膜を介して、第１導電体層を埋め込んで形成する工程と、
    （ｄ）前記第１導電体層の表面にキャップバリアメタル膜を形成する工程と、
    （ｅ）前記キャップバリアメタル膜および第１絶縁膜上に第２絶縁膜を形成し、前記第２絶縁膜上に第３絶縁膜を順次形成する工程と、
    （ｆ）前記第２および第３絶縁膜を選択的に除去することにより、前記第３絶縁膜中に形成された第２配線溝、および前記第２絶縁膜中に形成された接続孔であって、前記第２配線溝の底部から前記キャップバリアメタル膜上に至る接続孔を形成する工程と、
    （ｇ）前記接続孔の外部の前記キャップバリアメタル膜を残しつつ、前記接続孔の内部の前記キャップバリアメタル膜を除去する工程と、
    （ｈ）前記（ｇ）工程後に、前記第２配線溝の側壁と底部および前記接続孔の側壁と底部に第２バリアメタル膜を形成する工程と、
    （ｉ）前記（ｈ）工程後に、前記接続孔の底部の前記第２バリアメタル膜を除去する工程と、
    （ｊ）前記（ｉ）工程後に、前記第２配線溝内および前記接続孔内に第２導電体層を形成する工程と、
    を有し、
    前記第１および第２導電体層はＣｕを主成分とした金属膜を含み、
    前記（ｈ）工程で、前記第２バリアメタル膜は、前記第２配線溝の底部に形成される前記第２バリアメタル膜の膜厚が、前記接続孔の底部に形成される前記第２バリアメタル膜の膜厚よりも大きくなるように形成され、
    前記（ｉ）工程後に、前記第２バリアメタル膜は、前記第２配線溝の側壁と底部および前記接続孔の側壁に、連続的に残されていることを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記（ｉ）工程は、異方性エッチングにより行われることを特徴とする半導体装置の製造方法。
  3. 請求項１または２に記載の半導体装置の製造方法において、
    前記第１および第２バリアメタル膜は、Ｔａ、ＴａＮ、ＴａＳｉＮ、Ｗ、ＷＮ、ＷＳｉＮ、Ｔｉ、ＴｉＮ又はＴｉＳｉＮのいずれか１つの単層膜、または、これらのうちいずれかを複数積層した積層膜であることを特徴とする半導体装置の製造方法。
  4. 請求項１〜３のいずれか１項に記載の半導体装置の製造方法において、
    前記キャップバリアメタル膜は、Ｗ、ＷＮ、ＷＳｉＮ、Ｗを主成分とした金属膜であることを特徴とする半導体装置の製造方法。
  5. 請求項１〜３のいずれか１項に記載の半導体装置の製造方法において、
    前記キャップバリアメタル膜は、ＴｉＮ、ＴｉＳｉＮ、Ｔａ、ＴａＮ又はＴａＳｉＮのいずれか１つの単層膜、または、これらのうちいずれか２層を積層した膜であることを特徴とする半導体装置の製造方法。
  6. 請求項１〜５のいずれか１項に記載の半導体装置の製造方法において、
    前記第２および第３絶縁膜は、酸化シリコン膜よりも低い誘電率を有する膜であることを特徴とする半導体装置の製造方法。
  7. 請求項１〜５のいずれか１項に記載の半導体装置の製造方法において、
    前記第２および第３絶縁膜は、Ｓｉ、ＯおよびＣを有する膜であることを特徴とする半導体装置の製造方法。
  8. 請求項１〜５のいずれか１項に記載の半導体装置の製造方法において、
    前記第２および第３絶縁膜は、有機膜であることを特徴とする半導体装置の製造方法。
  9. 請求項１〜５のいずれか１項に記載の半導体装置の製造方法において、
    前記第２および第３絶縁膜は、膜中に空孔を有する膜であることを特徴とする半導体装置の製造方法。
  10. 請求項１〜９のいずれか１項に記載の半導体装置の製造方法において、
    前記（ｉ）工程と前記（ｊ）工程の間に、前記第１導電体層に対して、還元雰囲気中での熱処理を行うことを特徴とする半導体装置の製造方法。
  11. 請求項１〜９のいずれか１項に記載の半導体装置の製造方法において、
    前記（ｉ）工程と前記（ｊ）工程の間に、前記第１導電体層に対して、還元雰囲気中でのプラズマ処理を行うことを特徴とする半導体装置の製造方法。
  12. 請求項１〜９のいずれか１項に記載の半導体装置の製造方法において、
    前記（ｉ）工程と前記（ｊ）工程の間に、フッ化水素による洗浄を行うことを特徴とする半導体装置の製造方法。
  13. 半導体基板上に形成された第１絶縁膜と、
    前記第１絶縁膜中に形成された第１配線溝と、
    前記第１配線溝の内部に形成された第１バリアメタル膜と、
    前記第１バリアメタル膜を介して、前記第１配線溝内に埋め込まれて形成された第１導電体層と、
    前記第１導電体層の表面に形成されたキャップバリアメタル膜と、
    前記キャップバリアメタル膜および第１絶縁膜上に形成された第２絶縁膜と、
    前記第２絶縁膜上に形成された第３絶縁膜と、
    前記第３絶縁膜中に形成された第２配線溝と、
    前記第２絶縁膜中に形成された接続孔であって、前記第２配線溝と前記第１導電体層とを接続する接続孔と、
    前記第２配線溝の内部および前記接続孔の内部に形成された第２バリアメタル膜と、
    前記第２バリアメタル膜を介して、前記第２配線溝内および前記接続孔内に形成された第２導電体層と、
    を有し、
    前記第１および第２導電体層はＣｕを主成分とした金属膜を含み、
    前記キャップバリアメタル膜は、前記接続孔の外部の前記キャップバリアメタル膜が残されるように、前記接続孔の内部の前記キャップバリアメタル膜が除去されており、
    前記第２バリアメタル膜は、前記第２配線溝の側壁と底部および前記接続孔の側壁に前記第２バリアメタル膜が連続的に残されるように、前記接続孔の底部の前記第２バリアメタル膜が除去されており、
    前記第１導電体層と前記第２導電体層とが直接接続していることを特徴とする半導体装置。
  14. 請求項１３に記載の半導体装置において、
    前記第１および第２バリアメタル膜は、Ｔａ、ＴａＮ、ＴａＳｉＮ、Ｗ、ＷＮ、ＷＳｉＮ、Ｔｉ、ＴｉＮ又はＴｉＳｉＮのいずれか１つの単層膜、または、これらのうちいずれかを複数積層した積層膜であることを特徴とする半導体装置。
  15. 請求項１３または１４に記載の半導体装置において、
    前記キャップバリアメタル膜は、Ｗ、ＷＮ、ＷＳｉＮ、Ｗを主成分とした金属膜であることを特徴とする半導体装置。
  16. 請求項１３〜１５のいずれか１項に記載の半導体装置において、
    前記キャップバリアメタル膜は、ＴｉＮ、ＴｉＳｉＮ、Ｔａ、ＴａＮ又はＴａＳｉＮのいずれか１つの単層膜、または、これらのうちいずれか２層を積層した膜で形成であることを特徴とする半導体装置。
  17. 請求項１３〜１６のいずれか１項に記載の半導体装置において、
    前記第２および第３絶縁膜は、酸化シリコン膜よりも低い誘電率を有する膜であることを特徴とする半導体装置。
  18. 請求項１３〜１６のいずれか１項に記載の半導体装置において、
    前記第２および第３絶縁膜は、Ｓｉ、ＯおよびＣを有する膜であることを特徴とする半導体装置。
  19. 請求項１３〜１６のいずれか１項に記載の半導体装置において、
    前記第２および第３絶縁膜は、有機膜であることを特徴とする半導体装置。
  20. 請求項１３〜１６のいずれか１項に記載の半導体装置において、
    前記第２および第３絶縁膜は、膜中に空孔を有する膜であることを特徴とする半導体装置。
JP2001349875A 2001-11-15 2001-11-15 半導体装置および半導体装置の製造方法 Expired - Fee Related JP4198906B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001349875A JP4198906B2 (ja) 2001-11-15 2001-11-15 半導体装置および半導体装置の製造方法
TW091132370A TWI300970B (en) 2001-11-15 2002-11-01 A semiconductor device and a method of manufacturing the same
KR1020020070718A KR20030040169A (ko) 2001-11-15 2002-11-14 반도체 장치 및 그 제조 방법
CNB021495947A CN100470787C (zh) 2001-11-15 2002-11-15 半导体器件及其制造方法
US10/294,937 US7053487B2 (en) 2001-11-15 2002-11-15 Semiconductor device
US10/329,831 US6908847B2 (en) 2001-11-15 2002-12-27 Method of manufacturing a semiconductor device having an interconnect embedded in an insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001349875A JP4198906B2 (ja) 2001-11-15 2001-11-15 半導体装置および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006036439A Division JP2006135363A (ja) 2006-02-14 2006-02-14 半導体装置および半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2003152077A JP2003152077A (ja) 2003-05-23
JP2003152077A5 JP2003152077A5 (ja) 2006-04-27
JP4198906B2 true JP4198906B2 (ja) 2008-12-17

Family

ID=19162481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001349875A Expired - Fee Related JP4198906B2 (ja) 2001-11-15 2001-11-15 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (2) US7053487B2 (ja)
JP (1) JP4198906B2 (ja)
KR (1) KR20030040169A (ja)
CN (1) CN100470787C (ja)
TW (1) TWI300970B (ja)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049226B2 (en) 2001-09-26 2006-05-23 Applied Materials, Inc. Integration of ALD tantalum nitride for copper metallization
JP4198906B2 (ja) * 2001-11-15 2008-12-17 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
JP2004247337A (ja) * 2003-02-10 2004-09-02 Toshiba Corp 半導体装置及びその製造方法
JP2004273523A (ja) * 2003-03-05 2004-09-30 Renesas Technology Corp 配線接続構造
US7026714B2 (en) * 2003-03-18 2006-04-11 Cunningham James A Copper interconnect systems which use conductive, metal-based cap layers
JP2004356315A (ja) * 2003-05-28 2004-12-16 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20040245636A1 (en) * 2003-06-06 2004-12-09 International Business Machines Corporation Full removal of dual damascene metal level
WO2004114398A1 (en) * 2003-06-13 2004-12-29 Applied Materials, Inc. Integration of ald tantalum nitride for copper metallization
JP4638140B2 (ja) * 2003-07-09 2011-02-23 マグナチップセミコンダクター有限会社 半導体素子の銅配線形成方法
JP2005044910A (ja) * 2003-07-24 2005-02-17 Ebara Corp 配線形成方法及び配線形成装置
US7423343B2 (en) * 2003-08-05 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Wiring board, manufacturing method thereof, semiconductor device and manufacturing method thereof
JP2005064226A (ja) * 2003-08-12 2005-03-10 Renesas Technology Corp 配線構造
CN100342526C (zh) * 2003-08-22 2007-10-10 全懋精密科技股份有限公司 有电性连接垫金属保护层的半导体封装基板结构及其制法
KR100555515B1 (ko) * 2003-08-27 2006-03-03 삼성전자주식회사 코발트층 캡핑막을 갖는 반도체 소자 및 그 제조방법
US20050064629A1 (en) * 2003-09-22 2005-03-24 Chen-Hua Yu Tungsten-copper interconnect and method for fabricating the same
JP4041785B2 (ja) * 2003-09-26 2008-01-30 松下電器産業株式会社 半導体装置の製造方法
JP4179186B2 (ja) * 2004-02-25 2008-11-12 ソニー株式会社 配線基板およびその製造方法および半導体装置
JP4339152B2 (ja) 2004-03-08 2009-10-07 富士通マイクロエレクトロニクス株式会社 配線構造の形成方法
JP2005347511A (ja) * 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7301239B2 (en) * 2004-07-26 2007-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wiring structure to minimize stress induced void formation
JP4417202B2 (ja) * 2004-08-19 2010-02-17 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2006165115A (ja) * 2004-12-03 2006-06-22 Toshiba Corp 半導体装置
JP4963349B2 (ja) * 2005-01-14 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2006202852A (ja) * 2005-01-18 2006-08-03 Toshiba Corp 半導体装置
US7332428B2 (en) * 2005-02-28 2008-02-19 Infineon Technologies Ag Metal interconnect structure and method
JP5204370B2 (ja) * 2005-03-17 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2006278635A (ja) * 2005-03-29 2006-10-12 Fujitsu Ltd 半導体装置の製造方法及びその製造に用いられる成膜装置
JP2006324584A (ja) * 2005-05-20 2006-11-30 Sharp Corp 半導体装置およびその製造方法
US7544606B2 (en) * 2005-06-01 2009-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method to implement stress free polishing
TWI267195B (en) 2005-06-20 2006-11-21 Au Optronics Corp Switching device for a pixel electrode and methods for fabricating the same
CN100446274C (zh) * 2005-07-07 2008-12-24 友达光电股份有限公司 像素电极的开关元件及其制造方法
KR100784074B1 (ko) * 2005-07-07 2007-12-10 주식회사 하이닉스반도체 반도체 소자의 비트 라인 형성 방법
DE102005052052B4 (de) * 2005-10-31 2008-02-07 Advanced Micro Devices, Inc., Sunnyvale Ätzstoppschicht für Metallisierungsschicht mit verbesserter Haftung, Ätzselektivität und Dichtigkeit und Verfahren zur Herstellung eines dielektrischen Schichtstapels
US7655972B2 (en) * 2005-11-21 2010-02-02 International Business Machines Corporation Structure and method for MOSFET with reduced extension resistance
JP2008028058A (ja) * 2006-07-20 2008-02-07 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置の製造装置、半導体装置及び記憶媒体
JP5072091B2 (ja) * 2006-12-08 2012-11-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN101569003B (zh) * 2006-12-22 2011-02-16 日本电气株式会社 半导体装置及其制造方法
US7859113B2 (en) * 2007-02-27 2010-12-28 International Business Machines Corporation Structure including via having refractory metal collar at copper wire and dielectric layer liner-less interface and related method
KR100824637B1 (ko) * 2007-06-26 2008-04-25 주식회사 동부하이텍 Ｎｏｒ 플래쉬 디바이스 및 그의 제조 방법
US7960036B2 (en) * 2007-07-31 2011-06-14 International Business Machines Corporation Semiconductor structure and method of manufacturing same
KR100902106B1 (ko) * 2007-10-31 2009-06-09 주식회사 하이닉스반도체 텅스텐함유막이 포함된 패턴을 구비한 반도체소자의 제조방법
DE102008016431B4 (de) * 2008-03-31 2010-06-02 Advanced Micro Devices, Inc., Sunnyvale Metalldeckschicht mit erhöhtem Elektrodenpotential für kupferbasierte Metallgebiete in Halbleiterbauelementen sowie Verfahren zu ihrer Herstellung
US20090269507A1 (en) 2008-04-29 2009-10-29 Sang-Ho Yu Selective cobalt deposition on copper surfaces
WO2009134386A1 (en) * 2008-04-30 2009-11-05 Advanced Micro Devices, Inc. Method of reducing erosion of a metal cap layer during via patterning in semiconductor devices
DE102008021568B3 (de) 2008-04-30 2010-02-04 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
US7968460B2 (en) * 2008-06-19 2011-06-28 Micron Technology, Inc. Semiconductor with through-substrate interconnect
DE102008030849B4 (de) * 2008-06-30 2013-12-19 Advanced Micro Devices, Inc. Verfahren zur Reduzierung der Leckströme in dielektrischen Materialien mit Metallgebieten und einer Metalldeckschicht in Halbleiterbauelementen
US20100084766A1 (en) 2008-10-08 2010-04-08 International Business Machines Corporation Surface repair structure and process for interconnect applications
US7867891B2 (en) * 2008-12-10 2011-01-11 Intel Corporation Dual metal interconnects for improved gap-fill, reliability, and reduced capacitance
US8324686B2 (en) * 2009-01-16 2012-12-04 Infineon Technologies Austria Ag Semiconductor device and method for manufacturing
JP5190415B2 (ja) 2009-06-04 2013-04-24 パナソニック株式会社 半導体装置
JP5671253B2 (ja) * 2010-05-07 2015-02-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5755471B2 (ja) * 2011-03-10 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8518818B2 (en) 2011-09-16 2013-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Reverse damascene process
JP6122854B2 (ja) * 2011-09-29 2017-04-26 インテル・コーポレーション 金属層を有する基板を製造する方法
CN114121785A (zh) * 2011-11-04 2022-03-01 英特尔公司 形成自对准帽的方法和设备
WO2013066356A1 (en) 2011-11-04 2013-05-10 Intel Corporation Methods and apparatuses to form self-aligned caps
KR20130056014A (ko) * 2011-11-21 2013-05-29 삼성전자주식회사 듀얼 다마신 배선 구조체를 포함하는 반도체 소자
CN102593098A (zh) * 2012-02-27 2012-07-18 北京大学 一种集成电路金属互连结构及其制备方法
US9299638B2 (en) 2012-12-06 2016-03-29 Globalfoundries Inc. Patterning transition metals in integrated circuits
US9318447B2 (en) * 2014-07-18 2016-04-19 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of forming vertical structure
US9368443B1 (en) 2015-01-20 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Memory metal scheme
US9287183B1 (en) * 2015-03-31 2016-03-15 Lam Research Corporation Using electroless deposition as a metrology tool to highlight contamination, residue, and incomplete via etch
CN106531776B (zh) * 2015-09-11 2021-06-29 联华电子股份有限公司 半导体结构
JP6329199B2 (ja) * 2016-03-30 2018-05-23 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
KR102217242B1 (ko) 2017-03-08 2021-02-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법
CN108573949B (zh) * 2017-03-08 2022-04-05 三星电子株式会社 集成电路器件及其制造方法
US10510657B2 (en) 2017-09-26 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with interconnecting structure and method for manufacturing the same
KR102751263B1 (ko) * 2018-08-07 2025-01-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11114336B2 (en) * 2018-11-30 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11222843B2 (en) * 2019-09-16 2022-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method for forming the same
US11227833B2 (en) 2019-09-16 2022-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method for forming the same
US11699618B2 (en) * 2020-01-24 2023-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Low-k dielectric damage prevention
US20210391176A1 (en) * 2020-06-16 2021-12-16 Applied Materials, Inc. Overhang reduction using pulsed bias
CN115132905A (zh) * 2021-03-19 2022-09-30 京东方科技集团股份有限公司 基板、其制作方法及显示面板
US20220384366A1 (en) * 2021-06-01 2022-12-01 Cree, Inc. Multilayer encapsulation for humidity robustness and related fabrication methods
US20230317634A1 (en) * 2022-04-05 2023-10-05 Applied Materials, Inc. Coatings with diffusion barriers for corrosion and contamination protection

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100212098B1 (ko) * 1987-09-19 1999-08-02 가나이 쓰도무 반도체 집적회로 장치 및 그 제조 방법과 반도체 집적 회로 장치의 배선기판 및 그 제조 방법
US5300813A (en) 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5858868A (en) * 1992-05-08 1999-01-12 Yamaha Corporation Method of manufacturing a laminated wiring structure preventing impurity diffusion therein from N+ and P+ regions in CMOS device with ohmic contact
US5674787A (en) * 1996-01-16 1997-10-07 Sematech, Inc. Selective electroless copper deposited interconnect plugs for ULSI applications
JP3281260B2 (ja) * 1996-05-21 2002-05-13 株式会社東芝 半導体装置の製造方法
JP3456391B2 (ja) * 1997-07-03 2003-10-14 セイコーエプソン株式会社 半導体装置の製造方法
JPH11145138A (ja) * 1997-11-10 1999-05-28 Hitachi Ltd 半導体装置およびその製造方法
US6114243A (en) 1999-11-15 2000-09-05 Chartered Semiconductor Manufacturing Ltd Method to avoid copper contamination on the sidewall of a via or a dual damascene structure
KR100367734B1 (ko) * 2000-01-27 2003-01-10 주식회사 하이닉스반도체 반도체 소자의 배선형성 방법
JP2001284449A (ja) * 2000-03-31 2001-10-12 Sony Corp 半導体装置の製造方法
US6380084B1 (en) * 2000-10-02 2002-04-30 Chartered Semiconductor Manufacturing Inc. Method to form high performance copper damascene interconnects by de-coupling via and metal line filling
JP4523194B2 (ja) * 2001-04-13 2010-08-11 富士通セミコンダクター株式会社 半導体装置とその製造方法
US6531780B1 (en) * 2001-06-27 2003-03-11 Advanced Micro Devices, Inc. Via formation in integrated circuit interconnects
JP4198906B2 (ja) * 2001-11-15 2008-12-17 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2003152077A (ja) 2003-05-23
US20030109129A1 (en) 2003-06-12
CN100470787C (zh) 2009-03-18
US7053487B2 (en) 2006-05-30
KR20030040169A (ko) 2003-05-22
TW200302549A (en) 2003-08-01
TWI300970B (en) 2008-09-11
US20030089928A1 (en) 2003-05-15
US6908847B2 (en) 2005-06-21
CN1420560A (zh) 2003-05-28

Similar Documents

Publication Publication Date Title
JP4198906B2 (ja) 半導体装置および半導体装置の製造方法
US8178437B2 (en) Barrier material and process for Cu interconnect
US7419916B2 (en) Manufacturing method of semiconductor device
US7670946B2 (en) Methods to eliminate contact plug sidewall slit
JP2006032864A (ja) 多層配線構造と多層配線構造を有する半導体装置とこれらの製造方法
TW200414283A (en) Semiconductor device and the manufacturing method thereof
KR20040052345A (ko) 반도체 소자 제조방법
JP2003332418A (ja) 半導体装置及びその製造方法
JP2010056156A (ja) 半導体装置およびその製造方法
KR20080086375A (ko) 반도체 장치 및 그 제조 방법
KR100790452B1 (ko) 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
US6348410B1 (en) Low temperature hillock suppression method in integrated circuit interconnects
JP2009182000A (ja) 半導体装置およびその製造方法
US7834459B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2006135363A (ja) 半導体装置および半導体装置の製造方法
KR20090074510A (ko) 반도체 소자의 금속배선 및 그 형성방법
JP2000150517A (ja) 半導体集積回路装置およびその製造方法
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
JP2005203568A (ja) 半導体装置の製造方法及び半導体装置
KR100652317B1 (ko) 반도체 소자의 금속 패드 제조 방법
KR100791694B1 (ko) 듀얼 다마신을 이용한 금속 배선의 제조 방법
JP2015133382A (ja) 半導体装置の製造方法
KR100772252B1 (ko) 구리 배선의 제조 방법
KR20020090441A (ko) 반도체 소자의 구리배선 형성방법
JP2011171432A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080310

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080710

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080909

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081002

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees