[go: up one dir, main page]

JP5044986B2 - 半導体発光装置 - Google Patents

半導体発光装置 Download PDF

Info

Publication number
JP5044986B2
JP5044986B2 JP2006138303A JP2006138303A JP5044986B2 JP 5044986 B2 JP5044986 B2 JP 5044986B2 JP 2006138303 A JP2006138303 A JP 2006138303A JP 2006138303 A JP2006138303 A JP 2006138303A JP 5044986 B2 JP5044986 B2 JP 5044986B2
Authority
JP
Japan
Prior art keywords
light
semiconductor
bonding pad
insulating film
pad electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006138303A
Other languages
English (en)
Other versions
JP2007311506A (ja
Inventor
暢尚 杉森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2006138303A priority Critical patent/JP5044986B2/ja
Priority to TW096114660A priority patent/TW200805715A/zh
Priority to KR1020070041812A priority patent/KR100819971B1/ko
Priority to US11/746,894 priority patent/US7576367B2/en
Publication of JP2007311506A publication Critical patent/JP2007311506A/ja
Application granted granted Critical
Publication of JP5044986B2 publication Critical patent/JP5044986B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05555Shape in top view being circular or elliptic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12036PN diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/83Electrodes
    • H10H20/831Electrodes characterised by their shape
    • H10H20/8312Electrodes characterised by their shape extending at least partially through the bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/83Electrodes
    • H10H20/832Electrodes characterised by their material
    • H10H20/833Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は光透過性導電膜を伴った半導体発光装置に関する。
過電圧保護素子を伴なった半導体発光装置は、本件出願人に係わる特開2006−66863号公報(特許文献1)に開示されている。ここに開示されている半導体発光装置は、シリコン半導体基板と、この上に形成された複数の窒化物半導体層から成る発光半導体領域と、発光半導体領域の表面に形成された光透過性導電膜と、光透過性導電膜に接続されたボンディングパッド電極と、半導体基板の底面に形成された基板電極と、半導体基板の中又は上に形成された過電圧保護素子とを有する。過電圧保護素子はボンディングパッド電極の下に配置されているので、半導体発光装置の大型化を抑えて発光ダイオードを過電圧から保護することができる。
ところで、光透過性導電膜は、発光半導体領域のボンディングパッド電極よりも外周側部分に電流を流すために機能する。この機能を良好に得るために、光透過性導電膜の電気抵抗は小さく且つ光透過性は大きいことが望ましい。しかし、光透過性導電膜として一般に使用されているインジウム・錫・オキサイド(以下、ITOと言う)は、金属膜に比べて抵抗率が高い。また、ITOは100%の光透過性を有してはいないので、極力薄く形成される。従って、ITOから成る光透過性導電膜のシート抵抗は比較的大きく、発光半導体領域のボンディングパッド電極から離れた部分に電流を十分に流すことが困難である。なお、ITO以外の材料で光透過性導電膜を形成する場合においても光透過性と導電性との両方を満足させることが困難であった。
上記問題を解決するために光透過性導電膜の上に放射状又は格子状パターンに細線電極を配置し、ボンディングパッド電極に接続することが特開2001−237461号公報(特許文献2)に開示されている。細線電極は、金属膜、又は合金膜と金属膜との複合膜から成り、ITOよりも小さい抵抗率を有する。また細線電極はITO膜よりも厚く形成されている。従って、ボンディングパッド電極の電流が細線電極によってITO膜の外周側に良好に広げられ、発光半導体領域を流れる電流分布の均一化が図られ、発光効率を向上させることができる。
本件出願人は、特許文献1に開示されている過電圧保護素子を伴なっている半導体発光装置に特許文献2に開示されている細線電極と同様な機能を有する帯状接続導体層を設けることを試みた。図1は過電圧保護素子及び帯状接続導体層とを有する半導体発光装置を概略的に示すものである。
この試作した半導体発光装置は、p型単結晶シリコンから成る半導体基板1と、発光素子を構成するための3−5族化合物半導体から成る主半導体領域2と、第1の電極3と、第2の電極(基板電極)4とを備えている。
半導体基板1はその中央に保護素子形成領域(内側領域)7と、主半導体領域2を支持している外側領域8とを有している。
主半導体領域2は、ダブルヘテロ接合発光ダイオードを構成するために半導体基板1の一方の主面5上にn型バッファ層10とn型半導体層11と活性層12とp型半導体層13とを順次に有している。なお、n型半導体層11をn型クラッド層と呼び、p型半導体層13をp型クラッド層と呼ぶこともある。主半導体領域2の第1の主面14から第2の主面15に貫通する孔16が主半導体領域2の第1の主面14のほぼ中央に形成されている。
主半導体領域2即ち発光ダイオードを過電圧から保護するための保護素子としてショットキーバリアダイオードを構成するために、半導体基板1の一方の主面5の中央に凹部9が形成され、この凹部9にショットキー接触金属層18が配置されている。
第1の電極3は、ITO膜から成る光透過性導電膜19と、ボンディングパッド電極20と、帯状接続導体層22´とから成る。光透過性導電膜19は主半導体領域2の第1の主面14上の大部分に形成されている。ボンディングパッド電極20は主半導体領域2の孔16及び主半導体領域2の内周部分の上を覆うように配置され、ショットキー接触金属層18に接続されていると共に帯状接続導体層22´を介して光透過性導電膜19に接続されている。
半導体基板1の凹部9の表面及び主半導体領域2の孔16の壁面及び主半導体領域2の内周部分の上に内周側絶縁膜17´が形成されている。ショットキー接触金属層18は内周側絶縁膜17´に形成された孔17aを介して半導体基板1の凹部9の表面にショットキー接触している。内周側絶縁膜17´はボンディングパッド電極20と半導体基板1及び主半導体領域2の孔16の壁面との間を電気的に分離する機能を有する他に、ボンディングパッド電極20に基いて主半導体領域2に発生する応力を緩和する機能を有する。もし、ボンディングパッド電極20の下に内周側絶縁膜17´を配置しないでボンディングパッド電極20を主半導体領域2に対して直接に又は帯状接続導体層22´と光透過性導電膜19とを介して接触させると、主半導体領域2に応力が発生し、主半導体領域2の発光特性の劣化及び機械的特性の劣化を生じさせる虞がある。これに対し、図1に示すようにボンディングパッド電極20の下に内周側絶縁膜17´を配置すると、内周側絶縁膜17´が緩衝部材として機能し、主半導体領域2に応力が発生することを抑制する。
帯状接続導体層22´はITO膜から成る光透過性導電膜19よりも抵抗率の低い金属を蒸着することによって形成され、ボンディングパッド電極20と帯状接続導体層22´との両方に接続されている。この帯状接続導体層22´は、光透過性導電膜19の全体を覆うようには形成されておらず、特許文献2と同様に光透過性導電膜19の一部のみを覆っており、特許文献2と同様に主半導体領域2の電流の均一化に寄与する。
図1では帯状接続導体層22´を設けたために、内周側絶縁膜17´とは別に外周側絶縁膜23が設けられている。外周側絶縁膜23は光透過性を有するものであって光透過性導電膜19及び帯状接続導体層22´を覆うように配置され、これ等の保護膜として機能している。
第2の電極4は半導体基板1の他方の主面6に形成され、発光ダイオードのカソードとして機能すると共にショットキーバリアダイオードのアノードとして機能している。ボンディングパッド電極20は発光ダイオードのアノードとして機能すると共にショットキーバリアダイオードのカソードとして機能するので、ボンディングパッド電極20と第2の電極4との間に順方向電圧が印加された時に、主半導体領域2から光が発生し、この光が光透過性導電膜19及び外周側絶縁膜23を介して外部に取り出される。発光ダイオードに対して例えば静電気等の高い逆方向電圧が印加された時には、ショットキーバリアダイオードが導通し、発光ダイオードの逆方向電圧がショットキーダイオードの順方向電圧に制限され、発光ダイオードが過電圧から保護される。ショットキーバリアダイオードはボンディングパッド電極20の下に配置されているので、ショットキーダイオードを設けることによる半導体発光装置の大型化を抑えることができる。
特開2006−66863号公報 特開2001−237461号公報
ところで、主半導体領域2に応力が発生することを抑制するためにボンディングパッド電極20の下に内周側絶縁膜17´を配置すると、ボンディングパッド電極20から光透過性導電膜19の上に延在している帯状接続導体層22´に段差部分が生じる。帯状接続導体層22´は光の取り出しに対する妨害を少なくするためにできるだけ幅狭に形成されるので、帯状接続導体層22´が段差部分(内周側絶縁膜17´の外周端)で切断することがある。
従って、本発明が解決しようとする課題は、半導体発光装置の小型化を図ると共に主半導体領域2の電流の均一化を図ることが困難なことである。
上記課題を解決するための本発明は、
取り出し可能な第1の主面と前記第1の主面に対向している第2の主面とを有し且つ前記第1の主面と前記第2の主面との間に光を発生するための複数の半導体層を含んでいる主半導体領域(2)と、
記主半導体領域(2)の前記第1の主面の一部を覆っているボンディングパッド電極(20)から成る第1の電極(3)と、
前記主半導体領域(2)の前記第2の主面に電気的に接続された第2の電極(4)と
前記主半導体領域(2)の前記第1の主面の前記ボンディングパッド電極(20)で覆われている部分及び前記ボンディングパッド電極(20)で覆われていない部分に形成された光透過性導電膜(19)と、
前記ボンディングパッド電極(20)と前記光透過性導電膜(19)との間に 配置された第1の部分と前記ボンディング電極(20)と前記光透過性導電膜(19)との間から外れており且つ前記第1の部分に連続しており且つ前記光透過性導電膜(19)の少なくとも一部を覆っている第2の部分とを有し、且つ前記第2の部分に前記光透過性導電膜(19)を露出させるための孔(17b又は17b´又は17b´´)が設けられている光透過性絶縁膜(17)と、
前記光透過性絶縁膜(17)の表面の一部を帯状に覆っており且つ前記ボンディングパッド電極(20)に接続されている被覆部分(24)と前記光透過性絶縁膜(17)の前記孔の中に充填されており且つ前記被覆部分(24)に連続しており且つ前記光透過性導電膜(19)に接続されている充填部分(25)とを有し、且つ前記光透過性導電膜(19)よりも小さい抵抗率の導電性材料で形成され且つ前記光透過性導電膜(19)よりも低いシート抵抗率を有している接続導体層(22)
を備え、
前記接続導体層(22)の前記被覆部分(24)は、前記光透過性絶縁膜(17)の平坦な主面上に配置され
帯状の前記接続導体層(22)の端部は、前記光透過性絶縁膜(17)と前記ボンディングパッド電極(20)との間に配置され且つ前記ボンディングパッド電極(20)に電気的に接続され
前記光透過性導電膜(19)は、500〜5000オングストロームの厚さを有し且つITO,Ni、Pt,Pd,Rh,Ru,Os,Ir、Au,及びAgから選択された材料で形成されていることを特徴とする半導体発光装置に係わるものであ
なお、請求項2に示すように、前記接続導体層は、平面的に見て前記ボンデイングパッド電極から離れる方向に延びている複数の帯状導体層から成ることが望ましい。
また、請求項3に示すように、前記光透過性絶縁膜の孔は平面的に見て前記接続導体層の前記被覆部分の中に帯状に形成されていることが望ましい。
また、請求項4に示すように、前記光透過性絶縁膜は、前記光透過性導電膜よりも高い光透過性を有する材料で形成されていることが望ましい。
また、請求項5に示すように、前記光透過性絶縁膜(17)の前記孔は、帯状の前記接続導体層(22)が延びる方向に配列された複数個の孔(17b´)から成ることが望ましい。
また、請求項6に示すように、前記接続導体層(22)が延びる方向に配列された複数個の孔(17b´)の面積は、前記ボンディングパッド電極(20)に近づくに従って小さくなっていることが望ましい。
また、請求項7に示すように、前記光透過性絶縁膜は、帯状の前記接続導体層(22)に対応した帯状パターンを有していることことが望ましい。
本発明は次の効果を有する。
(1) 光透過性導電膜の上に孔を有する光透過性絶縁膜が設けられ、接続導体層が平坦な光透過性絶縁膜の表面の一部を覆うと共に光透過性絶縁膜の孔を介して光透過性導電膜に接続されているので、接続導体層が切断し難い。従って、半導体発光装置の製造歩留を向上させることができる。
(2) 接続導体層は光透過性絶縁膜よりも抵抗率の小さい材料で形成されているので、光透過性絶縁膜のみの場合に比べて主半導体領域の外周部分に電流を良好に分散させることができ、主半導体領域における電流の均一性が高くなり、発光効率が向上する。
(3)ボンディングパッド電極と主半導体領域との間に応力緩和機能を有する絶縁膜が介在しているので、ボンディングパッド電極に基づいて主半導体領域に発生する応力の発生を抑制することができ、主半導体領域の発光特性の低下を防ぐことができる
次に、図2〜図19を参照して本発明の実施形態を説明する。
図2〜図4に示す本発明の実施例1に従う過電圧保護素子を伴った半導体発光装置発光装置、即ち発光ダイオードと過電圧保護素子としてのショットキーバリアダイオードとの複合半導体装置は、図1の半導体発光装置における内周側絶縁膜17´と外周側絶縁膜23とを変形したものに相当する絶縁膜17を設け、且つ帯状接続導体層22´を変形したものに相当する帯状接続導体層22を設け、この他は図1と同様に構成したものである。従って、図2〜図4に示す本発明の実施例1に従う過電圧保護素子を伴った半導体発光装置は、図1の半導体発光装置と同様に、半導体基板1と、発光素子を構成するための主半導体領域2と、第1の電極3と、第2の電極(基板電極)4と、ショットキー接触金属層18とを備えている。以下、各部を詳しく説明する。
半導体基板1は導電型決定用不純物としてボロン等の3族元素を含むp型単結晶シリコン基板から成り、一方の主面5と他方の主面6とを有し且つほぼ中央に保護素子形成領域7を有している。半導体基板1のp型不純物濃度は、例えば5×1018〜5×1019cm-3程度あり、抵抗率は0.0001Ω・cm〜0.01Ω・cm程度である。従って、半導体基板1は導電性基板であり、発光素子及び保護素子の電流通路として機能する。即ち、半導体基板1の中央の保護素子形成領域7はショットキーバリアダイオードの本体部としても機能すると共にこの電流通路として機能し、また半導体基板1の保護素子形成領域7を囲む外側領域8は発光素子の電流通路として機能する。更に、半導体基板1は、主半導体領域2のエピタキシャル成長のための基板としての機能、及び発光素子を構成するための主半導体領域2と第1の電極3との支持体としての機能を有する。半導体基板1の好ましい厚みは比較的厚い100〜500μmである。なお、図2及び図3から明らかなように半導体基板1の一方の主面5の外周部分に段差が形成され且つ中央に凹部9が形成されているが、半導体基板1の一方の主面5の全部を平坦にすることができる。また、半導体基板1の導電型をn型にすることができる。また、半導体基板1の外側領域8の不純物濃度を保護素子形成領域7よりも高くし、これにより、外側領域8の抵抗率を保護素子形成領域7よりも低くし、発光素子の動作時の外側領域8における電圧降下を低減することができる。
発光素子の主要部を構成するための主半導体領域2は、シリコン半導体基板1と異種の3−5族化合物半導体から成る複数の層を有し、シリコン半導体基板1の上に周知の気相成長法によって形成されている。更に詳細には、主半導体領域2は、ダブルヘテロ接合発光ダイオードを構成するためにn型バッファ層10とn型半導体層11と活性層12とp型半導体層13とを順次に有している。なお、n型半導体層11をn型クラッド層と呼び、p型半導体層13をp型クラッド層と呼ぶことがある。発光ダイオードは原理的にn型半導体層11とp型半導体層13のみで構成できる。従って、主半導体領域2からn型バッファ層10と活性層12とのいずれか一方又は両方を省くことができる。また、必要に応じて周知の電流分散層又はオーミックコンタクト層等を主半導体領域2に付加することができる。主半導体領域2の第1の主面14及び第2の主面15は半導体基板1に平行に延びている。主半導体領域2の第1の主面14は活性層12で発生した光を外部に取り出す面としての機能を有する。主半導体領域2の第2の主面15は半導体基板1に電気的及び機械的に結合されている。
図1では図示を簡単にするためにn型バッファ層10が1つの層で示されているが、実際には複数の第1の層と複数の第2の層とから成り、第1の層と第2の層とが交互に配置されている。なお、n型バッファ層10の最も下に第1の層が配置される。
n型バッファ層10の第1の層は、Al(アルミニウム)を含む窒化物半導体であることが望ましく、例えば、
化学式 AlxyGa1-x-y
ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記x及びyは、 0<x≦1、
0≦y<1、
x+y≦1
を満足する数値、
で示される材料に不純物を添加したものから成る。本実施例では、第1の層がAlN(窒化アルミニウム)で形成されている。アルミニウムを含む第1の層の格子定数及び熱膨張係数は第2の層よりもシリコン半導体基板1に近い。第1の層の好ましい厚みは、0.5nm〜5nmである。第1の層の厚みが0.5nm未満の場合には上面に形成される主半導体領域2の平坦性が良好に保てなくなる。第1の層の厚みが5nmを超えると、量子力学的トンネル効果が得られなくなる。
第2の層は、バッファ層10の緩衝機能を更に高めるためのものであって、Alを含まないか又はAlの割合が第1の層のAlの割合よりも小さいn型窒化物半導体から成る。この条件を満足させることができる第2の層は、例えば、
化学式 AlabGa1-a-b
ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記a及びbは、 0≦a<1、
0≦b<1、
a+b≦1、
a<x
を満足させる数値、
で示される材料にn型不純物を添加したものである。本実施例では、第2の層がGaN(窒化ガリウム)で形成されている。第2の層の好ましい厚みは、0.5nm〜200nmである。第2の層の厚みが0.5nm未満の場合には上面に形成されるn型半導体層11と活性層12とp型半導体層13の平坦性が良好に保てなくなる。第2の層の厚みが200nmを超えると、バッファ層10にクラックが発生する恐れがある。
この実施例ではp型のシリコン半導体基板1に対してn型のバッファ層10が接触しているが、シリコン半導体基板1とバッファ層10とはヘテロ接合であり且つ両者間に合金化領域(図示せず)が生じているので、順方向バイアス電圧が両者に印加された時のシリコン半導体基板1とバッファ層10との接合部における電圧降下は小さい。なお、p型シリコン半導体基板1の代わりn型シリコン半導体基板を使用し、n型シリコン半導体基板の上にn型のバッファ層10を形成することも勿論可能である。また、バッファ層10を多層構造にしないで、1つの層で形成することも勿論可能である。
バッファ層10の上に配置されたn型半導体層11は、
化学式 AlabGa1-a-b
ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記a及びbは、 0≦a≦1、
0≦b<1、
a+b≦1
a<x
を満足させる数値、
で示される窒化物半導体から成ることが望ましく、GaN等のn型窒化ガリウム系化合物半導体から成ることが更に望ましい。
n型半導体層11の上に配置された活性層12は、
化学式 AlxInyGa1-x-yN、
ここでx及びyは0≦x<1、
0≦y<1、を満足する数値、
で示される窒化物半導体から成ることが望ましい。なお、図1では活性層12が1つの層で概略的に示されているが、実際には周知の多重量子井戸構造を有している。勿論、活性層12を1つの層で構成することもできる。また、この実施例では活性層12に導電型決定不純物がドーピングされていないが、p型又はn型不純物をドーピングすることができる。
活性層12の上に配置されたp型半導体層13は、
化学式 AlxInyGa1-x-yN、
ここでx及びyは0≦x<1、
0≦y<1、を満足する数値、
で示される窒化物半導体にp型不純物をドーピングしたものから成ることが望ましい。この実施例では、p型半導体層13が厚さ500nmのp型GaNで形成されている。
主半導体領域2は、第1の主面14から第2の主面15に貫通する孔16をそのほぼ中央に有している。この孔16はシリコン半導体基板1の凹部9に連続している。孔16及び凹部9は、凹部9を形成する前のシリコン半導体基板1の上に主半導体領域2をエピタキシャル成長させた後にエッチングによって形成される。このため、シリコン半導体基板1と主半導体領域2との間に生じた合金化層は除去され、シリコン半導体基板1の凹部9の表面にシリコンが露出する。また、図7から明らかなように孔16及び凹部9の壁面は主半導体領域2の第1の主面14から第2の主面15に向って先細になるように傾斜している。なお、シリコン半導体基板1の凹部9は保護素子形成領域7に設けられている。
第1の電極(上側電極)3は、光透過性導電膜19と、ボンディングパッド電極20と、帯状接続導体層22とから成る。ボンディングパッド電極20は帯状接続導体層22を介して光透過性導電膜19に接続されていると共にショットキー接触金属層18にも接続されている。従って、ボンディングパッド電極20は発光ダイオードのアノード機能の他にショットキーバリアダイオードのカソード機能を有する。
光透過性導電膜19は主半導体領域2の第1の主面14即ちp型半導体層13の表面のほぼ全部に配置され、ここにオーミック接触している。従って、既に説明したように光透過性導電膜19は主半導体領域2に電流を均一に流すために寄与し、且つ主半導体領域2から放射された光の取り出しを可能にする。この実施例の光透過性導電膜19は厚さ1800オングストローム程度のITO(インジウム・錫・オキサイド)から成る。なお、光透過性導電膜19をITO以外のNi、Pt、Pd,Rh,Ru,Os,Ir,Au、Ag等から選択された材料で形成することもできる。しかし、いずれの材料で形成する場合であっても光透過性導電膜19の光透過性を高めることが必要であり、光透過性導電膜19をあまり厚く形成することができず、例えば500〜5000オングストローム、好ましくは1800オングストローム程度に形成される。光透過性導電膜19が薄く形成されると、光透過性導電膜19のシート抵抗が必然的に高くなり、主半導体領域2のボンディングパッド電極20から離れた部分に電流を十分に流すことができない。この問題を解決するために図2〜図3の実施例においては、図1の帯状接続導体層22´を変形した帯状接続導体層22が設けられている。図2〜図4の実施例1の帯状接続導体層22は、図1の帯状接続導体層22´と同様に光透過性導電膜19とボンディングパッド電極20とを電気的に接続し、主半導体領域2における電流の均一性の向上に寄与する。しかし、図2〜図4の実施例1の帯状接続導体層22は、図1の帯状接続導体層22´と異なる構成を有する。図2〜図4の実施例1の帯状接続導体層22の構成は後述する絶縁膜17と密接な関係を有する。
図2〜図4の実施例1の絶縁膜17は、光透過性導電膜19の大部分、主半導体領域2の光透過性導電膜19で覆われていない第1の主面14及び側面、及び凹部9の壁面及び底面の一部を覆っており、
(1)ボンディングパッド電極20と主半導体領域2の側面との間を電気的に分離する機能、
(2)ボンディングパッド電極20と半導体基板1との間を電気的に分離する機能、
(3)主半導体領域2及び半導体基板1の表面を保護する機能、
(4)帯状接続導体層22を所定パターンに形成するためのエッチング処理時にエッチング液から光透過性導電膜19を保護する機能、
(5)ボンディングパッド電極20に基づいて主半導体領域2に応力が発生することを抑制する機能即ち応力緩和機能、及び
(6)帯状接続導体層22の光透過性導電膜19に対する接続箇所を特定する機能を有する。
絶縁膜17は上記機能を得るために光透過性導電膜19よりも光透過性が良い材料、例えばシリコン酸化物(SiO2)、によって光透過性導電膜19、主半導体領域2、及び半導体基板1の表面を覆うように形成されている。絶縁膜17は光透過性導電膜19よりも光透過性が良い材料(SiO2)から成るので、この厚みを光透過性導電膜19よりも厚い例えば1500〜10000オングストロームとすることができる。絶縁膜17は図2及び図3から明らかなようにショットキー接触金属層18が充填された第1の孔17aをその中央に有する他に、図5から明らかなようにボンディングパッド電極20から光透過性導電膜19の外周方向に帯状に伸びる複数(4個)の第2の孔17bを有する。図5では光透過性導電膜19の平面形状が長方形であるので、帯状の第2の孔17bが屈曲しているが、ボンディングパッド電極20から放射状に延びる形状にすることもできる。帯状の第2の孔17bの一端はボンディングパッド電極20にできるだけ近いことが望ましく、帯状の第2の孔17bの他端は光透過性導電膜19の外周縁にできるだけ近いことが望ましい。帯状の第2の孔17bの幅は、帯状接続導体層22よりも狭く且つ帯状接続導体層22によるボンディングパッド電極20と光透過性導電膜19との電気的接続を確保できる範囲においてできるだけ狭いことが望ましく、例えば2μm〜10μm程度に決定される。なお、ボンディングパッド電極20と光透過性導電膜19との電気的接続のための第2の孔17bはボンディングパッド電極20の下を除いたこれよりも外側に設けられ、絶縁膜17の第2の孔17bを有さない部分がボンディングパッド電極20と主半導体領域2との間に配置されているので、ボンディングパッド電極20に基づいて主半導体領域2に発生する応力が絶縁膜17によって良好に抑制されている。
帯状接続導体層22は、図2から明らかなように絶縁膜17の4個の第2の孔17bに対応して4個設けられている。各帯状接続導体層22は絶縁膜17の上に配置された帯状の被覆部分24と第2の孔17bの中に配置された充填部分25とを有する。帯状接続導体層22の幅は絶縁膜17の第2の孔17bの幅よりも僅かに広く決定されている。帯状接続導体層22の被覆部分24の一端はボンディングパッド電極20の下に配置され、ボンディングパッド電極20に電気的に接続されている。帯状接続導体層22の被覆部分24の他端は第2の孔17bの外側端部よりも少し外側まで延在している。帯状接続導体層22の充填部分25は光透過性導電膜19に電気的に接続されている。帯状接続導体層22は、光透過性導電膜19よりも抵抗率の低い材料で形成され、且つ光透過性導電膜19よりも低いシート抵抗率を有する。この実施例では絶縁膜17の上全体及び第2の孔17bの中にAu(金)を2500〜100000オングストローム程度に蒸着し、その後エッチングによって不用部分を除去することによって帯状接続導体層22が形成されている。なお、帯状接続導体層22をAuGe層とAu層との複合層で形成すること、又はAu、AuGeと異なる別の金属又は合金で形成することもできる。帯状接続導体層22は絶縁膜17の第2の孔17bよりも広い幅に形成されているので、帯状接続導体層22の被覆部分24と充填部分25との境界は絶縁膜17に形成されている帯状の第2の孔17bの縁の全周に沿って存在し、この境界の長さは帯状接続導体層22の幅よりも大幅に長くなる。従って、帯状接続導体層22の被覆部分24と充填部分25との間の接続の信頼性が向上し、両者間が切断する虞がなくなる。
帯状接続導体層22の充填部分25は図1の帯状接続導体層22´と同様にボンディングパッド電極20から光透過性導電膜19の外周端近くまで延びているので、光透過性導電膜19を介して活性層12を含む主半導体領域2に電流を良好に分散して流すために寄与する。
ショットキー電極として機能するショットキー接触金属層18は例えばTi、Pt、Cr、Al、Sm、PtSi、Pd2Si等から選択された1つ又は複数から成り、絶縁膜17の第1の孔17aを介してシリコン半導体基板1の凹部9の表面にショットキー接触している。保護素子としてのショットキーダイオードは半導体基板1の保護素子形成領域7とショットキー接触金属層18とによって形成されている。ショットキー接触金属層18は平面的に見てボンディングパッド電極20の内側に配置されている。従って、保護素子としてのショットキーダイオードを設けることによって半導体基板1及び主半導体領域2の面積の増大が抑制されている。
ボンディングパッド電極20は光透過性導電膜19よりも抵抗率の低い材料(例えば、Au,Ni)からなり、ショットキー接触金属層18及び帯状接続導体層22に接続されている。ボンディングパッド電極20には図2及び図3で破線で示すAl又はAu等から成る外部接続用ワイヤ21が結合される。ボンディングパッド電極20は外部接続用ワイヤ21のボンディングに耐えることができる厚み(例えば100nm〜100μm)を有する。従って、ボンディングパッド部分20を光が透過することはできない。この実施例では図2から明らかなようにボンディングパッド電極20の平面形状は円形であるが、これを楕円形又は四角形又は多角形等の別の形状にすることができる。また、半導体基板1の平面形状を正方刑又は円形等に変形することができる。
ボンディングパッド電極20は平面的に見て、即ち主半導体領域2の第1の主面14又はシリコン半導体基板1の一方の主面5に対して垂直な方向から見て、
保護素子形成領域7の全部を覆うように形成することが望ましい。しかし、平面的に見て保護素子形成領域7の一部がボンディングパッド電極20からはみ出しても差し支えない。
第2の電極(基板電極)4は金属層からなり、半導体基板1の他方の主面6の全面に形成されている。即ち、第2の電極4は半導体基板1の保護素子形成領域7及び外周側領域8の両方の下面にオーミック接触している。なお、第2の電極4を図2、図3で点線で示すように半導体基板1の一方の主面5の外周側に配置することもできる。
図2〜図4に示す過電圧保護機能を有する半導体発光装置は、図8に示す発光素子としての発光ダイオード31と過電圧保護素子としてのショットキーバリアダイオード32との逆並列接続回路として機能する。ショットキーバリアダイオード32は、主半導体領域2からなる発光ダイオード31に所定値以上の逆方向の過電圧(例えばサージ電圧)が印加された時に導通する。これにより、発光ダイオード31の電圧はショットキーバリアダイオード32の順方向電圧に制限され、発光ダイオード31が静電気等に基づく逆方向の過電圧から保護される。ショットキーバリアダイオード32の順方向の導通開始電圧は発光ダイオード31の許容最大逆方向電圧以下に設定される。
本実施例1は次の効果を有する。
(1)光透過性導電膜19の上に第2の孔17bを有する絶縁膜17が設けられ、帯状接続導体層22が絶縁膜17の第2の孔17bを介して光透過性導電膜19に接続されているので、帯状接続導体層22の被覆部分24と充填部分25との境界長が長くなり、帯状接続導体層22が切断し難くなる。従って、信頼性の高い半導体発光装置を提供することができ、且つ製造歩留を向上させることができる。
(2)帯状接続導体層22は光透過性絶縁膜19よりも抵抗率の小さい材料で形成されているので、光透過性絶縁膜19のみの場合に比べて主半導体領域2の外周部分に電流を良好に分散させることができ、主半導体領域2の活性層12における電流の均一性が高くなり、発光効率が向上する。
(3)ボンディングパッド電極20と主半導体領域2との間に応力緩和機能を有する絶縁膜17が介在しているので、ボンディングパッド電極20に基づく主半導体領域2の応力の発生を抑制することができ、主半導体領域2の発光特性の低下を防ぐことができる。
(4)絶縁膜17が光透過性絶縁膜19よりも光透過性が良いSiO2からなり、且つ光透過性絶縁膜19よりも厚く形成されているので、主半導体領域2の帯状接続導体層21の下の部分に発生した光を図6で破線26で示すように絶縁膜17を介して外に導出することができ、発光効率を向上させることができる。もし、帯状接続導体層21の幅方向の全部が光透過性絶縁膜19に接触していれば、図6で破線26で示すような光の導出は生じない。
(5)光透過性絶縁膜19が絶縁膜17で被覆されているので、帯状接続導体層22を所定パターンに形成するためのエッチング処理時にエッチング液から光透過性導電膜19を保護することができる。
(6) 保護素子形成領域7が平面的に見てボンディングパッド電極20の下に配置されている。従って、発光素子の光取り出し面積の低減を抑制して保護素子を形成することができ、保護素子内蔵の半導体発光装置の小型化を図ることができる。
(7)保護素子形成領域7が半導体基板1内に設けられているので、保護素子としてのショットキーバリアダイオード32を容易かつ低コストに得ることができる。
次に、図9に示す実施例2に係わる過電圧保護機能を有する半導体発光装置を説明する。但し、図9及び後述する図10〜図19において、図2〜図4と実質的に同一の部分、及び図9〜図19において相互に同一の部分には同一の符号を付してその説明を省略する。
図9に示す実施例2に係わる過電圧保護機能を有する半導体発光装置は、シリコン半導体基板1の保護素子形成領域7にpn接合ダイオードを構成するためのn型半導体領域40を形成し且つ図3の金属層18を省き、この他は図3と実質的に同一に形成したものである。
即ち、図9の半導体発光装置の保護素子は半導体基板1に形成された1つの pn接合を含む保護ダイオードから成る。この保護ダイオードは、第1導電型半導体領域としてのp型半導体基板1と、このp型半導体基板1の保護素子形成領域7の中に島状に形成され且つ半導体基板1の一方の主面5に露出する表面を有している第2導電型半導体領域としてのn型半導体領域40とから成る。n型半導体領域40はp型シリコン半導体基板1にn型不純物を拡散することによって形成されており、p型シリコン半導体基板1との間にpn接合を形成している。ボンディングパッド電極20の先端部分18aは保護素子形成領域7の表面の凹部9に露出しているn型半導体領域40にオーミック接触している。なお、ボンディングパッド電極20の先端部分18aとn型半導体領域40との間にn型半導体領域40に対して良好にオーミック接触する金属層を追加して配置するこができる。n型半導体領域40は、平面的に見て、即ち主半導体領域2の一方の主面14又はシリコン半導体基板1の一方の主面5に対して垂直な方向から見て、ボンディングパッド電極20の内側に配置されている。
第1の電極3は発光素子及びpn接合ダイオードの一方の電極として機能し、第2の電極4は発光素子及びpn接合ダイオードの他方の電極として機能する。従って、図9に示す過電圧保護機能を有する半導体発光装置の等価回路は、発光ダイオードとpn接合ダイオードとの逆並列接続回路となる。即ち、図9に示す過電圧保護機能を有する半導体発光装置の等価回路は、図8のショットキーバリアダイオード32をpn接合ダイオードに置き換えたものになる。pn接合ダイオードは発光ダイオードに所定値以上の逆方向の過電圧が印加された時に導通し、発光ダイオードを静電気等に基づくサージ電圧等の逆方向の過電圧から保護する。
図9の実施例2においても図2〜図4と同様な絶縁膜17及び帯状接続導体層22が設けられているので、図2〜図4の実施例1と同様な効果を得ることができる。
図10に示す実施例3に係わる過電圧保護機能を有する半導体発光装置は、図3のp型シリコン半導体基板1の代わりにn型シリコン半導体基板1aを使用し、このn型シリコン半導体基板1aの保護素子形成領域7にnpn3層ダイオード、即ち一般にダイアック(DIAC)と呼ばれている双方向性ダイオードを形成するためのn型半導体領域40とp型半導体領域41とを形成し且つ図3の金属層18を省き、この他は図3と実質的に同一に形成したものである。即ち、図10に示す実施例3に係わる過電圧保護機能を有する半導体発光装置における保護素子は半導体基板1aの保護素子形成領域7に形成されたnpn3層ダイオードから成る。この3層ダイオードは、n型シリコン半導体基板1aと、n型シリコン半導体基板1aの中に島状に形成され且つ半導体基板1aの一方の主面5に露出する表面を有しているp型半導体領域41と、p型半導体領域41の中に島状に形成され且つ半導体基板1aの一方の主面5に露出する表面を有しているn型半導体領域40とから成る。
図10のn型半導体領域40は図9のn型半導体領域40よりも少し小さく形成されている。p型半導体領域41はn型半導体領域40をこの表面を除いて囲むように配置されている。p型半導体領域41はn型シリコン半導体基板1aにp型不純物を拡散することによって形成されており、n型シリコン半導体基板1aとの間にpn接合を形成している。n型半導体領域40はp型半導体領域41にn型不純物を拡散することによって形成されており、p型半導体領域41との間にpn接合を形成している。n型半導体領域40は保護素子形成領域7の表面の凹部9に露出するように配置されている。ボンディングパッド電極20の先端部分18aはn型半導体領域40にオーミック接触している。なお、オーミック接触を良くするための金属層をボンディングパッド電極20とn型半導体領域40との間に追加して配置するこができる。
図10に示す過電圧保護機能を有する半導体発光装置の等価回路は、発光ダイオードとnpn3層ダイオードとの逆並列接続回路となる。即ち、図10に示す過電圧保護機能を有する半導体発光装置の等価回路は、図8のショットキーバリアダイオード32をnpn3層ダイオードに置き換えたものになる。npn3層ダイオードは発光ダイオードに所定値以上の逆方向電圧が印加された時、及び所定値以上の順方向電圧が印加された時に導通し、発光ダイオードを逆方向及び順方向の過電圧から保護する。
図10の実施例3においても図2〜図4と同様な絶縁膜17及び帯状接続導体層21が設けられているので、図2〜図4の実施例1と同様な効果を得ることができる。
図11に示す実施例4の過電圧保護機能を有する半導体発光装置は、図3の保護素子としてのショットキーバリアダイオードの代わりにコンデンサを設け、この他は図3と同一に形成したものである。
図11の主半導体領域2の孔16の中に厚膜コンデンサを形成するための誘電体層50が配置されている。誘電体層50は絶縁膜17を形成するSiO2の比誘電率よりも大きい比誘電率、例えば1200〜2000、を有する誘電体磁器材料からなる。この誘電体磁器材料は2族の金属と4族の金属の酸化物である例えばBaTiO3(チタン酸バリウム)又はSrTiO3(チタン酸ストロンチウム)等の主成分と、3族又は5族又はこれらの両方から成る副成分(添加成分)とから成る。3族の金属酸化物は,例えばNd23,La23,Da23,Sm23,Pr23,Gd23,Ho23から選択された1つ又は複数であり、5族の金属酸化物,例えばNb25,Ta25から選択された1つ又は複数である。誘電体層50は有機バインダを伴った誘電体磁器材料のペーストを選択的に塗布して焼成する方法、又は誘電体磁器材料の生シート(グリーンシート)を張り付けて焼成する方法等で形成される。誘電体層50の一方の主面はシリコン基板1に接触し、他方の主面はボンディングパッド電極20に接触している。従って、シリコン基板1と誘電体層50とボンディングパッド電極20とによってコンデンサが形成されている。
図11に示す過電圧保護機能を有する半導体発光装置の等価回路は、発光ダイオードとコンデンサとの並列接続回路となる。即ち、図11に示す過電圧保護機能を有する半導体発光装置の等価回路は、図8のショットキーバリアダイオード32をコンデンサに置き換えたものになる。コンデンサはサージ電圧等の過電圧から発光素子を保護する。
図11の実施例4においても図2〜図4と同様な絶縁膜17及び帯状接続導体層22が設けられているので、図2〜図4の実施例1と同様な効果を得ることができる。
なお、図11において、鎖線51で示すように誘電体層50の一方の主面にコンデンサ電極を設けることができる。また、誘電体層50の他方に主面に鎖線52で示すように、コンデンサ電極を設けることができる。また、誘電体層50の代りに、チップ状コンデンサ素子を第1の電極3のボンディングパッド電極20とシリコン基板1の一方の主面5との間に配置することができる。
図12に示す実施例5の過電圧保護機能を有する半導体発光装置は、図3のショットキー接合用金属層18、又は図11の誘電体層50の代わりに保護素子としてチップ状のバリスタ素子60を配置し、この他は図3又は図11と同一に形成したものである。バリスタ素子60は半導体磁器層61とこの一方の主面に配置された一方の電極62とこの他方の主面に配置された他方の電極63とから成る。半導体磁器層61は、BaTiO3、SrTiO3、ZnO等から成る主成分にNb25,Pr611等の周知の副成分を添加した半導体磁器材料から成る。図12ではボンディングパッド電極20とバリスタ素子60の一方の電極62との間の絶縁を確保するために、これらの間に絶縁物64が配置されている。バリスタ素子60の一方の電極62はシリコン基板1の一方の主面5に形成されたオーミック電極65に対して図示が省略された周知の導電性接合材で結合され、他方の電極63はボンディングパッド電極20に接続されている。このバリスタ素子60は例えば10V程度のバリスタ電圧を有する。
図12に示す過電圧保護機能を有する半導体発光装置の等価回路は、発光ダイオードとバリスタ素子との並列接続回路となる。即ち、図12に示す過電圧保護機能を有する半導体発光装置の等価回路は、図8のショットキーバリアダイオード32をバリスタ素子に置き換えたものになる。バリスタ素子はサージ電圧等の過電圧から発光ダイオードを保護する。
図12の実施例5においても図2〜図4と同様な絶縁膜17及び帯状接続導体層22が設けられているので、図2〜図4の実施例1と同様な効果を得ることができる。
図13に示す実施例6の過電圧保護機能を有する半導体発光装置は、図3の金属層18の代わりに薄膜半導体即ちn型半導体薄膜40aを設け、この他は図3と同一に形成したものである。
n型半導体薄膜40aは、p型半導体基板1とボンディングパッド電極20との間に配置されている。このn型半導体薄膜40aは、蒸着、又はCVD(Chemical Vapor Deposition)、又はスパッタ、又は印刷(塗布)等の周知の方法で形成され、例えば1nm〜1μm程度の厚みを有する。
n型半導体薄膜40aの材料として、例えば、アモルファス(非晶質)シリコン、ITO、ZnO, SnO2, In2O3、ZnS、ZnSe、ZnSb2O6、CdO、CdIn2O4、MgIn2O4、ZnGa2O4、CdGa2O4、Ga2O3、GaInO3、CdSnO4、InGaMgO4、InGaZnO4、Zn2In2O5、AgSbO3、Cd2Sb2O7、Cd2GeO4、AgInO2、CdS及び CdSeから選択されたものを使用することができる。
図13のn型半導体薄膜40aは図9のn型半導体領域40と同様に機能し、p型半導体基板1との間にpn接合を形成する。従って、図13に示す過電圧保護機能を有する半導体発光装置の等価回路は、発光ダイオードとpn接合ダイオードとの逆並列接続回路となる。即ち、図13に示す過電圧保護機能を有する半導体発光装置の等価回路は、図8のショットキーバリアダイオード32をpn接合ダイオードに置き換えたものになる。pn接合ダイオードはサージ電圧等の過電圧から発光ダイオードを保護する。
図13の実施例6においても図2〜図4と同様な絶縁膜17及び帯状接続導体層22が設けられているので、図2〜図4の実施例1と同様な効果を得ることができる。
図14の実施例7の過電圧保護機能を有する半導体発光装置は、図3の金属層18の代わりに、p型半導体薄膜41aとn型半導体薄膜40aとを設け、この他は図3と同一に構成したものである。別の観点から見ると、この図14の複合半導体装置は、図13のn型半導体薄膜40aとp型半導体基板1との間にp型半導体薄膜41aを追加したものに相当する。
p型半導体薄膜41aは、周知の蒸着、又はCVD、又はスパッタ、又は印刷(塗布)法によって形成され、例えば1nm〜1μm程度の厚さを有する。このp型半導体薄膜41aの材料としてp型アモルファスシリコン、NiO、Cu2O、FeO、CuAlO2、CuGaO2、及びSrCu2O2から選択されたものを使用することができる。
n型半導体薄膜40aとp型半導体薄膜41aとの間にpn接合が形成され、且つp型半導体薄膜41aはp型半導体基板1にオーミック接触し、n型半導体薄膜40aはボンディングパッド電極20にオーミック接触している。従って、図14に示す過電圧保護機能を有する半導体発光装置の等価回路は、発光ダイオードとpn接合ダイオードとの逆並列接続回路となる。即ち、図14に示す過電圧保護機能を有する半導体発光装置の等価回路は、図8のショットキーバリアダイオード32をpn接合ダイオードに置き換えたものになる。薄膜構成のpn接合ダイオードはサージ電圧等の過電圧から発光ダイオードを保護する。
図14の実施例7においても図2〜図4と同様な絶縁膜17及び帯状接続導体層22が設けられているので、図2〜図4の実施例1と同様な効果を得ることができる。
図15に示す実施例8の過電圧保護機能を有する半導体発光装置は、図3のp型半導体基板1を図10と同様にn型(第1導電型)半導体基板1aに置き換え、図3の金属層18の代わりに、n型の第1の半導体薄膜71とp型(第1導電型)の第2の半導体薄膜72とn型の第3の半導体薄膜73とを設け、この他は、図3と同一に構成したものに相当する。
図15のn型の第1の半導体薄膜71はn型半導体基板7aにオーミック接触し、図13のn型半導体薄膜40aと同様な材料を使用して同様な方法で形成されている。n型の第1の半導体薄膜71の上に配置されたp型の第2の半導体薄膜72は図14のp型半導体薄膜41aと同一の材料を使用して同一の方法で形成される。p型の第2の半導体薄膜72の上に配置されたn型の第3の半導体薄膜73は図13のn型半導体薄膜40aと同様な材料から成り、且つボンディングパッド電極20にオーミック接触している。
第1の半導体薄膜71と第2の半導体薄膜72と第3の半導体薄膜73とから成る薄膜3層ダイオードは、図10のnpn3層ダイオードと同一の機能を有する。
図15の実施例8においても図2〜図4と同様な絶縁膜17及び帯状接続導体層22が設けられているので、図2〜図4の実施例1と同様な効果を得ることができる。
図16に示す実施例9の過電圧保護機能を有する半導体発光装置は、図10のn型半導体領域40の代わりに、n型半導体基板1aの上にn型半導体薄膜40aを設け、この他は図10と同一に構成したものに相当する。図16のn型半導体薄膜40aは、図13において同一符号で示すものと同一の材料を使用して同一方法で形成される。このn型半導体薄膜40aはp型半導体領域41との間にpn接合を形成し、またボンディングパッド電極20にオーミック接触している。従って、n型半導体基板1aとp型半導体領域41とn型半導体薄膜40aとによって図10のnpn3層ダイオードと同一の機能を得ることができる。
図16の実施例9においても図2〜図4と同様な絶縁膜17及び帯状接続導体層22が設けられているので、図2〜図4の実施例1と同様な効果を得ることができる。
図17は実施例10に従う絶縁膜17の変形された第2の孔17b´を示す。図17では1つの帯状接続導体層22に対して複数の第2の孔17b´が設けられている。換言すれば、図5に示す1つの第2の孔17bが複数の第2の孔17b´に分割されている。図17の第2の孔17b´は図示が省かれているボンディングパッド電極20から離れるに従って大きくなっている。この結果、光透過性絶縁膜19の単位面積に対する第2の孔17b´の面積の割合は、ボンディングパッド電極20から離れるに従って大きくなっている。これにより、主半導体領域2における電流の均一性を更に高めることができる。帯状接続導体層22は複数の第2の孔17b´の中にそれぞれ充填されているので、図2〜図4の実施例1と同様に切断し難い。従って、図17の実施例によっても図2〜図4の実施例1と同様な効果を得ることができる。
図18は実施例11に従う絶縁膜17の変形された第2の孔17b´´を示す。図18の第2の孔17b´´の幅は図示が省かれているボンディングパッド電極20から離れるに従って広くなっている。この結果、光透過性絶縁膜19の単位面積に対する第2の孔17b´の面積の割合は、ボンディングパッド電極20から離れるに従って大きくなっている。これにより、図17の実施例10と同様に主半導体領域2における電流の均一性を更に高めることができる。
従って、図18の実施例によっても図2〜図4の実施例1と同様な効果を得ることができる。
図19は実施例12に従う変形された絶縁膜17´´を有する半導体発光装置の一部を示す。図19の絶縁膜17´´は、光透過性絶縁膜19の全面を覆うように形成されず、一部のみを覆っている。即ち、絶縁膜17´´は帯状接続導体層22と同様に帯状パターンを有している。ただし、図示が省かれているボンディングパッド電極20と主半導体領域2との間には実施例1と同様に絶縁膜17´´が介在している。図19は実施例12は、光透過性絶縁膜19の保護の点で実施例1よりも劣るが、光の取り出し効率の点で実施例1よりも優れている。
本発明は上述の実施例に限定されるものではなく、例えば次の変形が可能なものである。
(1)図5に示す実施例1に従う絶縁膜17の4つの第2の孔17bを相互の連結する孔(溝)を設け、この連結孔(溝)の中及びここに隣接する絶縁膜17の上にも帯状接続導体層22を設けることができる。即ち、第2の孔17b及び帯状接続導体層22を格子状又はメッシュ状等に変形することができる。
(2)ボンディングパッド電極20の下に4つの帯状接続導体層22を相互に連結する連結導体層を設けることができる。
(3) シリコン半導体基板1又は1aを単結晶シリコン以外の多結晶シリコン又はSiC等のシリコン化合物、又は3−5族化合物半導体とすることができる。また、図11、図12、図14、図15の実施例においては、シリコン半導体基板1を金属基板とすることができる。
(4) シリコン半導体基板1又は1a及び主半導体領域2の各層及び保護素子の各層又は各膜の導電型を実施例と逆にすることができる。
(5)主半導体領域2に、周知の電流分散用半導体層及びコンタクト用半導体層を設けることができる。
(6)図12の保護素子としての磁器バリスタ素子60の代わりにシリコンバリスタ素子、定電圧ダイオード、整流ダイオード、3層ダイオード等のチップ状保護素子を配置することができる。
(7)ボンディングパッド電極20にワイヤ21以外の棒状又は板状等の別の導体部材を接続することができる。
(8)半導体基板1又は1aの上に主半導体領域2を気相成長させる代わりに、半導体基板1又は1a又は金属基板に主半導体領域2を熱圧着等で貼り合わせることができる。
(9)主半導体領域2から基板1又は1a側に放射された光を主半導体領域2の第1の主面14側に反射させる光反射層を設けることができる。
(10)図3においてショットキー接触金属層18を設ける代わりに、孔16の中に主半導体領域2を構成する層10〜13と同一の複数の半導体層を、主半導体領域2から電気的に分離して残存させ、この残存させた複数の半導体層の内の一部を使用してショットキーバリアダイオード等の過電圧保護素子を形成することができる。
従来の過電圧保護機能を有する半導体発光装置を概略的に示す中央縦断面図である。 本発明の実施例1に従う過電圧保護機能を有する半導体発光装置を示す平面図である。 図2のA−A線断面図である。 図2のB−B線断面図である。 図2の過電圧保護機能を有する半導体発光装置の絶縁膜よりも下の部分を示す平面図である。 図2のC−C線の一部を拡大して示す断面図である。 図3の主半導体領域と半導体基板の一部とを示す断面図である。 図2の過電圧保護機能を有する半導体発光装置の電気回路図である。 実施例2の過電圧保護機能を有する半導体発光装置を図3と同様に概略的に示す中央縦断面図である。 実施例3の過電圧保護機能を有する半導体発光装置を図3と同様に概略的に示す中央縦断面図である。 実施例4の過電圧保護機能を有する半導体発光装置を図3と同様に概略的に示す中央縦断面図である。 実施例5の過電圧保護機能を有する半導体発光装置を図3と同様に概略的に示す中央縦断面図である。 実施例6の過電圧保護機能を有する半導体発光装置を図3と同様に概略的に示す中央縦断面図である。 実施例7の過電圧保護機能を有する半導体発光装置を図3と同様に概略的に示す中央縦断面図である。 実施例8の過電圧保護機能を有する半導体発光装置を図3と同様に概略的に示す中央縦断面図である。 実施例9の過電圧保護機能を有する半導体発光装置を図3と同様に概略的に示す中央縦断面図である。 実施例10の過電圧保護機能を有する半導体発光装置の絶縁膜の一部を概略的に示す断面図である。 実施例11の過電圧保護機能を有する半導体発光装置の絶縁膜の一部を概略的に示す断面図である。 実施例12の過電圧保護機能を有する半導体発光装置の一部を概略的に示す断面図である。
符号の説明
1、1a シリコン半導体基板
2 主半導体領域
3 第1の電極
4 第2の電極
7 保護素子形成領域
17 絶縁膜
17b 第2の孔
19 光透過性絶縁膜
20 ボンディングパッド電極
22 帯状接続導体層

Claims (7)

  1. 取り出し可能な第1の主面と前記第1の主面に対向している第2の主面とを有し且つ前記第1の主面と前記第2の主面との間に光を発生するための複数の半導体層を含んでいる主半導体領域(2)と、
    記主半導体領域(2)の前記第1の主面の一部を覆っているボンディングパッド電極(20)から成る第1の電極(3)と、
    前記主半導体領域(2)の前記第2の主面に電気的に接続された第2の電極(4)と
    前記主半導体領域(2)の前記第1の主面の前記ボンディングパッド電極(20)で覆われている部分及び前記ボンディングパッド電極(20)で覆われていない部分に形成された光透過性導電膜(19)と、
    前記ボンディングパッド電極(20)と前記光透過性導電膜(19)との間に 配置された第1の部分と前記ボンディング電極(20)と前記光透過性導電膜(19)との間から外れており且つ前記第1の部分に連続しており且つ前記光透過性導電膜(19)の少なくとも一部を覆っている第2の部分とを有し、且つ前記第2の部分に前記光透過性導電膜(19)を露出させるための孔(17b又は17b´又は17b´´)が設けられている光透過性絶縁膜(17)と、
    前記光透過性絶縁膜(17)の表面の一部を帯状に覆っており且つ前記ボンディングパッド電極(20)に接続されている被覆部分(24)と前記光透過性絶縁膜(17)の前記孔の中に充填されており且つ前記被覆部分(24)に連続しており且つ前記光透過性導電膜(19)に接続されている充填部分(25)とを有し、且つ前記光透過性導電膜(19)よりも小さい抵抗率の導電性材料で形成され且つ前記光透過性導電膜(19)よりも低いシート抵抗率を有している接続導体層(22)
    を備え、
    前記接続導体層(22)の前記被覆部分(24)は、前記光透過性絶縁膜(17)の平坦な主面上に配置され
    帯状の前記接続導体層(22)の端部は、前記光透過性絶縁膜(17)と前記ボンディングパッド電極(20)との間に配置され且つ前記ボンディングパッド電極(20)に電気的に接続され
    前記光透過性導電膜(19)は、500〜5000オングストロームの厚さを有し且つITO,Ni、Pt,Pd,Rh,Ru,Os,Ir、Au,及びAgから選択された材料で形成されていることを特徴とする半導体発光装置。
  2. 前記接続導体層は、平面的に見て前記ボンディングパッド電極から離れる方向に延びている複数の帯状導体層から成ることを特徴とする請求項1記載の半導体発光装置。
  3. 前記光透過性絶縁膜の孔は、平面的に見て前記接続導体層の前記被覆部分の中に帯状に形成されていることを特徴とする請求項1又は2記載の半導体発光装置。
  4. 前記光透過性絶縁膜は、前記光透過性導電膜よりも高い光透過性を有する材料で形成されていることを特徴とする請求項1又は2又は3記載半導体発光装置。
  5. 前記光透過性絶縁膜(17)の前記孔は、帯状の前記接続導体層(22)が延びる方向に配列された複数個の孔(17b´)から成ることを特徴とする請求項1記載半導体発光装置。
  6. 前記接続導体層(22)が延びる方向に配列された複数個の孔(17b´)の面積は、前記ボンディングパッド電極(20)に近づくに従って小さくなっていることを特徴とする請求項5記載の半導体発光装置。
  7. 前記光透過性絶縁膜は、帯状の前記接続導体層(22)に対応した帯状パターンを有していることを特徴とする請求項1乃至6のいずれか1つに記載半導体発光装置。
JP2006138303A 2006-05-17 2006-05-17 半導体発光装置 Active JP5044986B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006138303A JP5044986B2 (ja) 2006-05-17 2006-05-17 半導体発光装置
TW096114660A TW200805715A (en) 2006-05-17 2007-04-25 High-efficiency, overvoltage-protected, light-emitting semiconductor device
KR1020070041812A KR100819971B1 (ko) 2006-05-17 2007-04-30 과전압 보호소자를 수반한 반도체 발광장치
US11/746,894 US7576367B2 (en) 2006-05-17 2007-05-10 High-efficiency, overvoltage-protected, light-emitting semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006138303A JP5044986B2 (ja) 2006-05-17 2006-05-17 半導体発光装置

Publications (2)

Publication Number Publication Date
JP2007311506A JP2007311506A (ja) 2007-11-29
JP5044986B2 true JP5044986B2 (ja) 2012-10-10

Family

ID=38820986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006138303A Active JP5044986B2 (ja) 2006-05-17 2006-05-17 半導体発光装置

Country Status (4)

Country Link
US (1) US7576367B2 (ja)
JP (1) JP5044986B2 (ja)
KR (1) KR100819971B1 (ja)
TW (1) TW200805715A (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5261923B2 (ja) * 2006-10-17 2013-08-14 サンケン電気株式会社 化合物半導体素子
KR20080089859A (ko) * 2007-04-02 2008-10-08 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
KR100902378B1 (ko) 2007-08-09 2009-06-11 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자
JP4545203B2 (ja) * 2008-03-18 2010-09-15 株式会社沖データ 光プリントヘッドおよび画像形成装置
JP5229034B2 (ja) 2008-03-28 2013-07-03 サンケン電気株式会社 発光装置
WO2009129353A1 (en) * 2008-04-15 2009-10-22 Purdue Research Foundation Metallized silicon substrate for indium gallium nitride light-emitting diode
DE102008034560B4 (de) * 2008-07-24 2022-10-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
TWI493748B (zh) * 2008-08-29 2015-07-21 Nichia Corp Semiconductor light emitting elements and semiconductor light emitting devices
US20100327300A1 (en) * 2009-06-25 2010-12-30 Koninklijke Philips Electronics N.V. Contact for a semiconductor light emitting device
KR100986407B1 (ko) * 2009-10-22 2010-10-08 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101007077B1 (ko) * 2009-11-06 2011-01-10 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 그 제조방법
KR100974787B1 (ko) * 2010-02-04 2010-08-06 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101813934B1 (ko) * 2011-06-02 2018-01-30 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR101276053B1 (ko) * 2011-07-22 2013-06-17 삼성전자주식회사 반도체 발광소자 및 발광장치
TWI478358B (zh) * 2011-08-04 2015-03-21 Univ Nat Central A method of integrated AC - type light - emitting diode module
US8809897B2 (en) 2011-08-31 2014-08-19 Micron Technology, Inc. Solid state transducer devices, including devices having integrated electrostatic discharge protection, and associated systems and methods
US9490239B2 (en) 2011-08-31 2016-11-08 Micron Technology, Inc. Solid state transducers with state detection, and associated systems and methods
JP2013135098A (ja) * 2011-12-27 2013-07-08 Sanken Electric Co Ltd 半導体発光装置
CN102810609B (zh) * 2012-08-16 2015-01-21 厦门市三安光电科技有限公司 一种紫外半导体发光器件及其制造方法
US9177992B2 (en) * 2013-01-09 2015-11-03 Nthdegree Technologies Worldwide Inc. Active LED module with LED and transistor formed on same substrate
CN103311261B (zh) * 2013-05-24 2016-02-17 安徽三安光电有限公司 集成led发光器件及其制作方法
JP6155911B2 (ja) * 2013-07-04 2017-07-05 三菱電機株式会社 半導体装置
KR102122358B1 (ko) * 2014-01-20 2020-06-15 삼성전자주식회사 반도체 발광 소자
DE102015111485A1 (de) 2015-07-15 2017-01-19 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
DE102015111487A1 (de) 2015-07-15 2017-01-19 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
RU2637260C2 (ru) * 2015-12-09 2017-12-01 Федеральное государственное бюджетное образовательное учреждение высшего образования "Московский технологический университет " Керамический материал для варисторов
DE102016112587A1 (de) 2016-07-08 2018-01-11 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
DE102017002332B4 (de) * 2017-03-13 2019-11-07 Azur Space Solar Power Gmbh Leuchtdiode
JP7391326B2 (ja) * 2019-12-26 2023-12-05 株式会社ノベルクリスタルテクノロジー 半導体装置
TWD219684S (zh) * 2021-07-09 2022-07-01 晶元光電股份有限公司 發光二極體之部分
CN113451420A (zh) * 2021-07-23 2021-09-28 深圳市电科智能科技有限公司 中心对称GaN肖特基二极管

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19517697A1 (de) * 1995-05-13 1996-11-14 Telefunken Microelectron Strahlungsemittierende Diode
JPH0936431A (ja) * 1995-07-13 1997-02-07 Toshiba Corp 半導体発光素子
JPH10256602A (ja) * 1997-03-12 1998-09-25 Sharp Corp 半導体発光素子
US6614056B1 (en) * 1999-12-01 2003-09-02 Cree Lighting Company Scalable led with improved current spreading structures
JP2001237461A (ja) 2000-02-22 2001-08-31 Toshiba Corp 半導体発光素子
JP2003142697A (ja) * 2001-10-31 2003-05-16 Sanyo Electric Co Ltd 集積型ショットキーバリアダイオードおよびその製造方法
JP2004047504A (ja) * 2002-07-08 2004-02-12 Korai Kagi Kofun Yugenkoshi 発光効率を高めた発光ダイオード
US7173311B2 (en) * 2004-02-02 2007-02-06 Sanken Electric Co., Ltd. Light-emitting semiconductor device with a built-in overvoltage protector
JP4577497B2 (ja) * 2004-02-02 2010-11-10 サンケン電気株式会社 半導体発光素子と保護素子との複合半導体装置

Also Published As

Publication number Publication date
TWI336146B (ja) 2011-01-11
TW200805715A (en) 2008-01-16
KR20070111328A (ko) 2007-11-21
JP2007311506A (ja) 2007-11-29
KR100819971B1 (ko) 2008-04-08
US7576367B2 (en) 2009-08-18
US20070284606A1 (en) 2007-12-13

Similar Documents

Publication Publication Date Title
JP5044986B2 (ja) 半導体発光装置
JP4577497B2 (ja) 半導体発光素子と保護素子との複合半導体装置
CN100423307C (zh) 设有保护二极管元件的半导体发光装置
US7173311B2 (en) Light-emitting semiconductor device with a built-in overvoltage protector
JP4697397B2 (ja) 複合半導体装置
JP4091049B2 (ja) 静電気放電防止機能を有する窒化物半導体発光素子
JP5466156B2 (ja) 電流誘導構造を備えた縦型led
US9893051B2 (en) LED chip having ESD protection
JP2006100500A (ja) 半導体発光素子及びその製造方法
JP6262856B2 (ja) オプトエレクトロニクス半導体チップ
CN103283042A (zh) 发光元件以及其制造方法
JP2007157926A (ja) 保護ダイオードを伴った半導体発光装置及びその製造方法
US9293673B2 (en) Semiconductor light-emitting device preventing metal migration
KR101087968B1 (ko) 반도체 발광소자
CN106025033A (zh) 一种led倒装芯片及其制备方法
JP2007042682A (ja) 半導体発光素子と保護素子との複合半導体装置及びその製造方法
US10998466B2 (en) Light emitting device
KR102330022B1 (ko) 발광소자 및 발광소자 패키지
CN110010738A (zh) 半导体发光元件及其制造方法
KR20120049694A (ko) 발광소자 및 발광소자 패키지
JP2013135052A (ja) 半導体発光装置
JP2013135098A (ja) 半導体発光装置
TW201330229A (zh) 半導體發光裝置
KR20120038290A (ko) 발광소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120702

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5044986

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250