JP4996222B2

JP4996222B2 - 表示装置

Info

Publication number: JP4996222B2
Application number: JP2006332504A
Authority: JP
Inventors: 炳吉田
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2005-12-12
Filing date: 2006-12-08
Publication date: 2012-08-08
Anticipated expiration: 2026-12-08
Also published as: CN1983356B; JP2007164181A; US7924256B2; KR101197057B1; CN1983356A; US20070132701A1; KR20070062068A

Description

本発明は表示装置に関する。

最近、重くて大きな陰極線管（ＣＲＴ）の代替として有機電界発光表示装置（ＯＬＥＤ）、プラズマ表示装置（ＰＤＰ）、液晶表示装置（ＬＣＤ）のような平板表示装置が活発に開発されている。

プラズマ表示装置は気体放電によって発生するプラズマを利用して文字や映像を表示する装置であり、有機発光表示装置は特定有機物または高分子等の電界発光を利用して文字または映像を表示する。液晶表示装置は二つの表示板の間に入っている液晶層に電場を印加し、この電場の強さを調節して液晶層を通過する光の透過率を調節することによって所望の画像を得る。

このような平板表示装置の中で、例えば、液晶表示装置と有機発光表示装置はスイッチング素子を含む画素と表示信号線が備えられた表示板、そして表示信号線のうち、ゲート線にゲート信号を出力して画素のスイッチング素子を導通／遮断させるゲート駆動部、複数の階調電圧を生成する階調電圧生成部、階調電圧のうち、映像データに該当する電圧をデータ電圧として選択して表示信号線のうち、データ線にデータ電圧を印加するデータ駆動部、そしてこれらを制御する信号制御部を含む。

最近は信号制御部からデータ駆動部にデータを伝達する方式として電圧駆動と電流駆動方式が利用されている。

電圧駆動方式は、例えば、２．５Ｖ程度の幅を有する電圧で論理値を決定してデータを伝達する。電流駆動方式はロー値に該当するデータを伝達するために３Ｉに該当する電流を流し、ハイ値に該当するデータを伝達するためにロー値の１／３のＩに該当する電流を流して、「０」と「１」に該当する論理値を伝達することによって所望の情報を画面に表示する。

これと共に所謂ワイズバス（ｗｉｓｅｂｕｓ）と呼ばれる点対点接続インターフェースを導入して消費電力減少に寄与している。

このとき、電流駆動方式に比べて電圧駆動方式は、ＴＴＬ（ｔｒａｎｓｉｓｔｏｒｔｒａｎｓｉｓｔｏｒｌｏｇｉｃ）方式の信号を高速に伝送するため、ＥＭＩ（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃｉｎｔｅｒｆｅｒｅｎｃｅ）水準が高く、これは表示装置が大型化されるほどＥＭＩ水準がさらに高まる。また、大型化されるほど回路部品の数が多くなり、信号制御部で伝えられる信号の遅延が増加するという問題が生じる。

本発明が目的とする技術的課題は、ＥＭＩ水準及び信号遅延を低減できる表示装置を提供することである。

本発明の実施形態１の表示装置は、行列状に配置された複数の画素と、前記画素に接続されているデータ線と、外部からの映像データを処理して複数の制御信号及びクロック信号を生成する信号制御部と、複数の階調電圧を生成する階調電圧生成部と、前記階調電圧のうち、前記信号制御部からの映像データに該当する階調電圧を選択してデータ電圧として前記データ線に印加する複数のデータ駆動集積回路を含むデータ駆動部とを含み、前記データ駆動部は、別途のクロック信号を受信する少なくとも４個のデータ駆動集積回路群を含み、前記信号制御部は、前記少なくとも４個のデータ駆動集積回路群に対して、位相が互いにずれる前記クロック信号を各々入力し、前記各データ駆動集積回路群は、直列接続されている少なくとも二つの前記データ駆動集積回路を各々含むとともに、同じタイミングで前記データ電圧を前記データ線に印加することを特徴とする。

このとき、少なくとも４個のデータ集積回路群には位相が互いにずれる前記クロック信号が各々入力できる。

このとき、前記クロック信号の位相差は隣接したクロック信号間で３０゜以内、最も大きい位相差を有する二つのクロック信号の位相差は１８０゜以内であることが望ましい。

また、前記信号制御部と前記データ駆動集積回路という点対点（ｐｏｉｎｔｔｏｐｏｉｎｔ）方式で接続できる。

前記データ駆動集積回路群は前記信号制御部を中心に左右に対称構造で位置できる。

一方、前記複数のクロック信号は、第１乃至第６データ駆動集積回路群に入力される第１乃至第６信号を含むことができる。このとき、前記第１乃至第６信号は、順に３０゜以内位相差を有し、前記第１信号と第６信号は１８０゜以内の位相差を有することが望ましい。

また、前記第１乃至第６データ駆動集積回路群は、同じタイミングで前記データ電圧を前記データ線に印加できる。

また、前記第１乃至第３データ集積回路群は信号制御部の左側に位置し、前記第４乃至第６データ集積回路群は信号制御部の右側に位置することが望ましい。

ここで、前記信号制御部と前記データ駆動集積回路は、点対点方式で接続される。

このように、データ集積回路群（ＢＬＫ１-ＢＬＫ６）別に別途のクロック信号（ＣＬＫ１-ＣＬＫ６）を受信して信号の遅延を減らす一方、このクロック信号等の位相差を設けることによって、従来の位相差がないものと比べて高調波成分を減らし、ＥＭＩを減らすことができる。別途のクロック信号は４以上であれば高調波成分を減らすことができるが，６以上あり，各々３０゜以下の位相差であれば，より適切かつ実効的に高調波成分を減らすことができる。

以下、添付図を参照して本発明の実施形態について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。

図面から多様な層及び領域を明確に表現するために厚さを拡大して示した。明細書全体にわたって類似する部分については同一図面符号を付けた。層、膜、領域、板などの部分が他の部分の「上」にあると表現される場合、これは他の部分に接する場合だけでなく、その中間に他の部分がある場合も含む。一方、ある部分が他の部分の「直上」にあるとする時には中間に他の部分がないことを意味する。

以下、図１乃至図５を参照して本発明の実施形態１による表示装置について詳細に説明する。具体例として液晶表示装置を用いて説明する。

図１は本発明の実施形態１による液晶表示装置のブロック図であり、図２は本発明の実施形態１による液晶表示装置の一つの画素に対する等価回路図である。図３は本発明の実施形態１による液晶表示装置の概略図であり、図４は図３に示した液晶表示装置の一部を拡大した拡大図であり、図５は本発明の実施形態１による液晶表示装置のクロック信号とデータの波形を示した図である。

図１に示したように、本発明の実施形態１による液晶表示装置は液晶表示板組立体３００及びこれと接続されたゲート駆動部４００及びデータ駆動部５００、データ駆動部５００に接続された階調電圧生成部８００、そしてこれらを制御する信号制御部６００を含む。

液晶表示板組立体３００は、等価回路から見ると、複数の信号線（Ｇ_１-Ｇ_ｎ、Ｄ_１-Ｄ_ｍ）とこれに接続されて行列状に配列された複数の画素（ＰＸ）を含む。一方、図２に示した構造から、液晶表示板組立体３００は互いに対向する下部及び上部表示板１００、２００とその間に入っている液晶層３を含む。

信号線（Ｇ_１-Ｇ_ｎ、Ｄ_１-Ｄ_ｍ）は、ゲート信号（「走査信号」とも言う）を伝達する複数のゲート線（Ｇ_１-Ｇ_ｎ）とデータ信号を伝達する複数のデータ線（Ｄ_１-Ｄ_ｍ）を含む。ゲート線（Ｇ_１-Ｇ_ｎ）は行方向に延びて互いに略平行に形成され、データ線（Ｄ_１-Ｄ_ｍ）は列方向に延びて互いに略平行に形成されている。

各画素（ＰＸ）、例えば、ｉ番目（ｉ=１、２、ｎ）のゲート線（Ｇ_ｉ）とｊ番目（ｊ=１、２、ｍ）のデータ線（Ｄ_ｊ）に接続された画素（ＰＸ）は、信号線（Ｇ_ｉＤ_ｊ）に接続されたスイッチング素子（Ｑ）とこれに接続された液晶キャパシタ（Ｃｌｃ）及び蓄積キャパシタ（Ｃｓｔ）を含む。蓄積キャパシタ（Ｃｓｔ）は不要であれば省略できる。

スイッチング素子（Ｑ）は、下部表示板１００に備えられている薄膜トランジスタなどの三端子素子であって、その制御端子はゲート線（Ｇ_ｉ）と接続されており、入力端子はデータ線（Ｄ_ｊ）と接続されており、出力端子は液晶キャパシタ（Ｃｌｃ）及び蓄積キャパシタ（Ｃｓｔ）と接続されている。

液晶キャパシタ（Ｃｌｃ）は、下部表示板１００の画素電極１９１と上部表示板２００の共通電極２７０を二つの端子とし、二つの電極１９１、２７０の間の液晶層３は誘電体として機能する。画素電極１９１はスイッチング素子（Ｑ）と接続され、共通電極２７０は上部表示板２００の前面に形成されて共通電圧（Ｖｃｏｍ）を印加される。図２とは異なり、共通電極２７０が下部表示板１００に備えられる場合もあり、このときには二つの電極１９１、２７０のうち、少なくとも一つが線状または棒状に形成される。

液晶キャパシタ（Ｃｌｃ）の補助的役割を果たす蓄積キャパシタ（Ｃｓｔ）は、下部表示板１００に備えられた別途の信号線（図示せず）と画素電極１９１が絶縁体を間に置いて重なって形成され、この別途の信号線には共通電圧（Ｖｃｏｍ）などの決められた電圧が印加される。しかし、蓄積キャパシタ（Ｃｓｔ）は画素電極１９１が絶縁体を媒介として真上の前段ゲート線と重なって形成される。

一方、色表示を実現するためには、各画素（ＰＸ）が基本色のうち、一つを固有表示したり（空間分割）、各画素（ＰＸ）が時間によって交互に基本色を表示するように（時間分割）して、これら基本色の空間的、時間的合計により所望の色相が認識されるようにする。基本色の例としては、赤色、緑色、青色など三原色がある。図２は空間分割の一例であり、各画素（ＰＸ）が画素電極１９１に対応する上部表示板２００の領域に基本色のうち、一つを示す色フィルター２３０を備えることを示している。図２とは異なって、色フィルター２３０は下部表示板１００の画素電極１９１上または下に形成できる。

液晶表示板組立体３００の外側面には光を偏光させる少なくとも一つの偏光フィルム（図示せず）が付されている。

再び図１及び図３を参照すると、階調電圧生成部８００は印刷回路基板５５０上に装着されており、画素（ＰＸ）の透過率と関連する二組の階調電圧集合（または基準階調電圧集合）を生成する。二組のうちの一組は共通電圧（Ｖｃｏｍ）に対して正の値を有し、他の一組は負の値を有する。

ゲート駆動部４００は液晶表示板組立体３００のゲート線（Ｇ_１-Ｇ_ｎ）と接続されてゲートオン電圧（Ｖｏｎ）とゲートオフ電圧（Ｖｏｆｆ）の組み合わせで構成されたゲート信号をゲート線（Ｇ_１-Ｇ_ｎ）に印加する。

データ駆動部５００は、液晶表示板組立体３００のデータ線（Ｄ_１-Ｄ_ｍ）に接続されており、階調電圧生成部８００からの階調電圧を選択してこれをデータ信号としてデータ線（Ｄ_１-Ｄ_ｍ）に印加する。しかし、階調電圧生成部８００が全ての階調に対する電圧を全て提供するわけではなく、決められた数の基準階調電圧のみを提供する場合に、データ駆動部５００は基準階調電圧を分圧して全体階調に対する階調電圧を生成し、この中からデータ信号を選択する。

また、データ駆動部５００は複数のデータ駆動集積回路５４０を含み、各データ駆動集積回路５４０は可撓性印刷回路膜５１１上に装着され、信号制御部６００と点対点方式で接続されて該当する映像データ（ＤＡＴ１-ＤＡＴ６）を印加する。データ駆動集積回路５４０は信号制御部６００を基準に六個の集積回路が配置され、右側にも六個の集積回路が配置されて左右対称の構造になる。

一組のデータ駆動集積回路５４０は、一つの群をなして全て六個の群（ＢＬＫ１-ＢＬＫ６）が配置されて、各群（ＢＬＫ１-ＢＬＫ６）は信号線（ＣＤＬ）を通して信号制御部６００から映像データ（ＤＡＴ１-ＤＡＴ６）とクロック信号（ＣＬＫ１-ＣＬＫ６）を各々受信して、各群（ＢＬＫ１-ＢＬＫ６）は互いに電気的に分離されている。

このとき、例えば、図４に示した左側のデータ集積回路群（ＢＬＫ１-ＢＬＫ３）を見ると、第１データ集積回路群（ＢＬＫ１）は信号線（ＣＤＬ）を通してクロック信号（ＣＬＫ１）とデータ（ＤＡＴ１）を受信し、第２データ集積回路群（ＢＬＫ２）はクロック信号（ＣＬＫ２）とデータ（ＤＡＴ２）を、第３データ集積回路群はクロック信号（ＣＬＫ３）とデータ（ＤＡＴ３）を受信する。各データ集積回路群（ＢＬＫ１-ＢＬＫ３）に属するデータ集積回路（５４０ａ-５４０ｆ）はクロック信号（ＣＬＫ１-ＣＬＫ３）を共有し、データ（ＤＡＴ１-ＤＡＴ３）だけ別途に受信する。つまり、例えば、集積回路群（ＢＬＫ１に属する二つのデータ集積回路５４０ａ、５４０ｂはクロック信号（ＣＬＫ１）を共有し、データ集積回路５４０ａはデータ（ＤＡＴａ）を、データ集積回路５４０ｂはデータ（ＤＡＴｂ）を受信する。

信号制御部６００はゲート駆動部４００及びデータ駆動部５００などを制御する。

このような液晶表示装置の動作について詳細に説明する。

信号制御部６００は外部のグラフィック制御機（図示せず）から入力映像信号（Ｒ、Ｇ、Ｂ）及びその表示を制御する入力制御信号を受信する。入力制御信号の例としては、垂直同期信号（Ｖｓｙｎｃ）と水平同期信号（Ｈｓｙｎｃ）、メインクロック（ＭＣＬＫ）、デジタル入出力信号（ＤＩＯ）などがある。

信号制御部６００は、入力映像信号（Ｒ、Ｇ、Ｂ）と入力制御信号に基づいて入力映像信号（Ｒ、Ｇ、Ｂ）を液晶表示板組立体３００の動作条件に合わせて適切に処理してゲート制御信号（ＣＯＮＴ１）及びデータ制御信号（ＣＯＮＴ２）などを生成した後、ゲート制御信号（ＣＯＮＴ１）をゲート駆動部４００に送信し、データ制御信号（ＣＯＮＴ２）と処理した映像信号（ＤＡＴ）をデータ駆動部５００に送信する。

このとき、処理された映像信号（ＤＡＴ）は図４及び図５に示したように、映像信号（ＤＡＴ１-ＤＡＴ６）に分れてデータ駆動集積回路群（ＢＬＫ１-ＢＬＫ６）に各々入力される。このとき、各映像信号（ＤＡＴ１-ＤＡＴ６）は前記点対点方式で各データ駆動集積回路５４０に伝達されるのでデータ（ＤＡＴ１-ＤＡＴ６）をシフトさせるためのキャリー信号を要しない。例えば、第１データ駆動集積回路群（ＢＬＫ１）のデータ集積回路５４０ｂにまずデータを入力してからデータ駆動集積回路５４０ａにデータを印加するのではなく、最初からデータ駆動集積回路５４０各々に入力されるデータ（ＤＡＴａ、ＤＡＴｂ）を生成して送信する。

また、信号制御部６００は図５で示したように、データ駆動集積回路群（ＢＬＫ１-ＢＬＫ６）に入力されるクロック信号（ＣＬＫ１-ＣＬＫ６）の位相を互いに異ならせて高調波成分を減らすことによって、位相が同じクロック信号に比べてＥＭＩを減らすことができる。このようなクロック信号（ＣＬＫ１-ＣＬＫ６）の位相差は隣接したクロック信号間で３０゜以内であり、最も大きい位相差を有する二つのクロック信号（ＣＬＫ１、ＣＬＫ６）の位相差は１８０゜以内であるのが望ましい。

ゲート制御信号（ＣＯＮＴ１）は走査開始を指示する走査開始信号（ＳＴＶ）とゲートオン電圧（Ｖｏｎ）の出力周期を制御する少なくとも一つのクロック信号を含む。ゲート制御信号（ＣＯＮＴ１）はまた、ゲートオン電圧（Ｖｏｎ）の持続時間を限定する出力イネーブル信号（ＯＥ）をさらに含むことができる。

データ制御信号（ＣＯＮＴ２）は一行の画素（ＰＸ）に対する映像データの伝送開始を知らせる水平同期開始信号（ＳＴＨ）と、データ線（Ｄ_１-Ｄ_ｍ）にデータ信号を印加することを指示するロード信号（ＬＯＡＤ）及びデータクロック信号（ＣＬＫ１-ＣＬＫ６）を含む。データ制御信号（ＣＯＮＴ２）はまた、共通電圧（Ｖｃｏｍ）に対するデータ信号の電圧極性（以下、「共通電圧に対するデータ信号の電圧極性」を略して「データ信号の極性」という）を反転させる反転信号（ＲＶＳ）をさらに含むことができる。

信号制御部６００からのデータ制御信号（ＣＯＮＴ２）によって、データ駆動集積回路５４０は一行の画素（ＰＸ）に対するデジタル映像信号（ＤＡＴ１-ＤＡＴ６）を各々受信して、各デジタル映像信号（ＤＡＴ１-ＤＡＴ６）に対応する階調電圧を選択することによって、デジタル映像信号（ＤＡＴ１-ＤＡＴ６）をアナログデータ信号に変換した後に、これを当該データ線（Ｄ_１-Ｄ_ｍ）に印加する。また、クロック信号（ＣＬＫ１-ＣＬＫ５）を受信するデータ駆動集積回路群（ＢＬＫ１-ＢＬＫ５）は、最も位相が遅いクロック信号（ＣＬＫ６）を受信するデータ駆動集積回路群（ＢＬＫ６）にデータ（ＤＡＴ６）が入力されることを待って、アナログデータ信号を出力して全てのデータ駆動集積回路５４０が同時にアナログデータ信号を出力するようにする。

ゲート駆動部４００は、信号制御部６００からのゲート制御信号（ＣＯＮＴ１）によってゲートオン電圧（Ｖｏｎ）をゲート線（Ｇ_１-Ｇ_ｎ）に印加し、このゲート線（Ｇ_１-Ｇ_ｎ）に接続されたスイッチング素子（Ｑ）を導通させる。以下、データ線（Ｄ_１-Ｄ_ｍ）に印加されたデータ信号が導通したスイッチング素子（Ｑ）を通して当該画素（ＰＸ）に印加される。

画素（ＰＸ）に印加されたデータ信号の電圧と共通電圧（Ｖｃｏｍ）の差は、液晶キャパシタ（Ｃｌｃ）の充電電圧、つまり、画素電圧として現れる。液晶分子は画素電圧の大きさによってその配列を変え、そのために液晶層３を通過する光の偏光が変化する。このような偏光の変化は表示板組立体３００に付けられた偏光フィルムによって光の透過率変化として現れる。

１水平周期[「１Ｈ」とも呼ばれ、水平同期信号（Ｈｓｙｎｃ）の一周期と同一である。]を単位とし、このような過程を繰り返すことによって、全てのゲート線（Ｇ_１-Ｇ_ｎ）に対して順次にゲートオン電圧（Ｖｏｎ）を印加し、全ての画素（ＰＸ）にデータ信号を印加して１フレームの映像を表示する。

１フレームが終わると、次のフレームが始まって各画素（ＰＸ）に印加されるデータ信号の極性が直前のフレームでの極性と反対になるようにデータ駆動部５００に印加される反転信号（ＲＶＳ）の状態が制御される（「フレーム反転」）。このとき、１フレームの中でも反転信号（ＲＶＳ）の特性によって一つのデータ線を通して流れるデータ信号の極性が変わったり（例:行反転、点反転）、一つの画素行に印加されるデータ信号の極性も互いに異なってもよい（例:列反転、点反転）。

以上で本発明の望ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されることなく、特許請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も本発明の権利範囲に属する。

本発明の実施形態１による液晶表示装置のブロック図である。本発明の実施形態１による液晶表示装置の一つの画素に対する等価回路図である。本発明の実施形態１による液晶表示装置の概略図である。図３に示した液晶表示装置の一部を拡大して示した拡大図である。本発明の実施形態１による液晶表示装置のクロック信号とデータの波形を示した図である。

符号の説明

３液晶層
１００下部表示板
１９１画素電極
２００上部表示板
２３０色フィルター
２７０共通電極
３００液晶表示板組立体
４００ゲート駆動部
５００データ駆動部
５４０データ駆動集積回路
６００信号制御部
８００階調電圧生成部
ＤＩＯデジタル入出力信号
Ｒ、Ｇ、Ｂ入力映像データ
ＭＣＬＫメインクロック
Ｈｓｙｎｃ水平同期信号
ＣＬＫ１-ＣＬＫ６クロック信号
Ｖｓｙｎｃ垂直同期信号
ＣＯＮＴ１ゲート制御信号
ＣＯＮＴ２データ制御信号
ＤＡＴ、ＤＡＴ１-ＤＡＴ６デジタル映像信号
Ｃｌｃ液晶キャパシタ
Ｃｓｔ蓄積キャパシタ
Ｑスイッチング素子

Claims

行列状に配置された複数の画素と、
前記画素に接続されているデータ線と、
外部からの映像データを処理して複数の制御信号及びクロック信号を生成する信号制御部と、
複数の階調電圧を生成する階調電圧生成部と、
前記階調電圧のうち、前記信号制御部からの映像データに該当する階調電圧を選択してデータ電圧として前記データ線に印加する複数のデータ駆動集積回路を含むデータ駆動部とを含み、
前記データ駆動部は、別途のクロック信号を受信する少なくとも４個のデータ駆動集積回路群を含み、
前記信号制御部は、前記少なくとも４個のデータ駆動集積回路群に対して、位相が互いにずれる前記クロック信号を各々入力し、
前記各データ駆動集積回路群は、直列接続されている少なくとも二つの前記データ駆動集積回路を各々含むとともに、同じタイミングで前記データ電圧を前記データ線に印加することを特徴とする表示装置。
前記クロック信号の位相差は、隣接したクロック信号間で３０゜以内であり、最も大きい位相差を有する二つのクロック信号の位相差は１８０゜以内であることを特徴とする請求項１に記載の表示装置。
前記信号制御部と前記データ駆動集積回路は、点対点方式で接続されていることを特徴とする請求項２に記載の表示装置。
前記データ駆動集積回路群は、前記信号制御部を中心に左右に対称構造で位置することを特徴とする請求項３に記載の表示装置。
前記データ駆動部は、別途のクロック信号を受信する第１乃至第６データ駆動集積回路群を含み、
前記複数のクロック信号は、前記第１乃至第６データ駆動集積回路群に入力される第１乃至第６信号を含むことを特徴とする請求項１に記載の表示装置。
前記第１乃至第６信号は、順に３０゜以内の位相差を有することを特徴とする請求項５に記載の表示装置。
前記第１信号と第６信号は、１８０゜以内の位相差を有することを特徴とする請求項６に記載の表示装置。
前記第１乃至第３データ集積回路群は信号制御部の左側に位置し、前記第４乃至第６データ集積回路群は信号制御部の右側に位置することを特徴とする請求項５に記載の表示装置。
前記信号制御部と前記データ駆動集積回路は、点対点方式で接続されることを特徴とする請求項８に記載の表示装置。