[go: up one dir, main page]

KR102023939B1 - 영상 표시장치 및 그 구동방법 - Google Patents

영상 표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR102023939B1
KR102023939B1 KR1020120153837A KR20120153837A KR102023939B1 KR 102023939 B1 KR102023939 B1 KR 102023939B1 KR 1020120153837 A KR1020120153837 A KR 1020120153837A KR 20120153837 A KR20120153837 A KR 20120153837A KR 102023939 B1 KR102023939 B1 KR 102023939B1
Authority
KR
South Korea
Prior art keywords
numbered
odd
integrated circuits
data
data integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020120153837A
Other languages
English (en)
Other versions
KR20140083754A (ko
Inventor
오승철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120153837A priority Critical patent/KR102023939B1/ko
Priority to US14/098,832 priority patent/US9396688B2/en
Priority to CN201310714197.0A priority patent/CN103903546B/zh
Publication of KR20140083754A publication Critical patent/KR20140083754A/ko
Application granted granted Critical
Publication of KR102023939B1 publication Critical patent/KR102023939B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 멀티 드롭(multi-drop) 방식의 인트라 패널 인터페이스(intra-panel interface)를 적용하여 영상 데이터 송/수신 라인 수를 줄이면서도 대역폭(bandwidth) 이용 효율을 향상시킬 수 있도록 한 영상 표시장치 및 그 구동방법에 관한 것으로, 복수의 화소 영역을 구비하여 영상을 표시하는 영상 표시패널; 상기 영상 표시패널의 제 1측에 구비되어 상기 영상 표시패널의 게이트 라인들을 구동하는 복수의 게이트 집적회로; 상기 영상 표시패널의 데이터 라인들을 구동하는 복수의 데이터 집적회로; 및 외부로부터의 영상 데이터를 기수번째 데이터 집적회로 및 우수번째 데이터 집적회로별로 정렬한 후, 기수 및 우수번째로 정렬된 영상 데이터들을 멀티 드롭(multi-drop) 방식으로 상기 기수 및 우수번째의 데이터 집적회로들에 순차 공급하는 타이밍 컨트롤러를 구비한 것을 특징으로 한다.

Description

영상 표시장치 및 그 구동방법{IMAGE DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}
본 발명은 멀티 드롭(multi-drop) 방식의 인트라 패널 인터페이스(intra-panel interface)를 적용하여 영상 데이터 송/수신 라인 수를 줄이면서도 대역폭(bandwidth) 이용 효율을 향상시킬 수 있도록 한 영상 표시장치 및 그 구동방법에 관한 것이다.
최근 디지털 콘텐츠들을 다양하게 접하기 위한 수단으로 다양한 형태의 영상 표시장치들이 대두되고 있다. 가장 일반적으로 사용되는 평판형의 영상 표시장치들로는 액정 표시장치(Liquid Crystal Display Device), 유기 발광 표시장치(Organic Light Emitting Display Device), 전계방출 표시장치(Field Emission Display Device) 및 플라즈마 디스플레이 패널(Plasma Display Panel) 등이 주로 이용되고 있다.
이러한 영상 표시장치들은 영상 표시패널을 구동하기 위한 드라이버와 드라이버를 제어하기 위한 컨트롤러 간에 데이터 송수신이 가능하도록 인트라 패널 인터페이스(intra-panel interface) 방식을 적용하고 있다.
종래에는 인트라 패널 인터페이스 방식으로는 멀티 드롭(multi-drop) 방식을 채용한 RSDS(Reduced Swing Differential Signaling) 인터페이스, mini-LVDS(Low Voltage Differential Signaling), 및 포인트-투-포인트(point-to-point) 방식을 채용한 PPDS(Point-to-Point Differential Signaling) 인터페이스 등이 사용되었다.
하지만, 상술한 인트라 패널 인터페이스 방식들의 경우 제어 신호들이나 데이터들을 전송하기 위한 전송 라인들이 많이 필요하고, 대역폭(bandwidth) 이용 효율 감소 및 전자기적 간섭(Electromagnetic Interference) 등에 따른 문제가 많았다.
특히, 최근에는 디자인적인 측면과 경량 박형을 추구하는 소비자들의 요구에 의해 대화면 영상 표시장치 또한 네로 베젤 디자인(Narrow-bazel Design)이나 클리어 보더레스 디자인(Clear Borderless Design) 등으로 형성됨에 따라, 제어 신호 및 데이터 전송 라인들의 수가 더욱 증가하는 등 대역폭 이용 효율 감소 및 EMI에 따른 문제들이 더더욱 부각되고 있다. 이에, 제어신호나 데이터 전송 라인들의 수를 더욱 줄일 수 있도록 개선이 필요한 상황이다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 멀티 드롭(multi-drop) 방식의 인트라 패널 인터페이스(intra-panel interface)를 적용하여 영상 데이터 전송 라인들의 수를 줄이면서도 대역폭(bandwidth) 이용 효율을 향상시킬 수 있도록 한 영상 표시장치 및 그 구동방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 영상 표시장치는 복수의 화소 영역을 구비하여 영상을 표시하는 영상 표시패널; 상기 영상 표시패널의 제 1측에 구비되어 상기 영상 표시패널의 게이트 라인들을 구동하는 복수의 게이트 집적회로; 상기 영상 표시패널의 데이터 라인들을 구동하는 복수의 데이터 집적회로; 및 외부로부터의 영상 데이터를 기수번째 데이터 집적회로 및 우수번째 데이터 집적회로별로 정렬한 후, 기수 및 우수번째로 정렬된 영상 데이터들을 멀티 드롭(multi-drop) 방식으로 상기 기수 및 우수번째의 데이터 집적회로들에 순차 공급하는 타이밍 컨트롤러를 구비한 것을 특징으로 한다.
상기 타이밍 컨트롤러와 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들 간에는 상기의 멀티 드롭 방식으로 상기의 정렬된 영상 데이터들이 전송되는 분기된 신호 전송라인들이 구비되고, 상기 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들 간에는 캐리 전송 라인이 구비되며, 상기 타이밍 컨트롤러는 상기 기수 및 우수번째 데이터 집적회로별로 정렬된 영상 데이터를 상기 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들에 대응되는 순서로 순차 출력하고, 상기 기수번째 데이터 집적회로들 각각은 상기 정렬된 영상 데이터 중 기수번째의 영상 데이터를 수평 라인 단위로 순차 저장하며, 상기 우수번째 데이터 집적회로들 각각은 상기 인접하게 위치한 기수번째 데이터 집적회로로부터의 캐리 신호에 따라 상기 정렬된 영상 데이터 중 우수번째의 영상 데이터를 수평 라인 단위로 순차 저장하는 것을 특징으로 한다.
상기 타이밍 컨트롤러와 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들 간에는 멀티 상기 드롭 방식으로 상기의 정렬된 영상 데이터들이 전송되는 분기된 신호 전송라인들이 구비되고, 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들 각각에는 기수번째 또는 우수번째로 배치된 자신의 위치를 설정하는 위치 설정 신호가 적어도 한 비트의 논리 신호로 입력되며, 상기 타이밍 컨트롤러는 상기 기수 및 우수번째 데이터 집적회로별로 정렬된 영상 데이터를 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들에 대응되는 순서로 순차 출력하고, 상기 기수번째 데이터 집적회로들 각각은 상기 위치 설정 신호에 따라 상기 정렬된 영상 데이터 중 기수번째의 영상 데이터를 수평 라인 단위로 순차 저장하며, 상기 우수번째 데이터 집적회로들 각각은 상기 위치 설정 신호에 따라 상기 정렬된 영상 데이터 중 우수번째의 영상 데이터를 수평 라인 단위로 순차 저장하는 것을 특징으로 한다.
상기 타이밍 컨트롤러와 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들 간에는 멀티 상기 드롭 방식으로 상기의 정렬된 영상 데이터들이 전송되는 분기된 신호 전송라인들이 구비되고, 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들 각각에는 기수번째 또는 우수번째로 배치된 자신의 위치를 설정하는 위치 설정 신호가 적어도 한 비트의 논리 신호로 입력되며, 상기 타이밍 컨트롤러는 상기 기수 및 우수번째 데이터 집적회로별로 정렬된 영상 데이터를 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들에 대응되는 순서로 순차 출력하고, 상기 기수번째 데이터 집적회로들 각각은 상기 위치 설정 신호에 따라 상기 정렬된 영상 데이터 중 기수번째의 영상 데이터를 수평 라인 단위로 순차 저장하며, 상기 우수번째 데이터 집적회로들 각각은 상기 위치 설정 신호에 따라 상기 정렬된 영상 데이터 중 우수번째의 영상 데이터를 수평 라인 단위로 순차 저장하는 것을 특징으로 한다.
상기 타이밍 컨트롤러와 기수번째의 데이터 집적회로들 간에는 상기 정렬된 영상 데이터들이 전송되는 신호 전송라인들이 구비되고, 상기 우수번째의 데이터 집적회로들은 서로 쌍을 이루는 인접한 각각의 기수번째의 데이터 집적회로와 캐스케이드 구조(Cascade Structure)로 별도의 신호 전송라인들이 각각 연결되며, 상기 서로 인접한 한 쌍의 기수번째 및 우수번째의 데이터 집적회로들 각각에는 기수번째 또는 우수번째의 위치를 설정하는 위치 설정 신호가 미리 저장되거나, 적어도 한 비트의 논리 신호로 입력되고, 상기 타이밍 컨트롤러는 상기 기수 및 우수번째 데이터 집적회로별로 정렬된 영상 데이터를 상기 서로 인접한 한 쌍의 기수번째 및 우수번째의 데이터 집적회로에 대응되는 순서로 순차 출력하고, 상기 기수번째 데이터 집적회로들 각각은 상기 위치 설정 신호에 따라 상기 정렬된 영상 데이터 중 기수번째의 영상 데이터를 수평 라인 단위로 순차 저장하며, 상기 우수번째 데이터 집적회로들 각각은 상기 위치 설정 신호에 따라 상기 정렬된 영상 데이터 중 우수번째의 영상 데이터를 수평 라인 단위로 순차 저장하는 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 영상 표시장치의 구동방법은 복수의 화소 영역을 구비하여 영상을 표시하는 영상 표시패널의 게이트 라인들을 구동하는 단계; 기수번째 및 우수번째의 데이터 집적회로들을 이용하여 상기 게이트 라인들의 구동 타이밍에 따라 상기 영상 표시패널의 데이터 라인들을 구동하는 단계; 및 외부로부터의 영상 데이터를 상기 기수번째 및 우수번째 데이터 집적회로별로 정렬한 후, 기수번째 및 우수번째로 정렬된 영상 데이터들을 멀티 드롭(multi-drop) 방식으로 상기 기수번째 및 우수번째의 데이터 집적회로들에 순차 공급하는 딘계를 포함한 것을 특징으로 한다.
타이밍 컨트롤러와 서로 인접하게 배치되어 쌍을 이루는 상기 기수 및 우수번째의 데이터 집적회로들 간에는 상기의 멀티 드롭 방식으로 상기의 정렬된 영상 데이터들이 전송되는 분기된 신호 전송라인들이 구비되고, 상기 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들 간에는 캐리 전송 라인이 구비되며, 상기 정렬된 영상 데이터들의 순차 공급 단계는 상기 기수 및 우수번째 데이터 집적회로별로 정렬된 영상 데이터를 상기 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들에 대응되는 순서로 순차 출력하는 단계, 상기 기수번째 데이터 집적회로들 각각이 상기 정렬된 영상 데이터 중 기수번째의 영상 데이터를 수평 라인 단위로 순차 저장함과 아울러, 자체 생성된 캐리 신호를 서로 인접한 우수번째 집적회로에 공급하는 단계, 상기 우수번째 데이터 집적회로들 각각이 상기 인접하게 위치한 기수번째 데이터 집적회로로부터의 캐리 신호에 따라 상기 정렬된 영상 데이터 중 우수번째의 영상 데이터를 수평 라인 단위로 순차 저장하는 단계를 포함한 것을 특징으로 한다.
타이밍 컨트롤러와 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들 간에는 멀티 상기 드롭 방식으로 상기의 정렬된 영상 데이터들이 전송되는 분기된 신호 전송라인들이 구비되고, 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들 각각에는 기수번째 또는 우수번째로 배치된 자신의 위치를 설정하는 위치 설정 신호가 적어도 한 비트의 논리 신호로 입력되며, 상기 정렬된 영상 데이터들의 순차 공급 단계는 상기 기수 및 우수번째 데이터 집적회로별로 정렬된 영상 데이터를 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들에 대응되는 순서로 순차 출력하는 단계, 상기 기수번째 데이터 집적회로들 각각은 상기 위치 설정 신호에 따라 상기 정렬된 영상 데이터 중 기수번째의 영상 데이터를 수평 라인 단위로 순차 저장하는 단계, 및 상기 우수번째 데이터 집적회로들 각각은 상기 위치 설정 신호에 따라 상기 정렬된 영상 데이터 중 우수번째의 영상 데이터를 수평 라인 단위로 순차 저장하는 단계를 포함한 것을 특징으로 한다.
타이밍 컨트롤러와 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들 간에는 멀티 상기 드롭 방식으로 상기의 정렬된 영상 데이터들이 전송되는 분기된 신호 전송라인들이 구비되고, 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들 각각에는 기수번째 또는 우수번째로 배치된 자신의 위치를 설정하는 위치 설정 신호가 적어도 한 비트의 논리 신호로 입력되며, 상기 정렬된 영상 데이터들의 순차 공급 단계는 상기 기수 및 우수번째 데이터 집적회로별로 정렬된 영상 데이터를 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들에 대응되는 순서로 순차 출력하는 단계, 상기 기수번째 데이터 집적회로들 각각은 상기 위치 설정 신호에 따라 상기 정렬된 영상 데이터 중 기수번째의 영상 데이터를 수평 라인 단위로 순차 저장하는 단계, 및 상기 우수번째 데이터 집적회로들 각각은 상기 위치 설정 신호에 따라 상기 정렬된 영상 데이터 중 우수번째의 영상 데이터를 수평 라인 단위로 순차 저장하는 단계를 포함한 것을 특징으로 한다.
타이밍 컨트롤러와 기수번째의 데이터 집적회로들 간에는 상기 정렬된 영상 데이터들이 전송되는 신호 전송라인들이 구비되고, 상기 우수번째의 데이터 집적회로들은 서로 쌍을 이루는 인접한 각각의 기수번째의 데이터 집적회로와 캐스케이드 구조(Cascade Structure)로 별도의 신호 전송라인들이 각각 연결되며, 상기 서로 인접한 한 쌍의 기수번째 및 우수번째의 데이터 집적회로들 각각에는 기수번째 또는 우수번째의 위치를 설정하는 위치 설정 신호가 미리 저장되거나, 적어도 한 비트의 논리 신호로 입력되고, 상기 정렬된 영상 데이터들의 순차 공급 단계는 상기 기수 및 우수번째 데이터 집적회로별로 정렬된 영상 데이터를 상기 서로 인접한 한 쌍의 기수번째 및 우수번째의 데이터 집적회로에 대응되는 순서로 순차 출력하는 단계, 상기 기수번째 데이터 집적회로들 각각은 상기 위치 설정 신호에 따라 상기 정렬된 영상 데이터 중 기수번째의 영상 데이터를 수평 라인 단위로 순차 저장하는 단계, 및 상기 우수번째 데이터 집적회로들 각각은 상기 위치 설정 신호에 따라 상기 정렬된 영상 데이터 중 우수번째의 영상 데이터를 수평 라인 단위로 순차 저장하는 단계를 포함한 것을 특징으로 한다.
상술한 바와 같은 기술적 특징들을 갖는 본 발명에 따른 영상 표시장치 및 그 구동방법은 멀티 드롭(multi-drop) 방식의 인트라 패널 인터페이스(intra-panel interface)를 적용하여 영상 데이터 송/수신 라인의 수를 줄이고, 클럭 신호 출력 구성을 간소화시킬 수 있다. 또한, 대역폭(bandwidth) 이용 효율을 향상시키고 전자기적 간섭을 감소시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 액정 표시장치를 나타낸 구성도.
도 2는 도 1에 도시된 타이밍 컨트롤러와 데이터 집적회로들 간의 신호 전송 라인들을 제 1 실시 예에 따라 나타낸 도면.
도 3은 도 2에 도시된 타이밍 컨트롤러와 데이터 집적회로들의 입출력 신호 및 송수신 데이터를 나타낸 파형도.
도 4는 도 1에 도시된 타이밍 컨트롤러와 데이터 집적회로들 간의 신호 전송 라인들을 제 2 실시 예에 따라 나타낸 도면.
도 5는 도 4에 도시된 타이밍 컨트롤러와 데이터 집적회로들의 입출력 신호 및 송수신 데이터를 나타낸 파형도.
도 6은 도 1에 도시된 타이밍 컨트롤러와 데이터 집적회로들 간의 신호 전송 라인들을 제 3 실시 예에 따라 나타낸 도면.
도 7은 도 6에 도시된 타이밍 컨트롤러와 데이터 집적회로들의 입출력 신호 및 송수신 데이터를 나타낸 파형도.
도 8은 도 1에 도시된 타이밍 컨트롤러와 데이터 집적회로들 간의 신호 전송 라인들을 제 4 실시 예에 따라 나타낸 도면.
도 9는 도 8에 도시된 타이밍 컨트롤러와 데이터 집적회로들의 입출력 신호 및 송수신 데이터를 나타낸 파형도.
이하, 상기와 같은 특징을 갖는 본 발명의 실시 예에 따른 영상 표시장치 및 그 구동방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
영상 표시장치는 일반적으로 사용되는 평판형의 표시장치 예를 들면, 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 디스플레이 패널(Plasma Display Panel) 및 유기 발광 다이오드 표시장치(Organic Light Emitting Diode Display) 등이 될 수 있다. 하지만, 이하에서는 설명의 편의상 액정 표시장치를 예로 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 액정 표시장치를 나타낸 구성도이다.
도 1에 도시된 액정 표시장치는 복수의 화소 영역을 구비하여 영상을 표시하는 액정패널(2); 액정패널(2)의 제 1측에서 액정패널(2)의 게이트 라인들(GL1 내지 GLn)을 구동하는 복수의 제 1 게이트 집적회로(3); 액정패널(2)의 제 1측에 대응되는 제 2측에 구비되어 게이트 라인들(GL1 내지 GLn)을 구동하는 제 2 게이트 집적회로(23); 액정패널(2)의 데이터 라인들(DL1 내지 DLm)을 구동하는 복수의 데이터 집적회로(4a 내지 4h); 및 외부로부터의 영상 데이터를 기수번째 데이터 집적회로(4a,4c,4e,4g) 및 우수번째 데이터 집적회로(4b,4d,4f,4h) 별로 정렬한 후, 기수 및 우수번째로 정렬된 영상 데이터들을 멀티 드롭(multi-drop) 방식으로 상기 기수 및 우수번째 데이터 집적회로(4a 내지 4h)들에 순차 공급하는 타이밍 컨트롤러(18)를 구비한다.
액정패널(2)은 복수의 게이트 라인(GL1 내지 GLn)과 복수의 데이터 라인(DL1 내지 DLm)에 의해 정의되는 각 화소영역에 형성된 박막 트랜지스터(TFT; Thin Film Transistor), TFT와 접속된 액정 커패시터(Clc)를 구비한다. 액정 커패시터(Clc)는 TFT와 접속된 화소전극, 화소전극과 액정을 사이에 두고 구성된 공통전극으로 구성된다. TFT는 각각의 게이트 라인(GL1 내지 GLn)으로부터의 스캔펄스에 응답하여 각각의 데이터 라인(DL1 내지 DLm)으로부터의 영상 신호를 화소전극에 공급한다. 액정 커패시터(Clc)는 화소전극에 공급된 영상 신호와 공통전극에 공급된 기준 공통전압의 차전압을 충전하고, 그 차 전압에 따라 액정 분자들의 배열을 가변시켜 광 투과율을 조절함으로써 계조를 구현한다. 그리고 액정 커패시터(Clc)에는 스토리지 커패시터(Cst)가 병렬로 접속되어 액정 커패시터(Clc)에 충전된 전압이 다음 데이터 신호가 공급될 때까지 유지되게 한다. 이러한, 스토리지 커패시터(Cst)는 화소전극이 이전 게이트 라인과 절연막을 사이에 두고 중첩되어 형성되거나, 화소전극이 스토리지 라인과 절연막을 사이에 두고 중첩되어 형성되기도 한다.
복수의 데이터 집적회로(4a 내지 4h)는 액정패널(2)의 제 3측과 적어도 하나의 소스 인쇄회로기판(8a,8b) 사이에 각각 구비된 데이터 회로필름(6a,6b)에 각각 실장되어, 자신의 위치와 대응되는 표시 영역의 해당 데이터 라인들(DL1 내지 DLm)을 각각 구동한다.
데이터 회로필름(6a,6b)은 TCP(Tape Carrier Package) 필름 또는 COF(Chip On Flexible Printed Circuit) 필름 등이 사용될 수 있다. 특히, 데이터 집적회로(4a 내지 4h)가 각각 실장된 데이터 회로필름(6a,6b)의 경우에는 TAB(Tape Automated Bonding) 방식 등에 의해 적어도 하나의 소스 인쇄회로기판(8a,8b)과 액정패널(2)의 사이에 부착된다. 이 경우, 복수의 데이터 집적회로(4a 내지 4h) 각각은 데이터 회로필름(6a,6b)과 패드부 등을 통해 자신의 위치와 대응되는 표시 영역의 해당 데이터 라인들(DL1 내지 Dlm)을 구동하게 된다.
각각의 데이터 집적회로(4a 내지 4h)는 타이밍 컨트롤러(18)로부터의 데이터 구동 제어신호 예를 들어, 소스 스타트 신호(SSP; Source Start Pulse), 소스 쉬프트 클럭(SSC; Source Shift Clock), 소스 출력 인에이블(SOE; Source Output Enable) 신호 등을 이용하여 각 데이터 라인(DL1 내지 DLm)에 아날로그 영상신호를 공급한다.
좀 더 구체적으로 설명하면, 기수번째(또는, 홀수번째)의 데이터 집적회로(4a,4c,4e,4g)들과 우수번째(또는, 짝수번째)의 데이터 집적회로(4b,4d,4f,4h)들 각각은 기수번째와 우수번째 표시영역의 영상 데이터들을 수평 라인 단위로 순차 입력받는다. 그리고, 기수번째나 우수번째에 배치된 자신의 위치에 해당되는 기수 또는 우수번째 표시영역의 영상 데이터들을 래치한 후, 아날로그 영상 전압 즉, 영상 신호로 변환한다. 이렇게 변환된 영상 신호들은 자신의 위치와 대응되는 표시 영역의 해당 데이터 라인들(DL1 내지 Dlm)에 공급한다.
기수번째나 우수번째에 배치된 데이터 집적회로 각각의 위치는 미리 설정 및 저장되었거나, 외부로부터 입력되는 위치 설정 신호 또는 캐리 신호를 공급받음으로써 설정될 수 있다. 예를 들어, 기수번째 또는 우수번째의 위치를 설정하는 위치 설정 신호는 적어도 한 비트의 논리 신호로 입력될 수 있으며, 위치 설정 신호는 데이터 집적회로(4a 내지 4h) 각각의 위치에 따라 자체적으로 미리 설정 및 저장되었거나, 외부 시스템이나 타이밍 컨트롤러(18)로부터 설정되어 입력될 수 있다.
복수의 제 1 게이트 집적회로(3)는 액정패널(2)의 제 1측에 구비되어 게이트 라인들(GL1 내지 GLn)을 순차 구동한다. 복수의 제 1 게이트 집적회로(3)는 액정패널(2)의 비표시 영역이나 제 1 게이트 회로필름(5)에 각각 실장되어 액정패널(2)에 전기적으로 접속된다. 복수의 제 1 게이트 집적회로(3) 각각은 적어도 하나의 소스 인쇄회로기판(8a,8b), 데이터 회로필름(6a,6b), 액정패널(2)의 영상 비표시영역 및 제 1 게이트 회로필름(5) 등을 통해 상기의 타이밍 컨트롤러(18)로부터 게이트 제어신호 등을 공급받는다.
각각의 제 1 게이트 집적회로(3)는 타이밍 컨트롤러(18)로부터의 게이트 제어신호 예를 들어, 게이트 스타트 신호(GSP; Gate Start Pulse), 게이트 쉬프트 클럭(GSC; Gate Shift Clock), 게이트 출력 인에이블(GOE; Gate Output Enable) 신호 등을 이용하여 각 게이트 라인(GL1 내지 GLn)에 스캔펄스 또는 게이트 온 전압을 순차 공급한다. 좀 더 구체적으로, 제 1 게이트 집적회로들(3)은 타이밍 컨트롤러(18)로부터의 GSP를 GSC에 따라 쉬프트 시켜서 각 게이트 라인(GL1 내지 GLn)에 게이트 온 전압의 스캔펄스를 순차 공급한다. 그리고, 각 게이트 라인(GL1 내지 GLn)에 스캔펄스가 공급되지 않는 기간에는 게이트 오프 전압을 공급한다.
복수의 제 2 게이트 집적회로(23)는 액정패널(2)의 제 1측과 마주하도록 대응되는 제 2측에 구비되어 각 게이트 라인들(GL1 내지 GLn)을 순차 구동한다. 여기서, 복수의 제 2 게이트 집적회로(23)는 대화면으로 형성되는 액정패널(2)의 크기 및 각 게이트 라인들(GL1 내지 GLn)의 길이에 따라 선택적으로 형성되며, 액정패널(2)이 작은 경우에는 구비되지 않아도 무방하다. 이러한 복수의 제 2 게이트 집적회로(23) 각각의 구동방법은 제 1 게이트 집적회로(3)와 동일하다. 상술한 바와 같은 데이터 집적회로(4a 내지 4h)와 제 1 및 제 2 게이트 집적회로들(3,23)의 개수는 도 1에 도시한 개수로 한정되지 않는다.
타이밍 컨트롤러(18)는 도 1과 같이 별도의 컨트롤 인쇄회로기판(10)에 구비되거나, 적어도 하나의 소스 인쇄회로기판(8a,8b) 중 어느 하나에 구비(미도시)되어 외부로부터의 영상 데이터 및 복수의 동기신호들에 따라 복수의 데이터 집적회로(4a 내지 4h)와 제 1 및 제 2 게이트 집적회로(3,23)들을 제어한다. 예를 들어, 타이밍 컨트롤러(18)가 별도의 컨트롤 인쇄회로기판(10)에 구비된 경우, 타이밍 컨트롤러(18)는 적어도 하나의 제 1 커넥터(13a,13b)와 적어도 하나의 케이블(12a,12b) 및 적어도 하나의 제 2 커넥터(14a,14b)를 통해 각 소스 인쇄회로기판(8a,8b)과 각 데이터 회로필름(6a,6b) 등으로 게이트 및 데이터 제어신호들을 공급하게 된다.
타이밍 컨트롤러(18)는 외부 시스템 등으로부터 입력되는 영상 데이터를 액정패널(2)의 구동에 알맞도록 정렬한다. 이때, 타이밍 컨트롤러(18)는 영상 데이터를 기수번째 데이터 집적회로(4a,4c,4e,4g) 및 우수번째 데이터 집적회로(4b,4d,4f,4h) 별로 정렬 및 분할한 후, 멀티 드롭(multi-drop) 방식으로 정렬 및 분할된 영상 데이터들을 데이터 집적회로(4a 내지 4h)들에 순차 공급한다. 또한, 타이밍 컨트롤러(18)는 외부로부터 입력되는 동기신호들 예를 들어, 도트클럭, 데이터 인에이블 신호, 수평 및 수직 동기신호들을 이용하여 게이트 및 데이터 제어신호를 생성하여 제 1 및 제 2 게이트 집적회로들(3,23)과 데이터 집적회로(4a,4b)들을 제어한다. 여기서, 타이밍 컨트롤러(18)는 기수번째(또는, 홀수번째) 데이터 집적회로(4a,4c,4e,4g) 및 우수번째(또는, 짝수번째) 데이터 집적회로(4b,4d,4f,4h)의 위치를 설정하는 위치 설정 신호를 적어도 한 비트의 논리 신호로 생성하여 각각의 기수 및 우수번째 데이터 집적회로(4a 내지 4d)에 각각 공급하하기도 한다.
도 2는 도 1에 도시된 타이밍 컨트롤러와 데이터 집적회로들 간의 신호 전송 라인들을 제 1 실시 예에 따라 나타낸 도면이다. 그리고, 도 3은 도 2에 도시된 타이밍 컨트롤러와 데이터 집적회로들의 입출력 신호 및 송수신 데이터를 나타낸 파형도이다.
도 2에 도시된 상기 타이밍 컨트롤러(18)와 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로(4a,4b, 4c,4d,...)들 간에는 상기의 멀티 드롭 방식으로 상기의 정렬된 영상 데이터들이 전송되는 분기된 신호 전송라인들이 구비되고, 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로(4a,4b, 4c,4d,...)들 간에는 캐리 전송 라인(CL)이 구비된다.
이에, 타이밍 컨트롤러(18)는 상기 기수 및 우수번째 데이터 집적회로별로 정렬된 영상 데이터를 상기 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로(4a,4b, 4c,4d,...)들에 대응되는 순서로 순차 출력한다.
기수번째 데이터 집적회로(4a,4c,4e,4g)들 각각은 정렬된 영상 데이터 중 기수번째의 영상 데이터를 수평 라인 단위로 순차 저장하며, 우수번째 데이터 집적회로(4b,4d,4f,4h)들 각각은 인접하게 위치한 기수번째 데이터 집적회로(4a,4c,4e,4g)로부터의 캐리 신호에 따라 정렬된 영상 데이터 중 우수번째의 영상 데이터를 수평 라인 단위로 순차 저장한다.
구체적으로, 타이밍 컨트롤러(18)와 기수번째 데이터 집적회로(4a,4c,4e,4g)들 간에는 데이터 제어신호 및 영상 데이터가 전송되는 적어도 하나의 신호 전송라인들이 형성된다. 그리고, 각각의 신호 전송라인들로부터 분기된 신호 전송라인들이 우수번째 데이터 집적회로(4b,4d,4f,4h)들에 각각 연결된다. 한편, 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로(4a,4b, 4c,4d,...)들 간에는 별도로 캐리 전송 라인(CL)이 더 형성될 수 있다.
도 3을 참조하면, 타이밍 컨트롤러(18)는 위상 지연신호 또는 지연 동기신호(DLL) 동기화 후, 데이터 제어신호(packet #1)와 기수번째 데이터 집적회로(4a,4c,4e,4g)별로 정렬 및 분할된 수평라인 분의 영상 데이터(Axtive Data #1)를 기수번째 수평 기간에 신호 전송라인들로 출력한다. 그리고, 데이터 제어신호(packet #2)와 우수번째 데이터 집적회로(4b,4d,4f,4h)별로 정렬 및 분할된 수평라인 분의 영상 데이터(Axtive Data #2)를 우수번째 수평기간에 동일한 신호 전송라인들로 출력한다.
기수번째 데이터 집적회로(4a,4c,4e,4g)들 각각은 데이터 제어신호(packet #1)에 따라 1수평 라인 분의 영상 데이터(Axtive Data #1)를 순차 저장한다. 이때, 기수번째 데이터 집적회로(4a,4c,4e,4g)들 각각은 GSP를 GSC에 따라 쉬프트 시켜서 1수평 라인 분의 영상 데이터(Axtive Data #1)를 순차적으로 저장한다. 그리고, 쉬프트된 GSP는 캐리 전송 라인(CL)로 출력함으로써, 인접한 우수번째 데이터 집적회로(4b,4d,4f,4h)에 캐리 신호로 공급되도록 한다.
우수번째 데이터 집적회로(4b,4d,4f,4h)들 각각은 인접하게 위치한 기수번째 데이터 집적회로(4a,4c,4e,4g)로부터 캐리 신호가 공급되면, 데이터 제어신호(packet #2)에 따라 정렬 및 분할된 영상 데이터 중 우수번째의 영상 데이터(Axtive Data #2)를 수평 라인 단위로 순차 저장한다. 이때, 우수번째 데이터 집적회로(4b,4d,4f,4h)들 각각은 GSP를 GSC에 따라 쉬프트 시켜서 1수평 라인 분의 영상 데이터(Axtive Data #2)를 순차적으로 저장한다.
이 후, 기수번째 및 우수번째의 데이터 집적회로(4a,4b, 4c,4d,...)들은 저장된 수평 라인 분의 영상 데이터(Axtive Data #1, #2)를 동시에 아날로그 영상 신호로 변환하여 자신의 위치와 대응되는 표시 영역의 해당 데이터 라인들(DL1 내지 Dlm)에 공급한다.
도 4는 도 1에 도시된 타이밍 컨트롤러와 데이터 집적회로들 간의 신호 전송라인들을 제 2 실시 예에 따라 나타낸 도면이다. 그리고, 도 5는 도 4에 도시된 타이밍 컨트롤러와 데이터 집적회로들의 입출력 신호 및 송수신 데이터를 나타낸 파형도이다.
도 4에 도시된 타이밍 컨트롤러(18)와 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로(4a,4b, 4c,4d,...)들 간에는 멀티 드롭 방식으로 상기의 정렬된 영상 데이터들이 전송되는 분기된 신호 전송라인들이 구비되고,
서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로(4a,4b, 4c,4d,...)들 각각에는 기수번째 또는 우수번째로 배치된 자신의 위치를 설정하는 위치 설정 신호(DN)가 적어도 한 비트의 논리 신호로 입력되며, 타이밍 컨트롤러(18)는 기수 및 우수번째 데이터 집적회로별로 정렬된 영상 데이터를 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로(4a,4b, 4c,4d,...)들에 대응되는 순서로 순차 출력한다.
이에, 기수번째 데이터 집적회로(4a,4c,4e,4g)들 각각은 위치 설정 신호(DN)에 따라 정렬된 영상 데이터 중 기수번째의 영상 데이터를 수평 라인 단위로 순차 저장하며, 우수번째 데이터 집적회로(4b,4d,4f,4h)들 각각은 위치 설정 신호(DN)에 따라 정렬된 영상 데이터 중 우수번째의 영상 데이터를 수평 라인 단위로 순차 저장한다.
구체적으로, 타이밍 컨트롤러(18)와 기수번째 데이터 집적회로(4a,4c,4e,4g)들 간에는 영상 데이터와 데이터 제어신호가 전송되는 적어도 하나의 신호 전송라인들이 형성된다. 그리고, 각각의 신호 전송라인들로부터 분기된 신호 전송라인들이 우수번째 데이터 집적회로(4b,4d,4f,4h)들에 각각 연결된다.
도 5를 참조하면, 타이밍 컨트롤러(18)는 위상 지연신호 또는 지연 동기신호(DLL) 동기화 후, 데이터 제어신호(packet #1)와 기수번째 데이터 집적회로(4a,4c,4e,4g)별로 정렬 및 분할된 수평라인 분의 영상 데이터(Axtive Data #1)를 기수번째 수평 기간에 신호 전송라인들로 출력한다. 그리고, 데이터 제어신호(packet #2)와 우수번째 데이터 집적회로(4b,4d,4f,4h)별로 정렬 및 분할된 수평라인 분의 영상 데이터(Axtive Data #2)를 우수번째 수평기간에 동일한 신호 전송라인들로 출력한다.
기수번째 데이터 집적회로(4a,4c,4e,4g)들 각각은 로우 논리로 공급 또는 설정된 위치 설정 신호(DN(L))에 따라 데이터 제어신호(packet #1)를 먼저 입력받고, 데이터 제어신호(packet #1)에 따라 1수평 라인 분의 영상 데이터(Axtive Data #1)를 순차 저장한다. 이때, 기수번째 데이터 집적회로(4a,4c,4e,4g)들 각각은 GSP를 GSC에 따라 쉬프트 시켜서 1수평 라인 분의 영상 데이터(Axtive Data #1)를 순차적으로 저장한다.
우수번째 데이터 집적회로(4b,4d,4f,4h)들 각각은 하이 논리로 공급 또는 설정된 위치 설정 신호(DN(H))에 따라 데이터 제어신호(packet #2)를 이용하여 정렬된 영상 데이터 중 우수번째의 영상 데이터(Axtive Data #2)를 수평 라인 단위로 순차 저장한다.
이 후, 기수번째 및 우수번째의 데이터 집적회로(4a,4b, 4c,4d,...)들은 저장된 수평 라인 분의 영상 데이터(Axtive Data #1, #2)를 동시에 아날로그 영상 신호로 변환하여 자신의 위치와 대응되는 표시 영역의 해당 데이터 라인들(DL1 내지 Dlm)에 공급한다.
도 6은 도 1에 도시된 타이밍 컨트롤러와 데이터 집적회로들 간의 신호 전송 라인들을 제 3 실시 예에 따라 나타낸 도면이다. 그리고, 도 7은 도 6에 도시된 타이밍 컨트롤러와 데이터 집적회로들의 입출력 신호 및 송수신 데이터를 나타낸 파형도이다.
도 6에 도시된 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로(4a,4b, 4c,4d,...)들 중 타이밍 컨트롤러(18)와 더 근접한 위치 구비된 각각의 데이터 집적회로(4b,4d, 4e,4g) 및 타이밍 컨트롤러(18) 간에는 상기 정렬된 영상 데이터들이 전송되는 신호 전송라인들이 구비되고, 신호 전송라인들이 연결되지 않은 나머지 데이터 집적회로(4a,4c, 4f,4h) 각각은 상기 신호 전송라인들이 연결된 인접한 데이터 집적회로(4b,4d, 4e,4g)와 캐스케이드 구조(Cascade Structure)로 별도의 신호 전송라인들이 각각 연결된다. 여기서, 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로(4a,4b, 4c,4d,...)들 각각에는 기수번째 또는 우수번째의 위치를 설정하는 위치 설정 신호(DN)가 자체 설정되거나 적어도 한 비트의 논리 신호로 입력된다.
이에, 타이밍 컨트롤러(18)는 기수 및 우수번째 데이터 집적회로별로 정렬된 영상 데이터를 서로 인접한 한 쌍의 기수번째 및 우수번째의 데이터 집적회로(4a,4b, 4c,4d,...)에 대응되는 순서로 순차 출력한다.
기수번째 데이터 집적회로(4a,4c,4e,4g)들 각각은 위치 설정 신호(DN)에 따라 정렬된 영상 데이터 중 기수번째의 영상 데이터를 수평 라인 단위로 순차 저장하며, 우수번째 데이터 집적회로(4b,4d,4f,4h)들 각각은 위치 설정 신호(DN)에 따라 상기 정렬된 영상 데이터 중 우수번째의 영상 데이터를 수평 라인 단위로 순차 저장한다.
구체적으로, 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로(4a,4b, 4c,4d,...)들 중 타이밍 컨트롤러(18)와 더 근접한 위치 구비된 각각의 데이터 집적회로(4b,4d, 4e,4g)는 상기 타이밍 컨트롤러(18)와 신호 전송라인들로 연결된다. 반면, 신호 전송라인들이 연결되지 않은 나머지 데이터 집적회로(4a,4c,4f,4h) 각각은 신호 전송라인들이 연결된 인접한 데이터 집적회로(4b,4d,4e,4g)와 캐스케이드 구조(또는, 제어신호나 영상 데이터를 직렬로 순차 공급받는 연결구조)로 별도의 신호 전송 라인들이 각각 연결된다.
도 7을 참조하면, 타이밍 컨트롤러(18)는 위상 지연신호 또는 지연 동기신호(DLL) 동기화 후, 데이터 제어신호(packet #1)와 기수번째 데이터 집적회로(4a,4c,4e,4g)별로 정렬 및 분할된 수평라인 분의 영상 데이터(Axtive Data #1)를 기수번째 수평 기간에 신호 전송라인들로 출력한다. 그리고, 데이터 제어신호(packet #2)와 우수번째 데이터 집적회로(4b,4d,4f,4h)별로 정렬 및 분할된 수평라인 분의 영상 데이터(Axtive Data #2)를 우수번째 수평기간에 동일한 신호 전송라인들로 출력한다.
기수번째 데이터 집적회로(4a,4c,4e,4g)들 각각은 로우 논리로 공급 또는 설정된 위치 설정 신호(DN(L))에 대응하여 기수번째에 입력된 데이터 제어신호(packet #1)따라 동작하며, 데이터 제어신호(packet #1)에 따라 1수평 라인 분의 영상 데이터(Axtive Data #1)를 순차 저장한다. 이때, 기수번째 데이터 집적회로(4a,4c,4e,4g)들 각각은 GSP를 GSC에 따라 쉬프트 시켜서 1수평 라인 분의 영상 데이터(Axtive Data #1)를 순차적으로 저장한다.
우수번째 데이터 집적회로(4b,4d,4f,4h)들 각각은 하이 논리로 공급 또는 설정된 위치 설정 신호(DN(H))에 대응하여 우수번째에 입력된 데이터 제어신호(packet #2)에 따라 정렬된 영상 데이터 중 우수번째의 영상 데이터(Axtive Data #2)를 수평 라인 단위로 순차 저장한다.
이 후, 기수번째 및 우수번째의 데이터 집적회로(4a,4b, 4c,4d,...)들은 저장된 수평 라인 분의 영상 데이터(Axtive Data #1, #2)를 동시에 아날로그 영상 신호로 변환하여 자신의 위치와 대응되는 표시 영역의 해당 데이터 라인들(DL1 내지 Dlm)에 공급한다.
이와 같이, 서로 인접한 한 쌍의 기수번째 및 우수번째의 데이터 집적회로(4a,4b, 4c,4d,...)들 중 타이밍 컨트롤러(18)와 더 근접한 위치 구비된 각각의 데이터 집적회로(4b,4d, 4e,4g)로 영상 데이터가 공급되도록 한 후, 인접한 나머지 데이터 집적회로(4a,4c,4f,4h)로 영상 데이터가 전달되도록 하면 반사파에 의한 리스크(Risk) 및 전자기적 간섭을 줄일 수 있다.
도 8은 도 1에 도시된 타이밍 컨트롤러와 데이터 집적회로들 간의 신호 전송 라인들을 제 4 실시 예에 따라 나타낸 도면이다. 그리고, 도 9는 도 8에 도시된 타이밍 컨트롤러와 데이터 집적회로들의 입출력 신호 및 송수신 데이터를 나타낸 파형도이다.
도 8에 도시된 타이밍 컨트롤러(18)와 기수번째의 데이터 집적회로(4a,4c,4e,4g) 간에는 정렬된 영상 데이터들이 전송되는 신호 전송라인들이 구비되고, 우수번째의 데이터 집적회로(4b,4d, 4f,4h)들은 서로 쌍을 이루는 인접한 각각의 기수번째의 데이터 집적회로(4a,4c,4e, 4g)와 캐스케이드 구조(Cascade Structure)로 별도의 신호 전송라인들이 각각 연결된다. 여기서, 서로 인접한 한 쌍의 기수번째 및 우수번째의 데이터 집적회로(4a,4b, 4c,4d,...)들 각각에는 기수번째 또는 우수번째의 위치를 설정하는 위치 설정 신호(DN)가 미리 저장되거나, 적어도 한 비트의 논리 신호로 입력된다.
이에, 타이밍 컨트롤러(18)는 기수 및 우수번째 데이터 집적회로별로 정렬된 영상 데이터를 서로 인접한 한 쌍의 기수번째 및 우수번째의 데이터 집적회로(4a,4b, 4c,4d,...)에 대응되는 순서로 순차 출력한다.
기수번째 데이터 집적회로(4a,4c,4e,4g)들 각각은 위치 설정 신호(DN)에 따라 정렬된 영상 데이터 중 기수번째의 영상 데이터를 수평 라인 단위로 순차 저장하며, 우수번째 데이터 집적회로(4b,4d,4f,4h)들 각각은 위치 설정 신호(DN)에 따라 정렬된 영상 데이터 중 우수번째의 영상 데이터를 수평 라인 단위로 순차 저장한다.
구체적으로, 기수번째의 데이터 집적회로(4a,4c, 4d,4e)들은 타이밍 컨트롤러(18)와 신호 전송라인들로 연결된다. 반면, 신호 전송라인들이 연결되지 않은 우수번째 데이터 집적회로(4b,4d,4f,4h)들 각각은 인접한 기수번째의 데이터 집적회로(4a,4c, 4d,4e)들과 캐스케이드 구조(또는, 제어신호나 영상 데이터를 직렬로 순차 공급받는 연결구조)로 신호 전송 라인들이 각각 연결된다.
도 9를 참조하면, 타이밍 컨트롤러(18)는 위상 지연신호 또는 지연 동기신호(DLL) 동기화 후, 데이터 제어신호(packet #1)와 기수번째 데이터 집적회로(4a,4c,4e,4g)별로 정렬 및 분할된 수평라인 분의 영상 데이터(Axtive Data #1)를 기수번째 수평 기간에 신호 전송라인들로 출력한다. 그리고, 데이터 제어신호(packet #2)와 우수번째 데이터 집적회로(4b,4d,4f,4h)별로 정렬 및 분할된 수평라인 분의 영상 데이터(Axtive Data #2)를 우수번째 수평기간에 동일한 신호 전송라인들로 출력한다.
기수번째 데이터 집적회로(4a,4c,4e,4g)들 각각은 로우 논리로 공급 또는 설정된 위치 설정 신호(DN(L))에 대응하여 기수번째에 입력된 데이터 제어신호(packet #1)에 따라 1수평 라인 분의 영상 데이터(Axtive Data #1)를 순차 저장한다. 이때, 기수번째 데이터 집적회로(4a,4c,4e,4g)들 각각은 GSP를 GSC에 따라 쉬프트 시켜서 1수평 라인 분의 영상 데이터(Axtive Data #1)를 순차적으로 저장한다.
우수번째 데이터 집적회로(4b,4d,4f,4h)들 각각은 하이 논리로 공급 또는 설정된 위치 설정 신호(DN(H))에 대응하여 우수번째에 입력된 데이터 제어신호(packet #2)에 따라 상기 정렬된 영상 데이터 중 우수번째의 영상 데이터(Axtive Data #2)를 수평 라인 단위로 순차 저장한다.
이 후, 기수번째 및 우수번째의 데이터 집적회로(4a,4b, 4c,4d,...)들은 저장된 수평 라인 분의 영상 데이터(Axtive Data #1, #2)를 동시에 아날로그 영상 신호로 변환하여 자신의 위치와 대응되는 표시 영역의 해당 데이터 라인들(DL1 내지 Dlm)에 공급한다.
이와 같이, 서로 인접한 한 쌍의 기수번째 및 우수번째의 데이터 집적회로(4a,4b, 4c,4d,...)들 중 타이밍 컨트롤러(18)와 더 근접한 위치 구비된 각각의 데이터 집적회로(4b,4d, 4e,4g)로 영상 데이터가 공급되도록 한 후, 인접한 나머지 데이터 집적회로(4a,4c,4f,4h)로 영상 데이터가 전달되도록 하면 반사파에 의한 리스크(Risk) 및 전자기적 간섭을 줄일 수 있다.
이상에서 상술한 바와 같이, 본 발명에 따른 영상 표시장치 및 그 구동방법은 멀티 드롭(multi-drop) 방식의 인트라 패널 인터페이스(intra-panel interface)를 적용하여 영상 데이터의 송/수신 라인의 수를 줄이고 클럭 신호 출력 구성을 간소화시킬 수 있다. 또한, 대역폭(bandwidth) 이용 효율을 향상시키고 전자기적 간섭을 감소시킬 수 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
2: 액정패널 3: 제 1 게이트 집적회로
4a 내지 4h: 복수의 데이터 집적회로 23: 제 2 게이트 집적회로
6a, 6b: 데이터 회로필름 5,25: 게이트 회로필름
8a,8b: 소스 인쇄 회로 기판 10: 컨트롤 인쇄회로 기판
CL: 캐리 전송 라인

Claims (10)

  1. 삭제
  2. 복수의 화소 영역을 구비하여 영상을 표시하는 영상 표시패널;
    상기 영상 표시패널의 제 1측에 구비되어 상기 영상 표시패널의 게이트 라인들을 구동하는 복수의 게이트 집적회로;
    상기 영상 표시패널의 데이터 라인들을 구동하는 복수의 데이터 집적회로; 및
    외부로부터의 영상 데이터를 기수번째 데이터 집적회로 및 우수번째 데이터 집적회로별로 정렬한 후, 기수 및 우수번째로 정렬된 영상 데이터들을 멀티 드롭(multi-drop) 방식으로 상기 기수 및 우수번째의 데이터 집적회로들에 순차 공급하는 타이밍 컨트롤러를 구비하고,
    상기 타이밍 컨트롤러와 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들 간에는 상기의 멀티 드롭 방식으로 상기의 정렬된 영상 데이터들이 전송되는 분기된 신호 전송라인들이 구비되고,
    상기 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들 간에는 캐리 전송 라인이 구비되며,
    상기 타이밍 컨트롤러는 상기 기수 및 우수번째 데이터 집적회로별로 정렬된 영상 데이터를 상기 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들에 대응되는 순서로 순차 출력하고,
    상기 기수번째 데이터 집적회로들 각각은 상기 정렬된 영상 데이터 중 기수번째의 영상 데이터를 수평 라인 단위로 순차 저장하며,
    상기 우수번째 데이터 집적회로들 각각은 상기 인접하게 위치한 기수번째 데이터 집적회로로부터의 캐리 신호에 따라 상기 정렬된 영상 데이터 중 우수번째의 영상 데이터를 수평 라인 단위로 순차 저장하는 것을 특징으로 하는 영상 표시장치.
  3. 복수의 화소 영역을 구비하여 영상을 표시하는 영상 표시패널;
    상기 영상 표시패널의 제 1측에 구비되어 상기 영상 표시패널의 게이트 라인들을 구동하는 복수의 게이트 집적회로;
    상기 영상 표시패널의 데이터 라인들을 구동하는 복수의 데이터 집적회로; 및
    외부로부터의 영상 데이터를 기수번째 데이터 집적회로 및 우수번째 데이터 집적회로별로 정렬한 후, 기수 및 우수번째로 정렬된 영상 데이터들을 멀티 드롭(multi-drop) 방식으로 상기 기수 및 우수번째의 데이터 집적회로들에 순차 공급하는 타이밍 컨트롤러를 구비하고,
    상기 타이밍 컨트롤러와 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들 간에는 상기 멀티 드롭 방식으로 상기의 정렬된 영상 데이터들이 전송되는 분기된 신호 전송라인들이 구비되고,
    서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들 각각에는 기수번째 또는 우수번째로 배치된 자신의 위치를 설정하는 위치 설정 신호가 적어도 한 비트의 논리 신호로 입력되며,
    상기 타이밍 컨트롤러는 상기 기수 및 우수번째 데이터 집적회로별로 정렬된 영상 데이터를 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들에 대응되는 순서로 순차 출력하고,
    상기 기수번째 데이터 집적회로들 각각은 상기 위치 설정 신호에 따라 상기 정렬된 영상 데이터 중 기수번째의 영상 데이터를 수평 라인 단위로 순차 저장하며,
    상기 우수번째 데이터 집적회로들 각각은 상기 위치 설정 신호에 따라 상기 정렬된 영상 데이터 중 우수번째의 영상 데이터를 수평 라인 단위로 순차 저장하는 것을 특징으로 하는 영상 표시장치.
  4. 복수의 화소 영역을 구비하여 영상을 표시하는 영상 표시패널;
    상기 영상 표시패널의 제 1측에 구비되어 상기 영상 표시패널의 게이트 라인들을 구동하는 복수의 게이트 집적회로;
    상기 영상 표시패널의 데이터 라인들을 구동하는 복수의 데이터 집적회로; 및
    외부로부터의 영상 데이터를 기수번째 데이터 집적회로 및 우수번째 데이터 집적회로별로 정렬한 후, 기수 및 우수번째로 정렬된 영상 데이터들을 멀티 드롭(multi-drop) 방식으로 상기 기수 및 우수번째의 데이터 집적회로들에 순차 공급하는 타이밍 컨트롤러를 구비하고,
    서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들 중, 상기 타이밍 컨트롤러와 더 근접한 위치 구비된 각 쌍의 데이터 집적회로 중 하나와 상기 타이밍 컨트롤러 간에는 상기 정렬된 영상 데이터들이 전송되는 신호 전송라인들이 구비되고,
    상기 신호 전송라인들이 연결되지 않은 나머지 데이터 집적회로들 각각은 상기 신호 전송라인들이 연결된 인접한 데이터 집적회로들과 캐스케이드 구조(Cascade Structure)로 별도의 신호 전송라인들이 각각 연결되며,
    상기 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들 각각에는 기수번째 또는 우수번째로 배치된 자신의 위치를 설정하는 위치 설정 신호가 적어도 한 비트의 논리 신호로 입력되며,
    상기 타이밍 컨트롤러는 상기 기수 및 우수번째 데이터 집적회로별로 정렬된 영상 데이터를 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들에 대응되는 순서로 순차 출력하고,
    상기 기수번째 데이터 집적회로들 각각은 상기 위치 설정 신호에 따라 상기 정렬된 영상 데이터 중 기수번째의 영상 데이터를 수평 라인 단위로 순차 저장하며,
    상기 우수번째 데이터 집적회로들 각각은 상기 위치 설정 신호에 따라 상기 정렬된 영상 데이터 중 우수번째의 영상 데이터를 수평 라인 단위로 순차 저장하는 것을 특징으로 하는 영상 표시장치.
  5. 복수의 화소 영역을 구비하여 영상을 표시하는 영상 표시패널;
    상기 영상 표시패널의 제 1측에 구비되어 상기 영상 표시패널의 게이트 라인들을 구동하는 복수의 게이트 집적회로;
    상기 영상 표시패널의 데이터 라인들을 구동하는 복수의 데이터 집적회로; 및
    외부로부터의 영상 데이터를 기수번째 데이터 집적회로 및 우수번째 데이터 집적회로별로 정렬한 후, 기수 및 우수번째로 정렬된 영상 데이터들을 멀티 드롭(multi-drop) 방식으로 상기 기수 및 우수번째의 데이터 집적회로들에 순차 공급하는 타이밍 컨트롤러를 구비하고,
    상기 타이밍 컨트롤러와 기수번째의 데이터 집적회로들 간에는 상기 정렬된 영상 데이터들이 전송되는 신호 전송라인들이 구비되고,
    상기 우수번째의 데이터 집적회로들은 서로 쌍을 이루는 인접한 각각의 기수번째의 데이터 집적회로와 캐스케이드 구조(Cascade Structure)로 별도의 신호 전송라인들이 각각 연결되며,
    상기 서로 인접한 한 쌍의 기수번째 및 우수번째의 데이터 집적회로들 각각에는 기수번째 또는 우수번째의 위치를 설정하는 위치 설정 신호가 미리 저장되거나, 적어도 한 비트의 논리 신호로 입력되고,
    상기 타이밍 컨트롤러는 상기 기수 및 우수번째 데이터 집적회로별로 정렬된 영상 데이터를 상기 서로 인접한 한 쌍의 기수번째 및 우수번째의 데이터 집적회로에 대응되는 순서로 순차 출력하고,
    상기 기수번째 데이터 집적회로들 각각은 상기 위치 설정 신호에 따라 상기 정렬된 영상 데이터 중 기수번째의 영상 데이터를 수평 라인 단위로 순차 저장하며,
    상기 우수번째 데이터 집적회로들 각각은 상기 위치 설정 신호에 따라 상기 정렬된 영상 데이터 중 우수번째의 영상 데이터를 수평 라인 단위로 순차 저장하는 것을 특징으로 하는 영상 표시장치.
  6. 삭제
  7. 복수의 화소 영역을 구비하여 영상을 표시하는 영상 표시패널의 게이트 라인들을 구동하는 단계;
    기수번째 및 우수번째의 데이터 집적회로들을 이용하여 상기 게이트 라인들의 구동 타이밍에 따라 상기 영상 표시패널의 데이터 라인들을 구동하는 단계; 및
    외부로부터의 영상 데이터를 상기 기수번째 및 우수번째 데이터 집적회로별로 정렬한 후, 기수번째 및 우수번째로 정렬된 영상 데이터들을 멀티 드롭(multi-drop) 방식으로 상기 기수번째 및 우수번째의 데이터 집적회로들에 순차 공급하는 딘계를 포함하고,
    타이밍 컨트롤러와 서로 인접하게 배치되어 쌍을 이루는 상기 기수 및 우수번째의 데이터 집적회로들 간에는 상기의 멀티 드롭 방식으로 상기의 정렬된 영상 데이터들이 전송되는 분기된 신호 전송라인들이 구비되고,
    상기 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들 간에는 캐리 전송 라인이 구비되며,
    상기 정렬된 영상 데이터들의 순차 공급 단계는 상기 기수 및 우수번째 데이터 집적회로별로 정렬된 영상 데이터를 상기 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들에 대응되는 순서로 순차 출력하는 단계,
    상기 기수번째 데이터 집적회로들 각각이 상기 정렬된 영상 데이터 중 기수번째의 영상 데이터를 수평 라인 단위로 순차 저장함과 아울러, 자체 생성된 캐리 신호를 서로 인접한 우수번째 집적회로에 공급하는 단계,
    상기 우수번째 데이터 집적회로들 각각이 상기 인접하게 위치한 기수번째 데이터 집적회로로부터의 캐리 신호에 따라 상기 정렬된 영상 데이터 중 우수번째의 영상 데이터를 수평 라인 단위로 순차 저장하는 단계를 포함한 것을 특징으로 하는 영상 표시장치의 구동방법.
  8. 복수의 화소 영역을 구비하여 영상을 표시하는 영상 표시패널의 게이트 라인들을 구동하는 단계;
    기수번째 및 우수번째의 데이터 집적회로들을 이용하여 상기 게이트 라인들의 구동 타이밍에 따라 상기 영상 표시패널의 데이터 라인들을 구동하는 단계; 및
    외부로부터의 영상 데이터를 상기 기수번째 및 우수번째 데이터 집적회로별로 정렬한 후, 기수번째 및 우수번째로 정렬된 영상 데이터들을 멀티 드롭(multi-drop) 방식으로 상기 기수번째 및 우수번째의 데이터 집적회로들에 순차 공급하는 딘계를 포함하고,
    타이밍 컨트롤러와 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들 간에는 상기 멀티 드롭 방식으로 상기의 정렬된 영상 데이터들이 전송되는 분기된 신호 전송라인들이 구비되고,
    서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들 각각에는 기수번째 또는 우수번째로 배치된 자신의 위치를 설정하는 위치 설정 신호가 적어도 한 비트의 논리 신호로 입력되며,
    상기 정렬된 영상 데이터들의 순차 공급 단계는 상기 기수 및 우수번째 데이터 집적회로별로 정렬된 영상 데이터를 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들에 대응되는 순서로 순차 출력하는 단계,
    상기 기수번째 데이터 집적회로들 각각은 상기 위치 설정 신호에 따라 상기 정렬된 영상 데이터 중 기수번째의 영상 데이터를 수평 라인 단위로 순차 저장하는 단계, 및
    상기 우수번째 데이터 집적회로들 각각은 상기 위치 설정 신호에 따라 상기 정렬된 영상 데이터 중 우수번째의 영상 데이터를 수평 라인 단위로 순차 저장하는 단계를 포함한 것을 특징으로 하는 영상 표시장치의 구동방법.
  9. 복수의 화소 영역을 구비하여 영상을 표시하는 영상 표시패널의 게이트 라인들을 구동하는 단계;
    기수번째 및 우수번째의 데이터 집적회로들을 이용하여 상기 게이트 라인들의 구동 타이밍에 따라 상기 영상 표시패널의 데이터 라인들을 구동하는 단계; 및
    외부로부터의 영상 데이터를 상기 기수번째 및 우수번째 데이터 집적회로별로 정렬한 후, 기수번째 및 우수번째로 정렬된 영상 데이터들을 멀티 드롭(multi-drop) 방식으로 상기 기수번째 및 우수번째의 데이터 집적회로들에 순차 공급하는 딘계를 포함하고,
    서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들 중, 타이밍 컨트롤러와 더 근접한 위치 구비된 각 쌍의 데이터 집적회로 중 하나와 상기 타이밍 컨트롤러 간에는 상기 정렬된 영상 데이터들이 전송되는 신호 전송라인들이 구비되고,
    상기 신호 전송라인들이 연결되지 않은 나머지 데이터 집적회로들 각각은 상기 신호 전송라인들이 연결된 인접한 데이터 집적회로들과 캐스케이드 구조(Cascade Structure)로 별도의 신호 전송라인들이 각각 연결되며,
    타이밍 컨트롤러와 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들 간에는 상기 멀티 드롭 방식으로 상기의 정렬된 영상 데이터들이 전송되는 분기된 신호 전송라인들이 구비되고,
    서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들 각각에는 기수번째 또는 우수번째로 배치된 자신의 위치를 설정하는 위치 설정 신호가 적어도 한 비트의 논리 신호로 입력되며,
    상기 정렬된 영상 데이터들의 순차 공급 단계는 상기 기수 및 우수번째 데이터 집적회로별로 정렬된 영상 데이터를 서로 인접하게 배치되어 쌍을 이루는 기수 및 우수번째의 데이터 집적회로들에 대응되는 순서로 순차 출력하는 단계,
    상기 기수번째 데이터 집적회로들 각각은 상기 위치 설정 신호에 따라 상기 정렬된 영상 데이터 중 기수번째의 영상 데이터를 수평 라인 단위로 순차 저장하는 단계, 및
    상기 우수번째 데이터 집적회로들 각각은 상기 위치 설정 신호에 따라 상기 정렬된 영상 데이터 중 우수번째의 영상 데이터를 수평 라인 단위로 순차 저장하는 단계를 포함한 것을 특징으로 하는 영상 표시장치의 구동방법.
  10. 복수의 화소 영역을 구비하여 영상을 표시하는 영상 표시패널의 게이트 라인들을 구동하는 단계;
    기수번째 및 우수번째의 데이터 집적회로들을 이용하여 상기 게이트 라인들의 구동 타이밍에 따라 상기 영상 표시패널의 데이터 라인들을 구동하는 단계; 및
    외부로부터의 영상 데이터를 상기 기수번째 및 우수번째 데이터 집적회로별로 정렬한 후, 기수번째 및 우수번째로 정렬된 영상 데이터들을 멀티 드롭(multi-drop) 방식으로 상기 기수번째 및 우수번째의 데이터 집적회로들에 순차 공급하는 딘계를 포함하고,
    타이밍 컨트롤러와 기수번째의 데이터 집적회로들 간에는 상기 정렬된 영상 데이터들이 전송되는 신호 전송라인들이 구비되고, 상기 우수번째의 데이터 집적회로들은 서로 쌍을 이루는 인접한 각각의 기수번째의 데이터 집적회로와 캐스케이드 구조(Cascade Structure)로 별도의 신호 전송라인들이 각각 연결되며,
    상기 서로 인접한 한 쌍의 기수번째 및 우수번째의 데이터 집적회로들 각각에는 기수번째 또는 우수번째의 위치를 설정하는 위치 설정 신호가 미리 저장되거나, 적어도 한 비트의 논리 신호로 입력되고,
    상기 정렬된 영상 데이터들의 순차 공급 단계는 상기 기수 및 우수번째 데이터 집적회로별로 정렬된 영상 데이터를 상기 서로 인접한 한 쌍의 기수번째 및 우수번째의 데이터 집적회로에 대응되는 순서로 순차 출력하는 단계,
    상기 기수번째 데이터 집적회로들 각각은 상기 위치 설정 신호에 따라 상기 정렬된 영상 데이터 중 기수번째의 영상 데이터를 수평 라인 단위로 순차 저장하는 단계, 및
    상기 우수번째 데이터 집적회로들 각각은 상기 위치 설정 신호에 따라 상기 정렬된 영상 데이터 중 우수번째의 영상 데이터를 수평 라인 단위로 순차 저장하는 단계를 포함한 것을 특징으로 하는 영상 표시장치의 구동방법.
KR1020120153837A 2012-12-26 2012-12-26 영상 표시장치 및 그 구동방법 Active KR102023939B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120153837A KR102023939B1 (ko) 2012-12-26 2012-12-26 영상 표시장치 및 그 구동방법
US14/098,832 US9396688B2 (en) 2012-12-26 2013-12-06 Image display device and method for driving the same
CN201310714197.0A CN103903546B (zh) 2012-12-26 2013-12-20 图像显示装置及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120153837A KR102023939B1 (ko) 2012-12-26 2012-12-26 영상 표시장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20140083754A KR20140083754A (ko) 2014-07-04
KR102023939B1 true KR102023939B1 (ko) 2019-11-04

Family

ID=50974039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120153837A Active KR102023939B1 (ko) 2012-12-26 2012-12-26 영상 표시장치 및 그 구동방법

Country Status (3)

Country Link
US (1) US9396688B2 (ko)
KR (1) KR102023939B1 (ko)
CN (1) CN103903546B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11605334B2 (en) 2021-06-07 2023-03-14 Samsung Display Co., Ltd. Host processor, display system including the host processor, and method of operating the display system

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595217B2 (en) 2013-12-05 2017-03-14 Samsung Display Co., Ltd. Trace structure for improved electrical signaling
KR20150102803A (ko) * 2014-02-28 2015-09-08 삼성디스플레이 주식회사 표시 장치
US10153238B2 (en) 2014-08-20 2018-12-11 Samsung Display Co., Ltd. Electrical channel including pattern voids
US9461810B2 (en) 2014-09-18 2016-10-04 Samsung Display Co., Ltd. Multi-drop channels including reflection enhancement
CN104537999B (zh) * 2015-01-08 2017-08-08 北京集创北方科技股份有限公司 一种可依据系统复杂程度灵活配置的面板内部接口及其协议
CN105872431B (zh) * 2016-04-20 2019-03-12 武汉华星光电技术有限公司 显示模组的噪点检测装置及噪点检测方法
EP3543550B1 (en) 2018-03-22 2023-04-05 Valeo Autosystemy SP. Z.O.O. Heat exchanger
KR102727321B1 (ko) * 2018-11-05 2024-11-06 엘지디스플레이 주식회사 영상 표시장치 및 그 구동방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653159B1 (ko) 2006-04-25 2006-12-04 주식회사 아나패스 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100864492B1 (ko) * 2002-05-03 2008-10-20 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
JP4390451B2 (ja) 2002-12-26 2009-12-24 Ｎｅｃエレクトロニクス株式会社 表示装置およびデータ側駆動回路
TWI253612B (en) * 2004-02-03 2006-04-21 Novatek Microelectronics Corp Flat panel display and source driver thereof
KR20050112953A (ko) * 2004-05-28 2005-12-01 엘지.필립스 엘시디 주식회사 액정표시장치의 구동장치 및 방법
KR20050123487A (ko) * 2004-06-25 2005-12-29 엘지.필립스 엘시디 주식회사 액정표시장치 및 이의 구동방법
JP4749687B2 (ja) 2004-07-30 2011-08-17 シャープ株式会社 表示装置
KR100583631B1 (ko) * 2005-09-23 2006-05-26 주식회사 아나패스 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로
KR100562860B1 (ko) * 2005-09-23 2006-03-24 주식회사 아나패스 디스플레이, 컬럼 구동 집적회로, 멀티레벨 검출기 및멀티레벨 검출 방법
KR101197057B1 (ko) * 2005-12-12 2012-11-06 삼성디스플레이 주식회사 표시 장치
KR101362132B1 (ko) * 2006-03-30 2014-02-13 엘지디스플레이 주식회사 액정표시장치
KR100805525B1 (ko) 2007-01-11 2008-02-20 삼성에스디아이 주식회사 차동 신호 전송 시스템 및 이를 구비한 평판표시장치
JP5041590B2 (ja) * 2007-07-09 2012-10-03 ルネサスエレクトロニクス株式会社 平面表示装置、データ処理方法
KR101451796B1 (ko) * 2008-03-27 2014-10-22 삼성디스플레이 주식회사 표시장치
KR101482234B1 (ko) * 2008-05-19 2015-01-12 삼성디스플레이 주식회사 표시 장치와 클락 임베딩 방법
KR101580897B1 (ko) * 2008-10-07 2015-12-30 삼성전자주식회사 디스플레이 드라이버, 이의 동작 방법, 및 상기 디스플레이 드라이버를 포함하는 장치
TWI396156B (zh) * 2008-10-31 2013-05-11 Au Optronics Corp 資料線驅動方法
KR101310919B1 (ko) * 2008-12-15 2013-09-25 엘지디스플레이 주식회사 액정표시장치
KR101037559B1 (ko) * 2009-03-04 2011-05-27 주식회사 실리콘웍스 데이터 구동부의 모니터링 수단이 구비된 디스플레이 구동 시스템
KR101332479B1 (ko) * 2009-08-14 2013-11-26 엘지디스플레이 주식회사 액정표시장치와 그 도트 인버젼 제어방법
KR20110037339A (ko) 2009-10-06 2011-04-13 삼성전자주식회사 전자 장치, 디스플레이 장치 그리고 디스플레이 장치의 제어 방법
KR101893075B1 (ko) * 2012-02-28 2018-08-30 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
TWI466083B (zh) * 2012-07-05 2014-12-21 Novatek Microelectronics Corp 多分支介面平面顯示器
JP6046473B2 (ja) * 2012-12-10 2016-12-14 シナプティクス・ジャパン合同会社 パネル表示装置、表示パネルドライバ、及び、表示装置の動作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653159B1 (ko) 2006-04-25 2006-12-04 주식회사 아나패스 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11605334B2 (en) 2021-06-07 2023-03-14 Samsung Display Co., Ltd. Host processor, display system including the host processor, and method of operating the display system

Also Published As

Publication number Publication date
KR20140083754A (ko) 2014-07-04
US20140176412A1 (en) 2014-06-26
CN103903546B (zh) 2017-07-11
US9396688B2 (en) 2016-07-19
CN103903546A (zh) 2014-07-02

Similar Documents

Publication Publication Date Title
KR102023939B1 (ko) 영상 표시장치 및 그 구동방법
KR101286541B1 (ko) 액정표시장치
CN102789767B (zh) 栅极驱动器和包括该栅极驱动器的液晶显示器
US8941696B2 (en) Liquid crystal display device including inspection circuit and inspection method thereof
US9830875B2 (en) Gate driver and display apparatus having the same
EP2993663A2 (en) Liquid crystal display device
US10235955B2 (en) Stage circuit and scan driver using the same
KR20150060360A (ko) 표시 장치
KR20170079997A (ko) 게이트 드라이버 및 이를 포함하는 디스플레이 장치
CN102456331A (zh) 液晶显示器
US11935459B2 (en) Display apparatus
KR20150005259A (ko) 표시 패널 및 이를 포함하는 표시 장치
CN105741732B (zh) 栅极驱动器、具有栅极驱动器的显示装置及其驱动方法
KR20170039335A (ko) 디스플레이 장치, 그의 디스플레이 방법 및 디스플레이 시스템
KR101957738B1 (ko) 영상표시장치 및 그 제조방법
KR20160044173A (ko) 네로우 베젤을 갖는 표시패널과 그를 포함한 표시장치
KR20130102185A (ko) 영상표시장치 및 그 구동방법
KR102019763B1 (ko) 액정표시장치 및 그 구동방법
CN102543019A (zh) 液晶显示装置的驱动电路及其驱动方法
KR20110032837A (ko) 액정 표시장치
KR102387349B1 (ko) 표시장치
KR20120138207A (ko) 영상 표시장치의 구동장치와 그 구동방법
US20170098420A1 (en) Scan driver and driving method thereof
KR101157941B1 (ko) 액정 표시장치의 구동장치 및 구동방법
KR20220096468A (ko) 게이트 드라이버를 갖는 디스플레이 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20121226

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20171214

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20121226

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190221

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190827

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190917

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190918

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220816

Start annual number: 4

End annual number: 4