KR101362132B1

KR101362132B1 - 액정표시장치

Info

Publication number: KR101362132B1
Application number: KR1020060081518A
Authority: KR
Inventors: 선원영
Original assignee: 엘지디스플레이 주식회사
Priority date: 2006-03-30
Filing date: 2006-08-28
Publication date: 2014-02-13
Anticipated expiration: 2026-08-28
Also published as: KR20070098418A; CN100516996C; CN101046565A

Abstract

본 발명은 화상표시부에 정상화면과 반전화면을 표시할 수 있는 액정표시장치에 관한 것으로, 본 발명의 액정표시장치는 복수의 게이트라인과 복수의 데이터라인에 의해 정의되는 영역마다 화소셀이 형성된 액정패널과, 상기 데이터라인들에 데이터 신호를 공급하는 데이터 드라이버와, 상기 게이트라인들에 게이트 신호를 공급하는 게이트 드라이버와, 한 프레임의 데이터를 저장하는 메모리부를 포함하고, 상기 데이터 드라이버 및 게이트 드라이버를 제어하며, 상기 액정패널에 정상화면 또는 반전화면을 표시하기 위하여 상기 메모리에 저장된 데이터의 출력순서를 변경하여 상기 데이터 드라이버로 출력하는 타이밍 콘트롤러를 포함하고, 상기 메모리부는 상기 타이밍 컨트롤러의 외부로부터 공급되며, 상기 정상화면 또는 반전화면을 지시하는 선택신호에 직접 응답하여 상기 저장된 데이터의 출력순서를 선택하고, 상기 선택신호가 상기 정상화면을 지시할 때 상기 저장된 데이터를 입력순서와 동일한 순서로 출력하고, 상기 선택신호가 상기 정상화면 대비 상하좌우로 반전된 상기 반전화면을 지시할 때 상기 저장된 데이터를 상기 입력순서와 상반된 순서로 출력하는 것을 특징으로 한다.

케스케이드, COG, 정상화면, 반전화면, SSP, GSP

Description

액정표시장치{LIQUID CRYSTAL DISPLAY}

도 1은 일반적인 COG방식의 액정표시장치를 개략적으로 나타낸 도면

도 2a 및 도 2b는 종래 기술에 따른 하나의 FPC이 구비된 액정표시장치를 도시한 도면

도 3은 본 발명에 따른 액정표시장치를 도시한 도면

도 4는 도 3에 도시된 타이밍 콘트롤러의 블럭도

<도면의 주요부분에 대한 부호설명>

210: 액정패널 250: 제어 보드

252: 타이밍 콘트롤러 254: 전원 발생부

50: 신호생성부 52: 데이터 처리부

54: 메모리부 220a, 220b, 220c, 220d: 데이터IC

224: 데이터 LOG 240a, 240b: 게이트IC

244: 게이트 LOG

본 발명은 액정표시장치에 관한 것으로, 특히 화상표시부에 정상화면과 상하좌우반전되는 화면을 표시하는 액정표시장치에 관한 것이다.

최근 음극선관의 단점인 무게와 부피를 줄일 수 있는 각종 평판표시장치들이 대두되고 있다. 이러한 평판표시장치로는 액정표시장치(liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시 패널(Plasma Display Panel) 및 발광 표시장치(light Emitting Display) 등이 있다.

평판 표시장치 중 액정표시장치는 해상도, 컬러표시 및 화질 등이 우수하여 노트북, 데스크탑 모니터 및 모바일용 단말기에 활발하게 적용되고 있다.

액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀을 가지는 액정패널과, 액정패널에 광을 조사하는 백라이트 유닛 및 액정셀을 구동하기 위한 구동회로를 포함하여 구성된다.

여기서, 구동회로는 액정셀을 구동하기 위한 집적회로(Integrated Circuit; 이하 IC)를 포함하는 데, IC를 액정패널에 접속 방식에 따라 테이프 캐리어 패키지(Tape Carrier Package), 칩 온 필름(chip on film) 및 칩온글래스(chip on glass: 이하 'COG' 라 함)등의 방식으로 나누어진다.

도 1은 관련기술에 따른 COG방식을 이용한 액정표시장치를 개략적으로 나타낸 도면이다.

도 1을 참조하면, 관련 기술에 따른 COG 방식을 이용한 액정표시장치는, 복 수 개의 게이트라인(GL)과 데이터라인(DL)에 의해 정의되는 영역마다 화소셀(P)이 형성된 액정패널(10)과, 상기 액정패널의 제1 측에 직접 실장되어 데이터라인들(DL)에 데이터 신호를 공급하기 위한 데이터 IC(20)와, 상기 각 데이터 IC(20)에 데이터 구동신호를 공급하는 제1 FPC(Flexible Printed Circuit)(30)와, 상기 액정패널의 제2 측에 직접 실장되어 게이트라인들(GL)에 게이트펄스신호를 공급하기 위한 게이트 IC(40)와, 각 게이트 IC(40)에 게이트 구동신호를 공급하는 제2 FPC(50)를 포함한다.

이와 같은 종래 기술에 따른 COG방식을 이용한 액정표시장치는 복수의 데이터 및 게이트 IC를 구동하기 위해 고가인 제1 및 제2 FPC를 사용하여 액정표시장치의 비용을 증가하는 단점을 가져왔다.

따라서 하나의 FPC가 제1 데이터 IC 및 제1 게이트 IC와 접속되도록 하여 제조비용을 감소시킨 액정표시장치가 제공되었는데, 이를 구체적으로 설명하면 다음과 같다.

도 2a 및 도 2b를 참조하면, 종래 기술에 따른 하나의 FPC가 구비된 액정표시장치는 복수의 게이트라인(GL)과 데이터라인(DL)에 의해 정의되는 영역마다 화소셀(P)이 형성된 액정패널(110)과, 데이터 IC들(120a 내지 120d)과 게이트 IC들(140a, 140b)을 구동하는 제어보드(150)와, 액정패널(110)과 제어보드(150) 사이에 접속된 FPC(130)과, 액정패널(110)의 제1 측에 직접 실장되어 케스캐이드(cascade)방식으로 접속되고 데이터라인들(DL)에 데이터신호를 공급하는 복수의 데이터 IC들(120a 내지 120d)와, 액정패널(110)의 제2 측에 직접 실장되어 캐스케 이드방식으로 접속되고 게이트라인(GL)에 게이트펄스신호를 공급하는 복수의 게이트 IC들(140a, 140b)를 포함하여 구성된다.

FPC(130)는 하부기판(110)의 제1 측에 마련된 제1 영역과 연결되고, 하부 기판(110)의 제2 측에 마련된 제2 영역과 연결되고, 커넥터를 통해 제어보드(150)와 연결된다.

제1 영역은 복수의 데이터 IC들(120a 내지 120d)가 실장된 데이터 COG 영역과, FPC(130)에 데이터 IC들(120a 내지 120d)을 캐스케이드방식으로 접속시키기 위한 복수의 데이터 LOG(Line On Glass)(124)와, 데이터 IC들(120a 내지 120d)과 데이터 라인들(DL)을 접속시키는 복수의 데이터 패드들을 포함한다.

제2 영역은 복수의 게이트 IC들(140a 내지 140b)이 실장된 게이트 COG 영역과, FPC(130)에 게이트 IC들(140a, 140b)을 캐스케이드방식으로 접속시키기 위한 복수의 게이트 LOG(144)를 포함한다.

제어 보드(150)는 데이터 IC들(120a 내지 120d)및 게이트 IC들(140a, 140b)을 제어하는 타이밍 콘트롤러(152)와, 구동전원을 발생하는 전원 발생부(154)와, FPC(130)와 접속된 커넥터를 포함한다.

복수의 데이터 IC들(120a 내지 120d)은 데이터 COG 영역에 실장되고, 데이터 LOG들(124)을 통해 FPC(130)와 직렬로 연결된다. 데이터 IC들(120a 내지 120d)은 캐스케이드 방식으로 공급된 디지털 데이터를 순차적으로 래치하고 래치된 디지털 데이터를 아날로그 데이터 신호로 변환하여 데이터라인(DL)들에 공급한다.

즉, 제1 데이터 IC(120a)는 FPC(130)와 접속된 첫번째 데이터 LOG들(124)을 통해 제어 보드(150)로부터의 데이터 구동신호 즉, 데이터신호, 데이터 제어신호 및 데이터 구동전원을 공급받는다. 제2 데이터 IC(120b)는 FPC(130), 첫번째 데이터 LOG들(124), 제1 데이터 IC(120a), 두번째 데이터 LOG(124)을 통해 제어 보드(150)로부터의 데이터 구동신호 즉, 데이터신호, 데이터 제어신호 및 데이터 구동전원을 공급받는다.

게이트 IC들(140a, 140b)은 FPC(130)와 접속된 게이트 LOG들(144)을 통해 제어 보드(150)로부터의 게이트 구동신호, 즉 게이트 제어 신호 및 게이트 구동전원을 공급받는다. 게이트 IC들(140a, 140b)는 게이트 제어 신호에 따라 복수의 게이트라인들(GL)을 순차적으로 구동하는 게이트 펄스를 공급한다.

상기와 같은 하나의 FPC가 구비되어 데이터 IC들(120a 내지 120d)을 캐스케이드방식으로 접속시키고 게이트 IC들(140a 내지 140b)을 캐스케이드 방식으로 접속시킨 액정표시장치는 상하좌우방향에서 화면을 바라보는 주시야각에 따라 화질특성이 변화될 수 있다.

예를 들어, 노트북 컴퓨터에 적용되는 액정표시장치는 주시야각이 화면과 수직한 방향을 기준으로 소정의 각도만큼 상부에서 바라보는 방향으로 결정되며, 반대로 공공장소나 대중 교통수단(버스, 기차 및 항공기)에 일정한 높이로 설치되는 액정표시장치는 주시야각이 화면과 수직한 방향을 기준으로 소정의 각도만큼 하부에서 바라보는 방향으로 결정된다. 또한, 승용차의 운전석과 조수석 사이에 설치되는 오디오 시스템이나 각종 정보표시에 적용되는 액정표시장치는 주시야각이 화면과 수직한 방향을 기준으로 소정의 각도만큼 좌우 또는 우측에서 바라보는 방향으 로 결정된다.

따라서, 액정표시장치는 상기한 바와 같이 사용환경에 대응하여 화면의 상하좌우반전이 가능하도록 제작된다.

도 2a에 도시된 바와 같이, 액정 패널(110)의 화상표시부에 상기와 같은 상하좌우반전화면을 표시하기 위해서는 다음과 같은 구동방법을 수행한다.

마지막의 제4 데이터 IC(120d)에 연결된 제1 데이터 제어신호라인(126a)을 통해 제1 데이터 제어신호 즉, 제1 소스 스타트펄스(SSP1)가 제4 데이터 IC(120d)에 입력되면, 데이터 LOG(124)에 입력되어 있는 데이터 신호들 중 첫번째 데이터신호부터 역순차적으로 제4 데이터 IC(120d)에 래치한다. 여기서, 제1 데이터 제어신호라인(126a)은 실질적으로 데이터 LOG들(124)과 제1 내지 제3 데이터 IC(120a 내지 120c)를 경유하여 FPC(130)와 제4 데이터 IC(120d) 사이에 접속된다.

이어, 제4 데이터 IC(120d)에 상응하는 데이터 신호가 모두 래치되면, 상기 제4 데이터 IC(120d)는 캐리신호(carry signal)을 발생시키고, 이 캐리신호는 캐리신호라인(125)을 통해 제3 데이터 IC(120c)로 입력된다. 이어, 제3 데이터 IC(120c)는 상기 캐리신호에 인에이블되어, 데이터 LOG(124)에 입력되어 있는 데이터 신호들 중 제4 데이터 IC(120d)에 래치된 데이터신호의 다음 데이터신호부터 역순차적으로 제3 데이터 IC(120c)에 래치한다.

이러한 방법으로 제4 데이터 IC(120a) 부터 제1 데이터 IC(120a)까지 역방향으로 한 수평라인분의 데이터가 모두 래치되면 래치된 데이터들은 동시에 아날로그 데이터 신호로 변환되어 데이터 라인들(DL)로 출력된다. 그리고, 제1 내지 제4 데 이터IC(120a 내지 120d)는 각 수평기간마다 전술한 바와 같이 역방향으로 데이터를 래치하고 래치된 데이터를 아날로그 신호로 변환하여 데이터 라인들(DL)로 출력하는 동작을 반복한다.

이때 상하반전을 위하여 제1 게이트 제어라인(127a)을 통해 제1 게이트 스타트 펄스(GSP1)가 마지막의 제2 게이트 구동 IC(140b)에 입력된다. 여기서, 제1 게이트 제어신호라인(127a)은 실질적으로 게이트 LOG들(144)과 제1 데이터 IC(140a)를 경유하여 FPC(130)와 제2 게이트 IC(140b) 사이에 접속된다. 제1 게이트 스타트 펄스(GSP1)에 응답하여 제2 게이트 구동 IC(140b)와 제1 게이트 구동 IC(140a)는 역순차적으로 구동된다. 이에 따라 복수의 게이트 라인(GL)은 마지막 게이트 라인부터 첫번째 게이트 라인까지 역순차적으로 구동된다.

이와 같이, 데이터 IC들(120a 내지 120d)이 역방향으로 데이터를 래치하여 데이터라인들(DL)로 공급하고, 게이트 IC들(140a, 140b)이 역방향으로 게이트라인들(GL)을 구동함으로써 액정 패널(110)는 상하좌우 반전된 화면을 표시한다.

한편, 도 2b에 도시된 바와 같이, 액정 패널(110)의 화상표시부에 상기 반전화면과 대조적으로 정상화면을 표시하기 위해서는 다음과 같은 구동방법을 수행한다.

우선, 제2 데이터 제어신호라인(126b)을 통해 제2 데이터 제어신호 즉, 제2 소스 스타트펄스(SSP2)가 제1 데이터 IC(120a)에 입력되면, 데이터 LOG(124)에 입력되어 있는 데이터 신호들 중 첫번째 데이터 신호부터 순차적으로 제1 데이터 IC(120a) 내지 제4 데이터 IC(120d)에 래치된다.

이와 같이 제1 내지 제4 데이터 IC(120a 내지 120d)에 순방향으로 한 수평라인분의 데이터가 모두 래치되면 래치된 데이터들은 동시에 아날로그 데이터 신호로 변환되어 데이터 라인들(DL)로 출력된다. 그리고, 제1 내지 제4 데이터IC(120a 내지 120d)는 각 수평기간마다 전술한 바와 같이 순방향으로 데이터를 래치하고 래치된 데이터를 아날로그 신호로 변환하여 데이터 라인들(DL)로 출력하는 동작을 반복한다.

제2 게이트 제어라인(127b)을 통해 제1 게이트 구동 IC(140a)에 공급된 제2 게이트 스타트 펄스(GSP2)에 응답하여 게이트 IC들(140a, 140b)은 첫번째 게이트라인 부터 마지막 게이트 라인까지 순차적으로 구동한다.

이와 같이, 데이터 IC들(120a 내지 120d)이 순방향으로 데이터를 래치하여 데이터라인들(DL)로 공급하고 , 게이트 IC들(140a, 140b)이 순방향으로 게이트라인들(GL)을 구동함으로써 액정 패널(110)는 정상 화면을 표시한다.

그러나, 도 2a에 도시된 바와 같이 반전화면을 표시하기 위해 데이터 구동신호가 입력되는 제2 데이터 제어신호라인(126a)은 도 2b에 도시된 바와 같이 정상화면을 표시하기 위해 데이터 제어신호가 입력되는 제1 데이터 구동신호라인(126b)에 비해 길어져 라인저항이 증가하여, 신호지연이 발생되고 이에 따라 발생하는 라인의 신호지연때문에 화면불량이 발생하게 되는 문제점이 있다.

상술한 문제점을 해결하기 위한 본 발명의 목적은 화상표시부에 정상화면과 상하좌우반전되는 화면을 표시할 때, 반전화면을 표시하기 위해 입력되는 신호의 지연을 방지하도록 하는 액정표시장치를 제공함에 있다.

상술한 목적을 달성하기 위하여, 본 발명의 한 특징에 따른 액정표시장치는 복수의 게이트라인과 복수의 데이터라인에 의해 정의되는 영역마다 화소셀이 형성된 액정패널과, 상기 데이터라인들에 데이터 신호를 공급하는 데이터 드라이버, 상기 게이트라인들에 게이트 신호를 공급하는 게이트 드라이버와, 한 프레임의 데이터를 저장하는 메모리를 포함하고, 상기 데이터 드라이버 및 게이트 드라이버를 제어하며, 상기 액정패널에 정상화면 또는 반전화면을 표시하기 위하여 상기 메모리에 저장된 데이터의 출력순서를 변경하여 상기 데이터 드라이버로 출력하는 타이밍 콘트롤러를 포함한다.

상기 데이터 드라이버는 상기 액정 패널의 제1측에 배치된 다수의 데이터 집적회로를 포함하고, 상기 다수의 데이터 집적회로는 상기 타이밍 컨트롤러로부터의 데이터를 캐스케이드 방식으로 공급받는다. 상기 게이트 드라이버는 상기 액정 패널의 제2측에 배치된 다수의 게이트 집적회로를 포함하고, 상기 다수의 게이트 집적회로는 상기 타이밍 컨트롤러로부터의 게이트 구동 신호들을 캐스케이드 방식으로 공급받는다.

상기 메모리는 선택 신호에 응답하여 저장된 데이터의 출력 순서를 선택한다. 구체적으로, 상기 메모리는 상기 선택신호가 정상화면을 지시한 경우 저장된 데이터를 입력순서와 동일한 순서로 출력하고, 상기 선택신호가 반전화면을 지시한 경우 저장된 데이터를 입력순서와 상반된 순서로 출력한다.

상기 복수의 데이터 집적회로 및 복수의 게이트 집적회로는 상기 정상화면 및 반전화면과 상관없이 동일한 방향으로 구동된다.

상기 타이밍 콘트롤러는 상기 정상화면 및 반전화면과 상관없이 상기 복수의 데이터 집적회로 중 첫번째 데이터 집적회로에 소스 스타트 펄스를, 상기 복수의 게이트 집적회로 중 첫번째 게이트 집적회로에 게이트 스타트 펄스를 공급한다.

삭제

상기와 같은 특징을 갖는 본 발명에 따른 액정표시장치 및 구동방법에 대한 실시예를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.

도 3에 도시된 바와 같이 본 발명에 따른 하나의 FPC가 구비되어 각 데이터 IC를 캐스케이드방식으로 접속시킨 액정표시장치는 복수 개의 게이트라인(GL)과 데이터라인(DL)에 의해 정의되는 영역마다 화소셀(P)이 형성된 액정패널(210)과, 복수의 데이터 IC들(220a 내지 220d) 및 게이트 IC들(240a, 240b)을 구동시키기 위한 데이터 및 게이트 구동신호를 발생하는 제어 보드(250)와, 액정패널(210)과 제어 보드(250) 사이에 접속된 FPC(230)와, 액정패널(210)의 제1 측에 직접 실장되어 데이터라인들(DL)에 데이터 신호를 공급하도록 캐스케이드(cascade)방식으로 접속된 복수의 데이터 IC(220a 내지 220d)와, 액정패널(210)의 제2 측에 직접 실장되어 게이트라인(GL)에 게이트펄스신호를 공급하도록 캐스캐이드방식으로 접속된 복수의 게이트 IC(240a, 240b)와, FPC(230)과 제1 데이터 IC(220a) 사이에 접속된 데이터 제어 라인(260)과, FPC(230)과 제1 게이트 IC(240a) 사이에 접속된 게이트 제어 라 인(270)을 포함한다.

액정패널(210)은 서로 대향하여 합착된 하부기판(202)과 상부기판(204)으로 이루어진다. 이때, 하부기판(202)과 상부기판(204) 사이에는 액정층이 형성되고, 하부기판(202)과 상부기판(204) 사이의 간격을 일정하게 유지시키기 위한 스페이서가 형성된다.

상부기판(204)에는 도시되지 않은 컬러필터, 공통전극, 블랙매트릭스 등이 형성되는 데, 상기 공통전극은 하부기판(202)에 형성될 수도 있다.

하부기판(202)에는 교차하도록 형성된 복수의 데이터라인(DL)과 복수의 게이트라인(GL)과, 복수의 데이터라인과 복수의 게이트라인에 의해 정의되는 영역에 형성된 박막트랜지스터와, 박막 트랜지스터에 접속되는 화소셀을 포함한다.

박막트랜지스터는 게이트라인(GL)으로부터의 게이트 펄스신호에 응답하여 데이터라인(DL)으로부터의 데이터 구동신호를 화소셀에 공급한다. 화소셀은 액정층을 사이에 두고 대면하는 공통전극과 박막트랜지스터의 화소전극으로 구성되므로 등가적으로 액정 커패시터로 표현될 수 있다. 상기 화소셀은 액정 커패시터에 충전된 데이터 신호를 다음 데이터 신호가 충전될 때까지 유지시키기 위한 스토리지 커패시터를 포함한다.

그리고, 하부기판(202)의 제1 측에 마련된 제1 영역에는 복수의 데이터라인(DL) 각각에 접속된 데이터 패드부가 형성되고, 하부기판(202)의 제2 측에 마련된 영역에는 복수의 게이트라인(GL) 각각에 접속된 게이트 패드부가 형성된다.

제1 영역은 복수의 데이터 IC(220a 내지 220d)가 실장된 데이터 COG 영역과, FPC(230)에 데이터 IC들(220a 내지 220d)을 캐스케이드방식으로 접속시키는 복수의 데이터 LOG(224)와, FPC(230)과 제1 데이터 IC(220a) 사이에 접속되어 소스 스타트 펄스(SSP)를 공급하는 데이터 제어 라인(260)과, 데이터 IC들(220a 내지 220d)과 데이터 라인들(DL)을 접속시키는 다수의 데이터 패드를 포함한다. 여기서 다수의 데이터 LOG(224)는 FPC(230)와 제1 데이터 IC(220a) 사이와 제2 내지 제4 데이터 IC들(220b 내지 220d) 사이 각각에 형성된다. 다수의 데이터 LOG(224)는 디지털 데이터를 전송하는 다수의 데이터 전송 라인, 소스 스타트 펄스(SSP)를 제외한 데이터 제어 신호들을 전송하는 다수의 제어 신호 전송 라인, 데이터 구동 전원을 전송하는 다수의 전원라인을 포함한다.

제2 영역은 복수의 게이트 IC(240a, 240b)가 실장된 게이트 COG 영역과, FPC(230)에 게이트 IC들(240a, 240b)을 캐스케이드방식으로 접속시키는 복수의 게이트 LOG(244)과, FPC(230)과 제1 게이트 IC(220a) 사이에 접속되어 게이트 스타트 펄스(GSP)를 공급하는 게이트 라인(270)과, 게이트 IC들(240a, 240b)과 게이트 라인들(GL)을 접속시키는 다수의 게이트 패드를 포함한다. 여기서 다수의 게이트 LOG(244)는 FPC(230)와 제1 게이트 IC(240a) 사이와 제1 및 제2 게이트 IC(240a, 240d) 사이에 형성된다. 다수의 게이트 LOG(244)는 게이트 스타트 펄스(GSP)를 제외한 게이트 제어 신호들을 전송하는 다수의 제어 신호 전송 라인, 게이트 구동 전원을 전송하는 다수의 전원라인을 포함한다.

FPC(230)는 일측으로부터 돌출되어 제어 보드(250)의 커넥터(256)에 접속되는 커넥터와, 액정패널(210)에 형성된 데이터 LOG들(224) 및 게이트 LOG들(244)와 접속된 다수의 출력패드들을 포함한다. 그리고, FPC(230)는 제어보드(250)로부터의 디지털 데이터 및 데이터 제어 신호와 데이터 구동 전원을 데이터 LOG들(224) 및 데이터 제어 라인(260)으로 공급하고, 게이트 제어 신호 및 게이트 구동 전원을 게이트 LOG들(244) 및 게이트 제어 라인(270)으로 공급한다.

제어 보드(250)에는 데이터 IC들(220a 내지 220d) 및 게이트 IC들(240a, 240b)를 구동하는 타이밍 콘트롤러(252)와, 구동전원을 발생하는 전원 발생부(254)가 실장되고, FPC(230)과 접속되는 커넥터(256)를 포함한다.

타이밍 콘트롤러(252)는 도 4에 도시된 바와 같이, 외부로부터의 데이터(RGB)를 입력하여 액정패널(210)의 구동에 알맞게 정렬하여 데이터 신호(RGB)를 출력하는 데이터 처리부(50)와, 외부 제어 신호(ECS)를 이용하여 데이터 IC들(220a 내지 220d)을 제어하기 위한 데이터 제어 신호들과 게이트 IC들(240a, 240b)을 제어하는 게이트 제어 신호들을 생성하여 공급하는 제어신호 생성부(52)를 포함한다. 데이터 제어 신호들은 소스 스타트 펄스(SSP), 소스 쉬프트 클럭(SSC), 소스 출력 이네이블(SOE), 극성 제어 신호(POL) 등을 포함한다. 게이트 제어 신호들은 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 이네이블(GOE)을 포함한다.

또한 타이밍 콘트롤러(252)에는 데이터 처리부(50)에서 정렬된 한 프레임의 데이터 신호를 저장하고 액정 패널(210)의 화상표시부에 반전선택신호(RI)에 따라 반전화면 또는 정상화면을 표시하기 위해 데이터 신호의 출력순서를 반전시키거나 유지시키는 메모리부(54)가 더 구비된다. 즉, 데이터 처리부(50)에서 출력된 데이 터 신호는 메모리부(54)로 저장되고, 메모리부(54)는 반전선택신호(RI)에 따라 저장된 데이터 신호를 입력 순서와 상반된 순서로 출력하거나 입력된 순서로 출력하게 된다.

전원 발생부(254)는 액정패널(210), 데이터 IC(220a 내지 220d) 및 게이트 IC(240a, 240b)의 구동에 필요한 구동전원을 발생한다.

복수의 데이터 IC(220a 내지 220d)는 제1 영역 데이터 COG 영역에 실장되고, 데이터 IC들(220a 내지 220d) 사이는 데이터 LOG들(224)로 연결된다. 복수의 데이터 IC(220a 내지 220d) 각각은 공급된 디지털 데이터를 데이터 제어 신호에 따라 아날로그 데이터 신호로 변환하여 데이터라인(DL)들에 공급한다. 이때, 본 발명의 실시예에 따른 액정표시장치는 4개의 데이터 IC(220a 내지 220d)로 구성된 것으로 한다.

즉, 제1 데이터 IC(220a)는 FPC(230)와 접속된 데이터 LOG들(224)을 통해 제어 보드(250)로부터 데이터 구동신호 즉, 데이터신호, 데이터 제어신호 및 데이터 구동전원을 공급받는다. 그리고 제1 데이터 IC(220a)는 FPC(230)과 접속된 데이터 제어 라인(260)을 통해 데이터 제어신호들 중 소스 스타트 펄스(SSP)를 공급받는다.

제2 데이터 IC(220b)는 제1 데이터 IC(220a)와 제1 및 제2 데이터 IC(220a, 220b) 사이에 접속된 데이터 LOG들(224)을 통해 제어 보드(250)로부터의 데이터신호, 데이터 제어신호 및 데이터 구동전원을 공급받는다. 같은 방법으로 제3 및 제4 데이터 IC(220c, 220d)도 전단 데이터 IC와 접속된 데이터 LOG들(224)을 통해 데이터신호, 데이터 제어신호 및 데이터 구동전원을 공급받는다.

복수의 게이트 IC(240a, 240b)는 제2 영역의 게이트 COG 영역에 실장되고, FPC(230) 및 게이트 LOG들(244)을 통해 제어보드(250)로부터의 게이트 구동신호 즉, 게이트 제어 신호 및 게이트 구동전원을 공급받는다. 그리고, 게이트 IC들(240a, 240b)는 게이트 제어 신호에 따라 게이트 펄스를 순차적으로 생성하여 게이트라인(GL)에 공급한다. 이때, 본 발명의 실시예에 따른 액정표시장치는 2개의 게이트 IC(240a, 240b)로 구성된 것으로 한다.

제1 게이트 IC(240a)는 FPC(230)에 접속된 게이트 LOG들(244)을 통해 제어 보드(250)로부터의 게이트 제어신호 및 게이트 구동전원을 공급받는다. 그리고 제1 게이트 IC(240a)는 FPC(230)과 접속된 게이트 제어 라인(270)을 통해 제어 보드(250)로부터의 게이트 스타트 펄스(GSP)를 공급받는다. 제2 게이트 IC(240b)는 제1 게이트 IC(220a)와 접속된 게이트 LOG들(244)을 통해 게이트 제어 신호 및 게이트 구동전원을 공급받는다.

상기와 같이 본 발명에 따른 액정표시장치에 상하좌우반전화면을 표시하기 위해서는 제1 데이터 IC(220a)에 소스 스타트 펄스(SSP)가 입력되고, 제1 게이트 IC(240a)에 게이트 스타트 펄스(GSP)가 입력된다. 그리고, 타이밍 콘트롤러(252)는 메모리(54)에 저장된 한 프레임의 데이터를 상하좌우반전선택신호(RI)에 따라 데이터 입력 순서와 상반된 순서로 출력함으로써 데이터 IC들(220a 내지 220d)에 수평 기간마다 순방향으로 입력되게 한다.

이를 보다 상세히 설명하면 다음과 같다.

액정표시장치의 화면표시부에 정상화면을 표시하기 위해서는 외부로부터 입력된 소스 데이터(RGB)를 데이터 처리부(52)에서 정렬하여 메모리부(54)에 저장한다. 그리고 메모리부(54)에 상하좌우반전선택신호(RI)가 입력되지 않으면 정상화면을 표시하기 위해 저장된 데이터를 입력 순서대로 즉, 제1, 제2, 제3 및 제4 데이터 신호들 순으로 출력한다.

그리고, 데이터 제어라인(260)을 통해 소스 스타트 펄스(SSP)가 첫번째 데이터 IC(220a)에 입력되면, 데이터 LOG(224)를 통해 입력된 제1 데이터 신호들을 순방향으로 래치한다.

이어, 제1 데이터 IC(220a)에 제1 데이터신호들이 모두 래치되면, 상기 제1 데이터 IC(220a)는 캐리신호를 발생시키고, 이 캐리신호는 캐리신호라인(225)을 통해 제2 데이터 IC(220b)로 입력된다. 이에 따라, 제2 데이터 IC(220b)는 캐리신호에 인에이블되어, 데이터 LOG들(224)을 통해 제1 데이터 신호들 다음으로 공급된 제2 데이터 신호들을 순방향으로 래치한다. 그리고, 제3 및 제4 데이터 구동 IC(220c, 220d)도 순방향으로 발생되는 캐리 신호에 응답하여 데이터 LOG들(224)을 통해 공급된 제3 데이터 신호들 및 제4 데이터 신호들을 순방향으로 래치한다.

이와 같이 제1 내지 제4 데이터 IC(220a 내지 220d)에 순방향으로 한 수평라인분의 데이터가 모두 래치되면 래치된 데이터들은 동시에 아날로그 데이터 신호로 변환되어 데이터 라인들(DL)로 출력된다. 그리고, 제1 내지 제4 데이터IC(220a 내지 220d)는 각 수평기간마다 전술한 바와 같이 순방향으로 데이터를 래치하고 래치된 데이터를 아날로그 신호로 변환하여 데이터 라인들(DL)로 출력하는 동작을 반복 한다.

게이트 제어라인(270)을 통해 제1 게이트 구동 IC(240a)에 공급된 게이트 스타트 펄스(GSP)에 응답하여 게이트 IC들(140a, 140b)은 순방향으로 구동됨으로써 첫번째 게이트 라인부터 마지막 게이트 라인까지 순차적으로 구동한다.

이와 같이, 타이밍 컨트롤러(252)의 메모리부(54)가 저장된 데이터를 입력 순서대로 출력하여 데이터 IC들(220a 내지 220d)은 출력된 데이터를 순방향으로 데이터를 래치하여 데이터라인들(DL)로 공급하고, 게이트 IC들(140a, 140b)이 순방향으로 게이트라인들(GL)을 구동함으로써 액정 패널(110)은 정상 화면을 표시한다.

이에 반해, 액정표시장치의 화면표시부에 반전화면을 표시하기 위해서는 외부로부터 입력된 소스 데이터(RGB)를 데이터 처리부(52)에서 정렬하여 메모리부(54)에 저장한다. 그리고, 메모리부(54)에 상하좌우반전선택신호(RI)가 입력되면 반전화면을 표시하기 위해 메모리부(54)는 저장된 데이터를 입력 순서와 상반된 순서로 출력한다. 다시 말하여 메모리부(54)는 다음 표 1과 같이 한 프레임의 데이터를 저장한다.

상기 표 1을 참조하면, 메모리부(54)에는 R10, G10, B10 데이터가 입력되고 R11, G11, B11 데이터가 입력되는 방법으로 액정 패널(210)의 [1,1]번째 화소에 대응하는 R10, G10, B10 데이터부터 [n,m]번째 화소에 대응하는 Rnm, Gnm, Bnm 데이터까지 순차적으로 입력되어 저장된다. 그리고, 메모리부(54)에 상하좌우 반전선택신호(RI)가 입력되면 입력 순서와 상반되게 Rnm, Gnm, Bnm 데이터가 출력되고 Rn(m-1), Gn(m-1), Bn(m-1) 데이터가 출력되는 방법으로 [n,m]번째 화소에 대응하는 Rnm, Gnm, Bnm 데이터부터 [1,1]번째 화소에 대응하는 R10, G10, B10 데이터까지 역순차적으로 출력된다. 다시 말하여, 메모리부(54)는 마지막 n번째 수평라인부터 첫번째 수평라인까지의 순서로, 그리고 각 수평라인에서는 마지막 m번째 화소부터 첫번째 화소까지의 순서로 데이터를 출력한다.

이와 같이, 메모리부(54)로부터 역순차적으로 출력된 데이터들은 수평기간마다 제1 데이터 IC(220a)에 공급된 소스 스타트 펄스(SSP)에 응답하여 제1 내지 제4 데이터 구동 IC(220a 내지 220d)에 순방향으로 순차적으로 래치된다. 그리고 제1 내지 제4 데이터 구동 IC(220a 내지 220d)는 수평기간마다 래치된 데이터를 아날로그 데이터로 변환하여 데이터 라인들(DL)로 출력한다. 다시 말하여, 메모리부(54)에서 n번째 수평라인의 데이터부터 역순차적으로 출력된 데이터들이 수평기간마다 제1 내지 제4 데이터 IC(220a 내지 220d)에 순방향으로 래치되고 데이터 라인들(DL)로 공급된다.

그리고, 제1 게이트 IC(240a)에 공급된 게이트 스타트 펄스(GSP)에 응답하여 제1 및 제2 게이트 IC(240a, 240b)는 순방향으로 구동됨으로써 게이트 라인들(GL)을 순차적으로 구동한다.

이에 따라, 제1 내지 제4 데이터 구동 IC(220a 내지 220d)에 역순차적으로 공급되어 순방향으로 래치된 n번째 수평라인분의 데이터는 첫번째 게이트 라인(GL)이 구동될 때 액정패널(210)의 첫번째 수평라인에 충전된다. 그리고, 제1 내지 제4 데이터 구동 IC(220a 내지 220d)에 역순차적으로 공급되어 순방향으로 래치된 첫번째 수평라인분의 데이터는 마지막 n번째 게이트 라인(GL)이 구동될 때 액정 패널(210)의 n번째 수평라인에 충전된다. 이 결과, 액정패널(210)에는 상하좌우 반전된 화면이 표시된다.

이와 같이, 타이밍 컨트롤러(252)의 메모리부(54)가 저장된 데이터를 입력 순서와 상반된 순서로 출력하고, 데이터 IC들(220a 내지 220d)은 출력된 데이터를 순방향으로 데이터를 래치하여 데이터라인들(DL)로 공급하며, 게이트 IC들(240a, 240b)이 순방향으로 게이트라인들(GL)을 구동함으로써 액정 패널(110)는 상하좌우 반전된 화면을 표시한다. 다시 말하여, 본 발명에 따른 액정 표시 장치는 반전화면을 표시하기 위하여 메모리부에서 데이터의 출력순서를 바꿔어 출력함으로써 데이터 구동 IC들(220a 내지 220b) 및 게이트 구동 IC들(240a, 240b)을 역방향으로 구동할 필요가 없게 된다. 따라서 하나의 소스 스타트 펄스(SSP)와 하나의 게이트 스타트 펄스(GSP)만을 이용하여 정상화면 및 반전화면을 액정패널(210)에 표시할 수 있다.

본 발명의 액정표시장치에 의하면, 타이밍 컨트롤러에서 반전선택신호의 입력에 따라 반전화면 또는 정상화면의 표시를 위한 데이터 신호들의 출력순서가 변경되어 출력되므로 데이터 IC들 및 게이트 IC들은 양방향으로 구동될 필요없이 순방향으로만 구동된다. 이에 따라, 액정 패널에는 첫번째 데이터 IC에 공급되는 하나의 소스 스타트 펄스와 첫번째 게이트 IC에 공급되는 하나의 게이트 스타트 펄스만 필요하므로 마지막 데이터 IC 및 게이트 IC에 공급되는 스타트 펄스의 신호 지연으로 인한 화면 불량을 방지할 수 있다.

Claims

복수의 게이트라인과 복수의 데이터라인에 의해 정의되는 영역마다 화소셀이 형성된 액정패널과,

상기 데이터라인들에 데이터 신호를 공급하는 데이터 드라이버와,

상기 게이트라인들에 게이트 신호를 공급하는 게이트 드라이버와,

한 프레임의 데이터를 저장하는 메모리부를 포함하고, 상기 데이터 드라이버 및 게이트 드라이버를 제어하며, 상기 액정패널에 정상화면 또는 반전화면을 표시하기 위하여 상기 메모리부에 저장된 데이터의 출력순서를 변경하여 상기 데이터 드라이버로 출력하는 타이밍 콘트롤러를 포함하고,

상기 메모리부는

상기 타이밍 컨트롤러의 외부로부터 공급되며, 상기 정상화면 또는 반전화면을 지시하는 선택신호에 직접 응답하여 상기 저장된 데이터의 출력순서를 변경하여,

상기 선택신호가 상기 정상화면을 지시할 때 상기 저장된 데이터를 입력순서와 동일한 순서로 출력하고,

상기 선택신호가 상기 정상화면 대비 상하좌우로 반전된 상기 반전화면을 지시할 때 상기 저장된 데이터를 상기 입력순서와 상반된 순서로 출력하며,

상기 데이터 드라이버는 상기 액정 패널의 제1측에 배치된 데이터 집적회로(이하, IC)들을 포함하고, 상기 데이터 IC들은 상기 타이밍 컨트롤러로부터의 데이터를 캐스케이드 방식으로 공급받고,

상기 정상화면 및 반전화면에 상관없이 상기 타이밍 컨트롤러가 소스 스타트 펄스를 상기 타이밍 컨트롤러와 가까운 첫번째 데이터 IC로 공급하여, 상기 데이터 IC들은 상기 정상화면 및 반전화면에 상관없이 동일한 방향으로 데이터를 래치하고,

상기 게이트 드라이버는 상기 액정 패널의 제2측에 배치된 게이트 IC들을 포함하고, 상기 게이트 IC들은 상기 타이밍 컨트롤러로부터의 게이트 구동 신호들을 캐스케이드 방식으로 공급받고,

상기 정상화면 및 반전화면에 상관없이 상기 타이밍 컨트롤러가 게이트 스타트 펄스를 상기 타이밍 컨트롤러와 가까운 첫번째 게이트 IC로 공급하여, 상기 게이트 IC들은 상기 정상화면 및 반전화면에 상관없이 동일한 방향으로 구동되며,

상기 타이밍 컨트롤러로부터 상기 첫번째 데이터 IC로 공급되는 상기 소스 스타트 펄스와, 상기 타이밍 컨트롤러로부터 상기 첫번째 게이트 IC로 공급되는 상기 게이트 스타트 펄스는, 상기 타이밍 컨트롤러가 실장된 제어보드와 상기 액정패널 사이에 전기적으로 접속된 단일의 플렉서블 인쇄 회로를 경유하여 상기 제어보드로부터 상기 액정패널로 공급되는 것을 특징으로 하는 액정표시장치.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제