[go: up one dir, main page]

KR102458522B1 - 표시장치용 게이트 구동회로 및 그를 포함하는 표시장치 - Google Patents

표시장치용 게이트 구동회로 및 그를 포함하는 표시장치 Download PDF

Info

Publication number
KR102458522B1
KR102458522B1 KR1020150186670A KR20150186670A KR102458522B1 KR 102458522 B1 KR102458522 B1 KR 102458522B1 KR 1020150186670 A KR1020150186670 A KR 1020150186670A KR 20150186670 A KR20150186670 A KR 20150186670A KR 102458522 B1 KR102458522 B1 KR 102458522B1
Authority
KR
South Korea
Prior art keywords
gate
driving circuit
odd
gate driving
mode selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150186670A
Other languages
English (en)
Other versions
KR20170076949A (ko
Inventor
장동훈
김상규
강연욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150186670A priority Critical patent/KR102458522B1/ko
Publication of KR20170076949A publication Critical patent/KR20170076949A/ko
Application granted granted Critical
Publication of KR102458522B1 publication Critical patent/KR102458522B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 게이트 구동회로(G-IC)가 기수(Odd) 게이트 라인만 제어하는 기수 구동 모드와 우수(Even) 게이트 라인만 제어하는 우수 구동 모드를 선택할 수 있는 모드 선택핀을 포함하도록 함으로써, 게이트 제어 신호의 개수 및 그를 위한 배선을 감소시키고, 타이밍 컨트롤러를 변경하거나 추가 기능을 구현할 필요없이 그대로 이용할 수 있고, 좌우 비대칭 구조에 기인한 휘도 불균일 현상인 게이트 블록 딤 현상(Gate Block Dim)을 방지할 수 있다.

Description

표시장치용 게이트 구동회로 및 그를 포함하는 표시장치 {Gate Driving Circuit for Display Device and Display Device having the same}
본 발명은 게이트 구동회로 및 그를 포함하는 표시장치에 관한 것, 더 구체적으로는 표시패널의 양측에 배치되어 기수(Odd) 게이트 라인 그룹 및 우수(Even) 게이트 라인 그룹을 선택적으로 제어할 수 있는 게이트 구동회로를 포함하는 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광표시장치(OLED: Organic Light Emitting Diode Display Device)와 같은 여러 가지 표시장치가 활용되고 있다.
이 중, 액정표시장치(LCD)는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다. 이를 위하여, 액정표시장치는 액정셀들이 매트릭스 형태로 배열된 액정표시패널과, 이 액정표시패널을 구동하기 위한 구동회로를 구비한다.
액정표시패널의 화소 어레이에는 다수의 게이트라인(GL)과 데이터라인(DL)이 교차되고 그 게이트라인(GL)과 데이터라인(GL)의 교차부에 액정셀(Clc)을 구동하기 위한 박막트랜지스터(Thin Film Transistor; 이하, "TFT"라 한다)가 형성된다. 또한, 액정표시패널에는 액정셀(Clc)의 전압을 유지하기 위한 스토리지 캐패시터(Cst)가 형성된다. 액정셀(Clc)은 화소전극, 공통전극 및 액정층을 포함한다. 화소전극에 인가되는 데이터전압과, 공통전극에 인가되는 공통전압(Vcom)에 의해 액정셀(Clc)들의 액정층에는 전계가 걸린다. 이 전계에 의해 액정층을 투과하는 광량이 조절됨으로써 화상이 구현된다.
구동회로는 게이트라인들에 게이트 출력신호를 순차적으로 공급하기 위한 게이트 구동회로(G-IC)와, 데이터라인들에 비디오신호(즉, 데이터전압)를 공급하기 위한 데이터 구동회로(D-IC)를 포함한다. 데이터 구동회로는 데이터라인들을 구동시켜 액정셀(Clc)들에 데이터전압을 공급한다. 게이트 구동회로는 게이트라인들을 순차적으로 구동시켜 데이터전압이 공급될 표시패널의 액정셀(Clc)들을 1 수평라인 씩 선택한다.
게이트 구동회로는 각 게이트 라인에 제공하기 위한 게이트 출력신호(Vout_i)를 순차적으로 발생시켜 각 게이트 라인에 제공하는 기능을 하며, 제1 레벨의 게이트신호는 한 프레임에 한 번씩 순차적으로 발생되어 해당 게이트라인에 공급된다.
한편, 이러한 게이트 구동회로(G-IC)는 표시패널의 일측에만 형성되어 총 N개의 게이트 라인 전체를 구동하는 방식이 일반적이지만, 게이트 구동회로와 각 게이트 라인을 연결하기 위한 게이트 링크 배선이 표시패널의 일측 비표시영역에 모두 배치되어야 하므로, 그 쪽의 표시패널의 베젤이 증가하는 문제가 있다.
이러한 문제를 극복하기 위하여, 게이트 구동 회로를 2개로 구성한 후 표시패널의 양측에 각각 배치하고, 각 게이트 구동회로가 게이트 라인 N개중 일부(절반)을 제어하도록 하는 2-게이트 구동회로 방식이 사용되고 있다.
그러나, 기존의 2-게이트 구동회로 방식들에서는, 표시패널의 타이밍 컨트롤러(Timing Controller; T-con)으로부터 각 게이트 구동회로를 연결하는 게이트 제어 신호 배선의 개수가 증가하거나, 타이밍 컨트롤러가 발생하는 게이트 제어 신호의 개수가 증가하는 등의 문제가 있었다.
이러한 배경에서, 본 발명의 목적은, 2개의 게이트 구동회로를 이용하되 게이트 제어신호 배선 구조와 게이트 제어 신호의 개수를 단순화할 수 있는 게이트 구동회로 및 그를 포함하는 표시장치를 제공하는 것이다.
본 발명의 다른 목적은 기수(Odd) 게이트 라인만 제어하는 기수(Odd) 구동 모드와 우수(Even) 게이트 라인만 제어하는 우수 게이트 구동 모드를 선택할 수 있는 모드 선택핀을 포함하는 게이트 구동회로(G-IC) 칩을 이용함으로써, 타이밍 컨트롤러의 구조 변경없이도 2-게이트 구동회로 방식으로 용이하게 동작할 수 있는 게이트 구동회로 및 그를 포함하는 표시장치를 제공하는 것이다.
본 발명의 또다른 목적은, 모드 선택핀을 포함하는 게이트 구동회로(G-IC)를 표시패널의 양측에 각각 1개씩 배치하여 각각 기수(Odd) 게이트 라인 그룹 및 우수(Even) 게이트 라인 그룹을 각각 제어하도록 하되, 4개의 게이트 제어신호와 4개의 게이트 제어신호 배선만으로 표시패널을 동작시킬 수 있음으로써, 단순한 구조의 표시장치를 제공하는 것이다.
전술한 목적을 달성하기 위하여, 본 발명의 일 측면에 의하면, 다수의 데이터 라인과, 총 N개의 게이트 라인 및 다수의 화소를 포함하는 표시패널과, 상기 표시패널의 양측에 배치되는 기수 게이트 구동회로 및 우수 게이트 구동회로로서, 상기 기수 게이트 구동회로는 기수/우수 모드선택 핀을 포함하고 상기 N개의 게이트 라인 중 기수(홀수) 게이트 라인과 연결되며, 상기 우수 게이트 구동회로는 기수/우수 모드선택 핀을 포함하고 상기 N개의 게이트 라인 중 우수(짝수) 게이트 라인과 연결되는 기수 게이트 구동회로 및 우수 게이트 구동회로와, 1개 또는 2개의 게이트 스타트 펄스(GSP1, GSP2)와, 1수평주기(1H)를 가지는 공통 게이트 시프트 클럭(공통 GSC) 및 공통 게이트 출력 인에이블(공통 GOE) 신호를 생성하여 상기 기수 게이트 구동회로 및 우수 게이트 구동회로로 제공하는 타이밍 컨트롤러를 포함하는 표시장치를 제공한다.
본 발명의 다른 실시예에 의하면, N개의 게이트 라인이 배치되는 표시장치용 표시패널에 장착되고, 타이밍 컨트롤러로부터의 제어신호에 따라 동작하는 게이트 구동회로로서, 상기 게이트 구동회로는 기수/우수 모드 선택핀을 포함하고, 상기 기수/우수 모드 선택핀에 인가된 모드 선택신호가 기수 선택신호인 경우에는 타이밍 컨트롤러부터 수신한 게이트 제어 신호에 의하여 발생된 게이트 출력 신호 중 기수 게이트 출력신호만을 기수 게이트 라인으로 출력하고, 상기 기수/우수 모드 선택핀에 인가된 모드 선택신호가 우수 선택신호인 경우에는 타이밍 컨트롤러부터 수신한 게이트 제어 신호에 의하여 발생된 게이트 출력 신호 중 우수 게이트 출력신호만을 우수 게이트 라인으로 출력하는 표시장치용 게이트 구동회로를 제공한다.
이하에서 설명할 본 발명의 실시예에 의하면, 표시패널이 2개의 게이트 구동회로를 이용하되 게이트 제어신호 배선 구조와 게이트 제어 신호의 개수를 최소화하여 표시패널의 구조를 단순화할 수 있는 효과가 있다.
또한, 표시패널 양측에 배치되는 게이트 구동회로(G-IC)가 기수(Odd) 게이트 라인만 제어하는 기수 구동 모드와 우수(Even) 게이트 라인만 제어하는 우수 구동 모드를 선택할 수 있는 모드 선택핀을 포함하도록 함으로써, 타이밍 컨트롤러의 구조를 변경하지 않으면서도, 3개 또는 4개의 게이트 제어신호와 그를 위한 신호 배선만으로 표시패널을 동작시킬 수 있는 효과가 있다.
도 1은 본 발명이 적용될 수 있는 전체 구동 형태의 액정표시장치의 기능별 블록도이다.
도 2는 2-게이트 구동회로를 이용하되 본 발명과 대비되는 제1방식의 표시패널 구조를 도시하며, 도 3은 제1방식에서의 제어 신호 구성과 게이트 제어 신호의 타이밍도를 도시한다.
도 4는 2-게이트 구동회로를 이용하되 본 발명과 대비되는 제2방식의 표시패널 구조를 도시하며, 도 5는 제2방식에서의 제어 신호 구성과 게이트 제어 신호의 타이밍도를 도시한다.
도 6은 본 발명의 일실시예에 의한 표시장치의 구조를 도시한다.
도 7은 본 발명의 실시예에 사용될 수 있는 게이트 구동회로의 칩구조를 도시하는 것으로서, 모드 선택핀이 포함된 구조를 도시한다.
도 8은 본 발명의 실시예에 의한 표시패널의 게이트 제어신호 구성과 신호 흐름을 도시한다.
도 9는 본 발명의 실시예에 의한 기수 게이트 구동회로(G-IC_odd)와 우수 게이트 구동회로(G-IC_even)로 공급되는 게이트 제어신호와, 각 게이트 구동회로로부터 출력되는 게이트 출력신호의 타이밍도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 발명이 적용될 수 있는 전체 구동 형태의 액정표시장치의 기능별 블록도이다.
도 1을 참조하면, 통상적인 액정표시장치는 다수의 화소(P)가 형성된 표시영역(16; Active Area; AA)을 포함하는 표시패널(10)과, 표시패널의 각 화소의 표시를 제어하기 위한 구동회로 등을 포함하는 인쇄회로기판(PCB)인 시스템보드(20)를 포함할 수 있다.
표시패널(10)은 통상 다수의 게이트 라인, 데이트 라인, 다수의 박막트랜지스터 등이 형성된 하부 기판으로서의 어레이 기판과, 칼라 필터와 블랙 매트릭스(BM) 등이 형성된 상부 기판으로서의 컬러필터 기판과, 그 사이에 주입되는 액정층 등으로 구성된다.
표시패널(10)에는 게이트 라인(GL) 및 데이터 라인(DL)의 교차 영역으로 정의되는 화소(Pixel)가 다수 형성되어 있다. 즉, 하부 어레이 기판에는 데이터 라인들(D1~Dm)과 게이트 라인들(G1~Gn)이 교차되고, 이들의 교차 구조에 의해 m × n(m,n은 양의정수) 개의 액정셀(Clc)을로 이루어지는 화소들이 매트릭스 형태로 형성된다.
액정셀(Clc)들 각각은 TFT, TFT에 접속된 화소전극(1), 및 스토리지 캐패시터(Cst) 등을 포함한다. 액정셀(Clc)은 TFT를 통해 데이터전압을 충전하는 화소전극(1)과 공통전압(Vcom)이 인가되는 공통전극(2)의 전압차에 의해 구동되어 입사되는 빛의 투과량을 조정하여 화상 데이터(DATA_RGB)에 대응되는 표시화상을 구현한다.
한편, 표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극이 형성된다. 공통전극(2)은 TN 모드와 VA 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS 모드와 FFS 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성될 수 있다.
한편, 게이트 라인으로 게이트 출력신호(Vout)를 제공하기 위한 게이트 구동회로(13)는 게이트 인 패널(Gate-In-Panel; 이하 ‘GIP’라 함) 방식에 따른 TFT 어레이 공정을 통해 표시패널의 하부 기판 상에 직접 형성될 수 있으며, 별도의 칩으로 제작되어 본딩 방식 등에 의하여 표시패널에 연결되어 장착될 수 있다.
즉, 게이트 구동회로(13)는 표시패널(10)의 표시영역(16; AA) 바깥에 있는 비 표시영역(NAA)에 형성되며, 패널의 좌우(또는 상하) 양측에 대칭적으로 형성되는 구조일수 있으나 그에 한정되는 것은 아니다.
한편, 게이트 구동회로(13)에는 다수의 GIP 블록 또는 GIP 회로블록이 포함될 수 있으며, 각 GIP 블록은 각 게이트 라인에 연결되어 대응되는 게이트 라인으로 게이트 출력신호(Vouti)를 생성하여 제공할 수 있다.
도 1에서는 표시패널의 일측(좌측)에만 게이트 구동회로(13)가 형성되어 N개의 게이트 라인으로 게이트 출력신호를 제공하는 예를 도시하고 있으며, 도 2 및 도 3에는 표시 패널의 양측에 게이트 구동회로가 형성되는 예를 도시한다.
시스템보드(20)는 연성회로기판(Flexible PCB; FPCB; 17) 또는 테이프 캐리어 패키지(Tape Carrier Package; TCP)를 통해 표시패널(10)와 연결될 수 있으며, 이러한 시스템 보드(20)는 타이밍 컨트롤러(11), 데이트 구동회로(12) 등을 포함하는 인쇄회로기판(PCB)의 형태로 구현될 수 있다.
타이밍 컨트롤러(11)는 T-Con이라고 표현될 수 있으며, 외부에서 입력되는 타이밍 신호(Vsync, Hsync, DE, DCLK)를 이용하여 데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 데이터 제어신호(SDC)와, 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)를 발생하여 각 구동회로로 제공하는 기능을 가진다.
타이밍 컨트롤러(11)가 데이터 구동회로(12)로 공급하는 데이터 제어신호(SDC)는 소스 시작신호(Source, Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(Source Output Enable, SOE), 극성제어신호(POL) 등을 포함할 수 있다.
또한, 타이밍 컨트롤러(11)가 게이트 구동회로(13)로 공급하는 게이트 제어신호(GDC)는 게이트 시작신호(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock; GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE), 극성제어신호(POL) 등을 포함할 수 있다.
즉, 타이밍 컨트롤러(11)가 게이트 라인의 스캐닝을 시작하기 위한 GSP를 게이트 구동회로(13)로 제공하면 게이트 라인의 스캐닝이 시작되며, 1 수평주기(H)를 가지는 GSC와 GOE를 게이트 구동회로로 제공하면, 1 수평주기마다 각 게이트 라인에 대응되는 게이트 출력신호(Vout_i)가 생성되어 해당되는 게이트 라인으로 제공된다.
이를 위하여, 도시하지는 않았지만, 도 1의 표시패널 좌측의 비표시영역에는 총 N개의 게이트 링크 배선이 형성되어 있으며, 각 데이터 링크 배선은 각 게이트 라인을 게이트 구동회로(13)에 연결하는 기능을 한다.
여기서 “H”로 표현되는 수평주기 또는 수평구간 주기는 프레임주파수와 게이트라인 개수를 곱한 값의 역수로 정의될 수 있다. 예를 들어, 만일 표시패널이 1920*1080의 해상도를 가지는 경우, 수평구간(H) 주기는 1/(60Hz*1080)인 15.4μs가 된다.
데이터 구동회로(12)는 D-IC라고 표현될 수 있으며, 다수의 소스 드라이브 IC들을 포함한다. 소스 드라이브 IC들 각각은 타이밍 컨트롤러(11)로부터의 데이터 제어신호(SDC)에 응답하여 타이밍 컨트롤러(11)로부터 입력되는 디지털 비디오 데이터(DATA_RGB)를 샘플링하고 래치하여 병렬 데이터 체계의 데이터로 변환하며, 그를 이용하여 데이터 출력신호를 생성해 데이터라인들(D1~Dm)에 공급한다.
한편, 도 1과 같이 하나의 게이트 구동회로가 표시패널의 일측에만 배치되어 총 N개의 게이트 라인을 구동하는 방식에서는 게이트 구동회로와 각 게이트 라인을 연결하기 위한 게이트 링크 배선이 표시패널의 일측 비표시영역에 모두 배치되어야 하므로, 그 쪽의 표시패널의 베젤이 증가하는 문제가 있다.
이러한 문제를 극복하기 위하여, 게이트 구동 회로를 2개로 구성한 후 표시패널의 양측에 각각 배치하고, 각 게이트 구동회로가 게이트 라인 N개중 일부(절반)을 제어하도록 하는 2-게이트 구동회로 방식이 사용되고 있다.
도 2 내지 도 5는 이러한 2-게이트 구동회로를 포함하는 표시패널의 일 예로서, 편의상 도 2 및 도 3을 제1방식으로, 도 4 및 도 5를 방식으로 표시한다.
도 2는 2-게이트 구동회로를 이용하되 본 발명과 대비되는 제1방식의 표시패널 구조를 도시하며, 도 3은 제어 신호 구성과 게이트 제어 신호의 타이밍도를 도시한다.
도 2 및 도 3과 같은 제1방식에서는, 표시패널의 좌측 하단에 제1게이트 구동회로(G-IC #1; 230)가 배치되고 제1게이트 구동회로(230)에는 총 N/2개의 게이트 링크 배선을 통해서 기수(홀수) 게이트 라인(GL#1,3,5….(N-1))이 연결되어 있다.
또한, 표시패널의 우측 하단에는 제2게이트 구동회로(G-IC #2; 230’)가 배치되고 제2게이트 구동회로(230’)에는 총 N/2개의 게이트 링크 배선을 통해서 우수(짝수) 게이트 라인(GL#2,3,6….N)이 연결되어 있다.
도 3의 (a)에 도시된 바와 같이, 이러한 제1방식에서 타이밍 컨트롤러(240)에서는 제1게이트 구동회로(230)를 제어하기 위한 게이트 제어 신호로서 GSP1, GSC1, GOE1 등을 제공한다.
이러한 게이트 제어 신호를 수신한 제1게이트 구동회로(230)는 도 3의 (b)에 도시된 신호 타이밍을 이용하여 기수(홀수) 게이트 라인(GL#1,3,5….(N-1))에 순차적으로 게이트 출력신호(Vout1, Vout3,…. Vout(N-1))을 출력하고, 마지막 기수 게이트 출력신호(Vout(N-1))을 출력한 후에는 GSP 캐리(carry) 신호인 GSP2를 타이밍 컨트롤러(240)으로 전송한다.
그러면, 타이밍 컨트롤러(240)는 GSP 캐리(carry) 신호인 GSP2를 수신한 후 제2게이트 구동 회로(230’)의 동작을 개시하기 위한 게이트 제어신호인 GSP3, GSC2, GOE2를 생성하여 제2게이트 구동회로(230’)으로 전달한다.
제2게이트 구동회로(230’)는 위와 동일한 방식으로 우수 게이트 출력신호(Vout2, Vout4,…. VoutN)을 출력하고, 마지막 우수 게이트 출력신호(VoutN)을 출력한 후에는 GSP 캐리(carry) 신호인 GSP4를 타이밍 컨트롤러(240)으로 다시 전송함으로써, 1개의 프레임 스캐닝을 완료한다.
한편, 도 3의 (b)에 도시된 바와 같이, 제1방식에는 제1게이트 구동회로 및 제2게이트 구동회로로 공급되는 게이트 제어신호 중 GSC1/2와 GOE1/2가 각각 2개의 수평주기(2H)를 가지는 신호이다.
이와 같이, 제1방식에서는, 타이밍 컨트롤러가 1개의 수평주기(1H) 단위로 생성되는 기본 신호 파형 대신 제1게이트 구동회로 및 제2게이트 구동회로를 위한 별도의 게이트 제어 신호 파형(GSC, GOE)을 생성하여야 한다.
따라서, 만일 표시패널에 타이밍 컨트롤러가 없는 경우나, 타이밍 컨트롤러에 상기와 같은 게이트 제어신호를 변경하여 생성하는 기능을 추가할 수 없는 경우에는 제1방식을 적용하기 힘들다는 단점이 있다.
또한, 표시패널 자체에는 타이밍 컨트롤러가 없더라도 표시패널이 장착되는 전자기기인 세트장치(TV, 모니터 등)에는 세트장치용 타이밍 컨트롤러가 있지만, 이 경우에도 세트장치용 타이밍 컨트롤러는 세트장치 제조업체가 기능을 추가할 수 있을 뿐 아니라, 세트용 타이밍 컨트롤러는 공용화를 위하여 기본적인 기능만 구현되도록 설계되기 때문에, 제1방식을 적용하는데 어려움이 발생한다.
이러한 타이밍 컨트롤러의 설계상의 단점 이외에도, 제1방식에서는 타이밍 컨트롤러와 제1/2 게이트 구동회로 사이에 게이트 제어신호를 전달하기 위한 게이트 제어신호 배선이 총8개가 형성되어야 하므로, 배선 설계가 복잡하고 베젤 크기가 증가되는 단점이 있다.
이와 같이, 도 2 및 3과 같은 제1방식의 2-게이트 구동회로 구조에서는, 게이트 제어신호의 개수가 8개이고 그에 따라 타이밍 컨트롤러의 구조 변경이 필요하며, 게이트 제어신호 배선이 많아 배선 설계 등이 어렵다는 단점이 있다.
이러한 제1방식의 단점을 극복하기 위한 대안으로서 도 4 및 도 5와 같은 제2방식의 2-게이트 구동회로 구조가 제안될 수 있다.
도 4는 2-게이트 구동회로를 이용하되 본 발명과 대비되는 제2방식의 표시패널 구조를 도시하며, 도 5는 제2방식에서의 제어 신호 구성과 게이트 제어 신호의 타이밍도를 도시한다.
도 4 및 도 5와 같은 제2방식에서는, 표시패널의 좌측 하단에 제1게이트 구동회로(G-IC #1; 430)가 배치되고 제1게이트 구동회로(430)에는 총N/2개의 게이트 링크 배선을 통해서 최초 1부터 N/2개의 게이트 라인(GL#1,2,3,…,N/2)이 연결되어 있다.
또한, 표시패널의 우측 하단에는 제2게이트 구동회로(G-IC #2; 430’)가 배치되고 제2게이트 구동회로(430’)에는 총 N/2개의 게이트 링크 배선을 통해서 후반부의 N/2개의 게이트 라인(GL#(N/2+1), (N/2+2),…, N)이 연결되어 있다.
도 5의 (a)에 도시된 바와 같이, 이러한 제2방식에서 타이밍 컨트롤러(440)에서는 제1게이트 구동회로(430)를 제어하기 위한 게이트 제어 신호로서 GSP1과 1개의 수평주기(1H)를 가지는 GSC, GOE 등을 제공한다.
이러한 게이트 제어 신호를 수신한 제1게이트 구동회로(430)는 도 5의 (b)에 도시된 신호 타이밍을 이용하여 전반부의 N/2개의 게이트 라인(GL#1,2,3,…,N/2)에 순차적으로 게이트 출력신호(Vout1, Vout2…. Vout(N/2))를 출력하고, 전반부의 마지막 게이트 출력신호(Vout(N/2))을 출력한 후에는 GSP 캐리(carry) 신호인 GSP2를 생성하여 제2게이트 구동회로(430’)로 전송한다.
이 때, 제2게이트 구동회로(430’)는 타이밍 컨트롤러(440)로부터 제1게이트 구동회로(430)가 수신한 것과 동일한 GSC, GOE를 수신하였으므로, 제1게이트 구동회로(430)로부터 GSP2를 수신한 후에 동작을 개시하여 후반부의 N/2개의 게이트 라인(GL#(N/2+1), (N/2+2),…,N)에 순차적으로 게이트 출력신호(Vout(N/2+1), Vout(N/2+2),…. VoutN)를 출력하고, 후반부의 마지막 게이트 출력신호(VoutN)을 출력한 후에는 GSP2 캐리(carry) 신호를 타이밍 컨트롤러(430)로 전송함으로써, 1개의 프레임 스캐닝을 완료한다.
이러한 제2방식에서는, 도 5의 (b)에 도시된 바와 같이, 제1게이트 구동회로 및 제2게이트 구동회로로 공급되는 게이트 제어신호 중 GSC/GOE가 일반적인 1수평주기를 가지는 기본 제어 신호 파형과 동일할 뿐 아니라, 제1/2게이트 구동회로로 동일한 게이트 제어신호가 사용된다.
따라서, 제2방식에서는 게이트 제어신호가 GSP1, GSp2, GSC, GOE의 4개 신호면 충분하고, 기본 제어 신호 파형을 그대로 이용할 수 있으므로, 제1방식의 단점을 어느 정도 해결할 수 있다.
그러나, 제2방식에서는 제1게이트 구동회로(430)가 담당하는 마지막 게이트 라인인 GL#(N/2)으로의 게이트 링크 배선과, 제2게이트 구동회로(430’)가 담당하는 첫번째 게이트 라인인 GL#(N/2+1)의로의 게이트 링크 배선이 라인 설계 또는 공정상 완전한 대칭을 이루지 않음으로 인하여, 저항차이가 발생할 수 있고, 그러한 저항차이에 의하여 GL#(N/2)과 GL#(N/2+1) 사이에 띠선과 같은 휘도 불균일 현상이 발생할 수 있다.
이러한 표시불량을 게이트 블록 딤 현상(Gate Block Dim)으로 표현할 수 있다.
또한, 제2방식에서는, 제1게이트 구동회로(430)가 담당하는 마지막 게이트 라인인 GL#(N/2)로 인가되는 게이트 출력신호 Vout(N/2)은 좌측에서 우측으로 진행하는데, 신호 전달 특성상 좌측 시작지점의 출력신호 파형이 우측 종료지점에서 도달하는 동안 변화될 수 있다.
반대로, 제2게이트 구동회로(430’)가 담당하는 첫번째 게이트 라인인 GL#(N/2+1)로 인가되는 게이트 출력신호 Vout(N/2+1)은 우측에서 좌측으로 진행하는데, 신호 전달 과정에서 위와 유사한 신호 파형 변화가 발생한다.
결과적으로, GL#(N/2)과 GL#(N/2+1) 사이에서 동일한 데이터 라인으로 형성되는 인접 화소의 경우, 인가되는 게이트 출력신호 파형이 달라서 화소 단위의 휘도 불균일이 발생할 수 있다.
이와 같이, 제2방식에서는 제1게이트 구동회로(430)의 제어영역과 제2게이트 구동회로(430’)의 제어영역 사이에서 휘도 불균일에 의한 표시 불량이 발생한다는 단점이 있었다.
본 발명은 이러한 제1방식과 제2방식의 단점을 보완하기 위한 것으로서, 기수(Odd) 구동모드와 우수(Even) 구동모드 중 하나로 동작할 수 있는 모드선택핀을 포함하는 2개의 게이트 구동회로를 표시패널의 양측에 배치하되, 기수/우수 모드 선택신호를 상기 모드 선택핀으로 인가하고, 타이밍 컨트롤러에서는 1개 또는 2개의 게이트 스타트 펄스(GSP1, GSP2)와, 1수평주기를 가지는 공통 게이트 시프트 클럭(GSC) 및 공통 게이트 출력 인에이블(GOE) 신호를 양 게이트 구동회로로 전송하여 동작함으로써, 게이트 제어 신호를 감소시켜 게이트 제어 신호 배선을 간단히 할 수 있으면서도 타이밍 컨트롤러의 구조 변경 등이 필요없고, 표시 불량도 발생하지 않는 2-게이트 구동회로 구조를 제안한다.
도 6은 본 발명의 일실시예에 의한 표시장치의 전체 구조를 도시한다.
본 발명의 실시예에 의한 표시장치는 크게 표시패널(610)과, 기수/우수 모드선택핀을 포함하는 게이트 구동회로(630, 630’)와, 게이트 제어 신호를 생성하여 출력하는 타이밍 컨트롤러(640)을 포함하여 구성된다.
표시패널(610)에는 다수의 데이터 라인(DL)과, 총 N개의 게이트 라인(GL)이 형성되어 있으며, 각각의 데이터라인과 게이트 라인의 교차영역으로 정의되는 다수의 화소를 포함하는 표시영역(A/A)과, 표시영역 주위에 형성되되 영상을 표시하지 않는 부분인 비표시영역(N/A)을 포함한다.
표시패널(610)의 비표시영역(N/A) 중 하나의 변(하측변) 양측에는 게이트 구동회로(630, 630’)가 각각 배치되고, 그 사이에는 1개 이상의 데이트 구동회로(D-IC; 620)가 배치된다.
양쪽에 배치된 2개의 게이트 구동회로 중 하나는 기수/우수 모드선택 핀을 포함하고 외부에서 상기 기수/우수 모드 선택핀에 인가된 기수 모드 선택신호에 따라 기수 동작 모드로 동작하는 기수 게이트 구동회로(G-IC_odd)이고, 나머지 하나는 기수/우수 모드선택 핀을 포함하고 외부에서 상기 기수/우수 모드 선택핀에 인가된 우수 모드 선택신호에 따라 우수 동작 모드로 동작하는 우수 게이트 구동회로(G-IC_even)이다.
도 6에서는 편의상 좌측에 배치되는 게이트 구동회로를 기수 게이트 구동회로(G-IC_odd; 630)으로, 우측에 배치되는 게이트 구동회로를 우수 게이트 구동회로(G-IC_even; 630’)로 설명하지만, 그 위치 및 기능은 서로 바뀔 수 있다.
기수 게이트 구동회로(G-IC_odd; 630)는 N개의 게이트 라인 중 기수(홀수) 게이트 라인과 연결되며, 그 연결을 위해서 N/2개의 게이트 링크 배선(612)이 표시패널의 좌측 비표시영역에 형성되어 있다.
또한, 우수 게이트 구동회로(G-IC_even; 630’)는 N개의 게이트 라인 중 우수(짝수) 게이트 라인과 연결되며, 그 연결을 위해서 N/2개의 게이트 링크 배선(612)이 표시패널의 우측 비표시영역에 형성되어 있다.
한편, 본 실시예에 의한 타이밍 컨트롤러(640)는 게이트 제어신호를 생성하여 기수 게이트 구동회로(G-IC_odd; 630) 및 우수 게이트 구동회로(G-IC_even; 630’)로 전달하고, 데이터 제어신호를 생성하여 데이터 구동회로(D-IC; 620)으로 제공하는 기능을 한다.
이 때, 타이밍 컨트롤러(640)가 기수 게이트 구동회로(G-IC_odd; 630) 및 우수 게이트 구동회로(G-IC_even; 630’)로 제공하는 게이트 제어신호는 1개 또는 2개의 게이트 스타트 펄스(GSP1, GSP2)와, 1수평주기(1H)를 가지는 공통 게이트 시프트 클럭(공통 GSC) 및 공통 게이트 출력 인에이블(공통 GOE) 신호를 포함할 수 있다.
즉, 본 실시예에서 사용되는 게이트 제어신호(GSP, GSC, GOE)는 일반적인 구조의 타이밍 컨트롤러가 생성하는 기본 신호 파형으로서, 도 2 및 도 3과 같은 제1방식과 같이 게이트 제어 신호를 변경할 필요가 없다.
더 구체적으로, GSP1은 타이밍 컨트롤러가 스캐닝 시작을 위하여 생성하는 신호 펄스이고, 공통 GSC 및 공통 GOE는 1수평주기(1H)를 가지는 기본 신호 펄스이다.
이와 같이, 본 실시예에서 사용되는 게이트 제어신호(GSP, GOE, GSC)는 도 1에서 설명한 일반적인 표시장치의 타이밍 컨트롤러가 사용하는 게이트 제어 신호와 동일하며, 따라서 기존의 범용 타이밍 컨트롤러를 구조 변경할 필요없이 그대로 사용할 수 있다.
또한, 타이밍 컨트롤러(640)는 전술한 게이트 제어신호와 별도로, 표시패널의 최초 구동시점 등에서 게이트 구동회로의 기수/우수 동작 모드를 선택하는 기수/우수 모드 선택 신호를 생성하여 게이트 구동회로의 모드 선택 제어핀(도 7의 710)로 전송하는 기능을 추가로 구비한다. 물론, 본 실시예에 의한 기수/우수 모드 선택신호는 타이밍 컨트롤러가 제어하지 않아도 되며, 외부에서 기수/우수 모드 선택핀(710)에 하이(High) 또는 로우(Low) 신호를 입력함으로써 기수 게이트 구동회로 또는 우수 게이트 구동회로로 설정할 수도 있을 것이다.
한편, 타이밍 컨트롤러, 기수 게이트 구동회로 및 우수 게이트 구동회로 사이의 표시패널 상에는 제1 GSP 배선, 공통 GSC 배선, 공통 GOE 배선, 제2GSP 배선 및 모드선택 배선이 배치될 수 있다.
도 8은 본 발명의 실시예에 의한 표시패널의 게이트 제어신호 구성과 신호 흐름 및 그에 필요한 신호 배선 등을 도시한다.
도 8에 도시된 바와 같이, 타이밍 컨트롤러(640)와 기수 게이트 구동회로(630) 및 우수 게이트 구동회로(630’) 사이에는 2개의 게이트 구동회로에 동시에 적용되는 GSP1를 전달하기 위한 제1 GSP 배선(631)이 형성되어 있다.
마찬가지로, 타이밍 컨트롤러(640)와 기수 게이트 구동회로(630) 및 우수 게이트 구동회로(630’) 사이에는 2개의 게이트 구동회로에 동시에 적용되는 공통 GSC 신호 및 공통 GOE 신호를 각각 전달하기 위하여 공통 GSC 배선(633) 및 공통 GOE 배선(632)이 형성되어 있다.
또한, 타이밍 컨트롤러(640)와 기수 게이트 구동회로(630) 사이와, 타이밍 컨트롤러와 우수 게이트 구동회로(630’) 사이에는 2개의 게이트 구동회로로 기수/우수 모드 선택신호를 전달하기 위한 모드 선택 배선(635)가 더 형성될 수 있다. 물론, 본 실시예에 의한 기수/우수 모드 선택신호는 타이밍 컨트롤러가 제어하지 않아도 되며, 외부에서 기수/우수 모드 선택핀(710)에 하이(High) 또는 로우(Low) 신호를 입력함으로써 기수 게이트 구동회로 또는 우수 게이트 구동회로로 설정할 수도 있을 것이다. 이 경우에는 도 8에서와 같이 표시패널 상에 모드 선택 배선(635)는 형성되지 않을 수 있다.
또한, 선택적으로 기수 게이트 구동회로(630)와 우수 게이트 구동회로(630’) 사이에는 반전 구동(Inversion Driving)에 사용되는 GPS2를 전달하기 위한 제2 GSP 배선(634)이 더 형성될 수 있다.
GSP2는 일반적인 동작에서는 사용되지 않을 수 있으며, 맨마지막 게이트라인(GL#N)부터 먼저 스캐닝하는 반전 구동(Inversion Driving)에서만 사용될 수 있다.
한편, 본 실시예에 의한 기수 게이트 구동회로(630)는 게이트 제어 신호에 의하여 발생된 게이트 출력 신호 중 기수 게이트 출력신호(Vout1, Vout3,…, Vout(N-1))만을 기수 게이트 라인(GL#1,3,5,…,(N-1))으로 출력하고, 우수 게이트 구동회로(630’)는 게이트 제어 신호에 의하여 발생된 게이트 출력 신호 중 우수 게이트 출력신호(Vout2, Vout4,…, VoutN)만을 우수 게이트 라인(GL#2,4,6,…,N) 으로 출력하는 기능을 가진다.
또는, 기수 게이트 구동회로(630)는 게이트 제어 신호 중 공통 GSC, 공통 GOE 신호의 펄스 중에서 기수 번째의 펄스만 인식하여 그에 따라 기수 게이트 출력신호(Vout1, Vout3,…, Vout(N-1))만을 생성한 후 기수 게이트 라인(GL#1,3,5,…,(N-1))으로 출력할 수도 있다.
즉, 본 실시예에 의한 기수 게이트 구동회로(630) 및 우수 게이트 구동회로(630’)는 타이밍 컨트롤러로부터 수신한 게이트 제어신호를 이용하여 게이트 출력신호를 생성/출력함에 있어서, 자신이 담당하는 게이트 라인(기수 또는 우수)을 위한 게이트 출력신호만을 생성하여 출력할 수도 있고, 모든 게이트 출력신호를 모두 생성은 하되 자신이 담당하지 않는 게이트 라인의 출력신호는 스킵(Skip)하고 자신이 담당하는 게이트 라인의 출력신호만을 “출력”할 수도 있다.
이러한 기능은 본 실시예에 의한 게이트 구동회로(630, 630’) 내에 일정한 소프트웨어 또는 알고리즘으로 구현될 수 있다.
한편, 본 발명의 실시예에 의한 표시장치에 사용되는 표시패널(610)은 액정 표시패널인 경우에는 다시 다수의 게이트 라인과 데이터 라인 및 그 교차 영역에 정의되는 픽셀(Pixel)과, 각 픽셀에서의 광투과도를 조절하기 위한 스위칭 소자인 박막 트랜지스터를 포함하는 어레이 기판과, 컬러필터 및/또는 블랙매트릭스 등을 구비한 상부기판과, 그 사이에 형성되는 액정물질층을 포함하여 구성될 수 있다.
본 명세서에서 “표시장치”라는 용어는 표시패널과 표시패널을 구동하기 위한 구동부를 포함하는 액정 모듈(Liquid Crystal Module; LCM)과 같은 협의의 표시장치는 물론, 그러한 LCM을 포함하는 완제품인 노트북 컴퓨터, 텔레비전, 컴퓨터 모니터, 스마트폰 또는 전자패드와 같은 모바일 전자장치 등과 같은 세트 전자 장치 또는 세트 장치까지도 포함하는 개념으로 사용한다.
즉, 본 명세서에서의 표시장치는 LCM과 같은 협의의 디스플레이 장치는 물론, 그를 포함하는 응용제품인 세트 장치까지 포함하는 의미로 사용한다.
또한, 설명의 편의상 본 발명의 다양한 실시예에 따른 표시장치가 액정표시패널을 포함하는 표시장치인 것으로 일례를 들어 설명하였으나, 본 발명은 이에 한정되지 않고, 전계 방출 표시장치, 플라즈마 디스플레이 패널, 전계발광 표시장치, 유기발광 표시장치, 전기영동 표시장치 등 다수의 게이트 라인을 구동하여 동작하는 모든 종류의 표시장치에 적용될 수 있다.
이와 같이, 본 발명의 실시예에 의하면, 타이밍 컨트롤러(640)에 의하여 생성되는 게이트 제어신호가 일반적인 게이트 제어신호와 동일하므로 타이밍 컨트롤러의 구조 변경이 필요없고, 3개 또는 4개의 게이트 제어신호(GSP1, GSP2, 공통 GSC, 공통 GOE)만을 이용하기 때문에 신호 구조가 단순하고 그를 위한 배선 설계가 용이하다는 장점이 있다.
또한, 도 4 및 도 5와 같은 제2방식과 비교할 때, 본 실시예에 의한 구조는 완전한 좌우 대칭으로서 게이트 링크 라인의 저항차이 또는 게이트 출력신호의 좌우 파형 변화로 인한 휘도 불균일 현상이 발생될 여지가 없다는 점에서 장점을 가진다.
도 9를 참고로 이상과 같은 본 발명의 실시예에 의한 표시장치의 구동 흐름을 설명하면 다음과 같다,
도 9는 본 발명의 실시예에 의한 기수 게이트 구동회로(G-IC_odd)와 우수 게이트 구동회로(G-IC_even)로 공급되는 게이트 제어신호와, 각 게이트 구동회로로부터 출력되는 게이트 출력신호의 타이밍도이다.
도 9와 같이, 본 발명의 실시예에서는 우선 외부에서 표시패널의 최초 구동 시점 또는 패널의 제조 시점 등에서 기수/우수 모드 선택 신호를 각각 좌우측의 게이트 구동회로의 모드 선택핀으로 인가하여, 2개의 게이트 구동회로 중 하나를 기수 게이트 구동회로로, 나머지 하나를 우수 게이트 구동회로로 설정한다.
예를 들면, 기수/우수 모드 선택신호가 Low이면 기수 동작 모드를 나타내고, HIGH이면 우수 동작 모드를 나타낼 수 있다.
이에 따라, 외부에서 LOW의 모드 선택 신호를 생성하여 좌측의 기수 게이트 구동회로(G-IC-odd; 630)의 모드 선택핀으로 전송하고, 그를 수신한 좌측 게이트 구동회로는 자신의 동작 모드를 기수 동작 모드로 설정한다.
즉, 기수 모드 동작신호를 수신한 게이트 구동 회로는 내부 알고리즘을 작동하여, 도 9의 (a)에서 설명할 바와 같이 기수 게이트 출력신호(Vout1, Vout3,…,Vout(N-1))만을 생성하거나 출력하도록 동작한다.
동시에 타이밍 컨트롤러(640) 또는 외부의 별도 장치가 HIGH의 모드 선택 신호를 생성하여 우측의 게이트 구동회로(630’)의 모드 선택핀으로 전송하고, 그를 수신한 우측 게이트 구동회로는 자신의 동작 모드를 우수 동작 모드로 설정함으로써, 도 9의 (b)에서 설명할 바와 같이 우수 게이트 출력신호(Vout2, Vout4,…,VoutN)만을 생성하거나 출력하도록 동작한다.
모드 선택이 완료된 이후에, 타이밍 컨트롤러(640)는 도 9의 (a) 및 (b)의 상단에 도시된 바와 같이 동일한 게이트 제어신호, 하나의 ON 펄스를 가지는 GSP1과, 1 수평주기(1H)로 반복되는 펄스를 가지는 게이트 쉬프트 클럭인 공통 GSC 신호와, 1 수평주기(1H)로 반복되는 펄스를 가지는 게이트 쉬프트 클럭인 공통 GOE 신호를 생성하여 이를 좌측의 기수 게이트 구동회로(G-IC_odd; 630) 및 우측의 우수 게이트 구동회로(G-IC_even; 630’)로 전송한다.
즉, 본 실시예에 의하면 타이밍 컨트롤러(640)가 3개의 신호, GSP1, 공통 GSC, 공통 GOE 신호로 이루어지는 동일한 게이트 제어 신호 조합을 생성하여 2개의 게이트 구동회로로 동시에 전송한다.
도 9의 (a)에 도시된 바와 같이, 게이트 제어 신호인 GSP1, 공통 GSC, 공통 GOE 신호를 수신한 기수 게이트 구동회로(G-IC_odd; 630)는 기존의 일측 구동방식의 게이트 구동회로와 같이 1수평주기(1H) 마다 모든 게이트 출력신호(Vout1, Vout2,Vout3,…,VoutN)을 생성한다.
그러나, 기수 게이트 구동회로(G-IC_odd; 630)는 내부 알고리즘을 이용하여 생성된 게이트 출력신호 중 기수 게이트 출력신호(Vout1, Vout3,…,Vout(N-1))만을 기수 게이트 라인(GL#1,3,5,…,(N-1))으로 출력한다.
물론, 전술한 바와 같이, 기수 게이트 구동회로(G-IC_odd; 630) 내부에 구현된 알고리즘이 모든 게이트 출력신호를 생성하지 않고, 게이트 제어 신호 중 공통 GSC, 공통 GOE 신호의 펄스 중에서 기수 번째의 펄스만 인식하여 그에 따라 기수 게이트 출력신호(Vout1, Vout3,…, Vout(N-1))만을 생성한 후 기수 게이트 라인(GL#1,3,5,…,(N-1))으로 출력할 수도 있다.
마찬가지로, 도 9의 (b)에 도시된 바와 같이, 게이트 제어 신호인 GSP1, 공통 GSC, 공통 GOE 신호를 수신한 우수 게이트 구동회로(G-IC_even; 630’)는 1수평주기(1H) 마다 모든 게이트 출력신호(Vout1, Vout2,Vout3,…,VoutN)을 생성한 후, 내부 알고리즘을 이용하여 생성된 게이트 출력신호 중 우수 게이트 출력신호((Vout2, Vout4,…,VoutN)만을 우수 게이트 라인(GL#2,4,6,…,N)으로 출력한다.
물론, 전술한 바와 같이, 우수 게이트 구동회로(G-IC_even; 630’) 내부에 구현된 알고리즘이 모든 게이트 출력신호를 생성하지 않고, 게이트 제어 신호 중 공통 GSC, 공통 GOE 신호의 펄스 중에서 우수 번째의 펄스만 인식하여 그에 따라 우수 게이트 출력신호만을 생성한 후 우수 게이트 라인으로 출력할 수도 있다.
이러한 본 발명의 실시예를 이용하면 도 2~5에 도시된 제1방식 또는 제2방식에 비하여 게이트 제어 신호의 개수가 감소되고, 도 8에서 도시한 바와 같이, 타이밍 컨트롤러와 양측 게이트 구동회로 연결을 위하여 표시패널에 형성하여야 하는 배선의 개수 및 구조가 단순해지므로, 패널 설계에 유리하고 내로우 베젤에 유리한 장점이 있다.
또한, 이러한 게이트 제어 신호인 GSP1, 공통 GSC, 공통 GOE신호는 일반적인 전체 구동 방식의 표시장치에서의 타이밍 컨트롤러가 생성하여 사용하는 신호와 동일하므로, 기존의 범용 타이밍 컨트롤러를 변경하거나 추가 기능을 구현할 필요없이 그대로 이용할 수 있는 장점이 있다.
한편, 본 발명은 앞서 설명한 표시장치 전체는 물론, 전술한 방식으로 동작하는 게이트 구동회로 자체까지 포함할 수 있다.
도 7은 본 발명의 실시예에 사용될 수 있는 게이트 구동회로의 칩구조를 도시하는 것으로서, 모드 선택핀이 포함된 구조를 도시한다.
도 7에 도시된 바와 같은 게이트 구동회로(700)는 N개의 게이트 라인이 배치되는 표시장치용 표시패널에 장착되고, 타이밍 컨트롤러로부터의 제어신호에 따라 동작하는 게이트 구동회로로서, 기수/우수 모드 선택핀(710)을 포함한다.
이러한 게이트 구동회로는 타이밍 컨트롤러 또는 외부의 별도 장치로부터 인가된 모드 선택신호가 기수 선택신호인 경우에는 타이밍 컨트롤러부터 수신한 게이트 제어 신호에 의하여 발생된 게이트 출력 신호 중 기수 게이트 출력신호만을 기수 게이트 라인으로 출력하고, 타이밍 컨트롤러 또는 외부의 별도 장치로부터 수신된 모드 선택신호가 우수 선택신호인 경우에는 발생된 게이트 출력 신호 중 우수 게이트 출력신호만을 우수 게이트 라인으로 출력하는 기능을 수행한다.
또한, 본 실시예에 의한 게이트 구동회로(700)는 타이밍 컨트롤러부터 수신한 게이트 제어 신호에 의하여 발생된 게이트 출력신호를 해당되는 게이트 라인으로 각각 출력하도록 동작하는 노멀 모드(Normal Mode) 동작을 선택할 수 있는 노멀 모드 선택핀(도 7의 720)을 추가로 포함할 수 있다.
이러한 본 실시예에 의한 게이트 구동회로(700)는 일반적인 게이트 구동회로 칩이 가지는 여러 데이트 입출력 단자 또는 핀(Pin) 이외에, 전술한 기수/우수 모드 선택핀(710) 및 노멀 모드 선택핀(720)을 더 포함하는 칩으로 구현될 수 있다.
또한, 본 실시예에 의한 게이트 구동회로(700) 내부에는 기수/우수 모드 선택핀(710)을 통해 기수 모드 선택 신호 또는 우수 모드 선택신호가 인가되면, 그에 따라 자신이 담당하는 게이트 라인(기수 또는 우수)을 위한 게이트 출력신호만을 생성하여 출력할 수도 있고, 모든 게이트 출력신호를 모두 생성은 하되 자신이 담당하지 않는 게이트 라인의 출력신호는 스킵(Skip)하고 자신이 담당하는 게이트 라인의 출력신호만을 “출력”하는 기능의 소프트웨어 또는 알고리즘이 포함되어 있다.
또한, 본 실시예에 의한 게이트 구동회로(700)는 노멀 모드 선택핀(720)을 통해 노멀 모드 선택 신호가 인가된 경우에는 게이트 제어 신호에 의하여 생성된 모든 게이트 출력신호(Vout1, Vout2, Vout3,…,VoutN)을 해당되는 모든 게이트 라인(GL#1,2,3,…,N)으로 각각 출력하도록 동작할 수도 있다.
이와 같이, 본 실시예에 의한 게이트 구동회로(700)가 노멀 모드로도 선택되어 동작될 수 있기 때문에, 전술한 바와 같이 표시패널의 양측에 배치되는 방식이 아니라, 표시패널의 일측에만 배치되어 모든 게이트 라인을 제어하는 도 1과 같은 구조에서도 사용될 수 있는 장점이 있다.
이상과 같이, 본 발명의 실시예를 이용하면, 게이트 구동회로(G-IC)가 기수(Odd) 게이트 라인만 제어하는 기수 구동 모드와 우수(Even) 게이트 라인만 제어하는 우수 구동 모드를 선택할 수 있는 모드 선택핀을 포함하도록 함으로써, 게이트 제어 신호의 개수 및 그를 위한 배선을 감소시켜, 패널 설계에 유리하고 내로우 베젤에 유리한 효과를 가진다.
또한, 본 실시예에 사용되는 게이트 제어 신호인 GSP1, 공통 GSC, 공통 GOE신호는 일반적인 전체 구동 방식의 표시장치에서의 타이밍 컨트롤러가 생성하여 사용하는 신호와 동일하므로, 기존의 범용 타이밍 컨트롤러를 변경하거나 추가 기능을 구현할 필요없이 그대로 이용할 수 있는 장점이 있다.
또한, 게이트 라인 구동을 위한 구조가 표시패널의 좌우측에서 완전 대칭이 되기 때문에, 좌우 비대칭 구조(도 4 등)에서와 같은 저항차이 또는 게이트 출력신호의 좌우 파형 변화로 인한 휘도 불균일 현상인 게이트 블록 딤 현상(Gate Block Dim)을 방지할 수 있는 효과도 가진다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
600 : 표시패널 620 : 데이트 구동회로(D-IC)
630 : 기수(Odd) 게이트 구동회로 630' : 우수(Even) 게이트 구동회로
640 : 타이밍 컨트롤러(T-con) 700 : 게이트 구동회로
710 : 기수/우수 모드 선택핀 720 : 노멀 모드 선택핀

Claims (9)

  1. 다수의 데이터 라인과, 총 N개의 게이트 라인 및 다수의 화소를 포함하는 표시패널;
    상기 표시패널의 양측에 배치되는 기수 게이트 구동회로 및 우수 게이트 구동회로로서, 상기 기수 게이트 구동회로는 기수/우수 모드선택 핀을 포함하고 상기 N개의 게이트 라인 중 기수(홀수) 게이트 라인과 연결되며, 상기 우수 게이트 구동회로는 기수/우수 모드선택 핀을 포함하고 상기 N개의 게이트 라인 중 우수(짝수) 게이트 라인과 연결되는 기수 게이트 구동회로 및 우수 게이트 구동회로;
    1개 또는 2개의 게이트 스타트 펄스(GSP1, GSP2)와, 1수평주기(1H)를 가지는 공통 게이트 시프트 클럭(공통 GSC) 및 공통 게이트 출력 인에이블(공통 GOE) 신호를 포함하는 게이트 제어 신호를 생성하여 상기 기수 게이트 구동회로 및 우수 게이트 구동회로로 제공하는 타이밍 컨트롤러;
    를 포함하고
    상기 기수 게이트 구동회로는 상기 기수/우수 모드 선택핀에 인가된 기수 모드 선택신호에 의하여 설정되고, 게이트 제어 신호에 의하여 발생된 게이트 출력 신호 중 우수 게이트 출력신호는 스킵(Skip)하고 기수 게이트 출력신호만을 기수 게이트 라인으로 출력하고, 상기 우수 게이트 구동회로는 상기 기수/우수 모드 선택핀에 인가된 우수 모드 선택신호에 의하여 설정되고, 게이트 제어 신호에 의하여 발생된 게이트 출력 신호 중 기수 게이트 출력신호는 스킵하고 우수 게이트 출력신호만을 우수 게이트 라인으로 출력하는 표시장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 타이밍 컨트롤러, 기수 게이트 구동회로 및 우수 게이트 구동회로 사이의 표시패널 상에는 제1 GSP 배선, 공통 GSC 배선, 공통 GOE 배선, 제2GSP 배선이 배치되는 표시장치.
  4. 제3항에 있어서,
    상기 기수 게이트 구동회로 및 우수 게이트 구동회로는 모든 게이트 출력신호를 해당되는 게이트 라인으로 각각 출력하도록 동작하는 노멀 모드(Normal Mode) 동작을 선택할 수 있는 노멀 모드 선택핀을 추가로 포함하는 표시장치.
  5. N개의 게이트 라인이 배치되는 표시장치용 표시패널에 장착되고, 타이밍 컨트롤러로부터의 제어신호에 따라 동작하는 게이트 구동회로로서,
    상기 게이트 구동회로는 기수/우수 모드 선택핀을 포함하고, 상기 기수/우수 모드 선택핀에 인가된 모드 선택신호가 기수 선택신호인 경우에는 타이밍 컨트롤러부터 수신한 게이트 제어 신호에 의하여 발생된 게이트 출력 신호 중 우수 게이트 출력신호는 스킵(Skip)하고 기수 게이트 출력신호만을 기수 게이트 라인으로 출력하고, 상기 기수/우수 모드 선택핀에 인가된 모드 선택신호가 우수 선택신호인 경우에는 타이밍 컨트롤러부터 수신한 게이트 제어 신호에 의하여 발생된 게이트 출력 신호 중 기수 게이트 출력신호는 스킵하고 우수 게이트 출력신호만을 우수 게이트 라인으로 출력하는 표시장치용 게이트 구동회로.
  6. 제5항에 있어서,
    상기 타이밍 컨트롤러부터 제공되는 게이트 제어 신호는 1개 또는 2개의 게이트 스타트 펄스(GSP1, GSP2)와, 1수평주기(1H)를 가지는 공통 게이트 시프트 클럭(공통 GSC) 및 공통 게이트 출력 인에이블(공통 GOE) 신호를 포함하는 표시장치용 게이트 구동회로.
  7. 제6항에 있어서,
    상기 타이밍 컨트롤러부터 수신한 게이트 제어 신호에 의하여 발생된 게이트 출력신호를 해당되는 게이트 라인으로 각각 출력하도록 동작하는 노멀 모드(Normal Mode) 동작을 선택할 수 있는 노멀 모드 선택핀을 추가로 포함하는 표시장치용 게이트 구동회로.
  8. 다수의 데이터 라인과, 총 N개의 게이트 라인 및 다수의 화소를 포함하는 표시패널;
    상기 표시패널의 양측에 배치되는 기수 게이트 구동회로 및 우수 게이트 구동회로로서, 상기 기수 게이트 구동회로는 기수/우수 모드선택 핀을 포함하고 상기 N개의 게이트 라인 중 기수(홀수) 게이트 라인과 연결되며, 상기 우수 게이트 구동회로는 기수/우수 모드선택 핀을 포함하고 상기 N개의 게이트 라인 중 우수(짝수) 게이트 라인과 연결되는 기수 게이트 구동회로 및 우수 게이트 구동회로;
    1개 또는 2개의 게이트 스타트 펄스(GSP1, GSP2)와, 1수평주기(1H)를 가지는 공통 게이트 시프트 클럭(공통 GSC) 및 공통 게이트 출력 인에이블(공통 GOE) 신호를 포함하는 게이트 제어 신호를 생성하여 상기 기수 게이트 구동회로 및 우수 게이트 구동회로로 제공하는 타이밍 컨트롤러;를 포함하고,
    상기 기수 게이트 구동회로 및 우수 게이트 구동회로는 모든 게이트 출력신호를 해당되는 게이트 라인으로 각각 출력하도록 동작하는 노멀 모드(Normal Mode) 동작을 선택할 수 있는 노멀 모드 선택핀을 추가로 포함하는 표시장치.
  9. N개의 게이트 라인이 배치되는 표시장치용 표시패널에 장착되고, 타이밍 컨트롤러로부터의 제어신호에 따라 동작하는 게이트 구동회로로서,
    상기 게이트 구동회로는 기수/우수 모드 선택핀을 포함하고, 상기 기수/우수 모드 선택핀에 인가된 모드 선택신호가 기수 선택신호인 경우에는 타이밍 컨트롤러부터 수신한 게이트 제어 신호에 의하여 발생된 게이트 출력 신호 중 기수 게이트 출력신호만을 기수 게이트 라인으로 출력하고, 상기 기수/우수 모드 선택핀에 인가된 모드 선택신호가 우수 선택신호인 경우에는 타이밍 컨트롤러부터 수신한 게이트 제어 신호에 의하여 발생된 게이트 출력 신호 중 우수 게이트 출력신호만을 우수 게이트 라인으로 출력하고,
    상기 타이밍 컨트롤러부터 수신한 게이트 제어 신호에 의하여 발생된 게이트 출력신호를 해당되는 게이트 라인으로 각각 출력하도록 동작하는 노멀 모드(Normal Mode) 동작을 선택할 수 있는 노멀 모드 선택핀을 추가로 포함하는 표시장치용 게이트 구동회로.
KR1020150186670A 2015-12-24 2015-12-24 표시장치용 게이트 구동회로 및 그를 포함하는 표시장치 Active KR102458522B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150186670A KR102458522B1 (ko) 2015-12-24 2015-12-24 표시장치용 게이트 구동회로 및 그를 포함하는 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150186670A KR102458522B1 (ko) 2015-12-24 2015-12-24 표시장치용 게이트 구동회로 및 그를 포함하는 표시장치

Publications (2)

Publication Number Publication Date
KR20170076949A KR20170076949A (ko) 2017-07-05
KR102458522B1 true KR102458522B1 (ko) 2022-10-26

Family

ID=59352365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150186670A Active KR102458522B1 (ko) 2015-12-24 2015-12-24 표시장치용 게이트 구동회로 및 그를 포함하는 표시장치

Country Status (1)

Country Link
KR (1) KR102458522B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115116367A (zh) * 2021-03-18 2022-09-27 云谷（固安）科技有限公司 显示面板与显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100917324B1 (ko) * 2002-11-16 2009-09-11 엘지디스플레이 주식회사 모바일 폰용 액정표시장치
KR100542769B1 (ko) * 2003-06-26 2006-01-20 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
KR20070121318A (ko) * 2006-06-22 2007-12-27 삼성전자주식회사 액정표시장치 및 이의 구동방법
KR101703875B1 (ko) * 2010-08-20 2017-02-07 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101900694B1 (ko) * 2011-10-28 2018-09-20 엘지디스플레이 주식회사 액정표시장치
KR102224890B1 (ko) * 2013-12-04 2021-03-10 엘지디스플레이 주식회사 게이트 구동 방법 및 표시장치
KR102171104B1 (ko) * 2014-06-10 2020-10-29 엘지디스플레이 주식회사 유기발광 표시장치 및 그 구동방법

Also Published As

Publication number Publication date
KR20170076949A (ko) 2017-07-05

Similar Documents

Publication Publication Date Title
KR20080006037A (ko) 시프트 레지스터, 이를 포함하는 표시 장치, 시프트레지스터의 구동 방법 및 표시 장치의 구동 방법
KR101661026B1 (ko) 표시장치
KR20170079997A (ko) 게이트 드라이버 및 이를 포함하는 디스플레이 장치
US20140375627A1 (en) Display device and driving method thereof
US10971092B2 (en) Driving method and driving device of display panel
US8004645B2 (en) Liquid crystal display device with integrated circuit comprising signal relay, powers and signal control
KR101351381B1 (ko) 액정표시장치와 그 구동방법
US20150049076A1 (en) Display driving circuit and display device
CN104157249A (zh) 一种显示面板的栅极驱动方法、其驱动装置及显示装置
KR20120075166A (ko) 액정표시장치 및 그의 구동 방법
CN103886819B (zh) 液晶显示装置及其驱动方法
US20090002307A1 (en) Display device, driving method of the same and electronic equipment incorporating the same
KR101878176B1 (ko) 영상 표시장치의 구동장치와 그 구동방법
KR101615765B1 (ko) 액정표시장치와 그 구동 방법
US8207959B2 (en) Display device
KR102148489B1 (ko) 표시장치의 전원 공급 장치
KR102458522B1 (ko) 표시장치용 게이트 구동회로 및 그를 포함하는 표시장치
JP5035165B2 (ja) 表示駆動装置及び表示装置
KR102290615B1 (ko) 액정표시장치
KR20150080118A (ko) 표시장치
KR20150028402A (ko) 인셀 터치 액정표시장치
KR20080009446A (ko) 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
KR102156068B1 (ko) 표시장치
KR102168822B1 (ko) 표시장치
US9076404B2 (en) Array substrate and 3D display device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20151224

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20201208

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20151224

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220211

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220801

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20221020

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20221021

End annual number: 3

Start annual number: 1

PG1601 Publication of registration