JP4983874B2 - 積層コンデンサアレイの実装構造 - Google Patents

Description

本発明は、複数のコンデンサ部を有する積層コンデンサアレイの実装構造に関する。

従来、複数のコンデンサ部を有する多連の積層コンデンサアレイとして、絶縁体層及び内部電極を順に積層したコンデンサ素体と、コンデンサ素体の側面に形成され且つ各内部電極に接続された端子電極とを備えた積層コンデンサアレイが一般的に知られている（例えば、特許文献１参照）。

特開２００４−２５９９９１号公報

ところで、電源ラインなどにおいて、ディフェレンシャルモードノイズ（ノーマルモードノイズ）とコモンモードノイズとの二種類のノイズが発生することが知られている。これら二種類のノイズを除去するため、従来は、それぞれ別の手法がとられたり、又は、二種類のノイズ除去用に特別に設計された積層コンデンサアレイが用いられたりしていた。そのため、電源ラインにおけるこれら二種類のノイズを、一般的な積層コンデンサアレイを用いるといった簡便な手法で除去するための実装構造が提供されていなかった。

本発明は、ディフェレンシャルモードノイズとコモンモードノイズとの二種類のノイズを一つの素子を用いて簡便に除去することが可能な積層コンデンサの実装構造を提供することを目的とする。

上記課題を解決するため、本発明に係る積層コンデンサアレイの実装構造は、電源ライン間を結ぶ第１の配線と接地用の第２の配線とが形成された回路基板に積層コンデンサアレイを実装する実装構造であって、積層コンデンサアレイは、第１、第２、第３及び第４の内部電極を有するコンデンサ素体と、コンデンサ素体の外表面に配置され且つ第１の内部電極に接続される第１の端子電極と、コンデンサ素体の外表面に配置され且つ第２の内部電極に接続される第２の端子電極と、コンデンサ素体の外表面に配置され且つ第３の内部電極に接続される第３の端子電極と、コンデンサ素体の外表面に配置され且つ第４の内部電極に接続される第４の端子電極と、を備え、積層コンデンサアレイにおいて、第１及び第２の内部電極が第１のコンデンサ部を形成し且つ第３及び第４の内部電極が第２のコンデンサ部を形成し、第１及び第３の端子電極が第１の配線に接続され、且つ、第２及び第４の端子電極が第２の配線に接続されることを特徴としている。

本発明に係る積層コンデンサアレイの実装構造では、第１のコンデンサ部の一部を形成する第１の内部電極に接続される第１の端子電極と第２のコンデンサ部の一部を形成する第３の内部電極に接続される第３の端子電極とが第１の配線に接続され、且つ、第１のコンデンサ部の一部を形成する第２の内部電極に接続される第２の端子電極と第２のコンデンサ部の一部を形成する第４の内部電極に接続される第４の端子電極とが第２の配線に接続されるようになっている。このため、第１及び第２のコンデンサ部がディフェレンシャルモードノイズを除去するコンデンサとして機能すると共に、コモンモードノイズを除去するコンデンサとしても機能する。したがって、この積層コンデンサアレイの実装構造によれば、ディフェレンシャルモードノイズとコモンモードノイズとの二種類のノイズを一つの素子を用いて簡便に除去することができる。

好ましくは、上記積層コンデンサアレイにおいて、第１及び第３の端子電極がコンデンサ素体の同一側面に配置される。この場合、ディフェレンシャルモードにおいて第１及び第２のコンデンサ部に流れる電流方向が逆向きになり磁界が相殺され、これにより、等価直列インダクタンス（以下「ＥＳＬ」と記す）を低減することができる。

好ましくは、上記積層コンデンサアレイにおいて、第１及び第２の端子電極がコンデンサ素体の同一側面に配置される。この場合、ディフェレンシャルモードにおいて第１及び第２のコンデンサ部に流れる電流方向が逆向きになることに加え、コモンモードにおいて各端子電極から流れ出る電流方向が逆向きになり磁界が相殺され、これにより、ＥＳＬを一層、低減することができる。

好ましくは、上記積層コンデンサアレイにおいて、第１及び第２のコンデンサ部の静電容量が同じである。この場合、積層コンデンサアレイにおける静電容量が対称になるので、実装方向を考慮することなく、積層コンデンサアレイの実装や検査等を行うことができる。なお、ここで用いる「静電容量が同じ」とは、完全同一を指すのではなく、積層コンデンサアレイの実装等の際、実装方向を考慮する必要がない程度の同一であればよく、第１及び第２のコンデンサ部の静電容量が実質的に同じ程度の意味である。

好ましくは、上記積層コンデンサアレイにおいて、コンデンサ素体は、第５及び第６の内部電極を更に有し、積層コンデンサアレイは、コンデンサ素体の外表面に配置され且つ第５の内部電極に接続される第５の端子電極と、コンデンサ素体の外表面に配置され且つ第６の内部電極に接続される第６の端子電極と、を備え、第５及び第６の内部電極は、積層コンデンサアレイにおいて、第１のコンデンサ部と静電容量が異なる第３のコンデンサ部を形成し、第５の端子電極が第１の配線に接続され、且つ、第６の端子電極が第２の配線に接続される。この場合、静電容量が異なる第１及び第３のコンデンサ部が並列に接続されることになり、自己共振周波数を２つ持たせることができる。その結果、広帯域で低インピーダンスとなり、これにより、高周波ノイズを広帯域で除去することが可能となる。

本発明によれば、ディフェレンシャルモードノイズとコモンモードノイズとの二種類のノイズを一つの素子を用いて簡便に除去することが可能な積層コンデンサの実装構造を提供することができる。

第１実施形態に係る積層コンデンサアレイの斜視図である。 第１実施形態に係る積層コンデンサアレイに含まれるコンデンサ素体の分解斜視図である。 第１実施形態に係る積層コンデンサアレイの等価回路図である。 第１実施形態に係る積層コンデンサアレイを回路基板に実装した例を示す図である。 積層コンデンサアレイを図４のように回路基板に接続した場合の等価回路図である。 第１実施形態に係る積層コンデンサアレイにおける内部電極の別の例を示す図である。 第２実施形態に係る積層コンデンサアレイの斜視図である。 第２実施形態に係る積層コンデンサアレイに含まれるコンデンサ素体の分解斜視図である。 第２実施形態に係る積層コンデンサアレイの等価回路図である。 第２実施形態に係る積層コンデンサアレイを回路基板に実装した例を示す図である。 積層コンデンサアレイを図１０のように回路基板に接続した場合の等価回路図である。 図１１に示される積層コンデンサアレイによる広帯域でのノイズ除去例を示す図である。 第２実施形態に係る積層コンデンサアレイにおける内部電極の別の例を示す図である。 第２実施形態に係る積層コンデンサアレイにおける内部電極の更に別の例を示す図である。 第２実施形態に係る積層コンデンサアレイにおける内部電極の更に別の例を示す図である。 第２実施形態に係る積層コンデンサアレイにおける内部電極の更に別の例を示す図である。 第３実施形態に係る積層コンデンサアレイの斜視図である。 第３実施形態に係る積層コンデンサアレイに含まれるコンデンサ素体の分解斜視図である。 第３実施形態に係る積層コンデンサアレイの等価回路図である。 第３実施形態に係る積層コンデンサアレイを回路基板に実装した例を示す図である。 積層コンデンサアレイを図２０のように回路基板に接続した場合の等価回路図である。 第３実施形態に係る積層コンデンサアレイにおける内部電極の別の例を示す図である。 第３実施形態に係る積層コンデンサアレイにおける内部電極の更に別の例を示す図である。

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

（第１実施形態）
まず、図１及び図２を参照して、第１実施形態に係る積層コンデンサアレイ１の構成について説明する。積層コンデンサアレイ１は、図１に示すように、直方体形状をしたコンデンサ素体２と、コンデンサ素体２の外表面に配置された端子電極３，４，５，６とを備えた２連コンデンサアレイである。コンデンサ素体２は、対向する第１及び第２の主面２ａ，２ｂと、対向し且つ第１及び第２の主面２ａ，２ｂの長辺方向に沿って延びる第１及び第２の側面２ｃ，２ｄと、対向し且つ第１及び第２の主面２ａ，２ｂの短辺方向に沿って延びる第３及び第４の側面２ｅ，２ｆとを含んでいる。第１及び第２の側面２ｃ，２ｄと第３及び第４の側面２ｅ，２ｆとは、第１及び第２の主面２ａ，２ｂ間を連結するように延びている。

コンデンサ素体２の第１の側面２ｃには、第１の端子電極３及び第３の端子電極５が配置されている。第１及び第３の端子電極３，５は、第３の側面２ｅから第４の側面２ｆに向かう方向に、第１の端子電極３、第３の端子電極５の順で位置している。コンデンサ素体２の第２の側面２ｄには、第２の端子電極４及び第４の端子電極６が形成されている。第２及び第４の端子電極４，６は、第３の側面２ｅから第４の側面２ｆに向かう方向に、第２の端子電極４、第４の端子電極６の順で位置している。第１及び第２の端子電極３，４は、第１及び第２の側面２ｃ，２ｄの対向方向で互いに対向する。第３及び第４の端子電極５，６は、第１及び第２の側面２ｃ，２ｄの対向方向で互いに対向する。

第１〜第４の端子電極３，４，５，６は、例えば、導電性金属粉末及びガラスフリットを含む導電性ペーストをコンデンサ素体２の外表面に付与し、焼き付けることによって形成される。必要に応じて、焼き付けられた電極の上にめっき層を形成してもよい。後述する他の端子電極も同様に形成される。

コンデンサ素体２は、図２に示されるように、絶縁体層１０，１１，１２と、内部電極１３，１４，１５，１６と有している。各絶縁体層１０〜１２は、第１及び第２の主面２ａ，２ｂに平行な方向に延びており、第１及び第２の主面２ａ，２ｂが対向する方向に積層されるようになっている。つまり、第１及び第２の主面２ａ，２ｂの対向方向が絶縁体層１０〜１２の積層方向となっている。各絶縁体層１０〜１２は、例えば、誘電体セラミックを含むセラミックグリーンシートの焼結体から構成される。実際の積層コンデンサアレイ１では、各絶縁体層１０〜１２の間の境界が視認できない程度に一体化されている。各内部電極１３〜１６は、導電性ペーストの焼結体から構成される。後述する他の内部電極も同様に形成される。

第１の内部電極１３及び第２の内部電極１４は、絶縁体層１１を間に挟んで対向するように配されており、第１のコンデンサ部Ｃ１を形成する（図３参照）。第３の内部電極１５及び第４の内部電極１６は、絶縁体層１１を間に挟んで対向するように配されており、第２のコンデンサ部Ｃ２を形成する（図３参照）。本実施形態では、第１及び第２のコンデンサ部Ｃ１，Ｃ２の静電容量が同じとなっている。なお、ここで用いる「静電容量が同じ」とは、完全同一を指すのではなく、積層コンデンサアレイ１の実装や検査等の際、実装方向を考慮する必要がない程度に同一であればよく、第１及び第２のコンデンサ部Ｃ１，Ｃ２の静電容量が実質的に同じ程度の意味である。

第１及び第３の内部電極１３，１５は、絶縁体層１１上に形成されている。第１及び第３の内部電極１３，１５は、互いに電気的に絶縁されるように所定の間隔を有した状態で、第３及び第４の側面２ｅ，２ｆが対向する方向に併置されている。第２及び第４の内部電極１４，１６は、絶縁体層１２上に形成されている。第２及び第４の内部電極１４，１６は、互いに電気的に絶縁されるように所定の間隔を有した状態で、第３及び第４の側面２ｅ，２ｆが対向する方向に併置されている。

第１の内部電極１３は、矩形状の主電極部１３ａと、主電極部１３ａから第１の側面２ｃに臨むように延びる引出部１３ｂとを含んでいる。第２の内部電極１４は、矩形状の主電極部１４ａと、主電極部１４ａから第２の側面２ｄに臨むように延びる引出部１４ｂとを含んでいる。主電極部１３ａ，１４ａは、絶縁体層１１を介して積層方向に略全面にわたって互いに対向している。引出部１３ｂは、第１の側面２ｃまで引き出され、第１の端子電極３に電気的且つ物理的に接続され、引出部１４ｂは、第２の側面２ｄまで引き出され、第２の端子電極４に電気的且つ物理的に接続される。

第３の内部電極１５は、矩形状の主電極部１５ａと、主電極部１５ａから第１の側面２ｃに臨むように延びる引出部１５ｂとを含んでいる。第４の内部電極１６は、矩形状の主電極部１６ａと、主電極部１６ａから第２の側面２ｄに臨むように延びる引出部１６ｂとを含んでいる。主電極部１５ａ，１６ａは、絶縁体層１１を介して積層方向に略全面にわたって互いに対向している。引出部１５ｂは、第１の側面２ｃまで引き出され、第３の端子電極５に電気的且つ物理的に接続され、引出部１６ｂは、第２の側面２ｄまで引き出され、第４の端子電極６に電気的且つ物理的に接続される。なお、このような構成を備えた積層コンデンサアレイ１は、図３に示すような等価回路図で表される。

続いて、積層コンデンサアレイ１を回路基板に実装した実装構造について説明する。回路基板には、図４に示すように、装置Ｍに電流を供給する一対の電源ライン２０，２１と、電源ライン２０，２１間を結ぶ第１の配線２２，２３と、接地用の第２の配線２４とが形成されている。

本実施形態では、積層コンデンサアレイ１の回路基板への実装にあたり、第１の端子電極３が第１の配線２２に接続され、第２の端子電極４が第２の配線２４に接続され、第３の端子電極５が第１の配線２３に接続され、第４の端子電極６が第２の配線２４に接続されている。つまり、この実装構造においては、同一側面２ｃ側に配置された第１及び第３の端子電極３，５が電源ライン２０，２１間を結ぶ第１の配線２２，２３に接続され、同一側面２ｄ側に配置された第２及び第４の端子電極４，６が接地用の第２の配線２４に接続されている。このような接続により、図５の等価回路図に示されるように、積層コンデンサアレイ１が装置Ｍと並列になるように実装される。

上述したように実装された積層コンデンサアレイ１では、図４に示されるように、ディフェレンシャルモードにおいては、電流ＩＤが、第１の端子電極３から第２の端子電極４に向かうように第１のコンデンサ部Ｃ１を流れると共に、第４の端子電極６から第３の端子電極５に向かうように第２のコンデンサ部Ｃ２を流れる。一方、コモンモードにおいては、電流ＩＣが、第１の端子電極３から第２の端子電極４に向かうように第１のコンデンサ部Ｃ１を流れると共に、第３の端子電極５から第４の端子電極６に向かうように第２のコンデンサ部Ｃ２を流れることとなる。

以上のように、本実施形態に係る積層コンデンサアレイ１の実装構造では、第１のコンデンサ部Ｃ１の一部を形成する第１の内部電極１３に接続される第１の端子電極３と第２のコンデンサ部Ｃ２の一部を形成する第３の内部電極１５に接続される第３の端子電極５とが第１の配線２２，２３に接続され、且つ、第１のコンデンサ部Ｃ１の一部を形成する第２の内部電極１４に接続される第２の端子電極４と第２のコンデンサ部Ｃ２の一部を形成する第４の内部電極１６に接続される第４の端子電極６とが第２の配線２４に接続されるようになっている。

このため、ディフェレンシャルモードにおいては、電流ＩＤが、第１の端子電極３から第２の端子電極４に向かうように第１のコンデンサ部Ｃ１を流れると共に、第４の端子電極６から第３の端子電極５に向かうように第２のコンデンサ部Ｃ２を流れ、その一方、コモンモードにおいては、電流ＩＣが、第１の端子電極３から第２の端子電極４に向かうように第１のコンデンサ部Ｃ１を流れると共に、第３の端子電極５から第４の端子電極６に向かうように第２のコンデンサ部Ｃ２を流れることとなる。その結果、第１及び第２のコンデンサ部Ｃ１，Ｃ２を、ディフェレンシャルモードノイズを除去するコンデンサとして機能させると共に、コモンモードノイズを除去するコンデンサとしても機能させることができる。したがって、この積層コンデンサアレイ１の実装構造によれば、ディフェレンシャルモードノイズとコモンモードノイズとの二種類のノイズを一つの素子を用いて簡便に除去することができる。

また、積層コンデンサアレイ１において、第１及び第３の端子電極３，５がコンデンサ素体２の側面２ｃに配置され、第２及び第４の端子電極４，６がコンデンサ素体２の側面２ｄに配置されている。このため、第１及び第２のコンデンサ部Ｃ１，Ｃ２に流れる電流ＩＤの方向が逆向きになり磁界が相殺され、これにより、ＥＳＬを低減することができる。

また、積層コンデンサアレイ１において、第１及び第２のコンデンサ部Ｃ１，Ｃ２の静電容量は同じとなっている。このため、積層コンデンサアレイ１における静電容量が対称になるので、実装方向を考慮することなく、積層コンデンサアレイ１の実装や出荷前の検査等を行うことができる。

なお、第１実施形態に係る積層コンデンサアレイ１に用いられる内部電極１３〜１６の変形例としては、例えば、図６（ａ）、（ｂ）に示される構成の内部電極１３〜１６であってもよい。図６に示される変形例では、第１及び第４の内部電極１３，１６が絶縁体層１１上に形成され、第２及び第３の内部電極１４，１５が絶縁体層１２上に形成される構成となっている。なお、その他の構成は、上述した構成と同様である。

（第２実施形態）
続いて、図７及び図８を参照して、第２実施形態に係る積層コンデンサアレイ３１の構成について説明する。積層コンデンサアレイ３１は、図７に示すように、直方体形状をしたコンデンサ素体３２と、コンデンサ素体３２の外表面に配置された端子電極３，４，５，６，３３，３４，３５，３６とを備える４連コンデンサアレイである。コンデンサ素体３２は、コンデンサ素体２と同様、第１及び第２の主面３２ａ，３２ｂと、第１及び第２の側面３２ｃ，３２ｄと、第３及び第４の側面３２ｅ，３２ｆとを含んでいる。

コンデンサ素体３２の第１の側面３２ｃには、第１及び第３の端子電極３，５に加え、第５の端子電極３３及び第７の端子電極３５が配置されている。第１、第３、第５及び第７の端子電極３，５，３３，３５は、第３の側面３２ｅから第４の側面３２ｆに向かう方向に、第５の端子電極３３、第１の端子電極３、第３の端子電極５、第７の端子電極３５の順で位置している。コンデンサ素体３２の第２の側面３２ｄには、第２及び第４の端子電極４，６に加え、第６の端子電極３４及び第８の端子電極３６が配置されている。第２，第４、第６及び第８の端子電極４，６，３４，３６は、第３の側面３２ｅから第４の側面３２ｆに向かう方向に、第６の端子電極３４、第２の端子電極４、第４の端子電極６、第８の端子電極３６の順で位置している。第５及び第６の端子電極３３，３４は、第１及び第２の側面３２ｃ，３２ｄの対向方向で互いに対向する。第７及び第８の端子電極３５，３６は、第１及び第２の側面３２ｃ，３２ｄの対向方向で互いに対向する。

コンデンサ素体３２は、図８に示されるように、絶縁体層１０，１１，１２と、内部電極１３〜１６，４３〜４６とを有している。第５の内部電極４３及び第６の内部電極４４は、絶縁体層１１を間に挟んで対向するように配されており、第３のコンデンサ部Ｃ３を形成する（図９参照）。第７の内部電極４５及び第８の内部電極４６は、絶縁体層１１を間に挟んで対向するように配されており、第４のコンデンサ部Ｃ４を形成する（図９参照）。本実施形態では、第３及び第４のコンデンサ部Ｃ３，Ｃ４の静電容量は、互いに同じとなっているが、第１及び第２のコンデンサ部Ｃ１，Ｃ２の静電容量よりも小さくなるように異なった静電容量に設定されている。なお、第３及び第４のコンデンサ部Ｃ３，Ｃ４の静電容量が第１及び第２のコンデンサ部Ｃ１，Ｃ２の静電容量と同じまたはそれらよりも大きくなるように設定されていても、もちろんよい。

第２、第３、第５及び第８の内部電極１４，１５，４３，４６は、絶縁体層１１上に形成されている。第２、第３、第５及び第８の内部電極１４，１５，４３，４６は、互いに電気的に絶縁されるように所定の間隔を有した状態で、第３及び第４の側面３２ｅ，３２ｆが対向する方向に併置されている。第１、第４、第６及び第７の内部電極１３，１６，４４，４５は、絶縁体層１２上に形成されている。第１、第４、第６及び第７の内部電極１３，１６，４４，４５は、互いに電気的に絶縁されるように所定の間隔を有した状態で、第３及び第４の側面３２ｅ，３２ｆが対向する方向に併置されている。

第５の内部電極４３は、矩形状の主電極部４３ａと、主電極部４３ａから第１の側面３２ｃに臨むように延びる引出部４３ｂとを含んでいる。第６の内部電極４４は、矩形状の主電極部４４ａと、主電極部４４ａから第２の側面３２ｄに臨むように延びる引出部４４ｂとを含んでいる。主電極部４３ａ，４４ａは、絶縁体層１１を介して積層方向に略全面にわたって互いに対向している。引出部４３ｂは、第１の側面３２ｃまで引き出され、第５の端子電極３３に電気的且つ物理的に接続され、引出部４４ｂは、第２の側面３２ｄまで引き出され、第６の端子電極３４に電気的且つ物理的に接続される。

第７の内部電極４５は、矩形状の主電極部４５ａと、主電極部４５ａから第１の側面３２ｃに臨むように延びる引出部４５ｂとを含んでいる。第８の内部電極４６は、矩形状の主電極部４６ａと、主電極部４６ａから第２の側面３２ｄに臨むように延びる引出部４６ｂとを含んでいる。主電極部４５ａ，４６ａは、絶縁体層１１を介して積層方向に略全面にわたって互いに対向している。引出部４５ｂは、第１の側面３２ｃまで引き出され、第７の端子電極３５に電気的且つ物理的に接続され、引出部４６ｂは、第２の側面３２ｄまで引き出され、第８の端子電極３６に電気的且つ物理的に接続される。なお、このような構成を備えた積層コンデンサアレイ３１は、図９に示すような等価回路図で表される。

続いて、積層コンデンサアレイ３１を回路基板に実装した実装構造について説明する。回路基板には、図１０に示すように、第１実施形態と同様、装置Ｍに電流を供給する一対の電源ライン２０，２１と、電源ライン２０，２１間を結ぶ第１の配線２２，２３と、接地用の第２の配線２４とが形成されている。

この回路基板に積層コンデンサアレイ３１を実装するため、第１及び第５の端子電極３，３３が第１の配線２２に接続され、第２及び第６の端子電極４，３４が第２の配線２４に接続され、第３及び第７の端子電極５，３５が第１の配線２３に接続され、第４及び第８の端子電極６，３６が第２の配線２４に接続されている。つまり、この実装構造においては、同一側面３２ｃ側に配置された第１，第３，第５及び第７の端子電極３，５，３３，３５が電源ライン２０，２１間を結ぶ第１の配線２２，２３に接続され、同一側面３２ｄ側に配置された第２、第４、第６及び第８の端子電極４，６，３４，３６が接地用の第２の配線２４に接続されている。このような接続により、図１１の等価回路図に示されるように、第１及び第３のコンデンサ部Ｃ１，Ｃ３が並列となり且つ第２及び第４のコンデンサ部Ｃ２，Ｃ４が並列となるように積層コンデンサアレイ３１が配線２２〜２４に接続され、この積層コンデンサアレイ１が更に装置Ｍと並列になるように実装される。

上述したように実装された積層コンデンサアレイ３１では、図１０に示されるように、ディフェレンシャルモードにおいては、電流ＩＤ_１が第１の端子電極３から第２の端子電極４に向かうように第１のコンデンサ部Ｃ１を流れると共に、電流ＩＤ_２が第５の端子電極３３から第６の端子電極３４に向かうように第３のコンデンサ部Ｃ３を流れ、また、電流ＩＤ_１が第４の端子電極６から第３の端子電極５に向かうように第２のコンデンサ部Ｃ２を流れると共に、電流ＩＤ_２が第８の端子電極３６から第７の端子電極３５に向かうように第４のコンデンサ部Ｃ４を流れる。

一方、コモンモードにおいては、電流ＩＣ_１が第１の端子電極３から第２の端子電極４に向かうように第１のコンデンサ部Ｃ１を流れると共に、電流ＩＣ_２が第５の端子電極３３から第６の端子電極３４に向かうように第３のコンデンサ部Ｃ３を流れ、また、電流ＩＣ_１が第３の端子電極５から第４の端子電極６に向かうように第２のコンデンサ部Ｃ２を流れると共に、電流ＩＣ_２が第７の端子電極３５から第８の端子電極３６に向かうように第４のコンデンサ部Ｃ４を流れることとなる。なお、電流ＩＤ_１及び電流ＩＤ_２は、電流ＩＤを所定の比率で分流したものであり、電流ＩＣ_１及び電流ＩＣ_２は、電流ＩＣを分流したものである。

以上のように、本実施形態に係る積層コンデンサアレイ３１の実装構造では、第１実施形態で説明したのと同様、第１及び第２のコンデンサ部Ｃ１，Ｃ２がディフェレンシャルモードノイズを除去するコンデンサとして機能すると共に、コモンモードノイズを除去するコンデンサとしても機能する。また、第３及び第４のコンデンサ部Ｃ３，Ｃ４も、同様に、ディフェレンシャルモードノイズを除去するコンデンサとして機能すると共に、コモンモードノイズを除去するコンデンサとしても機能する。したがって、この積層コンデンサアレイ３１の実装構造によれば、ディフェレンシャルモードノイズとコモンモードノイズとの二種類のノイズを一つの素子を用いて簡便に除去することができる。

また、コンデンサ素体３２は、第５及び第６の内部電極４３，４４や第７及び第８の内部電極４５，４６を更に有し、積層コンデンサアレイ３１は、第５及び第６の端子電極３３，３４や第７及び第８の端子電極３５，３６を備えている。そして、第５及び第６の内部電極４３，４４は、第１及び第２のコンデンサ部Ｃ１，Ｃ２と静電容量が異なる第３のコンデンサ部Ｃ３を形成し、また、第７及び第８の内部電極４５，４６は、第３のコンデンサ部Ｃ３と静電容量が同じ（すなわち第１及び第２のコンデンサ部Ｃ１，Ｃ２と静電容量が異なる）第４のコンデンサ部Ｃ４を形成している。さらに、第５及び第７の端子電極３３，３５が第１の配線２２，２３に接続され、第６及び第８の端子電極３４，３６が第２の配線２４に接続される。

このような接続により、静電容量が互いに異なる第１及び第３のコンデンサ部Ｃ１，Ｃ３、または、静電容量が互いに異なる第２及び第４のコンデンサ部Ｃ２，Ｃ４がそれぞれ並列に接続されることになる。このため、図１２の点線Ｌ１で示されるように、容量の異なるコンデンサ部が並列に接続されていないコンデンサアレイでは、自己共振周波数を周波数Ｆ１の１つしか持たせることができないのに対し、本実施形態に係る実装構造によれば、図１２の実線Ｌ２で示されるように、自己共振周波数を周波数Ｆ１，Ｆ２といったように２つ持たせることができる。その結果、広帯域で低インピーダンスとなり、このような積層コンデンサアレイ３１の実装構造によれば、高周波ノイズを広帯域で除去することが可能となる。

また、積層コンデンサアレイ３１において、第１及び第３のコンデンサ部Ｃ１，Ｃ３の静電容量と、第２及び第４のコンデンサ部Ｃ２，Ｃ４の静電容量が対称となっている。このため、積層コンデンサアレイ３１では、第１実施形態と同様、実装方向を考慮することなく、積層コンデンサアレイ３１の実装等を行うことができる。

なお、第２実施形態に係る積層コンデンサアレイ３１に用いられる内部電極１３〜１６，４３〜４６の変形例としては、例えば、図１３（ａ）、（ｂ）に示される構成の内部電極１３〜１６，４３〜４６であってもよい。図１３に示される変形例では、第１、第３、第５及び第７の内部電極１３，１５，４３，４５が絶縁体層１１上に形成され、第２、第４、第６及び第８の内部電極１４，１６，４４，４６が絶縁体層１２上に形成される構成となっている。その他の構成は、上述した構成と同様であり、以下の変形例でも同様である。

内部電極１３〜１６，４３〜４６の別の変形例としては、例えば、図１４（ａ）、（ｂ）に示される構成の内部電極１３〜１６，４３〜４６であってもよい。図１４に示される変形例では、第２、第３、第５及び第８の内部電極１４，１５，４３，４６が絶縁体層１１上に形成され、第１、第４、第６及び第７の内部電極１３，１６，４４，４５が絶縁体層１２上に形成される構成となっている。この変形例では、内部電極１３〜１６が内部電極４３〜４６の面積よりも小さく、第１のコンデンサ部Ｃ１を形成する第１及び第２の内部電極１３，１４の主電極部１３ａ，１４ａが絶縁体層１１を介して積層方向に一部が互いに対向すると共に、第２のコンデンサ部Ｃ２を形成する第３及び第４の内部電極１５，１６の主電極部１５ａ，１６ａが絶縁体層１１を介して積層方向に一部が互いに対向している。このため、第１及び第２のコンデンサ部Ｃ１，Ｃ２の静電容量が第３及び第４のコンデンサ部Ｃ３，Ｃ４の静電容量よりも小さくなるようになっている。

内部電極１３〜１６，４３〜４６の更に別の変形例としては、例えば、図１５（ａ）、（ｂ）に示される構成の内部電極１３〜１６，４３〜４６，４７〜５２であってもよい。図１５に示される変形例では、第１〜第４、第５及び第８の内部電極１３〜１６，４３，４６と内部電極４７，４８が絶縁体層１１上に形成され、第６及び第７の内部電極４４，４５と内部電極４９〜５２が絶縁体層１２上に形成される構成となっている。この変形例の場合、第１のコンデンサ部Ｃ１は、内部電極１３，４９，４７，５１，１４で形成される複数のコンデンサ部からなり、また、第２のコンデンサ部Ｃ２は、内部電極１５，５０，４８，５２，１６で形成される複数のコンデンサ部からなる。このように、第１及び第２のコンデンサ部Ｃ１，Ｃ２を、静電容量が小さいコンデンサ部の集合体とすることで、共振周波数を、より高周波側に移行させることができる。

内部電極１３〜１６，４３〜４６の更に別の変形例としては、例えば、図１６（ａ）、（ｂ）に示される構成の内部電極１３〜１６，４３〜４６，５３〜６２であってもよい。図１６に示される変形例では、第１、第４、第５及び第６の内部電極１３，１６，４３，４４と内部電極５３〜５７が絶縁体層１１上に形成され、第２、第３、第７及び第８の内部電極１４，１５，４５，４６と内部電極５８〜６２が絶縁体層１２上に形成される構成となっている。この変形例の場合、第３のコンデンサ部Ｃ３は、内部電極４３，５８，５３，５９，５４，６０，４４で形成される複数のコンデンサ部からなり、また、第４のコンデンサ部Ｃ４は、内部電極４５，５５，６１，５６，６２，５７，４６で形成される複数のコンデンサ部からなる。このように、静電容量が小さいコンデンサ部の集合体とすることで、共振周波数を、より高周波側に移行させることができる。

（第３実施形態）
続いて、図１７及び図１８を参照して、第３実施形態に係る積層コンデンサアレイ７１の構成について説明する。積層コンデンサアレイ７１は、図１７に示すように、直方体形状をしたコンデンサ素体７２と、コンデンサ素体７２の外表面に配置された端子電極７３，７４，７５，７６とを備える２連コンデンサアレイである。コンデンサ素体７２は、コンデンサ素体２と同様、第１及び第２の主面７２ａ，７２ｂと、第１及び第２の側面７２ｃ，７２ｄと、第３及び第４の側面７２ｅ，７２ｆとを含んでいる。

コンデンサ素体７２の第２の側面７２ｄには、第１の端子電極７３及び第２の端子電極７４が配置されている。第１及び第２の端子電極７３，７４は、第３の側面７２ｅから第４の側面７２ｆに向かう方向に、第１の端子電極７３、第２の端子電極７４の順で位置している。コンデンサ素体７２の第１の側面７２ｃには、第３の端子電極７５及び第４の端子電極７６が形成されている。第３及び第４の端子電極７５，７６は、第３の側面７２ｅから第４の側面７２ｆに向かう方向に、第３の端子電極７５、第４の端子電極７６の順で位置している。第１及び第３の端子電極７３，７５は、第１及び第２の側面７２ｃ，７２ｄの対向方向で互いに対向する。第２及び第４の端子電極７４，７６は、第１及び第２の側面７２ｃ，７２ｄの対向方向で互いに対向する。

コンデンサ素体７２は、図１８に示されるように、絶縁体層１０，１１，１２と、内部電極８３，８４，８５，８６と有している。第１の内部電極８３及び第２の内部電極８４は、絶縁体層１１を間に挟んで対向するように配されており、第１のコンデンサ部Ｃ１を形成する（図１９参照）。第３の内部電極８５及び第４の内部電極８６は、絶縁体層１１を間に挟んで対向するように配されており、第２のコンデンサ部Ｃ２を形成する（図１９参照）。

第１及び第３の内部電極８３，８５は、絶縁体層１１上に形成されている。第１及び第３の内部電極８３，８５は、互いに電気的に絶縁されるように所定の間隔を有した状態で、第１及び第２の側面７２ｃ，７２ｄが対向する方向に併置されている。第２及び第４の内部電極８４，８６は、絶縁体層１２上に形成されている。第２及び第４の内部電極８４，８６は、互いに電気的に絶縁されるように所定の間隔を有した状態で、第１及び第２の側面７２ｃ，７２ｄが対向する方向に併置されている。

第１の内部電極８３は、矩形状の主電極部８３ａと、主電極部８３ａから第２の側面７２ｄに臨むように延びる引出部８３ｂとを含んでいる。第２の内部電極８４は、矩形状の主電極部８４ａと、主電極部８４ａから第２の側面７２ｄに臨むように延びる引出部８４ｂとを含んでいる。主電極部８３ａ，８４ａは、絶縁体層１１を介して積層方向に略全面にわたって互いに対向している。引出部８３ｂは、第２の側面７２ｄまで引き出され、第１の端子電極７３に電気的且つ物理的に接続され、引出部８４ｂは、第２の側面７２ｄまで引き出され、第２の端子電極７４に電気的且つ物理的に接続される。

第３の内部電極８５は、矩形状の主電極部８５ａと、主電極部８５ａから第１の側面７２ｃに臨むように延びる引出部８５ｂとを含んでいる。第４の内部電極８６は、矩形状の主電極部８６ａと、主電極部８６ａから第１の側面７２ｃに臨むように延びる引出部８６ｂとを含んでいる。主電極部８５ａ，８６ａは、絶縁体層１１を介して積層方向に略全面にわたって互いに対向している。引出部８５ｂは、第１の側面７２ｃまで引き出され、第３の端子電極７５に電気的且つ物理的に接続され、引出部８６ｂは、第１の側面７２ｄまで引き出され、第４の端子電極７６に電気的且つ物理的に接続される。なお、このような構成を備えた積層コンデンサアレイ７１は、図１９に示すような等価回路図で表される。

続いて、積層コンデンサアレイ７１を回路基板に実装した実装構造について説明する。回路基板には、図２０に示すように、装置Ｍに電流を供給する一対の電源ライン２０，２１と、電源ライン２０，２１間を結ぶ第１の配線２２，２３と、接地用の第２の配線２４とが形成されている。

本実施形態では、積層コンデンサアレイ７１の回路基板への実装にあたり、第１の端子電極７３が第１の配線２２に接続され、第２の端子電極７４が第２の配線２４に接続され、第３の端子電極７５が第１の配線２３に接続され、第４の端子電極７６が第２の配線２４に接続されている。つまり、この実装構造においては、側面７２ｄ側に配置された第１及び第２の端子電極７３，７４それぞれが第１の配線２２や第２の配線２４に接続され、また、側面７２ｃ側に配置された第３及び第４の端子電極７５，７６それぞれが第１の配線２２や第２の配線２４に接続されている。このような接続により、図２１の等価回路図に示されるように、積層コンデンサアレイ７１が装置Ｍと並列になるように実装される。

上述したように実装された積層コンデンサアレイ７１では、図２０に示されるように、ディフェレンシャルモードにおいては、電流ＩＤが、第１の端子電極７３から第２の端子電極７４に向かうように第１のコンデンサ部Ｃ１を流れると共に、第４の端子電極７６から第３の端子電極７５に向かうように第２のコンデンサ部Ｃ２を流れる。一方、コモンモードにおいては、電流ＩＣが、第１の端子電極７３から第２の端子電極７４に向かうように第１のコンデンサ部Ｃ１を流れると共に、第３の端子電極７５から第４の端子電極７６に向かうように第２のコンデンサ部Ｃ２を流れることとなる。

以上のように、本実施形態に係る積層コンデンサアレイ７１の実装構造では、第１のコンデンサ部Ｃ１の一部を形成する第１の内部電極８３に接続される第１の端子電極７３と第２のコンデンサ部Ｃ２の一部を形成する第３の内部電極８５に接続される第３の端子電極７５とが第１の配線２２，２３に接続され、且つ、第１のコンデンサ部Ｃ１の一部を形成する第２の内部電極８４に接続される第２の端子電極７４と第２のコンデンサ部Ｃ２の一部を形成する第４の内部電極８６に接続される第４の端子電極７６とが第２の配線２４に接続されるようになっている。

このため、ディフェレンシャルモードにおいては、電流ＩＤが、第１の端子電極７３から第２の端子電極７４に向かうように第１のコンデンサ部Ｃ１を流れると共に、第４の端子電極７６から第３の端子電極７５に向かうように第２のコンデンサ部Ｃ２を流れ、その一方、コモンモードにおいては、電流ＩＣが、第１の端子電極７３から第２の端子電極７４に向かうように第１のコンデンサ部Ｃ１を流れると共に、第３の端子電極７５から第４の端子電極７６に向かうように第２のコンデンサ部Ｃ２を流れることとなる。その結果、第１及び第２のコンデンサ部Ｃ１，Ｃ２を、ディフェレンシャルモードノイズを除去するコンデンサとして機能させると共に、コモンモードノイズを除去するコンデンサとしても機能させることができる。したがって、この積層コンデンサアレイ１の実装構造によれば、ディフェレンシャルモードノイズとコモンモードノイズとの二種類のノイズを一つの素子を用いて簡便に除去することができる。

また、積層コンデンサアレイ７１において、第１及び第２の端子電極７３，７４がコンデンサ素体７２の側面７２ｄに配置され、第３及び第４の端子電極７５，７６がコンデンサ素体７２の側面７２ｃに配置されている。このため、ディフレンシャルモードにおいて第１及び第２のコンデンサ部Ｃ１，Ｃ２に流れる電流ＩＤの方向が逆向きになることに加え、コモンモードにおいて配線２２，２３を流れる電流の方向と配線２４を流れる電流の方向とが逆向きになり磁界が相殺され、これにより、ＥＳＬを一層、低減することができる。

なお、第３実施形態に係る積層コンデンサアレイ７１に用いられる内部電極８３〜８６の変形例としては、例えば、図２２（ａ）、（ｂ）に示される構成の内部電極８３〜８６であってもよい。図２２に示される変形例では、第２及び第３の内部電極８４，８５が絶縁体層１１上に形成され、第１及び第４の内部電極８３，８６が絶縁体層１２上に形成される構成となっている。その他の構成は、上述した構成と同様であり、以下の変形例でも同様である。

内部電極８３〜８６の別の変形例としては、例えば、図２３（ａ）、（ｂ）に示される構成の内部電極８３〜８６，８７，８８であってもよい。図２３に示される変形例では、第１〜第４の内部電極８３〜８６が絶縁体層１１上に形成され、内部電極８７，８８が絶縁体層１２上に形成される構成となっている。この変形例の場合、第１のコンデンサ部Ｃ１は、内部電極８３，８７，８４で形成される複数のコンデンサ部からなり、また、第２のコンデンサ部Ｃ２は、内部電極８５，８８，８６で形成される複数のコンデンサ部からなる。このように分割することで、耐圧アップを図ることができ、より一層の安全設計とすることができる。

以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、上記各実施形態では、内部電極の例を多数示したが、内部電極の配置はこれらに限定されるものではなく、他の配置であってもよい。

１，３１，７１…積層コンデンサアレイ、２，３２，７２…コンデンサ素体、３，７３…第１の端子電極、４，７４…第２の端子電極、５，７５…第３の端子電極、６，７６…第４の端子電極、１３，８３…第１の内部電極、１４，８４…第２の内部電極、１５，８５…第３の内部電極、１６，８６…第４の内部電極、２２，２３…第１の配線、２４…第２の配線、３３…第５の端子電極、３４…第６の端子電極、３５…第７の端子電極、３６…第８の端子電極、４３…第５の内部電極、４４…第６の内部電極、４５…第７の内部電極、４６…第８の内部電極、Ｃ１…第１のコンデンサ部、Ｃ２…第２のコンデンサ部、Ｃ３…第３のコンデンサ部、Ｃ４…第４のコンデンサ部。

Claims (2)

1. 電源ライン間を結ぶ第１の配線と接地用の第２の配線とが形成された回路基板に積層コンデンサアレイを実装する実装構造であって、
   前記積層コンデンサアレイは、
   第１、第２、第３及び第４の内部電極を有するコンデンサ素体と、
   前記コンデンサ素体の外表面に配置され且つ前記第１の内部電極に接続される第１の端子電極と、
   前記コンデンサ素体の外表面に配置され且つ前記第２の内部電極に接続される第２の端子電極と、
   前記コンデンサ素体の外表面に配置され且つ前記第３の内部電極に接続される第３の端子電極と、
   前記コンデンサ素体の外表面に配置され且つ前記第４の内部電極に接続される第４の端子電極と、を備え、
   前記積層コンデンサアレイにおいて、前記第１及び第２の内部電極が第１のコンデンサ部を形成し且つ前記第３及び第４の内部電極が第２のコンデンサ部を形成し、
   前記第１及び第３の端子電極が前記第１の配線に接続され、且つ、前記第２及び第４の端子電極が前記第２の配線に接続され、
   前記第１及び第３の端子電極が、前記第１及び第３の内部電極が引き出された前記コンデンサ素体の同一側面に配置され、
   前記第１及び第２のコンデンサ部の静電容量が同じであり、
   前記第１のコンデンサ部を流れるディフェレンシャルモードの電流方向と、前記第２のコンデンサ部を流れるディフェレンシャルモードの電流方向とが逆向きであることを特徴とする積層コンデンサアレイの実装構造。
2. 前記第１及び前記４の内部電極は互いに対向せず、且つ、前記第２及び第３の内部電極は互いに対向しないことを特徴とする請求項１に記載の積層コンデンサアレイの実装構造。

Images