[go: up one dir, main page]

JP4982958B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP4982958B2
JP4982958B2 JP2005086002A JP2005086002A JP4982958B2 JP 4982958 B2 JP4982958 B2 JP 4982958B2 JP 2005086002 A JP2005086002 A JP 2005086002A JP 2005086002 A JP2005086002 A JP 2005086002A JP 4982958 B2 JP4982958 B2 JP 4982958B2
Authority
JP
Japan
Prior art keywords
gate electrode
insulating film
active region
gate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005086002A
Other languages
English (en)
Other versions
JP2006269768A (ja
Inventor
セルゲイ ビディン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2005086002A priority Critical patent/JP4982958B2/ja
Priority to US11/150,121 priority patent/US7492014B2/en
Publication of JP2006269768A publication Critical patent/JP2006269768A/ja
Application granted granted Critical
Publication of JP4982958B2 publication Critical patent/JP4982958B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/792—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising applied insulating layers, e.g. stress liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0184—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は半導体装置およびその製造方法に関するものであり、特に、ＣＭＯＳ半導体装置およびその製造方法に関する。
マイクロプロセッサにおける動作周波数を高周波数化するためにＣＭＯＳトランジスタの動作速度の高速化が図られている。その高速化は主にＣＭＯＳトランジスタの微細化によって達成されてきた。ＣＭＯＳトランジスタの微細化は、リソグラフィに用いる光の短波長化によるトランジスタのチャネル長の縮小化やトランジスタのゲート電極のゲート酸化膜の薄膜化によって進められてきた。しかし、最小フォトエッチ寸法がリソグラフィに用いる光の波長以下になってきているとともに、ゲート電極のゲート酸化膜の耐圧を確保するため薄膜化に限界を有する。このため、ＣＭＯＳトランジスタの微細化が困難になりつつある。
そこで、最小フォトエッチ寸法が５０ｎｍ以下となる世代のＣＭＯＳトランジスタでは、トランジスタのゲート電極材料にメタル材料を適用することが検討されている。（例えば特許文献１）
ゲート電極材料にメタル材料を適用すると、従来適用していたポリシリコン材料に比べてゲート電極空乏化の抑制、ゲート電極抵抗の低減ができる。
特開２０００−３１２９６
しかし、一般に安定したメタル材料を含んだメタルゲート電極を有するトランジスタは、閾値電圧の絶対値が、０．５Ｖ（典型値）と高いため高速に対応した半導体装置の適用を困難とする。さらに、ｎチャネル型トランジスタとｐチャネル型トランジスタとに共通して適用できる安定した材料をゲート電極材料に適用すると、閾値電圧の許容範囲を狭くするので、汎用性のある半導体装置の設計を困難とする。
そこで、本発明は、ゲート電極材料にメタルゲート材料を適用して好ましいトランジスタ構造を有する半導体装置とその製造方法を提供することを目的とする。
上記の課題を解決するため、本発明は、ｎチャネル型トランジスタとｐチャネル型トランジスタとを有する半導体装置において、前記ｎチャネル型トランジスタと前記ｐチャネル型トランジスタの各ゲート電極が同一な金属材料からなり、前記各ゲート電極に、チャネル領域に対応した応力が印加される半導体装置とその製造方法を提供する。
本発明によれば、閾値電圧の絶対値が０．５V程度となる仕事関数を有するメタル材料をCMOSトランジスタのゲート材料に用いて、ｎチャネル型トランジスタの閾値電圧を下げるために、ｎ型チャネル領域に引っ張り応力を与えることができる。また、ｐチャネル型トランジスタの閾値電圧（絶対値）を下げるために、ｐ型チャネル領域に圧縮応力を与えることができる。各領域における各圧力を増大させると、各領域に対応した閾値電圧の変化は大きくなる。このようにして所望の閾値電圧を得た半導体装置は、ｎチャネル型およびｐチャネル型トランジスタ性能を選ぶことができて、汎用性の高い半導体装置を提供できる。特に微細化のトレードオフが顕著となる５０ｎｍ以下の線幅形成を必要とするトランジスタ構造に用いて好ましい。
以下、本発明の実施例以下に説明する。本発明の実施形態は、ＣＭＯＳトランジスタの目的性能に応じて適宜変更できる。
図１に本発明によるｎチャネル型トランジスタとｐチャネル型トランジスタのゲート電極材料が同一の金属からなるＣＭＯＳトランジスタを示す。
半導体基板１には、素子分離膜２によって画定されたｎチャネル型トランジスタを形成する第１の領域３nとｐチャネル型トランジスタを形成する第２の領域３pとがあって、それぞれの領域には、ゲート酸化膜４を介して形成されたメタル材料からなるゲート電極５a，５bとを備える。
第１の領域３nには、ゲート電極５aを覆うように、引っ張り応力を有するカバー膜６aが形成される。それに対し、第２の領域３pには、ゲート電極５bとその側壁に有するサイドウォールスペーサ７を覆うように、圧縮応力を有するカバー膜６bが形成される。このようにして、ｎチャネル型トランジスタとｐチャネル型トランジスタとに同じ金属材料からなるゲート電極を有しても、閾値電圧を制御して所望の動作を行う半導体装置を得る。
図２aは、図１の構造におけるｎチャネル型トランジスタの閾値電圧が、カバー膜６aの応力対してどのように変化するか示した図である。カバー膜６aの応力が、０から３ＧＰａへと増加するにしたがって閾値電圧が０から−１．５Ｖに変化することが分かる。
同様に図２bは、図１の構造におけるｐチャネル型トランジスタの閾値電圧とカバー膜６bの応力との関係を示した図である。カバー膜６bが、０から−３ＧＰａへと減少するにしたがって閾値電圧が０から１．２５Ｖに変化することが分かる。このようにメタル材料からなるゲート電極は、チャネル領域に歪を与えることで、閾値電圧を制御できる。
チャネルに歪を与える方法は、カバー膜の応力制御以外に応力制御されたソース／ドレインをチャネル両側に配してもよく、素子分離膜の応力を埋め込まれる酸化膜の膜質や構造を選んでチャネルを歪ませる方法を用いてもよい。
カバー膜の材質は、窒化膜や、他の膜密度の制御が可能なシリコン酸化膜やＳｉＣを含んだ膜を用いることができる。カバー膜にエッチングストッパ機能や耐湿性改善機能を付加すると動作が安定した半導体装置を得る。
メタルゲート電極をフルシリサイド化して形成することができる。フルシリサイドを形成する工程は一括で行うため、均質な膜構造を安定して得る工程を選ぶことができる。用いるシリサイド材料は、Ｎｉ，Ｃｏ，Ｇｅに限らず選ぶことができる。出来上がったフルシリサイドからなるゲート電極は、計算されたカバー膜の応力制御によって所望の閾値電圧制御を可能とする。
図１に示すＣＭＯＳトランジスタの製造フローの概略図を図３（ａ）乃至（ｆ）を用いて説明する。
まず、図３（ａ）のように半導体基板１１１にＳＴＩ法により素子分離領域１１２を形成する。ｎチャネル型トランジスタが形成される第１の領域１１３ｎにｐ型の導電型の不純物をイオン注入法によって注入しｐ型ウェル領域１１８を形成する。ｐチャネル型トランジスタが形成される第２の領域１１３ｐにはｎ型の導電型の不純物をイオン注入法によって注入しｎ型ウェル領域１２８を形成する。
次いで、半導体基板１１１の表面にシリコン酸化膜およびポリシリコン膜を成膜したのちエッチング法によりゲート酸化膜１２０、１３１、およびポリシリコン膜からなるダミーゲート電極（図示せず）を仮に形成する。このダミー電極は、次の工程を経てメタル電極に置換される。すなわち、ダミー電極を覆うように半導体基板１１１上にＣＶＤ法によりプラズマＴＥＯＳ膜を成膜したのち、ＣＭＰ法によって、ダミー電極の表面が露出するまで研磨を行う。この研磨は、平坦化を目的としなくてもよく、ＳｉＮなどの研磨ストッパを用いずに行うことができる。
次いで、ドライエッチング法により、ダミー電極を選択的に除去する。エッチングガスには、下地ゲート酸化膜と高い選択比を得るように、Ｃｌ2を含んだ反応ガスを用いることができる。
次いで、ダミー電極がエッチングされた溝へＣＶＤ法によりＷ膜を選択的に成長させる。Ｗは、ゲート電極材料としてＭｉｄ−Ｇａｐの仕事関数を有して、トランジスタの閾値電圧を調整するに現実的な応力を有したカバー膜を適用できて好ましい。選択成長後のＷ表面をさらに平坦化するように、ＣＭＰ法によって研磨を行うことができる。選択成長を用いない成膜方法を用いても、ゲート電極表面が選択的に露出するように、余分なＷは、ＣＭＰ法によって取り除くことができる。ゲート長は、３０〜４０ｎｍとして、ゲートの高さを１００ｎｍ程度にすることで、カバー膜の応力を適切に選んで適用できる実用的なゲート電極を得る。
次いで、ゲート電極の周りに配したプラズマＴＥＯＳ膜をドライエッチング法によって選択的に除去する。エッチングガスには、下地Ｓｉ基板１１１と高い選択比を得るように、フロン３２やＢｒ2を含めるようにすることができる。
このようにして、Ｗからなるゲート電極１２１、１３２を形成し、ゲート電極１２１、１３２をマスクとして第１の領域１１３ｎにはｎ型の導電型の不純物を注入し、第２の領域１１３ｐにはｐ型の導電型の不純物を注入し、それぞれ浅い接合領域１１９ａ、１３０ａを形成する。接合領域１１９ａ、１３０ａは、ダミー電極を形成した後にイオン注入法で形成してもよく、続く工程の熱履歴を考慮してイオン注入エネルギーを選択することができる。
次いで、Ｓｉ基板１１１の表面とゲート電極１２１、１３２を覆うようにシリコン酸化膜からなる絶縁膜を形成し、絶縁膜をエッチバックしてゲート電極側壁絶縁膜１２２、１３３を形成する。サイドウォールの幅は５０ｎｍ程度とする。このようにして、第１のゲート積層体１２３、第２のゲート積層体１３４が形成される。接合領域１１９ａ、１３０ａをダミー電極をマスクとする場合は、ダミー電極を覆うように形成する酸化膜をエッチバックすることによりゲート電極側壁絶縁膜１２２を形成することができる。
次いで、ゲート電極１２１、１３２およびゲート電極側壁絶縁膜１２２、１３３をマスクとして第１の領域１１３ｎにはｎ型の導電型の不純物を注入し、第２の領域１１３ｐにはｐ型の導電型の不純物を注入し、深い接合領域１１９ｂ、１３０ｂを形成する。続いて、熱処理により注入された不純物を活性化させてソース・ドレイン領域１１９、１３０が形成される。
次いで、Ｓｉ基板１１１の表面を第１のゲート積層体１２３と第２のゲート積層体１３４との表面を除いて覆うＮｉ膜を形成し（図示せず）、続いて、４５０℃程度の加熱処理によって、ソース・ドレイン領域１１９、１３０にＮｉＳｉ2のシリサイド膜１２４、１２５、１３５、１３６を形成し、続いて、未反応のＮｉ膜が除去される。Ｓｉ基板を覆うＮｉ膜は、Ｗゲート電極上に被着しても加熱処理によってゲート電極中に拡散することはなく、未反応のＮｉ膜と一緒に容易に除去することもできる。
次に、図３（ｂ）のように図２（ａ）の構造体の表面の全体に、プラズマＣＶＤ法によって膜厚８０ｎｍの圧縮応力を有する第１のシリコン窒化膜１３８を形成する。なお、第１のシリコン窒化膜１３８は、ＳｉＨ4ガス（流量１００〜１０００ｓｃｃｍ）、ＮＨ3ガス（流量５００〜１００００ｓｃｃｍ）およびＮ2とＡｒガスを含んだ（各流量５００〜１００００ｓｃｃｍ）を供給し、基板温度が４００℃〜７００℃、圧力が０.１Ｔｏｒｒ〜４００Ｔｏｒｒ、ＲＦパワーが１００Ｗ〜１０００Ｗの条件で化学反応させて形成される。この条件で形成された第１のシリコン窒化膜１３８は、内部応力として１.４ＧＰａの圧縮応力を有している。なお、内部応力は、以下の方法で測定された。直径２００ｍｍ、厚さ０．６ｍｍのＳｉ基板の表面に上記形成方法にて膜厚１００ｎｍのシリコン窒化膜を形成する。次いで、Ｓｉ基板の曲がり量（曲率半径）がニュートン環を用いた測定法により測定され、内部応力は、Ｓｉ基板の縦弾性係数、Ｓｉ基板の膜厚、Ｓｉ基板のポアソン比、Ｓｉ基板の曲率半径およびシリコン窒化膜の膜厚の関係から算出される。シリコン窒化膜の膜厚は、用いるゲート電極材料の仕事関数に応じて適宜実用的な膜厚を選ぶことができる。
次に、プラズマＣＶＤ法によりエッチングストッパー膜となるシリコン酸化膜１４１が形成される。なお、シリコン酸化膜１４１は、基板温度が４００℃、ＳｉＨ4＋Ｏ2ガスを化学反応させて形成される。
次に、図３（ｃ）のように、第１のシリコン窒化膜１３８上にレジスト膜１４０が塗布され、第１の領域１１３ｎに開口部が形成される。続いて、ＲＩＥ法によってシリコン窒化膜１３８を露出させる。なお、ＲＩＥ法にはＣ4Ｆ8とＡｒとＯ2を含んだガスを用いた。続いて、ＲＩＥ法によってＳｉ基板１１１の表面、ゲート電極１２１およびゲート酸化膜１２０の側壁を露出させる。ここで、ゲート電極１２１は第１のゲート積層体１２３からゲート電極側壁絶縁膜１２２が取り除かれた状態を示す。なお、ＲＩＥ法にはＣＨＦ3とＡｒとＯ2を含んだガスを用いた。次いで、レジスト膜１４０を除去する。
次に、図３（ｄ）のように、第１の領域１１３ｎの半導体基板１１１の表面、ゲート電極１２１およびゲート酸化膜１２０の側壁と、第２の領域１１３ｐのシリコン酸化膜１４１を覆うように、熱ＣＶＤ法によって膜厚６０ｎｍの引張応力を有する第２のシリコン窒化膜１２６を形成する。なお、第２のシリコン窒化膜１２６は、少なくともＳｉＨ2Ｃｌ2、ＳｉＨ4、Ｓｉ2Ｈ4、Ｓｉ2Ｈ6ガスのいずれかを含んで（流量５〜５０ｓｃｃｍ）、ＮＨ3ガス（流量５００〜１００００ｓｃｃｍ）およびＮ2とＡｒガス（各流量５００〜１００００ｓｃｃｍ）を供給し、基板温度が５００℃〜７００℃、圧力が０.１Ｔｏｒｒ〜４００Ｔｏｒｒの条件で化学反応させて形成される。この条件で形成された第２のシリコン窒化膜１２６は、内部応力として１.４ＧＰａの引張応力を有している。
次に、図３（ｅ）のように、第２のシリコン窒化膜１２６上にレジスト膜１５０が形成され、第２の領域１１３ｐに開口部が形成される。続いて、ＲＩＥ法によってシリコン酸化膜１４１を露出させる。なお、ＲＩＥ法にはＣＨＦ3とＡｒとＯ2を含んだガスを用いた。続いて、ＲＩＥ法によってシリコン窒化膜１３８を露出させる。なお、ＲＩＥ法にはＣ4Ｆ8とＡｒとＯ2を含んだガスを用いた。次いでレジスト膜１５０を除去する。
次に、図３（ｆ）のように、シリコン酸化膜からなる膜厚６００ｎｍの層間絶縁膜１１７を形成し、続いて、その表面は化学的機械的研磨（ＣＭＰ）法により平坦化される。
更に、図１に示すＣＭＯＳトランジスタにおけるコンタクトプラグ製造フローの概略図を図４（ａ）乃至（ｄ）を用いて説明する。
まず、図４（ａ）のように、層間絶縁膜１１７の表面にレジスト膜１４３を形成され、第１の領域１１３ｎおよび第２の領域１１３ｐにそれぞれ開口部１４４−１、１４４−２が形成される。
次に、図４（ｂ）のように、コンタクトホール１１６−１、１１６−２の形成ため、ＲＩＥ法によって第１のシリコン窒化膜１２６と第２の領域１１３ｐのシリコン酸化膜１４１まで貫通させる。なお、ＲＩＥ法にはＣＦ4とＨ2を含んだガスを用いた。次いで、ＲＩＥ法によって第１の領域１１３ｐのシリコン酸化膜１４１を取り除かれ、第２のシリコン窒化膜１３８が露出する。なお、ＲＩＥ法にはＣ4Ｆ8とＡｒと０2を含んだガスを用いた。
次に、図４（ｃ）のように、ＲＩＥ法によってシリサイド膜１２４、１３５まで貫通させて完成する。なお、第１のシリコン窒化膜１２６と第２のシリコン窒化膜１３８はエッチングレートが異なっているので、シリサイド膜１２４、１３５が受けるダメージを最小限にするガスを選択することが望ましい。ここでは、ＲＩＥ法にはＣＨＦ3ガスを用いた。
最後に、レジスト膜１４３を除去したのち、コンタクトホール１１６−１、１１６−２をＴｉ膜／ＴｉＮ膜の堆積層からなるバリアメタル膜（図示せず）とＣｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の導電材料で充填することで、図４（ｄ）に示すコンタクトプラグ１４２が形成される。
以上のようにしてＣＭＯＳトランジスタの基本的な構造が完成する。
このように製作されたｎチャネル型トランジスタは、図３（ａ）で示した第１のゲート積層体１２３から、ゲート電極側壁絶縁膜１２２が取り除かれ、かつ半導体基板１１１の表面およびゲート電極側壁絶縁膜１２２が取り除かれた第１のゲート積層体１２３の表面に引張応力を有する第１のシリコン窒化膜１２６が形成されたことによって、ｎチャネル型トランジスタの閾値電圧を下げることができる。
ゲート電極に用いるメタルにＡｌを用いることができる。この場合は、不純物拡散工程の熱処理後にダミーゲート電極と置換することができる。
変形例１
第２実施例の変形例１に係る半導体装置を説明する。
図５は第２実施例の変形例に係るＣＭＯＳトランジスタの基本的な構造を示している。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
第２実施例の変形例に係る半導体装置は、ｎチャネル型トランジスタにもゲート電極側壁絶縁膜１２２を有している。他の部分については、図３乃至４に示す第２具体例の半導体装置と同様に構成されている。第２実施例の変形例に係る半導体装置の製造方法は、図３（ｃ）に示した第１の領域１１３ｎのＳｉ基板１１１の表面および第１のゲート積層体１２３を覆う第１のシリコン窒化膜１３８とゲート電極側壁絶縁膜１２２とをＲＩＥ法によって取り除く工程を省略している。このような場合でも、メタルゲート材料の仕事関数に応じて閾値電圧調整を行ってもよく、工程が省略されて望ましい。実施例２では、ｎチャネル型トランジスタのゲート電極側壁絶縁膜１２２を除去したが、ｐチャネル型トランジスタの閾値電圧を大きく変化させたい場合は、ゲート電極側壁絶縁膜１３３を除去してもよい。
変形例２
第２実施例の変形例２を図６に示す。
図６は第２実施例の変形例に係るＣＭＯＳトランジスタの基本的な構造を示している。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
変形例２に係る半導体装置は、Ｐｔからなるゲート電極１２１、１３２を有している。
第２実施例の変形例に係る半導体装置の製造方法は、図３（ａ）で説明したダミー電極を除去した後の溝へＰｔを選択成長させればよい。Ｐｔの表面は、第２の実施例と同じくＣＭＰによって露出することができる。ゲート絶縁膜１２０，１３１とＰｔとの界面には、バリア性を有するバッファア膜を有することでＰｔの拡散を防ぐことができる。バッファ膜には、シリコン窒化膜を用いることができる。Ｐｔは、pドープポリシリコンに仕事関数が近いため、ｐチャネルトランジスタが形成される第２の領域１１３ｐには閾値電圧を調整する第２のシリコン窒化膜を不要とできる。
このように、あるチャネルトランジスタを基準として閾値電圧の調整が不要となるメタルゲート材料を選んでゲート電極とすることで、他のチャネルトランジスタを有する領域に閾値電圧を調整するシリコン窒化膜を用いて所望の性能を有するＣＭＯＳトランジスタを得ることができる。ｎチャネルトランジスタを基準として閾値電圧の調整を不要とする場合は、ゲート電極材料にＴａを用いることができる。
実施例において、閾値電圧を調整するために用いるシリコン窒化膜は、成膜条件や原料ガスを選んで所望の応力を得て好ましいが、他の応力制御膜としては、他の酸化膜やセラミックス材料を用いることができる。
本発明は、高性能ＬＳＩに好適な、閾値電圧が調整されたトランジスタを有する半導体集積回路装置及びその製造方法を提供する。
本発明の第１実施例に係るＣＭＯＳトランジスタの基本的な構造を示す図である。 ＭＯＳＦＥＴの閾値電圧と、カバー膜の応力の関係を示す図である。 本発明の第２実施例に係るＣＭＯＳトランジスタの製造フローの概略図である。 本発明の第２実施例に係るＣＭＯＳトランジスタのコンタクトプラグ製造フローの概略図である。 本発明の第１変形例に係るＣＭＯＳトランジスタの基本的な構造を示す図である。 本発明の第２変形例に係るＣＭＯＳトランジスタの基本的な構造を示す図である。
符号の説明
１、１１１ 半導体基板、
２、１１２ 素子分離領域、
３ｎ、１１３ｎ 第１の領域、
３ｐ、１１３ｐ 第２の領域、
１１６−１ 第１の領域のコンタクトホール、
１１６−２ 第２の領域のコンタクトホール、
１１７ 層間絶縁膜、
１１８ ｐ型ウェル領域、
１１９ 第１の領域のソース・ドレイン、
１１９ａ 第１の領域のソース・ドレインの浅い接合領域、
１１９ｂ 第１の領域のソース・ドレインの深い接合領域、
１２０ 第１の領域のゲート絶縁膜、
１２１ 第１の領域のゲート電極、
１２２ 第１の領域および第２の領域のゲート電極側壁絶縁膜、
１２３ 第１の領域のゲート積層体、
１２４ 第１の領域のシリサイド膜（ソース・ドレイン領域）、
１２６ 第１のシリコン窒化膜、
１２８ ｎ型ウェル領域、
１３０ 第２の領域のソース・ドレイン、
１３０ａ 第２の領域のソース・ドレインの浅い接合領域、
１３０ｂ 第２の領域のソース・ドレインの深い接合領域、
１３１ 第２の領域のゲート絶縁膜、
１３２ 第２の領域のゲート電極、
１３４ 第２の領域のゲート積層体、
１３５ 第２の領域のシリサイド膜（ソース・ドレイン領域）、
１３８ 第２のシリコン窒化膜、
１４０、１４３、１５０ レジスト膜、
１４４−１ 第１の領域の開口部、
１４４−２ 第１の領域の開口部、

Claims (5)

  1. 半導体基板と、
    前記半導体基板に形成され、第１の導電型を有する第１の活性領域と、
    前記第１の活性領域上に、第１のゲート絶縁膜を介して形成された第１のゲート電極と、
    前記第１の活性領域中に形成され、第２の導電型を有する第１のソース領域及び第１のドレイン領域と、
    前記第１のゲート絶縁膜及び前記第１のゲート電極の側面に接して形成された第１のゲート電極側壁絶縁膜と、
    前記第１の活性領域、前記第１のゲート電極側壁絶縁膜及び前記第１のゲート電極の上に形成され、前記半導体基板の第１の方向に応力を印加する第１のシリコン窒化膜と、を有し、
    前記半導体基板に形成され、前記第２の導電型を有する第２の活性領域と、
    前記第２の活性領域上に第２のゲート絶縁膜を介して形成された第２のゲート電極と、
    前記第２の活性領域中に形成され、前記第１の導電型を有する第２のソース領域及び第２のドレイン領域と、
    前記第２のゲート電極の上面及び側面に接し、前記第２の活性領域上に形成され、前記半導体基板の前記第１の方向とは異なる第２の方向に応力を印加する第２のシリコン窒化膜と、を有し、
    前記第１のゲート電極と前記第２のゲート電極とが、同一の金属材料からなるメタルゲート電極であることを特徴とする半導体装置。
  2. 前記第１の導電型がｎ型であり、
    前記第２の導電型がｐ型であり、
    前記第１のシリコン窒化膜は、前記半導体基板に対して圧縮応力を有し、
    前記第２のシリコン窒化膜は、前記半導体基板に対して引張応力を有することを特徴とする請求項１に記載の半導体装置。
  3. 半導体基板に、第１の導電型を有する第１の活性領域を形成する工程と、
    前記半導体基板に、第２の導電型を有する第２の活性領域を形成する工程と、
    前記第１の活性領域及び前記第２の活性領域の上に、第１のゲート絶縁膜及び第２のゲート絶縁膜をそれぞれ形成する工程と、
    前記第１のゲート絶縁膜及び前記第２のゲート絶縁膜の上に、第１の金属材料からなる第１のゲート電極及び前記第１の金属材料からなる第２のゲート電極をそれぞれ形成する工程と、
    前記第１のゲート電極、前記第２のゲート電極、前記第１の活性領域及び前記第２の活性領域の上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜の一部をエッチング法により除去して、前記第１のゲート電極の側面及び前記第２のゲート電極の側面に、第１のゲート電極側壁絶縁膜及び第２のゲート電極側壁絶縁膜をそれぞれ形成する工程と、
    前記第１のゲート電極及び前記第１のゲート電極側壁絶縁膜をマスクとして、前記第１の活性領域中に前記第２の導電型を有する第１の拡散層を形成する工程と、
    前記第２のゲート電極及び前記第２のゲート電極側壁絶縁膜をマスクとして、前記第２の活性領域中に前記第１の導電型を有する第２の拡散層を形成する工程と、
    前記第１のゲート電極、前記第２のゲート電極、前記第１のゲート電極側壁絶縁膜、前記第２のゲート電極側壁絶縁膜、前記第１の活性領域及び前記第２の活性領域の上に、前記半導体基板の第１の方向に応力を印加する第１のシリコン窒化膜を形成する工程と、
    前記第１のゲート電極、前記第１のゲート電極側壁絶縁膜及び前記第１の活性領域の上に形成された前記第１のシリコン窒化膜を残しつつ、前記第２のゲート電極、前記第２のゲート電極側壁絶縁膜及び前記第２の活性領域の上に形成された前記第１のシリコン窒化膜を除去し、前記第２のゲート電極側壁絶縁膜を除去する工程と、
    前記第２のゲート電極側壁絶縁膜を除去した後、前記第２のゲート電極、前記第２のゲート電極側壁絶縁膜、前記第２の活性領域の上及び残存した前記第１のシリコン窒化膜の上に、前記第２のゲート電極の上面及び側面に接して、前記半導体基板の前記第１の方向とは異なる第２の方向に応力を印加する第２のシリコン窒化膜を形成する工程と、
    前記残存した前記第１のシリコン窒化膜上の前記第２のシリコン窒化膜の少なくとも一部を除去する工程と、
    を有することを特徴とする半導体装置の製造方法。
  4. 前記第１の導電型がｎ型であり、
    前記第２の導電型がｐ型であり、
    前記第１のシリコン窒化膜は、前記半導体基板に対して圧縮応力を有し、
    前記第２のシリコン窒化膜は、前記半導体基板に対して引張応力を有することを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記第１のゲート電極及び前記第２のゲート電極を形成する工程は、
    前記第１のゲート絶縁膜及び前記第２のゲート絶縁膜の上に、第１のダミー電極及び第２のダミー電極をそれぞれ形成する工程と、
    前記第１のダミー電極、前記第２のダミー電極及び前記半導体基板の上に第２の絶縁膜を形成する工程と、
    前記第２の絶縁膜の一部を研磨法により除去して、前記第１のダミー電極及び前記第２のダミー電極の上面を露出する工程と、
    前記第１のダミー電極及び前記第２のダミー電極を除去して、第１の開口部及び第２の開口部をそれぞれ形成する工程と、
    前記第１の開口部及び前記第２の開口部内にゲート電極材料をそれぞれ形成する工程と、
    前記ゲート電極材料を形成する工程の後、前記第２の絶縁膜を除去する工程と、
    を有することを特徴とする請求項３又は４に記載の半導体装置の製造方法。
JP2005086002A 2005-03-24 2005-03-24 半導体装置とその製造方法 Expired - Fee Related JP4982958B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005086002A JP4982958B2 (ja) 2005-03-24 2005-03-24 半導体装置とその製造方法
US11/150,121 US7492014B2 (en) 2005-03-24 2005-06-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005086002A JP4982958B2 (ja) 2005-03-24 2005-03-24 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2006269768A JP2006269768A (ja) 2006-10-05
JP4982958B2 true JP4982958B2 (ja) 2012-07-25

Family

ID=37034354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005086002A Expired - Fee Related JP4982958B2 (ja) 2005-03-24 2005-03-24 半導体装置とその製造方法

Country Status (2)

Country Link
US (1) US7492014B2 (ja)
JP (1) JP4982958B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040141923A1 (en) * 1997-10-01 2004-07-22 Dugger Harry A. Buccal, polar and non-polar spray containing alprazolam
US7271045B2 (en) * 2005-09-30 2007-09-18 Intel Corporation Etch stop and hard mask film property matching to enable improved replacement metal gate process
US7332447B2 (en) * 2005-11-24 2008-02-19 United Microelectronics Corp. Method of forming a contact
JP4997752B2 (ja) * 2005-12-13 2012-08-08 ソニー株式会社 半導体装置の製造方法
US7485515B2 (en) * 2006-04-17 2009-02-03 United Microelectronics Corp. Method of manufacturing metal oxide semiconductor
US7348629B2 (en) * 2006-04-20 2008-03-25 International Business Machines Corporation Metal gated ultra short MOSFET devices
US7585773B2 (en) * 2006-11-03 2009-09-08 International Business Machines Corporation Non-conformal stress liner for enhanced MOSFET performance
JP2008198935A (ja) 2007-02-15 2008-08-28 Sony Corp 絶縁ゲート電界効果トランジスタの製造方法。
JP5387700B2 (ja) * 2007-03-20 2014-01-15 ソニー株式会社 半導体装置の製造方法
JP5003515B2 (ja) 2007-03-20 2012-08-15 ソニー株式会社 半導体装置
WO2008117430A1 (ja) * 2007-03-27 2008-10-02 Fujitsu Microelectronics Limited 半導体装置の製造方法、半導体装置
JP5157259B2 (ja) * 2007-05-29 2013-03-06 ソニー株式会社 固体撮像素子及び撮像装置
US20090039436A1 (en) * 2007-08-07 2009-02-12 Doris Bruce B High Performance Metal Gate CMOS with High-K Gate Dielectric
US7880243B2 (en) * 2007-08-07 2011-02-01 International Business Machines Corporation Simple low power circuit structure with metal gate and high-k dielectric
JP2009182297A (ja) * 2008-02-01 2009-08-13 Toshiba Corp 半導体装置、およびその製造方法
JP2009200155A (ja) * 2008-02-20 2009-09-03 Nec Electronics Corp 半導体装置及びその製造方法
JP4770885B2 (ja) 2008-06-30 2011-09-14 ソニー株式会社 半導体装置
US20100096695A1 (en) * 2008-10-16 2010-04-22 Chartered Semiconductor Manufacturing, Ltd. High stress film
US9184214B2 (en) * 2011-04-11 2015-11-10 Globalfoundries Inc. Semiconductor device exhibiting reduced parasitics and method for making same
CN103915341B (zh) * 2013-01-08 2016-12-28 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
US9647094B2 (en) * 2013-08-02 2017-05-09 University Of Kentucky Research Foundation Method of manufacturing a semiconductor heteroepitaxy structure
US10355100B1 (en) 2018-05-17 2019-07-16 Sandisk Technologies Llc Field effect transistors having different stress control liners and method of making the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6027961A (en) 1998-06-30 2000-02-22 Motorola, Inc. CMOS semiconductor devices and method of formation
JP2003086708A (ja) * 2000-12-08 2003-03-20 Hitachi Ltd 半導体装置及びその製造方法
JP4441109B2 (ja) * 2000-12-08 2010-03-31 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2002217410A (ja) * 2001-01-16 2002-08-02 Hitachi Ltd 半導体装置
JP4557508B2 (ja) * 2003-06-16 2010-10-06 パナソニック株式会社 半導体装置
US7078282B2 (en) * 2003-12-30 2006-07-18 Intel Corporation Replacement gate flow facilitating high yield and incorporation of etch stop layers and/or stressed films
US7223647B2 (en) * 2004-11-05 2007-05-29 Taiwan Semiconductor Manufacturing Company Method for forming integrated advanced semiconductor device using sacrificial stress layer
US7445978B2 (en) * 2005-05-04 2008-11-04 Chartered Semiconductor Manufacturing, Ltd Method to remove spacer after salicidation to enhance contact etch stop liner stress on MOS

Also Published As

Publication number Publication date
JP2006269768A (ja) 2006-10-05
US7492014B2 (en) 2009-02-17
US20060214241A1 (en) 2006-09-28

Similar Documents

Publication Publication Date Title
JP4982958B2 (ja) 半導体装置とその製造方法
US11664376B2 (en) Semiconductor device and method of manufacturing the same
JP4173672B2 (ja) 半導体装置及びその製造方法
JP4662772B2 (ja) Ｍｏｓ電界効果トランジスタを形成する方法
JP4932795B2 (ja) 半導体装置及びその製造方法
US7608890B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR101366201B1 (ko) 콘택 영역들에 금속 규화물 영역을 국부적으로 구비한 트랜지스터 및 그 트랜지스터를 제조하는 방법
CN110660735B (zh) 用于介电层的应力调制
JP4770885B2 (ja) 半導体装置
JP5944285B2 (ja) 半導体装置およびその製造方法
US7122410B2 (en) Polysilicon line having a metal silicide region enabling linewidth scaling including forming a second metal silicide region on the substrate
CN106206686B (zh) 具有共形氧化物层的鳍式场效应晶体管及其形成方法
JP5002891B2 (ja) 半導体装置の製造方法
TWI827712B (zh) 半導體裝置與其形成方法
JP2007214481A (ja) 半導体装置
US20060270133A1 (en) Semiconductor device and its manufacturing method
JP4771024B2 (ja) 半導体装置の製造方法
CN113690141B (zh) 制造半导体器件的方法和半导体器件
JP2011146465A (ja) 半導体装置およびその製造方法
US8883577B2 (en) Semiconductor device and producing method thereof
US20040157396A1 (en) Methods for forming double gate electrodes using tunnel and trench
WO2007058042A1 (ja) 半導体装置およびその製造方法
JP2006156807A (ja) 半導体装置およびその製造方法
JP2013026466A (ja) 半導体装置及びその製造方法
JP4859884B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080121

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120409

R150 Certificate of patent or registration of utility model

Ref document number: 4982958

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees