[go: up one dir, main page]

JP2007214481A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007214481A
JP2007214481A JP2006034916A JP2006034916A JP2007214481A JP 2007214481 A JP2007214481 A JP 2007214481A JP 2006034916 A JP2006034916 A JP 2006034916A JP 2006034916 A JP2006034916 A JP 2006034916A JP 2007214481 A JP2007214481 A JP 2007214481A
Authority
JP
Japan
Prior art keywords
layer
source
semiconductor device
insulating film
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006034916A
Other languages
English (en)
Inventor
Nobuaki Yasutake
信昭 安武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006034916A priority Critical patent/JP2007214481A/ja
Priority to US11/673,278 priority patent/US20070187767A1/en
Publication of JP2007214481A publication Critical patent/JP2007214481A/ja
Priority to US12/723,251 priority patent/US7880228B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 キャリア移動度を向上しつつトランジスタ特性の劣化を抑制した半導体装置を提供する。
【解決手段】 シリコン基板１００上にゲート絶縁膜１０３を介してゲート電極１０４を有し、ゲート電極１０４の側面に第一の側壁絶縁膜１０５を有し、第一の側壁絶縁膜１０５の側面に第二の側壁絶縁膜１０６を有し、第二の側壁絶縁膜１０６の下方に第一のソース／ドレイン層１０８を有し、第二の側壁絶縁膜１０６の外側に第一のソース／ドレイン層１０８と接し、かつシリコンゲルマニウムを含有し、表層部にゲルマニウム層１１０を有する第二のソース／ドレイン層１１１を有し、第二のソース／ドレイン層１１１のゲルマニウム層１１０上にジャーマナイド層１１３を有する。
【選択図】図１

Description

本発明は、半導体装置、特にＭＩＳＦＥＴ(Metal Insulator Semiconductor Field Effect Transistor)に関する。
近年、半導体装置の微細化に伴って、ＭＩＳＦＥＴの高速化について注目が集められている。例えば、ＣＭＯＳＦＥＴ（Complementally MOS Field Effect Transistor）では、ｐチャネルＭＯＳＦＥＴ（ｐＭＯＳ）のチャネル領域のキャリア（ホール）移動度が、ｎチャネルＭＯＳＦＥＴ（ｎＭＯＳ）のチャネル領域のキャリア（電子）移動度より遅いため、ｐＭＯＳを高速化させることが望まれている。
これに対し、ｐＭＯＳにおいて、ソース／ドレイン層に、シリコンとシリコンよりも原子半径の大きいゲルマニウムとの化合物であるシリコンゲルマニウムを使用することにより、チャネル領域に圧縮応力を与え、キャリア移動度を向上させること、さらに、シリコンゲルマニウムのソース／ドレイン層上に、シリサイド膜を形成することによって、ソース／ドレイン層の低抵抗化を図ることが知られている（例えば、非特許文献１参照。）。
しかしながら、この従来技術では、ソース／ドレイン層にシリサイド膜を形成する場合、シリコンゲルマニウムとシリサイド膜とは親和性が悪いため、接合リーク電流の増大又はコンタクト不良を引き起こしてしまう恐れがある。つまり、シリコンゲルマニウム上に例えばニッケルシリサイド膜を形成した場合、それらの間にＮｉＳｉＧｅの３元化合物が形成されるが、この化合物は熱的に不安定であるために、Ｎｉの凝集や表面モホロジーの劣化が起こり、接合リーク電流が増大し、また化合物とニッケルシリサイド膜との界面等でコンタクト抵抗のばらつきが増大し、トランジスタ特性が劣化するという問題が生じる場合がある。
P. R. Chidambaram et. al.; "35% Drive Current Improvement from Recessed-SiGe Drain Extension on 37nm Gate Length PMOS", 2004 Symposium on VLSI Technology Digest of Technical Papers, pp. 48-49.
本発明は、上記問題点を解決するためになされたもので、キャリア移動度を向上しつつ、トランジスタ特性の劣化を抑制した半導体装置を提供することを目的とする。
上記目的を達成するために、本発明の一態様の半導体装置は、半導体基板と、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側に形成され、シリコンゲルマニウムを含有し、表層部にゲルマニウム層を有するソース／ドレイン層と、前記ソース／ドレイン層の前記ゲルマニウム層上に形成されたジャーマナイド層を備えたことを特徴とする。
また、本発明の別の一態様の半導体装置は、半導体基板と、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の側面に形成された第一の側壁絶縁膜と、前記第一の側壁絶縁膜の側面に形成された第二の側壁絶縁膜と、前記第二の側壁絶縁膜の下方に形成された第一のソース／ドレイン層と、前記第二の側壁絶縁膜の外側に前記第一のソース／ドレイン層と接して形成され、かつシリコンゲルマニウムを含有し、表層部にゲルマニウム層を有する第二のソース／ドレイン層と、前記第二のソース／ドレイン層の前記ゲルマニウム層上に形成されたジャーマナイド層を備えたことを特徴とする。
本発明によれば、キャリア移動度を向上しつつトランジスタ特性の劣化を抑制した半導体装置を提供することができる。
以下、本発明の実施形態に係る半導体層装置およびその製造方法について図面を参照して説明する。
まず、図１を参照して、本発明の実施例１に係る半導体装置の構成を説明する。図１は、ＣＭＯＳＦＥＴのｐＭＯＳとして機能する本実施例に係る半導体装置を示す断面図である。
図１に示すように、本実施例に係る半導体装置は、単結晶シリコン基板（半導体基板）１００に素子分離１０１が設けられ、この素子分離１０１で区画された素子形成領域１００ａに、ｎ型不純物イオンを有するｎ型ウェル領域１０２が形成されている。シリコン基板１００のｎ型ウェル領域１０２上にはゲート絶縁膜１０３を介してゲート電極１０４が形成されている。ゲート電極１０４の側面には第一の側壁絶縁膜１０５が形成され、第一の側壁絶縁膜１０５の側面には第二の側壁絶縁膜１０６が形成されている。
また、第二の側壁絶縁膜１０６の下方のｎ型ウェル領域１０２上には半導体層１０７が形成されており、さらにこの半導体層１０７にはｐ型不純物イオンが注入されたエクステンション層である第一のソース／ドレイン層１０８が形成されている。ここで、半導体層１０７は、チャネル領域に圧縮応力を与えてキャリアの移動度を高めるため、シリコンゲルマニウムを含む半導体層であることが好ましい。また、第一のソース／ドレイン層１０８は、実効的な接合深さを浅くして短チャネル効果を抑制するため、その表面がチャネルの移動するシリコン基板１００表面よりも上方に位置する、いわゆるエレベーテッド構造となるように形成されていることが好ましい。
第二の側壁絶縁膜１０６の両側（外側）のｎ型ウェル領域１０２上には、シリコンゲルマニウム層１０９が形成されており、シリコンゲルマニウム層１０９上にはゲルマニウム層１１０が形成されている。さらに、このシリコンゲルマニウム層１０９及びゲルマニウム層１１０には、ｐ型不純物イオンが注入された第二のソース／ドレイン層１１１が形成されている。このように、第二のソース／ドレイン層１１１にシリコンゲルマニウムを含有することにより、チャネル領域に圧縮応力を与えてキャリアの移動度を高めることができる。またここで、第一のソース／ドレイン層１０８と同様に、短チャネル効果の抑制を図るため、第二のソース／ドレイン層１１１は、その表面がシリコン基板１００の表面の高さよりも高い位置に形成されるエレベーテッド構造となるように形成されることが好ましい。
また、ゲート電極１０４、第二のソース／ドレイン層１１１の低抵抗化を図るため、ゲート電極１０４上部にはシリサイド層１１２、第二のソース／ドレイン層１１１のゲルマニウム層１１０上にはジャーマナイド層１１３が形成されている。このジャーマナイト層１１３は、第二のソース／ドレイン層１１１のゲルマニウム層１１０上に、例えば、ニッケル（Ｎｉ）、コバルト（Ｃｏ）あるいはチタン（Ｔｉ）、イリジウム（Ｉｒ）、白金（Ｐｔ）のような高融点金属膜を形成した後、熱処理を行って、第二のソース／ドレイン層１１１のゲルマニウム層１１０と高融点金属膜とを反応させることにより形成され、Ｓｉを含まない、ＮｉＧｅ、ＣｏＧｅ、ＴｉＧｅ、ＩｒＧｅ、ＰｔＧｅ等の２元化合物で構成される。
さらに、素子分離１０１、ゲート電極１０４、側壁絶縁膜１０５、１０６及びジャーマナイド層１１３上には、バリア絶縁膜１１４が形成され、バリア絶縁膜１１４上には層間絶縁層１１５が形成されている。また、層間絶縁層１１５上には配線層１１６が形成され、コンタクトプラグ１１７を介してジャーマナイド層１１３と電気的に接続されている。
次に、図２乃至図４を参照して、上述した本実施例に係る半導体装置の製造方法を説明する。図２乃至図４は、本実施例に係る半導体装置の製造方法を示す工程断面図である。
はじめに、図２（ａ）に示すように、シリコン基板等の半導体基板１００に素子分離１０１を形成する。素子分離１０１は、リソグラフィー法によりシリコン基板１００に浅い溝を形成して、その溝を絶縁膜、例えば、ＣＶＤ（Chemical vapor deposition）法で形成した酸化シリコン膜（ＳｉＯ２膜）で埋めた、いわゆるＳＴＩ（shallow trench isolation）を使用することができる。さらに、シリコン基板１００の素子形成領域１００ａに、ｎ型不純物イオン注入し、熱処理を施してｎ型ウェル領域１０２を形成する。そして、シリコン基板１００上及び素子分離１０１上に、ＣＶＤ法等を用いて、例えば、ＳｉＯ２膜若しくは酸窒化シリコン膜（ＳｉＯＮ膜）等を材料とするゲート絶縁膜１０３を形成する。ゲート絶縁膜１０３上に、ゲート電極１０４となる導電性材料膜、例えば、リン（Ｐ）又はホウ素（Ｂ）を高濃度に添加した多結晶シリコン膜を堆積する。さらに、多結晶シリコン膜上に、例えば、ＣＶＤ法で形成したＳｉＯ２膜等の酸化膜１１８を堆積する。
次に、図２（ｂ）に示すように、酸化膜１１８にゲート電極パターンをリソグラフィー及びエッチングによって加工した後、この酸化膜１１８をマスクとして多結晶シリコン膜をエッチングしてゲート電極１０４を形成し、さらにゲート電極１０４下部以外のゲート絶縁膜１０３をエッチング除去する。
次に、図２（ｃ）に示したように、ＣＶＤ法等により、例えば膜厚１０ｎｍの窒化シリコン膜（ＳｉＮ膜）を、素子分離１０１上、シリコン基板１００上及びゲート電極１０４上に形成する。そして、ゲート電極１０４上及びシリコン基板１００上等に形成された窒化シリコン膜を異方性エッチングすることにより、ゲート電極１０４の側面に第一の側壁絶縁膜１０５を形成する。さらに、ゲート電極１０４及び第一の側壁絶縁膜１０５をマスクにしてシリコン基板１００表面部をエッチング除去し、ソース／ドレイン・エクステンション層となる第一のソース／ドレイン層１０８用の浅い溝１１９を形成する。
次に、図３（ａ）に示したように、溝１１９上に半導体層１０７、例えばシリコンゲルマニウム層を選択エピタキシャル成長させる。このシリコンゲルマニウム層１０７の選択エピタキシャル成長は、キャリアガスである水素（Ｈ２）に塩化水素（ＨＣｌ）を、例えば、０．４％から０．５％程度添加し、ジクロルシラン（ＳｉＨ２Ｃｌ２）とモノゲルマン（ＧｅＨ４）の混合ガスを原料として、例えば、６５０℃から７５０℃の温度で行うことができる。ＳｉＨ２Ｃｌ２に対するＧｅＨ４のガス流量は、例えば、２％から５％とすることができる。このガス流量比を変えることによって、シリコンゲルマニウム層１０７中のゲルマニウム濃度を所望の値に制御することがでる。本実施例では、このシリコンゲルマニウム層１０７中のゲルマニウム濃度は、ゲルマニウムを含有することによりチャネル領域に圧縮応力を与えキャリア移動度を効果的に向上するために、また一方でゲルマニウムを過剰に含有することによる結晶欠陥発生の影響を抑制するため、例えば１０ａｔ％から３０ａｔ％の範囲とする。また、シリコンゲルマニウム層１０７の厚さは、ゲート長に依存して変えることができる。ゲート長が、例えば、７０ｎｍの場合、シリコンゲルマニウム層１０７の厚みを、例えば、３５ｎｍから４０ｎｍとすることができるが、この値より厚くして、チャネル領域に与える圧縮応力を大きくすることもできる。
本実施例に係る半導体装置では、このシリコンゲルマニウム層１０７の表面の高さは、チャネル領域のシリコン基板１００の表面よりも高くする。例えば、シリコンゲルマニウム層１０７形成のための溝１１９の深さを３０ｎｍとし、シリコンゲルマニウム層１０７の膜厚を４０ｎｍとする。このようにシリコンゲルマニウム層１０７をエレベーテッド構造とすることによって、シリコンゲルマニウム層１０７を厚く形成して圧縮応力を向上することができる。また一方で、後述する第一のソース／ドレイン層１０８の実効的な接合深さを浅くすることができ、平坦構造よりも、短チャネル効果を抑制することが可能となる。
その後、シリコンゲルマニウム層１０７に、例えば不純物イオンを注入することにより、第一のソース／ドレイン層１０８を形成する。シリコンゲルマニウム層１０７中に注入する不純物としては、例えば、ホウ素（Ｂ）を使用することができる。ここでイオン注入により第一のソース／ドレイン層１０８を形成する場合、注入エネルギーを調節することによって接合深さを制御できる。例えば、図３（ａ）に示したように、第一のソース／ドレイン層１０８の接合深さをシリコンゲルマニウム層１０７の厚さよりも浅くすることができる。さらに、シリコンゲルマニウム層１０７中のホウ素（Ｂ）の拡散は、シリコン基板中よりも抑制されるため、第一のソース／ドレイン層１０８の接合深さを浅くして短チャネル効果を抑止するためには好都合である。
次に、図３（ｂ）に示したように、ＣＶＤ法等によりゲート電極１０４上及びシリコンゲルマニウム層１０７上に、第二の側壁絶縁膜１０６となる、例えば膜厚２０〜３０ｎｍのＳｉＮ膜若しくはＳｉＯ２膜を堆積する。その後、異方性エッチングによりゲート電極１０４上及びシリコンゲルマニウム層１０７上のこの絶縁膜を除去して、ゲート電極１０４の側面にだけ絶縁膜を残し、第二の側壁絶縁膜１０６を形成する。
さらに、ゲート電極１０４及び第二の側壁絶縁膜１０６をマスクとして、露出したシリコンゲルマニウム層１０７をエッチングして、第二のソース／ドレイン層１１１を形成するための溝１２０を形成する。この溝１２０の深さは、例えばシリコンゲルマニウム層１０７を除去する深さとすることができる。なお、このエッチング時には、ゲート電極１０４の上面は酸化膜１１８により覆われているため、ゲート電極１０４がエッチングされることはない。このようにして、第二の側壁絶縁膜１０６の下にだけ、シリコンゲルマニウム層１０７が残され、第二の側壁絶縁膜１０６の下に第一のソース／ドレイン層１０８が形成された構造にする。 次に、図３（ｃ）に示したように、溝１２０にシリコンゲルマニウム層１０９及びゲルマニウム層１１０を順次選択エピタキシャル成長させる。シリコンゲルマニウム層１０９の選択エピタキシャル成長は、上述のシリコンゲルマニウム層１０７の選択エピタキシャル成長と同様に、キャリアガスであるＨ２ガスに微量のＨＣｌを添加し、モノシラン（ＳｉＨ４）を原料ガスとして行うことができる。またゲルマニウム層１１０は、シリコンゲルマニウム層１０９を成長させた後、シリコンゲルマニウム層１０９の選択エピタキシャル成長時のガス流量比、すなわちＳｉＨ２Ｃｌ２に対するＧｅＨ４のガス流量を大きく上昇させて、シリコンゲルマニウム層１０９上に選択エピタキシャル成長させる。このとき、例えば、シリコンゲルマニウム層１０９のゲルマニウム濃度が１０ａｔ％〜３０ａｔ％、ゲルマニウム層１１０のゲルマニウム濃度が約１００ａｔ％となるように成長させる。シリコンゲルマニウム層１０９及びゲルマニウム層１１０の全体の厚さは、この後の工程でここに形成する第二のソース／ドレイン層１１１をエレベーテッド構造とするために、溝１２０の深さ、すなわち、シリコンゲルマニウム層１０７の厚さより厚くする。このようにして、第二のソース／ドレイン層１１１をエレベーテッド構造とすれば、第二のソース／ドレイン層１１１の実効的な接合深さを浅くして、短チャネル効果を抑制することができる。
さらに、第二の側壁絶縁膜１０６の両側に第二のソース／ドレイン層１１１を形成するために、ゲート電極１０４及び第二の側壁絶縁膜１０６をマスクとして、例えば、ホウ素（Ｂ）イオンを、シリコンゲルマニウム層１０９及びゲルマニウム層１１０に注入する。第二のソース／ドレイン層１１１のイオン注入条件は、第一のソース／ドレイン層１０８のイオン注入より、高エネルギーで高濃度である。これにより、ソース／ドレイン・エクステンション層である第一のソース／ドレイン層１０８の接合深さよりも、第二のソース／ドレイン層１１１を深く形成することができる。ここでは、第二のソース／ドレイン層１１１は、第一のソース／ドレイン層１０８と接するように形成し、またシリコンゲルマニウム層１０９よりも深く形成してもよい。なお本実施例では、図３（ｂ）及び図３（ｃ）に示したように、第二の側壁絶縁膜１０６の外側の露出したシリコンゲルマニウム層１０７をエッチングして溝１２０を形成後、溝１２０にシリコンゲルマニウム層１０９を形成しているが、本実施例のように半導体層１０７にシリコンゲルマニウム層を用いる場合であれば、シリコンゲルマニウム層１０７をエッチングせずにそのまま残置させておいてもよい。この場合、残置させた第二の側壁絶縁膜１０６の外側のシリコンゲルマニウム層１０７上にゲルマニウム層１１０を形成することができ、さらにこの第二の側壁絶縁膜１０６の外側のシリコンゲルマニウム層１０７及びゲルマニウム層１１０に第二のソース／ドレイン層１１１を形成することができる。
次に、図４（ａ）に示したように、ゲート電極１０４上の酸化膜１１８を、例えば、ウェット・エッチングにより除去し、ゲート電極１０４の多結晶シリコン層表面を露出した後、ゲート電極１０４上にシリサイド層１１２、第二のソース／ドレイン層１１１上にジャーマナイド層１１３を形成する。すなわち、ゲート電極１０４上、第二のソース／ドレイン層１１１上に金属膜（図示せず）を、例えば、スパッタリングにより堆積した後、熱処理を行って、ゲート電極１０４表面の多結晶シリコン層と金属膜とを反応させゲート電極１０４上にシリサイド層１１２を形成し、第二のソース／ドレイン層１１１表層部のゲルマニウム層１１０と金属膜とを反応させて第二のソース／ドレイン層１１１上にジャーマナイド層１１３を形成する。このとき、第二のソース／ドレイン層１１１は、ジャーマナイド層１１３との界面においてゲルマニウム層１１０を有している。また、金属膜の金属材料としては、例えば、ニッケル（Ｎｉ）、コバルト（Ｃｏ）あるいはチタン（Ｔｉ）、イリジウム（Ｉｒ）、白金（Ｐｔ）のような高融点金属を使用することができる。その後、シリサイド層１１２及びジャーマナイド層１１３以外の未反応の金属膜を除去する。次に、図４（ｂ）に示したように、バリア絶縁膜１１４を全面に堆積した後、バリア絶縁膜１１４上に層間絶縁層１１５を堆積し、例えば、ＣＭＰ（Chemical Mechanical Polishing）により平坦化する。さらに、層間絶縁層１１５に第二のソース／ドレイン層１１１に達するコンタクトホールを形成した後、コンタクトホール内に導電性材料を埋め込みコンタクトプラグ１１７を形成し、層間絶縁層１１５上にコンタクトプラグ１１７に接続する配線層１１６を形成する。その後、多層配線等の半導体装置に必要な工程を行って、本実施例に係る半導体装置を製造することができる。
本実施例に係る半導体装置によれば、ソース／ドレイン層１０８、１１１に、シリコンとシリコンよりも原子半径の大きいゲルマニウムとの化合物であるシリコンゲルマニウムを含有することにより、チャネル領域に圧縮応力を与え、キャリア移動度を向上することができる。
また、従来技術では、シリコンゲルマニウムを使用したソース／ドレイン層の低抵抗化を図るためにソース／ドレイン層上にシリサイド層を形成するが、ソース／ドレイン層のシリコンゲルマニウムにシリサイド層が直接接触することで熱的に不安定な化合物が生成され、トランジスタ特性の劣化を引き起こす場合がある。また、シリコンゲルマニウムのソース／ドレイン層の表層を一定の厚さのシリコン層で構成し、そのシリコン層にのみシリサイド層を形成してシリコンゲルマニウムとシリサイド層の反応による化合物の生成を抑えたとしても、シリコン層とシリサイド層とのコンタクト抵抗が高くなるために、トランジスタ特性の劣化の改善が不十分となる恐れがある。
これに対し、本実施例に係る半導体装置は、ソース／ドレイン層１０８、１１１の低抵抗化を図るために、シリコンゲルマニウムを使用した第二のソース／ドレイン層１１１の表層を一定の厚さのゲルマニウム層１１０で構成し、さらにシリコンゲルマニウム層１０９に達しないようにゲルマニウム層１１０上にジャーマナイド層１１３を設けているため、第二のソース／ドレイン層１１１のシリコンゲルマニウム層１０９とジャーマナイド層１１３が直接接触することがなく熱的に不安定な化合物が生成されないため、トランジスタ特性の劣化を防止することができる。さらに、ゲルマニウム層１１０とジャーマナイド層１１３とのコンタクト抵抗は、シリコン層とシリサイド層とのコンタクト抵抗よりも低いため、トランジスタ特性の劣化を効果的に抑制することができる。
従って、本実施例に係る半導体装置によれば、チャネル領域に圧縮応力を与え、キャリア移動度を向上するとともに、ソース／ドレイン層上において熱的に不安定な化合物を生成せずに、ソース／ドレイン層の抵抗を低減することができ、トランジスタ特性の劣化を抑えることができる。
（実施例１の変形例１）
図５は、上記実施例１の変形例１に係る半導体装置の断面図である。
本変形例に係る半導体装置は、ソース／ドレイン・エクステンション層である第一のソース／ドレイン層１０８の厚みが、第二の側壁絶縁膜１０６の下方の半導体層１０７の厚みと同じである点で上記実施例１に係る半導体装置と異なる。従って以下、本変形例に係る半導体装置の説明においては、実施例１に係る半導体装置の構成及び製造方法と同様の部分については同一符号を付して詳細な説明を省略する。
すなわち、本変形例に係る半導体装置の第一のソース／ドレイン層１０８は、半導体層１０７としてのシリコンゲルマニウム層の選択エピタキシャル成長時に、例えば、ホウ素（Ｂ）を同時にドープすることによって形成される。従って、図５に示すように、第一のソース／ドレイン層１０８の厚みは、シリコンゲルマニウム層１０７の厚みと同じ厚みとなる。
本変形例の半導体装置によれば、実施例１と同様に、チャネル領域に圧縮応力を与え、キャリア移動度を向上するとともに、ソース／ドレイン層上において熱的に不安定な化合物を生成せずに、ソース／ドレイン層の抵抗を低減することができ、トランジスタ特性の劣化を抑えることができる。
また、本変形例に係る半導体装置の製造においては、実施例１に係る半導体装置の製造における半導体層１０７へのイオン注入工程を省略することができる。
なお、本変形例では、半導体層１０７の選択エピタキシャル成長時にホウ素（Ｂ）を同時にドープして第一のソース／ドレイン層１０８を形成しているが、第二のソース／ドレイン層１１１も同様に、シリコンゲルマニウム層１０９とゲルマニウム層１１０の選択エピタキシャル成長時にホウ素（Ｂ）を同時にドープすることによって形成してもよい。
（実施例１の変形例２）
図６は、上記実施例１の変形例２に係る半導体装置の断面図である。
本変形例に係る半導体装置では、第二のソース／ドレイン層１１１上に形成されたジャーマナイド層１１３が、ソース／ドレイン・エクステンション層である第一のソース／ドレイン層１０８に接している点で上記実施例１に係る半導体装置と異なる。従って以下、本変形例に係る半導体装置の説明においては、実施例１に係る半導体装置の構成及び製造方法と同様の部分については同一の符号を付して詳細な説明を省略する。
すなわち、図６に示すように、本変形例に係る半導体装置では、第二のソース／ドレイン層１１１上に金属膜を形成した後、熱処理を施してジャーマナイド層１１３を形成する際、ジャーマナイド層１１３が第二のソース／ドレイン層１１１に隣接して形成された第一のソース／ドレイン層１０８に接する位置まで形成されている。なお、本変形例に係る半導体装置においても、第二のソース／ドレイン層１１１は、ジャーマナイド層１１３との界面においてゲルマニウム層１１０を有している。
また本変形例では、ジャーマナイド層１１３と半導体層１０７の界面において、熱的に不安定なＮｉＳｉＧｅの３元化合物が形成されないようにするため、半導体層１０７のジャーマナイド層１１３との接触部には、ゲルマニウム層２１０を有している。
本変形例に係る半導体装置によれば、実施例１に係る半導体装置と同様に、チャネル領域に圧縮応力を与え、キャリア移動度を向上するとともに、ソース／ドレイン層上において熱的に不安定な化合物を生成せずに、ソース／ドレイン層の抵抗を低減することができ、トランジスタ特性の劣化を抑えることができる。
次に、図７を参照して、実施例２に係る半導体装置の構成について説明する。図７は、本実施例に係る半導体装置の断面図である。
本実施例に係る半導体装置は、実施例１に係る半導体装置と、ゲート電極１０４側面の第二の側壁絶縁膜１０６両側のシリコンゲルマニウム層１０９とゲルマニウム層１１０の間に遷移層１２１を有する点で異なる。従って以下、本実施例の説明においては、上述の実施例１に係る半導体装置の構成及び製造方法と同様の部分については同一符号を付して詳細な説明を省略する。
すなわち、図７に示すように、本実施例に係る半導体装置は、第二の側壁絶縁膜１０６の両側のシリコン基板１００上には、シリコンゲルマニウム層１０９が形成されており、さらにシリコンゲルマニウム層１０９上には遷移層１２１、遷移層１２１上にはゲルマニウム層１１０が形成されている。ここで、シリコンゲルマニウム層１０９及びゲルマニウム層１１０に含有されたゲルマニウム濃度は、それぞれ１０〜３０ａｔ％及び約１００ａｔ％である。また遷移層１２１は、シリコンゲルマニウム層からなり、シリコンゲルマニウム層１０９との界面においてゲルマニウム濃度が約３０ａｔ％で、上方に向かうにつれてゲルマニウム濃度が高くなり、ゲルマニウム層１１０との界面においてゲルマニウム濃度が約１００ａｔ％となっている。
また、このシリコンゲルマニウム層１０９、遷移層１２１及びゲルマニウム層１１０には、不純物イオンが注入された第二のソース／ドレイン層１１１が形成され、ゲルマニウム層１１０上には、第二のソース／ドレイン層１１１の抵抗を低減するため、ジャーマナイド層１１３が形成されている。
次に、本実施例に係る半導体装置のシリコンゲルマニウム層１０９及び遷移層１２１及びゲルマニウム層１１０の形成方法を説明する。
まず、実施例１に係る半導体装置の製造方法と同様に、シリコン基板１００上にゲート電極１０４、第一のソース／ドレイン層１０８等を形成した後、ゲート電極１０４側面に形成された第二の側壁絶縁膜１０６の両側のシリコン基板１００に溝１２０を形成する。
次に、溝１２０にシリコンゲルマニウム層１０９を選択エピタキシャル成長させる。このとき、シリコンゲルマニウム層１０９は、実施例１と同様に、キャリアガスである水素（Ｈ２）に塩化水素（ＨＣｌ）を添加し、ジクロルシラン（ＳｉＨ２Ｃｌ２）とモノゲルマン（ＧｅＨ４）の混合ガスを原料として、加熱することで成長させることができる。ＳｉＨ２Ｃｌ２に対するＧｅＨ４のガス流量は、例えば、２％から５％とすることができる。
さらに、シリコンゲルマニウム層１０９を選択エピタキシャル成長させた後、ＳｉＨ２Ｃｌ２に対するＧｅＨ４のガス流量比を徐々に上昇させて、ゲルマニウム濃度を徐々に上昇させながら、シリコンゲルマニウムによって構成される遷移層１２１を連続的に選択エピタキシャル成長させる。このとき、遷移層１２１のゲルマニウム濃度が３０ａｔ％〜約１００ａｔ％の濃度勾配となるように調節する。
さらに、ＳｉＨ２Ｃｌ２に対するＧｅＨ４のガス流量比を上昇させて、ゲルマニウム濃度が約１００ａｔ％となるゲルマニウム層１１０を、例えば３０ｎｍ程度の厚みになるよう連続的にエピタキシャル成長させる。
以上のようにして、本実施例に係る半導体装置のシリコンゲルマニウム層１０９、遷移層１２１及びゲルマニウム層１１０を順に形成することができる。
本実施例に係る半導体装置によれば、実施例１に係る半導体装置と同様に、ソース／ドレイン層１０８、１１１にシリコンゲルマニウムを含有させて、チャネル領域に圧縮応力を与え、キャリア移動度を向上するとともに、シリコンゲルマニウム層上にゲルマニウム層を形成し、このゲルマニウム層上に高融点金属膜を形成してジャーマナイド層を形成することにより、ソース／ドレイン層上において熱的に不安定な化合物が生成されないためトランジスタ特性の劣化を抑えることができ、さらにはソース／ドレイン層の抵抗を低減することができる。
また、実施例１に係る半導体装置の製造における、第二のソース／ドレイン層１１１が形成されるシリコンゲルマニウム層１０９及びゲルマニウム層１１０の成長工程では、ＳｉＨ２Ｃｌ２に対するＧｅＨ４のガス流量比を急激に変化させてシリコンゲルマニウム層１０９上にゲルマニウム層１１０を成長させる必要がある。これに対し、本実施例に係る半導体装置の製造における、第二のソース／ドレイン層１１１が形成されるシリコンゲルマニウム層１０９、遷移層１２１及びゲルマニウム層１１０の成長工程では、ＳｉＨ２Ｃｌ２に対するＧｅＨ４のガス流量比を徐々に上昇させつつ、連続的にシリコンゲルマニウム層１０９上に遷移層１２１、遷移層１２１上にゲルマニウム層１１０を成長させることで形成できるため、製造が簡易である。
また本発明は、上述の各実施例あるいは変形例に限定されるものではなく、発明の要旨を変更しない範囲で、種々、変更し、実施することは可能である。
例えば、上述の各実施例あるいは各変形例に係る半導体装置では、第一のソース／ドレイン層１０８の表面又は第二のソース／ドレイン層１１１の表面が、シリコン基板１００の表面よりも上方に位置しているが、シリコン基板１００の表面と同じ高さあるいは下方に位置してもよい。
また、上述の各実施例あるいは各変形例に係る半導体装置では、半導体層１０７にシリコンゲルマニウム層を使用しているが、例えば他の材料としてシリコン層を使用することも可能である。
また、上述の各実施例あるいは各変形例に係る半導体装置の第二のソース／ドレイン層１１１では、シリコンゲルマニウム層１０９又は遷移層１２１上に直接ゲルマニウム層１１０を形成しているが、シリコンゲルマニウム層１０９又は遷移層１２１上に、例えばシリコン層を介在させてゲルマニウム層１１０を形成してもよい。
本発明の実施例１に係る半導体装置を示す断面図。 本発明の実施例１に係る半導体装置の製造方法を示す工程断面図。 本発明の実施例１に係る半導体装置の製造方法を示す工程断面図。 本発明の実施例１に係る半導体装置の製造方法を示す工程断面図。 本発明の実施例１の変形例１に係る半導体装置を示す断面図。 本発明の実施例１の変形例２に係る半導体装置を示す断面図。 本発明の実施例２に係る半導体装置を示す断面図。
符号の説明
１００ 半導体基板
１０３ ゲート絶縁膜
１０４ ゲート電極
１０５ 第一の側壁絶縁膜
１０６ 第二の側壁絶縁膜
１０７ 半導体層（シリコンゲルマニウム層）
１０８ 第一のソース／ドレイン層
１０９ シリコンゲルマニウム層
１１０ ２１０ ゲルマニウム層
１１１ 第二のソース／ドレイン層
１１３ ジャーマナイド層
１２１ 遷移層

Claims (5)

  1. 半導体基板と、
    前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
    前記ゲート電極の両側に形成され、シリコンゲルマニウムを含有し、表層部にゲルマニウム層を有するソース／ドレイン層と、
    前記ソース／ドレイン層の前記ゲルマニウム層上に形成されたジャーマナイド層と、
    を備えたことを特徴とする半導体装置。
  2. 半導体基板と、
    前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
    前記ゲート電極の側面に形成された第一の側壁絶縁膜と、
    前記第一の側壁絶縁膜の側面に形成された第二の側壁絶縁膜と、
    前記第二の側壁絶縁膜の下方に形成された第一のソース／ドレイン層と、
    前記第二の側壁絶縁膜の外側に前記第一のソース／ドレイン層と接して形成され、かつシリコンゲルマニウムを含有し、表層部にゲルマニウム層を有する第二のソース／ドレイン層と、
    前記第二のソース／ドレイン層の前記ゲルマニウム層上に形成されたジャーマナイド層と、
    を備えたことを特徴とする半導体装置。
  3. 前記第一のソース／ドレイン層は、シリコンゲルマニウムを含有することを特徴とする請求項２記載の半導体装置。
  4. 前記シリコンゲルマニウムのゲルマニウム濃度は１０ａｔ％以上であることを特徴とする請求項１乃至３のいずれか一項記載の半導体装置。
  5. 前記第一のソース／ドレイン層の表面又は前記第二のソース／ドレイン層の表面は、前記半導体基板の表面よりも上方に位置することを特徴とする請求項２乃至４のいずれか一項記載の半導体装置。
JP2006034916A 2006-02-13 2006-02-13 半導体装置 Pending JP2007214481A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006034916A JP2007214481A (ja) 2006-02-13 2006-02-13 半導体装置
US11/673,278 US20070187767A1 (en) 2006-02-13 2007-02-09 Semiconductor device including misfet
US12/723,251 US7880228B2 (en) 2006-02-13 2010-03-12 Semiconductor device including MISFET

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006034916A JP2007214481A (ja) 2006-02-13 2006-02-13 半導体装置

Publications (1)

Publication Number Publication Date
JP2007214481A true JP2007214481A (ja) 2007-08-23

Family

ID=38367502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006034916A Pending JP2007214481A (ja) 2006-02-13 2006-02-13 半導体装置

Country Status (2)

Country Link
US (2) US20070187767A1 (ja)
JP (1) JP2007214481A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044706A (ja) * 2009-07-28 2011-03-03 Taiwan Semiconductor Manufacturing Co Ltd 高ゲルマニウム濃度のＳｉＧｅストレッサの形成方法
WO2011033623A1 (ja) * 2009-09-16 2011-03-24 株式会社 東芝 半導体装置及びその製造方法
JP2014501452A (ja) * 2010-12-21 2014-01-20 インテル・コーポレーション トレンチを介した選択的ゲルマニウムｐコンタクトメタライゼーション
WO2014185086A1 (ja) * 2013-05-14 2014-11-20 独立行政法人産業技術総合研究所 電界効果型半導体装置及びその製造方法
US8994104B2 (en) 1999-09-28 2015-03-31 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
US9484432B2 (en) 2010-12-21 2016-11-01 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
WO2018190828A1 (en) * 2017-04-12 2018-10-18 Intel Corporation Semiconducting oxide device source and drain contacts

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1833094B1 (en) * 2006-03-06 2011-02-02 STMicroelectronics (Crolles 2) SAS Formation of shallow SiGe conduction channel
US8435873B2 (en) 2006-06-08 2013-05-07 Texas Instruments Incorporated Unguarded Schottky barrier diodes with dielectric underetch at silicide interface
US7504301B2 (en) * 2006-09-28 2009-03-17 Advanced Micro Devices, Inc. Stressed field effect transistor and methods for its fabrication
JP2008171999A (ja) * 2007-01-11 2008-07-24 Toshiba Corp 半導体装置およびその製造方法
JP5259211B2 (ja) * 2008-02-14 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
KR101561059B1 (ko) * 2008-11-20 2015-10-16 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP2010219152A (ja) * 2009-03-13 2010-09-30 Toshiba Corp 半導体装置およびその製造方法
CN102237294B (zh) * 2010-04-21 2013-11-27 中国科学院微电子研究所 一种源漏区、接触孔及其形成方法
DE102010063782B4 (de) * 2010-12-21 2016-12-15 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung von Transistoren mit Metallgatestapeln mit großem ε und einem eingebetteten Verspannungsmaterial
US8421160B2 (en) * 2011-02-25 2013-04-16 International Business Machines Corporation Structure and method to enabling a borderless contact to source regions and drain regions of a complementary metal oxide semiconductor (CMOS) transistor
WO2013095377A1 (en) * 2011-12-20 2013-06-27 Intel Corporation Self-aligned contact metallization for reduced contact resistance
FR2989517B1 (fr) 2012-04-12 2015-01-16 Commissariat Energie Atomique Reprise de contact sur substrat semi-conducteur heterogene
CN103426766B (zh) * 2012-05-24 2016-04-20 中芯国际集成电路制造(上海)有限公司 Pmos晶体管及其形成方法
KR20140121617A (ko) * 2013-04-08 2014-10-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9685509B2 (en) * 2013-07-30 2017-06-20 Samsung Electronics Co., Ltd. Finfet devices including high mobility channel materials with materials of graded composition in recessed source/drain regions
US10147793B2 (en) * 2013-07-30 2018-12-04 Samsung Electronics Co., Ltd. FinFET devices including recessed source/drain regions having optimized depths
KR102167519B1 (ko) 2014-03-21 2020-10-19 인텔 코포레이션 Ge-풍부 p-mos 소스/드레인 컨택트들의 집적을 위한 기술들
US9716172B2 (en) 2014-04-21 2017-07-25 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device having multiple active area layers and its formation thereof
US10084063B2 (en) * 2014-06-23 2018-09-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
CN104821336B (zh) * 2015-04-20 2017-12-12 上海华力微电子有限公司 用于使用保形填充层改善器件表面均匀性的方法和系统
WO2017111810A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Low schottky barrier contact structure for ge nmos
US10217707B2 (en) * 2016-09-16 2019-02-26 International Business Machines Corporation Trench contact resistance reduction
US10522359B2 (en) 2016-11-29 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming
US10163643B2 (en) * 2016-12-14 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor device using titanium-containing layer and device formed
CN108987399A (zh) * 2017-06-05 2018-12-11 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US11011623B2 (en) * 2018-06-29 2021-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for increasing germanium concentration of FIN and resulting semiconductor device
US10937876B2 (en) 2018-10-26 2021-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain feature to contact interfaces

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169958A (ja) * 1993-12-16 1995-07-04 Nec Corp 半導体装置およびその製造方法
JP2005353831A (ja) * 2004-06-10 2005-12-22 Toshiba Corp 半導体装置
WO2006011851A1 (en) * 2004-07-27 2006-02-02 Agency For Science, Technology And Research Reliable contacts

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4692348A (en) * 1984-06-21 1987-09-08 International Business Machines Corporation Low temperature shallow doping technique
KR100246602B1 (ko) * 1997-07-31 2000-03-15 정선종 모스트랜지스터및그제조방법
US6218711B1 (en) * 1999-02-19 2001-04-17 Advanced Micro Devices, Inc. Raised source/drain process by selective sige epitaxy
JP2004214607A (ja) * 2002-12-19 2004-07-29 Renesas Technology Corp 半導体装置及びその製造方法
US6815770B1 (en) * 2003-08-14 2004-11-09 United Microelectronics Corp. MOS transistor having reduced source/drain extension sheet resistance
JP4630728B2 (ja) * 2005-05-26 2011-02-09 株式会社東芝 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169958A (ja) * 1993-12-16 1995-07-04 Nec Corp 半導体装置およびその製造方法
JP2005353831A (ja) * 2004-06-10 2005-12-22 Toshiba Corp 半導体装置
WO2006011851A1 (en) * 2004-07-27 2006-02-02 Agency For Science, Technology And Research Reliable contacts

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994104B2 (en) 1999-09-28 2015-03-31 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
US8623728B2 (en) 2009-07-28 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high germanium concentration SiGe stressor
JP2017147458A (ja) * 2009-07-28 2017-08-24 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 集積回路のトランジスタ構造
US9660082B2 (en) 2009-07-28 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit transistor structure with high germanium concentration SiGe stressor
JP2011044706A (ja) * 2009-07-28 2011-03-03 Taiwan Semiconductor Manufacturing Co Ltd 高ゲルマニウム濃度のＳｉＧｅストレッサの形成方法
WO2011033623A1 (ja) * 2009-09-16 2011-03-24 株式会社 東芝 半導体装置及びその製造方法
KR101298378B1 (ko) 2009-09-16 2013-08-20 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법
US8574993B2 (en) 2009-09-16 2013-11-05 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US9627384B2 (en) 2010-12-21 2017-04-18 Intel Corporation Transistors with high concentration of boron doped germanium
JP2018113484A (ja) * 2010-12-21 2018-07-19 インテル・コーポレーション ホウ素ドープゲルマニウムの濃度が高いトランジスタ
US8901537B2 (en) 2010-12-21 2014-12-02 Intel Corporation Transistors with high concentration of boron doped germanium
JP2014508396A (ja) * 2010-12-21 2014-04-03 インテル コーポレイション トランジスタ装置、集積回路及び製造方法
US9117791B2 (en) 2010-12-21 2015-08-25 Intel Corporation Selective germanium P-contact metalization through trench
US9349810B2 (en) 2010-12-21 2016-05-24 Intel Corporation Selective germanium P-contact metalization through trench
US9437691B2 (en) 2010-12-21 2016-09-06 Intel Corporation Column IV transistors for PMOS integration
US9484432B2 (en) 2010-12-21 2016-11-01 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
JP2014507792A (ja) * 2010-12-21 2014-03-27 インテル コーポレイション ゲルマニウム・オーバーレイヤ・プリコンタクト・メタライゼーションを利用したコンタクト抵抗低減
JP2014504453A (ja) * 2010-12-21 2014-02-20 インテル・コーポレーション ホウ素ドープゲルマニウムの濃度が高いトランジスタ
US9722023B2 (en) 2010-12-21 2017-08-01 Intel Corporation Selective germanium P-contact metalization through trench
JP2017135399A (ja) * 2010-12-21 2017-08-03 インテル・コーポレーション ホウ素ドープゲルマニウムの濃度が高いトランジスタ
JP2014501452A (ja) * 2010-12-21 2014-01-20 インテル・コーポレーション トレンチを介した選択的ゲルマニウムｐコンタクトメタライゼーション
US11508813B2 (en) 2010-12-21 2022-11-22 Daedalus Prime Llc Column IV transistors for PMOS integration
US10090383B2 (en) 2010-12-21 2018-10-02 Intel Corporation Column IV transistors for PMOS integration
US11387320B2 (en) 2010-12-21 2022-07-12 Intel Corporation Transistors with high concentration of germanium
US10297670B2 (en) 2010-12-21 2019-05-21 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
US10304927B2 (en) 2010-12-21 2019-05-28 Intel Corporation Selective germanium p-contact metalization through trench
US10553680B2 (en) 2010-12-21 2020-02-04 Intel Corporation Selective germanium P-contact metalization through trench
US10700178B2 (en) 2010-12-21 2020-06-30 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
US10811496B2 (en) 2010-12-21 2020-10-20 Intel Corporation Transistor devices having source/drain structure configured with high germanium content portion
US10879353B2 (en) 2010-12-21 2020-12-29 Intel Corporation Selective germanium P-contact metalization through trench
US11251281B2 (en) 2010-12-21 2022-02-15 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
US11476344B2 (en) 2011-09-30 2022-10-18 Daedalus Prime Llc Contact resistance reduction employing germanium overlayer pre-contact metalization
WO2014185086A1 (ja) * 2013-05-14 2014-11-20 独立行政法人産業技術総合研究所 電界効果型半導体装置及びその製造方法
WO2018190828A1 (en) * 2017-04-12 2018-10-18 Intel Corporation Semiconducting oxide device source and drain contacts

Also Published As

Publication number Publication date
US7880228B2 (en) 2011-02-01
US20100244154A1 (en) 2010-09-30
US20070187767A1 (en) 2007-08-16

Similar Documents

Publication Publication Date Title
JP2007214481A (ja) 半導体装置
CN100461456C (zh) 半导体器件及其制造方法
US9070704B2 (en) Method for manufacturing semiconductor device with recess, epitaxial growth and diffusion
JP4890448B2 (ja) 相異なるチャネル領域に相異なるよう調整された内在応力を有するエッチストップ層を形成することによって、相異なる機械的応力を生成するための技術
TWI453900B (zh) 於薄ｓｏｉ電晶體中之嵌入應變層以及其形成方法
JP5672334B2 (ja) 半導体装置の製造方法
CN101170112B (zh) 半导体器件及其制造方法
US7723174B2 (en) CMOS device comprising MOS transistors with recessed drain and source areas and a SI/GE material in the drain and source areas of the PMOS transistor
US8124467B2 (en) Reducing silicide resistance in silicon/germanium-containing drain/source regions of transistors
JP5944285B2 (ja) 半導体装置およびその製造方法
JP5659416B2 (ja) 半導体素子の製造方法
US8026134B2 (en) Recessed drain and source areas in combination with advanced silicide formation in transistors
CN104681613A (zh) 半导体器件的fin结构
JP4982958B2 (ja) 半導体装置とその製造方法
JP2010003812A (ja) 半導体装置およびその製造方法
JP2007214208A (ja) 半導体装置及びその製造方法
JP2006128427A (ja) 半導体装置の製造方法及び半導体装置
US20070066023A1 (en) Method to form a device on a soi substrate
JP2004253778A (ja) 半導体装置及びその製造方法
US8198633B2 (en) Stress transfer enhancement in transistors by a late gate re-crystallization
JP2007142036A (ja) 半導体装置およびその製造方法
KR100958607B1 (ko) 반도체 장치 및 그 제조 방법
JP2005101238A (ja) 半導体装置の製造方法
JP2004253792A (ja) Ｍｏｓトランジスタのゲート電極及びその製造方法
JP2006134985A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111104