JP4957720B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4957720B2 JP4957720B2 JP2008504929A JP2008504929A JP4957720B2 JP 4957720 B2 JP4957720 B2 JP 4957720B2 JP 2008504929 A JP2008504929 A JP 2008504929A JP 2008504929 A JP2008504929 A JP 2008504929A JP 4957720 B2 JP4957720 B2 JP 4957720B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium
- aluminum oxide
- oxide film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/694—Electrodes comprising noble metals or noble metal oxides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Semiconductor Memories (AREA)
Description
本発明は、強誘電体キャパシタを有する半導体装置の製造方法に関する。 The present invention relates to a method of manufacturing a semiconductor equipment having a ferroelectric capacitor.
電源を切っても情報を記憶することのできる不揮発性メモリとして、フラッシュメモリや強誘電体メモリ(FRAM;Ferroelectric Random Access Memory、米国Ramtron International Corporation社登録商標)が知られている。 Flash memories and ferroelectric memories (FRAM: Ferroelectric Random Access Memory, registered trademark of Ramtron International Corporation, USA) are known as nonvolatile memories that can store information even when the power is turned off.
フラッシュメモリは、絶縁ゲート型電界効果トランジスタ(IGFET)のゲート絶縁膜中に埋め込んだフローティングゲートを有し、フローティングゲートに記憶情報を表わす電荷を蓄積することによって情報を記憶する。情報の書き込み、消去には絶縁膜を通過するトンネル電流を流す必要があり、比較的高い電圧を必要とする。 A flash memory has a floating gate embedded in a gate insulating film of an insulated gate field effect transistor (IGFET), and stores information by accumulating charges representing stored information in the floating gate. For writing and erasing information, a tunnel current passing through the insulating film needs to flow, and a relatively high voltage is required.
一方、FRAMは、強誘電体のヒステリシス特性を利用して情報を記憶する。強誘電体膜を一対の電極間のキャパシタ誘電体として有する強誘電体キャパシタは、電極間の印加電圧に応じて分極を生じ、印加電圧を取り去っても自発分極を有する。印加電圧の極性を反転すれば、自発分極の極性も反転する。この自発分極を検出すれば情報を読み出すことができる。FRAMは、フラッシュメモリに比べ低電圧で動作し、省電力で高速の書き込みができる。 On the other hand, the FRAM stores information using the hysteresis characteristic of a ferroelectric substance. A ferroelectric capacitor having a ferroelectric film as a capacitor dielectric between a pair of electrodes generates polarization according to the applied voltage between the electrodes, and has spontaneous polarization even when the applied voltage is removed. If the polarity of the applied voltage is reversed, the polarity of the spontaneous polarization is also reversed. Information can be read by detecting this spontaneous polarization. The FRAM operates at a lower voltage than the flash memory, and can perform high-speed writing with power saving.
図13はFRAMの2T/2C型メモリセルの回路図である。図13には1ビット情報の記憶に2つのトランジスタTa,Tbと2つのキャパシタCa,Cbを用いる2T/2C型メモリセルが示してある。このような2T/2C型メモリセルでは、1つのキャパシタCaに“1”または“0”の情報が記憶され、もう一方のキャパシタCbに反対の情報が記憶されるという相補的な動作が行われる。また、2T/2C型メモリセルでは、プロセスの変動に対して強い構成になるが、以下に述べる1T/1C型メモリセルに比べてセル面積が約2倍になる。 FIG. 13 is a circuit diagram of a 2T / 2C type memory cell of FRAM. FIG. 13 shows a 2T / 2C type memory cell using two transistors Ta and Tb and two capacitors Ca and Cb for storing 1-bit information. In such a 2T / 2C type memory cell, a complementary operation is performed in which “1” or “0” information is stored in one capacitor Ca and the opposite information is stored in the other capacitor Cb. . In addition, the 2T / 2C type memory cell has a structure that is strong against process variations, but the cell area is about twice that of the 1T / 1C type memory cell described below.
図14はFRAMの1T/1C型メモリセルの回路図である。図14には、1ビット情報の記憶に、1つのトランジスタT1と1つのキャパシタC1を用いるか、またはもう1つのトランジスタT2ともう1つのキャパシタC2を用いることのできる1T/1C型メモリセルが示されており、その構成はDRAMと同じである。このような1T/1C型メモリセルは、セル面積が小さく高集積化が可能である。しかし、メモリセルから読み出された電荷が“1”の情報か“0”の情報かを判定するために、基準電圧が必要となる。この基準電圧を発生させるリファレンスセルは、読み出される毎に分極を反転させることになるので、疲労により、メモリセルよりも早く劣化してしまう。また、1T/1C型メモリセルは、判定のマージンが2T/2C型メモリセルに比べて狭くなり、プロセスの変動に対して弱い。 FIG. 14 is a circuit diagram of a 1T / 1C type memory cell of FRAM. FIG. 14 shows a 1T / 1C type memory cell that can use one transistor T1 and one capacitor C1 or one transistor T2 and another capacitor C2 for storing 1-bit information. The configuration is the same as DRAM. Such a 1T / 1C type memory cell has a small cell area and can be highly integrated. However, a reference voltage is required to determine whether the charge read from the memory cell is “1” information or “0” information. Since the reference cell that generates the reference voltage reverses the polarization every time it is read, it deteriorates faster than the memory cell due to fatigue. Further, the 1T / 1C type memory cell has a narrower determination margin than the 2T / 2C type memory cell, and is vulnerable to process variations.
図13、図14のキャパシタには、強誘電体膜であるPZT(Pb(Zr,Ti)O3)、LaドープPZT(PLZT)等のPZT系材料や、SBT(SrBi2Ta2O9)、SBTN(SrBi2(Ta、Nb)2O9)等のBi層状構造化合物等が用いられている。これらの強誘電体膜は水素により還元され易く、FRAMとしての品質を確保するためには、強誘電体膜の形成後、500℃〜700℃で酸化性雰囲気中にて回復アニールを行う必要がある。強誘電体キャパシタ形成後のプロセスには、層間絶縁膜の成長等、水素が発生する工程があるためである。13 and 14 include PZT materials such as PZT (Pb (Zr, Ti) O 3 ) and La-doped PZT (PLZT), which are ferroelectric films, and SBT (SrBi 2 Ta 2 O 9 ). Bi layered structure compounds such as SBTN (SrBi 2 (Ta, Nb) 2 O 9 ) are used. These ferroelectric films are easily reduced by hydrogen, and in order to ensure the quality as an FRAM, it is necessary to carry out recovery annealing in an oxidizing atmosphere at 500 ° C. to 700 ° C. after the formation of the ferroelectric film. is there. This is because the process after the formation of the ferroelectric capacitor includes a step of generating hydrogen, such as growth of an interlayer insulating film.
次世代のFRAM、例えば0.18μm世代のFRAMでは、高集積化が可能な1T/1C型の回路を用い、さらに集積度を向上させるため、スタックキャパシタ構造(強誘電体キャパシタとトランジスタ部をプラグ電極で直接接続する構造)を採用する傾向にある。 In the next generation FRAM, for example, 0.18 μm generation FRAM, a 1T / 1C type circuit capable of high integration is used, and a stack capacitor structure (a ferroelectric capacitor and a transistor portion are plugged in order to further increase the degree of integration. There is a tendency to employ a structure in which electrodes are directly connected.
スタックキャパシタ構造におけるプラグ電極には、一般的にタングステン(W)が用いられる。タングステンはドープドシリコンに比べ低抵抗で耐熱性もあるためである。しかし、タングステンは酸化されると非常に高抵抗の酸化物となるので、一部が酸化しただけでも抵抗が高くなりコンタクトの確保が難しくなる。 Generally, tungsten (W) is used for the plug electrode in the stack capacitor structure. This is because tungsten has lower resistance and heat resistance than doped silicon. However, when tungsten is oxidized, it becomes a very high-resistance oxide. Therefore, even if a part of the tungsten is oxidized, the resistance becomes high and it is difficult to secure a contact.
一方、強誘電体キャパシタの下部電極は、先述した酸化性雰囲気中での回復アニールによる酸化劣化を回避するため、白金(Pt)やイリジウム(Ir)等の貴金属が用いられる。また、酸化しても導電性を維持することのできる導電性貴金属酸化物、例えば、IrO2、SrRuO3、La0.5Sr0.5CoO3等も用いられる。On the other hand, a noble metal such as platinum (Pt) or iridium (Ir) is used for the lower electrode of the ferroelectric capacitor in order to avoid oxidative deterioration due to the recovery annealing in the oxidizing atmosphere described above. In addition, a conductive noble metal oxide that can maintain conductivity even when oxidized, such as IrO 2 , SrRuO 3 , La 0.5 Sr 0.5 CoO 3, or the like is also used.
しかし、これらの下部電極は、600℃前後の温度で酸素(O)の拡散を抑制することができない。従って、そのような高温により回復アニールを行うと、下部電極を通じてスタックキャパシタ構造におけるタングステンプラグ電極が酸化される。 However, these lower electrodes cannot suppress the diffusion of oxygen (O) at a temperature around 600 ° C. Therefore, when recovery annealing is performed at such a high temperature, the tungsten plug electrode in the stack capacitor structure is oxidized through the lower electrode.
このような酸化を防止するために、下部電極とプラグ電極間に酸素バリア層を設けることが提案されている(例えば、特許文献1参照)。この提案では、プラグ電極の一部であるチタンナイトライド(TiN)膜と下部電極の間に、酸素バリア層となるチタンアルミナイトライド(TiAlN)膜を挿入することが報告されている。このような酸素バリア層を設ければ、プラグ電極の酸化を防止できる。なぜなら、チタンアルミナイトライドの酸化速度は、チタンナイトライドよりも2桁以上遅いためである。また、アルミナイトライド(AlN)それ自体は絶縁性を示すが、チタン(Ti)のような陽イオン性の不純物を添加するか、あるは窒素(N)を不足させたアルミナイトライド膜を形成すれば導電性を示すようになるので、この酸素バリア層を設けたことによるコンタクト不良は問題とならない。 In order to prevent such oxidation, it has been proposed to provide an oxygen barrier layer between the lower electrode and the plug electrode (see, for example, Patent Document 1). In this proposal, it has been reported that a titanium aluminum nitride (TiAlN) film that becomes an oxygen barrier layer is inserted between a titanium nitride (TiN) film that is a part of the plug electrode and the lower electrode. If such an oxygen barrier layer is provided, oxidation of the plug electrode can be prevented. This is because the oxidation rate of titanium aluminum nitride is two orders of magnitude slower than that of titanium nitride. In addition, aluminum nitride (AlN) itself exhibits insulating properties, but a cationic impurity such as titanium (Ti) is added or an aluminum nitride film in which nitrogen (N) is insufficient is formed. Then, since conductivity is exhibited, contact failure due to the provision of the oxygen barrier layer does not cause a problem.
ところで、強誘電体膜の形成方法としては現在、スパッタリング法の他、ゾルゲル法、MOCVD(Metal Organic Chemical Vapor Deposition)法が知られている。スパッタリング法により強誘電体膜、例えば、PZT膜を形成する場合には、その下地となる下部電極の材料として白金が用いられる。これは、PZT膜の結晶の自発分極を大きくするためには、その下地となる下部電極が(111)面に強く配向している必要があるが、白金は、(111)面に強く配向し、PZT膜の下地として適しているからである。 By the way, as a formation method of the ferroelectric film, a sputtering method, a sol-gel method, and a MOCVD (Metal Organic Chemical Vapor Deposition) method are currently known. When a ferroelectric film, for example, a PZT film is formed by sputtering, platinum is used as a material for the lower electrode serving as the base. This is because, in order to increase the spontaneous polarization of the crystal of the PZT film, it is necessary that the underlying lower electrode is strongly oriented to the (111) plane, but platinum is strongly oriented to the (111) plane. This is because it is suitable as a base for the PZT film.
しかし、スパッタリング法により形成したPZT膜は、高温で成膜すると結晶性が悪いので、低温でアモルファスな膜を形成後、酸素雰囲気中で急速熱処理(RTA;Rapid Thermal Annealing)を行って結晶化する必要がある。RTA処理による結晶化は、700℃以上の高温が必要なため、スタックキャパシタ構造においては、チタンアルミナイトライドのような酸素バリア層を用いてもタングステンプラグ電極を酸化させてしまう恐れがある。 However, since the PZT film formed by sputtering has poor crystallinity when formed at a high temperature, it is crystallized by forming an amorphous film at a low temperature and then performing rapid thermal annealing (RTA; Rapid Thermal Annealing) in an oxygen atmosphere. There is a need. Since crystallization by RTA treatment requires a high temperature of 700 ° C. or higher, there is a possibility that the tungsten plug electrode may be oxidized even if an oxygen barrier layer such as titanium aluminum nitride is used in the stacked capacitor structure.
これに対して、PZT膜をMOCVD法により形成すれば、PZT膜は成長過程において下部電極上で良好な結晶性を保ったまま成長されるので、結晶化アニールが不要となってプロセスの低温化が期待できる。 On the other hand, if the PZT film is formed by the MOCVD method, the PZT film is grown while maintaining good crystallinity on the lower electrode during the growth process. Can be expected.
しかし、PZT膜をMOCVD法により形成する場合には、下部電極の構成材料として白金は不向きである。なぜなら、PZT膜中の鉛(Pb)が白金と反応して、PtPbxを形成するので、下部電極とPZT膜の界面に荒れが生じ、膜質が劣化するからである。従って、MOCVD法によりPZT膜を形成する場合には、下部電極として白金以外の材料を選択しなければならない。 However, when the PZT film is formed by the MOCVD method, platinum is not suitable as a constituent material of the lower electrode. This is because lead (Pb) in the PZT film reacts with platinum to form PtPbx, which causes roughness at the interface between the lower electrode and the PZT film and degrades the film quality. Therefore, when the PZT film is formed by the MOCVD method, a material other than platinum must be selected as the lower electrode.
そこで、MOCVD法により強誘電体膜を形成する場合には、下部電極として白金以外の貴金属や導電性貴金属酸化物の採用が必要である。それらの材料のうち、酸化イリジウム(IrOx)などの酸化物導電材を下部電極として用いると、MOCVD法によりPZT膜を形成する際に酸化物導電材が還元されるので、採用するのは難しい。そのため、下部電極の材料としてイリジウムのような貴金属が採用される。 Therefore, when a ferroelectric film is formed by the MOCVD method, it is necessary to employ a noble metal other than platinum or a conductive noble metal oxide as the lower electrode. Among these materials, when an oxide conductive material such as iridium oxide (IrOx) is used as the lower electrode, the oxide conductive material is reduced when the PZT film is formed by the MOCVD method, which is difficult to employ. Therefore, a noble metal such as iridium is adopted as the material for the lower electrode.
また、このようにイリジウム等を下部電極の材料に用いる場合にも、酸素バリア層としてのチタンアルミナイトライド膜を用いれば、700℃で回復アニールを行っても、タングステンプラグ電極のコンタクト性が維持される。従って、チタンアルミナイトライド膜の挿入は、タングステンプラグ電極の耐酸化性の上で有利である。 Even when iridium or the like is used for the material of the lower electrode as described above, the contact property of the tungsten plug electrode is maintained even if recovery annealing is performed at 700 ° C. by using a titanium aluminum nitride film as an oxygen barrier layer. Is done. Therefore, the insertion of the titanium aluminum nitride film is advantageous in terms of oxidation resistance of the tungsten plug electrode.
しかし、チタンアルミナイトライド膜上に形成したイリジウム膜の結晶性は、良好ではない。その理由は、酸素バリア層として挿入させたチタンアルミナイトライド膜の結晶性が良好ではないので、チタンアルミナイトライド膜上に形成したイリジウム膜の結晶性も、それに引きずられて悪くなるためである。従って、このイリジウム膜を下部電極とすると、その上に形成した強誘電体膜の結晶性も、これに引きずられて悪くなる。 However, the crystallinity of the iridium film formed on the titanium aluminum nitride film is not good. This is because the crystallinity of the titanium aluminum nitride film inserted as an oxygen barrier layer is not good, and the crystallinity of the iridium film formed on the titanium aluminum nitride film is also deteriorated due to this. . Therefore, when this iridium film is used as the lower electrode, the crystallinity of the ferroelectric film formed thereon is also dragged and deteriorates.
このような問題に対し、チタンアルミナイトライド膜の結晶性を改善するため、タングステンプラグ電極を含んだ層間絶縁膜、例えば酸化シリコン膜の表面をアンモニア(NH3)ガスによるプラズマ処理で改質し、チタンアルミナイトライド膜の下地となるチタンナイトライド膜の結晶性を向上させる方法が提案されている(例えば、特許文献2参照)。この提案では、チタン膜を酸化シリコン膜上に形成した後、そのチタン膜を窒化し、チタンナイトライド膜を形成する。In order to improve the crystallinity of the titanium aluminum nitride film, the surface of the interlayer insulating film including the tungsten plug electrode, for example, the silicon oxide film is modified by plasma treatment with ammonia (NH 3 ) gas. There has been proposed a method for improving the crystallinity of a titanium nitride film as a base of a titanium aluminum nitride film (see, for example, Patent Document 2). In this proposal, after a titanium film is formed on a silicon oxide film, the titanium film is nitrided to form a titanium nitride film.
プラズマ処理をしない酸化シリコン膜表面には、酸素原子が露出している。このような酸化シリコン膜上にチタン膜を形成したときは、酸素とチタンは結合し易いことから、酸化シリコン膜表面でチタンのマイグレーションが起きにくい。そのため、結晶性の良好なチタン膜が得られず、チタン膜を窒化させたチタンナイトライド膜の結晶性も悪くなる。従って、その上に形成するチタンアルミナイトライド膜の結晶性も悪くなる。 Oxygen atoms are exposed on the surface of the silicon oxide film not subjected to plasma treatment. When a titanium film is formed on such a silicon oxide film, oxygen and titanium are easily bonded to each other, so that titanium migration hardly occurs on the surface of the silicon oxide film. Therefore, a titanium film with good crystallinity cannot be obtained, and the crystallinity of the titanium nitride film obtained by nitriding the titanium film also deteriorates. Accordingly, the crystallinity of the titanium aluminum nitride film formed thereon is also deteriorated.
これに対し、アンモニアガスによるプラズマ処理を酸化シリコン膜表面に施すと、酸化シリコン膜表面の酸素がN-H基で終端される。このような酸化シリコン膜上にチタン膜を形成したときは、チタンと酸素の結合が抑制され、チタンのマイグレーションが促進する。チタンは自己配向性を有するので、マイグレーションが促進することによって、結晶性の良好なチタン膜が形成される。チタン膜の結晶性が良好だと、チタン膜を窒化したチタンナイトライド膜も良好になり、その上に形成するチタンアルミナイトライド膜の結晶性も良好な結晶性で得られるようになる。 On the other hand, when plasma treatment with ammonia gas is performed on the surface of the silicon oxide film, oxygen on the surface of the silicon oxide film is terminated with N—H groups. When a titanium film is formed on such a silicon oxide film, the bond between titanium and oxygen is suppressed, and migration of titanium is promoted. Since titanium has a self-orientation property, a titanium film with good crystallinity is formed by promoting migration. If the crystallinity of the titanium film is good, the titanium nitride film obtained by nitriding the titanium film also becomes good, and the crystallinity of the titanium aluminum nitride film formed thereon can be obtained with good crystallinity.
このように、アンモニアガスによるプラズマ処理を層間絶縁膜に施すと、その上に積層する被膜の結晶性が連鎖的に改善され、最終的には強誘電体膜の結晶性改善をすることができる。
しかし、次世代のFRAM、例えば0.18μm世代のFRAMでは、集積度を増加させるため、プラグ電極上に強誘電体キャパシタを直接接続するスタックキャパシタ構造を採用する。このため、プラグ電極に対するキャパシタ面積は縮小されている。 However, in the next generation FRAM, for example, the 0.18 μm generation FRAM, in order to increase the degree of integration, a stack capacitor structure in which a ferroelectric capacitor is directly connected on the plug electrode is adopted. For this reason, the capacitor area with respect to the plug electrode is reduced.
プラグ電極に対するキャパシタ面積が縮小されると、強誘電体膜を下部電極上に成膜する際、強誘電体膜の結晶性は、プラグ電極直上部分の下部電極の結晶性に影響を受け易くなる。従って、充分なキャパシタ特性を備えたFRAMを得るには、強誘電体キャパシタ部を成膜する前に、プラグ電極直上部分の下部電極の結晶性を改善する必要がある。 When the capacitor area with respect to the plug electrode is reduced, the crystallinity of the ferroelectric film is easily affected by the crystallinity of the lower electrode immediately above the plug electrode when the ferroelectric film is formed on the lower electrode. . Therefore, in order to obtain an FRAM having sufficient capacitor characteristics, it is necessary to improve the crystallinity of the lower electrode immediately above the plug electrode before forming the ferroelectric capacitor portion.
然るに、上述したアンモニアガスによるプラズマ処理は、表面に酸素原子が存在する酸化シリコン膜上の下部電極の結晶性を向上させる効果はあるものの、例えば、タングステンプラグ電極上の下部電極の結晶性を充分に改善することは難しい。なぜなら、タングステン中には酸素がないため、アンモニアガスによるプラズマ処理を行っても、タングステン表面は、窒素及び水素で終端されにくいからである。その結果、タングステンプラグ電極表面にアンモニアガスによるプラズマ処理を施しても、タングステンプラグ電極上ではチタン原子のマイグレーションが起こりにくく、タングステンプラグ電極上には良好な結晶性の良いチタン膜を形成することは難しい。 However, although the above-described plasma treatment with ammonia gas has the effect of improving the crystallinity of the lower electrode on the silicon oxide film having oxygen atoms on the surface, for example, the crystallinity of the lower electrode on the tungsten plug electrode is sufficient. It is difficult to improve. This is because there is no oxygen in tungsten, so even if a plasma treatment with ammonia gas is performed, the tungsten surface is difficult to be terminated with nitrogen and hydrogen. As a result, even if the surface of the tungsten plug electrode is subjected to plasma treatment with ammonia gas, migration of titanium atoms hardly occurs on the tungsten plug electrode, and it is possible to form a titanium film with good crystallinity on the tungsten plug electrode. difficult.
タングステンプラグ電極上のチタンの結晶性が悪くなると、チタンを窒化して得られるチタンナイトライド膜の結晶性も劣り、チタンアルミナイトライド膜の結晶性も劣ることになる。従って、チタンアルミナイトライド膜上に形成するイリジウム膜の結晶性も引きずられて悪くなる。イリジウム膜の結晶性が悪くなると、イリジウム膜上の強誘電体膜の結晶性も、これに引きずられて悪くなり、最終的にはFRAMとしてのデバイス性能を充分引き出すことができないという問題が生じる。 When the crystallinity of titanium on the tungsten plug electrode is deteriorated, the crystallinity of the titanium nitride film obtained by nitriding titanium is also inferior, and the crystallinity of the titanium aluminum nitride film is also inferior. Therefore, the crystallinity of the iridium film formed on the titanium aluminum nitride film is also dragged and deteriorated. When the crystallinity of the iridium film is deteriorated, the crystallinity of the ferroelectric film on the iridium film is also deteriorated due to this, and finally, there is a problem that the device performance as the FRAM cannot be sufficiently obtained.
本発明は、このような点に鑑みてなされたものであり、プラグ電極と強誘電体キャパシタ間が良好に接続され、かつ結晶性の良好な強誘電体キャパシタを有する半導体装置の製造方法を提供することを目的とする。 The present invention has been made in view of these points, is connected to good between plug electrode and the ferroelectric capacitor, and a method of manufacturing a semiconductor equipment having excellent crystallinity ferroelectric capacitor The purpose is to provide.
本発明の一観点によれば、強誘電体キャパシタを有する半導体装置において、前記強誘電体キャパシタの下部電極は、素子に接続されたプラグ電極と、酸化アルミニウム膜を介して電気的に接続される。 According to one aspect of the present invention, in a semiconductor device having a ferroelectric capacitor, the lower electrode of the ferroelectric capacitor is electrically connected via a plug electrode connected to the element, the aluminum oxide film .
この半導体装置によれば、下部電極とプラグ電極が、酸化アルミニウム膜を介して接続される。その場合、酸化アルミニウム膜を、例えば、酸素欠損が多く、かつ極薄な膜とすれば、プラグ電極と強誘電体キャパシタの導通は確保されるようになる。 According to this semiconductor device, the lower electrode and the plug electrode are connected via the aluminum oxide film. In that case, if the aluminum oxide film is, for example, a film having a lot of oxygen vacancies and an extremely thin film, conduction between the plug electrode and the ferroelectric capacitor is ensured.
本発明の一観点によれば、半導体基板上の絶縁膜に、前記半導体基板に形成された素子に接続されたプラグ電極を形成する工程と、前記プラグ電極上に、内部に酸素欠損を有し膜厚が1nm〜5nmである酸化アルミニウム膜を形成する工程と、前記酸化アルミニウム膜に窒素及び水素を含むガスを用いてプラズマ処理を行う工程と、前記プラズマ処理後に、前記酸化アルミニウム膜上にチタン膜を形成する工程と、前記チタン膜を窒化しチタンナイトライド膜を形成する工程と、前記チタンナイトライド膜上にチタンアルミナイトライド膜を形成する工程と、前記チタンアルミナイトライド膜上に強誘電体キャパシタの下部電極としてイリジウム膜を形成する工程とを有する半導体装置の製造方法が提供される。 According to one aspect of the present invention, a step of forming a plug electrode connected to an element formed on the semiconductor substrate in an insulating film on the semiconductor substrate, and an oxygen vacancy inside the plug electrode A step of forming an aluminum oxide film having a thickness of 1 nm to 5 nm, a step of performing a plasma treatment using a gas containing nitrogen and hydrogen on the aluminum oxide film, and a titanium film on the aluminum oxide film after the plasma treatment. Forming a film, nitriding the titanium film to form a titanium nitride film, forming a titanium aluminum nitride film on the titanium nitride film, and forming a strong film on the titanium aluminum nitride film. There is provided a method of manufacturing a semiconductor device including a step of forming an iridium film as a lower electrode of a dielectric capacitor .
この製造方法によれば、プラグ電極上に酸化アルミニウム膜が形成され、酸化アルミニウム膜が、この上に成膜されるチタンナイトライド膜の結晶性を向上させる。これが配向性向上層となって、この上層に成膜されるチタンアルミナイトライド膜の結晶性を向上させ、さらにその上層に下部電極として成膜されるイリジウム膜の結晶性は良好になる。またプラグ電極と下部電極の間には、チタンアルミナイトライド膜があるので、プラグ電極の酸化が同時に防止される。 According to this manufacturing method, the aluminum oxide film is formed on the plug electrode, and the aluminum oxide film improves the crystallinity of the titanium nitride film formed thereon. This becomes an orientation improving layer, which improves the crystallinity of the titanium aluminum nitride film formed on the upper layer, and further improves the crystallinity of the iridium film formed as the lower electrode on the upper layer. In addition, since there is a titanium aluminum nitride film between the plug electrode and the lower electrode, oxidation of the plug electrode is prevented at the same time.
開示の技術によれば、プラグ電極と強誘電体キャパシタ間を良好に接続することができ、かつ結晶性の良好な強誘電体キャパシタを形成することができる。従って、強誘電体キャパシタを有する高性能で、かつ信頼性の高い半導体装置が実現可能になる。
According to the disclosed technique, it is possible to connect the plug electrode and the ferroelectric capacitor satisfactorily, and to form a ferroelectric capacitor with good crystallinity. Therefore, a high-performance and highly reliable semiconductor device having a ferroelectric capacitor can be realized.
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。 These and other objects, features and advantages of the present invention will become apparent from the following description taken in conjunction with the accompanying drawings which illustrate preferred embodiments by way of example of the present invention.
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
図1〜図10は強誘電体キャパシタを備えた半導体装置の製造工程を示す要部断面模式図である。以下、各製造工程について順に説明する。Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
1 to 10 are schematic cross-sectional views of the relevant part showing the manufacturing process of a semiconductor device provided with a ferroelectric capacitor. Hereinafter, each manufacturing process will be described in order.
図1はMOSトランジスタとプラグ電極の形成工程の要部断面図である。まず基板10内の素子分離領域11で区画されるウェル領域12上に、公知の方法でMOSトランジスタ20を作製する。次に、MOSトランジスタ20を保護するカバー絶縁膜(例えばSiON膜)21を形成する。次いで、第1の層間絶縁膜22を形成し、MOSトランジスタ20の不純物拡散領域23に到達するコンタクトホール24内に、プラグ電極30を形成する。
FIG. 1 is a cross-sectional view of an essential part of a MOS transistor and plug electrode forming process. First, the
プラグ電極30の形成は、例えば、第1の層間絶縁膜22に開口したコンタクトホール24内壁に、チタンナイトライド(50nm)/チタン(30nm)で構成するグルー膜30aを予めスパッタリング法にて形成する。さらに、タングステンをCVD法により形成した後は、化学的機械研磨(CMP;Chemical Mechanical Polishing)法により平坦化して、コンタクトホール24内にタングステン層30bを形成する。
The
図2は酸化アルミニウム膜の形成工程の要部断面図である。酸化アルミニウム膜40を、不活性ガス、例えばアルゴン(Ar)のみの雰囲気でのRFスパッタリング法により、第1の層間絶縁膜22、グルー膜30a、タングステン層30b上に形成する。膜厚は、例えば2nmとなるように形成する。ここで、RFスパッタリング用のターゲット材には、酸化アルミニウムを用いる。
FIG. 2 is a fragmentary cross-sectional view of the aluminum oxide film forming step. An
酸化アルミニウム膜40は、アルゴン雰囲気のみのRFスパッタリング法により成膜している。このような方法を用いることにより、酸化アルミニウム膜40は、化学量論においてアルミニウム(Al)組成が増加する。さらに、その膜厚は2nmといった極薄である。このように酸素欠陥が多く、かつ極薄の酸化アルミニウム膜40をプラグ電極30上に形成することにより、導電性が発現するようになる。従って、酸化アルミニウム膜40はプラグ電極30との間で、コンタクト不良となることはない。酸化アルミニウム膜40は、後述するように、表面を改質することで、チタンナイトライド膜のシード層となるチタン膜形成時のチタン原子のマイグレーションを起こし易くする配向リセット層となる。
The
続いて、酸化アルミニウム膜40表面にアンモニアガスによるプラズマ処理を行い、酸化アルミニウム膜40表面を改質する。即ち、このプラズマ処理により、酸化アルミニウム膜40表面を、N-H基で終端させる。このときのアンモニアガスによるプラズマ処理条件は、例えば、基板温度が400℃、アンモニアガス供給量が525sccm(standard cc/min、1.013×105Pa、0℃)、圧力1Torr(133.3Pa)、RFパワーが400W、処理時間が3minである。Subsequently, plasma treatment with ammonia gas is performed on the surface of the
図3はチタン膜の形成工程の要部断面図である。チタン膜50は、酸化アルミニウム膜40表面を改質した後、スパッタリング法により、膜厚が20nmとなるように、酸化アルミニウム膜40上に形成する。酸化アルミニウム膜40の表面は、プラズマ処理によりN-H基で終端されているので、成膜中のチタン原子は、酸化アルミニウム中の酸素と結合せず、酸化アルミニウム膜40表面でマイグレーションを起こし易くなる。チタンは自己配向性の強い性質を有するので、酸化アルミニウム膜40表面でのマイグレーションが促進すると、酸化アルミニウム膜40上には、結晶性の良好なチタン膜50が形成される。
FIG. 3 is a fragmentary cross-sectional view of the titanium film forming step. The
図4はチタンナイトライド膜の形成工程の要部断面図である。チタンナイトライド膜51は、チタン膜50を、窒素雰囲気中でRTA処理を行って、窒化させることで形成する。RTA処理の条件は、例えば、基板温度が650℃、窒素流量が10slm(standard liter/min、1.013×105Pa、0℃)で、処理時間は90secである。FIG. 4 is a cross-sectional view of the main part of the titanium nitride film forming step. The
チタンナイトライド膜51は、窒化前のチタン膜50の結晶性が良好なため、これを窒化させたチタンナイトライド膜51の結晶性も良好である。チタンナイトライド膜51は、次工程で形成する膜の結晶性を向上させる配向性向上層として機能するようになる。
Since the
図5は膜の積層工程の要部断面図である。積層は、下層から順に、酸素バリア層であるチタンアルミナイトライド膜60、下部電極であるイリジウム膜70、キャパシタである強誘電体膜80、上部電極となる酸化イリジウム膜90及びイリジウム膜100により構成されている。
FIG. 5 is a fragmentary cross-sectional view of the film lamination step. The stack is composed of a titanium
具体的には、チタンアルミナイトライド膜60をスパッタリング法にて、膜厚が100nmとなるように成膜する。次に、下部電極であるイリジウム膜70をスパッタリング法により、膜厚が100nmとなるように成膜する。続いて、イリジウム膜70上に、第1層目のPZT膜をMOCVD法により5nm形成し、さらにその上に、第2層目のPZT膜をMOCVD法により115nm成膜させ、全膜厚120nmの強誘電体膜80を成膜する。PZT膜を成膜するときの基板温度は、例えば620℃で、圧力は5Torrである。
Specifically, the titanium
1層目と2層目のPZT膜は同じ組成である。但し、1層目については酸素分圧を下げて成膜している。これは、低酸素分圧で成膜した方がPZT膜自身の結晶性が良好だからである。しかし、2層目も低酸素分圧で成膜すると、PZT膜中の酸素欠損が多くなり、リーク電流が増大するので、ここでは、1層目と2層目の成膜条件が異なる2段階成長法を採用している。 The first and second PZT films have the same composition. However, the first layer is formed with the oxygen partial pressure lowered. This is because the crystallinity of the PZT film itself is better when the film is formed at a lower oxygen partial pressure. However, if the second layer is also formed at a low oxygen partial pressure, oxygen vacancies in the PZT film increase and the leakage current increases. Therefore, here, the first and second layers have different film formation conditions. The growth method is adopted.
次に、強誘電体膜80上に、膜厚150nmの酸化イリジウム膜90をスパッタリング法により形成し、次いで膜厚50nmのイリジウム膜100を形成する。この酸化イリジウム膜90とイリジウム膜100が、強誘電体膜80の上部電極となる。
Next, an
図6は強誘電体キャパシタの形成工程の要部断面図である。上述した積層膜に、パターニング、エッチングを施し、スタックキャパシタ構造の強誘電体キャパシタ102を形成する。スタックキャパシタ構造の強誘電体キャパシタ102は、イリジウム膜70からなる下部電極と、酸化イリジウム膜90及びイリジウム膜100からなる上部電極101と、その間に挿入した強誘電体膜80で構成される。このように、スタックキャパシタ構造においては、強誘電体キャパシタ102の下部電極は、各々のプラグ電極とその周辺領域を覆って島状に形成されている。
FIG. 6 is a fragmentary cross-sectional view of the process of forming the ferroelectric capacitor. The stacked film described above is patterned and etched to form a
その後、上部電極成膜による強誘電体膜80へのダメージ回復を図るために、回復アニールを施す。回復アニール条件は、例えば、アニール炉内温度が550℃、酸素雰囲気で、時間は60分間である。
Thereafter, recovery annealing is performed in order to recover damage to the
図7は酸化アルミニウム保護膜の形成工程の要部断面図である。ここでは、ステップカバレッジが良好な酸化アルミニウム保護膜110を、原子層堆積法(ALD:Atomic Layer Deposition)により20nm形成する。
FIG. 7 is a fragmentary cross-sectional view of the aluminum oxide protective film forming step. Here, the aluminum oxide
図8は第2の層間絶縁膜の形成工程の要部断面図である。第2の層間絶縁膜120は、HDP(High Density Plasma)装置で形成する。第2の層間絶縁膜120は、酸化アルミニウム保護膜110上に成膜した後、CMP処理により上面の研磨が施される。CMP処理後の残存膜厚は、上部電極100上から300nmである。
FIG. 8 is a fragmentary cross-sectional view of the step of forming the second interlayer insulating film. The second
図9はプラグ電極の形成工程の要部断面図である。具体的には、第2の層間絶縁膜120に、パターニング、エッチングにより、下層のタングステン層30bと接続するコンタクトホール130を形成する。その後、コンタクトホール130内壁にチタンナイトライドのグルー膜131aを形成する。グルー膜131aの膜厚は50nmである。
FIG. 9 is a fragmentary cross-sectional view of the plug electrode forming step. Specifically, a
そして、CVD法によりタングステン層131bを成膜した後に、CMP処理を施し、上面を平坦化させる。この段階で、プラグ電極30と、プラグ電極131とで、via−to−viaコンタクトが実現でき、より上層に位置するメタル配線から基板10へのコンタクトが達成される。そして、プラグ電極131の酸化を防止するため、酸化防止膜(例えば、SiON膜)を、第2の層間絶縁膜120、プラグ電極131上に100nm形成する(不図示)。
Then, after a
図10はプラグ電極の形成工程の要部断面図である。具体的には、第2の層間絶縁膜120に、パターニング、エッチングにより、強誘電体キャパシタの上部電極を構成するイリジウム膜100に達するコンタクトホール140を形成する。その後回復アニールを施す。回復アニール条件は、例えば、炉内温度が500℃、酸素雰囲気で、時間は60分間である。そして、膜厚100nmの酸化防止膜(例えば、SiON膜)をエッチバックにより取り除く。
FIG. 10 is a fragmentary cross-sectional view of the plug electrode forming step. Specifically, a
次に、コンタクトホールにチタンナイトライドのグルー膜141aと、タングステン層141bを充填し、CMP処理により上面を研磨し、プラグ電極141を形成する。
さらに、パターニング、エッチングにより、プラグ電極141上に第1のメタル配線150を形成する。第1のメタル配線150は、膜厚70nmのチタンナイトライド膜150a、膜厚360nmのアルミ銅(Al−Cu)膜150b、膜厚50nmのチタンナイトライド膜150cを順次、形成したものである。Next, the contact holes are filled with a titanium
Further, the
この後の製造工程については、すべて図示しないが、2層目以降のメタル配線と配線間のプラグ電極を順に形成し、シリコンナイトライド(SiN)により構成されるカバー膜を形成し、最後的に、FRAMの完成に至る。 The subsequent manufacturing steps are not shown in the figure, but the metal wiring in the second and subsequent layers and the plug electrode between the wirings are formed in order, a cover film made of silicon nitride (SiN) is formed, and finally To FRAM.
尚、上記説明では、酸化アルミニウム膜表面を改質するプラズマ用ガスとして、アンモニアを用いているが、特にアンモニアに限る必要はない。酸化アルミニウム膜表面をN-H基で終端させることのできるガス、即ち、窒素及び水素を含有するガスであればよい。 In the above description, ammonia is used as the plasma gas for modifying the surface of the aluminum oxide film, but it is not particularly limited to ammonia. Any gas that can terminate the surface of the aluminum oxide film with an N—H group, that is, a gas containing nitrogen and hydrogen may be used.
このようにして製造される半導体装置は、プラグ電極上に配向リセット層と、酸素バリア層を備えている。従って、下部電極及び強誘電体膜の配向性を向上させ、プラグ電極の酸化防止を同時に達成することができる。 The semiconductor device manufactured in this manner includes an alignment reset layer and an oxygen barrier layer on the plug electrode. Therefore, the orientation of the lower electrode and the ferroelectric film can be improved, and the plug electrode can be prevented from being oxidized at the same time.
次に、上述した酸化アルミニウム膜の効果について検討した結果について説明する。ここでは酸化アルミニウム膜の効果を確認するために、プラグ電極上のイリジウム膜の結晶性をマクロ的に評価するためのX線回折(XRD)測定用サンプルを作製した。 Next, the results of studying the effect of the above-described aluminum oxide film will be described. Here, in order to confirm the effect of the aluminum oxide film, an X-ray diffraction (XRD) measurement sample for macroscopically evaluating the crystallinity of the iridium film on the plug electrode was prepared.
サンプルは2種類作製した。サンプル用の基板には、シリコンウェーハを用い、まず、その表面に熱酸化法により膜厚150nmの酸化シリコン膜を形成した。これにグルー膜となるチタンナイトライド膜をウェーハ全面に膜厚が50nmとなるように形成し、この上にCVD法によりタングステン膜をウェーハ全面に成膜した。その後、タングステン表面をCMP処理で研磨し、最終的なタングステン膜厚を150nmとした。 Two types of samples were prepared. As a sample substrate, a silicon wafer was used. First, a 150 nm-thickness silicon oxide film was formed on the surface by thermal oxidation. A titanium nitride film to be a glue film was formed on the entire surface of the wafer so as to have a film thickness of 50 nm, and a tungsten film was formed on the entire surface of the wafer by CVD. Thereafter, the tungsten surface was polished by CMP treatment, and the final tungsten film thickness was set to 150 nm.
一つめのサンプル(サンプルA)は、このウェーハのタングステン膜上に、酸化アルミニウム膜を形成せずに、タングステン膜に直接、アンモニアガスによるプラズマ処理を行った。さらにこの上に、チタンナイトライド膜を膜厚が20nmとなるように形成し、続いて、チタンアルミナイトライド膜を、膜厚が100nmとなるように形成した。さらに、イリジウム膜を膜厚が100nmとなるように形成した。 In the first sample (sample A), a plasma treatment with ammonia gas was directly performed on the tungsten film without forming an aluminum oxide film on the tungsten film of the wafer. Further, a titanium nitride film was formed thereon so as to have a film thickness of 20 nm, and subsequently, a titanium aluminum nitride film was formed so as to have a film thickness of 100 nm. Further, an iridium film was formed so as to have a film thickness of 100 nm.
もう一つのサンプル(サンプルB)は、タングステン膜上に、酸化アルミニウム膜を膜厚が2nmとなるように形成した後、酸化アルミニウム膜表面をアンモニアガスによるプラズマ処理を施している。さらにこの上に、チタンナイトライド膜を膜厚が20nmとなるように形成した。RTA処理を行って窒化させた後、チタンアルミナイトライド膜を膜厚が100nmとなるように形成した。さらに、イリジウム膜を膜厚が100nmとなるように形成した。 In another sample (sample B), an aluminum oxide film is formed on a tungsten film so as to have a thickness of 2 nm, and then the surface of the aluminum oxide film is subjected to plasma treatment with ammonia gas. Further on this, a titanium nitride film was formed to a thickness of 20 nm. After performing RTA treatment and nitriding, a titanium aluminum nitride film was formed to a thickness of 100 nm. Further, an iridium film was formed so as to have a film thickness of 100 nm.
即ち、双方のサンプルは、酸化アルミニウム膜の有無を除いては、同じ製造工程で作製している。
X線回折の測定箇所はウェーハ中心部である。そして、イリジウム(111)ピークに関して、ロッキングカーブ測定を行い、半値幅(FWHM:Full Width at Half Maximum)を求めている。半値幅は、狭いほど結晶性が良好であることを意味する。That is, both samples are manufactured in the same manufacturing process except for the presence or absence of an aluminum oxide film.
The measurement location of X-ray diffraction is the wafer center. Then, with respect to the iridium (111) peak, a rocking curve measurement is performed to obtain a full width at half maximum (FWHM). The half width means that the narrower the better the crystallinity.
図11はサンプルAのX線回折のロッキングカーブ結果である。また、図12は、サンプルBのX線回折のロッキングカーブ結果である。
結果は、図11に示すサンプルAでは、イリジウム(111)ピークの半値幅が、10°近くになった。これに対し、図12に示すサンプルBでは、イリジウム(111)ピークの半値幅が、4.74°まで減少した。また、図12に示すサンプルBは、(111)ピークの積分強度が増大した。即ち、酸化アルミニウムを挿入させて成膜したイリジウム膜の方が、結晶性が向上していることが分かる。FIG. 11 shows the rocking curve result of X-ray diffraction of Sample A. FIG. 12 shows the rocking curve result of X-ray diffraction of Sample B.
As a result, in the sample A shown in FIG. 11, the half width of the iridium (111) peak was close to 10 °. On the other hand, in Sample B shown in FIG. 12, the FWHM of the iridium (111) peak decreased to 4.74 °. In addition, in Sample B shown in FIG. 12, the integrated intensity of the (111) peak increased. That is, it can be seen that the iridium film formed by inserting aluminum oxide has improved crystallinity.
さらに、サンプルBについては、酸化アルミニウム膜の膜厚を変えて、サンプルを別途作製し、X線回折測定を行った。結果は、酸化アルミニウム膜の膜厚3nmの場合は、半値幅が4.70°で、膜厚5nmの場合は、半値幅が4.92°であった。このように、酸化アルミニウム膜の膜厚を2nm乃至5nmと変えても、イリジウム(111)ピークの半値幅は減少し、イリジウム膜の結晶配向性が良好になることが分かる。 Furthermore, for sample B, the thickness of the aluminum oxide film was changed, samples were prepared separately, and X-ray diffraction measurement was performed. As a result, when the film thickness of the aluminum oxide film was 3 nm, the full width at half maximum was 4.70 °, and when the film thickness was 5 nm, the full width at half maximum was 4.92 °. Thus, it can be seen that even if the film thickness of the aluminum oxide film is changed from 2 nm to 5 nm, the half width of the iridium (111) peak is reduced, and the crystal orientation of the iridium film is improved.
このように、酸化アルミニウム膜は、所定のプラズマ処理が行われることによって、その上に形成する膜の結晶性を向上させることができ、かつ、その上に形成する膜とプラグ電極との導通が確保される範囲とし、膜厚は、好ましくは1nm乃至5nmの範囲とする。 As described above, the aluminum oxide film can be improved in crystallinity by being subjected to predetermined plasma treatment, and the film formed thereon can be electrically connected to the plug electrode. The range is ensured, and the film thickness is preferably in the range of 1 nm to 5 nm.
酸化アルミニウム膜の膜厚が1nmを下回る場合は、その上に形成する膜の結晶性改善効果が小さくなってしまう可能性が高く、また酸化アルミニウムの膜厚が5nmを上回る場合には、プラグ電極等との導通を確保することができない可能性が高くなるからである。 When the film thickness of the aluminum oxide film is less than 1 nm, there is a high possibility that the effect of improving the crystallinity of the film formed thereon will be reduced, and when the film thickness of the aluminum oxide exceeds 5 nm, the plug electrode This is because there is a high possibility that electrical continuity with the above cannot be ensured.
以上のことから、本発明によれば、スタックキャパシタ構造のFRAMにおいて酸素バリア層を用いた場合でも、プラグ電極上に酸化アルミニウムを形成し、表面処理を施すことにより、下部電極の結晶性が改善され、強誘電体膜の結晶性を向上させることができる。その結果、高いスイッチング電荷量Qsw、即ち高信頼性を持つ強誘電体キャパシタを備えた半導体装置を得ることができる。 From the above, according to the present invention, even when an oxygen barrier layer is used in an FRAM having a stacked capacitor structure, the crystallinity of the lower electrode is improved by forming aluminum oxide on the plug electrode and performing surface treatment. Thus, the crystallinity of the ferroelectric film can be improved. As a result, a semiconductor device including a ferroelectric capacitor having a high switching charge amount Qsw, that is, high reliability can be obtained.
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。 The above merely illustrates the principle of the present invention. In addition, many modifications and changes can be made by those skilled in the art, and the present invention is not limited to the precise configuration and application shown and described above, and all corresponding modifications and equivalents may be And the equivalents thereof are considered to be within the scope of the invention.
10 基板
11 素子分離領域
12 ウェル領域
20 MOSトランジスタ
21 カバー絶縁膜
22 第1の層間絶縁膜
23 不純物拡散領域
24,130,140 コンタクトホール
30,131,141 プラグ電極
30a,131a,141a グルー膜
30b,131b,141b タングステン層
40 酸化アルミニウム膜
50 チタン膜
51,150a,150c チタンナイトライド膜
60 チタンアルミナイトライド膜
70,100 イリジウム膜
80 強誘電体膜
90 酸化イリジウム膜
101 上部電極
102 強誘電体キャパシタ
110 酸化アルミニウム保護膜
120 第2の層間絶縁膜
150 第1のメタル配線
150b アルミ銅膜DESCRIPTION OF
Claims (4)
前記プラグ電極上に、内部に酸素欠損を有し膜厚が1nm〜5nmである酸化アルミニウム膜を形成する工程と、 Forming an aluminum oxide film having an oxygen deficiency inside and a film thickness of 1 nm to 5 nm on the plug electrode;
前記酸化アルミニウム膜に窒素及び水素を含むガスを用いてプラズマ処理を行う工程と、 Performing a plasma treatment using a gas containing nitrogen and hydrogen on the aluminum oxide film;
前記プラズマ処理後に、前記酸化アルミニウム膜上にチタン膜を形成する工程と、 Forming a titanium film on the aluminum oxide film after the plasma treatment;
前記チタン膜を窒化しチタンナイトライド膜を形成する工程と、 Nitriding the titanium film to form a titanium nitride film;
前記チタンナイトライド膜上にチタンアルミナイトライド膜を形成する工程と、 Forming a titanium aluminum nitride film on the titanium nitride film;
前記チタンアルミナイトライド膜上に強誘電体キャパシタの下部電極としてイリジウム膜を形成する工程と Forming an iridium film on the titanium aluminum nitride film as a lower electrode of a ferroelectric capacitor;
を有することを特徴とする半導体装置の製造方法。 A method for manufacturing a semiconductor device, comprising:
前記チタン膜を形成する工程、及び前記チタンナイトライド膜を形成する工程では、前記表面が改質された前記酸化アルミニウム膜上にチタンから成るシード層を前記チタン膜として形成し、前記シード層を窒化し、前記チタンナイトライド膜を形成することを特徴とする請求項1又は2に記載の半導体装置の製造方法。 In the step of forming the titanium film and the step of forming the titanium nitride film, a seed layer made of titanium is formed as the titanium film on the aluminum oxide film whose surface has been modified, and the seed layer is formed. The method for manufacturing a semiconductor device according to claim 1, wherein the titanium nitride film is formed by nitriding.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2006/304754 WO2007105275A1 (en) | 2006-03-10 | 2006-03-10 | Semiconductor device and process for producing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007105275A1 JPWO2007105275A1 (en) | 2009-07-23 |
JP4957720B2 true JP4957720B2 (en) | 2012-06-20 |
Family
ID=38509125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008504929A Active JP4957720B2 (en) | 2006-03-10 | 2006-03-10 | Manufacturing method of semiconductor device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4957720B2 (en) |
WO (1) | WO2007105275A1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003051582A (en) * | 2001-08-07 | 2003-02-21 | Hitachi Ltd | Semiconductor device and method of manufacturing the same |
JP2004311470A (en) * | 2003-04-01 | 2004-11-04 | Seiko Epson Corp | Semiconductor device structure and method of manufacturing the same |
-
2006
- 2006-03-10 JP JP2008504929A patent/JP4957720B2/en active Active
- 2006-03-10 WO PCT/JP2006/304754 patent/WO2007105275A1/en active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003051582A (en) * | 2001-08-07 | 2003-02-21 | Hitachi Ltd | Semiconductor device and method of manufacturing the same |
JP2004311470A (en) * | 2003-04-01 | 2004-11-04 | Seiko Epson Corp | Semiconductor device structure and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
WO2007105275A1 (en) | 2007-09-20 |
JPWO2007105275A1 (en) | 2009-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4884104B2 (en) | Semiconductor device including capacitor and manufacturing method thereof | |
US8309999B2 (en) | Semiconductor device and method of manufacturing the same | |
US7459361B2 (en) | Semiconductor device with ferroelectric capacitor and fabrication method thereof | |
JP4983172B2 (en) | Semiconductor device and manufacturing method thereof | |
US6727156B2 (en) | Semiconductor device including ferroelectric capacitor and method of manufacturing the same | |
JP4845624B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2007266526A (en) | Manufacturing method of semiconductor device | |
JP2003218325A (en) | Ferroelectric film forming method and semiconductor device manufacturing method | |
CN101203953B (en) | Semiconductor device and method for making the same | |
JP5076890B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4296375B2 (en) | Ferroelectric memory device manufacturing method and ferroelectric memory device | |
JP4957720B2 (en) | Manufacturing method of semiconductor device | |
JP4703500B2 (en) | Manufacturing method of semiconductor device | |
JP5277657B2 (en) | Semiconductor device and manufacturing method thereof | |
US20070037298A1 (en) | Semiconductor device with ferroelectric capacitor and fabrication method thereof | |
JP4809354B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5007723B2 (en) | Semiconductor device including capacitor and manufacturing method thereof | |
JP2004311868A (en) | Semiconductor device | |
JP2004241679A (en) | Semiconductor device and manufacturing method thereof | |
JP4954614B2 (en) | Method for manufacturing ferroelectric memory device | |
JP4749218B2 (en) | Method for manufacturing ferroelectric element | |
KR100943011B1 (en) | Semiconductor device and manufacturing method thereof | |
JP5272432B2 (en) | Manufacturing method of semiconductor device | |
WO2007110961A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2009105332A (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120305 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4957720 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |