[go: up one dir, main page]

JP4945900B2 - 絶縁ゲート電界効果トランジスタおよびその製造方法 - Google Patents

絶縁ゲート電界効果トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP4945900B2
JP4945900B2 JP2005001608A JP2005001608A JP4945900B2 JP 4945900 B2 JP4945900 B2 JP 4945900B2 JP 2005001608 A JP2005001608 A JP 2005001608A JP 2005001608 A JP2005001608 A JP 2005001608A JP 4945900 B2 JP4945900 B2 JP 4945900B2
Authority
JP
Japan
Prior art keywords
insulating film
epitaxial growth
film
spacer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005001608A
Other languages
English (en)
Other versions
JP2006190821A (ja
Inventor
八州志 舘下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005001608A priority Critical patent/JP4945900B2/ja
Priority to TW094147410A priority patent/TW200637001A/zh
Priority to US11/325,008 priority patent/US8030708B2/en
Priority to KR1020060001218A priority patent/KR101237179B1/ko
Priority to CNB200610005740XA priority patent/CN100502006C/zh
Publication of JP2006190821A publication Critical patent/JP2006190821A/ja
Application granted granted Critical
Publication of JP4945900B2 publication Critical patent/JP4945900B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H10D30/0213—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation providing different silicide thicknesses on gate electrodes and on source regions or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0275—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming single crystalline semiconductor source or drain regions resulting in recessed gates, e.g. forming raised source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、ゲート絶縁膜を介してゲート電極と対向しチャネルが形成される半導体基板の領域に電流を供給する２つのソース・ドレイン領域の各々にエクステンション部を有する絶縁ゲート電界効果トランジスタと、その製造方法に関する。
絶縁ゲート電界効果トランジスタ（以下、ＭＩＳトランジスタという）のスケーリングに関し、国際半導体技術ロードマップ（ＩＴＲＳ）において技術ノードｈｐ３２のトランジスタゲート長Ｌｇは２０ｎｍ以下が予想されている。
このような微細ＭＩＳトランジスタを実現するには、ゲート長Ｌｇのスケーリングと同時に、ゲート絶縁膜となる酸化膜の実効厚（ＥＯＴ：effective oxide thickness）およびソース・ドレイン領域の接合深さＸｊをスケーリングする必要がある。酸化膜の実効厚ＥＴＯのスケーリングは、トランジスタ駆動能力を決めるドレイン電流Ｉｄｓを確保するために必要である。また、ソース・ドレイン領域の接合深さＸｊのスケーリングは短チャネル効果（ＳＣＥ：Short Channel Effect）を抑制するために必要である。短チャネル効果を抑制するには、とくにドレイン端での電界を緩和する必要があり、そのため高濃度のソース・ドレイン領域からチャネル側に伸びる、いわゆるＬＤＤ(Lightly doped drain)あるいはエクステンション(Extension)と称される浅い接合領域が設けられる。
通常、ＭＩＳトランジスタのエクステンション部は、チャネルが形成される半導体基板（またはウェル）にイオン注入により形成する。
ところが、上記微細ＭＩＳトランジスタに適用可能な極浅接合を形成するためのイオン注入技術および活性化アニール技術は、未だ確立されていない。また、仮にイオン注入により極浅接合を形成できたとしても、その薄さゆえに抵抗値が高く、ソースおよびドレインの直列抵抗値が上昇してトランジスタの駆動能力が低下する。さらに、チャネルに接続されるエクステンション部において、そのゲート電極と重なる部分はキャリアが蓄積されるため低抵抗となるが、それ以外の領域で空乏層におけるキャリアの枯渇により高抵抗化が生じやすい。これを防ぐにはエクステンション部の濃度を上げ、あるいはエクステンション部を深く形成しなければならないが、このことは短チャネル効果の抑制と矛盾する。
この矛盾を解決する構造のトランジスタとして、溝ゲート(Groove Gate)トランジスタがある（非特許文献１参照）。
このトランジスタ構造の基本コンセプトは、チャネルが形成される基板面よりソース・ドレイン領域の形成面を上方に位置させて、ソース・ドレイン領域のチャネルに対する実効的な接合深さを小さすることと、ソース・ドレイン領域を深くまで形成して、その抵抗を下げることとを両立させることである。
この基本コンセプトを適用したものとして、ゲート形成箇所の基板に溝を掘る代わりにゲート両側の基板領域にエピタキシャル成長層を成長させ、エピタキシャル成長層にソース・ドレイン領域を形成しているＭＩＳトランジスタが知られている（たとえば特許文献１参照）。このようなソース・ドレイン構造は、持ち上げ(RaisedまたはElevated)ソース／ドレイン(S/D)と呼ばれる。
特許文献１の記載によれば、エピタキシャル成長層の傾斜端部に第１のソース・ドレイン領域を形成し、それより深い第２のソース・ドレイン領域をゲートから離れた位置のエピタキシャル成長層部分に形成している。この第１のソース・ドレイン領域が、いわゆるエクステンション部に該当すると考えられる。
一方、基板表面に成長させたエピタキシャル成長層によりエクステンション部を形成し、このエクステンション部のゲート端から離れた部分およびその下の基板表面部に、エクステンション部の上方からイオン注入を行うことによりソース・ドレイン領域を形成しているＭＩＳトランジスタが知られている（たとえば、非特許文献２参照）。
特開２０００−８２８１３号公報（第４実施形態、図９） 西松他、Groove Gate MOSFET, 8th Conf. On Solid State Device, pp.179-183, 1976 Uchino, et al： A Raised Source/Drain Technology Using In-situ P-doped SiGe and B-doped Si for 0.1μm CMOS ULSIs, IEDM 1997, pp.479-482 (1977)
特許文献１に記載されている技術においては、エピタキシャル成長層を形成した後に、その傾斜端部を含む全面に絶縁膜を形成し、その後、イオン注入により第１のソース・ドレイン領域と第２のソース・ドレイン領域を同時に形成する。特許文献１にはとくに記載されていないが、このとき、傾斜端部上とゲートの側壁とに形成されている絶縁膜部分によって、イオン注入がゲートに近づくほど阻止されやすくなることから、第２のソース・ドレイン領域の形成時に、これより相対的に浅い第１のソース・ドレイン領域（エクステンション部に該当）が付随して形成されるものと推測される。
ところが、このような注入イオンが透過する絶縁膜厚さを利用したエクステンション部の形成では、絶縁膜下に接するエピタキシャル成長層の傾斜端面の傾きなどが変動すると必然的にエクステンション部の形状も変化し不安定である。また、ゲート側壁の絶縁膜の下にはイオン注入されないために不純物が導入されない。したがって、場合によっては、エクステンション部（第１のソース・ドレイン領域）とのチャネル層との間に隙間ができ、この部分で抵抗が高くなるという問題を抱えている。この問題を回避するためには、アニールを十分行って注入不純物を熱拡散させるか、あるいは、ゲート電極をエピタキシャル成長層の傾斜端部に対して部分的に重ねることが必要であり、特許文献１には傾斜端部に対してゲート電極を精度よく重ねる技術が開示されている。
しかし、特許文献１においては、傾斜端部に対してゲート電極の重ね幅がほぼ一定となるが、エクステンション部が傾斜端部に対してばらつく可能性があることから、エクステンション部とゲート電極との重ね幅がばらつきやすい。また、イオン注入を用いているため、その活性化アニールによって過度に熱拡散が生じ、重ね幅が必要以上に大きくなる可能性もある。そのため特許文献１に記載の技術においては、短チャネル効果が増大し、トランジスタ特性が低下することを有効に防止できない。
また、特許文献１においてはエクステンション部をエピタキシャル成長層にイオン注入することにより形成することから、急峻なＰＮ接合とならず空乏層が広がりやすい。つまり、イオン注入による不純物濃度分布は表面付近あるいは表面側から深い箇所に濃度ピークがあるが、接合付近では不純物分布のテールとなり濃度が低下していることから空乏層が広がりやすい。このためイオン注入によるエクステンション部はチャネルとの接続部分で空乏層によりキャリアの枯渇が生じ、その部分で高抵抗となりやすい。
一方、非特許文献２に記載されている技術においては、エクステンション部をエピタキシャル成長により形成する。通常、そのエピタキシャル成長層は薄いことから、シリサイド層形成によるジャンクションリーク防止のためには、ソース・ドレイン領域の形成時にイオン注入エネルギーを高くして基板深くまで不純物を導入しなければならない。このため、不純物の活性化率を十分高めるためには活性化アニールを高温で行う必要があり、そのときエクステンション部から不純物が基板に熱拡散して、その部分で、チャネルが形成される基板面に対するエクステンション部の実効的な接合深さＸｊが必要以上に大きくなるという問題がある。
本発明が解決しようとする課題は、エクステンション部を有するソース・ドレイン領域において、その形状が安定で急峻なＰＮ接合を有し、かつ、チャネルが形成される基板面に対して実効的な接合深さを精度よく十分小さくできるようにすることである。
本発明に係る絶縁ゲート電界効果トランジスタは、ゲート絶縁膜とゲート電極の積層体と、前記ゲート絶縁膜を介して前記ゲート電極と対向しチャネルが形成される半導体基板の領域と、当該領域に各々接し互いに離れて形成されている２つの第１エピタキシャル成長層と、前記２つの第１エピタキシャル成長層の対向端から互いに離反する向きにさらに離れ、対応する第１エピタキシャル成長層上に各々接する、ソース・ドレイン領域としての２つの第２エピタキシャル成長層と、前記ゲート電極の各側面と、対応する前記第２エピタキシャル成長層との間で前記第１エピタキシャル成長層上に各々形成され、当該ゲート電極の側面に接した側面絶縁膜、および、当該側面絶縁膜の第２エピタキシャル成長層側に接し当該側面絶縁膜より誘電率が低い低誘電率絶縁膜とからそれぞれがなる２つの側壁スペーサと、を有し、前記第１エピタキシャル成長層のゲート側端部に、上方ほど前記ゲート電極からの距離が遠い傾斜端面を備え、当該傾斜端面に対して前記ゲート電極が前記ゲート絶縁膜を介して部分的に重なっている。
本発明に係る絶縁ゲート電界効果トランジスタの製造方法は、ゲート絶縁膜とゲート電極の積層体と、前記ゲート絶縁膜を介して前記ゲート電極と対向しチャネルが形成される半導体基板の領域と、当該領域に各々接し互いに離れて形成されている２つのエクステンション部と、前記２つのエクステンション部の対向端から互いに離反する向きにさらに離れて形成されている２つのソース・ドレイン領域と、を有する絶縁ゲート電界効果トランジスタの製造方法であって、所定幅の第１スペーサを半導体基板上に形成するステップと、前記第１スペーサを分離層とするエピタキシャル成長により前記２つのエクステンション部を前記半導体基板上に形成するステップと、前記２つのエクステンション部上で前記第１スペーサの両側面に接する２箇所のそれぞれに、前記第１スペーサの側面に接する第１側面絶縁膜、当該第１側面絶縁膜に接し当該第１の側面絶縁膜に対しエッチング選択性を有する第２側面絶縁膜、および、当該第２側面絶縁膜に接し当該第２側面絶縁膜に対しエッチング選択性を有し、かつ当該第２側面絶縁膜より誘電率が低い第３側面絶縁膜からなり、前記第１,第２および第３側面絶縁膜のトータルの膜厚で規定される所定幅を有する第２スペーサを形成するステップと、前記２箇所に形成された２つの前記第２スペーサを分離層とするエピタキシャル成長により前記２つのソース・ドレイン領域を前記２つのエクステンション部上に形成するステップと、前記第１スペーサおよび前記第１側面絶縁膜を除去し、当該除去により露出した半導体基板の領域に前記積層体を形成するステップと、を含む。
本発明によれば、エクステンション部を有するソース・ドレイン領域において、その形状が安定で急峻なＰＮ接合を有し、かつ、チャネルが形成される基板面に対して実効的な接合深さを精度よく十分小さくできるという利点がある。
本発明を実施するための最良の形態を、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとを同一基板に形成するＣＭＯＳデバイスを例として図面を参照して述べる。
図１は、ＣＭＯＳデバイスのチャネル方向の断面図である。
図解したＣＭＯＳデバイスにおいて、たとえばシリコンウェハからなる基板１の表面部に素子分離絶縁層、たとえばＳＴＩ(Shallow Trench Isolation)２が形成されている。なお、基板１の材料は、シリコン（Ｓｉ）以外に、ゲルマニウム（Ｇｅ）、ＧｅとＳｉの化合物、あるいは歪Ｓｉを用いてもよい。
ＳＴＩ２が形成されていない領域（活性領域）にチャネルの反転層が形成されるＰ型領域（たとえばＰウェル３ｎ）およびＮ型領域（たとえばＮウェル３ｐ）が形成されている。Ｐウェル３ｎはＮＭＯＳトランジスタが形成される基板領域であり、Ｎウェル３ｐはＰＭＯＳトランジスタが形成される基板領域である。
Ｐウェル３ｎ上に、所定間隔だけ離れた２つの第１エピタキシャル成長層により２つのエクステンション部１２ｎが形成されている。同様に、Ｎウェル３ｐ上に、所定間隔だけ離れた２つのエピタキシャル成長層により２つのエクステンション部１２ｐが形成されている。エクステンション部１２ｎはＮＭＯＳトランジスタのソースまたはドレインの一部として機能するものであり、Ｎ型不純物が導入されている。エクステンション部１２ｐはＰＭＯＳトランジスタのソースまたはドレインの一部として機能するものであり、Ｐ型不純物が導入されている。
２つのエクステンション部１２ｎの各々は、その対向側に上方ほど互いの距離が離れる傾斜端面を有している。これら傾斜端面の一部、および、その間のＰウェル３ｎ上にゲート絶縁膜４ｎが形成され、その上にゲート電極５ｎが形成されている。
２つのエクステンション部１２ｐの各々は、その対向側に同様に傾斜端面を有し、これら傾斜端面の一部、および、その間のＮウェル３ｐ上にゲート絶縁膜４ｐが形成され、その上にゲート電極５ｐが形成されている。
ＮＭＯＳ側のゲート電極５ｎおよびＰＭＯＳ側のゲート電極５ｐの各側面が、それぞれエクステンション部上の側壁スペーサ１３により覆われている。
この側壁スペーサ１３により形成位置が決められ選択的に形成されている第２エピタキシャル成長層により、側壁スペーサ１３に覆われていないエクステンション部１２ｎおよび１２ｐの各部の上に、ソース・ドレイン領域１０ｎおよび１０ｐが形成されている。ソース・ドレイン領域１０ｎは、ＮＭＯＳトランジスタのソースまたはドレインの一部として機能するものであり、Ｎ型不純物が導入されている。ソース・ドレイン領域１０ｐは、ＰＭＯＳトランジスタのソースまたはドレインの一部として機能するものであり、Ｐ型不純物が導入されている。
また、側壁スペーサ１３およびＳＴＩ２を分離層とするサリサイド(Self-aligned silicide)プロセスにより、ソース・ドレイン領域１０ｎと１０ｐ、および、ゲート電極５ｎと５ｐのそれぞれに合金層としてのシリサイド層１４ｎ，１４ｐ，１５ｎまたは１５ｐが形成されている。
トランジスタの全面が層間絶縁膜２０に覆われている。とくに図示していないが、層間絶縁膜２０に各ソース・ドレイン領域１０ｎまたは１０ｐに接続する接続層が埋め込まれ、また、層間絶縁膜２０の上に配線が形成されている。
本実施の形態においては、エクステンション部１２ｎおよび１２ｐの濃度および厚さ、さらには側壁スペーサ１３の幅により既定されるゲート電極５ｎ（または５ｐ）とソース・ドレイン領域１０ｎ（または１０ｐ）との距離を最適化している。この最適化により、ソース抵抗およびドレイン抵抗の低減、ソース・ドレイン間のリーク抑制、さらには寄生容量の低減が図られている。この寄生容量の低減に関し、エクステンション部１２ｎおよび１２ｐのゲート側端部に傾斜端面を備え、この傾斜端面を側壁スペーサ１３で覆うことによって、ゲートとソースまたはゲートとドレインとの寄生容量を低減している。
エクステンション部１２ｎおよび１２ｐは、ウェルのゲート直下部分（実効チャネル領域）に電流を供給する層である。エクステンション部１２ｎおよび１２ｐがないと、ソース・ドレイン領域１０ｎおよび１０ｐを実効チャンネル領域に近接させなければならず、この場合、とくにドレイン側で電界が集中し、短チャネル効果が顕著となりリーク電流が増大する。また、空乏層がチャネル電流経路内に大きく伸びてキャリアが枯渇し、その部分でチャネル抵抗が増大し、また、その部分でチャネル走行キャリアが飽和速度に達すると、これによってオン電流値が制限される。
本実施の形態においては、エクステンション部１２ｎおよび１２ｐが存在することによって、ソース・ドレイン領域１０ｎおよび１０ｐを実効チャネル領域から離すことができる。エクステンション部１２ｎおよび１２ｐは、Ｎ型またはＰ型不純物が導入されているエピタキシャル層であり、いわゆる持ち上げエクステンション構造となっている。エクステンション部１２ｎおよび１２ｐは、ここではソース・ドレイン領域１０ｎまたは１０ｐより低濃度としているが、抵抗値を下げる意味でソース・ドレイン領域１０と同等以上の不純物濃度としてもよい。
なお、エクステンション部をイオン注入により形成した場合、深さ方向の濃度分布がすそ引きし、基板との境界では急峻なＰＮ接合が形成されにくい。
これに対し、本実施の形態においては、後述するように、たとえばエピタキシャル成長途中の不純物導入(In-suit doping)によってエクステンション部１２ｎまたは１２ｐと基板（Ｐウェル３ｎまたはＮウェル３ｎ）との界面で急峻なＰＮ接合が形成され、その結果、エクステンション部１２ｎまたは１２ｐからの空乏層の延びが抑えられている。
また、エクステンション部１２ｎおよび１２ｐが基板表面より上方に持ち上げられていることによって、動作バイアス印加時にエクステンション部１２ｎおよび１２ｐの直列抵抗を上げることなく、そのウェル表面からのＰＮ接合深さを浅くすることができることから、エクステンション部１２ｎおよび１２ｐから伸びる空乏層の実効チャネル領域に対する影響および電界集中を抑えることができる。
さらに、本実施の形態においてはソース・ドレイン領域１０ｎおよび１０ｐもエピタキシャル成長層により形成されている。したがって、急峻なＰＮ接合が要求されるエクステンション部１２ｎおよび１２ｐの形成後に、たとえば１０００℃といった高温で行う、イオン注入時の導入不純物を活性化するためのアニールが不要であり、結果として、急峻なＰＮ接合が維持できる。なお、２回目のエピタキシャル成長時にも基板が加熱されるが、その温度は、たとえば７００〜８００℃以下であり活性化アニールほど高温でないことからＰＮ接合の急峻性はほぼ保たれる。
第２エピタキシャル成長層（ソース・ドレイン領域１０ｎおよび１０ｐ）は、最低でも、シリサイド層１５ｎまたは１５ｐの下面を第１エピタキシャル成長層（エクステンション部１２ａまたは１２ｐ）と基板との界面より上方に位置させるのに必要な厚さに設定されている。これは接合リークの増大を防止するためである。
以上の結果、本実施の形態においては短チャネル効果が抑圧され、また、リーク電流の増大およびチャネル抵抗の局部的増大を防止している。
つぎに、本実施の形態におけるＣＭＯＳデバイスの製造方法を、図面を参照して述べる。
図２（Ａ）〜図２０（Ｂ）は、本実施の形態における方法を適用して製造されるＣＭＯＳデバイスのチャネル方向の断面図である。
図２（Ａ）に示すように、基板１に、既知の方法を用いて素子間分離のためのＳＴＩ２を形成する。
図２（Ｂ）に示すように、シリコン基板中に不純物をイオン注入(Ion Implantation)するためのチャネリング防止用の保護膜としての二酸化シリコン（ＳｉＯ２）膜３１を熱酸化などにより形成する。
図３（Ａ）に示すように、ＰＭＯＳ側を保護するレジストＲ１を形成し、基板１にＰウェル３ｎ（図１参照）を形成するためのイオン注入(Well II)、さらに必要に応じて、閾値電圧調節を行うためのイオン注入(Channel II)を行う。
レジストＲ１を除去した後、図３（Ｂ）に示すように、ＮＭＯＳ側を保護するレジストＲ２を形成し、同様に、イオン注入(Well II、Channel II)を行う。
レジストＲ２を除去し、活性化アニールを行うと、図４（Ａ）に示すようにＮＭＯＳ側にＰウェル３ｎが、ＰＭＯＳ側にＮウェル３ｐが形成される。活性化アニールの条件は、たとえばＲＴＡ(Rapid Thermal Anneal)法において１０１０℃、１０秒である。
続いて、イオン注入時の保護膜としてのＳｉＯ２膜３１を除去し、ウェル表面を露出した後に、ダマシンゲートのダミーゲート酸化膜となるＳｉＯ２膜３２ａを、たとえば０.１〜５ｎｍほどを熱酸化により形成する。
図４（Ｂ）に示すように、ＳｉＯ２膜３２ａ上にダマシンゲートのダミーゲートとなるポリシリコン(Poly-Si)膜３３ａをＣＶＤにより形成する。ポリシリコン膜３３ａの厚さは１００〜２００ｎｍ程度である。ポリシリコン膜３３ａに代えて、アモルファスＳｉや、不純物をドーピングしたドープド(doped)・アモルファスＳｉなどの膜を形成してもよい。
ダミーゲートを後でエッチングにより加工する際のハードマスク(Hard Mask)となる窒化シリコン（ＳｉＮ）膜３４ａを、ポリシリコン膜３３ａの上にＣＶＤにより形成する（図５（Ａ））。ＳｉＮ膜３４ａの厚さは３０〜１００ｎｍの範囲から選択される。
ＳｉＮ膜３４ａの上に、反射防止膜およびレジストを塗布し、光リソグラフィ（KrF、ArF、F2などの各種エキシマレーザ）やＥＢ（電子ビーム）リソグラフィなどによりレジストをパターニングし、レジストをマスクとしたドライエッチングを行う。これにより、図５（Ｂ）に示すように、トランジスタのゲート電極に対応したレジストＲ３のパターンが反射防止膜３５に転写される。
続いて、このレジストＲ３および反射防止膜３５をマスクとしてＳｉＮ膜３４ａをドライエッチングする。
これにより、図６（Ａ）に示すように、トランジスタのゲート電極対応のパターンを有するハードマスク３４がポリシリコン膜３３ａ上に形成される。この時のオーバーエッチング量を加減することによって、このハードマスク３４は、レジストの初期パターンの線幅（図５（Ｂ）におけるレジストＲ３の線幅）よりも細くスライミング(Sliming)またはトリミング(Trimming)してもよい。これは、トランジスタのゲート長を、マスクパターンで決まるゲート線幅より細くするためである。
レジストＲ３を除去し、ハードマスク３４をマスクにして、ポリシリコン膜３３ａをドライエッチングする。図６（Ｂ）は、このドライエッチング後により形成されたダミーゲート３３およびハードマスク３４を示す。この時のダミーゲート３３の線幅は、最小で数ｎｍ〜十数ｎｍとなる。
つぎの図７（Ａ）〜図１３（Ａ）までは、選択的エピタキシィ(Selective Epitaxy)によるエクステンション部１２ｎと１２ｐの形成に関する。
一般に、選択的エピタキシィによるＳｉの成長は絶縁膜の表面では生じず、Ｓｉの露出表面で生じる。このため、本実施の形態では、ＰＭＯＳ側とＮＭＯＳ側の一方を絶縁膜で保護して選択エピタキシィを行い、その後、逆に他方側を絶縁膜で保護して選択エピタキシィを行う方法を提案する。
まず、ダミーゲート３３周囲のＳｉＯ２膜３２ａを除去する。これにより、図７（Ａ）に示すように、ダミーゲート酸化膜３２、ダミーゲート３３およびハードマスク３４からなるダミースタック６が形成される。
続いて、選択的エピタキシィをしたくない場所を保護する目的の絶縁膜（ここではＳｉＮ膜７ａ）をＣＶＤにより形成する。ＳｉＮ膜７ａの膜厚は１〜１０ｎｍであり、ＳｉＮ膜７ａによって完全にダミースタック６を被覆する。この保護用の膜の材料は、ＳｉＯ２（Ｇｅ基板の場合は、Ｇｅ酸化物）など基板が自然に酸化されてできる膜に対して、ウエットエッチング速度の遅い膜を使う必要がある。
図７（Ｂ）に示すように、ＰＭＯＳ側を保護するレジストＲ４をＳｉＮ膜７ａ上に形成する。
このレジストをマスクにして異方性のドライエッチングを行うと、図８（Ａ）に示すように、ダミースタック６の側面にＳｉＮ膜７ａが残され、これにより隔壁絶縁膜７が形成され、ウェル上のＳｉＮ膜７ａは除去される。ただし、レジストＲ４に保護されているＰＭＯＳ側はＳｉＮ膜７ａで覆われている。
この時に、図８（Ａ）に一部拡大して示すように、Ｐウェル３ｎの表面にエッチングにより掘れが生じる場合があるが、その深さを３ｎｍ以下で設計することが望ましい。この深さが大きいと、つぎの工程以降に行われるエピタキシィの不純物分布領域とＰウェルとのＰＮ接合深さが、チャネル形成面（ゲート直下のウェル表面）に対して大きくなり、このことが短チャネル効果を大きくする一因となる。このことと、エピタキシィによる成長も、この掘れの深さと無関係ではないことから、とくに傾斜端面の制御のためにも、この掘れ量を制御することが望ましい。
図８（Ｂ）に示すように、レジストＲ４を除去する。このレジストを除去後において、Ｐウェル３ｎ表面の掘れを３ｎｍ以下に抑える必要がある。また、この保護膜（ＳｉＮ膜７ａ）を用いた選択的エピタキシィの作り分けを行った場合の特徴的な形状として、この時点で図８（Ｂ）に一部拡大して示すように、ＳＴＩ２上のＳＩＮ膜７ａのエッジ外側に、ＳＴＩ２表面の段差２Ａが形成される。
図９（Ａ）に示すように、ＳｉＮ膜７ａが除去され露出したＮＭＯＳ側のＰウェル３ｎ表面に、砒素Ａｓまたは燐ＰなどのＮ型の不純物が混入したシリコン層（第１エピタキシャル成長層）を選択エピタキシィにより形成する。第１エピタキシャル成長層の材料はＳｉ単結晶、または、シリコンＳｉとゲルマニウムＧｅ、炭素Ｃあるいはその両方との混晶である。このときの不純物濃度は、１Ｅ１８〜１Ｅ２０／ｃｍ３とする。この不純物を含むシリコン層は、ＮＭＯＳトランジスタのＮ型のエクステンション部１２ｎであり、トランジスタの特性に重要な影響をもつ部分である。このエピタキシィは８００℃以下の低温プロセスで行われるため、成長中に導入された不純物はシリコン基板（Ｐウェル３ｎ）内にほとんど拡散しないことから、エクステンション部１２ｎとＰウェル３ｎとの間に急峻な勾配の濃度差をもつ接合面を形成することができ、さらに不純物は活性化しているためにその後の工程で、活性化のための熱処理を行う必要がなく、そこでも基板への不純物拡散を抑制することができる。
これにより、低抵抗のエクステンション部を形成しつつ、トランジスタの短チャネル効果を抑制することができる。
このエクステンション部１２ｎは選択エピタキシィにより形成されることから、その形状にも特徴がある。
すなわち、図９（Ａ）に一部拡大して示すように、ダミーゲート３３側端部において、若干掘れが生じた露出基板面において隔壁絶縁膜７に接する側にエピタキシャル成長層が形成されないことから、その成長条件に応じて（ただし、掘れ量も若干影響する）エクステンション部１２に傾斜端面１２Ａが形成され、その傾斜端面１２Ａが基板面とのなす角度（FASET）が、２０〜７０°の範囲で一定の値をもつ。この角度が小さすぎる場合はエクステンション部１２ｎの寄生抵抗が増大し、角度が大きすぎる場合はゲートとエクステンション部との間の寄生容量が大きくなり、あるいは、後述するようにゲート電極と傾斜端面とをオーバーラップさせるときの余裕が小さくなる。このため、この角度は、上記範囲内に制御することが望ましい。
つぎに、ＰＭＯＳ側のエクステンション部を形成するために、図９（Ｂ）に示すように、ＮＭＯＳ側を保護するための膜、たとえばＳｉＯ２膜８ａを形成する。この膜は、ＰＭＯＳ側においてＳｉＮ膜７ａの上に積層されている。この膜は、その下層にあるＳｉＮ膜７ａに対してウエットエッチング速度が異なる膜、たとえばＳｉＯ２膜８ａとする必要がある。
つぎの図１０（Ａ）〜図１２（Ａ）の工程は、上記図７（Ｂ）〜図９（Ｂ）の工程を、レジストにより保護する側と選択エピタキシィを行う側の関係を上記と反対として、ほぼ同様に繰り返すものである。
すなわち、まず、ＮＭＯＳ側を保護するレジストＲ５を形成し（図１０（Ａ））、ＰＭＯＳ側のＳｉＯ２膜８ａを除去し（図１０（Ｂ））、異方性のドライエッチングによりＳｉＮ膜７ａをエッチングしてＰＭＯＳ側のダミースタック６の両側面に隔壁絶縁膜７を形成し（図１１（Ａ））、レジストＲ５を除去する（図１１（Ｂ））。このとき、ＮＭＯＳ側と同様にシリコン基板の掘れ量を３ｎｍ以下に抑制することが望ましい。つぎに、ＰＭＯＳ側で露出したシリコン基板表面に、ホウ素Ｂまたは（Ｇｅ基板の場合はインジウムＩｎ）などのＰ型の不純物が含まれる第１エピタキシャル成長層を選択的エピタキシィにより成長させ、これによりＰＭＯＳトランジスタのエクステンション部１２ｐを形成する（図１２（Ａ））。このときＮＭＯＳ側はＳｉＯ２膜８ａに覆われており第１エピタキシャル成長層が形成されることはない。このＰ型の第１エピタキシャル成長層（エクステンション部１２ｐ）に、ＮＭＯＳ側と同様に２０〜７０°の傾斜角度(FASET)を有する傾斜端面１２Ａが形成される。
ここで本実施の形態の製造方法における他の特徴は、ＰＭＯＳ側のエクステンション部１２ｐをＮＭＯＳ側のエクステンション部１２ｎよりも後に作ることである。低温のエピタキシィであっても通常、７００〜８００℃前後の熱が加わることから、仮にＰＭＯＳ側で先にエピタキシィを行った場合、その後にＮＭＯＳ側でエピタキシィを行っている最中に、既に形成されているＰＭＯＳ側の第１エピタキシャル成長層（エクステンション部１２ｐ）からホウ素Ｂなどの軽い原子が、シリコン基板（Ｎウェル３ｐ）中に拡散してしまうおそれがある。逆の場合にＮ型不純物がＰウェル３ｎに拡散するおそれは皆無ではないが、ホウ素ＢなどのＰ型不純物は、砒素Ａｓあるいは燐ＰなどのＮ型不純物に比べ拡散係数が大きいことから、とくにホウ素Ｂの拡散を有効に抑制しなければならない。この理由から、ＰＭＯＳ側のエクステンション部１２ｐをＮＭＯＳ側のエクステンション部１２ｎよりも後に作ることが望ましい。
その後、図１２（Ｂ）に示すようにＳｉＯ２膜８ａを除去する。このとき露出したＰＭＯＳ側のＳＴＩ２の表面も若干エッチングされる。
したがって、このような手順、すなわちＰＭＯＳ側とＮＭＯＳ側でＳｉＮ膜７ａを別々に異方性エッチングし、このとき先に形成される側（本例ではＮＭＯＳ側）をＳＴＩ２と同じ材質の絶縁膜で保護する場合、レジストＲ４とＲ５のエッジ位置の違い（合わせずれがない場合、２つのレジストの相反する向きの後退量の合計に対応）に応じた幅の凸部２ＢがＳＩＴ２の上面に残され、しかも、その両側の段差に、ＳｉＯ２膜８ａの膜厚と、そのオーバーエッチング量に応じた差が生じる（本例では、ＰＭＯＳ側で深くなる）。凸部２Ｂは、この方法によりトランジスタを形成したときの形状的な特徴の１つとなる。
図１３（Ａ）に示すように、ＮＭＯＳ側、ＰＭＯＳ側のそれぞれでダミースタック６の両側面を保護していた隔壁絶縁膜７を、加熱した燐酸などのＳｉＯ２膜に対して選択比がとれる溶液に基板１を浸漬することなどの方法により除去する。
つぎの図１３（Ｂ）〜図１５（Ａ）に示す工程において、後に形成するダマシンゲート電極をエクステンション部の傾斜端面に重ねる目的と、その前にソース・ドレイン領域を形成する際の第２エピタキシャル成長層の分離層となる目的を達成するために、少なくとも２層（本例では３層）の側壁絶縁膜をダミースタックの両側面に形成する。
最初に、図１３（Ｂ）に示すように、ハードマスク３４とエッチング選択比が十分高い材質の膜、たとえばＳｉＯ２膜４１を形成し、ダミースタック６を完全に被覆する。このＳｉＯ２膜の厚さは、ゲート電極５ｎおよび５ｐ（図１参照）がエクステンション部の傾斜面に重なる幅を規定するものであることから、図１３（Ａ）に示す工程で除去した隔壁絶縁膜７より厚くなければならない。このことを満たすことを条件に、たとえば２〜１５ｎｍの範囲内でＳｉＯ２膜４１の厚さが予め設定される。
なお、プロセスの変更が必要となるが、先の図１３（Ａ）で隔壁絶縁膜７を除去することなく、これに厚さ的に追加するようにＳｉＯ２膜４１を形成してもよい。この場合、ＳｉＯ２膜の厚さを隔壁絶縁膜７より厚くする必要は必ずしもない。
ＳｉＯ２膜４１を異方性のドライエッチングにより全面エッチング（エッチバック）を行う。これにより、図１４（Ａ）に示すように、ダミースタック６の両側面にＳｉＯ２膜４１が残される。このエッチバック時のオーバーエッチングにより、図１４（Ａ）に一部拡大して示すように、ＰＭＯＳ側のエクステンション部１２ｐの傾斜端面１２Ａに掘れが生じる（ＮＭＯＳ側も同様）。このことはエクステンション部の厚さを減らし、その抵抗値を増加させることから、この掘れ量（段差深さ）を３ｎｍ以下にすることが望ましい。この掘れは、この方法によりトランジスタを形成したときの形状的な特徴の１つとなる。
つぎに、図１４（Ｂ）に示すように、ダミースタック６の両側面に形成されているＳｉＯ２膜に比べエッチング選択比が十分高い膜として、たとえばＳｉＮ膜１３Ａを形成し、続いて、このＳｉＮ膜１３Ａとエッチング選択比が十分高い膜として、たとえばＳｉＯ２膜１３Ｂを形成する。ここでＳｉＮ膜１３Ａは、ゲート電極のエクステンション部に対する重ね幅を規定する前記ＳｉＯ２膜４１のエッチングストッパとして機能させることと、第２エピタキシャル成長層の形成時の前処理に用いる弗酸に耐えエピ成長面を後退させない意味において、その材料がＳｉＮとなっている。ただし、この条件を満たせば、この側壁絶縁膜の下層膜を他の材料から形成してもよい。
なお、上層のＳｉＯ２膜１３Ｂは省略することも可能である。ただし、本例では上記理由により下層にＳｉＮ膜１３Ａを用いたことに関係してＳｉＯ２膜１３Ｂを設けている。つまり、ソース・ドレイン領域形成時の分離層となる側壁スペーサ１３（図１参照）をＳｉＮにより形成すると、その誘電率が高いことからゲートとソースまたはドレインとの寄生容量（フリンジ容量）が大きくなることがある。これを防ぐために、本例ではＳｉＮ膜１３Ａを最低限必要な厚さで比較的薄く形成し、その上にゲート電極とソース・ドレイン領域間の距離を短くしても容量が増大させないために比較的誘電率が低いＳｉＯ２膜１３Ｂを設けている。
この上層のＳｉＯ２膜１３Ｂ、下層のＳｉＮ膜１３Ａを順次、異方性のドライエッチングによりエッチバックすると、図１５（Ａ）に示すように、先に形成した内側のＳｉＯ２膜４１を含めると３層の側壁スペーサ１３ａが形成される。なお、図１に示すように最終的な側壁スペーサ１３は、ＳｉＯ２膜４１が除去され２層となっている。
この側壁スペーサ１３ａの幅は、エッチバック時の異方性を高くすると、最初に成膜した膜の厚さでほぼ決まることから一定となり、その制御性も高まる。
つぎに、ソース・ドレイン領域１０（図１参照）となる第２エピタキシャル成長層を形成するための選択的なエピタキシィを行う。第２エピタキシャル成長層の材料はＳｉ単結晶、または、シリコンＳｉとゲルマニウムＧｅ、炭素Ｃあるいはその両方との混晶である。図１５（Ｂ）は、このエピタキシィ後の断面図である。
形成された第２エピタキシャル成長層１０ａの厚さは、その導電化をイオン注入により行う場合、その不純物濃度分布下面が、シリコン基板面に対して上方に位置し、あるいは、下方に位置する場合でも、そのシリコン基板面からの接合深さＸｊにより短チャネル効果が顕著とならないようにするために必要な厚さに予め設定する。このときイオン注入が余り浅いとソースおよびドレインの直列抵抗値が上昇することから、第２エピタキシャル成長層１０ａの厚さは、イオン注入分布深さとの兼ね合いで最適値が決められている。
また、第２エピタキシャル成長層１０ａの厚さは、後で形成するシリサイド層１５ｎおよび１５ｐがどの程度まで形成されるかによっても制限を受ける。つまり、イオン注入分布下面がシリコン基板にまで達しない場合は、シリサイド層１５ｎおよび１５ｐにシリコン基板面より上方に位置させ、ジャンクションリークの増大を防止する必要がある。また、イオン注入分布下面がシリコン基板内に形成される場合でも、そのイオン注入分布下面より上方にシリサイド層の下面を位置させる必要がある。この観点から、第２エピタキシャル成長層１０ａの厚さの下限が決められる。
なお、第２エピタキシャル成長層１０ａの導電化のために、２度のイオン注入によりレジストをマスクとして選択的にＰ型とＮ型の不純物を注入する方法は、たとえば１０００℃と高い温度の活性化アニールを必要とし、好ましくない。
より好ましい方法としては、少し工程数が増えるが、エクステンション部のＮＭＯＳ側とＰＭＯＳ側で別々に形成した方法（図７（Ａ）〜図１２（Ｂ））と同様にして、その個々の選択的エピタキシィにおいてIn-Situ dopingにより達成するとよい。この方法は、前記イオン注入を用いる方法より、既に形成しているエクステンション部１２ｎおよび１２ｐの熱拡散が生じにくいことから、良好なトランジスタ特性が得られるという利点を有する。
図１６（Ａ）に、第２エピタキシャル成長層１０ａを導電化することにより得られたＮ型のソース・ドレイン領域１０ｎ、Ｐ型のソース・ドレイン領域１０ｐを示す。
つぎの図１６（Ｂ）において、ソース・ドレイン領域１０ｎにシリサイド層１５ｎを形成し、同時に、ソース・ドレイン領域１０ｐにシリサイド層１５ｐを形成する。シリサイド層１５ｎと１５ｐは、たとえばＣｏＳｉ２あるいはＮｉＳｉ２である。このシリサイド層の形成は、コバルトＣｏまたはニッケルＮｉの金属膜を形成した後に熱処理し、その半導体材料と接触する部分を合金化し、薬液処理により非合金化部分（絶縁材料と接触する部分）を除去することにより行う。
層間絶縁膜２０（図１参照）の一部２０ａを堆積し（図１７（Ａ））、その表面部をハードマスク３４が露出するまでエッチバックする。層間絶縁膜２０ａは、プラズマＣＶＤにより形成するＳｉＯ２膜である。図１７（Ｂ）に、このエッチング後の素子断面を示す。このとき側壁スペーサ１３ａの内側と外側の２層のＳｉＯ２膜において、その上部が若干エッチングされる。
このときエッチングされ難いＳｉＮの膜（ハードマスク３４およびＳｉＮ膜１３Ａ）の上部が層間絶縁膜２０ａの表面から突出している。これをＣＭＰにより平坦化して除去する。図１８（Ａ）に、この平坦化後の素子断面を示す。
表面に露出するダミーゲート３３をエッチングにより除去する。より詳細には、ＴＭＡＨ（水酸化テトラメチルアンモニウム）水溶液などのアルカリ溶液によるウエットエッチング、あるいは、シランＣＦ４と酸素Ｏ２の混合ガスを用いたケミカルドライエッチングによってダミーゲート３３を除去する。図１８（Ｂ）に、このエッチングにより形成されたゲート開口部２１を示す。
続いて、ゲート開口部２１内のＳｉＯ２膜４１およびゲート酸化膜３２を、弗酸を含む溶液などを用いてエッチングにより除去する。これにより、図１９（Ａ）に示すように、ゲート開口部２１の底面にウェル（Ｐウェル３ｎまたはＮウェル３ｐ）の表面を露出させる。このエッチングによって、ゲート開口部２１の底部にエクステンション部１２ｎまたは１２ｐの傾斜端面１２Ａが露出する。このときＳｉＮ膜１３Ａがエッチングストッパとして機能し、傾斜端面の露出幅が一定に制御される。
図１９（Ｂ）に示すように、ゲート開口部２１内で露出したウェルおよびエクステンション部の傾斜端面１２Ａにゲート絶縁膜４ｎおよび４ｐを同時に形成する。ゲート絶縁膜４ｎおよび４ｐは、熱酸化によるＳｉＯ２膜、これをプラズマ窒化して形成するＳｉＯＮ膜、あるいは、ＡＬＤ(Atomic Layer Deposition)法により形成するＨｆＯ２膜などである。
酸化による場合、不純物が多いシリコン層で酸化速度が早くなる。通常、エクステンション部１２ｎおよび１２ｐが、Ｐウェル３ｐおよびＮウェル３ｐより高濃度であることから、エクステンション部のゲート酸化膜がより厚く形成される。この場合、ゲートとエクステンション部との結合容量が小さくなる。なお、この結合容量を大きくして蓄積層の形成を加速したい場合は、他の成膜方法を選ぶとよい。
続いて、図１９（Ｂ）に示すように、ゲート金属５Ａを厚く形成し、ゲート開口部２１をゲート金属５Ａにより埋め込む。ゲート金属５Ａの形成は、ＰＶＤのみで行ってもよいし、あるいは、Ｃｕシード層のＰＶＤと、それに続くＣｕの無電解めっきによって行ってもよい。
余分なゲート金属５ＡをＣＭＰ法により除去し、ゲート開口部２１内にのみゲート金属５Ａを残す。これにより、図２０（Ａ）に示すように層間絶縁膜２０ａおよび側壁スペーサ１３に埋め込まれたゲート電極５ｎおよび５ｐが形成される。
図１６（Ｂ）と同様な方法により、このゲート電極５ｎおよび５ｐに、それぞれシリサイド層１４ｎと１４ｐを同時に形成し（図２０（Ｂ））、層間絶縁膜２０ａを積み増して図１に示す層間絶縁膜２０を形成する。これにより、図１に示すＣＭＯＳデバイスの基本構造が完成する。
その後、とくに図示しないが、各シリサイド層に接触し層間絶縁膜２０内に埋め込まれた接続層を形成し、必要ならば上層の配線（不図示）などの形成を行って、当該ＣＭＯＳデバイスを完成させる。
本実施の形態によれば、以下の利益が得られる。
２０ｎｍ以下のゲート長を実現した極微細トランジスタにおいて、シミュレーションによる見積もりでは、エクステンション部のチャネルが形成される基板面からの接合深さに関し、空乏層の上面（すなわち、ソースまたはドレイン側の空間電荷中性領域と空乏層との境界面）が、基板の掘れがなく、また、ゲートコーナー部のキャリア密度の低下がない理想的な場合に４〜５ｎｍ程度必要となることが分かった。ただし、実際には、上記基板の掘れやコーナー部のキャリア密度の低下があり、またエクステンション部の形状、さらには、その濃度も様々であることから、これらの誤差要因を吸収して最大でも、上記接合深さは１０ｎｍ程度で十分であることも分かった。
しかし、従来の方法では、その必要な接合深さ以上にエクステンション部から不純物が熱拡散する。これはソース・ドレイン領域をイオン注入と、その活性化アニールにより行っているためである。
従来では、このソース・ドレイン領域は十分に低い内部抵抗およびコンタクト抵抗の実現、シリサイド層によるジャンクションリーク増大の防止などの観点から、高濃度で基板深くまで形成する必要がある。このような深いイオン注入（高エネルギー注入）による不純物の活性化率を十分にするには、それだけ高温で十分なアニールが必要となり、上記エクステンション部の熱拡散を抑制することは不可能である。
本実施の形態によれば、ソース・ドレイン領域をエピタキシャル成長層により形成しているため、イオン注入で導電化する場合でさえ、その注入エネルギーを低くできアニール条件もきつくする必要がない。また、好ましい導電化方法であるIn-site dopingを用いると、活性化アニールが不要であり、さらに熱拡散の抑制効果が高い。さらに、ジャンクションリーク防止のために必要なシリサイド層の形成面の高さを、エピタキシャル成長層の厚さ制御で自由に変えることができる。
以上より、本実施の形態においては、不純物拡散量が必要最小限で短チャネル効果が十分に抑制された極微細ＭＩＳトランジスタの実現が可能となる。
また、本実施の形態においては、ゲート電極をエクステンション部の傾斜短面に精度よく重ねることが可能である。つまり、ダミースタック６の両側面に、その膜厚が上記重ね量を規定する絶縁膜（本例の場合はＳｉＯ２膜４１）を予め形成し、これをダマシンゲートプロセスのゲート開口時にエッチングすることにより、この開口を拡げ、ゲート電極が埋め込まれる空間をエクステンション部の傾斜端部の上方にも形成する。これによってゲート電極とエクステンション部との重ね量を精度よく制御することができる。
さらに、そのときにストッパとなるように側壁絶縁膜に弗酸などのウエットエッチングや弗酸ベーキングなどのドライエッチングにおいて比較的エッチングレートが低い材料（本例の場合はＳｉＮ膜１３Ａ）を用いている。さらに、その外側の側壁絶縁膜（本例の場合はＳｉＯ２膜１３Ｂ）を低誘電率の材質として寄生容量の低減を実現している。
このような側壁絶縁膜は、ソース・ドレイン領域となる第２エピタキシャル成長層の分離層としても用いる。
側壁絶縁膜は、いわゆるサイドウォール・スペーサであり、その幅の制御性が高い。このことは、寄生容量のばらつき、エクステンション部の抵抗値のばらつきを抑制するために役立っている。
また、本実施の形態に示す製造方法によれば、ＰＭＯＳ側とＮＭＯＳ側において選択的にエピタキシャル成長を行うことができる。このとき、それぞれ片側のみ保護膜する２種類の保護膜が必要となるが、その膜質を互いにエッチング選択比が高い材料（本例の場合、ＳｉＮ膜７ａとＳｉＯ２膜８ａ）として、その結果、これらの除去時にオーバーエッチングが少なくて済む方法を実現している。これにより基板の掘れ量が抑制され、エクステンション部の接合深さＸｊを大きくすることをできるだけ抑制している。
本発明は、ＭＩＳ型電界効果トランジスタを有する半導体製品およびその製造に広く適用できる。
実施の形態におけるＣＭＯＳデバイスのチャネル方向の断面図である。 （Ａ）および（Ｂ）は、実施の形態における方法を適用して製造されるＣＭＯＳデバイスのチャネル方向の断面図であり、ウェル形成時のイオン注入に用いるＳｉＯ２膜の形成までを示すものである。 図２（Ｂ）に続く同断面図であり、Ｎウェル形成時のイオン注入までを示すものである。 図３（Ｂ）に続く同断面図であり、ダミーゲートとなるポリシリコン膜の形成までを示すものである。 図４（Ｂ）に続く同断面図であり、ダミーゲートのパターンが転写されたレジストおよび反射防止膜の形成までを示すものである。 図５（Ｂ）に続く同断面図であり、ダミーゲートのパターンニングまでを示すものである。 図６（Ｂ）に続く同断面図であり、ＰＭＯＳ側を保護するレジストの形成までを示すものである。 図７（Ｂ）に続く同断面図であり、レジスト除去までを示すものである。 図８（Ｂ）に続く同断面図であり、ＳｉＯ２膜の形成までを示すものである。 図９（Ｂ）に続く同断面図であり、ＮＭＯＳ側を保護するレジストの形成までを示すものである。 図１０（Ｂ）に続く同断面図であり、レジスト除去までを示すものである。 図１１（Ｂ）に続く同断面図であり、ＳｉＯ２膜の除去までを示すものである。 図１２（Ｂ）に続く同断面図であり、側壁絶縁膜のＳｉＯ２膜の形成までを示すものである。 図１３（Ｂ）に続く同断面図であり、側壁絶縁膜のＳｉＮ膜の形成までを示すものである。 図１４（Ｂ）に続く同断面図であり、第２エピタキシャル成長層の形成までを示すものである。 図１５（Ｂ）に続く同断面図であり、第２エピタキシャル成長層上のシリサイド層の形成までを示すものである。 図１６（Ｂ）に続く同断面図であり、層間絶縁膜の上部エッチングまでを示すものである。 図１７（Ｂ）に続く同断面図であり、ダミーゲートの除去までを示すものである。 図１８（Ｂ）に続く同断面図であり、ゲート金属の形成までを示すものである。 図１９（Ｂ）に続く同断面図であり、ゲート電極上のシリサイド層の形成までを示すものである。
符号の説明
１…基板、３ｎ…Ｐウェル、３ｐ…Ｎウェル、４ｎ，４ｐ…ゲート絶縁膜、５ｎ，５ｐ…ゲート電極、６…ダミースタック、１０ｎ，１０ｐ…ソース・ドレイン領域、１２ｎ，１２ｐ…エクステンション部、１３…側壁絶縁膜、１４ｎ，１４ｐ，１５ｎ，１５ｐ…シリサイド層、４１…隔壁絶縁膜

Claims (7)

  1. ゲート絶縁膜とゲート電極の積層体と、
    前記ゲート絶縁膜を介して前記ゲート電極と対向しチャネルが形成される半導体基板の領域と、
    当該領域に各々接し互いに離れて形成されている２つの第１エピタキシャル成長層と、
    前記２つの第１エピタキシャル成長層の対向端から互いに離反する向きにさらに離れ、対応する第１エピタキシャル成長層上に各々接する、ソース・ドレイン領域としての２つの第２エピタキシャル成長層と、
    前記ゲート電極の各側面と、対応する前記第２エピタキシャル成長層との間で前記第１エピタキシャル成長層上に各々形成され、当該ゲート電極の側面に接した側面絶縁膜、および、当該側面絶縁膜の第２エピタキシャル成長層側に接し当該側面絶縁膜より誘電率が低い低誘電率絶縁膜とからそれぞれがなる２つの側壁スペーサと、
    を有し、
    前記第１エピタキシャル成長層のゲート側端部に、上方ほど前記ゲート電極からの距離が遠い傾斜端面を備え、
    当該傾斜端面に対して前記ゲート電極が前記ゲート絶縁膜を介して部分的に重なっている
    絶縁ゲート電界効果トランジスタ。
  2. ２つの側壁スペーサのそれぞれにおいて、
    前記側面絶縁膜が、対応する前記ゲート電極の側面から前記第１エピタキシャル成長層上に形成され、
    前記低誘電率絶縁膜が、対応する前記ゲート電極の側面と前記第１エピタキシャル成長層に対し前記側面絶縁膜を介在させて配置され、
    前記第２エピタキシャル成長層に半導体と金属の合金層が形成され、
    前記合金層の底面が前記第２エピタキシャル成長層の底面より上方で前記低誘電率絶縁膜に隣接するように、前記第２エピタキシャル成長層の厚さが決められている
    請求項１に記載の絶縁ゲート電界効果トランジスタ。
  3. ゲート絶縁膜とゲート電極の積層体と、
    前記ゲート絶縁膜を介して前記ゲート電極と対向しチャネルが形成される半導体基板の領域と、
    当該領域に各々接し互いに離れて形成されている２つのエクステンション部と、
    前記２つのエクステンション部の対向端から互いに離反する向きにさらに離れて形成されている２つのソース・ドレイン領域と、
    を有する絶縁ゲート電界効果トランジスタの製造方法であって、
    所定幅の第１スペーサを半導体基板上に形成するステップと、
    前記第１スペーサを分離層とするエピタキシャル成長により前記２つのエクステンション部を前記半導体基板上に形成するステップと、
    前記２つのエクステンション部上で前記第１スペーサの両側面に接する２箇所のそれぞれに、前記第１スペーサの側面に接する第１側面絶縁膜、当該第１側面絶縁膜に接し当該第１側面絶縁膜に対しエッチング選択性を有する第２側面絶縁膜、および、当該第２側面絶縁膜に接し当該第２側面絶縁膜に対しエッチング選択性を有し、かつ当該第２側面絶縁膜より誘電率が低い第３側面絶縁膜からなり、前記第１、第２および第３側面絶縁膜のトータルの膜厚で規定される所定幅を有する第２スペーサを形成するステップと、
    前記２箇所に形成された２つの前記第２スペーサを分離層とするエピタキシャル成長により前記２つのソース・ドレイン領域を前記２つのエクステンション部上に形成するステップと、
    前記第１スペーサおよび前記第１側面絶縁膜を除去し、当該除去により露出した半導体基板の領域に前記積層体を形成するステップと、
    を含む絶縁ゲート電界効果トランジスタの製造方法。
  4. 前記積層体の形成ステップにおいて、
    前記第１スペーサを除去し、
    前記第２スペーサの前記第１側面絶縁膜を除去し、
    当該除去により形成された凹部内に露出する、前記チャネルが形成される半導体基板の領域と前記２つのエクステンション部の傾斜端部との上に前記ゲート絶縁膜を形成し、
    前記凹部内を埋め込むように前記ゲート電極を形成する
    請求項３に記載の絶縁ゲート電界効果トランジスタの製造方法。
  5. 前記２つのエクステンション部および前記２つのソース・ドレイン領域を形成する際の２回のエピタキシャル成長中に、前記チャネルが形成される半導体基板の領域と逆導電型の不純物を、成長中の層に導入する
    請求項４に記載の絶縁ゲート電界効果トランジスタの製造方法。
  6. Ｐ型チャネルのＰ型ＭＩＳトランジスタとＮ型チャネルのＮ型ＭＩＳトランジスタとを備え、
    前記２つのエクステンション部の形成ステップが、
    前記Ｐ型ＭＩＳトランジスタの形成領域を保護する第１保護膜を形成し、前記Ｎ型ＭＩＳトランジスタの形成領域側で前記第１スペーサを分離層とするエピタキシャル成長を行う第１ステップと、
    前記第１保護膜を除去し、前記Ｎ型ＭＩＳトランジスタの形成領域を保護する第２保護膜を形成し、前記Ｐ型ＭＩＳトランジスタの形成領域側で前記第１スペーサ両側の半導体基板を露出させて前記第１スペーサを分離層とするエピタキシャル成長を行う第２ステップと、
    を含む請求項５に記載の絶縁ゲート電界効果トランジスタの製造方法。
  7. 前記第１および第２ステップでは、
    前記第１保護膜を成膜し、
    前記Ｐ型ＭＩＳトランジスタの形成領域側を前記第１保護膜で保護した状態で、前記Ｎ型ＭＩＳトランジスタの形成領域において、前記第１保護膜に対し異方性のドライエッチングを行うことにより前記第１スペーサの両側面に隔壁絶縁膜を形成し、
    当該隔壁絶縁膜および前記第１スペーサを分離層として前記第１ステップのエピタキシャル成長を行い、
    前記第１保護膜が殆どエッチングされない条件で除去可能な絶縁材料からなる第２保護膜を成膜し、前記Ｎ型ＭＩＳトランジスタの形成領域側を第２保護膜で保護した状態で、前記Ｐ型ＭＩＳトランジスタの形成領域において、前記第２保護膜を除去し、
    露出した前記第１保護膜に対し異方性のドライエッチングを行うことにより前記第１スペーサの両側面に隔壁絶縁膜を形成し、
    当該隔壁絶縁膜および前記第１スペーサを分離層として前記第２ステップのエピタキシャル成長を行う
    請求項６に記載の絶縁ゲート電界効果トランジスタの製造方法。
JP2005001608A 2005-01-06 2005-01-06 絶縁ゲート電界効果トランジスタおよびその製造方法 Expired - Fee Related JP4945900B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005001608A JP4945900B2 (ja) 2005-01-06 2005-01-06 絶縁ゲート電界効果トランジスタおよびその製造方法
TW094147410A TW200637001A (en) 2005-01-06 2005-12-30 Insulated gate field-effect transistor and a method of manufacturing the same
US11/325,008 US8030708B2 (en) 2005-01-06 2006-01-04 Insulated gate field-effect transistor
KR1020060001218A KR101237179B1 (ko) 2005-01-06 2006-01-05 절연 게이트 전계 효과 트랜지스터 및 그 제조 방법
CNB200610005740XA CN100502006C (zh) 2005-01-06 2006-01-06 绝缘栅极场效应晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005001608A JP4945900B2 (ja) 2005-01-06 2005-01-06 絶縁ゲート電界効果トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2006190821A JP2006190821A (ja) 2006-07-20
JP4945900B2 true JP4945900B2 (ja) 2012-06-06

Family

ID=36683017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005001608A Expired - Fee Related JP4945900B2 (ja) 2005-01-06 2005-01-06 絶縁ゲート電界効果トランジスタおよびその製造方法

Country Status (5)

Country Link
US (1) US8030708B2 (ja)
JP (1) JP4945900B2 (ja)
KR (1) KR101237179B1 (ja)
CN (1) CN100502006C (ja)
TW (1) TW200637001A (ja)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4706450B2 (ja) * 2005-11-16 2011-06-22 ソニー株式会社 半導体装置およびその製造方法
JP2007281038A (ja) * 2006-04-03 2007-10-25 Toshiba Corp 半導体装置
US20070298573A1 (en) * 2006-06-22 2007-12-27 Chien-Ting Lin Semiconductor device and method for manufacturing the same
US20080070356A1 (en) * 2006-09-14 2008-03-20 Advanced Micro Devices, Inc. Trench replacement gate process for transistors having elevated source and drain regions
US7998821B2 (en) * 2006-10-05 2011-08-16 United Microelectronics Corp. Method of manufacturing complementary metal oxide semiconductor transistor
GB0624106D0 (en) * 2006-12-02 2007-01-10 Nxp Bv Field effect transistors
JP5380827B2 (ja) 2006-12-11 2014-01-08 ソニー株式会社 半導体装置の製造方法
JP2008270575A (ja) * 2007-04-20 2008-11-06 Renesas Technology Corp 半導体装置およびその製造方法
JP2008282901A (ja) 2007-05-09 2008-11-20 Sony Corp 半導体装置および半導体装置の製造方法
JP5157259B2 (ja) * 2007-05-29 2013-03-06 ソニー株式会社 固体撮像素子及び撮像装置
US7585716B2 (en) * 2007-06-27 2009-09-08 International Business Machines Corporation High-k/metal gate MOSFET with reduced parasitic capacitance
JP4994139B2 (ja) * 2007-07-18 2012-08-08 パナソニック株式会社 半導体装置及びその製造方法
US20090186475A1 (en) * 2008-01-21 2009-07-23 Shyh-Fann Ting Method of manufacturing a MOS transistor
EP2113940A1 (en) * 2008-04-30 2009-11-04 Imec A method for producing NMOS and PMOS devices in CMOS processing
JP2009302317A (ja) * 2008-06-13 2009-12-24 Renesas Technology Corp 半導体装置およびその製造方法
WO2009154242A1 (ja) * 2008-06-18 2009-12-23 日本電気株式会社 Ｍｉｓ型電界効果トランジスタの製造方法
US8114727B2 (en) * 2008-08-29 2012-02-14 Texas Instruments Incorporated Disposable spacer integration with stress memorization technique and silicon-germanium
JP5287539B2 (ja) * 2009-06-23 2013-09-11 富士通セミコンダクター株式会社 半導体装置の製造方法
US20110127614A1 (en) * 2009-11-30 2011-06-02 Thilo Scheiper Reducing the series resistance in sophisticated transistors by embedding metal silicide contact regions reliably into highly doped semiconductor material
US8299546B2 (en) * 2010-03-25 2012-10-30 International Business Machines Corporation Semiconductor devices with vertical extensions for lateral scaling
US8592266B2 (en) * 2010-10-27 2013-11-26 International Business Machines Corporation Replacement gate MOSFET with a high performance gate electrode
JP2012099517A (ja) 2010-10-29 2012-05-24 Sony Corp 半導体装置及び半導体装置の製造方法
US9595477B2 (en) * 2011-01-20 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including an epitaxy region
US20120276695A1 (en) * 2011-04-29 2012-11-01 International Business Machines Corporation Strained thin body CMOS with Si:C and SiGe stressor
WO2012163429A1 (en) * 2011-06-03 2012-12-06 Acconeer Ab Process for manufacturing a semiconductor device and an intermediate product for the manufacture of a semiconductor device
US9087741B2 (en) 2011-07-11 2015-07-21 International Business Machines Corporation CMOS with dual raised source and drain for NMOS and PMOS
US20130032876A1 (en) * 2011-08-01 2013-02-07 International Business Machines Corporation Replacement Gate ETSOI with Sharp Junction
CN107068753B (zh) 2011-12-19 2020-09-04 英特尔公司 通过部分熔化升高的源极-漏极的晶体管的脉冲激光退火工艺
US8592264B2 (en) 2011-12-21 2013-11-26 International Business Machines Corporation Source-drain extension formation in replacement metal gate transistor device
US9653559B2 (en) * 2011-12-27 2017-05-16 Intel Corporation Methods to enhance doping concentration in near-surface layers of semiconductors and methods of making same
US8951842B2 (en) 2012-01-12 2015-02-10 Micron Technology, Inc. Semiconductor growth substrates and associated systems and methods for die singulation
US8592916B2 (en) 2012-03-20 2013-11-26 International Business Machines Corporation Selectively raised source/drain transistor
JP5956809B2 (ja) 2012-04-09 2016-07-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20180123740A (ko) 2012-05-18 2018-11-19 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
US8658486B2 (en) * 2012-05-23 2014-02-25 International Business Machines Corporation Forming facet-less epitaxy with a cut mask
US8778786B1 (en) * 2012-05-29 2014-07-15 Suvolta, Inc. Method for substrate preservation during transistor fabrication
US8916443B2 (en) 2012-06-27 2014-12-23 International Business Machines Corporation Semiconductor device with epitaxial source/drain facetting provided at the gate edge
US8546203B1 (en) * 2012-07-17 2013-10-01 International Business Machines Corporation Semiconductor structure having NFET extension last implants
US8673699B2 (en) * 2012-07-17 2014-03-18 International Business Machines Corporation Semiconductor structure having NFET extension last implants
CN103633027B (zh) * 2012-08-23 2016-12-21 中芯国际集成电路制造(上海)有限公司 一种形成源漏区双外延层的方法
KR20140036823A (ko) * 2012-09-18 2014-03-26 삼성전자주식회사 반도체 소자 제조 방법
CN103854980B (zh) * 2012-11-29 2016-05-11 中国科学院微电子研究所 形成半导体器件替代栅的方法以及制造半导体器件的方法
US9029208B2 (en) * 2012-11-30 2015-05-12 International Business Machines Corporation Semiconductor device with replacement metal gate and method for selective deposition of material for replacement metal gate
CN103871886B (zh) * 2012-12-18 2017-12-01 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
JP6178118B2 (ja) 2013-05-31 2017-08-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102065973B1 (ko) * 2013-07-12 2020-01-15 삼성전자 주식회사 반도체 장치 및 그 제조 방법
CN104347512B (zh) * 2013-08-07 2017-07-14 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的形成方法
US9252014B2 (en) 2013-09-04 2016-02-02 Globalfoundries Inc. Trench sidewall protection for selective epitaxial semiconductor material formation
US9087917B2 (en) * 2013-09-10 2015-07-21 Texas Instruments Incorporated Inner L-spacer for replacement gate flow
US9812577B2 (en) 2014-09-05 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and fabricating method thereof
US9502418B2 (en) 2014-10-02 2016-11-22 International Business Machines Corporation Semiconductor devices with sidewall spacers of equal thickness
US9666709B2 (en) * 2015-01-29 2017-05-30 Globalfoundries Inc. Non-planar semiconductor structure with preserved isolation region
US20160247888A1 (en) * 2015-02-19 2016-08-25 International Business Machines Corporation Non-uniform gate dielectric for u-shape mosfet
US9859422B2 (en) 2015-05-28 2018-01-02 Sandisk Technologies Llc Field effect transistor with elevated active regions and methods of manufacturing the same
US11049939B2 (en) * 2015-08-03 2021-06-29 Semiwise Limited Reduced local threshold voltage variation MOSFET using multiple layers of epi for improved device operation
JP2017037957A (ja) * 2015-08-10 2017-02-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN109300789B (zh) * 2017-07-25 2021-07-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10355017B1 (en) 2018-03-23 2019-07-16 Sandisk Technologies Llc CMOS devices containing asymmetric contact via structures and method of making the same
US10770459B2 (en) 2018-03-23 2020-09-08 Sandisk Technologies Llc CMOS devices containing asymmetric contact via structures
US11302395B2 (en) * 2019-06-25 2022-04-12 Micron Technology, Inc. Apparatus having transistors with raised extension regions
CN113224158A (zh) 2020-02-04 2021-08-06 联芯集成电路制造(厦门)有限公司 半导体晶体管及其制作方法
US11373696B1 (en) 2021-02-19 2022-06-28 Nif/T, Llc FFT-dram
US11798983B2 (en) 2021-07-19 2023-10-24 United Semiconductor Japan Co., Ltd. Semiconductor device with deeply depleted channel and manufacturing method thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168072A (en) * 1990-10-12 1992-12-01 Texas Instruments Incorporated Method of fabricating an high-performance insulated-gate field-effect transistor
JPH0786579A (ja) * 1993-09-14 1995-03-31 Toshiba Corp 半導体装置
JP2778535B2 (ja) * 1995-08-01 1998-07-23 日本電気株式会社 半導体集積回路及びその製造方法
JPH1168094A (ja) * 1997-08-11 1999-03-09 Hitachi Ltd 半導体集積回路装置の製造方法
US6160299A (en) * 1997-08-29 2000-12-12 Texas Instruments Incorporated Shallow-implant elevated source/drain doping from a sidewall dopant source
US6180978B1 (en) * 1997-12-30 2001-01-30 Texas Instruments Incorporated Disposable gate/replacement gate MOSFETs for sub-0.1 micron gate length and ultra-shallow junctions
JP4047492B2 (ja) 1998-06-25 2008-02-13 株式会社東芝 Ｍｉｓ型半導体装置およびその製造方法
US6278165B1 (en) * 1998-06-29 2001-08-21 Kabushiki Kaisha Toshiba MIS transistor having a large driving current and method for producing the same
US6124627A (en) * 1998-12-03 2000-09-26 Texas Instruments Incorporated Lateral MOSFET having a barrier between the source/drain region and the channel region using a heterostructure raised source/drain region
US6022771A (en) * 1999-01-25 2000-02-08 International Business Machines Corporation Fabrication of semiconductor device having shallow junctions and sidewall spacers creating taper-shaped isolation where the source and drain regions meet the gate regions
JP2000294773A (ja) * 1999-04-06 2000-10-20 Fujitsu Ltd 半導体装置及びその製造方法
JP3490046B2 (ja) * 2000-05-02 2004-01-26 シャープ株式会社 半導体装置及びその製造方法
WO2003105206A1 (en) * 2002-06-10 2003-12-18 Amberwave Systems Corporation Growing source and drain elements by selecive epitaxy
JP2004031753A (ja) * 2002-06-27 2004-01-29 Renesas Technology Corp 半導体装置の製造方法
US6906360B2 (en) * 2003-09-10 2005-06-14 International Business Machines Corporation Structure and method of making strained channel CMOS transistors having lattice-mismatched epitaxial extension and source and drain regions
JP2005158786A (ja) * 2003-11-20 2005-06-16 Seiko Epson Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2006190821A (ja) 2006-07-20
TWI301326B (ja) 2008-09-21
CN1819202A (zh) 2006-08-16
KR20060080882A (ko) 2006-07-11
KR101237179B1 (ko) 2013-02-25
US8030708B2 (en) 2011-10-04
TW200637001A (en) 2006-10-16
US20060157797A1 (en) 2006-07-20
CN100502006C (zh) 2009-06-17

Similar Documents

Publication Publication Date Title
JP4945900B2 (ja) 絶縁ゲート電界効果トランジスタおよびその製造方法
JP4825526B2 (ja) Ｆｉｎ型チャネルトランジスタおよびその製造方法
US8772878B2 (en) Performance enhancement in PMOS and NMOS transistors on the basis of silicon/carbon material
US20070108514A1 (en) Semiconductor device and method of fabricating the same
US8361895B2 (en) Ultra-shallow junctions using atomic-layer doping
US7892930B2 (en) Method to improve transistor tox using SI recessing with no additional masking steps
US10411112B2 (en) Semiconductor device with silicon layer containing carbon
US20060131648A1 (en) Ultra thin film SOI MOSFET having recessed source/drain structure and method of fabricating the same
US20110127614A1 (en) Reducing the series resistance in sophisticated transistors by embedding metal silicide contact regions reliably into highly doped semiconductor material
JP2005033098A (ja) 半導体装置及びその製造方法
US7674714B2 (en) Method of fabricating semiconductor devices having a gate silicide
JP2004289152A (ja) 炭素含有領域を有するウエハの炭素外方拡散を防止するための半導体デバイスの製造方法
US8664068B2 (en) Low-diffusion drain and source regions in CMOS transistors for low power/high performance applications
CN107591436B (zh) 鳍式场效应管及其形成方法
JP4537014B2 (ja) 分離されたパンチスルー防止膜を有する集積回路トランジスタの形成方法
JP2008263114A (ja) 半導体装置の製造方法および半導体装置
KR100370128B1 (ko) 반도체 소자의 제조방법
JP4706450B2 (ja) 半導体装置およびその製造方法
JP4951950B2 (ja) 半導体装置およびその製造方法
JP2007234993A (ja) 半導体装置の製造方法
JP2008066548A (ja) 半導体装置および半導体装置の製造方法
JP5007488B2 (ja) 絶縁ゲート電界効果トランジスタの製造方法
JP4887643B2 (ja) 半導体装置およびその製造方法
JP2007073695A (ja) 半導体装置およびその製造方法
JP2006253300A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees