[go: up one dir, main page]

JP4917585B2 - 窒化物系半導体光素子を製造する方法、及びエピタキシャルウエハを製造する方法 - Google Patents

窒化物系半導体光素子を製造する方法、及びエピタキシャルウエハを製造する方法 Download PDF

Info

Publication number
JP4917585B2
JP4917585B2 JP2008217081A JP2008217081A JP4917585B2 JP 4917585 B2 JP4917585 B2 JP 4917585B2 JP 2008217081 A JP2008217081 A JP 2008217081A JP 2008217081 A JP2008217081 A JP 2008217081A JP 4917585 B2 JP4917585 B2 JP 4917585B2
Authority
JP
Japan
Prior art keywords
temperature
layer
growth
main surface
well layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008217081A
Other languages
English (en)
Other versions
JP2010056158A (ja
Inventor
勝史 秋田
陽平 塩谷
孝史 京野
隆道 住友
祐介 善積
昌紀 上野
孝夫 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2008217081A priority Critical patent/JP4917585B2/ja
Priority to TW098126990A priority patent/TW201013997A/zh
Priority to US12/539,887 priority patent/US8183071B2/en
Priority to EP09167757.5A priority patent/EP2161764A3/en
Priority to KR1020090076600A priority patent/KR20100024899A/ko
Priority to CN2009101704595A priority patent/CN101661986B/zh
Publication of JP2010056158A publication Critical patent/JP2010056158A/ja
Application granted granted Critical
Publication of JP4917585B2 publication Critical patent/JP4917585B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、窒化物系半導体光素子を製造する方法、及びエピタキシャルウエハを製造する方法に関する。
特許文献１には、窒化物半導体発光素子が記載されている。実施例では、発光ダイオードはｃ面サファイア基板及びＧａＮ基板上に作製されている。窒化物半導体発光素子の作製では、厚さ２ｎｍのＩｎ０．１５Ｇａ０．８５Ｎ井戸層を摂氏７５０度で成長した後に、摂氏７５０度から摂氏１０５０度に昇温しながら、厚さ３ｎｍのＧａＮ障壁層を成長し、さらに摂氏１０５０度で厚さ１２ｎｍのＧａＮ障壁層を成長する。発光ダイオードのピーク波長は、約４６０ｎｍである。
特許文献２には、III族窒化物発光素子が記載されている。III族窒化物発光素子の発光層は、ｃ面サファイア基板上に形成されており、またＡｌＧａＮ障壁層とＩｎＧａＮ井戸層とを含む。ＡｌＧａＮ障壁層は摂氏１１００度で成長されており、ＩｎＧａＮ井戸層は摂氏８００度で成長される。
特許文献３には、III族窒化物発光素子が記載されている。III族窒化物発光素子の発光層は、ａ面サファイア基板上に形成されており、またＧａＮ障壁層とＩｎＧａＮ井戸層とを含む。ＧａＮ障壁層は摂氏９００度で成長されており、ＩｎＧａＮ井戸層は摂氏７５０度で成長される。
特許文献４には、ｃ面サファイア基板上に形成された発光ダイオードが記載されている。発光ダイオードの活性層の作製では、ＩｎＧａＮ井戸層の成長温度が、ＩｎＧａＮ障壁層の成長温度と同じである。この成長温度は摂氏８００度である。
特許文献５には、ｃ面サファイア基板上に形成された発光ダイオードが記載されている。発光ダイオードの活性層の作製では、ＩｎＧａＮ井戸層の成長温度がＩｎＧａＮ障壁層の成長温度と同じであり、この成長温度は摂氏７５０度である。
特開２００２−４３６１８号公報 特開平１０−１２９２２号公報 特開平１０−１３５５１４号公報 特開平０６−２６８２５７号公報 特開平１１−２２４９７２号公報
特許文献４及び特許文献５の発光素子では、ＩｎＧａＮ井戸層及びＩｎＧａＮ障壁層は同じ温度で成長されていた。一方、特許文献２及び特許文献３の発光素子では、ＩｎＧａＮ井戸層及びＩｎＧａＮ障壁層は異なる温度で成長されていた。ところが、井戸層の成長後に井戸層の成長温度から障壁層の成長温度に昇温中に、井戸層の表面から構成元素の分解が生じていた。この分解によって、井戸層の結晶品質は劣化していた。
特許文献１に示される方法では、井戸層の成長後に、井戸層の成長温度から障壁層の成長温度に昇温中の全体にわたってＧａＮ障壁層を成長すると共に、さらに障壁層の成長温度に到達した後に、別のＧａＮ障壁層を成長する。
しかしながら、発明者らの知見によれば、窒化ガリウム系半導体のｃ面主面上への井戸層の成長では、井戸層成長温度から障壁層成長温度へ昇温中、及び障壁層成長温度の成長中にも、井戸層の分解が生じている。発明者らの実験によれば、半極性を示す窒化ガリウム系半導体領域上に、インジウムを含む窒化ガリウム系半導体の井戸層の成長では、上記のようなｃ面主面上の井戸層の成長と異なっている。
本発明は、このような事情を鑑みて為されたものであり、窒化ガリウム系半導体領域の半極性主面上に、良好な発光特性を有する窒化物系半導体光素子を製造する方法を提供することを目的とし、またこの窒化物系半導体光素子のためのエピタキシャルウエハを製造する方法を提供することを目的とする。
本発明の一側面は、窒化物系半導体光素子を製造する方法である。この方法は、（ａ）成長炉の温度を井戸層成長温度に保ちながら、半極性面の主面を有する窒化ガリウム系半導体領域上に、活性層のための井戸層を成長する工程と、（ｂ）前記井戸層の成長完了の直後に、前記井戸層の主面を覆う保護層を成長する工程と、（ｃ）前記保護層を成長した後に、前記保護層の主面上に前記活性層のための障壁層を障壁層成長温度で成長する工程とを備える。前記活性層は、５０３ｎｍ以上６５０ｎｍ以下の波長領域にピーク波長を有する発光スペクトルを生成するように設けられる。前記保護層の厚さは前記障壁層の厚さより小さく、前記障壁層成長温度は前記井戸層成長温度より高く、前記障壁層成長温度は、前記井戸層成長温度より大きな第１の温度以上であり、前記障壁層の成長は、前記成長炉の温度が前記第１の温度に到達したときに開始され、前記保護層の成長温度は、前記井戸層成長温度以上第１の温度未満の温度範囲であり、前記井戸層は、インジウムを含む窒化ガリウム系半導体からなり、該窒化ガリウム系半導体はＩｎＧａＮであり、前記障壁層は、前記井戸層のバンドギャップエネルギより大きいバンドギャップエネルギを有する窒化物半導体からなり、前記保護層は、前記井戸層のバンドギャップエネルギより大きいバンドギャップエネルギを有する窒化ガリウム系半導体からなり、前記井戸層の主面は半極性面を有し、前記保護層の主面は半極性面を有し、前記障壁層の主面は半極性面を有する。前記保護層は前記井戸層の厚さより小さい厚さを有する。前記半極性面は、前記窒化ガリウム系半導体領域の｛０００１｝面又は｛０００−１｝面を基準にして１０度以上８５度以下の角度で傾斜している。
この方法によれば、井戸層が、窒化ガリウム系半導体領域の主面（半極性面）上に成長される。この主面上への井戸層の成長完了の直後に、保護層が、井戸層の主面を覆うように成長される。この後に、障壁層は、井戸層成長温度より大きな障壁層成長温度で保護層上に成長される。一方、ｃ面主面上に成長された井戸層は、半極性面上に成長された井戸層の分解に比べて生じやすい。故に、障壁層を井戸層成長温度より大きな障壁層成長温度で成長するとき、保護層に覆われた井戸層の分解は、ｃ面主面上の井戸層に比べて小さくなる。したがって、半極性面上の井戸層によれば、良好な発光特性を有する窒化物系半導体光素子を製造できる。
本発明に係る方法は、前記保護層を成長した後に、半導体の成長なしに、前記成長炉の温度を前記井戸層成長温度から前記第１の温度に昇温する工程を更に備えることができる。前記保護層は、前記成長炉の温度の変更を開始する前に、前記井戸層成長温度で成長される。
この方法によれば、保護層が成長炉の温度の変更を開始する前に成長される。これ故に、成長炉の温度の上昇が井戸層上に保護層を成長した後に開始される。井戸層は保護層で覆われた後に、井戸層の成長温度よりも高温にさらされる。
本発明に係る方法では、前記保護層は、前記成長炉の温度を前記井戸層成長温度から昇温しながら成長される。
この方法によれば、井戸層の成長完了の直後に、保護層は、成長炉の温度を井戸層成長温度から昇温しながら成長される。昇温の開始と共に保護層の成長が開始されるので、半極性を示す主面を有する井戸層の分解は、ｃ面主面上に成長された井戸層に比べて生じにくい。また、昇温中に保護層の成長が行われるので、保護層の結晶性は、成長が進むにつれて良くなる。
本発明に係る方法では、前記保護層は、前記成長炉の温度を前記井戸層成長温度から前記第１の温度へ変更する全期間にわたって成長され、前記障壁層は、前記保護層の成長の直後に続けて成長される。
この方法によれば、井戸層の成長完了の直後に、保護層は、成長炉の温度を障壁層成長温度以下の第１の温度へ井戸層成長温度から昇温しながら成長される。保護層の性能（井戸層を保護する性能）は、保護層を成長中に比較的に低い温度で成長される保護層の一部分によっても提供される。この保護能は、成長無しの残りの温度変更期間を半導体層を成長する期間に置き換えても、失われるものではない。つまり、成長炉の温度の上昇が、保護層を成長しながら行われるので、半極性を示す主面を有する井戸層の分解は、ｃ面主面上に成長された井戸層に比べて生じにくい。また、昇温中に保護層の成長が行われるので、保護層の成長が進むにつれて、保護層の結晶性は良くなる。
本発明に係る方法では、前記保護層は、前記成長炉の温度を前記障壁層成長温度より小さい第２の温度へ前記井戸層成長温度から昇温しながら成長される。当該方法は、前記保護層を成長した後に、窒化ガリウム系半導体を成長することなく、前記成長炉の温度を前記第２の温度から前記第１の温度に向けて昇温する工程を更に備えることができる。前記井戸層成長温度から前記第２の温度への平均昇温速度は、前記第２の温度から前記第１の温度への平均昇温速度より大きいことができる。
この方法によれば、保護層を成長した後に成長炉の温度が昇温される。保護層の成長が昇温期間の一部分において行われ、またこの期間の温度変更速度が大きい。これ故に、保護層は、成長期間が経過するにつれて、より高い温度で成膜される。したがって、良好な結晶品質の保護層が成長可能である。
本発明に係る方法は、前記障壁層成長温度は一定に保たれることができる。この方法によれば、障壁層の全体が、障壁層がその性能を名実共に獲得可能な成長温度以上の温度で成長される。また、障壁層成長温度は一定に保つことによって、障壁層成長温度と井戸層成長温度との差が大きくなることを防げる。
本発明に係る方法では、前記第１の温度から前記第１の温度より大きな第３の温度に変更しながら、前記障壁層の少なくとも一部分を成長することができる。
この方法によれば、障壁層の少なくとも一部分が、成長炉の温度を変更しながら成長されるけれども、障壁層の全体は、障壁層がその性能を名実共に獲得可能な成長温度以上の温度で成長される。
本発明に係る方法では、前記井戸層成長温度から前記第１の温度への平均昇温速度は、前記第１の温度から前記第３の温度への平均昇温速度よりも大きいことができる。
この方法によれば、井戸層成長温度から障壁層成長温度への昇温の大部分は、保護層のための成長期間に行われる。これ故に、障壁層の成長開始のときには、成長炉の温度を十分に高くできる。
本発明に係る方法では、前記保護層の成長におけるガリウム原料の供給量は、前記障壁層の成長におけるガリウム原料の供給量より小さい。この方法によれば、ガリウム原料の供給量に応じて、保護層及び障壁層の成長速度が調整される。
本発明に係る方法は、六方晶系半導体ＩｎＳＡｌＴＧａ１−Ｓ−ＴＮ（０≦Ｓ≦１、０≦Ｔ≦１、０≦Ｓ＋Ｔ≦１）からなる基板を準備する工程を更に備えることができる。前記基板の前記主面は、該六方晶系半導体の｛０００１｝面又は｛０００−１｝面を基準にして１０度以上８５度以下の範囲の角度で傾斜している。この方法によれば、半極性の実現には、成長用基板の主面の傾斜角を規定することが良い。
本発明に係る方法は、前記成膜に先立って、前記基板の前記主面に熱処理を行って前記基板に、改質された主面を形成する工程を更に備えることができる。前記熱処理は、アンモニア及び水素を含むガスの雰囲気中で行われ、前記窒化ガリウム系半導体領域が、前記基板の前記改質された主面上に設けられる。
この方法によれば、主面の傾斜によって、半極性の主面には、ｃ面主面とは異なる表面構造が提供される。成膜に先立つ熱処理を基板の主面に施すことによって、ｃ面主面では生じ得ない改質が半極性の主面に生じる。
本発明に係る方法は、第１導電型窒化ガリウム系半導体領域を前記基板上にエピタキシャルに成長する工程を更に備えることができる。前記第１導電型窒化ガリウム系半導体領域の主面は、前記窒化ガリウム系半導体の｛０００１｝面又は｛０００−１｝面を基準にして５０度より大きく８０度未満の範囲の角度で傾斜している。
この方法によれば、第１導電型窒化ガリウム系半導体領域の主面の構造は、基板主面の傾斜によって形成可能である。基板の六方晶系半導体ＩｎＳＡｌＴＧａ１−Ｓ−ＴＮ半導体の｛０００１｝面又は｛０００−１｝面を基準にして５０度より大きく８０度未満の範囲の角度で傾斜するとき、つまり傾斜角が比較的大きいとき、インジウムを含む窒化ガリウム系半導体の成長に良い。
本発明に係る方法では、前記基板は、ｃ軸方向に伸びる貫通転位の密度が第１の貫通転位密度より大きい複数の第１の領域と、ｃ軸方向に伸びる貫通転位の密度が第１の貫通転位密度より小さい複数の第２の領域とを含み、前記第１および第２の領域は交互に配置されており、前記基板の前記主面には前記第１および第２の領域が現れている。この方法によれば、貫通転位密度より小さい第２の領域が半導体デバイスの作製に利用可能である。
本発明に係る方法では、前記第２の領域の前記貫通転位の密度は１×１０７ｃｍ−２未満であることができる。この方法によれば、低転位の活性層を成長可能である。
本発明に係る方法では、前記基板はＧａＮからなることができる。この方法によれば、良好な結晶品質のエピタキシャル成長が可能である。
本発明に係る方法では、前記窒化ガリウム系半導体領域の前記主面は、窒化ガリウム系半導体領域のａ軸方向に傾斜していることができる。この方法によれば、ｍ面における劈開が可能になる。また、本発明に係る方法では、前記窒化ガリウム系半導体領域の前記主面は、窒化ガリウム系半導体領域のｍ軸方向に傾斜していることができる。この方法によれば、インジウムの採り込み効率が良好であり、この結果、良好な発光特性が得られる。さらに、本発明に係る方法では、前記窒化ガリウム系半導体領域の前記主面は、窒化ガリウム系半導体領域の＜１２−３０＞軸方向に傾斜していることができる。
本発明に係る別の側面は、窒化物系半導体光素子のためのエピタキシャルウエハを製造する方法である。この方法は、（ａ）六方晶系半導体ＩｎＳＡｌＴＧａ１−Ｓ−ＴＮ（０≦Ｓ≦１、０≦Ｔ≦１、０≦Ｓ＋Ｔ≦１）からなり、半極性の主面を有する基板を準備する工程と、（ｂ）前記基板の主面上に、半極性面の主面を有する窒化ガリウム系半導体領域を形成する工程と、（ｃ）成長炉の温度を井戸層成長温度に保ちながら、前記窒化ガリウム系半導体領域上に、活性層のための井戸層を成長させる工程と、（ｄ）前記井戸層の主面を覆う保護層を成長する工程と、（ｅ）前記保護層を成長した後に、前記保護層の主面上に前記活性層のための障壁層を障壁層成長温度で成長する工程を備えることができる。前記活性層は、５０３ｎｍ以上６５０ｎｍ以下の波長領域にピーク波長を有する発光スペクトルを生成するように設けられる。前記保護層の厚さは前記障壁層の厚さより小さく、前記障壁層成長温度は前記井戸層成長温度より高く、前記障壁層成長温度は、前記井戸層成長温度より大きな第１の温度以上であり、前記障壁層の成長は、前記成長炉の温度が前記第１の温度に到達したときに開始され、前記保護層の成長温度は、前記井戸層成長温度以上であり第１の温度未満の温度範囲であり、前記井戸層は、インジウムを含む窒化ガリウム系半導体からなり、該窒化ガリウム系半導体はＩｎＧａＮであり、前記障壁層は、前記井戸層のバンドギャップエネルギより大きいバンドギャップエネルギを有する窒化物半導体からなり、前記保護層は、前記井戸層のバンドギャップエネルギより大きいバンドギャップエネルギを有する窒化ガリウム系半導体からなり、前記井戸層の主面は半極性面を有し、前記保護層の主面は半極性面を有し、前記障壁層の主面は半極性面を有する。前記保護層は前記井戸層の厚さより小さい厚さを有する。前記半極性面は、前記窒化ガリウム系半導体領域の｛０００１｝面又は｛０００−１｝面を基準にして１０度以上８５度以下の角度で傾斜している。
この方法によれば、井戸層が、窒化ガリウム系半導体領域の主面（半極性面）上に成長される。この主面上への井戸層の成長完了の直後に、保護層が、井戸層の主面を覆うように成長される。この後に、障壁層は、井戸層成長温度より大きな障壁層成長温度で保護層上に成長される。一方、ｃ面主面上に成長された井戸層は、半極性面上に成長された井戸層の分解に比べて生じやすい。故に、障壁層を井戸層成長温度より大きな障壁層成長温度で成長するとき、保護層に覆われた井戸層では、半極性面上の井戸層の分解はｃ面主面上の井戸層に比べて小さくなる。したがって、良好な発光特性を有する窒化物系半導体光素子を窒化ガリウム系半導体領域の半極性主面上に製造できる。
本発明に係る方法は、前記成膜に先立って、前記基板の前記主面に熱処理を行って前記基板に、改質された主面を形成する工程を更に備えることができる。前記熱処理は、アンモニア及び水素を含むガスの雰囲気中で行われる。前記基板の前記主面は、該六方晶系半導体の｛０００１｝面又は｛０００−１｝面を基準にして５０度より大きく８０度未満の範囲の角度で傾斜している。
この方法によれば、主面の傾斜によって、半極性の主面にはｃ面主面とは異なる表面構造が提供される。成膜に先立つ熱処理を基板の主面に施すことによって、ｃ面主面では得られない主面の改質が生じる。また、窒化ガリウム系半導体領域の主面の構造は基板主面の傾斜によって形成可能である。基板の六方晶系半導体ＩｎＳＡｌＴＧａ１−Ｓ−ＴＮ半導体の｛０００１｝面又は｛０００−１｝面を基準にして５０度より大きく８０度未満の範囲の角度で傾斜するとき、つまり傾斜角が比較的大きいとき、インジウムを含む窒化ガリウム系半導体の成長に良い。
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
以上説明したように、本発明によれば、窒化ガリウム系半導体領域の半極性主面上に、良好な発光特性を有する窒化物系半導体光素子を製造する方法が提供され、またこの窒化物系半導体光素子のためのエピタキシャルウエハを製造する方法が提供される。
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の窒化物系半導体光素子を製造する方法及びエピタキシャルウエハを製造する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。引き続く説明では、例えば＜０００１＞軸に対して逆向きの結晶軸は、＜０００−１＞で表される。
（第１の実施の形態）
図１〜図４は、本実施の形態に係る窒化物系半導体光素子を製造する方法及びエピタキシャルウエハを製造する方法における主要な工程を示す図面である。図１（ａ）に示されるように、工程Ｓ１０１では、窒化物系半導体光素及びエピタキシャルウエハを製造するための基板１１を準備する。基板１１は、例えば六方晶系半導体ＩｎＳＡｌＴＧａ１−Ｓ−ＴＮ（０≦Ｓ≦１、０≦Ｔ≦１、０≦Ｓ＋Ｔ≦１）からなることができる。基板１１は主面１１ａ及び裏面１１ｂを有する。図１（ａ）を参照すると、基板１１の六方晶系半導体のｃ軸の方向を示すベクトルＶＣ＋及び主面１１ａの法線ベクトルＶＮが記載されており、ベクトルＶＣ＋は｛０００１｝面の向きを示している。ベクトルＶＣ−は、ベクトルＶＣ＋とは反対の方向を向いており、また｛０００−１｝面の向きを示している。この基板１１によれば、成長用の主面が傾斜角（オフ角）αを有するので、基板１１の主面１１ａに半極性を提供できる。基板１１の主面１１ａは、該六方晶系半導体の｛０００１｝面又は｛０００−１｝面を基準にして１０度以上の角度で傾斜しており、また８５度以下の角度で傾斜している。六方晶系半導体は、例えばＧａＮ、ＡｌＮ等であることができる。主面１１ａの傾斜角が１０度以上であるとき、十分なピエゾ電界低減効果が得られる。主面１１ａの傾斜角が８５度以下であるとき、良好な結晶品質が得られ発光特性が良好である。
基板１１のエッジ上に２点間の距離の最大値は４５ｍｍ以上であることができる。このような基板は例えばウエハと呼ばれている。基板１１の裏面１１ｂは、基板１１の主面１１ａと実質的に平行であることができる。また、基板１１はＧａＮからなるとき、良好な結晶品質のエピタキシャル成長が可能である。
引き続く工程では、この基板１１の主面１１ａ上に、半導体結晶がエピタキシャルに成長される。上記の傾斜角の主面１１ａの基板１１は、活性層を成長する下地のエピタキシャル半導体領域の主面が窒化ガリウム系半導体のｃ面から１０度以上８５度以下の範囲の角度で傾斜するように、エピタキシャル半導体領域を形成することを可能にする。
基板１１の主面１１ａは、六方晶系半導体の｛０００１｝面又は｛０００−１｝面を基準にして５０度より大きく８０度未満の範囲の角度で傾斜していることができる。六方晶系半導体の主面１１ａの構造は、基板主面の傾斜に依存している。基板の六方晶系半導体ＩｎＳＡｌＴＧａ１−Ｓ−ＴＮ半導体の｛０００１｝面又は｛０００−１｝面を基準にして５０度より大きく８０度未満の範囲の角度で傾斜するとき、つまり傾斜角が比較的大きいとき、インジウムを含む窒化ガリウム系半導体の成長に良い。具体的には、主面１１ａの傾斜角が５０度より大きいとき、井戸層の分解が生じにくい。主面１１ａの傾斜角が８０度未満であるとき、インジウムの採り込み効率が良好である。
また、基板１１の主面１１ａの傾斜の方向に関しては、主面１１ａが基板１１の六方晶系半導体のａ軸方向に傾斜するとき、基板１１上に作製されたエピタキシャル基板は、ｍ面における劈開が可能になる。また、基板１１の主面１１ａが基板１１の六方晶系半導体のｍ軸方向に傾斜するとき、インジウムの採り込み効率が良好であり、この結果、良好な発光特性が得られる。さらに、基板１１の主面１１ａが基板１１の六方晶系半導体の＜１２−３０＞軸方向に傾斜するとき、さらにインジウムの採り込み効率が良好である。
基板１１を成長炉１０に配置する。図１（ｂ）に示されるように、工程Ｓ１０２では、成膜に先立って、成長炉１０にガスＧ０を供給しながら基板１１に熱処理を行って、改質された主面１１ｃを形成する。この熱処理は、アンモニア及び水素を含むガスの雰囲気、或いは窒素を含むガスの雰囲気中で行われることができる。熱処理温度Ｔ０は、例えば摂氏８００度以上１２００度以下であることができる。熱処理時間は、例えば１０分程度である。この工程によれば、主面１１ａの傾斜によって、半極性の主面にはｃ面主面とは異なる表面構造が形成される。成膜に先立つ熱処理を基板１１の主面１１ａに施すことによって、ｃ面主面では得られない半導体主面に改質が生じる。窒化ガリウム系半導体からなるエピタキシャル成長膜が、基板１１の改質された主面１１ｃ上に堆積される。
この方法によれば、この熱処理により、基板１１の主面１１ｃにマイクロステップが形成され、マイクロステップは、複数のテラスからなる。マイクロステップの密度は、例えば２．０×１０４ｃｍ−１以上であることができ、また３．３×１０７ｃｍ−１であることができる。マイクロステップの高さは、例えば０．３ｎｍ以上であることができ、また１０ｎｍ以下であることができる。マイクロステップの長さは、例えば０．３ｎｍ以上であることができ、また５００ｎｍであることができる。
図１（ｃ）に示されるように、工程Ｓ１０３では、熱処理の後に、第１導電型窒化ガリウム系半導体領域１３を基板１１の表面１１ｃ上にエピタキシャルに成長する。この成長のために、原料ガスＧ１を成長炉１０に供給する。窒化ガリウム系半導体領域１３の主面１３ａは、窒化ガリウム系半導体のｃ面から１０度以上８５度以下の範囲の角度で傾斜している。また、基板１１の主面１１ｃの構造を引き継いで、主面１３ａには、同様にマイクロステップが形成されている。第１導電型窒化ガリウム系半導体領域１３は、一又は複数の窒化ガリウム系半導体層（例えば、窒化ガリウム系半導体層１５、１７、１９）を含むことができる。例えば、窒化ガリウム系半導体層１５、１７、１９は、それぞれ、ｎ型ＡｌＧａＮ層、ｎ型ＧａＮ層およびｎ型ＩｎＧａＮ層であることができる。窒化ガリウム系半導体層１５、１７、１９は、基板１１の主面１１ｃ上に順にエピタキシャルに成長される。ｎ型ＡｌＧａＮ層は例えば基板１１の全表面を覆う中間層であり、ｎ型ＧａＮ層は例えばｎ型キャリアを供給するための層であり、ｎ型ＩｎＧａＮ層は例えば活性層のための緩衝層である。
第１導電型窒化ガリウム系半導体領域の主面の構造は、基板主面が傾斜することに起因して提供される。故に、第１導電型窒化ガリウム系半導体領域１３のエピタキシャル成長では、主面１３ａは、下地の基板１１の主面１１ｃの構造を引き継ぎ、基板１１におけるオフ角に対応して、該窒化ガリウム系半導体の｛０００１｝面又は｛０００−１｝面を基準にして傾斜する。例えば、基板１１の主面１１ｃの傾斜角が５０度より大きく８０度未満の範囲であるとき、つまり傾斜角が比較的大きいとき、インジウムを含む窒化ガリウム系半導体の成長に良い。
次の工程では、図２〜図３に示されるように、窒化物系半導体発光素子の活性層２１を作製する。活性層２１は、３７０ｎｍ以上６５０ｎｍ以下の波長領域にピーク波長を有する発光スペクトルを生成するように設けられる。以下、活性層２１の量子井戸構造を作製する手順を、図５を参照しながら詳細に説明する。図５は、活性層の形成における原料ガス及び成長炉の温度の変化を表すタイムチャートである。成長炉の温度は、例えば成長炉のサセプタといった成長炉内の部材の温度としてモニタされる。原料ガスとしては、ガリウム源、インジウム源及び窒素源が使用される。ガリウム源、インジウム源及び窒素源は、それぞれ、例えばＴＭＧ、ＴＭＩ、及びＮＨ３である。
図５に示されるように、時刻ｔ０において、活性層の下地となる窒化ガリウム系半導体の堆積が完了する。時刻ｔ０〜ｔ１の期間において、成長炉１０の温度を、活性層のための半導体成長のための温度に変更する。
工程Ｓ１０４では、図２（ａ）に示されるように、窒化ガリウム系半導体からなるエピタキシャル半導体領域２３を形成する。エピタキシャル半導体領域２３は緩衝層（窒化ガリウム系半導体層１９）上に成長される。エピタキシャル半導体領域２３は、例えば活性層２１の量子井戸構造のための障壁層である。この障壁層はＩｎＹＧａ１−ＹＮ（インジウム組成Ｙ：０≦Ｙ≦０．０５、Ｙは歪み組成）からなり、障壁層はＧａＮ、ＩｎＧａＮ、及びＡｌＧａＮ等であることができる。障壁層の成長は、例えば摂氏７００度以上摂氏９００度以下の温度範囲内の成長温度ＴＢで行われる。本実施例では、ガリウム源及び窒素源を含む原料ガスＧ２を成長炉１０に供給してＧａＮを成長する。この成長は、図５における時刻ｔ１〜ｔ２の間に成長温度ＴＢで成長される。ＧａＮ障壁層ＤＢ１の厚さは例えば１５ｎｍである。
エピタキシャル半導体領域２３は、主面１３ａ上に成長されるので、エピタキシャル半導体領域２３の表面は、主面１３ａの表面構造を引き継ぐ。窒化ガリウム系半導体のｃ面から１０度以上８５度以下の範囲の角度で傾斜した主面２３ａを有している。
時刻ｔ２で、ガリウム原料の供給を停止して窒化ガリウム系半導体の堆積を停止させる。障壁層２３を成長した後に、工程Ｓ１０５では、図２（ｂ）に示されるように、井戸層を成長する前に成長温度ＴＢから成長温度ＴＷに成長炉の温度を変更する。温度の変更は、図５における時刻ｔ２〜ｔ４の間に行われる。この変更期間中に、例えばアンモニアといった窒素源ガスＧ３を成長炉１０に供給する。障壁層の成長における窒素源の供給量が、井戸層の成長における窒素源の供給量と異なるとき、窒素源の供給量を変更して井戸層の成長における窒素源の供給量に合わせる。この変更期間中の少なくとも一部分において、障壁層の成長における窒素原料の流量から井戸層の成長における窒素原料の流量に窒素原料の流量が変更される。この変更は、図５の時刻ｔ２〜ｔ３の期間に行われる。
時刻ｔ４で、成長炉１０の温度が井戸層の成長温度ＴＷに到達する。工程Ｓ１０６では、図２（ｃ）に示されるように、成長炉１０の温度を井戸層成長温度ＴＷに保ちながら、エピタキシャル半導体領域２３の半極性主面２３ａ上に、時刻ｔ４〜ｔ５の期間で量子井戸構造のための井戸層２５ａを成長する。井戸層２５ａはＩｎＸＧａ１−ＸＮ（インジウム組成Ｘ：０＜Ｘ＜１、Ｘは歪み組成）といった、インジウムを含む窒化ガリウム系半導体からなる。井戸層２５ａは、障壁層２３のバンドギャップエネルギより小さいバンドギャップエネルギを有する。図５に示されるように、井戸層２５ａの成長温度ＴＷは成長温度ＴＢより低い。本実施例では、ガリウム源、インジウム源及び窒素源を含む原料ガスＧ４を成長炉１０に供給してＩｎＧａＮを成長する。井戸層２５ａの主面は、エピタキシャル半導体領域２３の主面上にエピタキシャルに成長されるので、井戸層２５ａの表面は、エピタキシャル半導体領域２３の表面構造を引き継ぐ。また、エピタキシャル半導体領域２３の主面の傾斜角に応じて、窒化ガリウム系半導体のｃ面から１０度以上８５度以下の範囲の角度で傾斜する。井戸層２５ａの成長は、例えば摂氏６５０度以上摂氏８５０度以下の温度範囲内の成長温度ＴＷで行われる。ＩｎＧａＮ井戸層の厚さＤＷは例えば２．５ｎｍである。
時刻ｔ５で、井戸層２５ａの成長が完了する。工程Ｓ１０７では、図３（ａ）に示されるように、井戸層２５ａの成長完了の直後に、井戸層２５ａの主面を覆う保護層２７ａを温度ＴＰで成長する。保護層２７ａは、井戸層２５ａのバンドギャップエネルギより大きい窒化ガリウム系半導体からなる。保護層２７ａは、例えばＧａＮ、ＩｎＧａＮ、及びＡｌＧａＮ等からなることができる。保護層２７ａは、例えばＩｎＺＧａ１−ＺＮ（インジウム組成Ｚ：０≦Ｚ＜１、Ｚは歪み組成）からなる。また、保護層２７ａは、障壁層２３のバンドギャップエネルギ以下の窒化ガリウム系半導体からなることができる。
本実施例では、温度ＴＰとして井戸層成長温度ＴＷが用いられる。このため、保護層２７ａは、成長炉１０の温度を井戸層成長温度ＴＷに保ちながら、井戸層２５ａの半極性主面上に、時刻ｔ５〜ｔ６の期間で成長される。堆積の無い期間に井戸層２５ａの表面を成長炉内の雰囲気にさらすことないように、保護層２７ａの成長は井戸層２５ａの成長完了直後に開始される。図５に示されるように、保護層２７ａの成長温度ＴＷは井戸層２５ａの成長温度ＴＷと同じである。この方法によれば、保護層２７ａが成長炉１０の温度の変更を開始する前に成長されるので、成長炉１０の温度の上昇が井戸層２５ａ上に保護層２７ａを成長した後に開始される。井戸層２５ａは保護層２７ａで覆われた後に高温にさらされる。
本実施例では、ガリウム源及び窒素源を含む原料ガスＧ５を成長炉１０に供給してＧａＮを成長する。保護層２７ａの主面は、井戸層２５ａの主面上にエピタキシャルに成長されるので、保護層２７ａの表面は、井戸層２５ａの表面構造を引き継ぐ。このエピタキシャル半導体領域２５ａの主面の傾斜角に応じて、窒化ガリウム系半導体のｃ面から１０度以上８５度以下の範囲の角度で傾斜している。保護層２７ａの成長は、例えば摂氏６５０度以上摂氏８５０以下の温度範囲内の成長温度ＴＷで行われる。保護層２７ａの厚さＤＰは障壁層２３の厚さＤＢより小さく、また保護層２７ａの厚さＤＰは井戸層２５ａの厚さＤＷより小さい。保護層２７ａの厚さＤＰは例えば１．０ｎｍである。
時刻ｔ６で、ガリウム原料の供給を停止して窒化ガリウム系半導体の堆積を停止させる。保護層２７ａを成長した後に、工程Ｓ１０８では、図３（ｂ）に示されるように、障壁層を成長する前に成長温度ＴＷから成長温度ＴＢに成長炉１０の温度を変更する。温度の変更は、図５における時刻ｔ６〜ｔ７〜ｔ８の間に行われる。この変更期間中に、例えばアンモニアといった窒素源ガスＧ６を成長炉１０に供給する。保護層２７ａの成長における窒素源の供給量が、障壁層の成長における窒素源の供給量と異なるとき、窒素源の供給量を変更して井戸層の成長における窒素源の供給量に合わせる。この変更期間中の少なくとも一部分において、障壁層の成長における窒素原料の流量から井戸層の成長における窒素原料の流量に窒素原料の流量が変更される。この変更は、図５における時刻ｔ６〜ｔ７の間に行われる。この期間の温度変更は、時間と共に温度上昇速度を小さくして、時刻ｔ６〜ｔ７の間の温度プロファイルは上に凸の形状を成す。この昇温プロファイルによって、成長温度ＴＢまでの到達安定時間を短くすることができ、井戸層の劣化を抑制することができる。例えば、温度上昇の期間内の一時刻に先立つ前期間の温度変化の平均速度は、上記の時刻の後の後期間の温度変化の平均速度よりも大きく、ここで、平均速度は期間の始点と終点とを直線で近似することにより得られる。
この方法によれば、井戸層２５ａが、半極性の主面２３ａ上に成長される。この主面２３ａ上への井戸層２５ａの成長完了の直後に、保護層２７ａが、井戸層２５ａの主面を覆うように成長される。この後に、成長炉１０の温度が、障壁層を成長するために、井戸層成長温度ＴＷより大きな障壁層成長温度ＴＢへ変更される。一方、ｃ面主面上に成長された井戸層の分解、つまり井戸層結晶と保護層結晶の混晶化、または井戸層結晶のＩｎ偏析は、半極性面上に成長された井戸層に比べて生じやすい。故に、井戸層２５ａを成長した後に次の障壁層を成長温度ＴＢで成長するとき、保護層２７ａに覆われた井戸層２５ａの分解は、ｃ面主面上の井戸層に比べて小さくなる。したがって、良好な発光特性を有する窒化物系半導体光素子が、窒化ガリウム系半導体領域の半極性面上に製造される。
時刻ｔ８において、成長炉１０の昇温が完了する。保護層２７ａを成長した後に、図３（ｃ）に示されるように、成長炉１０の温度を成長温度ＴＢに保ちながら、時刻ｔ８〜ｔ９で、窒化ガリウム系半導体からなる障壁層２９ａを成長する。成長温度ＴＢは成長温度ＴＷより高い。また、成長温度ＴＢは、良好な結晶品質を有する障壁層の成長を可能にする第１の温度ＴＲ以上であり、成長炉の温度が温度ＴＲに到達したとき、障壁層２９ａの成長が開始される。保護層２７ａ、２７ｂ、２７ｃの成長温度ＴＰは、井戸層成長温度ＴＷ以上第１の温度ＴＲ以下の温度範囲であり、本実施例では保護層２７ａ〜２７ｃの成長温度ＴＰは成長温度ＴＷと同じである。障壁層２９ａの厚さＤＢ２は保護層２７ａの厚さＤＰよりも大きい。井戸層及び障壁層でもない保護層２７ａを薄くして、障壁層２９ａの厚さを大きくできる。本実施例では、障壁層２９ａは例えばＧａＮからなり、障壁層２９ａの厚さＤＢ２は例えば１４ｎｍである。障壁層２９ａの主面は、保護層２７ａの主面上にエピタキシャルに成長されるので、窒化ガリウム系半導体のｃ面から１０度以上８５度以下の範囲の角度で傾斜している。障壁層２９ａの表面は、井戸層２５ａの表面構造を引き継いている。
同様に成長を行って、図４（ａ）に示されるように活性層２１を形成する。繰り返しの工程Ｓ１１０で、温度ＴＢから温度ＴＷへの降温（期間ｔ９〜ｔ１０〜ｔ１１）、井戸層の成長（期間ｔ１１〜ｔ１２）、保護層の成長（期間ｔ１２〜ｔ１３）、温度ＴＷから温度ＴＢへの昇温（期間ｔ１３〜ｔ１４〜ｔ１５）、及び障壁層の成長（期間ｔ１５〜ｔ１６）を繰り返して、量子井戸構造を完成させる。図５に示されるように、量子井戸構造は、障壁層２３、２９ａ、２９ｂ、２９ｃ、井戸層２５ａ、２５ｂ、２５ｃ、保護層２７ａ、２７ｂ、２７ｃを含む。
保護層２７ａ〜２７ｃの膜厚ＤＰは０．５ｎｍ以上５ｎｍ以下であることができる。井戸層２５ａ〜２５ｃの膜厚は１ｎｍ以上１０ｎｍ以下であることができる。また、ＩｎＸＧａ１−ＸＮ井戸層２５ａ、２５ｂ、２５ｃのインジウム組成Ｘは、０．０１より大きいことができる。井戸層２５ａ〜２５ｃのＩｎＸＧａ１−ＸＮは０．４より小さいことができる。この範囲のインジウム組成のＩｎＧａＮの成長が可能となり、波長３７０ｎｍ以上６５０ｎｍ以下の発光素子を得ることができる。保護層２７ａ〜２７ｃをＧａＮ、障壁層２３、２９ａ、２９ｂ、２９ｃをＩｎＹＧａ１−ＹＮ（インジウム組成Ｙ：０≦Ｙ＜１、Ｙは歪み組成）とすることもできる。
図４（ｂ）を参照すると、工程Ｓ１１１では、活性層２１上に、第２導電型窒化ガリウム系半導体領域３１を基板１１の表面１１ｃ上にエピタキシャルに成長する。この成長は、成長炉を用いて行われ、第２導電型窒化ガリウム系半導体層３１の成長温度Ｔ２は井戸層２５ａ〜２５ｃの成長温度ＴＷよりも高い。第２導電型窒化ガリウム系半導体領域３１は、例えば電子ブロック層３３、第１のｐ型コンタクト層３５及び第２のｐ型コンタクト層３７を含むことができる。電子ブロック層３３は例えばＡｌＧａＮからなることができる。ｐ型コンタクト層３５、３７はｐ型ＧａＮからなることができる。第２のｐ型コンタクト層３７のドーパント濃度Ｎ３７は第１のｐ型コンタクト層３５のドーパント濃度Ｎ３５よりも大きい。本実施例では、電子ブロック層３３、ｐ型コンタクト層３５、３７の成長温度は、例えば摂氏１１００度である。第２導電型窒化ガリウム系半導体領域３１の形成の工程において、図４（ｂ）に示されるエピタキシャルウエハＥが完成する。必要な場合には、半導体レーザの光ガイドのために一対の光ガイド層を成長することができる。一対の光ガイド層は活性層を挟む。これらの光ガイド層は、例えばＩｎＧａＮまたはＧａＮからなることができる。
また、ｐ型コンタクト層３５、３７の成長速度は、井戸層２５ａ〜２５ｃ及び障壁層２３、２９ａ〜２９ｃの成長速度よりも大きい。活性層２１を形成した後に、井戸層２５ａ〜２５ｃの成長温度ＴＷよりも高温で行われるｐ型コンタクト層３５、３７の成長時間を短くできる。
エピタキシャルウエハＥにおいて、第１導電型窒化ガリウム系半導体領域１３、活性層２１、及び第２導電型窒化ガリウム系半導体層３１は、基板１１の主面１１ａの法線軸の方向に配列されていることができる。該六方晶系半導体のｃ軸の方向は基板１１の主面１１ａの法線軸の方向と異なる。エピタキシャル成長の成長方向はｃ軸方向である一方で、この成長方向は、法線軸の方向に積層される半導体層１３、２１、３１の積層方向と異なる。
次の工程では、エピタキシャルウエハＥ上に電極を形成する。第１の電極（例えば、アノード電極）がコンタクト層３７上に形成されると共に、第２の電極（例えば、カソード電極）が基板裏面１３ｂ上に形成される。
電極の形成の後に、ｍ面またはａ面劈開を行って共振器面として作製することができる。劈開によって形成されたｍ面またはａ面を共振器面とする半導体レーザの作製が可能となる。また、基板１１におけるｃ軸傾斜の方向と基板１１の窒化ガリウム系半導体のｍ軸またはａ軸の方向とは８９度以上９１度以下の範囲であることができる。基板主面１１ａにおけるｃ面からｍ軸またはａ軸方向に傾斜した角度が−１度以上＋１度以下の範囲を超えると、レーザとしての特性の低下が顕著になる。なお、エピタキシャル半導体領域２３の主面２３ａの傾斜の方向が窒化ガリウム系半導体のｍ軸の方向であれば、ａ面を劈開面として使用できる。また、傾斜の方向が窒化ガリウム系半導体のａ軸の方向であれば、より壁開容易なｍ面を劈開面と使用することができる。
図６は、実施の形態において使用可能なＧａＮ基板の一構造を示す図面である。基板１１は、ｃ軸方向に伸びる貫通転位密度が第１の貫通転位密度より大きい複数の第１の領域１２ａと、ｃ軸方向に伸びる貫通転位密度が第１の貫通転位密度より小さい複数の第２の領域１２ｂとを含むことができる。基板１１の主面１１ａには第１および第２の領域１２ａ、１２ｂが現れている。基板１１の主面１１ａにおいて、第１および第２の領域１２ａ、１２ｂの幅は、それぞれ、例えば３０マイクロメートル、３７０マイクロメートルである。第１および第２の領域１２ａ、１２ｂは所定の方向に交互に配置されている。基板が窒化ガリウムからなるとき、所定の方向は該窒化ガリウムのａ軸の方向であることができる。
第１の領域１２ａは高転位密度の欠陥集中領域の半導体部であり、第２の領域１２ｂは低転位密度の欠陥低減領域の半導体部である。基板１１の低転位密度の領域に窒化物系半導体発光素子を作製することによって、発光素子の発光効率、信頼性を向上させることができる。第２の領域１２ｂの貫通転位密度は１×１０７ｃｍ−２未満であると、実用に十分な信頼性をもつ半導体レーザが得られる。
（実施例１）オフ角
引き続き本実施の形態の実施例を説明する。有機金属気相成長法を用いて発光ダイオード（ＬＥＤ）の作製を行った。有機金属気相成長のためのガリウム原料、インジウム原料、アルミニウム原料、及び窒素原料として、それぞれ、トリメチルガリウム（ＴＭＧ）、トリメチルインジウム（ＴＭＩ）、トリメチルアルミニウム（ＴＭＡ）及びアンモニアを用いた。ｎ型及びｐ型ドーパントとして、ＳｉＨ４及びＣｐ２Ｍｇを用いた。図７には、主要な製造条件が示されている。ＧａＮウエハ４１を準備した。引き続き、図７及び図８を参照しながら、ＬＥＤ構造の作製を説明する。ＧａＮウエハ４１の主面はＧａＮウエハ４１のｃ面に対して７５度の角度で傾斜している。ＧａＮウエハ４１を成長炉に配置した後に、アンモニア及び水素の雰囲気中で熱処理を行った。熱処理温度は摂氏１０５０度であり、熱処理時間は１０分程度であった。
熱処理の後に、ＴＭＧ（２４．４μｍｏｌ／分）、ＴＭＡ（４．３μｍｏｌ／分）、ＮＨ３（５ｓｌｍ）、ＳｉＨ４を成長炉に供給して、ＧａＮウエハ４１上にｎ型ＡｌＧａＮ層４３を摂氏１１００度で成長した。ｎ型ＡｌＧａＮ層４３の厚さは５０ｎｍであった。ｎ型ＡｌＧａＮ層４３の成長速度は９．８ｎｍ／分であった。ｎ型ＡｌＧａＮ層４３のＡｌ組成は０．１２であった。
次いで、ＴＭＧ（２４３．８μｍｏｌ／分）、ＮＨ３（７．５ｓｌｍ）、ＳｉＨ４を成長炉に供給して、ｎ型ＡｌＧａＮ層４３上にｎ型ＧａＮ層４５を摂氏９５０度で成長した。ｎ型ＧａＮ層４５の厚さは２０００ｎｍであった。ｎ型ＧａＮ層４５の成長速度は１２９．６ｎｍ／分であった。
ＴＭＧ（２４．４μｍｏｌ／分）、ＴＭＩ（２．１μｍｏｌ／分）、ＮＨ３（６ｓｌｍ）、ＳｉＨ４を成長炉に供給して、ｎ型ＩｎＧａＮ層４７をｎ型ＧａＮ層４５上に摂氏８４０度で成長した。ｎ型ＩｎＧａＮ層４７の厚さは１００ｎｍであった。ｎ型ＩｎＧａＮ層４７の成長速度は６．７ｎｍ／分であった。ｎ型ＩｎＧａＮ層４７のＩｎ組成は０．０２であった。
次いで、活性層４９を成長した。ＴＭＧ（２４．４μｍｏｌ／分）、ＮＨ３（６ｓｌｍ）を成長炉に供給して、アンドープＧａＮ層４９ａをｎ型ＩｎＧａＮ層４７上に摂氏８７０度で成長した。アンドープＧａＮ層４９ａの厚さは１５ｎｍであった。ＧａＮ層４９ａの成長速度は６．７ｎｍ／分であった。
続けて、成長炉の温度を摂氏８７０度から摂氏７４５度に変更した。ＴＭＧ（１５．６μｍｏｌ／分）、ＴＭＩ（５８．０μｍｏｌ／分）、ＮＨ３（８ｓｌｍ）を成長炉に供給して、アンドープＩｎＧａＮ層４９ｂをＧａＮ層４９ａ上に摂氏７４５度で成長した。ＩｎＧａＮ層４９ｂの厚さは２．５ｎｍであった。ＩｎＧａＮ層４９ｂの成長速度は３．６ｎｍ／分であった。アンドープＩｎＧａＮ層４７のＩｎ組成は０．２０であった。
次いで、成長炉の温度を摂氏７４５度に維持しながら、ＴＭＧ（１５．６μｍｏｌ／分）、ＮＨ３（８ｓｌｍ）を成長炉に供給して、アンドープＧａＮ層４９ｃをＩｎＧａＮ層４９ｂ上に摂氏７４５度で成長した。ＧａＮ層４９ｃの厚さは１ｎｍであった。ＧａＮ層４９ｃの成長速度は例えば３．６ｎｍ／分であった。
アンドープＧａＮ層４９ｃを成長した後に、成長炉の温度を摂氏７４５度から摂氏８７０度に変更した。この後に、ＴＭＧ（２４．４μｍｏｌ／分）、ＮＨ３（６ｓｌｍ）を成長炉に供給して、アンドープＧａＮ層４９ｄをＧａＮ層４９ｃ上に摂氏８７０度で成長した。ＧａＮ層４９ｄの厚さは１４ｎｍであった。ＧａＮ層４９ｄの成長速度は６．７ｎｍ／分であった。
井戸層４９ｂ、保護層４９ｃ及び障壁層４９ｄの成長を繰り返して、活性層４９を形成した。この後に、ＴＭＧ（１３．０μｍｏｌ／分）、ＮＨ３（６ｓｌｍ）を成長炉に供給して、アンドープＧａＮ層（Ｎ２−ＧａＮ層）５１を活性層４９上に摂氏８７０度で成長した。ＧａＮ層５１の厚さは３ｎｍであった。ＧａＮ層５１の成長速度は４．５ｎｍ／分であった。また、ＴＭＧ（９８．７μｍｏｌ／分）、ＮＨ３（５ｓｌｍ）を成長炉に供給して、アンドープＧａＮ層５３をＧａＮ層５１上に摂氏１１００度で成長した。ＧａＮ層５３の厚さは１０ｎｍであった。ＧａＮ層５３の成長速度は６０．０ｎｍ／分であった。
次いで、ＴＭＧ（２４．４μｍｏｌ／分）、ＴＭＡ（２．３μｍｏｌ／分）、ＮＨ３（６ｓｌｍ）、Ｃｐ２Ｍｇを成長炉に供給して、ｐ型ＡｌＧａＮ層５５をＧａＮ層５３上に摂氏１１００度で成長した。ＡｌＧａＮ層５５の厚さは２０ｎｍであった。ＡｌＧａＮ層５５の成長速度は５．９ｎｍ／分であった。ｐ型ＡｌＧａＮ層５５のＡｌ組成は０．０７であった。
ＴＭＧ（９８．７μｍｏｌ／分）、ＮＨ３（５ｓｌｍ）、Ｃｐ２Ｍｇを成長炉に供給して、ｐ型ＧａＮ層５７をｐ型ＡｌＧａＮ層５５上に摂氏１１００度で成長した。ＧａＮ層５７の厚さは２５ｎｍであった。ＧａＮ層５７の成長速度は５８．２ｎｍ／分であった。また、ＴＭＧ（６７．０μｍｏｌ／分）、ＮＨ３（５ｓｌｍ）、Ｃｐ２Ｍｇを成長炉に供給して、ｐ型ＧａＮ層５９をｐ型ＧａＮ層５７上に摂氏１１００度で成長した。ＧａＮ層５９の厚さは２５ｎｍであった。ＧａＮ層５９の成長速度は３６．３ｎｍ／分であった。これらの工程によってエピタキシャルウエハが作製された。このエピタキシャルウエハ上にアノード６１ａ及びカソード６１ｂを形成した。図８に示されるＬＥＤが得られた。図８には、オフ角７５度を示すｃ面Ｓｃが描かれており、ｃ軸、ａ軸およびｍ軸の示す結晶座標系ＣＲ並びにＸ軸、Ｙ軸およびＺ軸の示す位置座標系Ｓが示されている。Ｚ軸が半導体積層の方向であり、この方向はｃ軸の方向と異なる。
また、ＧａＮウエハ４１とは別に、（０００１）面サファイア基板を準備した。このサファイア基板に適切な製造条件を用いて、ＧａＮウエハを用いたエピタキシャルウエハの構造と同じ半導体積層構造を成長した。サファイア基板を用いたエピタキシャルウエハの主要な製造条件等を説明する。サファイア基板を成長炉に配置した後に、水素雰囲気中で熱処理を行った。熱処理温度は摂氏１１００度であり、熱処理時間は１０分程度であった。熱処理の後に、ＴＭＧ（４９μｍｏｌ／分）、ＮＨ３（５ｓｌｍ）を成長炉に供給して、サファイア基板上にアンドープＧａＮ層を摂氏５００度で成長した。次いで、ＴＭＧ（２４３．８μｍｏｌ／分）、ＮＨ３（５．０ｓｌｍ）、ＳｉＨ４を成長炉に供給して、アンドープＧａＮ層の上にｎ型ＧａＮ層を摂氏９５０度で成長した。ｎ型ＧａＮ層の厚さは５０００ｎｍであった。ｎ型ＧａＮ層の成長速度は１２９．６ｎｍ／分であった。井戸層および保護層は摂氏７６０度で成長した。他の製造条件はＧａＮ基板上と同じである。
ＧａＮウエハを用いたエピタキシャルウエハ及びサファイア基板を用いたエピタキシャルウエハは、共に、井戸層上に薄い（１ｎｍ程度）の保護層を有する点で同じ構造を有するけれども、これらのエピタキシャルウエハの井戸層の表面は、それぞれ、ｃ面及び半極性面（オフ角７５度）である点で異なる。これらのエピタキシャルウエハのフォトルミネッセンススペクトル（ＰＬ）を測定した。図９は、代表的な条件で作製された発光素子のＰＬスペクトルＰＬ１、ＰＬ２を示す図面である。これらのＰＬスペクトルと井戸層の成膜条件とを示す。
ＰＬ名称、 成膜温度ＴＷ、成膜温度ＴＰ、半値全幅、ピーク波長；
ＰＬ１（半極性）：７４５度、 ７４５度、３４ｎｍ、５０８ｎｍ；
ＰＬ２（ｃ面） ：７６０度、 ７６０度、７９ｎｍ、５０７ｎｍ。
この実施例の成長方法では、図９の結果によれば、保護層の膜厚が薄いので、昇温中の井戸層保護効果が弱い。よって、ｃ面上の井戸層では、半導体結晶の分解が生じ、ＰＬスペクトルの半値全幅はブロードになる。一方、オフ角７５度のＧａＮウエハ上の井戸層は、ｃ面上の井戸層に比べて、井戸層の分解が起こりにくく、良好な発光特性を示す。
（実施例２）：レーザ構造
ＧａＮウエハ４１を準備した。ＧａＮウエハ４１を成長炉に配置した後に、アンモニア及び水素の雰囲気中で熱処理を行った。熱処理温度は摂氏１１００度であり、熱処理時間は約１０分であった。図１０には、主要な製造条件が示される。
熱処理の後に、ＴＭＧ（９８．７μｍｏｌ／分）、ＴＭＡ（８．２μｍｏｌ／分）、ＮＨ３（６ｓｌｍ）、ＳｉＨ４を成長炉に供給して、クラッド層のためのｎ型ＡｌＧａＮ層８１をＧａＮウエハ４１上に摂氏１１５０度で成長した。ｎ型ＡｌＧａＮ層８１の厚さは２０００ｎｍであった。ｎ型ＡｌＧａＮ層８１の成長速度は４６．０ｎｍ／分であった。ｎ型ＡｌＧａＮ層８１のＡｌ組成は０．０４であった。
次いで、ＴＭＧ（９８．７μｍｏｌ／分）、ＮＨ３（５ｓｌｍ）、ＳｉＨ４を成長炉に供給して、ｎ型ＡｌＧａＮ層８１上にｎ型ＧａＮ層８３を摂氏１１５０度で成長した。ｎ型ＧａＮ層８３の厚さは５０ｎｍであった。ｎ型ＧａＮ層８３の成長速度は５８．０ｎｍ／分であった。
ＴＭＧ（２４．４μｍｏｌ／分）、ＴＭＩ（４．６μｍｏｌ／分）、ＮＨ３（６ｓｌｍ）を成長炉に供給して、光ガイド層のためのアンドープＩｎＧａＮ層８５ａをｎ型ＧａＮ層８３上に摂氏８４０度で成長した。アンドープＩｎＧａＮ層８５ａの厚さは５０ｎｍであった。ｎ型ＩｎＧａＮ層８５ａの成長速度は６．７ｎｍ／分であった。アンドープＩｎＧａＮ層８５ａのＩｎ組成は０．０５であった。
活性層８７を成長した。ＴＭＧ（２４．４μｍｏｌ／分）、ＴＭＩ（１．６μｍｏｌ／分）、ＮＨ３（６ｓｌｍ）を成長炉に供給して、障壁層のためのアンドープＩｎＧａＮ層８７ａをアンドープＩｎＧａＮ層８５ａ上に摂氏８７０度で成長した。ＩｎＧａＮ層８７ａの厚さは１５ｎｍであった。ＩｎＧａＮ層８７ａの成長速度は６．７ｎｍ／分であった。アンドープＩｎＧａＮ層８７ａのＩｎ組成は０．０１であった。
次いで、成長炉の温度を摂氏８７０度から摂氏７４５度に変更した。この後に、ＴＭＧ（１５．６μｍｏｌ／分）、ＴＭＩ（２９．０μｍｏｌ／分）、ＮＨ３（８ｓｌｍ）を成長炉に供給して、アンドープＩｎＧａＮ層８７ｂをＩｎＧａＮ層８７ａ上に摂氏７４５度で成長した。ＩｎＧａＮ層８７ｂの厚さは３ｎｍであった。ＩｎＧａＮ層８７ｂの成長速度は３．１ｎｍ／分であった。アンドープＩｎＧａＮ層８７ｂのＩｎ組成は０．２５であった。
次いで、成長炉の温度を摂氏７４５度に維持しながら、ＴＭＧ（１５．６μｍｏｌ／分）、ＴＭＩ（０．３μｍｏｌ／分）、ＮＨ３（８ｓｌｍ）を成長炉に供給して、アンドープＧａＮ層８７ｃをＩｎＧａＮ層８７ｂ上に摂氏７４５度で成長した。ＧａＮ層８７ｃの厚さは１ｎｍであった。ＧａＮ層８７ｃの成長速度は３．１ｎｍ／分であった。
アンドープＧａＮ層８７ｃを成長した後に、成長炉の温度を摂氏７４５度から摂氏８７０度に変更した。この後に、ＴＭＧ（２４．４μｍｏｌ／分）、ＴＭＩ（１．６μｍｏｌ／分）、ＮＨ３（６ｓｌｍ）を成長炉に供給して、アンドープＩｎＧａＮ層８７ｄをＩｎＧａＮ層８７ｃ上に摂氏８７０度で成長した。ＩｎＧａＮ層８７ｄの厚さは１４ｎｍであった。ＧａＮ層８７ｄの成長速度は６．７ｎｍ／分であった。
井戸層８７ｂ、保護層８７ｃ及び障壁層８７ｄの成長を繰り返して、活性層８７を形成した。この後に、ＴＭＧ（１３．０μｍｏｌ／分）、ＴＭＩ（４．６μｍｏｌ／分）、ＮＨ３（６ｓｌｍ）を成長炉に供給して、光ガイド層のためのアンドープＩｎＧａＮ層８５ｂを活性層８７上に摂氏８４０度で成長した。ＩｎＧａＮ層８５ｂの厚さは５０ｎｍであった。ＧａＮ層８５ｂの成長速度は６．７ｎｍ／分であった。次いで、ＴＭＧ（９８．７μｍｏｌ／分）、ＮＨ３（５ｓｌｍ）を成長炉に供給して、アンドープＧａＮ層（アンドープＧａＮ層）８９をＩｎＧａＮ層８５ｂ上に摂氏１１００度で成長した。ＧａＮ層８９の厚さは５０ｎｍであった。ＧａＮ層８９の成長速度は５８．０ｎｍ／分であった。
次いで、ＴＭＧ（１６．６μｍｏｌ／分）、ＴＭＡ（２．８μｍｏｌ／分）、ＮＨ３（６ｓｌｍ）、Ｃｐ２Ｍｇを成長炉に供給して、ｐ型ＡｌＧａＮ層９１をＧａＮ層８９上に摂氏１１００度で成長した。ＡｌＧａＮ層９１の厚さは２０ｎｍであった。ＡｌＧａＮ層９１の成長速度は４．９ｎｍ／分であった。ｐ型ＡｌＧａＮ層９１のＡｌ組成は０．１８であった。
ＴＭＧ（３６．６μｍｏｌ／分）、ＴＭＡ（３．０μｍｏｌ／分）、ＮＨ３（６ｓｌｍ）、Ｃｐ２Ｍｇを成長炉に供給して、ｐ型ＡｌＧａＮ層９３をｐ型ＡｌＧａＮ層９１上に摂氏１１００度で成長した。ＡｌＧａＮ層９３の厚さは４００ｎｍであった。ＡｌＧａＮ層９３の成長速度は１３．０ｎｍ／分であった。また、ＴＭＧ（３４．１μｍｏｌ／分）、ＮＨ３（５ｓｌｍ）、Ｃｐ２Ｍｇを成長炉に供給して、ｐ型ＧａＮ層９５をｐ型ＧａＮ層９３上に摂氏１１００度で成長した。ＧａＮ層９５の厚さは５０ｎｍであった。ｐ型ＧａＮ層９５の成長速度は１８．０ｎｍ／分であった。これらの工程によってエピタキシャルウエハが作製された。このエピタキシャルウエハ上にアノード９７ａ及びカソード９７ｂを形成した。図１１に示される半導体ダイオードが得られた。アノード電極９７ａは、１０マイクロメートル幅のストライプ窓を有する絶縁膜を介してｐ型ＧａＮ層９５に電気的に接続される。アノード電極９７ａはＮｉ／Ａｕからなり、カソード９７ｂはＴｉ／Ａｌ／Ａｕからなる。図１１には、オフ角７５度を示すｃ面Ｓｃが描かれており、ｃ軸、ａ軸およびｍ軸の示す結晶座標系ＣＲ並びにＸ軸、Ｙ軸およびＺ軸の示す位置座表系Ｓが示されている。Ｚ軸が半導体積層の方向であり、この方向はｃ軸と異なる向きである。ａ面において劈開して、６００マイクロメートル長のレーザバーを作製した。発振波長は５２０ｎｍであり、しきい値電流は９００ｍＡであった。
（第２の実施の形態）
本実施の形態では、窒化物系半導体発光素子の活性層２１ａを作製する。以下、活性層２１ａの量子井戸構造を作製する手順を、図１２を参照しながら詳細に説明する。図１２は、活性層の形成における原料ガス及び成長炉の温度の変化を表すタイムチャートである。成長炉の温度とは、例えば成長炉のサセプタといった成長炉内の部材の温度のことを意味する。時刻ｓ０において、活性層の下地となる窒化ガリウム系半導体の堆積が完了する。時刻ｓ０〜ｓ１の期間において、成長炉１０の温度を、活性層のための半導体成長のための温度に変更する。第１の実施の形態と同様に、工程Ｓ１０４を窒化ガリウム系半導体からなるエピタキシャル半導体領域２３を形成する。この成長は、時刻ｓ１〜ｓ２の間に成長温度ＴＢで成長される。ＧａＮ障壁層ＤＢ１の厚さは例えば１５ｎｍである。エピタキシャル半導体領域２３の表面は、主面１３ａの表面構造を引き継いでいる。時刻ｓ２で、ガリウム原料の供給を停止して窒化ガリウム系半導体の堆積を停止させる。工程Ｓ１０５では、井戸層を成長する前に成長温度ＴＢから成長温度ＴＷに成長炉の温度を変更する。温度の変更は、時刻ｓ２〜ｓ４の間に行われる。障壁層の成長における窒素源の供給量が、井戸層の成長における窒素源の供給量と異なるとき、時刻ｓ２〜ｓ３の間に、窒素源の供給量を変更して井戸層の成長における窒素源の供給量に合わせる。時刻ｓ４で、成長炉１０の温度が井戸層の成長温度ＴＷに到達する。第１の実施の形態と同様に、工程Ｓ１０６において、成長炉１０の温度を井戸層成長温度ＴＷに保ちながら、半極性主面２３ａ上に時刻ｓ４〜ｓ５の期間で量子井戸構造のための井戸層６５ａを成長する。井戸層６５ａの主面は、エピタキシャル半導体領域２３の主面上にエピタキシャルに成長されるので、井戸層６５ａの表面は、エピタキシャル半導体領域２３の表面構造を引き継ぐ。また、エピタキシャル半導体領域２３の主面の傾斜角に応じて、窒化ガリウム系半導体のｃ面から１０度以上８５度以下の範囲の角度で傾斜している。ＩｎＧａＮ井戸層の厚さＤＷは例えば４ｎｍである。
時刻ｓ５で、井戸層６５ａの成長が完了する。工程Ｓ２０７では、第２の障壁層６９ａの成長温度ＴＢへ温度ＴＷから温度を変更する。この昇温は、例えば時刻ｓ５〜時刻ｓ６の期間に行われる。この昇温中における井戸層６５ａの劣化を防ぐために、井戸層６５ａの表面を覆うように保護層６７ａを成長する。井戸層６５ａの成長完了の直後に、井戸層６５ａの主面を覆う保護層６７ａの成長が開始される。保護層６７ａの成長期間の温度変更は、時間と共に温度上昇速度を小さくして、時刻ｓ５〜ｓ６の間の温度プロファイルは上に凸の形状を成す。この昇温プロファイルによって、成長温度ＴＢまでの到達安定時間を短くすることができ、井戸層の劣化を抑制することができる。
保護層６７ａは、保護層２７ａと同様に、井戸層６５ａの材料よりも大きいバンドギャップを有する窒化ガリウム系半導体からなる。時刻ｓ５〜時刻ｓ６の全期間にわたって、上記の窒化ガリウム系半導体からなる保護層６７ａがエピタキシャルに成長される。保護層６７ａの厚さは障壁層６９ａの厚さよりも薄い。また、保護層６７ａの厚さは井戸層６５ａの厚さよりも薄い。保護層６７ａは、障壁層６９ａの成長速度よりも小さい成長速度で成長される。例えばガリウム原料の供給量を減少させて成長速度を調整すると共に、時刻ｓ５〜時刻ｓ６の期間で窒素原料の供給量を減少させる。本実施例では、保護層６７ａは障壁層２３と同じ材料からなり、ＧａＮである。保護層６７ａをＧａＮ、障壁層２３をＩｎＹＧａ１−ＹＮ（インジウム組成Ｙ：０≦Ｙ＜１、Ｙは歪み組成）としてもよい。保護層６７ａの厚さＤＰは例えば２．５ｎｍである。保護層６７ａは井戸層６５ａの主面上にエピタキシャルに成長されるので、保護層６７ａの表面は、井戸層６５ａの表面構造を引き継ぐ。
工程Ｓ２０８において、障壁層６９ａは、保護層６７ａの成長の後に続けて成長される。時刻ｓ６において、成長炉１０の昇温が完了する。保護層２７ａを成長した後に、成長炉１０の温度を成長温度ＴＢに保ちながら、時刻ｓ６〜ｓ７で、窒化ガリウム系半導体からなる障壁層６９ａを成長する。成長温度ＴＢは、良好な結晶品質を有する障壁層を成長を可能にする第１の温度ＴＲ以上である。保護層６７ａ〜６７ｃの成長温度ＴＰは、井戸層成長温度ＴＷ以上第１の温度ＴＲ以下の温度範囲であり、本実施例では保護層６７ａ〜６７ｃの成長温度ＴＰは成長温度ＴＷより大きい。障壁層６９ａの厚さＤＢ２及び井戸層６５ａの厚さＤＷは保護層６７ａの厚さＤＰよりも大きい。井戸層及び障壁層でもない保護層６７ａを薄くして、障壁層６９ａの厚さを大きくできる。本実施例では、障壁層６９ａは例えばＧａＮからなり、障壁層６９ａの厚さＤＢ２は例えば１２．５ｎｍである。障壁層６９ａの主面は、保護層６７ａの主面上にエピタキシャルに成長されるので、障壁層６９ａの表面は、井戸層６５ａの表面構造を引き継いでいる。
同様にして、図１２に示されるように、活性層２１ａを形成する。工程Ｓ２０９で、温度ＴＢから温度ＴＷへの降温（期間ｓ７〜ｓ８〜ｓ９）、井戸層の成長（期間ｓ９〜ｓ１０）、温度ＴＷから温度ＴＢへの昇温及び保護層の成長（期間ｓ１０〜ｓ１１）及び障壁層の成長（期間ｓ１１〜ｓ１２）を繰り返して、量子井戸構造を完成させる。図１２に示されるように、量子井戸構造は、障壁層２３、６９ａ〜６９ｃ、井戸層６５ａ〜６５ｃ、保護層６７ａ〜６７ｃを含む。保護層６７ａ〜６７ｃの膜厚ＤＰは例えば０．５ｎｍ以上５ｎｍ以下である。
この方法によれば、井戸層６５ａの成長完了の直後に、保護層６７ａは、成長炉１０の温度を成長温度ＴＢへ成長温度ＴＷから昇温しながら成長される。保護層６７ａ〜６７ｃを成長しながら成長炉１０の温度が昇温されるので、半極性を示す主面を有する井戸層６５ａ〜６５ｃの分解は、ｃ面主面上に成長された井戸層に比べて生じにくい。また、昇温中に保護層６７ａ〜６７ｃの成長が行われるので、井戸層６５ａ〜６５ｃが高温にさらされる期間が短縮される。
また、第１の実施の形態によれば、井戸層２５ａ〜２５ｃの成長完了の直後に、井戸層成長温度ＴＷで薄い保護層２７ａ〜２７ｃを成長している。故に、井戸層６５ａを保護する保護層の能力は、保護層６７ａを成長中に比較的に低い温度で成長される保護層６７ａの一部分によっても発揮されると考えられる。したがって、昇温期間の後半の成長期間を成長無しの温度変更期間に置き換えても、保護層の保護能の全てが失われるものではない。
例えば、成長炉１０の温度を成長温度ＴＢより小さい中間温度ＴＭへ成長温度ＴＷから昇温しながら、保護層を成長するようにしてもよい。当該方法は、保護層を成長した後に、窒化ガリウム系半導体を成長することなく、成長炉１０の温度を上記の中間温度ＴＭから成長温度ＴＢに向けて昇温する工程を更に設けることができる。この温度プロファイルにおいて、成長温度ＴＢから中間温度ＴＭへの平均昇温速度は、中間温度ＴＭから成長温度ＴＢへの平均昇温速度より大きい。この方法によれば、保護層を成長する期間の温度変更速度が大きいので、保護層は、成長期間が進むにつれてより高い温度で成膜される。故に、良好な結晶品質の保護層が成長可能である。
（実施例３）：オフ角７５度
ＧａＮウエハを準備した。ＧａＮウエハの主面は、ＧａＮウエハのｃ面に対して７５度の角度で傾斜している。ＧａＮウエハを成長炉に配置した後に、アンモニア及び水素の雰囲気中で熱処理を行った。熱処理温度は摂氏１０５０度であり、熱処理時間は１０分程度であった。活性層の成長条件の他は、図７に示された条件を用いた。
活性層の成膜条件として以下のものを用いた。ＴＭＧ（２４．４μｍｏｌ／分）、ＮＨ３（６ｓｌｍ）を成長炉に供給して、ｎ型ＩｎＧａＮ層上にアンドープＧａＮ層（障壁層）を摂氏８６０度で成長した。ＧａＮ障壁層の厚さは１５ｎｍであった。このＧａＮ層の成長速度は６．７ｎｍ／分であった。
次いで、成長炉の温度を摂氏８６０度から摂氏７５０度に変更した。温度変更が完了した後に、摂氏７５０度において、ＴＭＧ（１５．６μｍｏｌ／分）、ＴＭＩ（５８．０μｍｏｌ／分）、ＮＨ３（８ｓｌｍ）を成長炉に供給して、アンドープＩｎＧａＮ層（井戸層）をＧａＮ障壁層上に成長した。ＩｎＧａＮ層の厚さは４ｎｍであった。ＩｎＧａＮ井戸層の成長速度は５ｎｍ／分であった。ｎ型ＩｎＧａＮ井戸層４７のＩｎ組成は０．２０であった。
ＩｎＧａＮ井戸層を成長した後に、成長炉の温度を摂氏７５０度から摂氏８６０度に変更しながら、ＧａＮ保護層を成長した。原料ガスの条件は、ＴＭＧ（２４．４μｍｏｌ／分）、ＮＨ３（６ｓｌｍ）を成長炉に供給された。ＧａＮ保護層の厚さは２．５ｎｍであった。ＧａＮ保護層の平均成長速度は０．８ｎｍ／分であった。
ＧａＮ保護層を成長した後に、成長炉の温度を摂氏８６０度に保ちながら、ＧａＮ障壁層を成長した。原料ガスの条件は、ＴＭＧ（２４．４μｍｏｌ／分）、ＮＨ３（６ｓｌｍ）を成長炉に供給された。ＧａＮ障壁層の厚さは１２．５ｎｍであった。ＧａＮ保護層の平均成長速度は６．７ｎｍ／分であった。
ＩｎＧａＮ井戸層、ＧａＮ保護層及びＧａＮ障壁層の成長を繰り返して、活性層を形成した。この後に、ｐ型窒化ガリウム系半導体領域を実施例１と同様に作製した。
また、ＧａＮウエハとは別に、実施例１と同様に、（０００１）面サファイア基板を準備した。このサファイア基板に適切な製造条件を用いて、ＧａＮウエハを用いたエピタキシャルウエハの構造と同じ半導体積層構造を成長した。サファイア基板を用いたエピタキシャルウエハの主要な製造条件を説明する。サファイア基板を成長炉に配置した後に、水素雰囲気中で熱処理を行った。熱処理温度は摂氏１１００度であり、熱処理時間は１０分程度であった。熱処理の後に、ＴＭＧ（４９μｍｏｌ／分）、ＮＨ３（５ｓｌｍ）を成長炉に供給して、サファイア基板上にアンドープＧａＮ層を摂氏５００度で成長した。次いで、ＴＭＧ（２４３．８μｍｏｌ／分）、ＮＨ３（５．０ｓｌｍ）、ＳｉＨ４を成長炉に供給して、アンドープＧａＮ層の上にｎ型ＧａＮ層を摂氏９５０度で成長した。ｎ型ＧａＮ層の厚さは５０００ｎｍであった。ｎ型ＧａＮ層の成長速度は１２９．６ｎｍ／分であった。井戸層は摂氏７６０度で成長した。他の製造条件はＧａＮ基板上と同じである。
ＧａＮウエハを用いたエピタキシャルウエハ及びサファイア基板を用いたエピタキシャルウエハは、共に、全昇温期間において成長された保護層（厚さ２．５ｎｍ）を井戸層上に有する点で同じ構造を有するけれども、これらのエピタキシャルウエハの井戸層の表面は、それぞれ、ｃ面及び半極性面（オフ角７５度）である点で異なる。これらのエピタキシャルウエハのＰＬスペクトルを測定した。図１３は、代表的な条件で作製された発光素子のＰＬスペクトルＰＬ３、ＰＬ４を示す図面である。これらのＰＬスペクトルと井戸層の成膜条件とを示す。
ＰＬ名称、 成膜温度ＴＷ、成膜温度ＴＰ、半値全幅、ピーク波長；
ＰＬ３（半極性）：７５０度、 昇温しながら、３０ｎｍ、５０３ｎｍ；
ＰＬ４（ｃ面） ：７６０度、 昇温しながら、５３ｎｍ、５２９ｎｍ。
この実施例の成長方法では、図１３（ａ）を参照すると、ＰＬ１とＰＬ３との比較により、保護層の厚みが増えたことによって昇温に対する保護能が向上したことを示している。また、ＰＬ３の半値全幅はＰＬ１の半値全幅よりも狭くなり、ＰＬスペクトルは、ＰＬ１に比べてさらに鋭くなり、またＰＬ強度も向上した。図１３（ｂ）を参照すると、ＰＬ３とＰＬ４との比較により、ｃ面上の井戸層では、半導体結晶の分解が生じ、ＰＬスペクトルの半値全幅はブロードになる。一方、オフ角７５度のＧａＮウエハ上の井戸層は、ｃ面上の井戸層に比べて、井戸層の分解が起こりにくく、良好な発光特性を示す。
（実施例４）：オフ角５８度
ＧａＮウエハを準備した。ＧａＮウエハの主面は該ウエハのｃ面に対して５８度の角度で傾斜する。ＧａＮウエハを成長炉に配置した後に、アンモニア及び水素の雰囲気中で熱処理を行った。熱処理温度は摂氏１０５０度であり、熱処理時間は１０分程度であった。活性層の成長条件の他は図７に示された条件を用いた。
活性層の成膜条件として以下のものを用いた。ＴＭＧ（２４．４μｍｏｌ／分）、ＮＨ３（６ｓｌｍ）を成長炉に供給して、ｎ型ＩｎＧａＮ層上にアンドープＧａＮ層（障壁層）を摂氏８６０度で成長した。ＧａＮ障壁層の厚さは１５ｎｍであった。このＧａＮ層の成長速度は６．７ｎｍ／分であった。
次いで、成長炉の温度を摂氏８６０度から摂氏７７０度に変更した。温度変更が完了した後に、摂氏７７０度において、ＴＭＧ（１５．６μｍｏｌ／分）、ＴＭＩ（２９．０μｍｏｌ／分）、ＮＨ３（８ｓｌｍ）を成長炉に供給して、アンドープＩｎＧａＮ層（井戸層）をＧａＮ障壁層上に成長した。ＩｎＧａＮ層の厚さは２．７ｎｍであった。ＩｎＧａＮ井戸層の成長速度は５ｎｍ／分であった。ｎ型ＩｎＧａＮ層４７のＩｎ組成は０．２０であった。
ＩｎＧａＮ井戸層の成長後に、成長炉の温度を摂氏７７０度から摂氏８６０度に変更しながら、ＧａＮ保護層を成長した。原料ガスの条件は、ＴＭＧ（２４．４μｍｏｌ／分）、ＮＨ３（６ｓｌｍ）を成長炉に供給された。ＧａＮ保護層の厚さは２．５ｎｍであった。ＧａＮ保護層の平均成長速度は０．８ｎｍ／分であった。
ＧａＮ保護層を成長した後に、成長炉の温度を摂氏８６０度に保ちながら、ＧａＮ障壁層を成長した。原料ガスの条件は、ＴＭＧ（２４．４μｍｏｌ／分）、ＮＨ３（６ｓｌｍ）を成長炉に供給された。ＧａＮ障壁層の厚さは１２．５ｎｍであった。ＧａＮ障壁層の平均成長速度は６．７ｎｍ／分であった。
ＩｎＧａＮ井戸層、ＧａＮ保護層及びＧａＮ障壁層の成長を繰り返して、活性層を形成した。この後に、ｐ型窒化ガリウム系半導体領域を実施例１と同様に作製した。図１４にＰＬスペクトルを示す。
ＰＬ名称、 成膜温度ＴＷ、成膜温度ＴＰ、半値全幅、ピーク波長；
ＰＬ５（半極性）：７７０度、 昇温しながら、４２ｎｍ、５０６ｎｍ；
ＰＬ４（ｃ面） ：７６０度、 昇温しながら、５３ｎｍ、５２９ｎｍ。
この実施例の成長方法では、ＰＬ１とＰＬ５との比較により、保護層の厚みが増えたことによって昇温に対する保護能が向上した。また、ＰＬ５の半値全幅はＰＬ４の半値全幅よりも狭くなり、ＰＬ５のスペクトル形状は、ＰＬ４に比べてさらに鋭くなり、またＰＬ強度も向上した。ＰＬ４とＰＬ５との比較により、ｃ面上の井戸層では、半導体結晶の分解が生じ、ＰＬスペクトルの半値全幅はブロードになる。一方、オフ角５８度のＧａＮウエハ上の井戸層は、ｃ面上の井戸層に比べて、井戸層の分解が起こりにくく、良好な発光特性を示す。
（第３の実施の形態）
本実施の形態では、窒化物系半導体発光素子の活性層２１ｂを作製する。以下、活性層２１ｂの量子井戸構造を作製する手順を、図１５を参照しながら詳細に説明する。図１５は、活性層の形成における原料ガス及び成長炉の温度の変化を表すタイムチャートである。成長炉の温度とは、例えば成長炉のサセプタといった成長炉内の部材の温度のことを意味する。時刻ｕ０において、活性層の下地となる窒化ガリウム系半導体の堆積が完了する。時刻ｕ０〜ｕ１の期間において、成長炉１０の温度を、活性層のための半導体成長のための温度に変更する。第１の実施の形態と同様に、工程Ｓ１０４を窒化ガリウム系半導体からなるエピタキシャル半導体領域２３を形成する。この成長は、時刻ｕ１〜ｕ２の間に成長温度ＴＢで成長される。ＧａＮ障壁層ＤＢ１の厚さは例えば１５ｎｍである。エピタキシャル半導体領域２３の表面は、主面１３ａの表面構造を引き継いでいる。時刻ｕ２で、ガリウム原料の供給を停止して窒化ガリウム系半導体の堆積を停止させる。工程Ｓ１０５では、井戸層を成長する前に成長温度ＴＢから成長温度ＴＷに成長炉の温度を変更する。温度の変更は、時刻ｕ２〜ｕ４の間に行われる。時刻ｕ２〜ｕ３の間に、窒素源の供給量を変更して井戸層の成長における窒素源の供給量に合わせる。時刻ｕ４で、成長炉１０の温度が井戸層の成長温度ＴＷに到達する。第１の実施の形態と同様に、工程Ｓ１０６において、成長炉１０の温度を井戸層成長温度ＴＷに保ちながら、半極性主面２３ａ上に時刻ｕ４〜ｕ５の期間で量子井戸構造のための井戸層７５ａを成長する。井戸層７５ａは、エピタキシャル半導体領域２３の主面上にエピタキシャルに成長されるので、井戸層７５ａの表面は、エピタキシャル半導体領域２３の表面構造を引き継ぐ。ＩｎＧａＮ井戸層の厚さＤＷは例えば３ｎｍである。
時刻ｕ５で井戸層７５ａの成長が完了する。工程Ｓ３０７では、第２の障壁層７９ａの成長温度ＴＢへ温度ＴＷから温度を変更する。この昇温は、例えば時刻ｕ５〜時刻ｕ７の期間に行われる。この昇温中における井戸層６５ａの劣化を防ぐために、井戸層７５ａの表面を覆うように保護層７７ａをの時刻ｕ５〜時刻ｕ６の期間に成長する。井戸層７５ａの成長完了の直後に、井戸層７５ａの主面を覆う保護層７７ａの成長が開始される。保護層７７ａの成長期間の温度変更は、時間と共に温度上昇速度を小さくして、時刻ｕ５〜ｕ６の間の温度プロファイルは上に凸の形状を成す。この昇温プロファイルにより、成長温度ＴＢまでの到達安定時間を短くすることができ、井戸層の劣化を抑制することができる。保護層７７ａは、保護層２７ａと同様に、井戸層７５ａの材料よりも大きいバンドギャップを有する窒化ガリウム系半導体からなる。時刻ｕ５〜時刻ｕ６の全期間にわたって、保護層７７ａがエピタキシャルに成長される。保護層７７ａの厚さは障壁層７９ａの厚さよりも薄い。また、保護層７７ａの厚さは井戸層７５ａの厚さよりも薄い。保護層７７ａは障壁層７９ａの成長速度よりも小さい成長速度で成長される。例えば時刻ｕ５〜ｕ７の期間で窒素原料の供給量を減少させると共にガリウム原料の供給量を減少させて成長速度を調整する。本実施例では、保護層７７ａは障壁層２３と同じ材料からなり、ＧａＮである。保護層７７ａの厚さＤＰは例えば１．１ｎｍである。保護層７７ａは井戸層７５ａの主面上にエピタキシャルに成長されるので、保護層７７ａの表面は井戸層７５ａの表面構造を引き継ぐ。
工程Ｓ３０８において、障壁層７９ａは、保護層７７ａの成長の後に続けて成長される。時刻ｕ６においても、成長炉１０の昇温が引き続き行われる。保護層７７ａを成長した後に、成長炉１０の温度を成長温度ＴＢに向けて上昇させながら、時刻ｕ６〜ｕ７で、窒化ガリウム系半導体からなる障壁層７９ａを成長する。成長温度ＴＢは、良好な結晶品質を有する障壁層の成長を可能にする第１の温度ＴＲ以上である。保護層７７ａ、７７ｂ、７７ｃの成長温度ＴＰは、井戸層成長温度ＴＷ以上第１の温度ＴＲ以下の温度範囲であり、本実施例では、保護層７７ａ〜７７ｃの成長温度ＴＰは成長温度ＴＷより大きい。障壁層７９ａの厚さＤＢ２は保護層７７ａの厚さＤＰよりも大きい。井戸層及び障壁層でもない保護層７７ａを薄くして、障壁層７９ａの厚さを大きくできる。本実施例では、障壁層７９ａは例えばＧａＮからなり、障壁層７９ａの厚さＤＢ２は例えば１３．９ｎｍである。障壁層７９ａの主面は、保護層７７ａの主面上にエピタキシャルに成長されるので、障壁層７９ａの表面は、井戸層７５ａの表面構造を引き継ぐ。
図１５に示されるように、同様にして活性層２１ｂの形成を続ける。工程Ｓ３０９で、温度ＴＢから温度ＴＷへの降温（期間ｕ７〜ｕ８〜ｕ９）、井戸層の成長（期間ｕ９〜ｕ１０）、温度ＴＷから温度ＴＢへの昇温及び保護層の成長（期間ｕ１０〜ｕ１１、ｕ１３〜ｕ１４）及び障壁層の成長（期間ｕ１１〜ｕ１２、ｕ１４〜ｕ１５）を繰り返して、量子井戸構造を完成させる。図１５に示されるように、量子井戸構造は、障壁層２３、７９ａ〜７９ｃ、井戸層７５ａ〜７５ｃ、保護層７７ａ〜７７ｃを含む。保護層７７ａ〜７７ｃの膜厚ＤＰは０．５ｎｍ以上５ｎｍ以下であることができる。
保護層７７ａ〜７７ｃは、それぞれ、井戸層７５ａ〜７５ｃの成長完了の直後に、成長炉１０の温度を成長温度ＴＢへ成長温度ＴＷから昇温しながら成長される。保護層７７ａ〜７７ｃを成長しながら成長炉１０の温度が昇温されるので、半極性を示す主面を有する井戸層７５ａ〜７５ｃの分解は、ｃ面主面上に成長された井戸層に比べて生じにくい。また、昇温中に保護層７７ａ〜７７ｃ及び障壁層７９ａ〜７９ｃの成長が行われるので、井戸層７５ａ〜７５ｃが高温にさらされる期間が短縮される。本実施の形態の温度プロファイルにおいて、成長温度ＴＢから温度ＴＲへの平均昇温速度は、温度ＴＲから成長温度ＴＢへの平均昇温速度より大きい。この方法によれば、保護層を成長する期間の温度変更速度が大きいので、保護層は、成長期間が経過するにつれて、より高い温度で成膜される。故に、良好な結晶品質の保護層が成長可能である。
（実施例５）：オフ角７５度
ＧａＮウエハを準備した。ＧａＮウエハの主面は該ウエハのｃ面に対して７５度の角度で傾斜する。ＧａＮウエハを成長炉に配置した後に、アンモニア及び水素の雰囲気中で熱処理を行った。熱処理温度は摂氏１０５０度であり、熱処理時間は１０分程度であった。活性層の成長条件の他は図７に示された条件を用いた。
活性層の成膜条件として以下のものを用いた。ＴＭＧ（２４．４μｍｏｌ／分）、ＮＨ３（６ｓｌｍ）を成長炉に供給して、ｎ型ＩｎＧａＮ層上にアンドープＧａＮ層（障壁層）を摂氏８７０度で成長した。ＧａＮ障壁層の厚さは１５ｎｍであった。このＧａＮ層の成長速度は６．７ｎｍ／分であった。
次いで、成長炉の温度を摂氏８７０度から摂氏７４５度に変更した。温度変更が完了した後に、摂氏７５０度において、ＴＭＧ（１５．６μｍｏｌ／分）、ＴＭＩ（５８．０μｍｏｌ／分）、ＮＨ３（８ｓｌｍ）を成長炉に供給して、アンドープＩｎＧａＮ層（井戸層）をＧａＮ障壁層上に成長した。ＩｎＧａＮ層の厚さは４ｎｍであった。ＩｎＧａＮ井戸層の成長速度は３．６ｎｍ／分であった。ＩｎＧａＮ層のＩｎ組成は０．２０であった。
ＩｎＧａＮ井戸層を成長した後に、成長炉の温度を摂氏７５０度から摂氏８５０度に変更しながら、ＧａＮ保護層を成長した。原料ガスの条件は、ＴＭＧ（２４．４μｍｏｌ／分）、ＮＨ３（６ｓｌｍ）を成長炉に供給された。ＧａＮ保護層の厚さは１．１ｎｍであった。ＧａＮ保護層の平均成長速度は１．１ｎｍ／分であった。
ＧａＮ保護層を成長した後に、成長炉の温度を摂氏８５０度から摂氏８７０度に変更しながら、ＧａＮ障壁層を成長した。原料ガスの条件は、ＴＭＧ（２４．４μｍｏｌ／分）、ＮＨ３（６ｓｌｍ）を成長炉に供給された。ＧａＮ障壁層の厚さは１３．９ｎｍであった。ＧａＮ障壁層の平均成長速度は６．７ｎｍ／分であった。
ＩｎＧａＮ井戸層、ＧａＮ保護層及びＧａＮ障壁層の成長を繰り返して、活性層を形成した。この後に、ｐ型窒化ガリウム系半導体領域を実施例１と同様に作製した。
ＰＬ名称、 成膜温度ＴＷ、成膜温度ＴＰ、半値全幅、ピーク波長；
ＰＬ６（半極性）：７４５度、 昇温しながら、３５ｎｍ、５２６ｎｍ；
ＰＬ７（ｃ面） ：７６０度、 昇温しながら、４５ｎｍ、５３１ｎｍ。
この実施例の成長方法では、図１６を参照すると、ＰＬ１とＰＬ６との比較により、保護層の厚みが増えたことによって昇温に対する保護能が向上した。また、ＰＬ６の半値全幅はＰＬ７の半値全幅よりも狭くなり、ＰＬ６のスペクトル形状は、ＰＬ７に比べてさらに鋭くなり、またＰＬ強度も向上した。図１６を参照すると、ＰＬ６とＰＬ７との比較により、ｃ面上の井戸層では、半導体結晶の分解が生じ、ＰＬスペクトルの半値全幅はブロードになる。一方、オフ角７５度のＧａＮウエハ上の井戸層は、ｃ面上の井戸層に比べて、井戸層の分解が起こりにくく、良好な発光特性を示す。昇温中に、障壁層を成長するので、エピタキシャル成長に必要な時間を短縮することができると共に、井戸層の分解抑制効果をさらに強くすることができる。障壁層の一部を温度ＴＲ以下の低温で成長するので、ｃ面基板上の量子井戸構造の結晶品質が良好ではなくなり、発光特性が悪化する。また、半極性面を用いることによって、ピエゾ電界の影響が低減される。
図１７は、インジウム取り込む量のオフ角依存性を示す図面である。
データ名、オフ角、インジウム組成
Ｐ１： ４３度、４．３パーセント
Ｐ２： ６２度、２２．７パーセント
Ｐ３： ７５度、１９．６パーセント
Ｐ４： ９０度、２３．１パーセント。
ｃ面に対して傾斜する主面のＧａＮウエハでは、オフ角に応じて、インジウム取り込む量が変化している。発明者らの知見によれば、オフ角が５０度以上８０度未満では、インジウムの取り込み量が大きい。故に、ＩｎＧａＮ井戸層が高温にさらされても、井戸層の分解は生じにくいと考えられる。
ＮＨ３雰囲気中においてはエピタキシャル成長中の最表面では、最表面のIII族原子にＮＨＸが結合した状態であると考えられる。ｃ面上においては、このＮＨＸは１個のIII族原子としか結合できないので、ｃ面上に成長されたＩｎＧａＮは熱分解が生じやすい。一方、半極性面上では、ＮＨＸは２個以上のIII族原子と結合することができ、また２個以上のIII族原子と結合する割合がｃ面に比べて格段に高くなる。故に、半極性面上では構成元素同士の結合が強くなり、ｃ面上のＩｎＧａＮに比べて、半極性面上のＩｎＧａＮの熱分解が生じにくい。したがって、半極性面におけるＩｎＧａＮ井戸層の表面は、ｃ面上のＩｎＧａＮ井戸層の表面と違う。
また、５０度より大きく８０度未満の範囲内のオフ角に対応する半導体面、例えば（２０−２１）面ではテラス幅が狭いので、Ｉｎがテラス上で取り込まれたとき十分なＩｎマイグレーションは生じない。このため、成長中断中も原子の堆積時にＩｎが吸着された場所にとどまりやすく、井戸層の分解が起こりにくい。
利用可能な材料に関して、井戸層／保護層／障壁層の組み合わせを例えば以下のものである。井戸層／保護層／障壁層の順に記載するとき、ＩｎＧａＮ／ＩｎＧａＮ／ＧａＮ、ＩｎＧａＮ／ＧａＮ／ＩｎＧａＮ、ＩｎＧａＮ／ＩｎＧａＮ／ＩｎＧａＮ等の組み合わせが例示される。
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
図１は、本実施の形態に係る窒化物系半導体光素子を製造する方法及びエピタキシャルウエハを製造する方法における主要な工程を示す図面である。 図２は、本実施の形態に係る窒化物系半導体光素子を製造する方法及びエピタキシャルウエハを製造する方法における主要な工程を示す図面である。 図３は、本実施の形態に係る窒化物系半導体光素子を製造する方法及びエピタキシャルウエハを製造する方法における主要な工程を示す図面である。 図４は、本実施の形態に係る窒化物系半導体光素子を製造する方法及びエピタキシャルウエハを製造する方法における主要な工程を示す図面である。 図５は第１の実施の形態における、活性層の形成における原料ガス及び成長炉の温度の変化を表すタイムチャートである。 図６は実施の形態で使用可能なＧａＮ基板の一構造を示す図面である。 図７は実施例１の主要な製造条件を示す図面である。 図８は実施例１の発光ダイオードの構造を示す図面である。 図９は実施例１のＰＬスペクトルを示す図面である。 図１０は実施例２における主要な製造条件を示す図面である。 図１１は実施例２のレーザダイオードの構造を示す図面である。 図１２は、第２の実施の形態における、活性層の形成における原料ガス及び成長炉の温度の変化を表すタイムチャートである。 図１３は、実施例３におけるＰＬスペクトルを示す図面である。 図１４は、実施例４におけるＰＬスペクトルを示す図面である。 図１５は、第３の実施の形態における、活性層の形成における原料ガス及び成長炉の温度の変化を表すタイムチャートである。 図１６は、実施例５におけるＰＬスペクトルを示す図面である。 図１７はｍ軸方向へｃ軸から規定された傾斜角（オフ角）のＧａＮ主面上に堆積されたＩｎＧａＮのＩｎ組成とオフ角との関係を示す図面である。
符号の説明
１１…基板、１１ａ…基板主面、１１ｃ…改質された主面、１３…第１導電型窒化ガリウム系半導体領域、１５、１７、１９…窒化ガリウム系半導体層、２１、２１ａ、２１ｂ…活性層、２３…エピタキシャル半導体領域、２９ａ〜２９ｃ、６９ａ〜６９ｃ、７９ａ〜７９ｃ…障壁層、２５ａ〜２５ｃ、６５ａ〜６５ｃ、７５ａ〜７５ｃ…井戸層、２７ａ〜２７ｃ、６７ａ〜６７ｃ、７７ａ〜７７ｃ…保護層、３１…第２導電型窒化ガリウム系半導体領域、３３…電子ブロック層、３５、３７…ｐ型コンタクト層

Claims (20)

  1. 窒化物系半導体光素子を製造する方法であって、
    成長炉の温度を井戸層成長温度に保ちながら、半極性面の主面を有する窒化ガリウム系半導体領域上に、活性層のための井戸層を成長する工程と、
    前記井戸層の成長完了の直後に、前記井戸層の主面を覆う保護層を成長する工程と、
    前記保護層を成長した後に、前記保護層の主面上に前記活性層のための障壁層を障壁層成長温度で成長する工程と
    を備え、
    前記活性層は、５０３ｎｍ以上６５０ｎｍ以下の波長領域にピーク波長を有する発光スペクトルを生成するように設けられ、
    前記保護層の厚さは前記障壁層の厚さより小さく、
    前記障壁層成長温度は前記井戸層成長温度より高く、
    前記障壁層成長温度は、前記井戸層成長温度より大きな第１の温度以上であり、
    前記障壁層の成長は、前記成長炉の温度が前記第１の温度に到達したときに開始され、
    前記保護層の成長温度は、前記井戸層成長温度以上第１の温度未満の温度範囲であり、
    前記井戸層は、インジウムを含む窒化ガリウム系半導体からなり、該窒化ガリウム系半導体はＩｎＧａＮであり、
    前記障壁層は、前記井戸層のバンドギャップエネルギより大きいバンドギャップエネルギを有する窒化物半導体からなり、
    前記保護層は、前記井戸層のバンドギャップエネルギより大きいバンドギャップエネルギを有する窒化ガリウム系半導体からなり、
    前記井戸層の主面は半極性面を有し、
    前記保護層の主面は半極性面を有し、
    前記障壁層の主面は半極性面を有し、
    前記保護層は前記井戸層の厚さより小さい厚さを有し、
    前記半極性面は、前記窒化ガリウム系半導体領域の｛０００１｝面又は｛０００−１｝面を基準にして１０度以上８５度以下の角度で傾斜している、ことを特徴とする方法。
  2. 前記保護層を成長した後に、成長することなく、前記成長炉の温度を前記井戸層成長温度から前記第１の温度に昇温する工程を更に備え、
    前記保護層は、前記成長炉の温度の変更を開始する前に、前記井戸層成長温度で成長される、ことを特徴とする請求項１に記載された方法。
  3. 前記保護層は、前記成長炉の温度を前記井戸層成長温度から昇温しながら成長される、ことを特徴とする請求項１に記載された方法。
  4. 前記保護層は、前記成長炉の温度を前記井戸層成長温度から前記第１の温度へ変更する全期間にわたって成長され、
    前記障壁層は、前記保護層の成長の直後に続けて成長される、ことを特徴とする請求項３に記載された方法。
  5. 前記保護層は、前記成長炉の温度を前記障壁層成長温度より小さい第２の温度へ前記井戸層成長温度から昇温する期間の少なくとも一部分において成長され、
    当該方法は、前記保護層を成長した後に、窒化ガリウム系半導体を成長することなく、前記成長炉の温度を前記第２の温度から前記第１の温度に向けて昇温する工程を更に備え、
    前記井戸層成長温度から前記第２の温度への平均昇温速度は、前記第２の温度から前記第１の温度への平均昇温速度より大きい、ことを特徴とする請求項３に記載された方法。
  6. 前記障壁層成長温度は一定に保たれる、ことを特徴とする請求項１〜請求項５のいずれか一項に記載された方法。
  7. 前記障壁層の少なくとも一部分は、前記第１の温度から、前記第１の温度より大きな第３の温度に変更しながら成長される、ことを特徴とする請求項１〜請求項５のいずれか一項に記載された方法。
  8. 前記井戸層成長温度から前記第１の温度への平均昇温速度は、前記第１の温度から前記第３の温度への平均昇温速度よりも大きい、ことを特徴とする請求項７に記載された方法。
  9. 前記保護層の成長におけるガリウム原料の供給量は、前記障壁層の成長におけるガリウム原料の供給量より小さい、ことを特徴とする請求項１〜請求項８のいずれか一項に記載された方法。
  10. 六方晶系半導体ＩｎＳＡｌＴＧａ１−Ｓ−ＴＮ（０≦Ｓ≦１、０≦Ｔ≦１、０≦Ｓ＋Ｔ≦１）からなる基板を準備する工程を更に備え、
    前記基板の前記主面は、該六方晶系半導体の｛０００１｝面又は｛０００−１｝面を基準にして１０度以上８５度以下の範囲の角度で傾斜している、ことを特徴とする請求項１〜請求項９のいずれか一項に記載された方法。
  11. 前記成膜に先立って、前記基板の前記主面に熱処理を行って前記基板に、改質された主面を形成する工程を更に備え、
    前記熱処理は、アンモニア及び水素を含むガスの雰囲気中で行われ、
    前記窒化ガリウム系半導体領域が、前記基板の前記改質された主面上に設けられる、ことを特徴とする請求項１０に記載された方法。
  12. 第１導電型窒化ガリウム系半導体領域を前記基板上にエピタキシャルに成長する工程を更に備え、
    前記第１導電型窒化ガリウム系半導体領域の主面は、前記窒化ガリウム系半導体の｛０００１｝面又は｛０００−１｝面を基準にして５０度より大きく８０度未満の範囲の角度で傾斜している、ことを特徴とする請求項１０または請求項１１に記載された方法。
  13. 前記基板は、ｃ軸方向に伸びる貫通転位の密度が第１の貫通転位密度より大きい複数の第１の領域と、ｃ軸方向に伸びる貫通転位の密度が第１の貫通転位密度より小さい複数の第２の領域とを含み、
    前記第１および第２の領域は交互に配置されており、
    前記基板の前記主面には前記第１および第２の領域が現れている、ことを特徴とする請求項１０〜請求項１２のいずれか一項に記載された方法。
  14. 前記第２の領域の前記貫通転位の密度は１×１０７ｃｍ−２未満である、ことを特徴とする請求項１０〜請求項１３のいずれか一項に記載された方法。
  15. 前記基板は、ＧａＮからなる、ことを特徴とする請求項１０〜請求項１４のいずれか一項に記載された方法。
  16. 前記窒化ガリウム系半導体領域の前記主面は、窒化ガリウム系半導体領域のａ軸方向に傾斜している、ことを特徴とする請求項１〜請求項１５のいずれか一項に記載された方法。
  17. 前記窒化ガリウム系半導体領域の前記主面は、窒化ガリウム系半導体領域のｍ軸方向に傾斜している、ことを特徴とする請求項１〜請求項１５のいずれか一項に記載された方法。
  18. 前記窒化ガリウム系半導体領域の前記主面は、窒化ガリウム系半導体領域の＜１２−３０＞軸方向に傾斜している、ことを特徴とする請求項１〜請求項１５のいずれか一項に記載された方法。
  19. 窒化物系半導体光素子のためのエピタキシャルウエハを製造する方法であって、
    六方晶系半導体ＩｎＳＡｌＴＧａ１−Ｓ−ＴＮ（０≦Ｓ≦１、０≦Ｔ≦１、０≦Ｓ＋Ｔ≦１）からなり、半極性の主面を有する基板を準備する工程と、
    前記基板の主面上に、半極性面の主面を有する窒化ガリウム系半導体領域を形成する工程と、
    成長炉の温度を井戸層成長温度に保ちながら、前記窒化ガリウム系半導体領域上に、活性層のための井戸層を成長させる工程と、
    前記井戸層の主面を覆う保護層を成長する工程と、
    前記保護層を成長した後に、前記保護層の主面上に前記活性層のための障壁層を障壁層成長温度で成長する工程と
    を備え、
    前記活性層は、５０３ｎｍ以上６５０ｎｍ以下の波長領域にピーク波長を有する発光スペクトルを生成するように設けられ、
    前記保護層の厚さは前記障壁層の厚さより小さく、
    前記障壁層成長温度は前記井戸層成長温度より高く、
    前記障壁層成長温度は前記井戸層成長温度より大きな第１の温度以上であり、
    前記障壁層の成長は、前記成長炉の温度が前記第１の温度に到達したときに開始され、
    前記保護層の成長温度は、前記井戸層成長温度以上であり第１の温度未満の温度範囲であり、
    前記井戸層は、インジウムを含む窒化ガリウム系半導体からなり、該窒化ガリウム系半導体はＩｎＧａＮであり、
    前記障壁層は、前記井戸層のバンドギャップエネルギより大きいバンドギャップエネルギを有する窒化物半導体からなり、
    前記保護層は、前記井戸層のバンドギャップエネルギより大きいバンドギャップエネルギを有する窒化ガリウム系半導体からなり、
    前記井戸層の主面は半極性面を有し、
    前記保護層の主面は半極性面を有し、
    前記障壁層の主面は半極性面を有し、
    前記保護層は前記井戸層の厚さより小さい厚さを有し、
    前記半極性面は、前記窒化ガリウム系半導体領域の｛０００１｝面又は｛０００−１｝面を基準にして１０度以上８５度以下の角度で傾斜している、ことを特徴とする方法。
  20. 前記成膜に先立って、前記基板の前記主面に熱処理を行って前記基板に、改質された主面を形成する工程を更に備え、
    前記熱処理は、アンモニア及び水素を含むガスの雰囲気中で行われ、
    前記基板の前記主面は、該六方晶系半導体の｛０００１｝面又は｛０００−１｝面を基準にして５０度より大きく８０度未満の範囲の角度で傾斜している、ことを特徴とする請求項１９に記載された方法。
JP2008217081A 2008-08-26 2008-08-26 窒化物系半導体光素子を製造する方法、及びエピタキシャルウエハを製造する方法 Expired - Fee Related JP4917585B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008217081A JP4917585B2 (ja) 2008-08-26 2008-08-26 窒化物系半導体光素子を製造する方法、及びエピタキシャルウエハを製造する方法
TW098126990A TW201013997A (en) 2008-08-26 2009-08-11 Method for producing nitride semiconductor optical device and epitaxial wafer
US12/539,887 US8183071B2 (en) 2008-08-26 2009-08-12 Method for producing nitride semiconductor optical device and epitaxial wafer
EP09167757.5A EP2161764A3 (en) 2008-08-26 2009-08-13 Method for Producing Nitride Semiconductor Optical Device and Epitaxial Wafer
KR1020090076600A KR20100024899A (ko) 2008-08-26 2009-08-19 질화물계 반도체 광소자를 제조하는 방법, 및 에피택셜 웨이퍼를 제조하는 방법
CN2009101704595A CN101661986B (zh) 2008-08-26 2009-08-26 制造氮化物半导体光学器件和外延晶片的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008217081A JP4917585B2 (ja) 2008-08-26 2008-08-26 窒化物系半導体光素子を製造する方法、及びエピタキシャルウエハを製造する方法

Publications (2)

Publication Number Publication Date
JP2010056158A JP2010056158A (ja) 2010-03-11
JP4917585B2 true JP4917585B2 (ja) 2012-04-18

Family

ID=41360199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008217081A Expired - Fee Related JP4917585B2 (ja) 2008-08-26 2008-08-26 窒化物系半導体光素子を製造する方法、及びエピタキシャルウエハを製造する方法

Country Status (6)

Country Link
US (1) US8183071B2 (ja)
EP (1) EP2161764A3 (ja)
JP (1) JP4917585B2 (ja)
KR (1) KR20100024899A (ja)
CN (1) CN101661986B (ja)
TW (1) TW201013997A (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5515575B2 (ja) * 2009-09-30 2014-06-11 住友電気工業株式会社 Ｉｉｉ族窒化物半導体光素子、エピタキシャル基板、及びｉｉｉ族窒化物半導体光素子を作製する方法
JP2011146639A (ja) * 2010-01-18 2011-07-28 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物系半導体素子
JP2011187862A (ja) * 2010-03-11 2011-09-22 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2012064811A (ja) * 2010-09-16 2012-03-29 Toshiba Corp 半導体素子の製造方法
TWI425666B (zh) * 2011-04-27 2014-02-01 Univ Nat Central Growth of semi - polarized nitrides
CN102769078A (zh) * 2012-07-13 2012-11-07 合肥彩虹蓝光科技有限公司 高生长速率的P型GaN结构LED制造方法
CN103236476B (zh) * 2013-04-09 2016-04-20 湘能华磊光电股份有限公司 一种生长外延片及其制备方法
KR102116829B1 (ko) * 2013-11-27 2020-06-01 서울바이오시스 주식회사 자외선 발광 다이오드 및 그것을 제조하는 방법
JP2015156408A (ja) * 2014-02-19 2015-08-27 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2015170803A (ja) * 2014-03-10 2015-09-28 住友電気工業株式会社 ＩＩＩ族窒化物半導体素子、ｐ型コンタクト構造、ＩＩＩ族窒化物半導体素子を作製する方法
TWI612686B (zh) * 2014-09-03 2018-01-21 晶元光電股份有限公司 發光元件及其製造方法
KR102408721B1 (ko) * 2016-01-27 2022-06-15 삼성전자주식회사 반도체 발광소자 제조방법
CN106972083B (zh) * 2017-02-17 2019-02-12 华灿光电（浙江）有限公司 一种发光二极管的外延片的制备方法
JP7642553B2 (ja) 2019-11-08 2025-03-10 ヌヴォトンテクノロジージャパン株式会社 半導体発光素子、及び半導体発光素子の製造方法
CN113451462B (zh) * 2020-11-24 2022-07-26 重庆康佳光电技术研究院有限公司 一种led外延结构及其制备方法与led芯片
CN113036600B (zh) * 2021-03-04 2022-08-02 东莞理工学院 一种氮化镓基绿光激光器及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2932467B2 (ja) 1993-03-12 1999-08-09 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
JP3371830B2 (ja) 1995-11-24 2003-01-27 日亜化学工業株式会社 窒化物半導体発光素子
JPH1012922A (ja) 1996-06-19 1998-01-16 Toyoda Gosei Co Ltd ３族窒化物半導体発光素子
JP3304787B2 (ja) 1996-09-08 2002-07-22 豊田合成株式会社 半導体発光素子及びその製造方法
JP3624794B2 (ja) * 2000-05-24 2005-03-02 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
JP4724901B2 (ja) * 2000-07-21 2011-07-13 パナソニック株式会社 窒化物半導体の製造方法
JP2003229645A (ja) * 2002-01-31 2003-08-15 Nec Corp 量子井戸構造およびそれを用いた半導体素子ならびに半導体素子の製造方法
JP2003327497A (ja) * 2002-05-13 2003-11-19 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板、窒化物系半導体素子及びその製造方法
JP4389723B2 (ja) * 2004-02-17 2009-12-24 住友電気工業株式会社 半導体素子を形成する方法
US7858996B2 (en) * 2006-02-17 2010-12-28 The Regents Of The University Of California Method for growth of semipolar (Al,In,Ga,B)N optoelectronic devices
JP4617922B2 (ja) * 2005-02-25 2011-01-26 ソニー株式会社 半導体装置の製造方法
JP5743127B2 (ja) 2005-06-01 2015-07-01 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 半極性（Ｇａ，Ａｌ，Ｉｎ，Ｂ）Ｎ薄膜、ヘテロ構造およびデバイスの成長と作製のための方法及び装置
US7501299B2 (en) * 2005-11-14 2009-03-10 Palo Alto Research Center Incorporated Method for controlling the structure and surface qualities of a thin film and product produced thereby
EP1982351A4 (en) * 2006-01-20 2010-10-20 Univ California PROCESS FOR IMPROVED GROWTH OF SEMIPOLARM (AL, IN, GA, B) N
JP2008118049A (ja) * 2006-11-07 2008-05-22 Rohm Co Ltd ＧａＮ系半導体発光素子
US7769066B2 (en) * 2006-11-15 2010-08-03 Cree, Inc. Laser diode and method for fabricating same
US20080137701A1 (en) * 2006-12-12 2008-06-12 Joseph Michael Freund Gallium Nitride Based Semiconductor Device with Reduced Stress Electron Blocking Layer
US8211723B2 (en) * 2007-02-12 2012-07-03 The Regents Of The University Of California Al(x)Ga(1-x)N-cladding-free nonpolar III-nitride based laser diodes and light emitting diodes

Also Published As

Publication number Publication date
JP2010056158A (ja) 2010-03-11
CN101661986A (zh) 2010-03-03
KR20100024899A (ko) 2010-03-08
US8183071B2 (en) 2012-05-22
EP2161764A2 (en) 2010-03-10
EP2161764A3 (en) 2013-06-05
US20100055820A1 (en) 2010-03-04
TW201013997A (en) 2010-04-01
CN101661986B (zh) 2013-08-28

Similar Documents

Publication Publication Date Title
JP4917585B2 (ja) 窒化物系半導体光素子を製造する方法、及びエピタキシャルウエハを製造する方法
JP5792209B2 (ja) 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法
JP5003527B2 (ja) Ｉｉｉ族窒化物発光素子、及びｉｉｉ族窒化物系半導体発光素子を作製する方法
US6455877B1 (en) III-N compound semiconductor device
US6252255B1 (en) Crystal growth method for nitride semiconductor, nitride light emitting device, and method for producing the same
US6518082B1 (en) Method for fabricating nitride semiconductor device
KR101192098B1 (ko) Ｉｉｉ족 질화물 반도체 소자 및 에피택셜 웨이퍼
EP2214197B1 (en) Method of Fabricating Nitride-Based Semiconductor Optical Device
EP2112729B1 (en) Method of making nitride semiconductor laser, method of making epitaxial wafer, and nitride semiconductor laser
WO2010029775A1 (ja) 窒化物系半導体光素子、窒化物系半導体光素子のためのエピタキシャルウエハ、及び半導体発光素子を製造する方法
JP4450112B2 (ja) 窒化物系半導体光素子
KR20090084715A (ko) Ⅲ-ⅴ족 화합물 반도체의 성장 방법과 발광 디바이스 및 전자 디바이스의 제조 방법
JPWO2003063215A1 (ja) 窒化物半導体素子の製造方法
WO2011007776A1 (ja) Iii族窒化物半導体素子、エピタキシャル基板、及びiii族窒化物半導体素子を作製する方法
JP5332959B2 (ja) 窒化物系半導体光素子
JP4835662B2 (ja) 窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法
JP4647286B2 (ja) 半導体装置およびその製造方法
JP5120350B2 (ja) Ｉｉｉ族窒化物半導体素子及びエピタキシャルウエハ
JP2001308464A (ja) 窒化物半導体素子、窒化物半導体結晶の作製方法および窒化物半導体基板
JP4404164B1 (ja) 半導体発光素子を製造する方法
JP2012109624A (ja) Ｉｉｉ族窒化物発光素子、及びｉｉｉ族窒化物系半導体発光素子を作製する方法

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20100419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100527

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20100602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100809

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110126

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110203

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110428

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees