[go: up one dir, main page]

JP4911158B2 - 半導体装置および固体撮像装置 - Google Patents

半導体装置および固体撮像装置 Download PDF

Info

Publication number
JP4911158B2
JP4911158B2 JP2008279474A JP2008279474A JP4911158B2 JP 4911158 B2 JP4911158 B2 JP 4911158B2 JP 2008279474 A JP2008279474 A JP 2008279474A JP 2008279474 A JP2008279474 A JP 2008279474A JP 4911158 B2 JP4911158 B2 JP 4911158B2
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
gate electrode
source
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008279474A
Other languages
English (en)
Other versions
JP2010109138A (ja
Inventor
良助 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008279474A priority Critical patent/JP4911158B2/ja
Priority to TW098131073A priority patent/TWI424567B/zh
Priority to KR1020090088402A priority patent/KR20100048872A/ko
Priority to CN200910206582A priority patent/CN101728432A/zh
Priority to US12/604,508 priority patent/US20100109059A1/en
Publication of JP2010109138A publication Critical patent/JP2010109138A/ja
Application granted granted Critical
Publication of JP4911158B2 publication Critical patent/JP4911158B2/ja
Priority to US14/268,431 priority patent/US20140239360A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/022—Manufacture or treatment of FETs having insulated gates [IGFET] having lightly-doped source or drain extensions selectively formed at the sides of the gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H10D30/6717—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8033—Photosensitive area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体装置および固体撮像装置に関するものである。
固体撮像素子の出力部で用いられているソースフォロワ回路とは、得られた画素の信号を増幅させて、後段の負荷を駆動させる回路である。この回路には、ＣＭＯＳトランジスタが一般的に使われており、ゲートに入って来た信号Ｖｉｎに対し、ソースが追随してＶｏｕｔの信号を返すように動作する。このＣＭＯＳトランジスタが高性能であれば、出力回路としても高性能といえる。具体的な特性項目には、ソースフォロワ回路のゲイン、ホットキャリア電流、ランダムノイズなどが挙げられる。ソースフォロワ回路のゲインの考え方は、ゲイン＝ｇｍ／（ｇｍ＋ｇｍｂ＋ｇｄｓ）と一般的に定義されている。ここで、ｇｍは相互コンダクタンス、ｇｍｂはバックゲートの相互コンダクタンス、ｇｄｓはソース・ドレインの相互コンダクタンスを表す。また、固体撮像装置では、ゲートのフリンジ容量も挙がってくる。
ＣＭＯＳトランジスタの高性能化への従来技術の対応としては、ホットキャリア電流の低減のためにＬＤＤ（Lightly Doped Drain）構造が用いられている。基本的な構造としては、低濃度（ＬＤＤ）領域と高濃度（Ｓ／Ｄ）領域からなる不純物領域が対称の構造を取っている（例えば、特許文献１参照。）。
しかし、上記ＬＤＤ構造では、ソース領域やドレイン領域の拡散層を低濃度で形成するために大きな寄生抵抗が生じ、ｇｍの特性が劣化する。
上記寄生抵抗の削減を試みた構造として、ソース側の拡散層の濃度を深く濃く形成して寄生抵抗を削減し、ｇｍの向上を狙ったものがある（例えば、特許文献２参照。）。
このように従来の技術としては、対称ＬＤＤ構造と、非対称でソース側の濃度が深く濃い拡散層の二つの技術が確立されている。
ソースフォロワ回路のゲインの向上、ホットキャリア電流の低減、ランダムノイズの低減といった特性改善の中で、従来技術でも一定の成果は得られている。特に、ドレイン側のＬＤＤ構造は、ホットキャリア電流低減のためにほとんどのデバイスで導入されている。しかし、非対称のソース側深い拡散層構造では、ソースフォロワ回路のゲイン向上が期待通り得られないため、あまり導入されていない。その理由としては、ソース側の深い拡散層がトランジスタの短チャネル効果を悪化させてｇｄｓを大きくしてしまったと考えられる。つまり、ｇｄｓの悪化でソースフォロワ回路のゲインが低下したためである。
また、ソースフォロワ回路のゲインに着目しているが、このｇｍ、ｇｍｂ、ｇｄｓの特性値はトレードオフの関係になっていて、高性能化の頭打ちが起こり、問題となっている。
特願２００６−１８７０４５号公報 特開平１０−２２２２６号公報
解決しようとする問題点は、ソース側の深い拡散層がトランジスタの短チャネル効果を悪化させてｇｄｓを大きくし、ソースフォロワ回路のゲイン向上が期待通り得られない点である。
本発明は、相互コンダクタンス（以下ｇｍという）の低下を抑制し、ソース・ドレイン間の相互コンダクタンス（以下ｇｄｓという）、バックゲートの相互コンダクタンス（以下ｇｍｂという）を維持して、ＭＯＳトランジスタの高性能化を可能にする。
本発明の半導体装置は、入射光を光電変換して信号電荷を得る光電変換部と、光電変換部から読み出した信号電荷を電圧に変換して出力する、増幅トランジスタとリセットトランジスタとを備えるソースフォロワ回路と、を備え、増幅トランジスタ、及び、リセットトランジスタの少なくとも一方が、半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極のソース側の前記半導体基板に形成されたエクステンション領域と、前記ゲート電極のソース側の前記半導体基板に前記エクステンション領域を介して形成されたソース領域と、前記ゲート電極のドレイン側の前記半導体基板に形成されたＬＤＤ領域と、前記ゲート電極のドレイン側の前記半導体基板に前記ＬＤＤ領域を介して形成されたドレイン領域を有し、前記エクステンション領域は前記ＬＤＤ領域よりも濃度が高く、前記ＬＤＤ領域よりも浅く形成され、半導体基板のソース側のチャネル領域の不純物濃度は半導体基板のドレイン側のチャネル領域の不純物濃度よりも高い。
本発明の半導体装置では、ＬＤＤ領域によりホットキャリア電流が抑制され、エクステンション領域により短チャネル効果が抑制され、ソース・ドレイン間のｇｄｓが改善される。また短チャネル効果が抑制されるので、チャネルの不純物濃度も薄く形成でき、ｇｍｂの悪化が起こらない。またエクステンション領域はＬＤＤ領域よりも高濃度で形成されるために、寄生抵抗の増加もほとんど起こらないので、ｇｍの低下も少ない。
本発明の半導体装置に係わる製造方法は、半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極のドレイン側の前記半導体基板にＬＤＤ領域を形成する工程と、前記ゲート電極のソース側の前記半導体基板にエクステンション領域を形成する工程と、前記ゲート電極のソース側の前記半導体基板に前記エクステンション領域を介してソース領域を形成するとともに、前記ゲート電極のドレイン側の前記半導体基板に前記ＬＤＤ領域を介してドレイン領域を形成する工程を有し、前記エクステンション領域を、前記ＬＤＤ領域よりも濃度が高く、前記ＬＤＤ領域よりも浅く形成する。
本発明の半導体装置に係わる製造方法では、ＬＤＤ領域が形成されることでホットキャリア電流が抑制され、エクステンション領域が形成されることで短チャネル効果が抑制され、ｇｄｓが改善される。また短チャネル効果が抑制されるので、チャネルの不純物濃度も薄く形成でき、ｇｍｂの悪化が起こらない。またエクステンション領域はＬＤＤ領域よりも高濃度に形成するために、寄生抵抗の増加もほとんど起こらないので、ｇｍの低下も少ない。
本発明の固体撮像装置は、入射光を光電変換して信号電荷を得る光電変換部と、前記光電変換部から読み出した信号電荷を電圧に変換して出力するソースフォロワ回路を備え、前記ソースフォロワ回路の少なくとも一つのトランジスタは、半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極のソース側の前記半導体基板に形成されたエクステンション領域と、前記ゲート電極のソース側の前記半導体基板に前記エクステンション領域を介して形成されたソース領域と、前記ゲート電極のドレイン側の前記半導体基板に形成されたＬＤＤ領域と、前記ゲート電極のドレイン側の前記半導体基板に前記ＬＤＤ領域を介して形成されたドレイン領域を有し、前記エクステンション領域は前記ＬＤＤ領域よりも濃度が高く、前記ＬＤＤ領域よりも浅く形成され、前記半導体基板のソース側のチャネル領域の不純物濃度は前記半導体基板のドレイン側のチャネル領域の不純物濃度よりも高い。
本発明の固体撮像装置では、ｇｍの低下が少なく、ｇｄｓ、ｇｍｂが維持される高性能な半導体装置がソースフォロワ回路に用いられる。
本発明の半導体装置は、トレードオフの関係にあったｇｍの低下が抑制でき、ｇｄｓ、ｇｍｂを維持することができるので、ＭＯＳトランジスタの高性能化ができるという利点がある。よって、本発明の半導体装置をソースフォロワ回路に用いることによってソースフォロワ回路のゲイン向上ができる。
トレードオフの関係にあったｇｍの低下が抑制でき、ｇｄｓ、ｇｍｂを維持することができるので、ＭＯＳトランジスタの高性能化ができるという利点がある。よって、本発明の半導体装置をソースフォロワ回路に用いることによってソースフォロワ回路のゲイン向上ができる。
本発明の固体撮像装置は、ソースフォロワ回路に高性能なＭＯＳトランジスタを用いることができるため、ソースフォロワ回路のゲインの向上ができるので、出力回路の高性能化が図れるという利点がある。
以下、発明を実施するための最良の形態（以下、実施の形態とする）について説明する。
＜１．第１の実施の形態＞
［半導体装置の構成の第１例］
本発明の第１実施の形態に係る半導体装置の構成の第１例を、図１の概略構成断面図によって説明する。
図１に示すように、半導体基板１１には、チャネル領域１１ｃが形成されている。このチャネル領域１１ｃは、ＮＭＯＳトランジスタでは、例えば、ホウ素もしくはインジウムが１×１０19／ｃｍ3以下の濃度にドーピングされて形成されている。好ましくは、拡散係数の小さいインジウムが用いられる。
ＰＭＯＳトランジスタでは、例えば、ヒ素もしくはリンが１×１０19／ｃｍ3以下の濃度にドーピングされて形成されている。好ましくは、拡散係数の小さいヒ素が用いられる。
上記半導体基板１１上にゲート絶縁膜１２を介してゲート電極１３が形成されている。上記半導体基板１１は、例えばシリコン半導体基板が用いられている。またはＳＯＩ（Silicon on insulator）基板等であってもよい。
上記ゲート電極１３のソース側の上記半導体基板１１には、エクステンション領域１４が形成されている。
ＮＭＯＳトランジスタでは、上記エクステンション領域１４は、例えばヒ素もしくはリンが拡散された不純物領域で形成されている。例えば、ヒ素濃度もしくはリン濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
またＰＭＯＳトランジスタでは、上記エクステンション領域１４は、例えばホウ素（二フッ化ホウ素としてドーピングされている）が拡散された不純物領域で形成されている。例えば、ホウ素濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
上記ゲート電極１３のソース側の上記半導体基板１１には、エクステンション領域１４を介してソース領域１６が形成されている。
ＮＭＯＳトランジスタでは、上記ソース領域１６は、例えばヒ素もしくはリンが拡散された不純物領域で形成されている。例えば、ヒ素濃度もしくはリン濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
上記エクステンション領域１４を形成する不純物にはヒ素を用いることが好ましい。それは、上記エクステンション領域１４が浅く作製されるために、拡散係数の小さい不純物を用いることが好ましいことから、リンよりも拡散係数が小さいヒ素を用いることが好ましい。
またＰＭＯＳトランジスタでは、上記ソース領域１６は、例えばホウ素（二フッ化ホウ素としてドーピングされている）が拡散された不純物領域で形成されている。例えば、ヒ素濃度もしくはリン濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
また、上記ゲート電極１３のドレイン側の上記半導体基板１１には、ＬＤＤ領域１５が形成されている。
ＮＭＯＳトランジスタでは、上記ＬＤＤ領域１５は、例えばヒ素もしくはリンが拡散された不純物領域で形成されている。例えば、好ましくはリンが用いられる、その濃度は、上記エクステンション領域１４よりも低く、例えば５×１０16／ｃｍ3〜１×１０20／ｃｍ3の範囲で選択される。
上記ＬＤＤ領域１５を形成する不純物にリンを用いるのは、ヒ素よりリンのほうが、電界が弱める効果が強いからである。
またＰＭＯＳトランジスタでは、上記ＬＤＤ領域１５は、例えばホウ素（二フッ化ホウ素としてドーピングされている）が拡散された不純物領域で形成されている。その濃度は、上記エクステンション領域１４よりも低く、例えば１×１０17／ｃｍ3〜５×１０20／ｃｍ3の範囲で選択される。
上記ゲート電極１３のドレイン側の上記半導体基板１１には、ＬＤＤ領域１５を介してドレイン領域１７が形成されている。
ＮＭＯＳトランジスタでは、上記ドレイン領域１７は、例えばヒ素もしくはリンが拡散された不純物領域で形成されている。例えば、ヒ素濃度もしくはリン濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
またＰＭＯＳトランジスタでは、上記ドレイン領域１７は、例えばホウ素（二フッ化ホウ素としてドーピングされている）が拡散された不純物領域で形成されている。例えば、ホウ素濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
上記のようにＭＯＳトランジスタの半導体装置１が構成されている。
上記半導体装置１では、ＬＤＤ領域１５によりホットキャリア電流が抑制され、上記ＬＤＤ領域１５より浅い上記エクステンション領域１４により短チャネル効果が抑制され、上記ソース領域１６・ドレイン領域１７間のｇｄｓが改善される。また短チャネル効果が抑制されるので、チャネルの不純物濃度も薄く形成でき、ｇｍｂの悪化が起こらない。また上記エクステンション領域１４は上記ＬＤＤ領域１５よりも高濃度で形成されるために、寄生抵抗の増加もほとんど起こらないので、ｇｍの低下も少ない。
したがって、トレードオフの関係にあったｇｍの低下も少なく、ｇｄｓ、ｇｍｂを維持することができるので、ＭＯＳトランジスタの高性能化ができるという利点がある。よって、上記半導体装置１をソースフォロワ回路に用いることによってソースフォロワ回路のゲイン向上ができる。
上記ソースフォロワ回路のゲインが向上できる裏づけとして、ＴＣＡＤシミュレーションを実施した。
図２（１）に示すように、上記半導体装置１のエクステンション領域１４の拡散層深さをＸｊｓ、上記ＬＤＤ領域１５の拡散層深さをＸｊｄとする。また、図２（２）に示すように、従来の半導体装置８１のソース側のＬＤＤ領域８２の拡散層深さをＸｊｓ、ドレイン側のＬＤＤ領域８３の拡散層深さをＸｊｄとする。
ここで、上記ＸｊｓとＸｊｄとの比と、ソースフォロワ回路のゲインとの関係について図３に示す。図３は、縦軸にゲインを示し、横軸にＸｊｓ／Ｘｊｄで表す拡散層Ｘｊの比を示す。
図３に示すように、従来の半導体装置のソース側とドレイン側のＬＤＤ領域の深さが同等な場合、すなわち拡散層深さＸｊの比が１を基準とすると、拡散層深さＸｊの比が１より小さくなるに従い、ソースフォロワ回路のゲインが向上されることがわかる。
［半導体装置の構成の第２例］
次に、本発明の第１実施の形態に係る半導体装置の構成の第２例を、図４の概略構成断面図によって説明する。
図４に示すように、半導体基板１１上にゲート絶縁膜１２を介してゲート電極１３が形成されている。上記半導体基板１１は、例えばシリコン半導体基板が用いられている。またはＳＯＩ基板等であってもよい。
上記半導体基板１１のソース側のチャネル領域１１ｃｓは、上記半導体基板１１のドレイン側のチャネル領域１１ｃｄよりも不純物濃度が高く形成されている。例えば、ドレイン側のチャネル領域１１ｃｄは基板濃度としている。例えば、１×１０14／ｃｍ3〜１×１０15／ｃｍ3程度となっている。
そして、ＮＭＯＳトランジスタでは、上記ソース側のチャネル領域１１ｃｓは、例えば、ホウ素もしくはインジウムが１×１０19／ｃｍ3以下の濃度にドーピングされている。好ましくは、拡散係数の小さいインジウムが用いられる。
ＰＭＯＳトランジスタでは、上記ソース側のチャネル領域１１ｃｓは、例えば、ヒ素もしくはリンが１×１０19／ｃｍ3以下の濃度にドーピングされている。好ましくは、拡散係数の小さいヒ素が用いられる。
上記ゲート電極１３のソース側の上記半導体基板１１には、エクステンション領域１４が形成されている。
ＮＭＯＳトランジスタでは、上記エクステンション領域１４は、例えばヒ素もしくはリンが拡散された不純物領域で形成されている。例えば、ヒ素濃度もしくはリン濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
またＰＭＯＳトランジスタでは、上記エクステンション領域１４は、例えばホウ素（二フッ化ホウ素としてドーピングされている）が拡散された不純物領域で形成されている。例えば、ホウ素濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
上記ゲート電極１３のソース側の上記半導体基板１１には、エクステンション領域１４を介してソース領域１６が形成されている。
ＮＭＯＳトランジスタでは、上記ソース領域１６は、例えばヒ素もしくはリンが拡散された不純物領域で形成されている。例えば、ヒ素濃度もしくはリン濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
上記エクステンション領域１４を形成する不純物にはヒ素を用いることが好ましい。それは、上記エクステンション領域１４が浅く作製されるために、拡散係数の小さい不純物を用いることが好ましいことから、リンよりも拡散係数が低いヒ素を用いることが好ましい。
またＰＭＯＳトランジスタでは、上記ソース領域１６は、例えばホウ素（二フッ化ホウ素としてドーピングされている）が拡散された不純物領域で形成されている。例えば、ホウ素濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
また、上記ゲート電極１３のドレイン側の上記半導体基板には、ＬＤＤ領域１５が形成されている。
ＮＭＯＳトランジスタでは、上記ＬＤＤ領域１５は、例えばヒ素もしくはリンが拡散された不純物領域で形成されている。例えば、好ましくはリンが用いられる、その濃度は、上記エクステンション領域１４よりも低く、例えば１×１０16／ｃｍ3〜１×１０20／ｃｍ3の範囲で選択される。
上記説明したように、上記ＬＤＤ領域１５を形成する不純物にリンを用いるのは、ヒ素よりリンのほうが、電界が弱める効果が強いからである。
またＰＭＯＳトランジスタでは、上記ＬＤＤ領域１５は、例えばホウ素（二フッ化ホウ素としてドーピングされている）が拡散された不純物領域で形成されている。その濃度は、上記エクステンション領域１４よりも低く、例えば１×１０17／ｃｍ3〜５×１０20／ｃｍ3の範囲で選択される。
上記ゲート電極１３のドレイン側の上記半導体基板１１には、ＬＤＤ領域１５を介してドレイン領域１７が形成されている。
ＮＭＯＳトランジスタでは、上記ドレイン領域１７は、例えばヒ素もしくはリンが拡散された不純物領域で形成されている。例えば、ヒ素濃度もしくはリン濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
またＰＭＯＳトランジスタでは、上記ドレイン領域１７は、例えばホウ素（二フッ化ホウ素としてドーピングされている）が拡散された不純物領域で形成されている。例えば、ホウ素濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
上記のようにＭＯＳトランジスタの半導体装置２が構成されている。
上記半導体装置２では、ＬＤＤ領域１５によりホットキャリア電流が抑制され、上記ＬＤＤ領域１５より浅い上記エクステンション領域１４により短チャネル効果が抑制され、上記ソース領域１６・ドレイン領域１７間のｇｄｓが改善される。また短チャネル効果が抑制されるので、チャネルの不純物濃度も薄く形成でき、ｇｍｂの悪化が起こらない。また上記エクステンション領域１４は上記ＬＤＤ領域１５よりも高濃度で形成されるために、寄生抵抗の増加もほとんど起こらないので、ｇｍの低下も少ない。
よって、トレードオフの関係にあったｇｍの低下も少なく、ｇｄｓ、ｇｍｂを維持することができるので、ＭＯＳトランジスタの高性能化ができるという利点がある。また、上記半導体装置１をソースフォロワ回路に用いることによってソースフォロワ回路のゲイン向上ができる。
さらに、上記半導体基板１１のソース側のチャネル領域は、上記半導体基板１１のドレイン側のチャネル領域よりも不純物濃度が高く形成されていることから、基板濃度となっているドレイン側のチャネル濃度が薄くなっている。これによって、ドレイン側の電界が緩和され、ホットキャリア電流の発生を抑制することができる。
また、ＮＭＯＳトランジスタでは、ソース側のチャネル領域１１ｃｓを形成する不純物にほとんど拡散しないインジウムを用いることによって、ドレイン側のチャネル領域１１ｃｄへの拡散が防止できるので、ドレイン側の電界緩和を行うことができ、ホットキャリア電流の発生を抑制することができる。
［半導体装置の構成の第３例］
次に、本発明の第１実施の形態に係る半導体装置の構成の第３例を、図５の概略構成断面図によって説明する。
図５に示すように、半導体基板１１上にゲート絶縁膜１２を介してゲート電極１３が形成されている。上記半導体基板１１は、例えばシリコン半導体基板が用いられている。またはＳＯＩ基板等であってもよい。
上記ゲート電極１３のソース側の上記半導体基板１１には、エクステンション領域１４が形成されている。
ＮＭＯＳトランジスタでは、上記エクステンション領域１４は、例えばヒ素もしくはリンが拡散された不純物領域で形成されている。例えば、ヒ素濃度もしくはリン濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
またＰＭＯＳトランジスタでは、上記エクステンション領域１４は、例えばホウ素（二フッ化ホウ素としてドーピングされている）が拡散された不純物領域で形成されている。例えば、ホウ素濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
上記ゲート電極１３のソース側の上記半導体基板１１には、エクステンション領域１４を介してソース領域１６が形成されている。
ＮＭＯＳトランジスタでは、上記ソース領域１６は、例えばヒ素もしくはリンが拡散された不純物領域で形成されている。例えば、ヒ素濃度もしくはリン濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
上記エクステンション領域１４を形成する不純物にはヒ素を用いることが好ましい。それは、上記エクステンション領域１４が浅く作製されるために、拡散係数の小さい不純物を用いることが好ましいことから、リンよりも拡散係数が低いヒ素を用いることが好ましい。
またＰＭＯＳトランジスタでは、上記ソース領域１６は、例えばホウ素（二フッ化ホウ素としてドーピングされている）が拡散された不純物領域で形成されている。例えば、ホウ素濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
また、上記ゲート電極１３のドレイン側の上記半導体基板には、ＬＤＤ領域１５が形成されている。
ＮＭＯＳトランジスタでは、上記ＬＤＤ領域１５は、例えばヒ素もしくはリンが拡散された不純物領域で形成されている。例えば、好ましくはリンが用いられる、その濃度は、上記エクステンション領域１４よりも低く、例えば１×１０16／ｃｍ3〜１×１０20／ｃｍ3の範囲で選択される。
上記説明したように、上記ＬＤＤ領域１５を形成する不純物にリンを用いるのは、ヒ素よりリンのほうが、電界が弱める効果が強いからである。
またＰＭＯＳトランジスタでは、上記ＬＤＤ領域１５は、例えばホウ素（二フッ化ホウ素としてドーピングされている）が拡散された不純物領域で形成されている。その濃度は、上記エクステンション領域１４よりも低く、例えば１×１０17／ｃｍ3〜５×１０20／ｃｍ3の範囲で選択される。
上記ゲート電極１３のドレイン側の上記半導体基板１１には、ＬＤＤ領域１５を介してドレイン領域１７が形成されている。
ＮＭＯＳトランジスタでは、上記ドレイン領域１７は、例えばヒ素もしくはリンが拡散された不純物領域で形成されている。例えば、ヒ素濃度もしくはリン濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
またＰＭＯＳトランジスタでは、上記ドレイン領域１７は、例えばホウ素（二フッ化ホウ素としてドーピングされている）が拡散された不純物領域で形成されている。例えば、ホウ素濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
さらに、上記半導体基板１１のソース側には、上記エクステンション領域１４および上記ソース領域１６を含み、上記ドレイン側のチャネル領域１１ｃｄの不純物濃度よりも高いポケット拡散層１８を有する。例えば、ドレイン側のチャネル領域１１ｃｄは基板濃度としている。例えば、１×１０14／ｃｍ3〜１×１０15／ｃｍ3程度となっている。
そして、ＮＭＯＳトランジスタでは、上記ポケット拡散層１８は、例えば、ホウ素もしくはインジウムが１×１０19／ｃｍ3以下の濃度にドーピングされている。好ましくは、拡散係数の小さいインジウムが用いられる。
ＰＭＯＳトランジスタでは、上記ポケット拡散層１８は、例えば、ヒ素もしくはリンが１×１０19／ｃｍ3以下の濃度にドーピングされている。好ましくは、拡散係数の小さいヒ素が用いられる。
上記のようにＭＯＳトランジスタの半導体装置３が構成されている。
上記半導体装置３では、ＬＤＤ領域１５によりホットキャリア電流が抑制され、上記ＬＤＤ領域１５より浅い上記エクステンション領域１４により短チャネル効果が抑制され、上記ソース領域１６・ドレイン領域１７間のｇｄｓが改善される。また短チャネル効果が抑制されるので、チャネルの不純物濃度も薄く形成でき、ｇｍｂの悪化が起こらない。また上記エクステンション領域１４は上記ＬＤＤ領域１５よりも高濃度で形成されるために、寄生抵抗の増加もほとんど起こらないので、ｇｍの低下も少ない。
したがって、トレードオフの関係にあったｇｍの低下も少なく、ｇｄｓ、ｇｍｂを維持することができるので、ＭＯＳトランジスタの高性能化ができるという利点がある。また、上記半導体装置１をソースフォロワ回路に用いることによってソースフォロワ回路のゲイン向上ができる。
さらに、上記半導体基板１１の上記ポケット拡散層１８は、上記半導体基板１１のドレイン側のチャネル領域よりも不純物濃度が高く形成されていることから、基板濃度となっているドレイン側のチャネル濃度が薄くなっている。これによって、ドレイン側の電界が緩和され、ホットキャリア電流の発生を抑制することができる。
＜２．第２の実施の形態＞
［半導体装置の製造方法の第１例］
本発明の第２実施の形態に係る半導体装置の製造方法の第１例を、図６の製造工程断面図によって説明する。
図６（１）に示すように、半導体基板１１にチャネル領域１１ｃを形成するためのチャネルイオン注入を行う。上記半導体基板１１は、例えばシリコン半導体基板が用いられている。またはＳＯＩ基板等であってもよい。
ＮＭＯＳトランジスタでは、上記チャネルイオン注入は、ホウ素もしくはインジウムをイオン注入する。ホウ素をイオン注入する場合には、注入エネルギーを３ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を５×１０13／ｃｍ2以下に設定する。またインジウムをイオン注入する場合には、注入エネルギーを１５ｋｅＶ〜２０００ｋｅＶに設定し、ドーズ量を５×１０13／ｃｍ2以下に設定する。好ましくは、拡散係数の小さいインジウムを用いる。
ＰＭＯＳトランジスタでは、上記チャネルイオン注入は、ヒ素もしくはリンをイオン注入する。
ヒ素をイオン注入する場合には、注入エネルギーを２０ｋｅＶ〜５００ｋｅＶに設定し、ドーズ量を５×１０13／ｃｍ2以下に設定する。またリンをイオン注入する場合には、注入エネルギーを１０ｋｅＶ〜３００ｋｅＶに設定し、ドーズ量を５×１０13／ｃｍ2以下に設定する。好ましくは、拡散係数の小さいヒ素を用いる。
また、上記チャネルイオン注入は、基板濃度によっては行わなくてもよい。例えば、基板濃度が上記チャネルイオン注入後の濃度になっている場合には行わなくてもよい。
次に、図６（２）に示すように、上記半導体基板１１上にゲート絶縁膜１２を介してゲート電極１３を形成する。例えば、上記半導体基板１１上に熱酸化膜で上記ゲート絶縁膜１２を形成する。次いで、上記ゲート絶縁膜１２上にゲート電極形成膜を成膜した後、レジストマスク（図示せず）を用いたリソグラフィー技術とエッチング技術によって、上記ゲート電極形成膜をパターニングして上記ゲート電極１３を形成する。
その後、上記レジストマスクを除去する。
次に、図６（３）に示すように、レジスト塗布、リソグラフィー技術によって、ソース側を被覆するレジストマスク３１を形成する。このレジストマスク３１と上記ゲート電極１３をマスクにして、上記半導体基板１１のドレイン側にイオン注入を行い、ＬＤＤ領域１５を形成する。
ＮＭＯＳトランジスタでは、上記ＬＤＤ領域１５は、例えばヒ素もしくはリンをイオン注入して形成される。好ましくは、リンをイオン注入する。
リンをイオン注入する場合には、注入エネルギーを１０ｋｅＶ〜６０ｋｅＶに設定し、ドーズ量を１×１０12／ｃｍ2〜５×１０14／ｃｍ2に設定する。
上記説明したように、上記ＬＤＤ領域１５を形成する不純物にリンを用いるのは、ヒ素よりリンのほうが、電界が弱める効果が強いからである。
またＰＭＯＳトランジスタでは、上記ＬＤＤ領域１５は、例えば二フッ化ホウ素をイオン注入して形成される。二フッ化ホウ素をイオン注入する場合には、注入エネルギーを５ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を１×１０12／ｃｍ2〜５×１０14／ｃｍ2に設定する。
その後、上記レジストマスク３１を除去する。図面はレジストマスク３１を除去する直前の状態を示した。
次に、図６（４）に示すように、レジスト塗布、リソグラフィー技術によって、ドレイン側を被覆するレジストマスク３２を形成する。このレジストマスク３２と上記ゲート電極１３をマスクにして、上記半導体基板１１のソース側にイオン注入を行い、上記ＬＤＤ領域１５よりも浅く、不純物の高いエクステンション領域１４を形成する。
ＮＭＯＳトランジスタでは、上記エクステンション領域１４は、例えばヒ素もしくはリンをイオン注入して形成される。好ましくは、ヒ素をイオン注入する。
ヒ素をイオン注入する場合には、注入エネルギーを５ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を１×１０13／ｃｍ2〜５×１０15／ｃｍ2に設定する。
上記説明したように、上記エクステンション領域１４を形成する不純物にヒ素を用いるのは、リンよりヒ素のほうが、拡散係数が小さいため、浅い接合を形成しやすいためである。
またＰＭＯＳトランジスタでは、上記エクステンション領域１４は、例えば二フッ化ホウ素をイオン注入して形成される。二フッ化ホウ素をイオン注入する場合には、注入エネルギーを５ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を１×１０13／ｃｍ2〜５×１０15／ｃｍ2に設定する。
その後、上記レジストマスク３２を除去する。図面はレジストマスク３２を除去する直前の状態を示した。
次に、図６（５）に示すように、上記ゲート電極１３の両側壁にサイドウォール絶縁膜２１、２２を形成する。
次いで、上記ゲート電極１３および上記サイドウォール絶縁膜２１、２２をイオン注入マスクに用いて、半導体基板１１にイオン注入する。その結果、ゲート電極１３のソース側の上記半導体基板１１に、エクステンション領域１４を介してソース領域１６を形成する。またゲート電極１３のドレイン側の上記半導体基板１１に、ＬＤＤ領域１５を介してドレイン領域１７を形成する。
ＮＭＯＳトランジスタでは、上記ソース領域１６、ドレイン領域１７は、例えばヒ素もしくはリンをイオン注入して形成される。好ましくは、拡散係数の小さいヒ素をイオン注入する。
ヒ素をイオン注入する場合には、注入エネルギーを５ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を１×１０13／ｃｍ2〜５×１０15／ｃｍ2に設定する。
またＰＭＯＳトランジスタでは、上記ソース領域１６は、例えば二フッ化ホウ素をイオン注入して形成される。二フッ化ホウ素をイオン注入する場合には、注入エネルギーを５ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を１×１０13／ｃｍ2〜５×１０15／ｃｍ2に設定する。
次に、図６（６）に示すように、上記ゲート電極１３等を被覆する層間絶縁膜４１を形成した後、上記ソース領域１６、上記ドレイン領域１７に通じるコンタクト部４２、４３を形成する。
上記のようにＭＯＳトランジスタの半導体装置１が形成される。
上記半導体装置１では、ＬＤＤ領域１５によりホットキャリア電流が抑制され、上記ＬＤＤ領域１５より浅い上記エクステンション領域１４により短チャネル効果が抑制され、上記ソース領域１６・ドレイン領域１７間のｇｄｓが改善される。また短チャネル効果が抑制されるので、チャネルの不純物濃度も薄く形成でき、ｇｍｂの悪化が起こらない。また上記エクステンション領域１４は上記ＬＤＤ領域１５よりも高濃度で形成されるために、寄生抵抗の増加もほとんど起こらないので、ｇｍの低下も少ない。
よって、トレードオフの関係にあったｇｍの低下も少なく、ｇｄｓ、ｇｍｂを維持することができるので、ＭＯＳトランジスタの高性能化ができるという利点がある。よって、上記半導体装置１をソースフォロワ回路に用いることによってソースフォロワ回路のゲイン向上ができる。
＜２．第２の実施の形態＞
［半導体装置の製造方法の第２例］
本発明の第２実施の形態に係る半導体装置の製造方法の第２例を、図７の製造工程断面図によって説明する。
図７（１）に示すように、半導体基板１１上に、レジスト塗布、リソグラフィー技術によって、ドレイン側を被覆するレジストマスク３３を形成する。上記半導体基板１１は、例えばシリコン半導体基板が用いられている。またはＳＯＩ基板等であってもよい。
次いで、上記レジストマスク３３をイオン注入マスクにして、上記半導体基板１１のソース側にイオン注入を行い、チャネル領域１１ｃｓを形成する。この結果、上記半導体基板１１のソース側のチャネル領域１１ｃｓは、上記半導体基板１１のドレイン側のチャネル領域１１ｃｄよりも不純物濃度が高く形成される。
ＮＭＯＳトランジスタでは、上記チャネルイオン注入は、ホウ素もしくはインジウムをイオン注入する。ホウ素をイオン注入する場合には、注入エネルギーを３ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を５×１０13／ｃｍ2以下に設定する。またインジウムをイオン注入する場合には、注入エネルギーを１５ｋｅＶ〜２０００ｋｅＶに設定し、ドーズ量を５×１０13／ｃｍ2以下に設定する。好ましくは、拡散係数の小さいインジウムを用いる。
ＰＭＯＳトランジスタでは、上記チャネルイオン注入は、ヒ素もしくはリンをイオン注入する。
ヒ素をイオン注入する場合には、注入エネルギーを２０ｋｅＶ〜５００ｋｅＶに設定し、ドーズ量を５×１０13／ｃｍ2以下に設定する。またリンをイオン注入する場合には、注入エネルギーを１０ｋｅＶ〜３００ｋｅＶに設定し、ドーズ量を５×１０13／ｃｍ2以下に設定する。好ましくは、拡散係数の小さいヒ素を用いる。
なお、ドレイン側のチャネル領域１１ｃｄは基板濃度としている。例えば、１×１０14／ｃｍ3〜１×１０15／ｃｍ3程度となっている。
次に、図７（２）に示すように、上記半導体基板１１上にゲート絶縁膜１２を介してゲート電極１３を形成する。例えば、上記半導体基板１１上に熱酸化膜で上記ゲート絶縁膜１２を形成する。次いで、上記ゲート絶縁膜１２上にゲート電極形成膜を成膜した後、レジストマスク（図示せず）を用いたリソグラフィー技術とエッチング技術によって、上記ゲート電極形成膜をパターニングして上記ゲート電極１３を形成する。
その後、上記レジストマスクを除去する。
次に、図７（３）に示すように、レジスト塗布、リソグラフィー技術によって、ソース側を被覆するレジストマスク３１を形成する。このレジストマスク３１と上記ゲート電極１３をマスクにして、上記半導体基板１１のドレイン側にイオン注入を行い、ＬＤＤ領域１５を形成する。
ＮＭＯＳトランジスタでは、上記ＬＤＤ領域１５は、例えばヒ素もしくはリンをイオン注入して形成される。好ましくは、リンをイオン注入する。
リンをイオン注入する場合には、注入エネルギーを１０ｋｅＶ〜６０ｋｅＶに設定し、ドーズ量を１×１０12／ｃｍ2〜５×１０14／ｃｍ2に設定する。
上記説明したように、上記ＬＤＤ領域１５を形成する不純物にリンを用いるのは、ヒ素よりリンのほうが、電界が弱める効果が強いからである。
またＰＭＯＳトランジスタでは、上記ＬＤＤ領域１５は、例えば二フッ化ホウ素をイオン注入して形成される。二フッ化ホウ素をイオン注入する場合には、注入エネルギーを５ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を１×１０12／ｃｍ2〜５×１０14／ｃｍ2に設定する。
その後、上記レジストマスク３１を除去する。図面はレジストマスク３１を除去する直前の状態を示した。
次に、図７（４）に示すように、レジスト塗布、リソグラフィー技術によって、ドレイン側を被覆するレジストマスク３２を形成する。このレジストマスク３２と上記ゲート電極１３をマスクにして、上記半導体基板１１のソース側にイオン注入を行い、上記ＬＤＤ領域１５よりも浅く、不純物の高いエクステンション領域１４を形成する。
ＮＭＯＳトランジスタでは、上記エクステンション領域１４は、例えばヒ素もしくはリンをイオン注入して形成される。好ましくは、ヒ素をイオン注入する。
ヒ素をイオン注入する場合には、注入エネルギーを５ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を１×１０13／ｃｍ2〜５×１０15／ｃｍ2に設定する。
上記説明したように、上記エクステンション領域１４を形成する不純物にヒ素を用いるのは、リンよりヒ素のほうが、拡散係数が小さいため、浅い接合を形成しやすいためである。
またＰＭＯＳトランジスタでは、上記エクステンション領域１４は、例えば二フッ化ホウ素をイオン注入して形成される。二フッ化ホウ素をイオン注入する場合には、注入エネルギーを５ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を１×１０13／ｃｍ2〜５×１０15／ｃｍ2に設定する。
その後、上記レジストマスク３２を除去する。図面はレジストマスク３２を除去する直前の状態を示した。
次に、図７（５）に示すように、上記ゲート電極１３の両側壁にサイドウォール絶縁膜２１、２２を形成する。
次いで、上記ゲート電極１３および上記サイドウォール絶縁膜２１、２２をイオン注入マスクに用いて、半導体基板１１にイオン注入する。その結果、ゲート電極１３のソース側の上記半導体基板１１に、エクステンション領域１４を介してソース領域１６を形成する。またゲート電極１３のドレイン側の上記半導体基板１１に、ＬＤＤ領域１５を介してドレイン領域１７を形成する。
ＮＭＯＳトランジスタでは、上記ソース領域１６、ドレイン領域１７は、例えばヒ素もしくはリンをイオン注入して形成される。好ましくは、拡散係数の小さいヒ素をイオン注入する。
ヒ素をイオン注入する場合には、注入エネルギーを５ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を１×１０13／ｃｍ2〜５×１０15／ｃｍ2に設定する。
またＰＭＯＳトランジスタでは、上記ソース領域１６は、例えば二フッ化ホウ素をイオン注入して形成される。二フッ化ホウ素をイオン注入する場合には、注入エネルギーを５ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を１×１０13／ｃｍ2〜５×１０15／ｃｍ2に設定する。
次に、図７（６）に示すように、上記ゲート電極１３等を被覆する層間絶縁膜４１を形成した後、上記ソース領域１６、上記ドレイン領域１７に通じるコンタクト部４２、４３を形成する。
上記のようにＭＯＳトランジスタの半導体装置２が形成される。
上記半導体装置２では、ＬＤＤ領域１５によりホットキャリア電流が抑制され、上記ＬＤＤ領域１５より浅い上記エクステンション領域１４により短チャネル効果が抑制され、上記ソース領域１６・ドレイン領域１７間のｇｄｓが改善される。また短チャネル効果が抑制されるので、チャネルの不純物濃度も薄く形成でき、ｇｍｂの悪化が起こらない。また上記エクステンション領域１４は上記ＬＤＤ領域１５よりも高濃度で形成されるために、寄生抵抗の増加もほとんど起こらないので、ｇｍの低下も少ない。
よって、トレードオフの関係にあったｇｍの低下も少なく、ｇｄｓ、ｇｍｂを維持することができるので、ＭＯＳトランジスタの高性能化ができるという利点がある。よって、上記半導体装置２をソースフォロワ回路に用いることによってソースフォロワ回路のゲイン向上ができる。
さらに、上記半導体基板１１のソース側のチャネル領域１１ｃｓは、上記半導体基板１１のドレイン側のチャネル領域ｃｄよりも不純物濃度が高く形成されていることから、基板濃度となっているドレイン側のチャネル濃度が薄くなっている。これによって、ドレイン側の電界が緩和され、ホットキャリア電流の発生を抑制することができる。
また、ＮＭＯＳトランジスタでは、ソース側のチャネル領域１１ｃｓを形成する不純物にほとんど拡散しないインジウムを用いることによって、ドレイン側のチャネル領域１１ｃｄへの拡散が防止できるので、ドレイン側の電界緩和を行うことができ、ホットキャリア電流の発生を抑制することができる。
＜２．第２の実施の形態＞
［半導体装置の製造方法の第３例］
本発明の第２実施の形態に係る半導体装置の製造方法の第３例を、図８の製造工程断面図によって説明する。
図８（１）に示すように、半導体基板１１を用意する。上記半導体基板１１は、例えばシリコン半導体基板が用いられている。またはＳＯＩ基板等であってもよい。
次に、図８（２）に示すように、上記半導体基板１１上にゲート絶縁膜１２を介してゲート電極１３を形成する。例えば、上記半導体基板１１上に熱酸化膜で上記ゲート絶縁膜１２を形成する。次いで、上記ゲート絶縁膜１２上にゲート電極形成膜を成膜した後、レジストマスク（図示せず）を用いたリソグラフィー技術とエッチング技術によって、上記ゲート電極形成膜をパターニングして上記ゲート電極１３を形成する。
その後、上記レジストマスクを除去する。
次に、図８（３）に示すように、レジスト塗布、リソグラフィー技術によって、ソース側を被覆するレジストマスク３１を形成する。このレジストマスク３１と上記ゲート電極１３をマスクにして、上記半導体基板１１のドレイン側にイオン注入を行い、ＬＤＤ領域１５を形成する。
ＮＭＯＳトランジスタでは、上記ＬＤＤ領域１５は、例えばヒ素もしくはリンをイオン注入して形成される。好ましくは、リンをイオン注入する。
リンをイオン注入する場合には、注入エネルギーを１０ｋｅＶ〜６０ｋｅＶに設定し、ドーズ量を１×１０12／ｃｍ2〜５×１０14／ｃｍ2に設定する。
上記説明したように、上記ＬＤＤ領域１５を形成する不純物にリンを用いるのは、ヒ素よりリンのほうが、電界が弱める効果が強いからである。
またＰＭＯＳトランジスタでは、上記ＬＤＤ領域１５は、例えば二フッ化ホウ素をイオン注入して形成される。二フッ化ホウ素をイオン注入する場合には、注入エネルギーを５ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を１×１０12／ｃｍ2〜５×１０14／ｃｍ2に設定する。
その後、上記レジストマスク３１を除去する。図面はレジストマスク３１を除去する直前の状態を示した。
次に、図８（４）に示すように、レジスト塗布、リソグラフィー技術によって、ドレイン側を被覆するレジストマスク３２を形成する。このレジストマスク３２と上記ゲート電極１３をマスクにして、上記半導体基板１１のソース側にイオン注入を行い、上記ＬＤＤ領域１５よりも浅く、不純物の高いエクステンション領域１４を形成する。
ＮＭＯＳトランジスタでは、上記エクステンション領域１４は、例えばヒ素もしくはリンをイオン注入して形成される。好ましくは、ヒ素をイオン注入する。
ヒ素をイオン注入する場合には、注入エネルギーを５ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を１×１０13／ｃｍ2〜５×１０15／ｃｍ2に設定する。
上記説明したように、上記エクステンション領域１４を形成する不純物にヒ素を用いるのは、リンよりヒ素のほうが、拡散係数が小さいため、浅い接合を形成しやすいためである。
またＰＭＯＳトランジスタでは、上記エクステンション領域１４は、例えば二フッ化ホウ素をイオン注入して形成される。二フッ化ホウ素をイオン注入する場合には、注入エネルギーを５ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を１×１０13／ｃｍ2〜５×１０15／ｃｍ2に設定する。
さらに、図８（５）に示すように、上記レジストマスク３２を用いた斜めイオン注入によって、上記半導体基板１１のソース側に、上記エクステンション領域１４および次工程で形成されるソース領域を含み、上記ドレイン側のチャネル領域１１ｃｄの不純物濃度よりも高いポケット拡散層１８を形成する。
ＮＭＯＳトランジスタでは、上記斜めイオン注入は、ホウ素もしくはインジウムをイオン注入する。ホウ素をイオン注入する場合には、注入エネルギーを３ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を５×１０13／ｃｍ2以下に設定する。またインジウムをイオン注入する場合には、注入エネルギーを１５ｋｅＶ〜２０００ｋｅＶに設定し、ドーズ量を５×１０13／ｃｍ2以下に設定する。好ましくは、拡散係数の小さいインジウムを用いる。
ＰＭＯＳトランジスタでは、上記チャネルイオン注入は、ヒ素もしくはリンをイオン注入する。
ヒ素をイオン注入する場合には、注入エネルギーを２０ｋｅＶ〜５００ｋｅＶに設定し、ドーズ量を５×１０13／ｃｍ2以下に設定する。またリンをイオン注入する場合には、注入エネルギーを１０ｋｅＶ〜３００ｋｅＶに設定し、ドーズ量を５×１０13／ｃｍ2以下に設定する。好ましくは、拡散係数の小さいヒ素を用いる。
なお、ドレイン側のチャネル領域１１ｃｄは基板濃度としている。例えば、１×１０14／ｃｍ3〜１×１０15／ｃｍ3程度となっている。
その後、上記レジストマスク３２を除去する。図面はレジストマスク３２を除去する直前の状態を示した。
次に、図８（６）に示すように、上記ゲート電極１３の両側壁にサイドウォール絶縁膜２１、２２を形成する。
次いで、上記ゲート電極１３および上記サイドウォール絶縁膜２１、２２をイオン注入マスクに用いて、半導体基板１１にイオン注入する。その結果、ゲート電極１３のソース側の上記半導体基板１１に、エクステンション領域１４を介してソース領域１６を形成する。またゲート電極１３のドレイン側の上記半導体基板１１に、ＬＤＤ領域１５を介してドレイン領域１７を形成する。
ＮＭＯＳトランジスタでは、上記ソース領域１６、ドレイン領域１７は、例えばヒ素もしくはリンをイオン注入して形成される。好ましくは、拡散係数の小さいヒ素をイオン注入する。
ヒ素をイオン注入する場合には、注入エネルギーを５ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を１×１０13／ｃｍ2〜５×１０15／ｃｍ2に設定する。
またＰＭＯＳトランジスタでは、上記ソース領域１６は、例えば二フッ化ホウ素をイオン注入して形成される。二フッ化ホウ素をイオン注入する場合には、注入エネルギーを５ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を１×１０13／ｃｍ2〜５×１０15／ｃｍ2に設定する。
次に、図８（７）に示すように、上記ゲート電極１３等を被覆する層間絶縁膜４１を形成した後、上記ソース領域１６、上記ドレイン領域１７に通じるコンタクト部４２、４３を形成する。
上記のようにＭＯＳトランジスタの半導体装置３が形成される。
上記半導体装置３では、ＬＤＤ領域１５によりホットキャリア電流が抑制され、上記ＬＤＤ領域１５より浅い上記エクステンション領域１４により短チャネル効果が抑制され、上記ソース領域１６・ドレイン領域１７間のｇｄｓが改善される。また短チャネル効果が抑制されるので、チャネルの不純物濃度も薄く形成でき、ｇｍｂの悪化が起こらない。また上記エクステンション領域１４は上記ＬＤＤ領域１５よりも高濃度で形成されるために、寄生抵抗の増加もほとんど起こらないので、ｇｍの低下も少ない。
よって、トレードオフの関係にあったｇｍの低下も少なく、ｇｄｓ、ｇｍｂを維持することができるので、ＭＯＳトランジスタの高性能化ができるという利点がある。よって、上記半導体装置３をソースフォロワ回路に用いることによってソースフォロワ回路のゲイン向上ができる。
さらに、上記半導体基板１１の上記ポケット拡散層１８は、上記半導体基板１１のドレイン側のチャネル領域よりも不純物濃度が高く形成されていることから、基板濃度となっているドレイン側のチャネル濃度が薄くなっている。これによって、ドレイン側の電界が緩和され、ホットキャリア電流の発生を抑制することができる。
＜３．第３の実施の形態＞
［固体撮像装置の構成の一例］
本発明の第３実施の形態に係る固体撮像装置の構成の一例を、図９の回路図によって説明する。
図９に示すように、固体撮像装置１００は、入射光を光電変換して信号電荷を得る複数の光電変換素子１１０と、上記光電変換部１１０から読み出した信号電荷を電圧に変換して出力するソースフォロワ回路１２０を備えている。上記光電変換部１１０は、例えばフォトダイオードで構成されている。
上記ソースフォロワ回路１２０には、例えば増幅トランジスタＴｒＡとリセットトランジスタＴｒＲを含み、そのうちの少なくとも一つのトランジスタは上記第１の実施の形態で説明した半導体装置１〜３の構成を有している。特に、増幅トランジスタＴｒＡが上記第１の実施の形態で説明した半導体装置１〜３の構成を有することが、ソースフォロワ回路１２０のゲインの向上に有利である。
上記固体撮像装置１００では、ｇｍの低下が少なく、ｇｄｓ、ｇｍｂが維持される高性能な半導体装置がソースフォロワ回路１２０の例えば増幅トランジスタＴｒＡもしくはリセットトランジスタＴｒＲに用いられる。このため、ソースフォロワ回路１２０のゲインの向上ができるので、出力回路の高性能化が図れるという利点がある。
本発明の第１実施の形態に係る半導体装置の構成の第１例を示した概略構成断面図である。 エクステンション領域の拡散層深さＸｊｓとＬＤＤ領域の拡散層深さＸｊｄを示した概略構成断面図である。 ＸｊＥとＸｊＬとの比と、ソースフォロワ回路のゲインとの関係を示した図である。 本発明の第１実施の形態に係る半導体装置の構成の第２例を示した概略構成断面図である。 本発明の第１実施の形態に係る半導体装置の構成の第３例を示した概略構成断面図である。 本発明の第２実施の形態に係る半導体装置の製造方法の第１例を示した製造工程断面図である。 本発明の第２実施の形態に係る半導体装置の製造方法の第２例を示した製造工程断面図である。 本発明の第２実施の形態に係る半導体装置の製造方法の第３例を示した製造工程断面図である。 本発明の第３実施の形態に係る固体撮像装置の構成の一例を示した回路図である。
符号の説明
１…半導体装置、１１…半導体基板、１２…ゲート絶縁膜、１３…ゲート電極、１４…エクステンション領域、１５…ＬＤＤ領域、１６…ソース領域、１７…ドレイン領域、１００…固体撮像装置、１１０…光電変換部、１２０…ソースフォロワ回路

Claims (6)

  1. 入射光を光電変換して信号電荷を得る光電変換部と、
    前記光電変換部から読み出した信号電荷を電圧に変換して出力する、増幅トランジスタとリセットトランジスタとを備えるソースフォロワ回路と、を備え、
    前記増幅トランジスタ、及び、前記リセットトランジスタの少なくとも一方が、
    半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
    前記ゲート電極のソース側の前記半導体基板に形成されたエクステンション領域と、
    前記ゲート電極のソース側の前記半導体基板に前記エクステンション領域を介して形成されたソース領域と、
    前記ゲート電極のドレイン側の前記半導体基板に形成されたＬＤＤ領域と、
    前記ゲート電極のドレイン側の前記半導体基板に前記ＬＤＤ領域を介して形成されたドレイン領域を有し、
    前記エクステンション領域は前記ＬＤＤ領域よりも濃度が高く、前記ＬＤＤ領域よりも浅く形成され、
    前記半導体基板のソース側のチャネル領域の不純物濃度は前記半導体基板のドレイン側のチャネル領域の不純物濃度よりも高い
    半導体装置。
  2. 前記半導体基板のソース側のチャネル領域、前記エクステンション領域および前記ソース領域を含み、前記半導体基板のドレイン側のチャネル領域の不純物濃度よりも高いポケット拡散層を有する請求項１記載の半導体装置。
  3. 前記半導体装置はＮＭＯＳトランジスタであり、前記エクステンション領域はヒ素が拡散されてなり、前記ＬＤＤ領域はリンが拡散されてなる請求項１記載の半導体装置。
  4. 前記半導体装置はＮＭＯＳトランジスタであり、チャネル領域はインジウムが拡散されてなる請求項１記載の半導体装置。
  5. 前記半導体装置はＮＭＯＳトランジスタであり、前記ポケット拡散層はインジウムが拡散されてなる請求項１記載の半導体装置。
  6. 入射光を光電変換して信号電荷を得る光電変換部と、
    前記光電変換部から読み出した信号電荷を電圧に変換して出力するソースフォロワ回路を備え、
    前記ソースフォロワ回路の少なくとも一つのトランジスタは、
    半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
    前記ゲート電極のソース側の前記半導体基板に形成されたエクステンション領域と、
    前記ゲート電極のソース側の前記半導体基板に前記エクステンション領域を介して形成されたソース領域と、
    前記ゲート電極のドレイン側の前記半導体基板に形成されたＬＤＤ領域と、
    前記ゲート電極のドレイン側の前記半導体基板に前記ＬＤＤ領域を介して形成されたドレイン領域を有し、
    前記エクステンション領域は前記ＬＤＤ領域よりも濃度が高く、前記ＬＤＤ領域よりも浅く形成され、
    前記半導体基板のソース側のチャネル領域の不純物濃度は前記半導体基板のドレイン側のチャネル領域の不純物濃度よりも高い
    固体撮像装置。
JP2008279474A 2008-10-30 2008-10-30 半導体装置および固体撮像装置 Expired - Fee Related JP4911158B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008279474A JP4911158B2 (ja) 2008-10-30 2008-10-30 半導体装置および固体撮像装置
TW098131073A TWI424567B (zh) 2008-10-30 2009-09-15 半導體裝置及其製造方法，以及使用該半導體裝置之固態影像拾取裝置
KR1020090088402A KR20100048872A (ko) 2008-10-30 2009-09-18 반도체 장치, 그 제조 방법 및 고체 촬상 장치
CN200910206582A CN101728432A (zh) 2008-10-30 2009-10-22 半导体装置、其制造方法及使用其的固态图像拾取装置
US12/604,508 US20100109059A1 (en) 2008-10-30 2009-10-23 Semiconductor device and a method of manufacturing the same, and solid-state image pickup device using the same
US14/268,431 US20140239360A1 (en) 2008-10-30 2014-05-02 Semiconductor device and a method of manufacturing the same, and solid-state image pickup device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008279474A JP4911158B2 (ja) 2008-10-30 2008-10-30 半導体装置および固体撮像装置

Publications (2)

Publication Number Publication Date
JP2010109138A JP2010109138A (ja) 2010-05-13
JP4911158B2 true JP4911158B2 (ja) 2012-04-04

Family

ID=42130328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008279474A Expired - Fee Related JP4911158B2 (ja) 2008-10-30 2008-10-30 半導体装置および固体撮像装置

Country Status (5)

Country Link
US (2) US20100109059A1 (ja)
JP (1) JP4911158B2 (ja)
KR (1) KR20100048872A (ja)
CN (1) CN101728432A (ja)
TW (1) TWI424567B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5423269B2 (ja) * 2009-09-15 2014-02-19 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP5960961B2 (ja) 2010-11-16 2016-08-02 キヤノン株式会社 固体撮像素子及び撮像システム
JP2016178345A (ja) * 2010-11-16 2016-10-06 キヤノン株式会社 固体撮像素子、固体撮像素子の製造方法及び撮像システム
US8518782B2 (en) * 2010-12-08 2013-08-27 International Business Machines Corporation Semiconductor device including asymmetric lightly doped drain (LDD) region, related method and design structure
US8766375B2 (en) * 2011-03-21 2014-07-01 International Rectifier Corporation Composite semiconductor device with active oscillation prevention
US8513738B2 (en) * 2011-07-21 2013-08-20 International Business Machines Corporation ESD field-effect transistor and integrated diffusion resistor
CN103545213B (zh) * 2012-07-16 2016-12-28 中国科学院微电子研究所 半导体器件及其制造方法
US20150035067A1 (en) * 2013-08-05 2015-02-05 Globalfoundries Singapore Pte. Ltd. Low rdson device and method of manufacturing the same
JP2017130577A (ja) * 2016-01-21 2017-07-27 ソニー株式会社 半導体装置およびその製造方法、固体撮像素子、並びに電子機器
JP7258889B2 (ja) * 2018-07-30 2023-04-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び、電子機器
JP7527204B2 (ja) * 2018-09-11 2024-08-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4837173A (en) * 1987-07-13 1989-06-06 Motorola, Inc. N-channel MOS transistors having source/drain regions with germanium
JPH04115538A (ja) * 1990-09-05 1992-04-16 Mitsubishi Electric Corp 半導体装置
JPH06252397A (ja) * 1993-02-26 1994-09-09 Sony Corp 高耐圧用トランジスタを有する半導体装置
JP3221766B2 (ja) * 1993-04-23 2001-10-22 三菱電機株式会社 電界効果トランジスタの製造方法
US6482719B1 (en) * 1994-06-03 2002-11-19 Advanced Micro Devices, Inc. Semiconductor field region implant methodology
KR0161398B1 (ko) * 1995-03-13 1998-12-01 김광호 고내압 트랜지스터 및 그 제조방법
JPH0997898A (ja) * 1995-09-28 1997-04-08 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2951292B2 (ja) * 1996-06-21 1999-09-20 松下電器産業株式会社 相補型半導体装置及びその製造方法
JP2000260989A (ja) * 1999-03-12 2000-09-22 Sanyo Electric Co Ltd 半導体装置とその製造方法
TW495980B (en) * 1999-06-11 2002-07-21 Koninkl Philips Electronics Nv A method of manufacturing a semiconductor device
US6303479B1 (en) * 1999-12-16 2001-10-16 Spinnaker Semiconductor, Inc. Method of manufacturing a short-channel FET with Schottky-barrier source and drain contacts
US6566204B1 (en) * 2000-03-31 2003-05-20 National Semiconductor Corporation Use of mask shadowing and angled implantation in fabricating asymmetrical field-effect transistors
JP2002270825A (ja) * 2001-03-08 2002-09-20 Hitachi Ltd 電界効果トランジスタ及び半導体装置の製造方法
US6500739B1 (en) * 2001-06-14 2002-12-31 Taiwan Semiconductor Manufacturing Company Formation of an indium retrograde profile via antimony ion implantation to improve NMOS short channel effect
JP4665141B2 (ja) * 2001-06-29 2011-04-06 富士通セミコンダクター株式会社 半導体装置とその製造方法
DE60131094D1 (de) * 2001-12-20 2007-12-06 St Microelectronics Srl Verfahren zur Integration von Metalloxid-Halbleiter Feldeffekttransistoren
KR100410574B1 (ko) * 2002-05-18 2003-12-18 주식회사 하이닉스반도체 데카보렌 도핑에 의한 초박형 에피채널을 갖는반도체소자의 제조 방법
KR100464935B1 (ko) * 2002-09-17 2005-01-05 주식회사 하이닉스반도체 불화붕소화합물 도핑에 의한 초박형 에피채널을 갖는반도체소자의 제조 방법
TWI361490B (en) * 2003-09-05 2012-04-01 Renesas Electronics Corp A semiconductor device and a method of manufacturing the same
US7358571B2 (en) * 2004-10-20 2008-04-15 Taiwan Semiconductor Manufacturing Company Isolation spacer for thin SOI devices
JP5114829B2 (ja) * 2005-05-13 2013-01-09 ソニー株式会社 半導体装置およびその製造方法
WO2008088981A1 (en) * 2007-01-11 2008-07-24 Micron Technology, Inc. Missing pixel architecture
US7781843B1 (en) * 2007-01-11 2010-08-24 Hewlett-Packard Development Company, L.P. Integrating high-voltage CMOS devices with low-voltage CMOS

Also Published As

Publication number Publication date
JP2010109138A (ja) 2010-05-13
TW201023362A (en) 2010-06-16
US20140239360A1 (en) 2014-08-28
KR20100048872A (ko) 2010-05-11
CN101728432A (zh) 2010-06-09
TWI424567B (zh) 2014-01-21
US20100109059A1 (en) 2010-05-06

Similar Documents

Publication Publication Date Title
JP4911158B2 (ja) 半導体装置および固体撮像装置
US8614412B2 (en) Solid-state image device, manufacturing method thereof, and image capturing apparatus
JP5444694B2 (ja) 固体撮像装置、その製造方法および撮像装置
CN100438049C (zh) 光电变换装置和摄像系统
US20090166693A1 (en) Image Sensor and Manufacturing Method Thereof
JPH11274454A (ja) 固体撮像装置及びその形成方法
US8952428B2 (en) Element isolation structure of a solid-state pickup device
US20090166690A1 (en) Image Sensor and Method of Manufacturing the Same
KR20080084849A (ko) Ｐ 및 ｎ 도핑된 게이트를 갖는 집적 회로를 제공하는 방법및 장치
WO2014002362A1 (ja) 固体撮像装置及びその製造方法
US7989252B2 (en) Method for fabricating pixel cell of CMOS image sensor
US7344964B2 (en) Image sensor with improved charge transfer efficiency and method for fabricating the same
JP2002190586A (ja) 固体撮像装置およびその製造方法
US8383445B2 (en) Method and device for CMOS image sensing with multiple gate oxide thicknesses
WO2014002365A1 (ja) 固体撮像装置及びその製造方法
JP5274118B2 (ja) 固体撮像装置
US7645652B2 (en) CMOS image sensor and method for fabricating the same
JP6122649B2 (ja) 浅い接合を有する紫外線受光素子
CN100463141C (zh) 制造cmos图像传感器的方法
JP4185807B2 (ja) Ｍｏｓ型固体撮像装置の製造方法
JP4700919B2 (ja) 固体撮像素子
JP2023104723A (ja) 半導体装置及び撮像装置
JP2005039219A (ja) 固体撮像装置
JP2009194005A (ja) 固体撮像素子の製造方法
JP2010212714A (ja) 固体撮像素子

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120102

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees