[go: up one dir, main page]

JP4895430B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4895430B2
JP4895430B2 JP2001082614A JP2001082614A JP4895430B2 JP 4895430 B2 JP4895430 B2 JP 4895430B2 JP 2001082614 A JP2001082614 A JP 2001082614A JP 2001082614 A JP2001082614 A JP 2001082614A JP 4895430 B2 JP4895430 B2 JP 4895430B2
Authority
JP
Japan
Prior art keywords
semiconductor device
metal ion
film
gate insulating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001082614A
Other languages
English (en)
Other versions
JP2002280461A (ja
JP2002280461A5 (ja
Inventor
堀川　　剛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2001082614A priority Critical patent/JP4895430B2/ja
Priority to US09/954,021 priority patent/US6563182B2/en
Priority to TW090128824A priority patent/TW517378B/zh
Publication of JP2002280461A publication Critical patent/JP2002280461A/ja
Publication of JP2002280461A5 publication Critical patent/JP2002280461A5/ja
Application granted granted Critical
Publication of JP4895430B2 publication Critical patent/JP4895430B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/689—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having ferroelectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特にＭＩＳ（METAL-INSULATOR-SEMICONDUCTOR）型の電界効果トランジスタ（以下「ＭＩＳＦＥＴ」とも呼ぶ）を複数備えた半導体装置において各ＭＩＳＦＥＴのしきい値電圧を独立に制御するための技術に関する。
【０００２】
【従来の技術】
図９に従来の半導体装置１Ｐの模式的な断面図を示す。半導体装置１Ｐはｎチャネル型のＭＯＳ（METAL OXIDE SEMICONDUCTOR）型電界効果トランジスタ（以下「ｎＭＯＳＦＥＴ」とも呼ぶ）１０Ｐ及びｐチャネル型のＭＯＳ型電界効果トランジスタ（以下「ｐＭＯＳＦＥＴ」とも呼ぶ）３０Ｐの双方を備えた基本的なＣＭＯＳ（COMPLEMENTARY ＭＯＳ）デバイスである。なお、半導体装置１Ｐは例えば特開平６−６１４３７号公報の図６に開示される。
【０００３】
図９に示すように、半導体基板２Ｐは分離酸化膜３Ｐによって各活性領域に区画されている。そして、半導体基板２Ｐの一の活性領域内にｎＭＯＳＦＥＴ１０Ｐ用のｐウェル１１Ｐが形成されており、これに隣接する他の活性領域内にｐＭＯＳＦＥＴ３０Ｐ用のｎウェル３１Ｐが形成されている。
【０００４】
ｐウェル１１Ｐの表面内にはチャネル領域を挟んで１対のｎ型の不純物層１２Ｐ，１３Ｐが形成されている。また、ｐウェル１１Ｐのチャネル領域上には熱酸化膜等のシリコン酸化膜から成るゲート絶縁膜１４Ｐが形成されており、ゲート絶縁膜１４Ｐ上にゲート電極１５Ｐが形成されている。
【０００５】
同様に、ｎウェル３１Ｐの表面内にはチャネル領域を挟んで１対のｐ型の不純物層３２Ｐ，３３Ｐが形成されている。また、ｎウェル３１Ｐのチャネル領域上には熱酸化膜等のシリコン酸化膜から成るゲート絶縁膜３４Ｐが形成されており、ゲート絶縁膜３４Ｐ上にゲート電極３５Ｐが形成されている。
【０００６】
なお、低抵抗化のために、ゲート電極１５Ｐ，３５Ｐ内にはリンやボロン等の不純物がイオンインプランテーション等によりドープされている。
【０００７】
ゲート電極１５Ｐ，３５Ｐを覆って半導体基板２Ｐ上の全面に層間絶縁膜４Ｐが形成されている。層間絶縁膜４Ｐにはコンタクトホールが形成されており、不純物層１２Ｐ，１３Ｐ，３２Ｐ，３３Ｐはコンタクトホールを介して配線１７Ｐ，１８Ｐ，３７Ｐ，３８Ｐに接続されている。
【０００８】
【発明が解決しようとする課題】
さて、ゲート電極１５Ｐ，３５Ｐに例えばリンをドープした場合、ゲート電極１５Ｐ，３５Ｐとこれに対向するチャネル領域との間の仕事関数差（の有無）に起因して、ｎＭＯＳＦＥＴ１０ＰとｐＭＯＳＦＥＴ３０Ｐとでは次のような動作上の相違が生じる。
【０００９】
まず、ｎＭＯＳＦＥＴ１０Ｐではゲート電極１５Ｐはｐウェル１１Ｐ上に形成されているので、ゲート電極１５Ｐとｐウェル１１Ｐとの間にはｐウェル１１Ｐに対して（ないしは基板２Ｐに対して）正の仕事関数差ΔΦｆが生じる。これによりゲート電極１５Ｐの電位が基板電位と等しい時にチャネル近傍のエネルギーバンドは下向きにベンディングし、その結果、ゲート電極１５Ｐをわずかに正電位とすることによって反転層を形成することができる。
【００１０】
これに対して、ｐＭＯＳＦＥＴ３０Ｐではゲート電極３５Ｐはｎウェル３１Ｐ上に形成されているので、リンをドープしたｎ型のゲート電極３５Ｐとｎウェル３１Ｐとの間には基板２Ｐに対して仕事関数差が生じない。このため、ゲート電極３５Ｐの電位が基板電位と等しい時にチャネル近傍のエネルギーバンドはほぼフラットになる。従って、ｐＭＯＳＦＥＴ３０Ｐにおいて反転層を形成するためにはゲート電極３５Ｐをかなり高い負電位に設定する必要がある。つまり、しきい値電圧（以下「しきい値」とも呼ぶ）が高くなる。
【００１１】
このように、ゲート電極１５Ｐ，３５Ｐの双方に同一種類の不純物をドープした場合には、ｎＭＯＳＦＥＴ１０Ｐ及びｐＭＯＳＦＥＴ３０Ｐのそれぞれのしきい値電圧はゲート電極１５Ｐ，３５Ｐとこれに対向するチャネル領域との間の仕事関数差により決まってしまう。即ち、従来の半導体装置１ＰではｎＭＯＳＦＥＴ１０Ｐ及びｐＭＯＳＦＥＴ３０Ｐのしきい値をそれぞれ適正値に制御することが困難であるという問題点がある。
【００１２】
このような問題点の解決方法の一つとして、ｎＭＯＳＦＥＴ１０Ｐのゲート電極１５Ｐにはリンをドープすると共にｐＭＯＳＦＥＴ３０Ｐのゲート電極３５Ｐにはボロンをドープすることによって各ＭＯＳＦＥＴ１０Ｐ，３０Ｐのしきい値をそれぞれ独立に制御する方法がある。
【００１３】
しかしながら、ゲート電極３５Ｐにドープされたボロンは後の熱処理工程においてチャネル領域へ拡散する（突き抜ける）ため、しきい値電圧の意図しない増加等の不具合を引き起こす場合がある。次世代ＭＯＳＦＥＴではゲート絶縁膜３４Ｐに２ｎｍ程度以下の薄いシリコン酸化膜が用いられるため上述のボロンの突き抜けが生じやすくなり、ＭＯＳＦＥＴの特性変動は大きな問題であると考えられている。
【００１４】
また、各ＭＯＳＦＥＴ１０Ｐ，３０Ｐのしきい値電圧を独立に制御する他の方法の例として、チャネル領域のドーパント量を調整する方法や、チャネル領域にカウンター不純物をドーピングする方法がある。しかし、これらの方法によるチャネル領域の不純物濃度の大幅な変更等はチャネルリークの増加等の特性劣化を生じさせるので、しきい値電圧の大きなシフト等を実現することは困難である。
【００１５】
また、システムＬＳＩでは、仕様上、ロジック回路用ＭＯＳＦＥＴ、メモリセル用ＭＯＳＦＥＴ及びＩ／Ｏ回路用ＭＯＳＦＥＴをそれぞれ互いに異なるしきい値電圧に設定することが多い。このような場合においても上述のしきい値電圧の制御の困難性が問題となる。
【００１６】
本発明は、しきい値電圧が独立に制御された複数のＭＩＳＦＥＴを備える半導体装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
請求項１に記載の半導体装置は、半導体基板と、前記半導体基板上に形成された第１ゲート絶縁膜を含む第１ＭＩＳＦＥＴと、前記半導体基板上に形成された第２ゲート絶縁膜を含む第２ＭＩＳＦＥＴとを備え、前記第１ゲート絶縁膜は少なくとも一部に、第１金属イオンを含有し且つ８以上の比誘電率を有した第１誘電体膜を含み、前記第２ゲート絶縁膜は少なくとも一部に、第２金属イオンを含有し且つ８以上の比誘電率を有した第２誘電体膜を含み、前記第１誘電体膜に対する前記第１金属イオンとは価数が１だけ異なる少なくとも１種類の第１不純物金属イオンのドーピングが施されており、前記ドーピングに起因して、前記第１誘電体膜中と前記第２誘電体膜中とで荷電欠陥の密度と極性との少なくとも一方が異なり、前記第１金属イオンと、前記第２金属イオンとは、３価の金属イオンであり、前記第１不純物金属イオンは、２価の金属イオンである。
【００１８】
請求項２に記載の半導体装置は、請求項１に記載の半導体装置であって、前記第１誘電体膜と前記第２誘電体膜は、Ａｌ 2 Ｏ 3 、Ｙ 2 Ｏ 3 、Ｌａ 2 Ｏ 3 のいずれかを含み、前記第１不純物金属イオンは、Ｂａ、Ｓｒ、Ｍｇ、Ｃａのいずれかを含む。
【００２０】
請求項３に記載の半導体装置は、請求項１又は２に記載の半導体装置であって、前記第２誘電体膜に対する前記第２金属イオンとは価数が１だけ異なる少なくとも１種類の第２不純物金属イオンのドーピングが施されており、前記第１ＭＩＳＦＥＴはｎチャネル型ＭＩＳＦＥＴを含み、前記第２ＭＩＳＦＥＴはｐチャネル型ＭＩＳＦＥＴを含み、前記少なくとも１種類の第１不純物金属イオンは前記第１金属イオンよりも小さい価数を有する第５金属イオンを含み、前記少なくとも１種類の第２不純物金属イオンは前記第２金属イオンよりも小さい価数を有する第６金属イオンを含み、前記第５金属イオンの濃度が前記第６金属イオンの濃度以下に設定されている。
【００２５】
請求項４に記載の半導体装置は、請求項１乃至３のいずれかに記載の半導体装置であって、前記少なくとも１種類の第１不純物金属イオンは０．１ａｔｏｍ％乃至１０ａｔｏｍ％の範囲の濃度でドーピングされている。
【００２６】
請求項５に記載の半導体装置の製造方法は、請求項１乃至４のいずれかに記載の半導体装置の製造方法であって、前記少なくとも１種類の第１不純物金属イオンはＭＯＣＶＤ法とイオンインプランテーション法との少なくとも一方で以てドーピングする。
【００２７】
請求項６に記載の半導体装置の製造方法は、請求項５に記載の半導体装置の製造方法であって、前記少なくとも１種類の第１不純物金属イオンはＭＯＣＶＤ法で以てドーピングし、前記少なくとも１種類の第１不純物金属イオンの供給源としての有機金属は、前記第１金属イオンの供給源としての有機金属と共通の有機配位子を含有している。
【００２８】
請求項７に記載の半導体装置は、半導体基板と、前記半導体基板上に形成された第１ゲート絶縁膜を含む第１ＭＩＳＦＥＴと、前記半導体基板上に形成された第２ゲート絶縁膜を含む第２ＭＩＳＦＥＴとを備え、前記第１ゲート絶縁膜は少なくとも一部に、３価の金属イオンを含有し且つ８以上の比誘電率を有した第１誘電体膜を含み、前記第２ゲート絶縁膜は少なくとも一部に第２誘電体膜を含み、前記第１誘電体膜に対して少なくとも１種類の２価の不純物金属イオンのドーピングが施されており、前記第１誘電体膜中の前記ドーピングによる荷電欠陥の密度と極性との少なくとも一方の制御によって、前記第１ＭＩＳＦＥＴに前記第２ＭＩＳＦＥＴとは異なるしきい値電圧が与えられている。
【００２９】
【発明の実施の形態】
＜実施の形態１＞
図１に実施の形態１に係る半導体装置１の模式的な断面図を示す。半導体装置１はｎチャネル型のＭＯＳ（METAL OXIDE SEMICONDUCTOR）型電界効果トランジスタ（以下「ｎＭＯＳＦＥＴ」とも呼ぶ）及びｐチャネル型のＭＯＳ型電界効果トランジスタ（以下「ｐＭＯＳＦＥＴ」とも呼ぶ）の双方を備えた基本的なＣＭＯＳ（COMPLEMENTARY ＭＯＳ）デバイス（例えばＣＭＯＳインバータ）にあたる。
【００３０】
図１に示すように、半導体装置１は例えばシリコンから成る半導体基板（以下「基板」とも呼ぶ）２と、当該基板２に対して作り込まれたｎＭＯＳＦＥＴ（ないしは第１ＭＩＳＦＥＴ）１０及びｐＭＯＳＦＥＴ（ないしは第２ＭＩＳＦＥＴ）３０とを備えている。詳細には、基板２は分離酸化膜３によって各活性領域に区画されている。そして、基板２の一の活性領域内に基板２の主面ないしは表面から所定の深さに至ってｎＭＯＳＦＥＴ０１０用のｐウェル１１が形成されている。また、上記一の活性領域に隣接する他の活性領域内に基板２の表面から所定の深さに至ってｐＭＯＳＦＥＴ３０用のｎウェル３１が形成されている。
【００３１】
なお、以下の説明では、基板２の表面のうちでｐウェル１１が形成されている部分をｐウェル１１の表面１１Ｓとも呼び、ｎウェル３１が形成されている部分をｎウェル３１の表面３１Ｓとも呼ぶ。
【００３２】
ｐウェル１１の表面１１Ｓ内には、ｎＭＯＳＦＥＴ１０のチャネルが形成される領域（チャネル領域）を挟んで１対のｎ型の不純物層１２，１３が形成されている。不純物層１２，１３はｎＭＯＳＦＥＴ１０のソース・ドレイン領域を成す。更に、ｐウェル１１の表面１１Ｓ上には上記チャネル領域上にｎＭＯＳＦＥＴ１０のゲート絶縁膜（ないしは第１ゲート絶縁膜）１４及びゲート電極１５がこの順序で積層されている。特に、後に詳述するように、半導体装置１ではｎＭＯＳＦＥＴ１０のゲート絶縁膜１４は第１絶縁膜１４１及び第２絶縁膜１４２を備えている。また、ゲート絶縁膜１４及びゲート電極１５の側面及びｐウェル１１の表面１１Ｓに接してｎＭＯＳＦＥＴ１０のサイドウォールスペーサ１６が形成されている。
【００３３】
他方、ｎウェル３１の表面３１Ｓ内には、ｐＭＯＳＦＥＴ３０のチャネル領域を挟んで１対のｐ型の不純物層３２，３３が形成されている。不純物層３２，３３はｐＭＯＳＦＥＴ３０のソース・ドレイン領域を成す。更に、ｎウェル３１の表面３１Ｓ上には上記チャネル領域上にｐＭＯＳＦＥＴ３０のゲート絶縁膜（ないしは第２ゲート絶縁膜）３４及びゲート電極３５がこの順序で積層されている。特に、後に詳述するように、半導体装置１ではｐＭＯＳＦＥＴ３０のゲート絶縁膜３４は第１絶縁膜３４１及び第２絶縁膜３４２を備えている。また、ゲート絶縁膜３４及びゲート電極３５の側面及びｎウェル３１の表面３１Ｓに接してｐＭＯＳＦＥＴ３０のサイドウォールスペーサ３６が形成されている。
【００３４】
なお、ゲート電極１５，３５は例えばリンやボロンがドープされた多結晶シリコンで以て、又は、Ｗ，Ａｌ，Ｃｕ，Ｃｏ，Ｔｉ，Ｐｔ等の金属で以て、又は、これらの金属のシリサイド若しくはナイトライドで以て形成されている。更には、これらの材料の積層によりゲート電極１５，３５を形成しても良い。
【００３５】
半導体装置１は層間絶縁膜４及び配線１７，１８，３７，３８を更に備えている。具体的には、ゲート電極１５，３５を覆って基板２上の全面に層間絶縁膜４が形成されている。層間絶縁膜４にはコンタクトホールが形成されており、不純物層１２，１３，３２，３３はコンタクトホールを介して配線１７，１８，３７，３８に接続されている。
【００３６】
上述のようにゲート絶縁膜１４，３４は第１絶縁膜１４１，３４１及び第２絶縁膜１４２，３４２を備えており、半導体装置１はウェル１１,３１の表面１１Ｓ，３１Ｓ上に第１絶縁膜１４１，３４１／第２絶縁膜１４２，３４２／ゲート電極１５，３５の積層構造を有している。
【００３７】
ゲート絶縁膜１４，３４の第１絶縁膜１４１，３４１は、例えば熱酸化膜等のシリコン酸化膜やシリコン窒化膜やこれらの組み合わせであるシリコン酸化窒化膜等の低（比）誘電率の誘電体膜（以下「低誘電率膜」とも呼ぶ）で形成されている。なお、シリコン酸化膜（熱酸化膜），シリコン窒化膜及びシリコン酸化窒化膜の比誘電率はそれぞれ約３．８，約７．５，約４〜７である。第１絶縁膜１４１，３４１の厚さは３ｎｍ以下に設定しており、好ましくは２ｎｍ以下に設定している。
【００３８】
他方、ゲート絶縁膜１４，３４の第２絶縁膜１４２，３４２は、第１絶縁膜１４１，３４１よりも高い（比）誘電率を有した誘電体膜（ないしは第１及び第２誘電体膜）（以下「高誘電率膜」とも呼ぶ）を主材料として成る。当該高誘電率膜、即ち第２絶縁膜１４２，３４２の厚さは例えば３ｎｍ以上１５ｎｍ以下に設定しており、好ましくは３ｎｍ以上１０ｎｍ以下に設定している。特に、第２絶縁膜１４２，３４２の少なくとも一方の高誘電率膜中には、不純物金属イオン（ないしは第１及び第２不純物金属イオン）がドーピングされている。
【００３９】
詳細には、上記高誘電率膜の材料として、例えば、Ａｌ2Ｏ3，Ｙ2Ｏ3，Ｌａ2Ｏ3等のいずれか又はこれらのうちの２つ以上の混合物を用いている。なお、Ａｌ2Ｏ3，Ｙ2Ｏ3及びＬａ2Ｏ3はそれぞれ３価の金属イオン（ないしは第１及び第２金属イオン）であるＡｌイオン，Ｙイオン，Ｌａイオンを含有しており、約８〜１０，約１３，約２０の比誘電率を有している。即ち、上記高誘電率膜は所定の金属イオンを含有し且つ８以上の比誘電率を有している。また、これらＡｌ2Ｏ3等の高誘電率膜中にドーピングする不純物金属イオン（ドーパント）として、例えば、安定な酸化状態が４価であるＴｉ，Ｚｒ，Ｈｆ，Ｓｉ，Ｐｒ等の金属のイオン（ないしは第３及び第４金属イオン）及び／又は安定な酸化状態が２価であるＢａ，Ｓｒ，Ｍｇ，Ｃａ等の金属のイオン（ないしは第５及び第６金属イオン）を用いている。
【００４０】
或いは、上記高誘電率膜の材料として、例えば、ＴｉＯ2，ＺｒＯ2，ＨｆＯ2，ＰｒＯ2等のいずれか又はこれらのうちの２つ以上の混合物を用いている。なお、ＴｉＯ2，ＺｒＯ2，ＨｆＯ2，ＰｒＯ2はそれぞれ４価の金属イオン（ないしは第１及び第２金属イオン）であるＴｉイオン，Ｚｒイオン，Ｈｆイオン，Ｐｒイオンを含有しており、約８０，約２２，約３０，約１５の比誘電率を有している。また、これらＴｉＯ2等の高誘電率膜中にドーピングする不純物金属イオン（ドーパント）として、例えば、安定な酸化状態が５価であるＴａ，Ｎｂ等の金属イオン（ないしは第３及び第４金属イオン）及び／又は安定な酸化状態が３価であるＡｌ，Ｙ，Ｌａ等の金属のイオン（ないしは第５及び第６金属イオン）を用いている。
【００４１】
このとき、後述のように、上述の不純物金属イオンをドーピングする場合、ドーパント濃度は０．１ａｔｏｍ％乃至１０ａｔｏｍ％の範囲に設定しており、好ましくは０．３ａｔｏｍ％乃至３ａｔｏｍ％の範囲に設定している。なお、この程度の低いドーパント濃度であれば、高誘電率膜の比誘電率はドーピングによってもほとんど変化しない。
【００４２】
Ａｌ2Ｏ3等の（ドーピング前の）高誘電率膜は、例えば、ＣＶＤ（Chemical Vapor Deposition）法やスパッタリング法により堆積する。或いは、例えば、上記高誘電率膜（例えばＡｌ2Ｏ3膜）が含有する金属の膜（例えばＡｌ膜）をＣＶＤ法やスパッタリング法で又は該金属の窒化膜（例えばＡｌＮ膜）を反応性スパッタリング法で形成し、当該膜を酸化することによって、上記高誘電率膜を形成する。
【００４３】
不純物金属イオンのドーピングは例えばイオンインプランテーション法を用いる。或いは、ドーピングされた高誘電率膜をＣＶＤ法によって直接に形成する（つまり、ＣＶＤ法によってドーピングする）。このとき、ＭＯ（Metal Organic）ＣＶＤ法を用いる場合、不純物金属イオンの供給源としての有機金属は、高誘電率膜を成す金属イオンの供給源としての有機金属と共通の有機配位子を含有していることが望ましい。このような場合には、両有機金属の有機配位子同士の副反応を抑えることができ、再現性の高い膜形成が可能である。更に、或いは、不純物金属イオンを含んだターゲットを用いたスパッタリング法によって、ドーピングされた高誘電率膜を直接形成する。或いは、上述の酸化されて高誘電率膜となる金属膜や窒化膜にドーピングを施す。このとき、例えばイオンインプランテーション法とＭＯＣＶＤ法とを組み合わせてドーピングを行っても良い。イオンインプランテーション法及び／又はＭＯＣＶＤ法で以てドーピングすることにより、良質の、ドーピングされた高誘電率膜を形成することができる。
【００４４】
なお、高誘電率膜は写真製版法及び（ドライ又はウエット）エッチング等の一般的な方法によりパターニング可能である。
【００４５】
さて、このようなドーピングされた高誘電率膜では、不純物金属イオンが高誘電率膜を成す金属イオンのサイトに入る。即ち、高誘電率膜を成す金属イオンが不純物金属イオンで置換される。不純物金属イオンは高誘電率膜を成す金属イオンと価数が１だけ異なるので、高誘電率膜中では局所的に電荷中性条件が破れて帯電が生じる（荷電欠陥（中心）の発生）。具体的には、高誘電率膜を成す金属イオンよりも価数の小さい不純物金属イオンで置換した場合には高誘電率膜は局所的に負に帯電し、価数の大きい不純物金属イオンで置換した場合には高誘電率膜は局所的に正に帯電する。つまり、価数の小さい不純物金属イオンのドーピングにより負に帯電した荷電欠陥が発生し、価数の大きい不純物金属イオンのドーピングにより正に帯電した荷電欠陥が発生する。このとき、上述のような低濃度のドーピングにおいては高誘電率膜中の酸素欠陥密度はあまり変化しないので、高誘電率膜の、即ち第２絶縁膜１４２，３４２の全体の帯電量（ないしは帯電の度合い）は不純物金属イオンの多寡により支配される。また、第２絶縁膜１４２，３４２の全体の帯電量は、第２絶縁膜１４２，３４２の全体としての荷電欠陥量に依存する。
【００４６】
第２絶縁膜１４２，３４２の帯電は、ゲート絶縁膜１４，３４が対面するウェル１１，３１の表面１１Ｓ，３１Ｓ付近に反対極性の電荷を誘起しようとする。このため、ウェル１１，３１のエネルギーバンドがゲート絶縁膜１４，３４付近においてベンディングし、フラットバンド電位がシフトする。このシフト量（の大きさ）ΔＶは、高誘電率膜中の固定電荷密度（即ち荷電欠陥の密度）をρとし、高誘電率膜の厚さをｔとし、真空の誘電率をε０とし、高誘電率膜の比誘電率をεｒとして、ボアッソン方程式から、
ΔＶ〜｛ρ×ｔ2／（２×ε０×εｒ）｝ ・・・ （１）
程度と見積もることができる。即ち、シフト量ΔＶは、荷電欠陥の密度ρと厚さｔの２乗との積を、真空の誘電率ε０と高誘電体膜の比誘電率εｒと数値２との積で割った値に大略等しい。
【００４７】
式（１）から、約１ａｔｏｍ％の荷電欠陥によって、フラットバンド電位が約０．１〜１．０Ｖ程度シフトし、その結果、ＭＯＳＦＥＴのしきい値電圧（以下「しきい値」とも呼ぶ）も同程度にシフトすると見積もられる。
【００４８】
なお、式（１）によれば電圧シフト量ΔＶは膜厚ｔの２乗に比例するので、第２絶縁膜１４２，３４２が厚いほどシフト量ΔＶの増大が顕著である。このようなシフト量ΔＶの変化は、極薄のシリコン酸化膜を備えたＭＯＳＦＥＴに対する従来のしきい値制御方法では実現することが難しい。
【００４９】
次に、図２及び図３に第２絶縁膜１４２，３４２中の不純物金属イオンのドーピング濃度とＭＯＳＦＥＴ１０，３０のしきい値電圧との関係（実験結果）を説明するための図を示す。図２及び図３を得るにあたり、半導体装置１において、第１絶縁膜１４１，３４１として１．５ｎｍ厚のシリコン酸化膜を用いた。また、第２絶縁膜１４１，３４１として、安定な酸化状態が２価であるＳｒ（図２参照）又は安定な酸化状態が４価であるＺｒ（図３参照）がイオンインプランテーション法によりドーピングされた３ｎｍ厚のＡｌ2Ｏ3膜を用いた。なお、当該Ａｌ2Ｏ3膜をＣＶＤ法で堆積し、上述のイオンインプランテーションをし、酸素雰囲気中で酸化処理することにより、第２絶縁膜１４２，３４２を形成した。また、ゲート電極１５，３５として、リンが高濃度にドープされた１００ｎｍ厚の多結晶シリコンと２００ｎｍ厚のＣｏシリサイドとの積層を用いた。なお、ドーパント濃度はＳＩＭＳ（Secondary Ion Mass Spectroscopy）及びＸＲＦ（X-ray Fluorescence）で測定した。
【００５０】
図２及び図３に示すように、不純物金属イオンをドーピングしない場合、ｎＭＯＳＦＥＴ１０のしきい値は0.32Ｖであり、ｐＭＯＳＦＥＴ３０のしきい値は-0.61Ｖであった。そして、図２に示すように、Ｓｒイオンのドーピング濃度が0.03ａｔｏｍ％，0.10ａｔｏｍ％，0.3ａｔｏｍ％，1ａｔｏｍ％，3ａｔｏｍ％，10ａｔｏｍ％の各値のとき、ｎＭＯＳＦＥＴ１０のしきい値はそれぞれ0.33Ｖ，0.36Ｖ，0.42Ｖ，0.54Ｖ，0.70Ｖ，0.71Ｖであり、ｐＭＯＳＦＥＴ３０のしきい値はそれぞれ-0.60Ｖ，-0.57Ｖ，-0.51Ｖ，-0.39Ｖ，-0.23Ｖ，-0.22Ｖであった。また、図３に示すように、Ｚｒイオンのドーピング濃度が0.03ａｔｏｍ％，0.10ａｔｏｍ％，0.3ａｔｏｍ％，1ａｔｏｍ％，3ａｔｏｍ％，10ａｔｏｍ％の各値のとき、ｎＭＯＳＦＥＴ１０のしきい値はそれぞれ0.31Ｖ，0.28Ｖ，0.22Ｖ，0.10Ｖ，-0.05Ｖ，-0.06Ｖであり、ｐＭＯＳＦＥＴ３０のしきい値はそれぞれ-0.62Ｖ，-0.65Ｖ，-0.71Ｖ，-0.83Ｖ，-0.96Ｖ，-0.97Ｖであった。
【００５１】
このように、第２絶縁膜１４２，３４２の主材料である高誘電率膜（ここではＡｌ2Ｏ3膜）中へ不純物金属イオンをドーピングすることによって、即ち上記高誘電率膜中の荷電欠陥の密度を制御することによって、ｎＭＯＳＦＥＴ１０及びｐＭＯＳＦＥＴ３０のしきい値電圧を制御可能であることが分かる。図２及び図３によれば、不純物金属イオン（ドーパント）の濃度が０．１ａｔｏｍ％乃至１０ａｔｏｍ％の範囲内の場合、ドーパント濃度に応じてしきい値電圧を大きく変化させることができる。特に、ドーパント濃度が０．３ａｔｏｍ％乃至３ａｔｏｍ％の範囲内の場合、実用上十分な変化が得られており好適である。
【００５２】
なお、しきい値は第１絶縁膜１４１，３４１の厚さにも依存する。図２及び図３を取得するために製造した半導体装置１では上述のように第１絶縁膜１４１，３４１の厚さは１．５ｎｍであるが、当該膜厚が例えば３ｎｍにした場合には各しきい値は図２及び図３中の値の大略半分になる。このため、既述のように第１絶縁膜１４１，３４１の厚さを３ｎｍ以下に設定することにより、好ましくは２ｎｍ以下に設定することにより、しきい値の変化を、換言すればしきい値の制御性を実用的なレベルにすることができる。
【００５３】
このとき、不純物金属イオンのドーピングで以て各第２絶縁膜１４２，３４２中の荷電欠陥の密度及び極性を制御することにより、ｎＭＯＳＦＥＴ１０及びｐＭＯＳＦＥＴ３０のしきい値をそれぞれ独立に制御・設定することができる。従って、半導体装置１では、ＣＭＯＳデバイスを成すｎＭＯＳＦＥＴ１０及びｐＭＯＳＦＥＴ３０の両しきい値を整合させることができる（両しきい値に対して極性を反対にしつつ絶対値を同程度に設定することができる）。
【００５４】
更に、図３によれば、３価のＡｌイオンを含有するＡｌ2Ｏ3に対しては４価のＺｒイオンをより多くドーピングすることによって、ｎＭＯＳＦＥＴ１０のしきい値を低減することができる。これは、ＺｒイオンのドーピングによりＡｌ2Ｏ3中に正の荷電欠陥が形成されるので、ｐウェル１１の表面１１Ｓ付近に（ｎＭＯＳＦＥＴ１０のキャリアである）電子を誘起しようとする方向（傾向）にエネルギーバンドがベンディングするからである。その結果、反転層がより形成されやすくなるので、しきい値が減少する。なお、図２によれば、２価のＳｒイオンをより多くドーピングすることによりＡｌ2Ｏ3中に負の荷電欠陥が形成されるので、ｎＭＯＳＦＥＴ１０のしきい値は増大する。
【００５５】
同様に、図２によれば、２価のＳｒイオンのドーピングで以て負の荷電欠陥をより多く形成することにより、ｐＭＯＳＦＥＴ３０のしきい値の絶対値を低減することができる。逆に、図３によれば、４価のＺｒイオンのドーピングで以て正の荷電欠陥をより多く形成することにより、ｐＭＯＳＦＥＴ３０のしきい値は増大する。
【００５６】
なお、主材料膜としてＡｌ2Ｏ3以外の上述の材料を用い、及び／又は、Ｓｒイオン及びＺｒイオン以外の上述の不純物金属イオンを用いた場合でも同様の結果が得られることが、別途に実施した実験・検討により明らかとなっている。このときの不純物濃度としきい値電圧との関係は図２及び図３のそれとおおむね一致するものであった。
【００５７】
従って、しきい値の低減化の観点から、第２絶縁膜１４２，３４２の双方にドーピングを行う場合、（ｉ）ｎＭＯＳＦＥＴ１０の第２絶縁膜１４２に対しては、ｐＭＯＳＦＥＴ３０の第２絶縁膜３４２中の濃度以上で以て、主材料の高誘電率膜に含有される金属イオンよりも価数が大きい不純物金属イオンをドーピングすることが好ましい。換言すれば、（Ｉ）ｎＭＯＳＦＥＴ１０の第２絶縁膜１４２中には正の荷電欠陥をより多く形成し、当該第２絶縁膜１４２をより正に帯電させることによって、ｎＭＯＳＦＥＴ１０のしきい値を低減することができる。
【００５８】
逆に、第２絶縁膜１４２，３４２の双方にドーピングを行う場合、（ｉｉ）ｐＭＯＳＦＥＴ３０の第２絶縁膜３４２に対しては、ｎＭＯＳＦＥＴ１０の第２絶縁膜１４２中の濃度以上で以て、主材料の高誘電率膜に含有される金属イオンよりも価数が小さい不純物金属イオンをドーピングすることが好ましい。換言すれば、（ＩＩ）ｐＭＯＳＦＥＴ３０の第２絶縁膜３４２中には負の荷電欠陥をより多く形成し、当該第２絶縁膜３４２をより負に帯電させることによって、ｐＭＯＳＦＥＴ３０のしきい値（の絶対値）を低減することができる。
【００５９】
具体的には、図２及び図３から、例えば、ＳｒイオンをｐＭＯＳＦＥＴ３０の第２絶縁膜３４２に対して３ａｔｏｍ％程度ドープすると共にｎＭＯＳＦＥＴ１０の第２絶縁膜１４２に対してはドーピングをしないことによって、ｐＭＯＳＦＥＴ３０とｎＭＯＳＦＥＴ１０との両しきい値を整合させつつ低電圧化を図ることができる。
【００６０】
なお、２種類以上の不純物金属イオンをドーピングすることによって、高誘電率膜中に荷電欠陥を発生させても良い。例えば、３価のＡｌイオンを含有するＡｌ2Ｏ3に対して、共に２価のＳｒイオン及びＢａイオンの双方をドーピングしても良いし、２価のＳｒイオン及び４価のＺｒイオンの双方をドーピングしても良い。
【００６１】
異なる価数の不純物金属イオンをドーピングした場合、高誘電率膜中には正及び負の荷電欠陥が発生するが、高誘電率膜の全体としての荷電欠陥の状態はこれら正及び負の荷電欠陥を相殺して捉えられる。即ち、高誘電率膜の全体としての極性は正又は負の荷電欠陥のより多い方に対応し、又、高誘電率膜の全体としての荷電欠陥量は正及び負の荷電欠陥量の差に対応する。このとき、高誘電率膜全体の帯電状態は、相殺された荷電欠陥の状態に対応すると捉えることができる。
【００６２】
なお、２種類以上の不純物金属イオンをドーピングする場合であっても、上述の２つの条件の（ｉ）及び（ｉｉ）を、換言すれば上述の２つの条件の（Ｉ）及び（ＩＩ）を同時に満足するように各不純物金属イオンのドーピング濃度を設定することにより、両ＭＯＳＦＥＴ１０，３０のしきい値を整合させつつ低電圧化を図ることができる。
【００６３】
ところで、従来のｎＭＯＳＦＥＴ１０Ｐのゲート電極１５Ｐに高い仕事関数を有するＡｌ，Ｐｔ，ＴｉＮ等を用いた場合、当該ｎＭＯＳＦＥＴ１０Ｐのしきい値は高くなってしまう。これに対して、半導体装置１によれば、ゲート電極１５に上述のＡｌ等を用いた場合であっても、安定な酸化状態での価数がＡｌ等よりも大きいＴｉ，Ｚｒ，Ｈｆ，Ｓｉ，Ｐｒ等がドーピングされた第２絶縁膜１４２により、しきい値電圧が低減可能であることが実験・検討の結果、明らかになっている。
【００６４】
半導体装置１では、不純物金属イオンのドーピングによって、両第２絶縁膜１４２，３４２間で荷電欠陥の密度及び／又は極性を違えている。これにより、ゲート絶縁膜１４，３４の第２絶縁膜１４２，３４２の帯電状態（帯電量及び極性を含む）が互いに異なっている。このため、（従来の半導体装置１Ｐと同様に）両ＭＯＳＦＥＴ１０，３０でゲート電極１５，３５の材料が同じ（従って仕事関数が同じ）場合であっても、ゲート絶縁膜１４付近の基板２（ないしはｐウェル１１）のエネルギーバンドの状態とゲート絶縁膜３４付近の基板２（ないしはｎウェル３１）のエネルギーバンドの状態とをそれぞれ独立に制御することができる。従って、ｎＭＯＩＳＦＥＴ１０とｐＭＯＳＦＥＴ３０とでしきい値を独立に制御することができる。
【００６５】
このとき、従来の半導体装置１Ｐのようにゲート電極（多結晶シリコン）中のボロンの突き抜けや、チャネル領域へのドーピングによるチャネルリークを引き起こすことがない。従って、従来の半導体装置１Ｐと比較して精度良く（意図しないしきい値の変化を抑制して）又より広い電圧範囲内で各ＭＯＳＦＥＴ１０，３０のしきい値を制御することができる。
【００６６】
ところで、不純物金属イオンの濃度が同じ場合、第２絶縁膜１４２，３４２が厚いほど第２絶縁膜１４２，３４２全体の帯電量が大きくなる。このため、いっそう広い電圧範囲でしきい値を制御することが可能となる。しかし、その一方で、帯電量の増加はゲート電極１５，３５と不純物層１２，１３，３２，３３との間の寄生容量を増大させる。かかる点に鑑みて、半導体装置１では、しきい値の制御性と実用的なトランジスタ特性を得るために第２絶縁膜１４２，３４２の厚さを上述の３ｎｍ以上１５ｎｍ以下に設定している。好ましくは３ｎｍ以上１０ｎｍ以下に設定することにより、上記寄生容量をシリコン酸化膜から成る従来のゲート絶縁膜１４Ｐ，３４Ｐと同程度にすることができる。
【００６７】
なお、チャネル領域の形成後（即ちゲート絶縁膜１４，３４及び不純物層１２，１３，３２，３３の形成後）の工程が約６００℃以下の場合や、第２絶縁膜１４２，３４２を成す誘電体とウェル１１，３１との界面が熱的に安定な場合（即ち、ウェル１１，３１と反応しにくい高誘電率材料を用いる場合）には、第１絶縁膜１４１，３４１を設けずに、第２絶縁膜１４２，３４２をウェル１１，３１上に直に形成しても良い（後述の図４を参照）。かかる場合、ゲート絶縁膜１４，３４の全体が第２絶縁膜１４２，３４２を含む。
【００６８】
また、上述の説明では両第２絶縁膜１４２，３４２で高誘電率材料を同じとしたが、各第２絶縁膜１４２，３４２で高誘電率材料を違えても構わない。異なる高誘電率材料の場合、シフト量ΔＶは各高誘電率膜の比誘電率の相違にも依存する（式（１）参照）。なお、同じ高誘電率材料によれば半導体装置１の製造を簡略化することができる。
【００６９】
また、上述の説明は、しきい値（の絶対値）の異なるｎＭＯＳＦＥＴ１０及びｐＭＯＳＦＥＴ３０にあてはまり、従ってＣＭＯＳを構成しないｎＭＯＳＦＥＴ及びｐＭＯＳＦＥＴに対してもあてはまる。
【００７０】
＜実施の形態２＞
図４に実施の形態２に係る半導体装置１Ｂの模式的な断面図を示す。なお、以下の説明では、既述の半導体装置１（図１参照）と同様の構成要素には同様の符号を付してその説明を援用するに留める。
【００７１】
図４と図１と比較すれば分かるように、半導体装置１Ｂは、半導体装置１において第１絶縁膜１４１，３４１を設けずに、第２絶縁膜１４２，３４２をウェル１１，３１上に直に形成した構造に相当し、ゲート絶縁膜１４，３４の全体が第２絶縁膜１４２，３４２を含む場合に相当する。
【００７２】
詳細には、半導体装置１Ｂは、半導体装置１においてｎＭＯＳＦＥＴ１０及びｐＭＯＳＦＥＴ３０に変えて、ｎＭＯＳＦＥＴ１０Ｂ及びｐＭＯＳＦＥＴ３０Ｂを備えており、半導体装置１と同様に基本的なＣＭＯＳデバイスを構成する。
【００７３】
半導体装置１ＢのｎＭＯＳＦＥＴ１０Ｂは既述のｎＭＯＳＦＥＴ１０（図１参照）においてゲート絶縁膜１４を単層のゲート絶縁膜１４Ｂに変更した構造を有している。同様に、半導体装置１ＢのｐＭＯＳＦＥＴ３０Ｂは、既述のｐＭＯＳＦＥＴ３０（図１参照）においてゲート絶縁膜３４を単層のゲート絶縁膜３４Ｂに変更した構造を有している。即ち、半導体装置１Ｂではウェル１１，３１／単層のゲート絶縁膜１４Ｂ，３４Ｂ／ゲート電極１５，３５の積層構造を有している。
【００７４】
特に、単層のゲート絶縁膜１４Ｂ，３４Ｂは図１のゲート絶縁膜１４，３４の第２絶縁膜１４２，３４２にあたり、第２絶縁膜１４２，３４２と同様に形成される。即ち、ゲート絶縁膜１４Ｂ，３４Ｂはその全体に主材料として既述の８以上の比誘電率を有した高誘電率膜を含んでおり、ゲート絶縁膜１４Ｂ，３４Ｂの少なくとも一方の高誘電率膜中に不純物金属イオンがドーピングされている。なお、高誘電率膜並びに不純物金属イオンの種類及びドーピング濃度等は図１の第２絶縁膜１４２，３４２と同様に選定・設定される。かかるドーピングにより、ゲート絶縁膜１４Ｂ，３４Ｂを成す両高誘電率膜中において荷電欠陥の密度と極性との少なくとも一方が異なる。半導体装置１Ｂのその他の構成は半導体装置１と同様である。
【００７５】
ここで、図５及び図６にゲート絶縁膜１４Ｂ，３４Ｂ中の金属イオンのドーピング濃度とＭＯＳＦＥＴ１０Ｂ，３０Ｂのしきい値電圧との関係（実験結果）を説明するための図を示す。図５及び図６を得るにあたり、半導体装置１Ｂにおいて、ゲート絶縁膜１４Ｂ，３４Ｂとして、安定な酸化状態が３価であるＹ（図５参照）又は安定な酸化状態が５価であるＴａ（図６参照）がドーピングされた５ｎｍ厚のＺｒＯ2膜を用いた。なお、当該ドーピングされたＺｒＯ2膜はＭＯＣＶＤ法を用いた。例えば、ＺｒＯ2の原料として（ないしはＺｒイオンの供給源として）のZirconium tris-isopropoxy tetramethylheptanedionate （「Ｚｒ（ＯＰｒi）3（ｔｈｄ）」とも呼ぶ）に、Yttrium tris-tetramethylheptanedionate（「Ｙ（ｔｈｄ）」とも呼ぶ）を添加することによって、ＹイオンがドープされたＺｒＯ2膜を形成した。また、例えば、上記Ｚｒ（ＯＰｒi）3（ｔｈｄ）に、tantalum pentaethoxide（「Ｔａ（ＯＰＴ）5」とも呼ぶ）を添加することによって、ＴａイオンがドープされたＺｒＯ2膜を形成した。なお、ゲート電極１５，３５として、３０ｎｍ厚のＴｉＮと５０ｎｍ厚のＷとの積層を用いた。
【００７６】
図５及び図６に示すように、不純物金属イオンをドーピングしない場合、ｎＭＯＳＦＥＴ１０Ｂのしきい値は0.46Ｖであり、ｐＭＯＳＦＥＴ３０のしきい値電圧は-0.49Ｖであった。そして、図５に示すように、Ｙイオンのドーピング濃度が0.03ａｔｏｍ％，0.10ａｔｏｍ％，0.3ａｔｏｍ％，1ａｔｏｍ％，3ａｔｏｍ％，10ａｔｏｍ％の各値のとき、ｎＭＯＳＦＥＴ１０Ｂのしきい値はそれぞれ0.47Ｖ，0.49Ｖ，0.55Ｖ，0.68Ｖ，0.80Ｖ，0.80Ｖであり、ｐＭＯＳＦＥＴ３０Ｂのしきい値はそれぞれ-0.48Ｖ，-0.47Ｖ，-0.40Ｖ，-0.24Ｖ，-0.10Ｖ，-0.09Ｖであった。また、図６に示すように、Ｔａイオンのドーピング濃度が0.03ａｔｏｍ％，0.10ａｔｏｍ％，0.3ａｔｏｍ％，1ａｔｏｍ％，3ａｔｏｍ％，10ａｔｏｍ％の各値のとき、ｎＭＯＳＦＥＴ１０Ｂのしきい値はそれぞれ0.45Ｖ，0.39Ｖ，0.35Ｖ，0.26Ｖ，0.10Ｖ，0.09Ｖであり、ｐＭＯＳＦＥＴ３０Ｂのしきい値はそれぞれ-0.49Ｖ，-0.56Ｖ，-0.62Ｖ，-0.70Ｖ，-0.86Ｖ，-0.85Ｖであった。
【００７７】
このように、ゲート絶縁膜１４Ｂ，３４Ｂの主材料である高誘電率膜（ここではＺｒＯ2膜）中へ不純物金属イオンをドーピングすることによって、即ち上記各高誘電率膜中の荷電欠陥の密度を制御することによって、既述のｎＭＯＳＦＥＴ１０及びｐＭＯＳＦＥＴ３０と同様に、ｎＭＯＳＦＥＴ１０Ｂ及びｐＭＯＳＦＥＴ３０Ｂのしきい値電圧をそれぞれ独立に制御・設定することができる。従って、半導体装置１Ｂによれば、半導体装置１と同様の効果を得ることができる。
【００７８】
このとき、図５及び図６によれば、ＹイオンをｐＭＯＳＦＥＴ３０Ｂのゲート絶縁膜３４Ｂに対して１ａｔｏｍ％程度ドープし、ＴａイオンをｎＭＯＳＦＥＴ１０Ｂのゲート絶縁膜１４Ｂに対して１ａｔｏｍ％程度ドープすることによって、ｐＭＯＳＦＥＴ３０ＢとｎＭＯＳＦＥＴ１０Ｂとでしきい値を整合しつつ、双方のしきい値を共に低減可能である。
【００７９】
なお、主材料膜としてＺｒＯ2以外の既述の材料を用い、及び／又は、Ｙイオン及びＴａイオン以外の既述の不純物金属イオンを用いた場合でも同様の結果が得られることが、別途に実施した実験・検討により明らかとなっている。このときの不純物濃度としきい値電圧との関係は図５及び図６のそれとおおむね一致するものであった。
【００８０】
なお、チャネル領域の表面を保護するために、ゲート絶縁膜１４Ｂ，３４Ｂとウェル１１，３１との間に、図１のＭＯＳＦＥＴ１０，３０の第１絶縁膜１４１，３４１と同様の低誘電率膜を設けても構わない。
【００８１】
＜実施の形態３＞
さて、実施の形態１，２では半導体装置１，１ＢがＣＭＯＳデバイスを含む場合を説明したが、実施の形態３では半導体装置１，１Ｂにおけるしきい値の制御方法をシステムＬＳＩに適用した場合を説明する。なお、システムＬＳＩは互いに異なるしきい値を有したロジック回路用、メモリセル用及びＩ／Ｏ回路用のＭＯＳＦＥＴ（ないしはＭＩＳＦＥＴ）を備える。
【００８２】
図７に実施の形態３に係る半導体装置１Ｃの模式的な断面図を示す。半導体装置１ＣはシステムＬＳＩを含んでおり、図７にはロジック回路用ＭＯＳＦＥＴとしての第１のｎＭＯＳＦＥＴ（ないしは第１ＭＩＳＦＥＴ）１０Ｃ及びＩ／Ｏ回路用ＭＯＳＦＥＴとしての第２のｎＭＯＳＦＥＴ（ないしは第２ＭＩＳＦＥＴ）３０Ｃを図示している。
【００８３】
第１のｎＭＯＳＦＥＴ１０Ｃは図１のｎＭＯＳＦＥＴ１０と同様の構成を有する。また、第２のｎＭＯＳＦＥＴ３０Ｃは基本的には第１のｎＭＯＳＦＥＴ１０Ｃと同様の構成を有している。即ち、第１のｎＭＯＳＦＥＴ１０Ｃと同様に、第２のｎＭＯＳＦＥＴ３０Ｃはｐウェル３１Ｃの表面３１ＣＳ上にこの順序で積層された第１絶縁膜３４１Ｃ，第２絶縁膜３４２Ｃ及びゲート電極３５Ｃを備えている。第１絶縁膜３４１Ｃ及び第２絶縁膜３４２Ｃがゲート絶縁膜３４Ｃを成す。また、第２のｎＭＯＳＦＥＴ３０Ｃはｐウェル３１Ｃの表面３１ＣＳ内に形成された（ソース・ドレイン領域を成す）ｎ型の不純物層３２Ｃ，３３Ｃを更に備えている。
【００８４】
第２絶縁膜１４２，３４２Ｃは主材料として既述の８以上の比誘電率を有した高誘電率膜を含んでおり、半導体装置１と同様に、第２絶縁膜１４２，３４２Ｃの少なくとも一方に既述の不純物金属イオンがドーピングされている。かかるドーピングによって各高誘電率膜中の荷電欠陥の密度及び極性を、従ってｎＭＯＳＦＥＴ１０Ｃ，３０Ｃのしきい値を制御している。特に、第１及び第２のｎＭＯＳＦＥＴ１０Ｃ，３０Ｃは同じチャネル型ではあるが、Ｉ／Ｏ回路用の第２のｎＭＯＳＦＥＴ３０Ｃのしきい値はロジック回路用の第１のｎＭＯＳＦＥＴ１０Ｃのそれよりも高く設定している。なお、半導体装置１Ｃのその他の構成は半導体装置１と同様である。
【００８５】
このように、半導体装置１Ｃによれば、同じｎチャネル型のＭＯＳＦＥＴ１０Ｃ，３０Ｃについても各しきい値を独立に制御することができ、両ＭＯＳＦＥＴ１０Ｃ，３０Ｃ間でしきい値を違えることができる。即ち、半導体装置１Ｃは半導体装置１と同様の効果を奏する。なお、第１及び第２のｎＭＯＳＦＥＴ１０Ｃ，３０Ｃを共にｐＭＯＳＦＥＴに変更しても上述の説明はあてはまる。また、第１及び第２のｎＭＯＳＦＥＴ１０Ｃ，３０Ｃの関係を、メモリセル用及びＩ／Ｏ回路用のＭＯＳＦＥＴに並びにロジック回路用及びメモリセル用のＭＯＳＦＥＴに適用することも可能である。
【００８６】
＜実施の形態４＞
実施の形態１〜３では半導体装置１，１Ｂ，１ＣのＭＯＳＦＥＴ１０，３０，１０Ｂ，３０Ｂ，１０Ｃ，３０Ｃが共に高誘電率膜を有したゲート絶縁膜１４，３４，１４Ｂ，３４Ｂ，１４，３４Ｃを備える場合を説明したが、上述のしきい値の制御方法は半導体装置が備える複数のＭＯＳＦＥＴのうちの１つについても適用可能である。
【００８７】
図８に実施の形態４に係る半導体装置１Ｄの模式的な断面図を示す。半導体装置１Ｄは既述のｎＭＯＳＦＥＴ１０と、ｐＭＯＳＦＥＴ（ないしは第２ＭＩＳＦＥＴ）３０Ｄとを備えている。ｐＭＯＳＦＥＴ３０Ｄのゲート絶縁膜３４Ｄは、例えば熱酸化膜等のシリコン酸化膜やシリコン窒化膜やこれらの組み合わせであるシリコン酸化窒化膜等の低（比）誘電率の誘電体膜からなる。なお、ｐＭＯＳＦＥＴ３０Ｄ及び半導体装置１Ｄのその他の構成は図１のｐＭＯＳＦＥＴ３０及び半導体装置１と同様である。
【００８８】
つまり、半導体装置１ＤではｎＭＯＳＦＥＴ１０の第２絶縁膜１４２を成す高誘電体膜中の荷電欠陥の密度と極性との少なくとも一方を制御することによって、ｎＭＯＳＦＥＴ１０とｐＭＯＳＦＥＴ３０Ｄとでしきい値を違えている。半導体装置１Ｄによっても、半導体装置１と同様の効果を得ることができる。なお、例えば、ｐＭＯＳＦＥＴ３０Ｄに変えてｎＭＯＳＦＥＴを設けても構わないし、ｎＭＯＳＦＥＴ１０に変えてｐＭＯＳＦＥＴ３０（図１参照）を設けても構わない。
【００８９】
半導体装置１，１Ｂ〜１Ｄと同様にして３つ以上のＭＯＳＦＥＴを備える半導体装置においても各ＭＯＳＦＥＴのしきい値を独立に制御可能である。
【００９０】
【発明の効果】
請求項１に係る発明によれば、第１誘電体膜中と第２誘電体膜中とでドーピングによる荷電欠陥の密度及び／又は極性が異なるので、第１誘電体膜と第２誘電体膜との帯電状態を違えることができる。このため、第１及び第２ＭＩＳＦＥＴでゲート電極の材料が同じ場合であっても、第１ゲート絶縁膜付近の半導体基板のエネルギーバンドの状態と第２ゲート絶縁膜付近の半導体基板のエネルギーバンドの状態とをそれぞれ独立に制御することができる。従って、第１ＭＩＳＦＥＴと第２ＭＩＳＦＥＴとでしきい値電圧を独立に制御することができる。このとき、従来の半導体装置のようにゲート電極（多結晶シリコン）中のボロンの突き抜けやＭＩＳＦＥＴのチャネル領域へのドーピングによるチャネルリークを引き起こすことがない。従って、従来の半導体装置と比較してより精度良く（意図しない変化を抑制して）又より広い電圧範囲内で第１ＭＩＳＦＥＴのしきい値電圧を制御することができる。
【００９１】
請求項２に係る発明によれば、第１及び第２誘電体膜が異なる材料から成る場合よりも半導体装置の製造を簡略化できる。
【００９３】
請求項３に係る発明によれば、ｎチャネル型及びｐチャネル型ＭＩＳＦＥＴで例えばＣＭＯＳを成す場合に、両ＭＩＳＦＥＴのしきい値を整合させることができる。更に、ｐチャネル型ＭＩＳＦＥＴのしきい値電圧を低減することができる。
【００９８】
請求項４に係る発明によれば、ＭＩＳＦＥＴのしきい値電圧を大きく変化させることが可能な荷電欠陥を形成することができる。
【００９９】
請求項５に係る発明によれば、良質の、ドーピングされた第１誘電体膜を形成することができる。
【０１００】
請求項６に係る発明によれば、両有機金属の有機配位子同士の副反応を抑えることができ、再現性の高い膜形成が可能である。
【０１０１】
請求項７に係る発明によれば、第１誘電体膜中のドーピングによる荷電欠陥の密度と極性との少なくとも一方の制御によって、第１ＭＩＳＦＥＴに第２ＭＩＳＦＥＴとは異なるしきい値電圧が与えられている。このとき、第１誘電体膜中の荷電欠陥の密度及び／又は極性の制御によって、第１及び第２ＭＩＳＦＥＴのしきい値電圧を容易に違えることができる。また、従来の半導体装置のようにゲート電極（多結晶シリコン）中のボロンの突き抜けやＭＩＳＦＥＴのチャネル領域へのドーピングによるチャネルリークを引き起こすことがない。従って、従来の半導体装置と比較してより精度良く（意図しない変化を抑制して）又広い電圧範囲内で第１ＭＩＳＦＥＴのしきい値電圧を制御することができる。
【図面の簡単な説明】
【図１】 実施の形態１に係る半導体装置の模式的な断面図である。
【図２】 実施の形態１に係る半導体装置においてゲート絶縁膜の第２絶縁膜中の不純物金属イオンの濃度とＭＯＳＦＥＴのしきい値電圧との関係を説明するための図である。
【図３】 実施の形態１に係る半導体装置においてゲート絶縁膜の第２絶縁膜中の不純物金属イオンの濃度とＭＯＳＦＥＴのしきい値電圧との関係を説明するための図である。
【図４】 実施の形態２に係る半導体装置の模式的な断面図である。
【図５】 実施の形態２に係る半導体装置においてゲート絶縁膜中の不純物金属イオンの濃度とＭＯＳＦＥＴのしきい値電圧との関係を説明するための図である。
【図６】 実施の形態２に係る半導体装置においてゲート絶縁膜中の不純物金属イオンの濃度とＭＯＳＦＥＴのしきい値電圧との関係を説明するための図である。
【図７】 実施の形態３に係る半導体装置の模式的な断面図である。
【図８】 実施の形態４に係る半導体装置の模式的な断面図である。
【図９】 従来の半導体装置の模式的な断面図である。
【符号の説明】
１，１Ｂ〜１Ｄ 半導体装置、２ 半導体基板、１０，１０Ｂ，１０Ｃ ｎＭＯＳＦＥＴ（第１ＭＩＳＦＥＴ）、１４，１４Ｂ ゲート絶縁膜（第１ゲート絶縁膜）、１４１，３４１，３４１Ｃ 第１絶縁膜、１４２，３４２，３４２Ｃ 第２絶縁膜、１５，３５ ゲート電極、３０，３０Ｂ，３０Ｄ ｐＭＯＳＦＥＴ（第２ＭＩＳＦＥＴ）、３０Ｃ ｎＭＯＳＦＥＴ（第２ＭＩＳＦＥＴ）、３４，３４Ｂ〜３４Ｄ ゲート絶縁膜（第２ゲート絶縁膜）、εｒ 比誘電率。

Claims (7)

  1. 半導体基板と、
    前記半導体基板上に形成された第１ゲート絶縁膜を含む第１ＭＩＳＦＥＴと、
    前記半導体基板上に形成された第２ゲート絶縁膜を含む第２ＭＩＳＦＥＴとを備え、
    前記第１ゲート絶縁膜は少なくとも一部に、第１金属イオンを含有し且つ８以上の比誘電率を有した第１誘電体膜を含み、
    前記第２ゲート絶縁膜は少なくとも一部に、第２金属イオンを含有し且つ８以上の比誘電率を有した第２誘電体膜を含み、
    前記第１誘電体膜に対する前記第１金属イオンとは価数が１だけ異なる少なくとも１種類の第１不純物金属イオンのドーピングが施されており、
    前記ドーピングに起因して、前記第１誘電体膜中と前記第２誘電体膜中とで荷電欠陥の密度と極性との少なくとも一方が異なり、
    前記第１金属イオンと、前記第２金属イオンとは、３価の金属イオンであり、
    前記第１不純物金属イオンは、２価の金属イオンである、半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記第１誘電体膜と前記第２誘電体膜は、Ａｌ 2 Ｏ 3 、Ｙ 2 Ｏ 3 、Ｌａ 2 Ｏ 3 のいずれかを含み、
    前記第１不純物金属イオンは、Ｂａ、Ｓｒ、Ｍｇ、Ｃａのいずれかを含む、半導体装置。
  3. 請求項１又は２に記載の半導体装置であって、
    前記第２誘電体膜に対する前記第２金属イオンとは価数が１だけ異なる少なくとも１種類の第２不純物金属イオンのドーピングが施されており、
    前記第１ＭＩＳＦＥＴはｎチャネル型ＭＩＳＦＥＴを含み、
    前記第２ＭＩＳＦＥＴはｐチャネル型ＭＩＳＦＥＴを含み、
    前記少なくとも１種類の第１不純物金属イオンは前記第１金属イオンよりも小さい価数を有する第５金属イオンを含み、
    前記少なくとも１種類の第２不純物金属イオンは前記第２金属イオンよりも小さい価数を有する第６金属イオンを含み、
    前記第５金属イオンの濃度が前記第６金属イオンの濃度以下に設定されている、
    半導体装置。
  4. 請求項１乃至３のいずれかに記載の半導体装置であって、
    前記少なくとも１種類の第１不純物金属イオンは０．１ａｔｏｍ％乃至１０ａｔｏｍ％の範囲の濃度でドーピングされている、
    半導体装置。
  5. 請求項１乃至４のいずれかに記載の半導体装置の製造方法であって、
    前記少なくとも１種類の第１不純物金属イオンはＭＯＣＶＤ法とイオンインプランテーション法との少なくとも一方で以てドーピングする、
    半導体装置の製造方法。
  6. 請求項５に記載の半導体装置の製造方法であって、
    前記少なくとも１種類の第１不純物金属イオンはＭＯＣＶＤ法で以てドーピングし、
    前記少なくとも１種類の第１不純物金属イオンの供給源としての有機金属は、前記第１金属イオンの供給源としての有機金属と共通の有機配位子を含有している、
    半導体装置の製造方法。
  7. 半導体基板と、
    前記半導体基板上に形成された第１ゲート絶縁膜を含む第１ＭＩＳＦＥＴと、
    前記半導体基板上に形成された第２ゲート絶縁膜を含む第２ＭＩＳＦＥＴとを備え、
    前記第１ゲート絶縁膜は少なくとも一部に、３価の金属イオンを含有し且つ８以上の比誘電率を有した第１誘電体膜を含み、
    前記第２ゲート絶縁膜は少なくとも一部に第２誘電体膜を含み、
    前記第１誘電体膜に対して少なくとも１種類の２価の不純物金属イオンのドーピングが施されており、
    前記第１誘電体膜中の前記ドーピングによる荷電欠陥の密度と極性との少なくとも一方の制御によって、前記第１ＭＩＳＦＥＴに前記第２ＭＩＳＦＥＴとは異なるしきい値電圧が与えられている、
    半導体装置。
JP2001082614A 2001-03-22 2001-03-22 半導体装置及び半導体装置の製造方法 Expired - Lifetime JP4895430B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001082614A JP4895430B2 (ja) 2001-03-22 2001-03-22 半導体装置及び半導体装置の製造方法
US09/954,021 US6563182B2 (en) 2001-03-22 2001-09-18 Semiconductor device and manufacturing method thereof
TW090128824A TW517378B (en) 2001-03-22 2001-11-21 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001082614A JP4895430B2 (ja) 2001-03-22 2001-03-22 半導体装置及び半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2002280461A JP2002280461A (ja) 2002-09-27
JP2002280461A5 JP2002280461A5 (ja) 2008-05-08
JP4895430B2 true JP4895430B2 (ja) 2012-03-14

Family

ID=18938539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001082614A Expired - Lifetime JP4895430B2 (ja) 2001-03-22 2001-03-22 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US6563182B2 (ja)
JP (1) JP4895430B2 (ja)
TW (1) TW517378B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11417763B2 (en) 2018-12-13 2022-08-16 Samsung Electronics Co., Ltd. Integrated circuit including transistors and a method of manufacturing the same

Families Citing this family (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3944367B2 (ja) * 2001-02-06 2007-07-11 松下電器産業株式会社 絶縁膜の形成方法及び半導体装置の製造方法
JP2003082464A (ja) * 2001-09-10 2003-03-19 Mitsubishi Electric Corp 化学気相成長法用液体原料、化学気相成長法による膜形成方法、および、化学気相成長装置
US6563183B1 (en) * 2001-12-31 2003-05-13 Advanced Micro Devices, Inc. Gate array with multiple dielectric properties and method for forming same
JP2003282873A (ja) * 2002-03-22 2003-10-03 Sony Corp 半導体装置およびその製造方法
JP3790751B2 (ja) 2002-07-19 2006-06-28 インターナショナル・ビジネス・マシーンズ・コーポレーション 電子デバイス及び電界効果型トランジスタ・デバイス
JP2004079729A (ja) * 2002-08-15 2004-03-11 Renesas Technology Corp 半導体装置
KR100486294B1 (ko) * 2002-12-30 2005-04-29 삼성전자주식회사 게이트 패턴을 갖는 반도체소자의 제조방법
JP3805750B2 (ja) * 2003-01-21 2006-08-09 株式会社東芝 相補型電界効果トランジスタ及びその製造方法
AU2003221174A1 (en) * 2003-03-20 2004-10-11 Fujitsu Limited Semiconductor device having high dielectric film neutralizing fixed charge
JP4524995B2 (ja) * 2003-03-25 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
JP2005079223A (ja) 2003-08-29 2005-03-24 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP3790242B2 (ja) 2003-09-26 2006-06-28 株式会社東芝 半導体装置及びその製造方法
TWI258811B (en) * 2003-11-12 2006-07-21 Samsung Electronics Co Ltd Semiconductor devices having different gate dielectrics and methods for manufacturing the same
CN100385667C (zh) * 2004-01-06 2008-04-30 台湾积体电路制造股份有限公司 集成电路及其制造方法
US6921691B1 (en) * 2004-03-18 2005-07-26 Infineon Technologies Ag Transistor with dopant-bearing metal in source and drain
JP2005294549A (ja) * 2004-03-31 2005-10-20 Nec Electronics Corp Ｍｏｓ型トランジスタ
US6897095B1 (en) * 2004-05-12 2005-05-24 Freescale Semiconductor, Inc. Semiconductor process and integrated circuit having dual metal oxide gate dielectric with single metal gate electrode
JP4040602B2 (ja) 2004-05-14 2008-01-30 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4005055B2 (ja) 2004-05-25 2007-11-07 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US7105889B2 (en) * 2004-06-04 2006-09-12 International Business Machines Corporation Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high k dielectrics
US7161203B2 (en) * 2004-06-04 2007-01-09 Micron Technology, Inc. Gated field effect device comprising gate dielectric having different K regions
US8178902B2 (en) * 2004-06-17 2012-05-15 Infineon Technologies Ag CMOS transistor with dual high-k gate dielectric and method of manufacture thereof
US7592678B2 (en) * 2004-06-17 2009-09-22 Infineon Technologies Ag CMOS transistors with dual high-k gate dielectric and methods of manufacture thereof
US8399934B2 (en) * 2004-12-20 2013-03-19 Infineon Technologies Ag Transistor device
JP4623006B2 (ja) * 2004-06-23 2011-02-02 日本電気株式会社 半導体装置及びその製造方法
US7060568B2 (en) * 2004-06-30 2006-06-13 Intel Corporation Using different gate dielectrics with NMOS and PMOS transistors of a complementary metal oxide semiconductor integrated circuit
US7279756B2 (en) * 2004-07-21 2007-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with high-k gate dielectric and quasi-metal gate, and method of forming thereof
JP4938262B2 (ja) 2004-08-25 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7547945B2 (en) 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
JP2006108439A (ja) * 2004-10-06 2006-04-20 Samsung Electronics Co Ltd 半導体装置
US7344934B2 (en) 2004-12-06 2008-03-18 Infineon Technologies Ag CMOS transistor and method of manufacture thereof
US7253050B2 (en) * 2004-12-20 2007-08-07 Infineon Technologies Ag Transistor device and method of manufacture thereof
JP4185056B2 (ja) 2005-01-26 2008-11-19 株式会社東芝 絶縁膜、および半導体装置
JP4372024B2 (ja) 2005-02-14 2009-11-25 株式会社東芝 Ｃｍｏｓ半導体装置
JP4588483B2 (ja) * 2005-02-21 2010-12-01 ルネサスエレクトロニクス株式会社 半導体装置
US7160781B2 (en) 2005-03-21 2007-01-09 Infineon Technologies Ag Transistor device and methods of manufacture thereof
US7384849B2 (en) 2005-03-25 2008-06-10 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
JP2006278376A (ja) * 2005-03-28 2006-10-12 Renesas Technology Corp 半導体装置およびその製造方法
US7361538B2 (en) * 2005-04-14 2008-04-22 Infineon Technologies Ag Transistors and methods of manufacture thereof
JP4860183B2 (ja) 2005-05-24 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7605449B2 (en) * 2005-07-01 2009-10-20 Synopsys, Inc. Enhanced segmented channel MOS transistor with high-permittivity dielectric isolation material
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
JP4664771B2 (ja) 2005-08-11 2011-04-06 株式会社東芝 半導体装置およびその製造方法
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
US20070052036A1 (en) * 2005-09-02 2007-03-08 Hongfa Luan Transistors and methods of manufacture thereof
US20070052037A1 (en) * 2005-09-02 2007-03-08 Hongfa Luan Semiconductor devices and methods of manufacture thereof
US8188551B2 (en) 2005-09-30 2012-05-29 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7462538B2 (en) * 2005-11-15 2008-12-09 Infineon Technologies Ag Methods of manufacturing multiple gate CMOS transistors having different gate dielectric materials
US7495290B2 (en) * 2005-12-14 2009-02-24 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7510943B2 (en) * 2005-12-16 2009-03-31 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US20070158702A1 (en) * 2005-12-30 2007-07-12 Doczy Mark L Transistor including flatband voltage control through interface dipole engineering
US7700441B2 (en) 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
WO2007091302A1 (ja) * 2006-02-07 2007-08-16 Fujitsu Limited 半導体装置及びその製造方法
JP4649357B2 (ja) * 2006-03-30 2011-03-09 株式会社東芝 絶縁膜および半導体装置
US7759746B2 (en) * 2006-03-31 2010-07-20 Tokyo Electron Limited Semiconductor device with gate dielectric containing aluminum and mixed rare earth elements
US8012442B2 (en) * 2006-03-31 2011-09-06 Tokyo Electron Limited Method of forming mixed rare earth nitride and aluminum nitride films by atomic layer deposition
US20070237697A1 (en) * 2006-03-31 2007-10-11 Tokyo Electron Limited Method of forming mixed rare earth oxide and aluminate films by atomic layer deposition
US8097300B2 (en) * 2006-03-31 2012-01-17 Tokyo Electron Limited Method of forming mixed rare earth oxynitride and aluminum oxynitride films by atomic layer deposition
US7816737B2 (en) * 2006-03-31 2010-10-19 Tokyo Electron Limited Semiconductor device with gate dielectric containing mixed rare earth elements
US7602001B2 (en) 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
CN101123252B (zh) * 2006-08-10 2011-03-16 松下电器产业株式会社 半导体装置及其制造方法
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7589995B2 (en) 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
US7767262B2 (en) * 2006-09-29 2010-08-03 Tokyo Electron Limited Nitrogen profile engineering in nitrided high dielectric constant films
US20080116543A1 (en) * 2006-11-17 2008-05-22 Shrinivas Govindarajan Semiconductor devices and methods of manufacture thereof
US7611972B2 (en) * 2006-11-29 2009-11-03 Qimonda North America Corp. Semiconductor devices and methods of manufacture thereof
US7564114B2 (en) * 2006-12-21 2009-07-21 Qimonda North America Corp. Semiconductor devices and methods of manufacture thereof
US20080164582A1 (en) * 2007-01-05 2008-07-10 Shrinivas Govindarajan Semiconductor devices and methods of manufacture thereof
EP1944801A1 (en) * 2007-01-10 2008-07-16 Interuniversitair Microelektronica Centrum Methods for manufacturing a CMOS device with dual work function
US20100000181A1 (en) * 2008-07-03 2010-01-07 Muhler Laminated Glass, Inc. Impact resistant multipane window
US20080190070A1 (en) * 2007-02-13 2008-08-14 Muhler Laminated Glass, Inc. Impact resistant multipane window
US20090229216A1 (en) * 2008-03-17 2009-09-17 Muhler Laminated Glass, Inc. Impact resistant multipane window
US8789324B2 (en) * 2007-02-13 2014-07-29 Henry M. Hay Impact resistant window
US20080196317A1 (en) * 2007-02-13 2008-08-21 Muhler Laminated Glass, Inc. Impact resistant multipane window
JP2008205053A (ja) * 2007-02-17 2008-09-04 Seiko Instruments Inc 半導体装置
US20080214015A1 (en) * 2007-03-02 2008-09-04 Tim Boescke Semiconductor devices and methods of manufacture thereof
US20080211065A1 (en) * 2007-03-02 2008-09-04 Shrinivas Govindarajan Semiconductor devices and methods of manufacture thereof
JP5141945B2 (ja) * 2007-03-06 2013-02-13 独立行政法人物質・材料研究機構 半導体装置及びコンデンサ
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
JP4459257B2 (ja) * 2007-06-27 2010-04-28 株式会社東芝 半導体装置
JP2009044051A (ja) * 2007-08-10 2009-02-26 Panasonic Corp 半導体装置及びその製造方法
EP2053653A1 (en) * 2007-10-24 2009-04-29 Interuniversitair Microelektronica Centrum Vzw Dual work function semiconductor device and method for manufacturing the same
US20090108294A1 (en) * 2007-10-30 2009-04-30 International Business Machines Corporation Scalable high-k dielectric gate stack
JP5196954B2 (ja) * 2007-10-31 2013-05-15 株式会社東芝 半導体装置の製造方法
TWI492367B (zh) * 2007-12-03 2015-07-11 Renesas Electronics Corp Ｃｍｏｓ半導體裝置之製造方法
JP2009181978A (ja) * 2008-01-29 2009-08-13 Sony Corp 半導体装置およびその製造方法
JP5104373B2 (ja) * 2008-02-14 2012-12-19 日本ゼオン株式会社 位相差板の製造方法
JP2009200211A (ja) * 2008-02-21 2009-09-03 Renesas Technology Corp 半導体装置およびその製造方法
JP5354944B2 (ja) * 2008-03-27 2013-11-27 株式会社東芝 半導体装置および電界効果トランジスタ
US7994036B2 (en) * 2008-07-01 2011-08-09 Panasonic Corporation Semiconductor device and fabrication method for the same
JP2010021295A (ja) 2008-07-09 2010-01-28 Nec Electronics Corp 半導体装置およびその製造方法
JP5314964B2 (ja) 2008-08-13 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5464853B2 (ja) 2008-12-29 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5289069B2 (ja) * 2009-01-09 2013-09-11 株式会社東芝 半導体装置およびその製造方法
JP5342903B2 (ja) * 2009-03-25 2013-11-13 株式会社東芝 半導体装置
JP5285519B2 (ja) * 2009-07-01 2013-09-11 パナソニック株式会社 半導体装置及びその製造方法
US8076241B2 (en) * 2009-09-30 2011-12-13 Tokyo Electron Limited Methods for multi-step copper plating on a continuous ruthenium film in recessed features
DE102009047310B4 (de) * 2009-11-30 2013-06-06 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Austrittsarbeitseinstellung in Gate-Stapeln mit großem ε für Bauelemente mit unterschiedlichen Schwellwertspannungen
JP5899615B2 (ja) * 2010-03-18 2016-04-06 株式会社リコー 絶縁膜の製造方法及び半導体装置の製造方法
JP2010118677A (ja) * 2010-01-15 2010-05-27 Renesas Technology Corp 半導体装置
WO2011089647A1 (ja) * 2010-01-22 2011-07-28 株式会社 東芝 半導体装置及びその製造方法
JP2011238745A (ja) * 2010-05-10 2011-11-24 Panasonic Corp 半導体装置及びその製造方法
JP5284335B2 (ja) * 2010-11-25 2013-09-11 株式会社東芝 半導体装置
US8796751B2 (en) * 2012-11-20 2014-08-05 Micron Technology, Inc. Transistors, memory cells and semiconductor constructions
US11349008B2 (en) * 2018-09-27 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance transistor having a multilayer ferroelectric structure or a ferroelectric layer with a gradient doping profile
CN109817706A (zh) * 2019-03-18 2019-05-28 西安电子科技大学 ZrO2基反铁电负电容场效应晶体管
WO2020240365A1 (en) * 2019-05-24 2020-12-03 3M Innovative Properties Company Radar reflective article with permittivity gradient
CN114038916A (zh) * 2021-10-08 2022-02-11 华南理工大学 绝缘薄膜及其薄膜晶体管以及用途

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01206669A (ja) * 1988-02-15 1989-08-18 Hitachi Ltd 半導体装置
JP2881824B2 (ja) 1989-07-13 1999-04-12 株式会社デンソー 半導体装置の製造方法
JPH0661437A (ja) 1992-08-10 1994-03-04 Mitsubishi Electric Corp 半導体装置
US6174974B1 (en) * 1996-07-05 2001-01-16 Bayer Aktiengesellschaft Method for producing thermoplastic elastomers
US5923056A (en) * 1996-10-10 1999-07-13 Lucent Technologies Inc. Electronic components with doped metal oxide dielectric materials and a process for making electronic components with doped metal oxide dielectric materials
KR100252545B1 (ko) * 1996-12-20 2000-04-15 김영환 트랜지스터 및 그 제조방법
KR100319571B1 (ko) 1998-03-12 2002-01-09 루센트 테크놀러지스 인크 도프된 금속 산화물 유전물질들을 가진 전자 소자들과 도프된 금속 산화물 유전물질들을 가진 전자 소자들을 만드는 과정
JP2000174135A (ja) 1998-12-07 2000-06-23 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2000332235A (ja) * 1999-05-17 2000-11-30 Hitachi Ltd 半導体装置およびその製造方法
JP2001257344A (ja) * 2000-03-10 2001-09-21 Toshiba Corp 半導体装置及び半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11417763B2 (en) 2018-12-13 2022-08-16 Samsung Electronics Co., Ltd. Integrated circuit including transistors and a method of manufacturing the same
US11973142B2 (en) 2018-12-13 2024-04-30 Samsung Electronics Co., Ltd. Integrated circuit including transistors and a method of manufacturing the same

Also Published As

Publication number Publication date
JP2002280461A (ja) 2002-09-27
US6563182B2 (en) 2003-05-13
US20020135030A1 (en) 2002-09-26
TW517378B (en) 2003-01-11

Similar Documents

Publication Publication Date Title
JP4895430B2 (ja) 半導体装置及び半導体装置の製造方法
US8546211B2 (en) Replacement gate having work function at valence band edge
TWI502686B (zh) 半導體裝置之製造方法及半導體裝置
TWI296831B (en) Semiconductor devices having nitrogen-incorporated active region and methods of fabricating the same
US7138680B2 (en) Memory device with floating gate stack
US7531400B2 (en) Methods for fabricating MOS transistor gates with doped silicide
US8202773B2 (en) Engineered oxygen profile in metal gate electrode and nitrided high-k gate dielectrics structure for high performance PMOS devices
TWI458049B (zh) 半導體裝置及其製造方法
TWI447898B (zh) 半導體裝置及其製造方法
US20100159686A1 (en) Semiconductor device and method of manufacturing the same
JP2008016538A (ja) Ｍｏｓ構造を有する半導体装置及びその製造方法
CN103824811A (zh) 用于cmos集成电路的替代金属栅极工艺
KR20140003141A (ko) 반도체 소자 및 그 제조 방법
JP5368584B2 (ja) 半導体装置およびその製造方法
US20090242983A1 (en) Semiconductor device having a field effect transistor using a high dielectric constant gate insulating film and manufacturing method of the same
TW563254B (en) MIS type transistor and fabrication method thereof
WO2011141973A1 (ja) 半導体装置及びその製造方法
JP2010010470A (ja) 半導体装置
JPWO2009057589A1 (ja) キャパシタとそれを有する半導体装置およびキャパシタの製造方法
JP2009038229A (ja) 半導体装置
JP2010212618A (ja) 半導体装置
KR20060093618A (ko) 이중 일함수 금속 게이트 전극들을 갖는 반도체 소자의 제조방법 및 그에 의하여 제조된 반도체 소자
JP5149936B2 (ja) 高誘電率ゲート絶縁膜を備えた電界効果トランジスタを有する半導体装置及びその製造方法
JP2016058667A (ja) 半導体装置及びその製造方法
JP2013120779A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080319

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080319

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080319

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111220

R150 Certificate of patent or registration of utility model

Ref document number: 4895430

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term