JP4882974B2

JP4882974B2 - 高周波モジュール

Info

Publication number: JP4882974B2
Application number: JP2007299142A
Authority: JP
Inventors: 啓輔藤原; 善朗礒部; 秀明荒井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2007-11-19
Filing date: 2007-11-19
Publication date: 2012-02-22
Anticipated expiration: 2027-11-19
Also published as: JP2009124072A

Description

この発明は、誘電体基板上に電子部品などのチップを表面実装して構成した高周波モジュールに関するものである。

高周波モジュールの高密度化に対応して高周波回路に電子部品などのチップを実装して省スペース化が進められている。例えば、特開平５−５５０１３号公報図１（特許文献１参照）には、プリント基板１上に抵抗体２をパイ形に蒸着させて形成し、入力端子用電極３Ａ、出力端子用電極３Ｂ、接地端子用電極３Ｃを設けたチップ型抵抗減衰器が開示されている。

また、特開２００２−２５２５０５号公報図２には、高周波用配線基板１の接地導体３を有する誘電体基板２の表面に信号線路４に並行して両側から挟むように同一面設置導体５を設けた高周波用配線基板が開示されている。

特開平５−５５０１３号公報（第１図）

特開２００２−２５２５０５号公報（第２図）

しかしながら、特許文献１に記載のものでは、プリント基板上のランドや電極部分による浮遊容量やインダクタンスの少ないチップ型抵抗減衰器を得ることは可能であるものの蒸着してチップを製造する必要があり、汎用のチップ部品は使用できないという課題があった。

また、特許文献２に記載のものでは、信号線路と同一面接地導体との間隔（Ｓ）は、信号線路と接地導体との最小間隔（Ｈ）の制約を受け、特性インピーダンスも周波数に影響を受けるという課題があった。

この発明は、上記のような課題を解決するためになされたものであり、マイクロ波周波数帯域において、汎用の電子部品を使用しても特性インピーダンスの劣化を伴わない高周波モジュールを提供することを目的とする。

請求項１に係る高周波モジュールは、内層又は裏面に地導体面を有する絶縁性基板と、この絶縁性基板の表面に延在してパターン形成されたスリットを有するマイクロ波の伝送線路と、この伝送線路に沿って一定の間隙を設けて前記絶縁性基板の表面に延在する導体パターンと、この導体パターンと前記地導体面とを電気接続する電気接続手段と、前記スリットに位置する前記伝送線路の両端部に電極を設置した第１電子部品と、この第１電子部品の入力側の前記間隙に跨って一方の電極を前記伝送線路に接続し他方の電極を前記導体パターンに接続した第２電子部品と、前記第１電子部品の出力側の前記隙間に跨って一方の電極を前記伝送線路に接続し他方の電極を前記導体パターンに接続した第３電子部品とを備え、前記伝送線路がマイクロストリップ線路として動作するように前記伝送線路と前記地導体面との距離に対応して、前記一定の間隙が設けられたことを特徴とするものである。

請求項２に係る高周波モジュールは、内層又は裏面に地導体面を有する絶縁性基板と、この絶縁性基板の表面に延在してパターン形成され、互いに離間した第１スリットと第２スリットを有するマイクロ波の伝送線路と、この伝送線路に沿って一定の間隙を設けて前記絶縁性基板の表面に延在する導体パターンと、この導体パターンと前記地導体面とを電気接続する電気接続手段と、前記第１スリットに位置する前記伝送線路の両端部に電極を設置した第１電子部品と、前記第２スリットに位置する前記伝送線路の両端部に電極を設置した第２電子部品と、前記第１電子部品と前記第２部品との間の前記伝送線路の前記間隙に跨って一方の電極を前記伝送線路に接続し他方の電極を前記導体パターンに接続した第３電子部品とを備え、前記伝送線路がマイクロストリップ線路として動作するように前記伝送線路と前記地導体面との距離に対応して、前記一定の間隙が設けられたことを特徴とするものである。

この発明に係る高周波モジュールによれば、伝送線路と隣接する表層の接地導体（グランドパターン）との距離を基材の厚みに相当する幅だけ離すことにより、特性インピーダンスの低下に伴う反射特性を抑制することが可能であり、特に膜厚が薄い基材を用いた小型のアッテネータ回路やフィルタ回路を搭載した高周波モジュールの省スペース化構成が実現できるという効果がある。

また、この発明に係る高周波モジュールによれば、接続する電子部品の電極形状に合わせて伝送線路の端部を漸減させるので局部的な伝送線路の不整合を緩和することができ反射特性をさらに向上させた高周波モジュールを構成できるという利点もある。

実施の形態１．
以下この発明の実施の形態１について図を用いて説明する。図１は実施の形態１に係る高周波モジュールの部分斜視図である。図１において、１はフッ素樹脂基材やセラミック基材などの絶縁性基板、２は絶縁性基板１の裏面又は内層面に設けられた地導体、３は絶縁性基板１の表面にパターン形成したマイクロ波の伝送線路であり、３ａは入力側伝送線路、３ｂは出力側伝送線路、３ｃは入力側伝送線路３ａと出力側伝送線路３ｂを分断するスリットである。４は伝送線路３に沿って一定の間隙を設けて延在するグランドパターン、５はグランドパターン４に沿って等ピッチで配置したグランドパターン４と地導体２とを接続するスルーホール（貫通導体）で形成された複数の接続部（電気接続手段）、６は伝送線路３とグランドパターン４との隙間（間隙）である。

７はスリット３ｃに位置する伝送線路３の両端部間、入力側伝送線路３ａとグランドパターン４間、出力側伝送線路３ｂとグランドパターン４間にそれぞれ設けたチップ抵抗器（電子部品）であり、７ａはチップ抵抗器７の一方の電極（電極端子）、７ｂは他方の電極（電極端子）である。図中、同一符号は同一又は相当部分を示す。

絶縁性基板１上に設けられたストリップラインパターンで形成した伝送線路３は、入力側伝送線路３ａと出力側伝送線路３ｂとの端部間に介在するチップ抵抗器７、隙間６に跨って入力側伝送線路３ａとグランドパターン４間に介在するチップ抵抗器７及び出力側伝送線路３ｂとグランドパターン４間に介在するチップ抵抗器７とでパイ形の減衰回路（アッテネータ回路）が構成される。

次に動作について説明する。一般にマイクロ波帯域のストリップ線路の特性インピーダンス（Ｚ）を５０Ωとし、絶縁性基板１の内層又は裏面の地導体２と表面に形成したストリップ線路との距離（ｈ）を０．６ｍｍとする場合、実効誘電率が２．６のフッ素樹脂などを用いた絶縁性基板１ではストリップ線路の幅（Ｗ）は、波長短縮率０．６８とすると約１．５ｍｍとなる。また、実効誘電率が３．４のＢＴレジンなどを用いた絶縁性基板１ではストリップ線路の幅は、波長短縮率０．６１とすると約１．２８ｍｍとなる。また、セラミック基板など実効誘電率が９．０以上の絶縁性基板１ではストリップ線路の幅は、さらに１ｍｍ以下の細幅となる。

また、ストリップ線路の特性インピーダンス（線路インピーダンス）を５０Ωとし、絶縁性基板１の内層又は裏面の地導体２と表面に形成したストリップ線路との距離（ｈ）を０．４ｍｍとする場合、実効誘電率が２．６のフッ素樹脂などを用いた絶縁性基板１ではストリップ線路の幅（Ｗ）は、波長短縮率０．６８とすると約１．０ｍｍとなる。

次にこの発明の高周波モジュールの構成について説明する。図２は、実効誘電率が２．６のフッ素樹脂を用いて、基材の厚みを０．６ｍｍとした絶縁性基板１の裏面に地導体２を設置し、伝送線路３に接近させてグランドパターン４を形成した高周波モジュールの部分平面図である。図２においては、伝送線路３の幅は１．５ｍｍに対して伝送線路３とグランドパターン４との隙間６は０．６ｍｍとしている。すなわち、絶縁性基板１の基材の厚みと隙間６とは略同一としている。また、パイ形アッテネータ回路の伝送方向領域のサイズは、約２．５ｍｍで構成される。

また、図３は、実効誘電率が２．６のフッ素樹脂を用いて、基材の厚みを０．４ｍｍとした絶縁性基板１の裏面に地導体２を設置し、伝送線路３に接近させてグランドパターン４を形成した高周波モジュールの部分平面図である。図３においては、伝送線路３の幅は１．０ｍｍに対して伝送線路３とグランドパターン４との隙間６は０．４ｍｍとしている。すなわち、絶縁性基板１の基材の厚みと隙間６とは略同一としている。

図４は、図２に示す伝送線路３とグランドパターンとの間隙６を変化させた場合のストリップライン（伝送線路）３の特性インピーダンスの変化を示す説明図である。
図５は、図３に示す伝送線路３とグランドパターンとの間隙６を変化させた場合のストリップライン（伝送線路）３の特性インピーダンスの変化を示す説明図である。

図４、図５において、間隙６が２０００μｍから徐々に伝送線路３に漸近するにつれて線路インピーダンスは低下するが、例えば、線路インピーダンスの変化を３Ω以内、すなわち、反射電力を−３０ｄＢ以内に収めるためには、それぞれの絶縁性基板１の厚みに相当する距離までとすれば良いことが解かる。

なお、図１乃至図３では、電子部品７がすべてチップ抵抗器のパイ形のアッテネータ回路で説明したが、電子部品７がチップコンデンサを含む場合は、直流又は低周波カットフィルタ回路として使用しても良い。また、これら電子部品７の組は、通常、パラレル接続やカスケード接続されて利用される場合が多く、多数の電子部品７を絶縁性基板１に搭載して用いる。

以上から実施の形態１に係る高周波モジュールによれば、伝送線路３とグランドパターン４との距離を基材の厚みに相当する幅だけ離すことにより、特性インピーダンスの低下に伴う反射特性を抑制することが可能であり、、特に膜厚が薄い基材を用いた小型のアッテネータ回路や小型のフィルタ回路を搭載した高周波モジュールの省スペース化構成を実現することができる。

実施の形態２．
以下この発明の実施の形態２について図を用いて説明する。図６は実施の形態２に係る高周波モジュールの部分斜視図である。図６において、３０は絶縁性基板１の表面にパターン形成したマイクロ波の伝送線路であり、３０ａは入力側伝送線路、３０ｂは出力側伝送線路、３０ｃは入力側伝送線路３０ａと出力側伝送線路３０ｂを分断する第１スリット、３０ｄは第１スリットと離間して設けた第２スリットである。

７０は第１スリット３０ｃに位置する伝送線路３０の両端部間、第２スリット３０ｄに位置する伝送線路３０の両端部間、離間したスリット３０ｃ、３０ｄの間の伝送線路３０とグランドパターン４間にそれぞれ設けたチップ抵抗器（電子部品）であり、７０ａはチップ抵抗器７０の一方の電極（電極端子）、７０ｂは他方の電極（電極端子）である。図中、図１と同一符号は同一又は相当部分を示す。

絶縁性基板１上に設けられたストリップラインパターンで形成した伝送線路３０は、第１スリット３０ｃに位置する伝送線路３０の両端部間、第２スリット３０ｄに位置する伝送線路３０の両端部間、離間したスリット３０ｃ、３０ｄの間の伝送線路３０とグランドパターン４間にそれぞれ設けたチップ抵抗器（電子部品）７０でＴ形の減衰回路（アッテネータ回路）が構成される。なお伝送線路３０の入力側伝送線路３０ａと出力側伝送線路３０ｂの間に伝送線路３０の浮島パターンが形成されている以外は、構成及び動作は実施の形態１で説明した内容と同様なので説明を省略する。

以上からパイ形アッテネータ回路に比べてＴ形アッテネータ回路は、伝送方向に回路幅が広がるものの実施の形態１で説明した効果同様、特性インピーダンスの低下に伴う反射特性を抑制することが可能であり、特に膜厚が薄い基材を用いた小型のＴ形アッテネータ回路を搭載した高周波モジュールの省スペース化構成を実現することができる。

実施の形態３．
実施の形態１及び実施の形態２では、伝送線路の幅を一定にしたアッテネータ回路やフィルタ回路としての高周波モジュールについて説明したが、実施の形態３では、伝送線路のスリットを形成する伝送線路端部幅と電子部品のサイズについて説明する。

以下この発明の実施の形態３について図を用いて説明する。図７は実施の形態３に係る高周波モジュールのパイ形アッテネータ回路の平面図である。図７において、３００は絶縁性基板１の表面にパターン形成したマイクロ波の伝送線路であり、３００ａは入力側伝送線路、３００ｂは出力側伝送線路、３００ｃは入力側伝送線路３００ａと出力側伝送線路３００ｂを分断するスリットである。図中、図１と同一符号は同一又は相当部分を示す。

伝送線路３００の幅はテーパ状又は階段状に漸減させて幅細となった伝送線路３００の端部で電子部品７の電極７ａ、７ｂと、はんだ材（図示せず）などで接続する。

また、電子部品７は両側に電極を形成した約５０ミル（ｍｉｌ）Ｘ２５ミル（ｍｉｌ）又は１ｍｍＸ０．５ｍｍ程度の比較的小型の表面実装用のチップ抵抗やチップコンデンサを使用する。

この場合、伝送線路３００の電子部品７を搭載する領域近傍で局部的に生じるインピーダンスの不整合を緩和するため、１．５ｍｍの伝送線路３００の端部は、電子部品７の電極７ａ、７ｂに接近したサイズにする。また、電子部品７の接続位置ずれを防止するため電極７ａ、７ｂの取り付け位置を形状で特定する。なお、電子部品７が大きく伝送線路３００の幅が電子部品の電極サイズよりも細い場合でもインピーダンス不整合の緩和に対しては相応の効果がある。

図８は実施の形態３に係る高周波モジュールのＴ形アッテネータ回路の平面図である。図８において、３０１は絶縁性基板１の表面にパターン形成したマイクロ波の伝送線路であり、３０１ａは入力側伝送線路、３０１ｂは出力側伝送線路、３０１ｃは入力側伝送線路３０１ａと出力側伝送線路３０１ｂとを分断する第１スリット、３０１ｄは第１スリット３０１ｃと離間して設けた第２スリットである。図中、図６と同一符号は同一又は相当部分を示す。

伝送線路３０１の幅はテーパ状又は階段状に漸減させて幅細となった伝送線路３０１の端部で電子部品７０の電極７０ａ、７０ｂと、はんだ材（図示せず）などで接続する。

なお、図７、図８において、伝送線路３００、３０１の幅が端部で漸減している構成以外のその他構成及び動作は、実施の形態１及び２で説明した内容と同様なので説明を省略する。

以上から実施の形態３に係る高周波モジュールによれば、接続する電子部品の電極形状に合わせて伝送線路の端部を漸減させるので局部的な伝送線路の不整合を緩和することができ、反射特性を向上させた高周波モジュールを構成できるという利点がある。

なお、実施の形態１乃至３では、地導体２とグランドパターンとは、スルーホールを用いて電気接続したが、絶縁性基板１の側面を利用して表裏を接続しても良く、内層が地導体とする場合には、非貫通スルーホールを内層の地導体面と接続し、電気接続手段としても良い。

この発明の実施の形態１に係る高周波モジュールの斜視図である。この発明の実施の形態１に係る高周波モジュールの平面図である。この発明の実施の形態１に係る高周波モジュールの平面図である。この発明の実施の形態１に係る高周波モジュールの線路インピーダンスを説明する図である。この発明の実施の形態１に係る高周波モジュールの線路インピーダンスを説明する図である。この発明の実施の形態２に係る高周波モジュールの斜視図である。この発明の実施の形態３に係る高周波モジュールの平面図である。この発明の実施の形態３に係る高周波モジュールの平面図である。

符号の説明

１・・絶縁性基板２・・地導体（接地導体）３・・伝送線路（ストリップライン）
３ａ・・入力側伝送線路３ｂ・・出力側伝送線路３ｃ・・スリット
４・・グランドパターン
５・・接続部（電気接続手段）６・・間隙７・・チップ抵抗器
７ａ・・一方の電極（電極端子）７ｂ・・他方の電極（電極端子）
３０・・伝送線路３０ａ・・入力側伝送線路３０ｂ・・出力側伝送線路
３０ｃ・・スリット３０ｄ・・スリット
６０・・間隙７０・・電子部品７０ａ・・一方の電極７０ｂ・・他方の電極
３００・・伝送線路３００ａ・・入力側伝送線路３００ｂ・・出力側伝送線路
３００ｃ・・スリット
３０１・・伝送線路３０１ａ・・入力側伝送線路３０１ｂ・・出力側伝送線路
３０１ｃ・・スリット３０１ｄ・・スリット

Claims

内層又は裏面に地導体面を有する絶縁性基板と、この絶縁性基板の表面に延在してパターン形成されたスリットを有するマイクロ波の伝送線路と、この伝送線路に沿って一定の間隙を設けて前記絶縁性基板の表面に延在する導体パターンと、この導体パターンと前記地導体面とを電気接続する電気接続手段と、前記スリットに位置する前記伝送線路の両端部に電極を設置した第１電子部品と、この第１電子部品の入力側の前記間隙に跨って一方の電極を前記伝送線路に接続し他方の電極を前記導体パターンに接続した第２電子部品と、前記第１電子部品の出力側の前記隙間に跨って一方の電極を前記伝送線路に接続し他方の電極を前記導体パターンに接続した第３電子部品とを備え、前記伝送線路がマイクロストリップ線路として動作するように前記伝送線路と前記地導体面との距離に対応して、前記一定の間隙が設けられたことを特徴とする高周波モジュール。
内層又は裏面に地導体面を有する絶縁性基板と、この絶縁性基板の表面に延在してパターン形成され、互いに離間した第１スリットと第２スリットを有するマイクロ波の伝送線路と、この伝送線路に沿って一定の間隙を設けて前記絶縁性基板の表面に延在する導体パターンと、この導体パターンと前記地導体面とを電気接続する電気接続手段と、前記第１スリットに位置する前記伝送線路の両端部に電極を設置した第１電子部品と、前記第２スリットに位置する前記伝送線路の両端部に電極を設置した第２電子部品と、前記第１電子部品と前記第２部品との間の前記伝送線路の前記間隙に跨って一方の電極を前記伝送線路に接続し他方の電極を前記導体パターンに接続した第３電子部品とを備え、前記伝送線路がマイクロストリップ線路として動作するように前記伝送線路と前記地導体面との距離に対応して、前記一定の間隙が設けられたことを特徴とする高周波モジュール。