JP2008078184A - 高周波チップ搭載用多層配線板および高周波回路モジュール - Google Patents

Abstract

【課題】フリップチップ実装された高周波チップの回路要素の特性、特にインダクタのＱを低下させずに薄く形成することができる高周波チップ搭載用多層配線板および高周波回路モジュールを提供する。
【解決手段】
本発明の高周波回路モジュール１は高周波チップ２を高周波チップ搭載用多層配線板３にフリップチップ実装させてなる。この高周波チップ搭載用多層配線板３は、表面層４の下方に中間層５を積層させ、中間層５のグランド層６に第１のグランド面６ａが形成される。第１のグランド面６ａは回路要素（特にインダクタ）２ａと対向する位置に開口部６ｂを有している。また、中間層５の下方には下層８が積層され、下層８において開口部６ｂの下方に第２のグランド面８ａが形成される。第２のグランド面８ａは２００μｍ以上離れている。
【選択図】図１

Description

本発明は、高周波チップ搭載用多層配線板および高周波回路モジュールに係り、特に、ベアチップ化された高周波チップをフリップチップ実装により搭載する際に好適に利用することができる高周波チップ搭載用多層配線板ならびにその高周波チップ搭載用多層配線板に高周波チップを搭載させて得た高周波回路モジュールに関する。

携帯電話機や無線ＬＡＮシステムなどの無線通信機器においては、近年の集積化技術の向上により、従来においては外付けであった発振器（ＶＣＯ）やＬＮＡ／ＭＩＸ部のインダクタをもＲＦ部の高周波チップ（高周波チップとは、高周波帯域の通信信号を利用する半導体集積回路の総称をいう。）の内部に形成されるようになってきている。このインダクタは高周波チップの表面においてマイクロストリップラインによりコイル状にパターン形成されている。

ここで、一般的な高周波チップはその高周波チップを搭載する機器を薄型化して携帯性や省スペース性を向上させるためにベアチップ化されている。そして、図４および図５に示すように、そのベアチップ化された高周波チップ２のインダクタ形成面２ｂには多層配線板１０３と電気的に接続させるためのバンプ２ｃが形成されており、そのバンプ２ｃを多層配線板１０３の接続端子１０４ａに対向させることにより、高周波チップ２を多層配線板１０３にフリップチップ実装させている。

その一方、高周波チップ２の搭載先となる従来の多層配線板１０３においては、最上層となる第一層１０４の表面に回路部品と電気的に接続させるための接続端子１０４ａが形成されているとともに、その下層となる第二層１０６の表面のほぼ全面に金属製のグランド面１０６ａが形成されていた。このグランド面１０６ａがいわゆるシールド効果を発揮するため、従来の多層配線板１０３においては、その第三層以下の層１０７、１０８、１１０、１１１の表面上に形成された配線パターン１０７ａ、１０８ａが原因となって高周波チップ２に不要なデジタルノイズが発生してしまうことを防止している。

以上より、多層配線板１０３に高周波チップ２を搭載して得られる従来の高周波回路モジュール１０１は、ノイズの影響を受けることなく安定した動作を得ることができるようになっていた（特許文献１を参照）。

特開２００６−１２１１４７号公報

しかしながら、従来の高周波回路モジュール１０１を内蔵する無線通信機器の厚さは日々少しずつ薄型になってきており、それに伴って従来の多層配線板１０３の厚さも一層あたり０．１ｍｍ（１００μｍ）程度もしくはそれ以下の厚さに形成しなければならなくなった。その結果、従来の多層配線板１０３に高周波チップ２がフリップチップ実装された場合、高周波チップ２の回路要素、例えばインダクタ２ａが多層配線板１０３の第２層のグランド面１０６ａと近接し、インダクタ２ａとグランド面１０６ａとの間の静電容量が大きくなるので、その静電容量とインダクタ２ａが共振現象を起こしてインダクタ２ａのインピーダンスが低下してしまうという問題があった。

インダクタ２ａのインピーダンスが低下するとそのインダクタンスが小さくなり、インダクタ２ａのＱ（quality-factor）が低下してしまう。例えばこのインダクタ２ａが発振器に用いられる場合、そのインダクタンスが小さくなると発振周波数が高周波数側にずれてしまう原因になる。また、インダクタ２ａのＱの低下によりＶＣＯの位相雑音特性も劣化してしまう。

そこで、本発明はこれらの点に鑑みてなされたものであり、フリップチップ実装された高周波チップの回路要素の特性、特にインダクタのＱを低下させずに薄く形成することができる高周波チップ搭載用多層配線板を提供することをその目的としている。

また、本発明は、高周波チップを高周波チップ搭載用多層配線板にフリップチップ実装しても高周波チップの回路要素の特性、特にインダクタのＱが低下してしまうことを防止することができる高周波回路モジュールを提供することを本発明の目的としている。

前述した目的を達成するため、本発明の高周波チップ搭載用多層配線板は、その第１の態様として、回路要素およびバンプが表面に形成された高周波チップをフリップチップ実装する際に前記バンプに接続させる接続端子を有する表面層と、前記表面層の下方において前記回路要素から前記回路要素の特性劣化が生じない距離だけ離隔させずに積層されているとともに、前記回路要素と対向する位置に開口部を有する第１のグランド面を有している中間層と、前記中間層の下方において前記回路要素から前記回路要素の特性劣化が生じない距離だけ離隔させて積層されているとともに、前記開口部と対向する位置に前記開口部と同等もしくは前記開口部よりも大きな面積を有する第２のグランド面を有している下層とを備えていることを特徴としている。

本発明の第１の態様の高周波チップ搭載用多層配線板によれば、中間層に第１のグランド面が形成されており、その第１のグランド面に開口部が形成されているので、各層を薄く形成しても回路要素と第１のグランド面との間の距離が近づいてその容量が大きくなり特性劣化が生じてしまうことを防止することができる。また、回路要素から前記回路要素の特性劣化が生じない距離だけ離隔した位置に第２のグランド面が形成されているので、下層もしくはその下層よりも下方に積層された層に形成されている配線パターンが原因となって不要なデジタルノイズが高周波チップに生じてしまうことを防止することができる。

本発明の第２の態様の高周波チップ搭載用多層配線板は、第１の態様の高周波チップ搭載用多層配線板において、前記中間層は、１枚のグランド層および少なくとも１枚の配線層からなり、前記グランド層は前記配線層よりも前記表面層に近接して積層されているとともに前記第１のグランド面を有しており、前記配線層は前記開口部および前記第２のグランド面に挟まれる位置に配線パターンおよびグランド面を有していないことを特徴としている。

本発明の第２の態様の高周波チップ搭載用多層配線板によれば、前記配線層において配線パターンおよびグランド面が前記開口部および前記第２のグランド面に挟まれる位置に形成されていないので、高周波チップが実装された際に回路要素の特性劣化を防止することができるとともに、高周波チップの回路要素にデジタルノイズの悪影響を及ぼすことを防止することができる。

本発明の第３の態様の高周波チップ搭載用多層配線板は、第１または第２の態様の高周波チップ搭載用多層配線板において、前記回路要素はマイクロストリップラインを用いて形成されたコイル状のインダクタであり、前記開口部は前記インダクタが占める大きさと同等の大きさだけ開口していることを特徴としている。

本発明の第３の態様の高周波チップ搭載用多層配線板によれば、マイクロストリップラインを用いてコイル状に形成されたインダクタは表面に露出しているためにグランド面との間の容量が大きくなりやすく、それに伴ってインピーダンスが低下しやすくなってしまうが、そのインダクタに対して第１のグランド面に開口部を形成し、その開口部を最小限の大きさに限って開口することにより、インピーダンスの低下を防止しつつ、デジタルノイズが生じてしまうことを最小限に抑えることができる。

本発明の第４の態様の高周波チップ搭載用多層配線板は、第１から第３のいずれか１の態様の高周波チップ搭載用多層配線板において、前記開口部は、前記第１のグランド面と前記第２のグランド面を電気的に接続させるスルーホールとして形成されていることを特徴としている。

本発明の第４の態様の高周波チップ搭載用多層配線板によれば、第１のグランド面と第２のグランド面との間に筒状の金属膜が形成され、その金属膜が第１のグランド面と第２のグランド面との間に形成された隙間を隔てているので、第１のグランド面と第２のグランド面との間からデジタルノイズが進入してしまうことを防止することができる。

本発明の第５の態様の高周波チップ搭載用多層配線板は、第１から第４のいずれか１の態様の高周波チップ搭載用多層配線板において、前記前記回路要素の特性劣化が生じない距離は２００μｍ以上離れた距離であることを特徴としている。

本発明の第５の態様の高周波チップ搭載用多層配線板によれば、高周波チップの回路要素をグランド面から２００μｍ以上の距離だけ離隔させることにより、高周波チップの回路要素が特性劣化してしまうこと、たとえばインダクタのＱが低下してしまうことを防止することができる。

また、本発明の高周波回路モジュールは、第１から第５の態様のいずれか１の態様の高周波チップ搭載用多層配線板と、回路要素およびバンプを表面に有しているとともに、前記バンプを前記高周波チップ搭載用多層配線板の接続端子に電気的に接続させながらフリップチップ実装されている高周波チップとを備えていることを特徴としている。

本発明の高周波回路モジュールによれば、高周波チップが搭載される高周波チップ搭載用多層配線板の中間層に第１のグランド面が形成されており、その第１のグランド面に開口部が形成されているので、表面層および中間層を薄く形成しても回路要素と第１のグランド面との間の距離が近づいてその容量が大きくなり特性劣化が生じてしまうことを防止することができる。また、回路要素から前記回路要素の特性劣化が生じない距離だけ離隔した位置に第２のグランド面が形成されているので、下層もしくはその下層よりも下方に積層された層に形成されている配線パターンが原因となって不要なデジタルノイズが高周波チップに生じてしまうことを防止することができる。

本発明の高周波チップ搭載用多層配線板および高周波回路モジュールによれば、高周波チップの回路要素に近接する第１のグランド面に開口部を有しつつ、その開口部の対向位置に第２のグランド面を有していることから、各層を薄く形成させつつ回路要素（例えばインダクタ）とグランド面との対向距離を前記回路要素の特性劣化が生じない距離だけ離隔させることができるので、高周波チップの回路要素の特性、特にインダクタのＱを劣化させずに高周波チップ搭載用多層配線板を薄く形成することができるという効果を奏する。

以下、図１および図２を用いて、本発明の高周波チップ搭載用多層配線板および高周波回路モジュールをその一実施形態により説明する。ここで、図１は、本実施形態の高周波回路モジュール１を示す分解斜視図であり、図２は図１の２−２矢視断面図である。

本実施形態の高周波回路モジュール１は、図１および図２に示すように、高周波チップ２および本実施形態の高周波チップ搭載用多層配線板３を備えている。

高周波チップ２は高周波帯域の通信信号を利用する半導体集積回路であり、コンデンサ、インダクタなどの無線通信機器に必要な回路要素２ａを有している。また、この高周波チップ２はベアチップ化されており、フリップチップ実装される際に高周波チップ搭載用多層配線板３と対向するその表面２ｂ上に前述した回路要素２ａおよびバンプ２ｃが形成されている。この回路要素２ａはマイクロストリップラインを用いて形成されている。例えば、回路要素２ａのうちの１つとなるインダクタはマイクロストリップラインを用いてコイル状に形成されている。また、バンプ２ｃはＡｕやＡｌなどの良導電性金属を用いて形成されている。

また、図１および図２に示すように、本実施形態の高周波チップ搭載用多層配線板３は、表面層４、中間層５および下層８からなる。これら表面層４、中間層５および下層８は、表面層４、中間層５および下層８の順に上方（高周波チップ２に近接する方向）から積層されている。

表面層４は、絶縁基板４ｇの表面上にＣｕ、Ａｌ、Ａｇなどの良導電性金属を用いて形成された複数の接続端子４ａを有しており、高周波チップ２に最も近接する位置に配設されている。この接続端子４ａは高周波チップ２をフリップチップ実装する際に高周波チップ２のバンプ２ｃに当接するため、バンプ２ｃの形成位置に対応させて配置されている。また、この表面層４およびその他の各層６、７、８、９は高周波チップ搭載用多層配線板３を薄型化させるために１００μｍ程度の厚さに形成されている。

中間層５は表面層４の下方に積層されている。本実施形態においてこの中間層５は１枚のグランド層６および１枚の配線層７を積層させることにより形成されている。

グランド層６は、前記配線層７よりも前記表面層４に近接して積層されており、絶縁基板６ｇの表面上にＣｕ、Ａｌ、Ａｇなどの良導電性金属を用いて形成された前記第１のグランド面６ａを有している。前述したように表面層４の厚さが１００μｍ程度であるため、このグランド層６は高周波チップ２から少なくとも約１００μｍ程度離れた位置に積層されている。

また、グランド層６の第１のグランド面６ａは回路要素２ａと対向する位置に開口部６ｂを有している。高周波チップ２に内在する全ての回路要素２ａのうち、グランド面と近接したときに最も大きな特性劣化を示すのはインダクタであるため、本実施形態の開口部６ｂは図１に示すようにインダクタが占める大きさと同等の大きさだけ開口している。インダクタの配設位置が特定できない場合や他の回路要素２ａの特性劣化も考慮する場合、開口部６ｂの大きさは高周波チップ２が占める大きさと同等の大きさだけ開口されていることが好ましい。

前記配線層７は、絶縁基板７ｇの表面上にＣｕ、Ａｌ、Ａｇなどの良導電性金属を用いて形成された配線パターン７ａおよびグランド面７ｂを有している（図１および図２の配線パターン７ａおよびグランド面７ｂは単なる例示である。）。ただし、配線層７の表面上であって開口部６ｂの下方には配線パターン７ａおよびグランド面７ｂは形成されていない。言い換えると、開口部６ｂを介して高周波チップ２に対向する配線パターン７ａおよびグランド面７ｂは配線層７に存在していない。

下層８は、前記中間層５の下方に積層されている。ここで、本実施形態の中間層５はグランド層６および配線層７からなり、各層が１００μｍ程度、合計２００μｍ程度の厚さになっているとともに、表面層４が１００μｍ程度の厚さになっているため、この下層８は高周波チップ２の回路要素２ａから少なくとも３００μｍ程度離隔させて積層されている。

また、この下層８は、前記開口部６ｂと対向する位置に前記開口部６ｂと同等もしくは前記開口部６ｂよりも大きな面積を有する第２のグランド面８ａを絶縁基板８ｇの表面上に有している。この第２のグランド面８ａはＣｕ、Ａｌ、Ａｇなどの良導電性金属を用いて形成されており、図１に示すように下層８の表面の一部分に形成されている。ただし、この第２のグランド面８ａは図示はしないが下層８の表面の全面に形成されていてもよい。

さらに、図２に示すように、この第２のグランド面８ａは、第１のグランド面６ａの開口部６ｂから下方に穿設されたスルーホール９を用いて第１のグランド面６ａに電気的に接続されていることが好ましい。開口部６ｂをスルーホール９として用いることにより、第１のグランド面６ａおよび第２のグランド面８ａはグランド層６の開口部６ｂを利用して形成されたスルーホール９の側面を覆う筒状の金属膜９ａによって連続的に接続される。

なお、この下層８の下方には配線層１０やグランド面１１ａを有するグランド層１１を積層させてもよい。

次に、図１から図３を用いて、本実施形態の高周波チップ搭載用多層配線板３および高周波回路モジュール１の作用を説明する。ここで、図３は、インダクタの特性劣化を示すグラフである。

本実施形態の高周波チップ搭載用多層配線板３は、図１および図２に示すように、表面層４、中間層５および下層８からなっている。表面層４を第１層と称すると、中間層５のグランド層６は第２層となり、その第２層たるグランド層６に第１のグランド面６ａが形成されている。また、各層の厚さは均一に作られるため、高周波チップ搭載用多層配線板３の厚さが薄くなれば、表面層４、中間層５および下層８もそれぞれ均一に薄くなる。そのため、各層が薄くなると高周波チップ２の回路要素２ａ、特にインダクタの特性劣化が顕著に現れるほどに高周波チップ２が第１のグランド面６ａに近接してしまう事態が生じる。

そこで、本実施形態のグランド層６の第１のグランド面６ａには、高周波チップ２の回路要素２ａ、特にインダクタと対向する位置に開口部６ｂが形成されている。そのため、各層を薄く形成して高周波チップ２の配設位置と第１のグランド面６ａとの間の距離が近づいてしまったとしても、その高周波チップ２の回路要素２ａを第１のグランド面６ａから遠ざけることができる。これにより、本実施形態の高周波チップ搭載用多層配線板３は、高周波チップ２がフリップチップ実装された際にその回路要素２ａ、特にインダクタと第１のグランド面６ａとの間の距離が近づいてしまい、インダクタにに生じる不要な静電容量が大きくなってインダクタの特性劣化が生じてしまうことを防止することができる。

また、本実施形態においては、高周波チップ２がフリップチップ実装された際に下層８が回路要素２ａから回路要素２ａの特性劣化が生じない距離（この距離については後に詳細に記載する。）だけ離隔した位置に積層されており、その下層８において第１のグランド面６ａの開口部６ｂと対向する位置に前記開口部６ｂと同等もしくは前記開口部６ｂよりも大きな面積を有する第２のグランド面８ａが形成されている。そのため、第１のグランド面６ａおよび第２のグランド面８ａ全体としてのシールド効果は開口部６ｂを有しない第１のグランド面６ａのシールド効果と同程度になり、開口部６ｂの形成によってシールド効果が劣化することはない。したがって、本実施形態の高周波チップ搭載用多層配線板３に高周波チップ２がフリップチップ実装された際、下層８もしくはその下層８よりも下方に積層された層に形成された配線パターン８ｃが原因となって不要なデジタルノイズが高周波チップ２に生じてしまうことを防止することができる。

もっとも、前記開口部６ｂおよび前記第２のグランド面８ａに挟まれる位置に前記配線層７の配線パターン７ａまたはグランド面７ｂが形成されてしまえば、それら配線パターン７ａまたはグランド面７ｂと高周波チップ２の回路要素２ａとが結合し、回路要素２ａの特性劣化につながってしまう。また、仮に配線層７が回路要素２ａの特性劣化が生じない距離だけ離れて積層されていたとしても、配線パターン７ａが開口部６ｂを介して高周波チップ２と対向位置に形成されていれば、高周波チップ２の回路要素２ａにデジタルノイズの悪影響を与えてしまう。そのため、本実施形態の配線層７においては、開口部６ｂおよび前記第２のグランド面８ａに挟まれる位置に配線パターン７ａおよびグランド面７ｂが配置されないように形成されている。これにより、回路要素２ａの特性劣化を防止することができるとともに、高周波チップ２の回路要素２ａにデジタルノイズの影響を与えることを防止することができる。

ここで、第２のグランド面８ａを有する下層８を高周波チップ２の回路要素２ａからどれだけ離隔させて積層させるかは、第２のグランド面８ａにより回路要素２ａが特性劣化するか否か、すなわち前記回路要素２ａの特性劣化が生じない距離をもって決定される。高周波チップ２の回路要素２ａのうちグランド面（本実施形態においては第２のグランド面８ａ）と近接させることにより特性劣化が最も生じやすいのはインダクタである。図３に示すように、グランド面との距離が０〜２００μｍ程度である場合、インダクタはインダクタ−グランド間の容量が大きくなってその発信周波数が大きく変化するため、インダクタのＱが低下する原因となることが知られている。しかし、グランド面との距離が２００μｍ以上離れてしまえばその発信周波数はあまり変化しないことも知られている。したがって、本実施形態においては、回路要素２ａの特性劣化が生じない距離を２００μｍ以上の距離に設定することにより、高周波チップ２の回路要素２ａが特性劣化してしまうこと、たとえばインダクタのＱが低下してしまうことを防止することができる。

そして、前述した回路要素２ａの特性劣化が生じない距離は、下層８よりも上方に積層させる表面層４ならびに中間層５のグランド層６および配線層７の厚さにより調節されている。本実施形態においては、各層の厚さが１００μｍ程度であり、回路要素２ａから少なくとも３００μｍ程度離れるため、前述した２００μｍ以上の距離の条件を満たす。もし各層が薄く形成されることにより表面層４および中間層５の合計厚さが２００μｍ以下の厚さになってしまう場合、中間層５のグランド層６と下層８との間に他の配線層７やダミー層を積層させて２００μｍ以上の距離の条件を満たすように調整する。

ただし、図１に示すように、第１のグランド面６ａと第２のグランド面８ａとの間に配線層７がある場合、配線層７の配線パターン７ａが開口部６ｂを介して高周波チップ２の対向位置に形成されていなくとも、配線層７の配線パターン７ａから生じたデジタルノイズが開口部６ｂから進入することも考えられる。そのため、本実施形態の開口部６ｂは高周波チップ２のインダクタが占める大きさと同等の大きさだけ開口している。インダクタは高周波チップ２の表面２ｂ上においてマイクロストリップラインを用いてコイル状に形成されているため、グランド面との間の容量が大きくなると共振現象を起こしてインピーダンスが低下しやすくなる。したがって、特性劣化が特に生じやすいインダクタの大きさにあわせて第１のグランド面６ａに開口部６ｂを形成することにより、インピーダンスの低下を防止することができるとともに、デジタルノイズが進入してしまうことを最小限に抑えることができる。

もちろん、図２に示すように、第１のグランド面６ａに形成された開口部６ｂを第２のグランド面８ａと接続させるスルーホール９として形成することが最も好ましい。つまり、本実施形態においては、開口部６ｂをスルーホール９として用いることにより、第１のグランド面６ａと第２のグランド面８ａとの間に筒状の金属膜９ａが形成され、その筒状の金属膜９ａにより第１のグランド面６ａと第２のグランド面８ａとの間に形成された隙間を隔てることができる。これにより、第１のグランド面６ａおよび第２のグランド面８ａが開口部６ｂに形成されたスルーホール９を介して連続的に形成されるので、第１のグランド面６ａと第２のグランド面８ａとの間からデジタルノイズが進入してしまうことを防止することができる。

また、本実施形態の高周波回路モジュール１は、前述した本実施形態の高周波チップ搭載用多層配線板３に高周波チップ２をフリップチップ実装することにより得られる。高周波チップ２をフリップチップ実装すると、回路要素２ａが形成される高周波チップ２の表面２ｂが高周波チップ搭載用多層配線板３の表面層４に対峙し、回路要素２ａが表面層４に近接しやすくなる。そのため、本実施形態の高周波回路モジュール１においては、前述の通り、高周波チップ搭載用多層配線板３の中間層５に第１のグランド面６ａが形成されており、その第１のグランド面６ａに開口部６ｂが形成されているので、フリップチップ実装された高周波チップ２の回路要素２ａが特性劣化してしまうことを防止することができる。

また、本実施形態の高周波回路モジュール１においては、回路要素２ａから回路要素２ａの特性劣化が生じない距離だけ離隔した位置に第２のグランド面８ａが形成されているので、デジタルノイズが高周波チップ２に生じてしまうことを防止することができる。

すなわち、本実施形態の高周波チップ搭載用多層配線板３および高周波回路モジュール１によれば、高周波チップ２の回路要素２ａに近接する第１のグランド面６ａに開口部６ｂを有しつつ、その開口部６ｂの対向位置に第２のグランド面８ａを有していることから、各層を薄く形成させつつ回路要素２ａ（例えばインダクタ）とグランド面との対向距離を前記回路要素２ａの特性劣化が生じない距離だけ離隔させることができるので、高周波チップ２の回路要素２ａの特性、特にインダクタを劣化させずに高周波チップ搭載用多層配線板３を薄く形成することができるという効果を奏する。

なお、本発明は、前述した実施形態などに限定されるものではなく、必要に応じて種々の変更が可能である。

例えば、中間層５の配線層７は２枚以上積層されていても良いし、１枚も配線層７を積層させずにグランド層６のみによって中間層５を形成しても良い。

また、本実施形態においては開口部６ｂがスルーホール９となるように形成されているが、他の実施形態においては、第１のグランド面６ａのみに穴を設けて開口部６ｂを形成し、他の部分において第１のグランド面６ａと第２のグランド面８ａとを接続するスルーホール（図示せず）を形成してもよい。

本実施形態の高周波回路モジュールを示す分解斜視図 図１の２−２矢視断面図 インダクタの特性劣化を示すグラフ 従来の高周波回路モジュールを示す分解斜視図 図４の５−５矢視断面図

符号の説明

１ 高周波回路モジュール
２ 高周波チップ
３ 高周波チップ搭載用多層配線板
４ 表面層
５ 中間層
６ グランド層
６ａ 第１のグランド面
６ｂ 開口部
７ 配線層
８ 下層
８ａ 第２のグランド面
９ スルーホール
９ａ 金属膜

Claims (6)

1. 回路要素およびバンプが表面に形成された高周波チップをフリップチップ実装する際に前記バンプに接続させる接続端子を有する表面層と、
   前記表面層の下方において前記回路要素から前記回路要素の特性劣化が生じない距離だけ離隔させずに積層されているとともに、前記回路要素と対向する位置に開口部を有する第１のグランド面を有している中間層と、
   前記中間層の下方において前記回路要素から前記回路要素の特性劣化が生じない距離だけ離隔させて積層されているとともに、前記開口部と対向する位置に前記開口部と同等もしくは前記開口部よりも大きな面積を有する第２のグランド面を有している下層と
   を備えていることを特徴とする高周波チップ搭載用多層配線板。
2. 前記中間層は、１枚のグランド層および少なくとも１枚の配線層からなり、
   前記グランド層は、前記配線層よりも前記表面層に近接して積層されているとともに、前記第１のグランド面を有しており、
   前記配線層は、前記開口部および前記第２のグランド面に挟まれる位置に配線パターンおよびグランド面を有していない
   ことを特徴とする請求項１に記載の高周波チップ搭載用多層配線板。
3. 前記回路要素はマイクロストリップラインを用いて形成されたコイル状のインダクタであり、
   前記開口部は前記インダクタが占める大きさと同等の大きさだけ開口している
   ことを特徴とする請求項１または請求項２に記載の高周波チップ搭載用多層配線板。
4. 前記開口部は、前記第１のグランド面と前記第２のグランド面を電気的に接続させるスルーホールとして形成されている
   ことを特徴とする請求項１から請求項３のいずれか１項に記載の高周波チップ搭載用多層配線板。
5. 前記回路要素の特性劣化が生じない距離は、２００μｍ以上離れた距離である
   ことを特徴とする請求項１から請求項４のいずれか１項に記載の高周波チップ搭載用多層配線板。
6. 請求項１から請求項５のいずれか１項に記載の高周波チップ搭載用多層配線板と、
   回路要素およびバンプを表面に有しているとともに、前記バンプを前記高周波チップ搭載用多層配線板の接続端子に電気的に接続させながらフリップチップ実装されている高周波チップと
   を備えていることを特徴とする高周波回路モジュール。

Images