[go: up one dir, main page]

JP4879486B2 - 基板上のフィルム領域をレーザ結晶化処理してほぼ均一にするプロセス及びシステム、及びこのフィルム領域の構造 - Google Patents

基板上のフィルム領域をレーザ結晶化処理してほぼ均一にするプロセス及びシステム、及びこのフィルム領域の構造 Download PDF

Info

Publication number
JP4879486B2
JP4879486B2 JP2004529134A JP2004529134A JP4879486B2 JP 4879486 B2 JP4879486 B2 JP 4879486B2 JP 2004529134 A JP2004529134 A JP 2004529134A JP 2004529134 A JP2004529134 A JP 2004529134A JP 4879486 B2 JP4879486 B2 JP 4879486B2
Authority
JP
Japan
Prior art keywords
region
film sample
beam pulse
thin film
boundary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004529134A
Other languages
English (en)
Other versions
JP2006511064A (ja
Inventor
エス イム ジェイムス
Original Assignee
ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク filed Critical ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク
Publication of JP2006511064A publication Critical patent/JP2006511064A/ja
Application granted granted Critical
Publication of JP4879486B2 publication Critical patent/JP4879486B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0251—Manufacture or treatment of multiple TFTs characterised by increasing the uniformity of device parameters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1024—Apparatus for crystallization from liquid or supercritical state
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1024—Apparatus for crystallization from liquid or supercritical state
    • Y10T117/1076—Apparatus for crystallization from liquid or supercritical state having means for producing a moving solid-liquid-solid zone

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

（関連出願）
本願は、米国特許暫定出願番号60/405,084、2002年8月19日出願にもとづいて優先権を主張し、この特許文献は参考文献として本明細書に含める。
（政府権利の通知）
米国政府は、米国防総省高等研究計画局（ＤＡＲＰＡ：Defense Advanced Research Project Agency）の裁定番号N66001-98-1-8913の関係にもとづいて、本発明における特定の権利を有する。
（発明の分野）
本発明は、フィルムを処理する技法に関するものであり、特に、フィルムを処理して、薄膜フィルムトランジスタ（ＴＦＴ：Thin Film Transistor）の少なくとも活性領域を内部に配置するための、ほぼ均一な粒子領域を得ることに関するものである。
（発明の背景）
シリコンフィルムのような半導体フィルムは、液晶表示デバイスに画素を提供するために用いることが知られている。こうしたフィルムは以前には、エキシマレーザ・アニール（ＥＬＡ：Excimer Laser Annealing）法によって処理され（即ち、エキシマレーザによって照射されて結晶化され）ていた。しかし、こうした既知のＥＬＡ法を用いて処理した半導体フィルムにはしばしば、微小構造的な不均一性の問題があり、この問題が、こうしたフィルム上に製造した薄膜フィルムトランジスタ（ＴＦＴ）デバイスの不均一な性能として現われていた。この不均一性は一般に、半導体フィルムを照射するエキシマレーザのパルス間の出力エネルギーの変動によって生じる。上述した不均一性は、例えば、ディスプレイの１つの領域内の画素の輝度レベルを他の領域内の画素の輝度レベルと比較した際の、目に付く差としてとして現われる。
米国特許5,766,989 こうした不均一性を低減あるいは解消するための、「従来の」ＥＬＡ（ラインビームＥＬＡとしても知られている）プロセスの改良には、多大な労力が注がれてきた。例えば、Maegawa他に付与された米国特許出願番号5,766,989は、多結晶薄膜フィルムを形成するためのＥＬＡ法、及び薄膜フィルムトランジスタの製造方法を記載し、その開示全体を参考文献として本明細書に含める。この文献は、基板全体にわたる特性の不均一性の問題に応えようとするものであり、そして、こうした不均一性を明らかに抑制するためのいくつかの選択肢を提供する。
しかし、従来のＥＬＡ法で用いるビーム整形法の詳細事項は、半導体フィルムにおける不均一性を低減することを極めて困難にする。このことは特に、上述したエネルギーのフリューエンス（流束量）がビームパルス毎に異なり、このため、照射、凝固、及び結晶化時に、半導体薄膜フィルムのいくつかの部分に不均一性がもたらされることに起因する。
米国特許6,322,625 米国特許出願 09/390,537 逐次的横方向結晶化（ＳＬＳ：Sequential Lateral Solidification）を用いて大粒子の単結晶あるいは多結晶シリコン薄膜フィルムを製造する技法は、現在技術において既知である。例えば、Imに付与された米国特許番号6,322,625、及び米国特許出願番号09/390,537には、エネルギーを制御可能なレーザパルス及びシリコン試料の小規模な平行移動を用いて、多結晶または単結晶のシリコン構造を成長させて、逐次横方向結晶化を実現する特に有利な装置及び方法が記載され、これらの特許文献は本願の共同譲受人に譲渡され、参考文献として本明細書に含める。これらの特許文献には、基板上の半導体フィルムの少なくとも一部分を、適切な放射パルスで照射して、フィルムのこれらの部分を厚さ全体にわたって完全に融解させることが、非常に詳細に説明されている。このようにして、融解した半導体材料が凝固する際に、結晶構造が、半導体フィルムの完全に融解されていない選択領域から凝固中の部分内に成長する。この文献は、核化が生じ得る領域内で小粒子の成長が生じ得ることを述べている。現在技術では既知のように、こうした核化は、核化の領域内に小粒子材料を生成する。
断面積の大きいビームパルスを用いた特定領域の照射を利用する、米国特許番号6,322,625に記載の逐次横方向結晶化（ＳＬＳ）技術の通常の知識を有する者にとって以前から既知であるように、こうした特定領域内で横方向の結晶成長が達成される前に、こうした特定領域内に核化が生じることがあり得る。このことは一般に不所望であると考えられ、このため、これらの領域内にＴＦＴデバイスを配置することは避けられてきた。
特定のＴＦＴデバイスは高い性能レベルを必要としないが、特定用途では良好な均一性が必要になる。従って、半導体薄膜フィルム上の同一領域を多数回照射する必要なしに、均一な小粒子材料を内部に生成することが可能な半導体フィルムを含む基板を作製することが好ましい。
（発明の概要）
本発明の１つの目的は、基板上に概ね均一な領域を作製して、こうした領域内にＴＦＴデバイスが存在することを可能にする、改善されたプロセス及びシステムを提供することにある。本発明の他の目的は、こうした領域が（ビームパルスのしきい値挙動にもとづいて）核化し、そして凝固して、再凝固時に、核化した領域が均一な小粒子材料を有する領域になることを可能にすることにある。本発明の更に他の目的は、液晶ディスプレイあるいは有機発光ダイオード・ディスプレイに使用する半導体フィルムを処理する速度を向上させることにある。本発明の更に他の目的は、半導体薄膜フィルムのほとんどの部分を再照射する必要なしに、半導体薄膜フィルムの各照射領域を１回だけ照射して、なおも均一性の良好な材料を内部に提供できるようにすることにある。
これらの目的の少なくとも一部、並びに以下の説明を参照すれば明らかになる他の目的によれば、前記核化した小粒子材料が極めて良好な均一性を有するべきである、ということがわかる。こうした核化領域を融解中のビームパルスのエネルギー密度が変動していても、こうした核化領域内の粒径が大幅には変動すべきでない、ということもわかる。例えば、約0.1μmの厚さを有する半導体フィルムの場合には、各ビームパルスのエネルギー密度が50mJ/cm2以上であるべきである。更に、ビームの最小強度が上述したしきい値以上である限り、薄膜フィルムにおける均一性は、半導体フィルム上に入射するビームの空間的な不均一性に対して不感応であることも判明している。
本発明の好適例では、半導体薄膜フィルム試料を処理するプロセス及びシステムが提供される。特に、ビーム発生器を制御して、少なくとも１本のビームを放出することができる。このビームパルスで、試料の少なくとも一部分を十分な強度で照射して、試料のこうした部分を厚さ全体にわたって完全に融解させる。こうしたビームパルスは所定の形状を有することができる。フィルム試料のこの部分は再凝固可能であり、再凝固した部分は、第１領域及び第２領域から成る。これらの領域が再凝固すると、前記第１領域は大粒子を含み、前記第２領域は核化によって形成された小粒子の領域を有する。前記第１領域は前記第２領域を包囲し、そして前記第２領域の粒子構造とは異なる粒子構造を有する。前記第２領域は、この領域上に薄膜フィルムトランジスタ（ＴＦＴ）の活性領域を設けるように構成される。
本発明の他の好適例では、前記第１領域が、第１境界、及びこの第１境界とは反対側に、第１境界と平行に設けた第２境界を有する。また、前記第２領域は、第３境界、及びこの第３境界とは反対側に、第３境界と平行に設けた第４境界を有する。前記第１境界と前記第２境界との距離は、前記第３境界と前記第４境界との距離より小さい。前記第２領域は、少なくとも１つの画素に対応する。これに加えて、前記第２領域は、ＴＦＴのすべての部分を断面上に設けるための断面を有することができる。前記第１領域の一部分は、この領域上にＴＦＴの小部分を含むこともできる。前記第１領域の前記第２領域に対する大きさ及び位置は、前記第１領域によるＴＦＴの性能に対する影響をなくすか、あるいは無視できる程度にするように設定することができる。
本発明の更に他の好適例によれば、薄膜フィルム試料を所定距離だけ平行移動することができる。更なるビームパルスで、フィルム試料の更なる部分を照射することができる。この更なる部分は、前記所定距離にほぼ相当する部分から少し離して設ける。フィルム試料のこの更なる部分は再凝固することができ、再凝固した部分は前記第３領域及び前記第４領域から成る。これに加えて、前記第３領域が前記第４領域を包囲して、前記第３領域の少なくとも一部分が前記第１領域の少なくとも一部分に、少なくとも部分的にオーバラップ（重複）することができる。更に、前記第３領域の再凝固時に、前記第３領域が横方向に成長した粒子を有し、前記第４領域が核化した領域を有する。前記第４領域は、前記第２領域の端部から離れた所に設けた端部を具えることもできる。更に、前記第４領域が、前記第２領域の境界端に近接した端部を具えることができ、前記第４領域の端部は必ずしも、前記第１領域のいずれかの部分内に延びていなくてもよい。前記ビームパルスは、前記更なるビームパルスのフリューエンスとほぼ同じフリューエンスを有することができる。
本発明の更に他の好適例では、薄膜フィルム試料を所定距離だけ平行移動することができる。そして、このフィルム試料の更なる部分を、ビームパルスを用いて照射することができる。この更なる部分は、前記所定距離にほぼ相当する部分から少し離して設ける。このフィルム試料は、予めパターン化したシリコン薄膜フィルム試料とするか、あるいは、連続したシリコン薄膜フィルムとすることができる。これに加えて、前記薄膜フィルム試料を所定距離だけ平行移動して、このフィルム試料の更なる部分を、少なくとも１本のビームパルスを用いて照射することができる。前記更なる部分は、前記所定距離に相当する部分から少し離して設けることが好ましい。これに加えて、前記フィルム試料を、前記フィルム試料の照射すべき前記更なる部分に対する事前計算した第１相対位置に移動することができる。こうした移動の後に、このフィルム試料を、前記所定距離とは異なる距離にある事前計算した第２相対位置に設けることができる。
本発明の別な好適例によれば、前記薄膜フィルム試料を再び所定距離だけ平行移動することができる。そして、このフィルム試料の平行移動を停止して、このフィルム試料の振動は静止させることができる。その後に、この薄膜フィルムの更なる部分を、少なくとも１本のビームパルスを用いて照射して、この更なる部分は、前記所定距離にほぼ相当する部分から少し離して設ける。そして、前記フィルム試料のこの部分を更なるビームパルスで照射して、この部分は再凝固することができる。前記ビームパルスのフリューエンスは、この更なるビームパルスのフリューエンスとは異なる（例えば、前記ビームパルスのフリューエンス未満である）。
本発明の更に他の好適例によれば、前記第１領域の位置を、この領域上にＴＦＴの活性領域が来ることを避けるように定める。前記ビームパルスが複数の小ビームを含み、そして前記第１及び第２領域をこれらの小ビームによって照射することが好ましい。前記半導体薄膜フィルム試料は、シリコン薄膜フィルム試料とすることができ、そしてできれば、シリコン、ゲルマニウム、あるいはこれらの合金で組成する。前記半導体薄膜フィルムは、およそ100Å〜10,000Åの厚さを有することができる。前記ビームパルスの一部をマスクして、少なくとも１本のマスクされたビームパルスを生成して、このマスクされたビームパルスを用いて、前記フィルム試料の前記部分を照射することができる。前記第１領域内に設けた大きな粒子は横方向に成長した粒子とすることができ、そして、前記第１領域の横方向に成長した粒子は等軸の粒子とすることができる。
本発明の更に他の好適例によれば、第１領域及び第２領域を有する半導体薄膜フィルム試料が提供される。この第１領域は、内部に大きい粒子を有することが好ましい。前記第２領域は、前記第１領域によって包囲され、前記半導体薄膜フィルムの少なくとも一部分であり、内部に前記第２領域が存在する部分の核化によって形成した領域を含む。前記第１領域の粒子の構造は、前記第２領域の粒子の構造とは異なる。前記第２領域は、この領域上に薄膜フィルムトランジスタ（ＴＦＴ）の活性領域を設けるように構成することが好ましい。
本願の添付図面は、本願の開示に含まれその一部を構成し、本発明の好適な実施例を示し、そして本発明の原理を説明する役割をする。
（実施例の詳細な説明）
以下、本発明の実施例について図面を参照しながら説明する。
なお、本発明による種々のシステムを利用して、半導体（例えばシリコン）フィルム上の、内部に均一な材料を有する１つ以上の領域を生成、核化、凝固、及び結晶化して、これにより、薄膜フィルムトランジスタ（ＴＦＴ）の少なくとも活性領域をこうした領域内に設けることができる。こうした領域を達成するためのシステム及びプロセスの好適な実施例、並びに結晶化した半導体薄膜フィルムを生成する好適な実施例について、以下に更に詳細に説明する。しかし本発明は、以下に説明するシステム、プロセス、及び半導体薄膜フィルムに決して限定されるものではないことは明らかである。
米国特許出願 09/526,585 ＳＬＳの連続的な動きを提供する特定のシステムは、米国特許出願番号09/526,585（以下”585出願”と称する）に記載されており、その開示全体を参考文献として本明細書に含める。本発明の好適な実施例によるほぼ同様のシステムを採用して、上述した半導体フィルムの、核化して、凝固して、結晶化した部分を生成することができ、この部分上に、ＴＦＴデバイスの活性領域を設けることができる。特に、本発明によるシステムを試料１７０に対して使用し、試料１７０はアモルファス・シリコン薄膜フィルムを有し、このアモルファス・シリコン薄膜フィルムを照射ビームパルスによって照射して、この半導体薄膜フィルムの特定領域の核化、これに続く凝固、及び結晶化を促進する。好適なシステムは、照射ビーム（例えばレーザビーム）を放出するビーム源１１０（例えば、Lambda Phisik（登録商標）の型式LPX-315I XeClパルス・エキシマレーザ）、前記レーザビームのエネルギー密度を変更するための制御可能なビーム・エネルギー密度変調器１２０、MicroLas（登録商標）の２板可変減衰器（アッテネータ）１３０、ビーム・ステアリング（操舵）鏡１４０、１４３、１４７、１６０及び１６２、ビーム拡大（エキスパンダー）及びコリメート（視準）レンズ１４１及び１４２、ビーム・ホモジナイザ（均質化器）１４４、コンデンサー（集光）レンズ１４５、フィールド（視野）レンズ１４８、平行移動ステージ（図示せず）に装着可能な投射マスク１５０、４×〜６×（倍）のアイピース（接眼レンズ）１６１、制御可能なシャッタ１５２、放射ビームパルス１６４を、試料平行移動ステージ１８０上に装着した処理すべき半導体薄膜フィルムを有する試料１７０上に集束（合焦）させるための多素子の対物レンズ１６３、振動絶縁兼自己水準器システム１９１、１９２、１９３及び１９４上に支持されたグラナイト・ブロック光学ベンチ１９０、及びビーム源１１０、ビーム・エネルギー密度変調器１２０、可変減衰器１３０、シャッタ１５２、及び試料平行移動ステージ１８０に結合された演算装置１００（例えば、本発明によるプログラムを実行する汎用コンピュータ、あるいは特定目的のコンピュータ）を具えている。
試料平行移動ステージ１８０を演算装置１００によって制御して、試料１７０の平面内のＸ−Ｙ方向、並びにＺ方向の平行移動を行うことが好ましい。このようにして、演算装置１００は、試料１７０の照射ビームパルス１６４に対する相対位置を制御する。照射ビームパルスの反復度及びエネルギー密度も、コンピュータ１００によって制御する。ビーム源１１０（例えばパルス・エキシマレーザ）の代わりに、試料１７０の半導体（例えばシリコン）薄膜フィルムの選択領域を、以下に説明する方法で厚さ全体にわたって完全に融解させるのに適した他の既知の短いエネルギーパルスの発生源によって、照射ビームパルスを発生させることができることは、当業者にとって明らかである。こうした既知の発生源は、パルス固体レーザ、チョップ連続波レーザ、パルス電子ビーム、パルス・イオンビーム、等とすることができる。一般に、ビーム源１１０によって発生した放射ビームパルスは、10mJ/cm2〜1J/cm2の範囲のビーム強度、10〜103nsの範囲のパルス持続時間、及び10Hz〜104Hz範囲のパルス反復度を提供する。
図１Ａに示すシステムの好適な実施例では、演算装置１００が、試料ステージ１８０による試料１７０の平行移動を制御して、本発明による試料１７０の半導体薄膜フィルムの処理を実行するが、適切なマスク／レーザビーム平行移動ステージ（図を簡単にするために図示せず）に装着したマスク１５０及び／またはビーム源１１０を制御すべく演算装置１００を適応させて、照射ビームパルス１６４の強度パターンを、試料１７０の半導体薄膜フィルムに対して、制御されたビーム径路に沿って移動（シフト）することができる。照射ビームパルスの強度パターンを移動する他の可能な方法は、コンピュータ１００にステアリング鏡を制御させることである。図１の好適なシステムは、試料１７０のシリコン薄膜フィルムの処理を、以下に更に詳細に説明する方法で実行するために用いることができる。マスク１５０は、本発明の好適なシステムによって、結果的なマスクされたビームパルス１６４のプロファイル（外形、形状）を良好に規定するために、及び、半導体薄膜フィルムの各部分がこうしたマスクされたビームパルス１６４によって照射され、そして結晶化する際に、これらの部分の端部（エッジ）領域を減らすために用いられるべきである。
図１Ｂに示すように、試料１７０の半導体薄膜フィルム１７５は、例えばガラス基板１７２上に直接配置することができ、そして、１つ以上の中間層１７７を間に挟んだ上に設けることもできる。半導体薄膜フィルム１７５は、少なくともその必要な特定領域が厚さ全体にわたって完全に融解可能である限りは、100Å〜10,000Å（1μm）の厚さを有することができる。本発明の好適な実施例によれば、半導体薄膜フィルム１７５は、シリコン、ゲルマニウム、ゲルマニウム化シリコン（ＳiＧe）で組成することができ、これらのすべてが低レベルの不純物を有することが好ましい。半導体薄膜フィルム１７５用に、他の元素または半導体材料を利用することもできる。半導体薄膜フィルム１７５の直下に位置する中間層１７７は、酸化シリコン（ＳiＯ2）、窒化シリコン（Ｓi3Ｎ4）、及び／または酸化物、窒化物、あるいは試料１７０の半導体薄膜フィルム１７５の指定領域内の核化及び小粒子の成長を促進するのに適した他の材料で組成することができる。ガラス基板１７２の温度は、室温〜800℃にすることができる。ガラス基板１７２のより高い温度は、基板１７２を予熱することによって達成することができ、ガラス基板が半導体薄膜フィルム１７５に近接しているため、この予熱は、試料１７０の半導体薄膜フィルム１７５の核化して再凝固し、そして結晶化した領域内に大きな粒子が効果的に成長することを可能にする。
図２に、試料１７０の半導体薄膜フィルム１７５（例えばアモルファス・シリコン薄膜フィルム）の好適な実施例の拡大図、及びビームパルス１６４の、試料１７０の位置に対する相対的な平行移動径路を示す。好適な試料１７０は、Ｙ方向40cm×Ｘ方向30cmの好適な寸法を有する。試料１７０は、概念的に多数の列（例えば、１番目の概念的な列２０５、２番目の概念的な列２０６、３番目の概念的な列２０７、等）に分割することができる。概念的な各列の位置／大きさを演算装置１００の記憶装置に記憶して、演算装置１００が後にこれらの位置／大きさを利用して、試料１７０の平行移動を制御し、かつ／あるいはビーム源１１０によって半導体薄膜フィルム１７５のこれらの位置上、あるいは記憶している位置にもとづく他の位置上にビームを発射することができる。列２０５、２０６、２０７等の各々は、例えばＹ方向1/2cm×Ｘ方向30cmの寸法にすることができる。従って、試料１７０をＹ方向40cmにすれば、資料１７０は概念的に80列に分割することができる。資料１７０は、他の寸法（例えば1cm×30cmの列、2cm×30cmの列、3cm×30cmの列、等）を有する列に分割することもできる。実際に、ビームパルス１６４がこうした列内の半導体薄膜フィルム１７５の特定領域を照射して完全に融解して、これにより、核化、凝固、及びこうした領域内の小粒子の成長を促進して、フィルム試料１７５上に均一な領域を形成して、前記特定領域の不均一性に関心を払うことなしにＴＦＴデバイスの少なくとも活性領域を完全に前記特定領域内に置くことができる限りは、試料１７０の概念的な列の寸法に対する制約は全くない。各列の位置／寸法は、演算装置１００の記憶装置に記憶されて、こうした演算装置１００によって、平行移動ステージ１８０のビームパルス１６４に対する平行移動を制御するため、及び／またはビーム源１１０によってビーム１１１を発射するために利用される。
半導体薄膜フィルム１７５はビームパルス１６４によって照射することができ、ビームパルス１６４は、図３に示す本発明の第１の好適な実施例によるマスク１５０を用いてパターン化される。第１の好適なマスク１５０は、その断面積がビームパルス１６４の断面積よりも大きくなるような大きさにする。このようにして、マスク１５０がビームパルスを、マスク１５０の開口あるいは透明領域によって指向された形状及びプロファイルを有するようにパターン化することができる。この好適な実施例では、マスク１５０が、ビームブロック（阻止）部分１５５及び開口または透明部分１５７を具えている。ビームブロック１５５は、この部分１５５に当たるビームパルスの領域が、この部分を通って照射されることを防止して、これにより、図１Ａに示す本発明の好適なシステムの光学系に更に入って、試料１７０上に設けた半導体薄膜フィルムの対応する領域を照射することを防止する。これとは対照的に、開口または透明部分１５７は、ビームパルス１６４の、断面が部分１５７に対応する部分が、本発明によるシステムの光学系に入って、半導体薄膜フィルム１７５の対応する領域を照射することを可能にする。このようにして、マスク１５０はビーム１６４を、試料１７０の半導体薄膜フィルム１７５の所定部分に当たるようにパターン化することができ、これについては以下で更に詳細に説明する。
ここで、本発明によるプロセスの好適な実施例について、図４Ａ〜図４Ｆに示す試料１７０の半導体薄膜フィルム１７５の照射を参照しながら説明する。本発明のこの好適なプロセスでは、ビーム１１１を図３の好適なマスク１５０によって整形して、図２に、試料１７０の半導体薄膜フィルム１７５の好適な照射及び／または投射を示す。例えば、マスク１５０または試料平行移動ステージ１８０のいずれかを移動することによって、試料１７０をビーム１６４に対して平行移動して、試料１７０の半導体薄膜フィルム１７５の選択領域を照射することができる。以上の目的のために、レーザビーム１４９の長さ及び幅を、Ｘ方向1cm×Ｙ方向1/2cm（例えば矩形）にして、図３のマスク１５０によって整形可能にする。しかし、レーザビームパルス１４９はこうした形状及び大きさに限定されないことは明らかである。実際に、レーザビーム１４９の他の形状及び／または大きさ（例えば正方形、三角形、円形、等）ももちろん達成可能であることは、当該技術の通常の知識を有する者にとって明らかである。
試料１７０を概念的に列２０５、２０６、２０７等に分割した後に、（演算装置１００を用いてビーム源１１０を作動させるか、あるいはシャッタ１３０を開放することによって）レーザビームパルス１１１を活性化して、半導体薄膜フィルム１７５から離れた第１位置２２０に当たるレーザパルスの小ビーム１６４を生成する。そして、演算装置１００の制御下で、試料１７０をＸ方向に向けて加速して平行移動して、第１ビーム径路２２５の固定位置のビームに対して所定速度に到達させる。
本発明のプロセスの１つの好適な変形例では、好適には試料１７０のレーザビームパルス１４９に対する移動速度が所定速度に達した際に、小ビームパルス１６４が試料１７０の第１端２１０’に到達することができる。そして、試料１７０を連続的に（即ち停止させずに）所定速度でＸ方向に平行移動して、これにより、第２ビーム径路２３０の全長にわたって、小ビームパルス１６４が試料１７０の連続的な部分を照射し続けるようにする。
第１端２１０’を通過した後に、ビームパルス１６４は半導体薄膜フィルム１７５の第１領域３１０に当たってこの領域を照射して、図４Ａに示すように、この照射は、この領域を厚さ全体にわたって融解させるのに十分な強度で行うことが好ましい。そして、図４Ｂに示すように、この第１領域３１０は凝固して結晶化することができ、これにより、この領域内に２つの小領域、即ち、第１の小粒子領域３１５及び第１の横方向成長領域３１８が形成される。第１の小粒子領域３１５は、第１領域３１０内の大部分の核化の後に形成される。この領域３１５の寸法は、第１領域３１０を照射するビームパルス１６４の寸法よりも少し小さく、第１の小粒子領域３１５は第１の横方向成長領域３１８によって包囲される（このことの詳細は以下に説明する）。
第１の横方向成長領域３１８は、半導体薄膜フィルム１７５の未融解領域と第１融解領域３１０との境界から粒子を横方向に成長させることによって形成する。第１の横方向成長領域３１８内の粒子は、これらの境界から第１融解領域３１０の中心に向かって所定距離だけ成長して、第１の小粒子領域３１５に到達して、この領域との境界を形成する。この所定距離は、第１融解領域３１０の再凝固の速度によって制御することができる。例えば、この所定距離を1μm〜5μmにすることができる。従って、第１の横方向成長領域３１８は、この領域によって包囲される第１の小粒子領域３１５よりもずっと小さい。一般に、領域３１５の粒子は領域３１８の粒子よりも小さい。第１の小粒子領域３１５内の小粒子材料は、このような小粒子領域内での、ＴＦＴデバイス、少なくともその活性領域の配置の良好な均一性をもたらす。しかし、本発明の目的のためには、ＴＦＴデバイスの活性領域をこうした小粒子領域上に配置することは不所望である。
その後に、図４Ｃに示すように、ビームパルス１６４が半導体薄膜フィルム１７５の第２領域３２０を照射して（厚さ全体にわたって）完全に融解させるように、試料１７０の平行移動を継続する（あるいはマスク１５０をそのように調整されるように構成する）。この第２領域３２０は、＋Ｘ方向に沿った概念的な第１列２０５内の第１領域３１０に直接後続する領域となり得る。第１領域３１０と同様に、第２領域３２０は再凝固し結晶化して、第２の小粒子領域３２５及び第２の横方向成長領域３２８になって、これらの領域の特性及び寸法はそれぞれ、第１の小粒子領域３１５及び第１の横方向成長領域３１８の特性及び寸法に相当する。第２領域３２０の照射中に、ビームパルス１６４が第１の横方向成長領域に少し重なれば、再凝固時に、この領域３１８内の粒子が、完全に融解した領域３２０における、第１の横方向成長領域３１８に直接隣接する部分を出発点にして横方向に成長する。このようにして、第１の横方向成長領域が第２の横方向成長領域３２８の隣接部分を出発点にして、ここから粒子を横方向に成長させる。結果的な結晶化した第２領域３２０を図４Ｄに示す。第２領域３２０を結晶化した第１領域３１０から少し離して設けることも、本発明の範囲内である。従って、第２の横方向成長領域３２８の、結晶化した第１の横方向成長領域３１８の最も近くに位置する部分は、第１領域３１０と第２領域３２０との間の未照射部分からの粒子の出発点となる。
図４Ｅに示すように、半導体薄膜フィルム１７５の概念的な第１列２０５の平行移動及び照射は、パルスビーム１６４が試料１７０の第２端２１０”に到達するまで、概念的な第１列内のすべての領域３１０、３２０、...、３８０．３９０（及びこれらの領域のそれぞれの小粒子領域３１５、３２５、...、３８５、３９５、及び横方向成長領域３１８、３２８、...、３８８、３９８）に対して継続する。概念的な第１列２０５に沿った領域３１０、３２０、...、３８０、３９０の結晶化は、ほとんど反復的な方法で実行する。ビームパルス１６４が第２端２１０”を通過すると、（第３径路２３５内で）試料１７０のビームパルス１６４に対する平行移動を遅くして、第２位置２４０（図２）に到達する。なお、ビームパルス１６４が試料１７０の第２端２１０”を横切った後に、パルスビーム１１１の発生を停止する必要はない、というのは、ビーム１１１はもはや試料１７０を照射していないからである。
ビームパルス１６４が試料１７０及び第２端２１０”から離れている間に、試料１７０を、第４ビーム径路２７４に沿って−Ｙ方向に第３位置２４７まで平行移動して、半導体フィルム１７５の概念的な第２列２０６に沿った部分を照射可能にする。そして、試料１７０をこの位置２４７で静止させて、試料１７０を平行移動した際に生じ得る試料１７０のあらゆる振動を止める。実際には、試料１７０を概念的な第２列２０６に到達させるためには、試料１７０を、（−Ｙ方向に）1/2cmの幅を有する列の分だけ約1/2cmだけ平行移動する。そして試料１７０を、第４ビーム径路２５０上で−Ｘ方向に所定速度まで加速して、ビームパルス１６４の照射が第２端２１０”を通過して、半導体薄膜フィルム１７５に達するようにする。
その後に、試料１７０を第５ビーム径路２５５に沿って平行移動し、そして、第１列２０５の照射に関して上述した好適なプロセスを、第２列２０６に対して反復して、試料１７０を＋Ｘ方向に平行移動する間に、更なる領域４１０、４２０、及びこれらの領域のそれぞれの小粒子領域４１５、４２５、及び横方向成長領域４１８、４２８を照射する。このようにして、試料１７０のすべての概念的な列を適正に照射することができる。ここでも、ビームパルス１６４が第１端２１０’に到達すると、試料１７０の平行移動を第６ビーム径路２６０に沿って減速させて、第４位置２６５に到達する。この点において、ビームパルス１６４が試料１７０の周辺より外に存在するように、試料１７０を第７ビーム径路２７０に沿って−Ｙ方向に平行移動して、第５位置２７２に到達させて、試料１７０の平行移動を停止して、試料１７０のあらゆる振動をなくす。その後に、試料１７０を第８ビーム径路２７５に沿って−Ｘ方向に加速して、ビームパルス１６４を試料１７０の第１端２１０’に到達させて第１端２１０’を通過させて、ビームパルス１６４が概念的な第３列２０７の特定領域を照射して完全に融解させて、これらの特定領域が、概念的な第１列２０５の領域３１０、３２０、...、３８０、３９０、及び概念的な第２列２０６の領域４１０、４２０、...について上述したのとほぼ同様に結晶化できるようにする。
この手順は、半導体薄膜フィルム１７５のすべての概念的な列に対して反復することができ、あるいは、半導体薄膜フィルム１７５の必ずしも列に分割されていない特定部分で選択した列に対して反復することができる。これに加えて、演算装置１００は、ビーム源１１０によるビーム１１１の発射を、（例えば、所定のパルス持続時間を設定することによって半導体薄膜フィルム１７５を照射する代わりに、）演算装置１００の記憶装置に記憶している予め規定した位置もとづいて制御することができる。例えば、演算装置１００がビーム源１１０を制御してビーム１１１を発生させて、半導体薄膜フィルム１７５の特定領域の所定位置のみを、対応するビームパルス１６４で照射して、これらの位置を記憶して、演算装置１００がこれらの位置を利用してビーム１１１の発射を開始して、これにより、試料１７０が平行移動されて、ビームパルス１６４の径路内にちょうど入る領域に位置する際のみに、ビームパルス１６４による照射が行われるようにすることができる。ビーム源１１０は、演算装置１００によって、Ｘ方向の位置の座標にもとづいて発射を行うことができる
これに加えて、ビームパルス１６４の照射の径路が、半導体薄膜フィルム１７５上の融解させて結晶化させるべき領域に向いている際には、必ずしも連続的でない方法で試料１７０を平行移動することができる。従って、試料１７０の平行移動を試料１７０の中央で停止させて、中央の領域を照射して、完全に融解させ、そして結晶化させることができる。その後に、半導体薄膜フィルム１７５の他の部分がビームパルス１６４の径路内に来るように試料１７０を移動して、試料１７０の平行移動を再び停止させて、以上で詳細に説明したプロセスの好適な実施例、並びに以下に説明するプロセスの実施例に従って特定領域を照射して完全に融解させる。
本発明によれば、本明細書で説明し図示するあらゆるマスク、及び’585出願で説明され図示されたマスクを、本発明によるプロセス及びシステムに用いることができる。例えば、半導体薄膜フィルム１７５を投光（フラッド）照射することを可能にする図３に示すマスクを用いる代わりに、図５Ａに示す第２の好適な実施例のマスク１５０’を利用することができる。単一の開口または透明領域１５７を有する図３のマスク１５０とは対照的に、マスク１５０’は多数の開口または透明領域４５０を有し、これらの領域４５０はビーム阻止（ブロック）領域４５５によって互いに分離されている。マスク１５０’の開口または透明領域４５０は「スリット」とも称する。これらのスリットは、小さいビームパルス（または小ビーム）がスリットを通って照射されて、半導体薄膜フィルム１７５上のこれらの小ビームが当たる領域を完全に融解させることを可能にする。図５Ｂに、スリット４５０の１つの拡大図を示し、この図は、スリット４５０の寸法を0.5μm×0.5μmにできることを示す。スリットの他の寸法も可能であり、本発明の範囲内であることは明らかである。例えば、スリットを矩形、円形、三角形、Ｖ字形、ダイヤモンド形、等にすることができる。
図６Ａ〜図６Ｄに、本発明によるプロセスの第２実施例の好適な進行を示し、ここでは、半導体薄膜フィルム１７５の概念的な第１列２０５に沿って連続する複数の領域を、図５Ａのマスク１５０’によって整形された（複数の小ビームから成る）ビームパルス１６４によって照射する。試料１７０の、ビームパルス１６４が当たる位置に対する平行移動は、図４Ａ〜図４Ｆを参照して上述した平行移動とほぼ同様である。領域３１０、３２０、...、３８０、３９０、４１０、４２０の、図３のマスク１５０によって整形したビームパルス１６４による照射と、領域４６０、４７０の、マスク１５０’によって整形したビームパルス１６４による照射との相違は、領域３１０、３２０、...、３８０、３９０、４１０、４２０はほぼ全体が照射されて完全に融解するのに対し、領域４６０、４７０は特定の小領域４６２のみが照射されて、厚さ全体にわたって完全に融解する、ということにある。
図４Ａの領域３１０と同様に、領域４６０の部分４６２は図６Ａに示すように、照射されて完全に融解する。その後に、図６Ｂに示すように、部分４６２が再凝固して、（核化によって）小粒子領域４６５が形成されて、横方向成長領域４６８が形成される。第１の小粒子領域３１５と同様に、それぞれの部分４６２の小粒子領域４６５はその内部に小粒子の均一な材料を有し、そして、ＴＦＴデバイスの少なくとも活性領域（できればＴＦＴデバイス全体）がこうした領域４６５内に入るような大きさにする。領域４６５の小粒子の均一な材料は、この領域の核化及び再凝固によって形成される。図６Ｃに示すように、試料１７０の−Ｘ方向への平行移動時に、領域４７０の部分４７２を、部分４６２とほぼ同じ方法で照射して完全に融解させる。こうした方法で、領域４７０の小粒子領域４７５及び横方向成長領域４７８が形成される。
これに加えて、図７に示す本発明の第３実施例の、細長い開口または透明領域４９０を有するマスク１５０”を利用して、ビーム１４９をパターン化及び整形してビームパルス１６４にする。例えば、領域４９０の長さを0.5cmにして、その幅を0.1mmにすることができる。このようにして、図２に示す試料１７０の概念的な各列を、このマスク１５０”によって整形したビームパルス１６４によって照射することができる。これに加えて、領域４９０の長さを30cmにすることもできる。従って、半導体薄膜フィルム１７５を多数の概念的な列に分割して、各列を別個に照射する代わりに、試料１７０を−Ｙ方向に、試料１７０の一方の端から反対側の端まで平行移動することによって、半導体薄膜フィルム１７５の選択した部分を照射して完全に融解させることができる。小粒子の均一な領域をこうした処理技法を用いて形成して、それぞれのＴＦＴデバイスの活性領域が上記小粒子の均一な領域上に位置するようにすることが重要である。
図８Ａに、照射されて、再凝固して結晶化した第１及び第２の領域５１０及び５２０を示し、これらの領域は図４Ｄの第１及び第２領域３１０、３２０、及び／または図６Ｄの領域４６０の部分４６２に対応する。特に、図８Ａは、ＴＦＴデバイス６１０、６２０の全体が、領域５１０、５２０のそれぞれの均一な小粒子領域５１５、５２５内に存在し得る。領域５１０の小粒子領域５１５内に存在する第１ＴＦＴデバイス６１０は、ゲート６１２、ドレイン６１４、ソース６１６、及び活性領域６１８を具え、これらのすべてを横方向成長領域５１８から離して設ける。同様に、第２ＴＦＴデバイス６２０についても、そのゲート６２２、ドレイン６２４、ソース６２６、及び特に活性領域６２８を、領域５２０のそれぞれの横方向成長領域５２８に重ならないように設ける。
図８Ｂに、照射され、再凝固して結晶化した第１及び第２領域５１０及び５２０を示し、これらも図６Ｄの領域４６０の隣接する部分４６２に対応し、これらの領域上にそれぞれのＴＦＴデバイス６１０’及び６２０’を設ける。この好適な実施例では、領域５１０、５２０のそれぞれの活性領域６１８’、６２８’のみを、領域５１０、５２０のそれぞれの均一な小粒子領域５１５、５２５内に設けて、ＴＦＴデバイス６１０’、６２０’の他の部分は、領域５１０、５２０のそれぞれの横方向成長領域５１８、５２８上に位置する。特に、第１ＴＦＴデバイス６１０’は活性領域６１８’を具えて、活性領域６１８’の全体が領域５１０の小粒子領域５１５内に存在し、このＴＦＴデバイス６１０’のゲート６１２’、ドレイン６１４’、及びソース６１６’は、横方向成長領域５１８に重なる。また、第２ＴＦＴデバイス６２０’については、その活性領域６２８’の全体が領域５２０のそれぞれの小粒子領域５２５内に存在し、ＴＦＴデバイス６２０’のゲート６２２’、ドレイン６２４’、及びソース６２６’は、領域５２０のそれぞれの横方向成長領域５２８上に直接設ける。また、ゲート６２２’を、領域５１０の小粒子領域５１５と領域５２０の小粒子領域５２５との境界領域５００上に設ける。なお、ゲート６１２、６１２’、６２２、６２２’、ドレイン６１４、６１４’、６２４、６２４’、及びソース６１６、６１６’、６２６、６２６’のいずれも、横方向成長領域５１８、５２８、及び境界領域５００上に設けることができる。これに加えて、本発明の更に他の実施例によれば、ＴＦＴデバイス６１０’、６２０’のそれぞれの活性領域６１８’、６２８’の小部分を、境界領域５００上あるいは横方向成長領域５１８、５２８上に配置して、これらの活性領域６１８’、６２８’の残りの大部分を、小粒子領域５１５、５２５内に設けることができる。
図９に、本発明の第１の好適な処理手順を表現するフロー図を示し、この処理手順は少なくとも部分的に、図１Ａの演算装置１００の制御下で実行し、図４Ａ〜図４Ｆ及び図６Ａ〜図６Ｄの本発明の技法を用いる。ステップ１０００では、まず、図１Ａのシステムのハードウエア構成要素、例えばビーム減１１０、エネルギービーム変調器１２０、及びビーム減衰器兼シャッタ１３０を、少なくとも部分的に演算装置１００によって初期化する。ステップ１００５では、試料１７０を試料平行移動ステージ１８０上に装荷する。なお、こうした装荷は、手動で行うことも、あるいは既知の試料装荷装置を用いて演算装置１００の制御下で自動的に実行することもできる。次に、ステップ１０１０では、試料平行移動ステージを、好適には演算装置１００の制御下で初期位置に移動する。ステップ１０１５では、必要に応じて、システムの他の種々の光学素子を、手動あるいは演算装置１００の制御下のいずれかで、調整及び／または位置合わせして、適正な焦点及び位置関係にする。ステップ１０２０では、照射／レーザビーム１１１を所定のパルス・エネルギーレベル、パルス持続時間、及び反復度に安定化させる。ステップ１０２４で、各ビームパルス１６４が、半導体薄膜フィルム１７５の照射部分を、過度に融解させずに完全に融解させるのに十分なエネルギーを有するか否かを判定することが好ましい。ビームパルス１６４が十分なエネルギーを有しなければ、ステップ１０２５において、ビーム１１１の減衰を、演算装置１００の制御下でビーム源１１０によって調整して、ステップ１０２４を再び実行して、半導体薄膜フィルム１７５の上記部分を融解させるのに十分なエネルギーが存在するか否かを判定する。
ステップ１０２７では、半導体薄膜フィルム１７５の第１列にビームパルス１６４が当たる位置に、試料１７０を位置決めする。そして、ステップ１０３０では、マスクされた強度パターンの、あるいは整形したビームパルス１６４を用いて（例えば、マスク１５０か、あるいは）、半導体薄膜フィルム１７５の一部分を厚さ全体にわたって完全に融解させる。その後に、半導体薄膜フィルム１７５の照射部分が凝固し結晶化して、凝固部分の特定領域が核化して内部に均一な材料を含み、これにより、ＴＦＴデバイスの少なくとも活性領域を完全にこの領域内に置くことができる。ステップ１０３５では、現在の概念的な列に対するビームパルスによる照射が完了したか否かを判定する。完了していなければ、ステップ１０４０において、次のビームパルス１６４による試料１７０の照射を継続する。しかし、ステップ１０３５で、現在の概念的な列の照射及び結晶化が完了したものと判定した場合には、ステップ１０４５において、処理すべき試料１７０の概念的な列が更に存在するか否かを判定する。更に存在すれば、プロセスはステップ１０５０に進んで、ステップ１０５０では、試料１７０を平行移動して、本発明によって処理すべき次の概念的な列にビームパルス１６４を当てる。さもなければ、試料１７０についての処理を完了しており、ステップ１０５５において、図１Ａに示すシステムのハードウエア構成要素及びビーム１１１を遮断することができ、プロセスを終了する。
図１０に、本発明の第２の好適な処理手順を表わすフロー図を示し、この処理手順は、少なくとも部分的に図１Ａの演算装置の制御下で、図４Ａ〜図４Ｆ、及び図６Ａ〜図６Ｄに示す本発明の技法を用いて実行し、ここでは、試料１７０を、半導体薄膜フィルム１７５上の予め割り当てた位置にもとづいて照射する。この好適な手順のステップ１１００〜１１２０及び１１２７は、図９の手順のステップ１０００〜１０２０及び１０２７とほぼ同様であり、従ってここでは更に詳細に説明しない。しかし、ステップ１１２４では、各ビーム１１１が、半導体薄膜フィルム１７５の少なくとも一部分を照射して、照射部分を結晶化させるのに十分なエネルギーを有するか否かを判定する。十分なエネルギーを有しなければ、ステップ１１２５において、ビームパルス１１１の減衰を調整して、ビームパルス１１１のエネルギー・フリューエンスを再確認する。ビームパルス１１１のエネルギー・フリューエンスを確認すると、試料１７０を移動して、試料１７０の第１列にビームパルス１１を当てる。
そしてステップ１１３０では、結果的なビーム１４９をマスク１５９に通過させてビームパルスを整形して、結果的なパルスの端部が整形される。そしてステップ１１３５では、試料１７０を、試料１７０を現在の列に沿って連続的に平行移動する。ステップ１１４０では、試料１７０の平行移動中に、例えばマスクされた強度パターンのビームパルスを用いて、半導体薄膜フィルム１７５の一部分を照射して、厚さ全体にわたって完全に融解させて、照射部分を結晶化させる。半導体薄膜フィルム１７５の一部分のこうした照射は、ビームパルス１６４が試料１７０上の特定位置に達した際に行うことができ、これらの特定位置は、演算装置１００によって事前に割り当てて、演算装置１００の記憶装置に記憶しておく。従って、試料１７０がビームパルス１６４に対してこれらの位置に達した際に、ビーム源１１０にビームを発射させることができる。その後に、半導体薄膜フィルム１７５の照射部分が凝固し結晶化して、凝固部分の特定領域が核化して、内部に均一な材料を含んで、これにより、ＴＦＴデバイスの活性領域をこの特定領域上に置くことができる。こうした処理は、半導体薄膜フィルム１７５上の現在の概念的な列の終端（例えば試料１７０の端）に達するまで継続する。ステップ１１４５では、処理すべき試料１７０の概念的な列が更に存在するか否かを判定する。存在すれば、プロセスはステップ１１５０に進んで、ステップ１１５０では、試料１７０を平行移動して、本発明によって処理すべき概念的な列にビームパルス１６４が当たるようにする。処理すべき更なる列が存在しなければ、図９のステップ１０５５とほぼ同様のステップ１１５５を実行する。
以上の説明は単に、本発明の原理を示したものである。説明した実施例に対する種々の修正及び代替は、本明細書の教示に鑑みて、当業者にとって明らかである。例えば、上述した実施例は、半導体薄膜フィルムの少なくとも部分的な横方向の凝固及び結晶化に関して説明しているが、マイクロマシニング、フォトアブレーション（光線による瞬間的除去）、及びマイクロパターニング（パターン化）技術のような他の材料処理技術にも適用でき、これらは国際特許出願番号PCT/US01/12799、及び米国特許出願番号09/390,535、09/390,537、及び09/526,585に記載されたものを含み、これらの特許出願の全文は参考文献として本明細書に含める。上記特許出願に記載された種々のマスクパターン及びビーム強度パターンも、本発明のプロセス及びシステムで利用することができる。上述したシステム及びプロセスは、例えば半導体薄膜フィルムの処理用に指向したものであるが、これらの技法及びシステムは、金属薄膜フィルム等を含めた他のフィルムを処理するために用いることができることは明らかである。
従って当業者は、本明細書には明示的に図示及び説明していない多様なシステム及び方法を考案することができ、これらは本発明の範囲内であることは明らかである。
試料の半導体薄膜フィルムの特定領域を照射して、これらの特定境域を核化させ凝固させて均一な小粒子領域を生成する、本発明による照射システムの好適な実施例のブロック図である。 半導体薄膜フィルムを含む試料の拡大側断面図である。 概念的に分割した、上部に半導体薄膜フィルムを有する試料の好適な具体例の上面の分解図であり、この半導体薄膜フィルム上に、図１Ａの好適なシステムを用いて本発明による処理を施し、この処理は半導体薄膜フィルムの表面領域全体に対して行う。 本発明によるマスクの第１の好適な実施例の上面図であり、このマスクは、１つの開口または透明領域を包囲するビームブロック領域を有し、図１Ａの好適なシステムと共に用いて、レーザビーム源が発生するビームパルスをマスクすることができ、これにより、このマスクされたビームパルスが前記半導体フィルム上の特定領域を照射する。 図４Ａ〜図４Ｄは、本発明のプロセスによる好適な実施例の連続的な種々の段階における、図３のマスクによってマスクされた放射ビームパルスによる照射、及び試料上に設けた半導体フィルムの特定部分の再凝固及び結晶化を、試料の概念的な第１列について示す図である。 図４Ｅ〜図４Ｆは、本発明のプロセスによる処理の代表的な２段階における、図３のマスクによってマスクされた放射ビームパルスによる照射、及び試料上に設けた半導体フィルムの特定部分の再凝固及び結晶化を、試料の概念的な第２列について示す図である。 本発明によるマスクの第２の好適な実施例の上面図であり、このマスクは、多数小さい開口または透明領域、あるいはスリットを包囲するビームブロック領域を有し、図１Ａの好適なシステムと共に用いて、レーザビーム源が発生するビームパルスをマスクすることができ、これにより、このマスクされたビームパルスが前記半導体フィルム上の特定領域を照射する。 図５Ａに示すマスクの第２実施例における小ビームの拡大図である。 図６Ａ〜図６Ｄは、本発明のプロセスによる好適な実施例の第１具体例の連続的な種々の段階における、図５Ａのマスクによってマスクされた放射ビームパルスの強度パターンによる照射、及び試料上に設けた半導体フィルムの特定部分の再凝固及び結晶化を示す図である。 試料上に設けた半導体薄膜フィルムを、ビームパルスによって照射する様子を示す図であり、このビームパルスは、１つの細長い開口または透明領域を包囲するビームブロック領域を有するマスクによってパターン化した断面を有し、前記半導体薄膜フィルムは、図１Ａのシステムと共に使用可能である。 ２つの特定の照射領域、及び図４Ｄ及び図６Ｄに相当する最凝固して結晶化した領域を示す図であり、ここでは、ＴＦＴデバイス全体が、核化によって形成した小さい均一な粒状化領域内に位置する。 ２つの特定の照射領域、及び図４Ｄ及び図６Ｄに相当する最凝固して結晶化した領域を示す図であり、ここでは、ＴＦＴデバイスの活性領域の断面全体のみが、核化によって形成した小さい均一な粒状化領域内に位置し、他の領域は、結晶化領域間の境界領域上に設けられている。 本発明の好適な処理手順を表わすフロー図であり、図４Ａ〜図４Ｆ、及び図６Ａ〜図６Ｆに示す本発明の好適な技法を用いて、少なくとも部分的に図１Ａの演算装置の制御下で実行する。 本発明の他の好適な処理手順を表わすフロー図であり、図４Ａ〜図４Ｆ、及び図６Ａ〜図６Ｆに示す本発明の好適な技法を用いて、少なくとも部分的に図１Ａの演算装置の制御下で実行し、ここでは、図１Ａのビームを、このビームに対する前記半導体フィルムの位置にもとづいてトリガする。

Claims (102)

  1. 薄膜フィルム試料を処理する方法が、
    (a) ビーム発生器を制御して、少なくとも１本のビームパルスを放出するステップと；
    (b) 前記少なくとも１本のビームパルスによって、前記フィルム試料の少なくとも一部分を厚さ全体にわたって完全に融解させるのに十分な強度で照射するステップと；
    (c) 前記フィルム試料の前記少なくとも一部分を再凝固させるステップであって、再凝固した前記少なくとも一部分が第１領域及び第２領域から成り、前記第１領域及び前記第２領域の再凝固時に、前記第１領域が大粒子を含み、前記第２領域が核化によって形成された小粒子領域を有するステップとを具えて、
    前記第１領域が前記第２領域を包囲して、前記第１領域が前記第２領域の粒子構造とは異なる粒子構造を有し、前記第２領域が、この領域上に電子デバイスの活性領域を設けるように構成されることを特徴とする薄膜フィルム試料の処理方法。
  2. 前記第１領域が第１境界及び第２境界を有し、前記第２境界が、前記第１境界の反対側に前記第１境界と平行に設けられ、
    前記第２領域が第３境界及び第４境界を有し、前記第４境界が、前記第３境界の反対側に前記第１境界と平行に設けられ、
    前記第１境界と前記第２境界との間の距離が、前記第３境界と前記第４境界との間の距離より小さいことを特徴とする請求項１に記載の方法。
  3. 前記第２領域が少なくとも１つの画素に対応することを特徴とする請求項２に記載の方法。
  4. 前記第２領域が、前記電子デバイスのすべての部分を設けるように構成されることを特徴とする請求項１に記載の方法。
  5. 前記第１領域が、前記電子デバイスの性能に影響を与えないか、あるいは無視できる程度の影響を与えるように、前記第１領域の、前記第２領域に対する大きさ及び位置を設定することを特徴とする請求項１に記載の方法。
  6. 更に、
    (d) 前記薄膜フィルム試料を所定距離だけ平行移動するステップと；
    (e) 前記フィルム試料の更なる部分を更なるビームパルスで照射するステップであって、前記更なる部分を、前記少なくとも一部分から前記所定距離にほぼ相当する距離だけ離れた所に設けるステップと；
    (f) 前記フィルム試料の前記更なる部分を再凝固させるステップであって、再凝固した前記更なる部分が第３領域及び第４領域から成るステップとを具えて、
    前記第３領域が前記第４領域を包囲して、前記第３領域の少なくとも一部分が前記第１領域の少なくとも一部分に、少なくとも部分的にオーバラップして、
    前記第３領域及び前記第４領域の再凝固時に、前記第３領域が横方向に成長した粒子を有し、前記第４領域が核化した領域を有することを特徴とする請求項１に記載の方法。
  7. 前記第４領域が、前記第２領域の端から離れた所にある端を具えていることを特徴とする請求項６に記載の方法。
  8. 前記少なくとも１本のビームパルスが、前記更なるビームパルスのフリューエンスとほぼ同じフリューエンスを有することを特徴とする請求項６に記載の方法。
  9. 前記少なくとも１本のビームパルスが、前記更なるビームパルスのフリューエンスとは異なるフリューエンスを有することを特徴とする請求項６に記載の方法。
  10. 更に、
    (g) 前記薄膜フィルム試料を所定距離だけ平行移動するステップと；
    (h) 前記フィルム試料の更なる部分を、少なくとも１本のビームパルスを用いて照射するステップであって、前記更なる部分を、前記少なくとも一部分から前記所定距離にほぼ相当する距離だけ離れた所に設けるステップとを具えて、
    ステップ(b)、(c)及びステップ(g)、(h)を実行して、前記第１領域の幅を制御することを特徴とする請求項１に記載の方法。
  11. 前記フィルム試料が、予めパターン化したシリコン薄膜フィルム試料または連続的なシリコン薄膜フィルム試料の一方であることを特徴とする請求項１に記載の方法。
  12. 前記電子デバイスが薄膜フィルムトランジスタであることを特徴とする請求項１に記載の方法。
  13. 更に、
    (i) 前記薄膜フィルム試料を所定距離だけ平行移動するステップと；
    (j) 前記フィルム試料の更なる部分を、少なくとも１本のビームパルスを用いて照射するステップであって、前記更なる部分を、前記少なくとも一部分から前記所定距離にほぼ相当する距離だけ離れた所に設けるステップと；
    (k) ステップ(j)の完了後に、前記フィルム試料の平行移動を停止させずに、前記フィルム試料の追加的な部分に対してステップ(i)及びステップ(j)を反復するステップと
    を具えていることを特徴とする請求項１に記載の方法。
  14. ステップ(i)において、前記フィルム試料を、前記フィルム試料の照射すべき前記更なる部分の位置である予め計算した第１相対位置に移動して、ステップ(k)の後に、前記フィルム試料を予め計算した第２相対位置に移動して、前記第２相対位置への移動距離が前記所定距離とは異なることを特徴とする請求項１３に記載の方法。
  15. 更に、
    (l) 前記薄膜フィルム試料を所定距離だけ平行移動するステップと；
    (m) 前記フィルム試料の平行移動を停止して前記フィルム試料の振動を静止させるステップと；
    (n) ステップ(m)の後に、前記薄膜フィルムの更なる部分を少なくとも１本のビームパルスを用いて照射するステップであって、前記更なる部分を、前記少なくとも一部分から前記所定距離にほぼ相当する距離だけ離れた所に設けるステップと
    を具えていることを特徴とする請求項１に記載の方法。
  16. 更に、
    (o) ステップ(c)の後に、前記フィルム試料の少なくとも一部分を更なるビームパルスで照射するステップと；
    (p) ステップ(o)の後に、前記フィルム試料の前記少なくとも一部分を再凝固させるステップと
    を具えていることを特徴とする請求項１に記載の方法。
  17. 前記少なくとも１本のビームパルスのフリューエンスが、前記更なるビームパルスのフリューエンスとは異なることを特徴とする請求項１６に記載の方法。
  18. 前記更なるビームパルスのフリューエンスが、前記少なくとも１本のビームパルスのフリューエンス未満であることを特徴とする請求項１７に記載の方法。
  19. 更に、
    (q) ステップ(c)の後に、前記第１領域の位置を測定して、これにより、前記第１領域上に前記電子デバイスの活性領域が設けられることを回避することを特徴とする請求項１に記載の方法。
  20. 前記少なくとも１本のビームパルスが複数の小ビームを含み、前記第１領域及び前記第２領域が前記小ビームによって照射されることを特徴とする請求項１に記載の方法。
  21. 前記フィルム試料が、シリコン薄膜フィルム試料または金属箔膜フィルム試料の一方であることを特徴とする請求項１に記載の方法。
  22. 前記薄膜フィルム試料が、シリコン、ゲルマニウム、及びシリコンとゲルマニウムの化合物のうちの少なくとも１つで組成されることを特徴とする請求項１に記載の方法。
  23. 前記薄膜フィルムが、100Å〜10000Åの厚さを有することを特徴とする請求項１に記載の方法。
  24. 更に、
    (r) ステップ(b)の前に、前記少なくとも１本のビームパルスをマスクして、少なくとも１本のマスクされたビームパルスを生成して、ステップ(b)において、前記少なくとも１本のマスクされたビームパルスを用いて、前記フィルム試料の前記少なくとも一部分を照射することを特徴とする請求項１に記載の方法。
  25. 前記第１領域内に生成される大粒子が、横方向に成長した粒子であることを特徴とする請求項１に記載の方法。
  26. 前記第１領域の前記横方向に成長した粒子が、等軸の粒子であることを特徴とする請求項２５に記載の方法。
  27. 薄膜フィルム試料を処理する方法が、
    (a) ビーム発生器を制御して、少なくとも１本のビームパルスを放出するステップと；
    (b) 前記少なくとも１本のビームパルスによって、前記フィルム試料の少なくとも一部分を厚さ全体にわたって融解させるのに十分な強度で前記フィルム試料の前記少なくとも一部分を照射するステップであって、前記少なくとも１本のビームパルスが所定形状を有するステップと；
    (c) 前記フィルム試料の前記少なくとも一部分を再凝固させるステップであって、再凝固した前記少なくとも一部分が、第１領域及び第２領域から成り、前記第１領域及び前記第２領域の再凝固時に、前記第１領域が大粒子を有し、前記第２領域が核化によって形成された小粒子領域を有するステップと；
    (d) 前記薄膜フィルム試料を所定距離だけ移動するステップと；
    (e) 前記薄膜フィルムの更なる部分を更なるビームパルスを用いて照射するステップであって、前記更なる部分を、前記少なくとも一部分から前記所定距離にほぼ相当する距離だけ離れた所に設けるステップとを具えて、
    ステップ(b)からステップ(e)までを実行して前記第１領域の幅を制御して、前記第２領域が、電子デバイスの活性領域を設けるように構成されることを特徴とする薄膜フィルム試料の処理方法。
  28. 前記第２領域が少なくとも１つの画素に対応することを特徴とする請求項２７に記載の方法。
  29. 前記第１領域が第１境界及び第２境界を有し、前記第２境界が、前記第１境界の反対側に前記第１境界と平行に設けられ、
    前記第２領域が第３境界及び第４境界を有し、前記第４境界が、前記第３境界の反対側に前記第１境界と平行に設けられ、
    前記第１境界と前記第２境界との間の距離が、前記第３境界と前記第４境界との間の距離より小さいことを特徴とする請求項２７に記載の方法。
  30. 前記第２領域が、前記電子デバイスのすべての部分を設けるように構成されることを特徴とする請求項２７に記載の方法。
  31. 前記第１領域が、前記電子デバイスの性能に影響を与えないか、あるいは無視できる程度の影響を与えるように、前記第１領域の、前記第２領域に対する大きさ及び位置を設定することを特徴とする請求項２７に記載の方法。
  32. 更に、
    (f) ステップ(e)の後に、前記フィルム試料の前記更なる部分を再凝固させるステップであって、前記再凝固した前記更なる部分が第３領域及び第４領域から成るステップを具えて、
    前記第３領域が前記第４領域を包囲して、前記第３領域の少なくとも一部分が前記第１領域の少なくとも一部分に、少なくとも部分的にオーバラップして、前記第３領域及び前記第４領域の再凝固時に、前記第３領域が横方向に成長した粒子を有し、前記第４領域が核化した領域を有することを特徴とする請求項２７に記載の方法。
  33. 前記第４領域が、前記第２領域の端から離れた所にある端を具えていることを特徴とする請求項３２に記載の方法。
  34. 前記少なくとも１本のビームパルスが、前記更なるビームパルスのフリューエンスとほぼ同じフリューエンスを有することを特徴とする請求項２７に記載の方法。
  35. 前記少なくとも１本のビームパルスが、前記更なるビームパルスのフリューエンスとは異なるフリューエンスを有することを特徴とする請求項２７に記載の方法。
  36. 前記フィルム試料が、予めパターン化したシリコン薄膜フィルム試料または連続的なシリコン薄膜フィルム試料の一方であることを特徴とする請求項２７に記載の方法。
  37. 前記電子デバイスが薄膜フィルムトランジスタであることを特徴とする請求項２７に記載の方法。
  38. 更に、
    (g) 前記フィルム試料の平行移動を停止させずに、前記フィルム試料の追加的な部分に対してステップ(d)及びステップ(e)を反復するステップを具えていることを特徴とする請求項２７に記載の方法。
  39. ステップ(d)において、前記フィルム試料を、前記フィルム試料の照射すべき前記更なる部分の位置である予め計算した第１相対位置に移動して、ステップ(e)の後に、前記フィルム試料を予め計算した第２相対位置に移動して、前記第２相対位置への移動距離が前記所定距離とは異なることを特徴とする請求項３８に記載の方法。
  40. 更に、
    (h) ステップ(d)の後に、前記フィルム試料の平行移動を停止して前記フィルム試料の振動を静止させるステップと；
    (i) ステップ(h)の後に、前記薄膜フィルムの更なる部分を少なくとも１本のビームパルスを用いて照射するステップであって、前記更なる部分を、前記少なくとも一部分から前記所定距離にほぼ相当する距離だけ離れた所に設けるステップと
    を具えていることを特徴とする請求項２７に記載の方法。
  41. 前記少なくとも１本のビームパルスのフリューエンスが、前記更なるビームパルスのフリューエンスとは異なることを特徴とする請求項２７に記載の方法。
  42. 前記更なるビームパルスのフリューエンスが、前記少なくとも１本のビームパルスのフリューエンス未満であることを特徴とする請求項４１に記載の方法。
  43. 前記少なくとも１本のビームパルスが複数の小ビームを含み、前記第１領域及び前記第２領域が前記小ビームによって照射されることを特徴とする請求項２７に記載の方法。
  44. 前記フィルム試料が、シリコン薄膜フィルム試料または金属箔膜フィルム試料の一方であることを特徴とする請求項２７に記載の方法。
  45. 前記薄膜フィルム試料が、シリコン、ゲルマニウム、及びシリコンとゲルマニウムの化合物のうちの少なくとも１つで組成されることを特徴とする請求項２７に記載の方法。
  46. 前記薄膜フィルムが、100Å〜10000Åの厚さを有することを特徴とする請求項２７に記載の方法。
  47. 更に、
    ステップ(b)の前に、前記少なくとも１本のビームパルスをマスクして、少なくとも１本のマスクされたビームパルスを生成して、ステップ(b)において、前記少なくとも１本のマスクされたビームパルスを用いて、前記フィルム試料の前記少なくとも一部分を照射することを特徴とする請求項２７に記載の方法。
  48. 前記第１領域内に生成される大粒子が、横方向に成長した粒子であることを特徴とする請求項２７に記載の方法。
  49. 前記第１領域の前記横方向に成長した粒子が、等軸の粒子であることを特徴とする請求項４８に記載の方法。
  50. (a) レーザビーム発生器を制御して、フィルム試料の少なくとも一部分を厚さ全体にわたって完全に融解させるのに十分な少なくとも１本のビームパルスを放出して、
    (b) 前記フィルム試料の少なくとも一部分を、所定の断面を有する前記少なくとも１本のビームパルスで照射すべく構成した処理装置を具えた、薄膜フィルム試料を処理するシステムであって、
    前記フィルム試料の前記少なくとも一部分を再凝固させて、再凝固した前記少なくとも一部分が第１領域及び第２領域から成り、
    前記第１領域及び前記第２領域の再凝固時に、前記第１領域が大粒子を有し、前記第２領域が核化によって形成された小粒子領域を有し、
    前記第１領域が前記第２領域を包囲して、前記第１領域が前記第２領域の粒子構造とは異なる粒子構造を有し、
    前記第２領域が、この領域上に電子デバイスの活性領域を設けるように構成される
    ことを特徴とする薄膜フィルム試料の処理システム。
  51. 前記第２領域が少なくとも１つの画素に対応することを特徴とする請求項５０に記載のシステム。
  52. 前記第１領域が第１境界及び第２境界を有し、前記第２境界が、前記第１境界の反対側に前記第１境界と平行に設けられ、
    前記第２領域が第３境界及び第４境界を有し、前記第４境界が、前記第３境界の反対側に前記第１境界と平行に設けられ、
    前記第１境界と前記第２境界との間の距離が、前記第３境界と前記第４境界との間の距離より小さいことを特徴とする請求項５０に記載のシステム。
  53. 前記第２領域が、前記電子デバイスのすべての部分を設けるように構成されることを特徴とする請求項５０に記載のシステム。
  54. 前記第１領域が、前記電子デバイスの性能に影響を与えないか、あるいは無視できる程度の影響を与えるように、前記第１領域の、前記第２領域に対する大きさ及び位置を設定することを特徴とする請求項５０に記載のシステム。
  55. 前記処理装置が更に、
    (c) 前記薄膜フィルム試料を所定距離だけ平行移動すべく平行移動ステージを制御して、
    (d) 前記レーザビーム発生器を制御して、前記少なくとも一部分から前記所定距離にほぼ相当する距離だけ離れた所に設けた前記フィルム試料の更なる部分を、更なるビームパルスで照射すべく構成され、
    前記フィルム試料の前記更なる部分を再凝固させて、再凝固した前記更なる部分が第３領域及び第４領域から成り、
    前記第３領域が前記第４領域を包囲して、前記第３領域の少なくとも一部分が前記第１領域の少なくとも一部分に、少なくとも部分的にオーバラップして、
    前記第３領域及び前記第４領域の再凝固時に、前記第３領域が横方向に成長した粒子を有し、前記第４領域が核化した領域を有することを特徴とする請求項５０に記載のシステム。
  56. 前記第４領域が、前記第２領域の端から離れた所にある端を具えていることを特徴とする請求項５５に記載のシステム。
  57. 前記第４領域が、前記第２領域の端にほぼ接する端を具えて、前記第４領域の端が、前記第１領域のいずれの部分中にも入らないことを特徴とする請求項５５に記載のシステム。
  58. 前記少なくとも１本のビームパルスが、前記更なるビームパルスのフリューエンスとほぼ同じフリューエンスを有することを特徴とする請求項５０に記載のシステム。
  59. 前記少なくとも１本のビームパルスが、前記更なるビームパルスのフリューエンスとは異なるフリューエンスを有することを特徴とする請求項５０に記載のシステム。
  60. 前記処理装置が更に、
    (e) 前記薄膜フィルム試料を所定距離だけ平行移動すべく平行移動ステージを制御して、
    (f) 前記レーザビーム発生器を制御して、前記少なくとも一部分から前記所定距離にほぼ相当する距離だけ離れた所に設けた、前記フィルム試料の更なる部分を、少なくとも１本のビームパルスを用いて照射すべく構成され、
    前記処理装置が、前記少なくとも一部分を照射して、前記少なくとも一部分を再凝固させて、前記第１領域の幅を制御することを特徴とする請求項５０に記載のシステム。
  61. 前記フィルム試料が、予めパターン化したシリコン薄膜フィルム試料または連続的なシリコン薄膜フィルム試料の一方であることを特徴とする請求項５０に記載のシステム。
  62. 前記電子デバイスが薄膜フィルムトランジスタであることを特徴とする請求項５０に記載のシステム。
  63. 前記処理装置が更に、
    (g) 前記薄膜フィルム試料を所定距離だけ平行移動すべく平行移動ステージを制御して、
    (h) 前記レーザビーム発生器を制御して、前記少なくとも一部分から前記所定距離にほぼ相当する距離だけ離れた所に設けた、前記フィルム試料の更なる部分を、少なくとも１本のビームパルスを用いて照射すべく構成され、
    (i) 前記フィルム試料の追加的な部分に対して手順(g)及び手順(h)を反復して、
    反復的な手順(g)及び手順(h)の完了後に、前記フィルム試料の平行移動を停止させないように構成されていることを特徴とする請求項５０に記載のシステム。
  64. 前記処理装置が手順(g)を実行して、前記フィルム試料を、前記フィルム試料の照射すべき前記更なる部分の位置である予め計算した第１相対位置に移動して、前記処理装置が手順(i)を実行した後に、前記フィルム試料を予め計算した第２相対位置に移動して、前記第２相対位置への移動距離が前記所定距離とは異なることを特徴とする請求項６３に記載のシステム。
  65. 前記処理装置が更に、
    (j) 前記薄膜フィルム試料を所定距離だけ平行移動すべく平行移動ステージを制御して、前記フィルム試料の平行移動を停止して、前記フィルム試料の振動を静止させて、
    (k) 手順(j)の後に、前記レーザビーム発生器を制御して、前記少なくとも一部分から前記所定距離にほぼ相当する距離だけ離れた所に設けた、前記薄膜フィルムの更なる部分を少なくとも１本のビームパルスを用いて照射すべく構成されていることを特徴とする請求項５０に記載のシステム。
  66. 前記処理装置が更に、
    (l) 手順(b)の後に、前記レーザビーム発生器を制御して、前記フィルム試料の少なくとも一部分を更なるビームパルスで照射して、
    (m) 手順(l)の後に、前記フィルム試料の前記少なくとも一部分を再凝固させるべく構成されていることを特徴とする請求項５０に記載のシステム。
  67. 前記少なくとも１本のビームパルスのフリューエンスが、前記更なるビームパルスのフリューエンスとは異なることを特徴とする請求項５６に記載のシステム。
  68. 前記更なるビームパルスのフリューエンスが、前記少なくとも１本のビームパルスのフリューエンス未満であることを特徴とする請求項６７に記載のシステム。
  69. 前記少なくとも１本のビームパルスが複数の小ビームを含み、前記第１領域及び前記第２領域が前記小ビームによって照射されることを特徴とする請求項５０に記載のシステム。
  70. 前記フィルム試料が、シリコン薄膜フィルム試料または金属箔膜フィルム試料の一方であることを特徴とする請求項５０に記載のシステム。
  71. 前記薄膜フィルム試料が、シリコン、ゲルマニウム、及びシリコンとゲルマニウムの化合物のうちの少なくとも１つで組成されることを特徴とする請求項５０に記載のシステム。
  72. 前記薄膜フィルムが、100Å〜10000Åの厚さを有することを特徴とする請求項５０に記載のシステム。
  73. 前記処理装置が更に、
    (l) 手順(b)の期間中に、前記少なくとも１本のビームパルスをマスクして、少なくとも１本のマスクされたビームパルスを生成して、手順(b)において、前記少なくとも１本のマスクされたビームパルスを用いて、前記フィルム試料の前記少なくとも一部分を照射すべく構成されていることを特徴とする請求項５０に記載のシステム。
  74. 前記第１領域内に生成される大粒子が、横方向に成長した粒子であることを特徴とする請求項５０に記載のシステム。
  75. 前記第１領域の前記横方向に成長した粒子が、等軸の粒子であることを特徴とする請求項７４に記載のシステム。
  76. (a) レーザビーム発生器を制御して、フィルム試料の少なくとも一部分を厚さ全体にわたって完全に融解させるのに十分な少なくとも１本のビームパルスを放出して、
    (b) 前記フィルム試料の前記少なくとも一部分が前記少なくとも１本のビームパルスで照射されるように平行移動ステージを制御して、前記少なくとも１本のビームパルスが所定断面を有し、前記フィルム試料の前記少なくとも一部分を再凝固させて、再凝固した前記少なくとも一部分が第１領域及び第２領域から成り、前記第１領域及び前記第２領域の再凝固時に、前記第１領域が大粒子を有し、前記第２領域が核化によって形成された小粒子領域を有し、
    (c) 前記平行移動ステージを制御して、前記薄膜フィルム試料を所定距離だけ平行移動して、
    (d) 前記レーザビーム発生器を制御して、前記少なくとも一部分から前記所定距離にほぼ相当する距離だけ離れた所に設けた前記薄膜フィルムの更なる部分を、更なるビームパルスを用いて照射すべく構成された処理装置を具えた、薄膜フィルム試料を処理するシステムであって、
    手順(b)から手順(d)までを実行して前記第１領域の幅を制御して、
    前記第２領域上に電子デバイスの活性領域を設けられるように、前記第２領域の幅が設定されていることを特徴とする薄膜フィルム試料の処理システム。
  77. 前記第２領域が少なくとも１つの画素に対応することを特徴とする請求項７６に記載のシステム。
  78. 前記第１領域が第１境界及び第２境界を有し、前記第２境界が、前記第１境界の反対側に前記第１境界と平行に設けられ、
    前記第２領域が第３境界及び第４境界を有し、前記第４境界が、前記第３境界の反対側に前記第１境界と平行に設けられ、
    前記第１境界と前記第２境界との間の距離が、前記第３境界と前記第４境界との間の距離より小さいことを特徴とする請求項７６に記載のシステム。
  79. 前記薄膜フィルムの再凝固時に、前記第２領域内に核化した領域が形成されることを特徴とする請求項７８に記載のシステム。
  80. 前記第２領域が、前記電子デバイスのすべての部分を設けるように構成されることを特徴とする請求項７６に記載のシステム。
  81. 前記第１領域が、前記電子デバイスの性能に影響を与えないか、あるいは無視できる程度の影響を与えるように、前記第１領域の、前記第２領域に対する大きさ及び位置を設定することを特徴とする請求項７６に記載のシステム。
  82. 前記フィルム試料の前記更なる部分を再凝固させて、再凝固した前記更なる部分が第３領域及び第４領域から成り、前記第３領域が前記第４領域を包囲して、
    前記第３領域の少なくとも一部分が前記第１領域の少なくとも一部分に、少なくとも部分的にオーバラップして、
    前記第３領域及び前記第４領域の再凝固時に、前記第３領域が横方向に成長した粒子を有し、前記第４領域が核化した領域を有することを特徴とする請求項７６に記載のシステム。
  83. 前記第４領域が、前記第２領域の端から離れた所にある端を具えていることを特徴とする請求項８２に記載のシステム。
  84. 前記第４領域が、前記第２領域の端にほぼ接する端を具えて、前記第４領域の端が、前記第１領域のいずれの部分中にも入らないことを特徴とする請求項８２に記載のシステム。
  85. 前記少なくとも１本のビームパルスが、前記更なるビームパルスのフリューエンスとほぼ同じフリューエンスを有することを特徴とする請求項７６に記載のシステム。
  86. 前記少なくとも１本のビームパルスが、前記更なるビームパルスのフリューエンスとは異なるフリューエンスを有することを特徴とする請求項７６に記載のシステム。
  87. 前記フィルム試料が、予めパターン化したシリコン薄膜フィルム試料または連続的なシリコン薄膜フィルム試料の一方であることを特徴とする請求項７６に記載のシステム。
  88. 前記電子デバイスが薄膜フィルムトランジスタであることを特徴とする請求項７６に記載のシステム。
  89. 前記処理装置が更に、
    (e) 前記フィルム試料の平行移動を停止させずに、前記フィルム試料の追加的な部分に対して手順(c)及び手順(d)を反復すべく構成されていることを特徴とする請求項７６に記載のシステム。
  90. 手順(c)において、前記フィルム試料を、前記フィルム試料の照射すべき前記更なる部分の位置である予め計算した第１相対位置に移動して、手順(d)の後に、前記フィルム試料を予め計算した第２相対位置に移動して、前記第２相対位置への移動距離が前記所定距離とは異なることを特徴とする請求項８７に記載のシステム。
  91. 前記処理装置が更に、
    (f) 手順(e)の後に、前記平行移動ステージを制御して前記フィルム試料の平行移動を停止させて、前記フィルム試料の振動を静止させて、
    (g) 前記レーザビーム発生器を制御して、前記少なくとも一部分から前記所定距離にほぼ相当する距離だけ離れた所に設けた前記薄膜フィルムの更なる部分を、少なくとも１本のビームパルスを用いて照射すべく構成されていることを特徴とする請求項７６に記載のシステム。
  92. 前記少なくとも１本のビームパルスのフリューエンスが、前記更なるビームパルスのフリューエンスとは異なることを特徴とする請求項９１に記載のシステム。
  93. 前記更なるビームパルスのフリューエンスが、前記少なくとも１本のビームパルスのフリューエンス未満であることを特徴とする請求項９１に記載のシステム。
  94. 前記少なくとも１本のビームパルスが複数の小ビームを含み、前記第１領域及び前記第２領域が前記小ビームによって照射されることを特徴とする請求項７６に記載のシステム。
  95. 前記フィルム試料が、シリコン薄膜フィルム試料または金属箔膜フィルム試料の一方であることを特徴とする請求項７６に記載のシステム。
  96. 前記薄膜フィルム試料が、シリコン、ゲルマニウム、及びシリコンとゲルマニウムの化合物のうちの少なくとも１つで組成されることを特徴とする請求項７６に記載のシステム。
  97. 前記薄膜フィルムが、100Å〜10000Åの厚さを有することを特徴とする請求項７６に記載のシステム。
  98. 前記処理装置が更に、
    (l) 手順(b)の期間中に、前記少なくとも１本のビームパルスをマスクして、少なくとも１本のマスクされたビームパルスを生成して、手順(b)において、前記少なくとも１本のマスクされたビームパルスを用いて、前記フィルム試料の前記少なくとも一部分を照射すべく構成されていることを特徴とする請求項７６に記載のシステム。
  99. 前記第１領域内に生成される大粒子が、横方向に成長した粒子であることを特徴とする請求項７６に記載のシステム。
  100. 前記第１領域の前記横方向に成長した粒子が、等軸の粒子であることを特徴とする請求項９９に記載のシステム。
  101. 少なくとも１本のビームパルスによって照射される少なくとも一部分を具えた薄膜フィルム試料であって、前記少なくとも１本のビームパルスが、前記フィルム試料の前記少なくとも一部分を厚さ全体にわたって完全に融解させて、
    前記フィルム試料の前記少なくとも一部分が再凝固して、第１領域及び第２領域を含み、
    前記少なくとも一部分の再凝固時に、前記第１領域が大粒子を含み、前記第２領域が核化によって形成された領域を含み、
    前記第１領域が前記第２領域を包囲して、前記第１領域が、前記第２領域の粒子構造とは異なる粒子構造を有し、
    前記第２領域が、この領域上に電子デバイスの活性領域を設けるように構成されていることを特徴とする薄膜フィルム試料。
  102. 大粒子を有する第１領域と；
    前記第１領域によって包囲された第２領域とを具えた薄膜フィルム試料であって、前記第２領域が、前記薄膜フィルム試料の少なくとも一部分であって前記第２領域が位置する部分の核化によって形成された領域を含む薄膜フィルム試料において、
    前記第１領域が、前記第２領域の粒子構造とは異なる粒子構造を有し、
    前記第２領域が、この領域上に電子デバイスの活性領域を設けるように構成されていることを特徴とする薄膜フィルム試料。
JP2004529134A 2002-08-19 2003-08-19 基板上のフィルム領域をレーザ結晶化処理してほぼ均一にするプロセス及びシステム、及びこのフィルム領域の構造 Expired - Fee Related JP4879486B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US40508402P 2002-08-19 2002-08-19
US60/405,084 2002-08-19
PCT/US2003/025946 WO2004017379A2 (en) 2002-08-19 2003-08-19 Process and system for processing a thin film sample and thin film structure

Publications (2)

Publication Number Publication Date
JP2006511064A JP2006511064A (ja) 2006-03-30
JP4879486B2 true JP4879486B2 (ja) 2012-02-22

Family

ID=31888393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004529134A Expired - Fee Related JP4879486B2 (ja) 2002-08-19 2003-08-19 基板上のフィルム領域をレーザ結晶化処理してほぼ均一にするプロセス及びシステム、及びこのフィルム領域の構造

Country Status (7)

Country Link
US (1) US7259081B2 (ja)
JP (1) JP4879486B2 (ja)
KR (1) KR101118974B1 (ja)
CN (1) CN100447941C (ja)
AU (1) AU2003258288A1 (ja)
TW (1) TWI325157B (ja)
WO (1) WO2004017379A2 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US6830993B1 (en) 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
WO2002031869A2 (en) 2000-10-10 2002-04-18 The Trustees Of Columbia University In The City Of New York Method and apparatus for processing thin metal layers
AU2002235144A1 (en) 2000-11-27 2002-06-03 The Trustees Of Columbia University In The City Of New York Process and mask projection system for laser crystallization processing of semiconductor film regions on a substrate
KR100400510B1 (ko) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
JP2005525689A (ja) 2001-08-27 2005-08-25 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク ミクロ構造の非整列による多結晶薄膜トランジスタの均一性の改善
AU2003220611A1 (en) 2002-04-01 2003-10-20 The Trustees Of Columbia University In The City Of New York Method and system for providing a thin film
TWI325157B (en) 2002-08-19 2010-05-21 Univ Columbia Process and system for laser crystallization processing of film regions on a substrate to provide substantial uniformity, and a structure of such film regions
AU2003272222A1 (en) 2002-08-19 2004-03-03 The Trustees Of Columbia University In The City Of New York Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions
KR20050047103A (ko) 2002-08-19 2005-05-19 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 다양한 조사 패턴을 포함하는 원 샷 반도체 가공 시스템 및방법
WO2004017382A2 (en) 2002-08-19 2004-02-26 The Trustees Of Columbia University In The City Of New York Process and system for laser crystallization processing of film regions on a substrate to provide substantial uniformity within areas in such regions and edge areas thereof, and a structure of such film regions
KR101191837B1 (ko) 2003-02-19 2012-10-18 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 순차적 측면 고상화 기술을 이용하여 결정화되는 복수의 반도체 박막을 가공하는 방법 및 장치
KR100997275B1 (ko) * 2003-06-12 2010-11-29 엘지디스플레이 주식회사 실리콘 결정화 방법
US8441049B2 (en) 2003-07-16 2013-05-14 Samsung Display Co., Ltd. Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same
WO2005029551A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
WO2005029549A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
US7364952B2 (en) 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
TWI366859B (en) 2003-09-16 2012-06-21 Univ Columbia System and method of enhancing the width of polycrystalline grains produced via sequential lateral solidification using a modified mask pattern
US7318866B2 (en) 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005034193A2 (en) 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
CN100541722C (zh) 2004-03-26 2009-09-16 株式会社半导体能源研究所 激光辐照方法和激光辐照装置
US8525075B2 (en) * 2004-05-06 2013-09-03 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
US7566602B2 (en) * 2004-06-12 2009-07-28 Samsung Electronics Co., Ltd. Methods of forming single crystalline layers and methods of manufacturing semiconductor devices having such layers
KR100578787B1 (ko) * 2004-06-12 2006-05-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN101667538B (zh) * 2004-08-23 2012-10-10 株式会社半导体能源研究所 半导体器件及其制造方法
US20060189091A1 (en) * 2004-11-11 2006-08-24 Bo Gu Method and system for laser hard marking
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
US8395084B2 (en) * 2005-05-02 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and laser irradiation method
WO2007067541A2 (en) 2005-12-05 2007-06-14 The Trustees Of Columbia University In The City Of New York Systems and methods for processing a film, and thin films
US20080030877A1 (en) * 2006-08-07 2008-02-07 Tcz Gmbh Systems and methods for optimizing the crystallization of amorphous silicon
US8614471B2 (en) 2007-09-21 2013-12-24 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
US8415670B2 (en) 2007-09-25 2013-04-09 The Trustees Of Columbia University In The City Of New York Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
CN103354204A (zh) 2007-11-21 2013-10-16 纽约市哥伦比亚大学理事会 用于制备外延纹理厚膜的系统和方法
WO2009111340A2 (en) 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
WO2010056990A1 (en) 2008-11-14 2010-05-20 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
KR101259982B1 (ko) * 2009-09-25 2013-06-03 (주)티엔스 엑시머 레이저를 이용한 마이크로머시닝 시스템 및 그 제어 방법
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
JP5534402B2 (ja) * 2009-11-05 2014-07-02 株式会社ブイ・テクノロジー 低温ポリシリコン膜の形成装置及び方法
KR101666661B1 (ko) * 2010-08-26 2016-10-17 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 평판 표시 장치
US20140015170A1 (en) * 2012-07-10 2014-01-16 Electro Scientific Industries, Inc. Method and apparatus for marking an article
FR3004848B1 (fr) * 2013-04-22 2015-06-05 Centre Nat Rech Scient Procede de modification de la valeur d'une resistance electrique comportant un materiau ferromagnetique
WO2016164759A1 (en) * 2015-04-08 2016-10-13 The Trustees Of Columbia University In The City Of New York Laser irradiation induced surface planarization of polycrystalline silicon films
TWI812848B (zh) * 2019-04-05 2023-08-21 日商東京威力科創股份有限公司 基板處理系統及基板處理方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368945B1 (en) * 2000-03-16 2002-04-09 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification

Family Cites Families (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2030468A5 (ja) 1969-01-29 1970-11-13 Thomson Brandt Csf
US4234358A (en) 1979-04-05 1980-11-18 Western Electric Company, Inc. Patterned epitaxial regrowth using overlapping pulsed irradiation
US4309225A (en) 1979-09-13 1982-01-05 Massachusetts Institute Of Technology Method of crystallizing amorphous material with a moving energy beam
EP0194495B1 (en) 1980-04-10 1998-07-15 Massachusetts Institute Of Technology Method of producing sheets of crystalline material
US4382658A (en) 1980-11-24 1983-05-10 Hughes Aircraft Company Use of polysilicon for smoothing of liquid crystal MOS displays
US4456371A (en) 1982-06-30 1984-06-26 International Business Machines Corporation Optical projection printing threshold leveling arrangement
US4691983A (en) 1983-10-14 1987-09-08 Hitachi, Ltd. Optical waveguide and method for making the same
US4639277A (en) 1984-07-02 1987-01-27 Eastman Kodak Company Semiconductor material on a substrate, said substrate comprising, in order, a layer of organic polymer, a layer of metal or metal alloy and a layer of dielectric material
JPH0433327Y2 (ja) 1985-04-19 1992-08-10
JPH084067B2 (ja) 1985-10-07 1996-01-17 工業技術院長 半導体装置の製造方法
JPH0732124B2 (ja) 1986-01-24 1995-04-10 シャープ株式会社 半導体装置の製造方法
US4793694A (en) 1986-04-23 1988-12-27 Quantronix Corporation Method and apparatus for laser beam homogenization
JPS62181419U (ja) 1986-05-12 1987-11-18
JPS62293740A (ja) 1986-06-13 1987-12-21 Fujitsu Ltd 半導体装置の製造方法
US4758533A (en) 1987-09-22 1988-07-19 Xmr Inc. Laser planarization of nonrefractory metal during integrated circuit fabrication
USRE33836E (en) 1987-10-22 1992-03-03 Mrs Technology, Inc. Apparatus and method for making large area electronic devices, such as flat panel displays and the like, using correlated, aligned dual optical systems
US5204659A (en) 1987-11-13 1993-04-20 Honeywell Inc. Apparatus and method for providing a gray scale in liquid crystal flat panel displays
JP2569711B2 (ja) 1988-04-07 1997-01-08 株式会社ニコン 露光制御装置及び該装置による露光方法
US5523193A (en) 1988-05-31 1996-06-04 Texas Instruments Incorporated Method and apparatus for patterning and imaging member
JP2706469B2 (ja) 1988-06-01 1998-01-28 松下電器産業株式会社 半導体装置の製造方法
US4940505A (en) 1988-12-02 1990-07-10 Eaton Corporation Method for growing single crystalline silicon with intermediate bonding agent and combined thermal and photolytic activation
JP2802449B2 (ja) 1990-02-16 1998-09-24 三菱電機株式会社 半導体装置の製造方法
US5233207A (en) 1990-06-25 1993-08-03 Nippon Steel Corporation MOS semiconductor device formed on insulator
JP2973492B2 (ja) 1990-08-22 1999-11-08 ソニー株式会社 半導体薄膜の結晶化方法
US5032233A (en) 1990-09-05 1991-07-16 Micron Technology, Inc. Method for improving step coverage of a metallization layer on an integrated circuit by use of a high melting point metal as an anti-reflective coating during laser planarization
JP3213338B2 (ja) 1991-05-15 2001-10-02 株式会社リコー 薄膜半導体装置の製法
US5373803A (en) 1991-10-04 1994-12-20 Sony Corporation Method of epitaxial growth of semiconductor
US5285236A (en) 1992-09-30 1994-02-08 Kanti Jain Large-area, high-throughput, high-resolution projection imaging system
US5291240A (en) 1992-10-27 1994-03-01 Anvik Corporation Nonlinearity-compensated large-area patterning system
US5444302A (en) 1992-12-25 1995-08-22 Hitachi, Ltd. Semiconductor device including multi-layer conductive thin film of polycrystalline material
JPH076960A (ja) 1993-06-16 1995-01-10 Fuji Electric Co Ltd 多結晶半導体薄膜の生成方法
US5453594A (en) 1993-10-06 1995-09-26 Electro Scientific Industries, Inc. Radiation beam position and emission coordination system
US5395481A (en) 1993-10-18 1995-03-07 Regents Of The University Of California Method for forming silicon on a glass substrate
US5529951A (en) 1993-11-02 1996-06-25 Sony Corporation Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation
US5496768A (en) 1993-12-03 1996-03-05 Casio Computer Co., Ltd. Method of manufacturing polycrystalline silicon thin film
US6130009A (en) 1994-01-03 2000-10-10 Litel Instruments Apparatus and process for nozzle production utilizing computer generated holograms
JPH07249591A (ja) 1994-03-14 1995-09-26 Matsushita Electric Ind Co Ltd 半導体薄膜のレーザーアニール方法及び薄膜半導体素子
US5456763A (en) 1994-03-29 1995-10-10 The Regents Of The University Of California Solar cells utilizing pulsed-energy crystallized microcrystalline/polycrystalline silicon
JP3326654B2 (ja) 1994-05-02 2002-09-24 ソニー株式会社 表示用半導体チップの製造方法
US5756364A (en) 1994-11-29 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Laser processing method of semiconductor device using a catalyst
TW303526B (ja) 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
US5844588A (en) 1995-01-11 1998-12-01 Texas Instruments Incorporated DMD modulated continuous wave light source for xerographic printer
WO1996033839A1 (en) 1995-04-26 1996-10-31 Minnesota Mining And Manufacturing Company Method and apparatus for step and repeat exposures
US5742426A (en) 1995-05-25 1998-04-21 York; Kenneth K. Laser beam treatment pattern smoothing device and laser beam treatment pattern modulator
TW297138B (ja) 1995-05-31 1997-02-01 Handotai Energy Kenkyusho Kk
US5721606A (en) 1995-09-07 1998-02-24 Jain; Kanti Large-area, high-throughput, high-resolution, scan-and-repeat, projection patterning system employing sub-full mask
US6444506B1 (en) 1995-10-25 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing silicon thin film devices using laser annealing in a hydrogen mixture gas followed by nitride formation
JP3240258B2 (ja) 1996-03-21 2001-12-17 シャープ株式会社 半導体装置、薄膜トランジスタ及びその製造方法、ならびに液晶表示装置及びその製造方法
US5997642A (en) 1996-05-21 1999-12-07 Symetrix Corporation Method and apparatus for misted deposition of integrated circuit quality thin films
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
CA2256699C (en) 1996-05-28 2003-02-25 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
GB9624715D0 (en) 1996-11-28 1997-01-15 Philips Electronics Nv Electronic device manufacture
JP3917698B2 (ja) 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置
US5861991A (en) 1996-12-19 1999-01-19 Xerox Corporation Laser beam conditioner using partially reflective mirrors
US5986807A (en) 1997-01-13 1999-11-16 Xerox Corporation Single binary optical element beam homogenizer
JP3642546B2 (ja) 1997-08-12 2005-04-27 株式会社東芝 多結晶半導体薄膜の製造方法
US6014944A (en) 1997-09-19 2000-01-18 The United States Of America As Represented By The Secretary Of The Navy Apparatus for improving crystalline thin films with a contoured beam pulsed laser
WO1999031719A1 (en) 1997-12-17 1999-06-24 Matsushita Electric Industrial Co., Ltd. Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same
TW466772B (en) 1997-12-26 2001-12-01 Seiko Epson Corp Method for producing silicon oxide film, method for making semiconductor device, semiconductor device, display, and infrared irradiating device
KR100284708B1 (ko) 1998-01-24 2001-04-02 구본준, 론 위라하디락사 실리콘박막을결정화하는방법
JP3807576B2 (ja) 1998-01-28 2006-08-09 シャープ株式会社 重合性化合物、重合性樹脂材料組成物、重合硬化物及び液晶表示装置
JP2000066133A (ja) 1998-06-08 2000-03-03 Sanyo Electric Co Ltd レ―ザ―光照射装置
KR100296109B1 (ko) 1998-06-09 2001-10-26 구본준, 론 위라하디락사 박막트랜지스터제조방법
KR100296110B1 (ko) 1998-06-09 2001-08-07 구본준, 론 위라하디락사 박막트랜지스터 제조방법
US6326286B1 (en) 1998-06-09 2001-12-04 Lg. Philips Lcd Co., Ltd. Method for crystallizing amorphous silicon layer
KR100292048B1 (ko) 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법
US6072631A (en) 1998-07-09 2000-06-06 3M Innovative Properties Company Diffractive homogenizer with compensation for spatial coherence
JP3156776B2 (ja) 1998-08-03 2001-04-16 日本電気株式会社 レーザ照射方法
GB9819338D0 (en) 1998-09-04 1998-10-28 Philips Electronics Nv Laser crystallisation of thin films
US6326186B1 (en) 1998-10-15 2001-12-04 Novozymes A/S Method for reducing amino acid biosynthesis inhibiting effects of a sulfonyl-urea based compound
US6081381A (en) 1998-10-26 2000-06-27 Polametrics, Inc. Apparatus and method for reducing spatial coherence and for improving uniformity of a light beam emitted from a coherent light source
US6313435B1 (en) 1998-11-20 2001-11-06 3M Innovative Properties Company Mask orbiting for laser ablated feature formation
US6120976A (en) 1998-11-20 2000-09-19 3M Innovative Properties Company Laser ablated feature formation method
KR100290787B1 (ko) 1998-12-26 2001-07-12 박종섭 반도체 메모리 소자의 제조방법
US6203952B1 (en) 1999-01-14 2001-03-20 3M Innovative Properties Company Imaged article on polymeric substrate
US6162711A (en) 1999-01-15 2000-12-19 Lucent Technologies, Inc. In-situ boron doped polysilicon with dual layer and dual grain structure for use in integrated circuits manufacturing
DE60029151T2 (de) 1999-03-01 2007-05-31 Fuji Photo Film Co., Ltd., Minami-Ashigara Photoelektrochemische Zelle mit einem Elektrolyten aus Flüssigkristallverbindungen
KR100327087B1 (ko) 1999-06-28 2002-03-13 구본준, 론 위라하디락사 레이저 어닐링 방법
JP2001023918A (ja) 1999-07-08 2001-01-26 Nec Corp 半導体薄膜形成装置
JP4322359B2 (ja) 1999-07-08 2009-08-26 住友重機械工業株式会社 レーザ加工装置
US6190985B1 (en) 1999-08-17 2001-02-20 Advanced Micro Devices, Inc. Practical way to remove heat from SOI devices
US6573531B1 (en) 1999-09-03 2003-06-03 The Trustees Of Columbia University In The City Of New York Systems and methods using sequential lateral solidification for producing single or polycrystalline silicon thin films at low temperatures
JP2001144170A (ja) 1999-11-11 2001-05-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4472082B2 (ja) * 2000-01-07 2010-06-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6830993B1 (en) 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
US6521492B2 (en) 2000-06-12 2003-02-18 Seiko Epson Corporation Thin-film semiconductor device fabrication method
WO2002031869A2 (en) 2000-10-10 2002-04-18 The Trustees Of Columbia University In The City Of New York Method and apparatus for processing thin metal layers
US6582827B1 (en) 2000-11-27 2003-06-24 The Trustees Of Columbia University In The City Of New York Specialized substrates for use in sequential lateral solidification processing
AU2002235144A1 (en) 2000-11-27 2002-06-03 The Trustees Of Columbia University In The City Of New York Process and mask projection system for laser crystallization processing of semiconductor film regions on a substrate
US6621044B2 (en) 2001-01-18 2003-09-16 Anvik Corporation Dual-beam materials-processing system
TW521310B (en) 2001-02-08 2003-02-21 Toshiba Corp Laser processing method and apparatus
CN1443364A (zh) 2001-04-19 2003-09-17 纽约市哥伦比亚大学托管会 用于提供单扫描、连续移动连续横向凝固的方法和系统
WO2002086955A1 (en) 2001-04-23 2002-10-31 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing same
JP3857085B2 (ja) * 2001-08-03 2006-12-13 株式会社半導体エネルギー研究所 薄膜トランジスタ及びその作製方法
JP2005525689A (ja) 2001-08-27 2005-08-25 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク ミクロ構造の非整列による多結晶薄膜トランジスタの均一性の改善
WO2003046965A1 (en) 2001-11-28 2003-06-05 The Trustees Of Columbia University In The City Of New York Specialized substrates for use in sequential lateral solidification processing
US6526585B1 (en) 2001-12-21 2003-03-04 Elton E. Hill Wet smoke mask
AU2003220611A1 (en) 2002-04-01 2003-10-20 The Trustees Of Columbia University In The City Of New York Method and system for providing a thin film
WO2004017382A2 (en) 2002-08-19 2004-02-26 The Trustees Of Columbia University In The City Of New York Process and system for laser crystallization processing of film regions on a substrate to provide substantial uniformity within areas in such regions and edge areas thereof, and a structure of such film regions
AU2003272222A1 (en) 2002-08-19 2004-03-03 The Trustees Of Columbia University In The City Of New York Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions
TWI325157B (en) 2002-08-19 2010-05-21 Univ Columbia Process and system for laser crystallization processing of film regions on a substrate to provide substantial uniformity, and a structure of such film regions
KR20050047103A (ko) 2002-08-19 2005-05-19 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 다양한 조사 패턴을 포함하는 원 샷 반도체 가공 시스템 및방법
KR101191837B1 (ko) 2003-02-19 2012-10-18 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 순차적 측면 고상화 기술을 이용하여 결정화되는 복수의 반도체 박막을 가공하는 방법 및 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368945B1 (en) * 2000-03-16 2002-04-09 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification

Also Published As

Publication number Publication date
AU2003258288A8 (en) 2004-03-03
WO2004017379A3 (en) 2005-12-22
US7259081B2 (en) 2007-08-21
US20050202654A1 (en) 2005-09-15
KR101118974B1 (ko) 2012-03-15
CN1774791A (zh) 2006-05-17
KR20050052477A (ko) 2005-06-02
JP2006511064A (ja) 2006-03-30
TW200405474A (en) 2004-04-01
WO2004017379A2 (en) 2004-02-26
TWI325157B (en) 2010-05-21
CN100447941C (zh) 2008-12-31
AU2003258288A1 (en) 2004-03-03

Similar Documents

Publication Publication Date Title
JP4879486B2 (ja) 基板上のフィルム領域をレーザ結晶化処理してほぼ均一にするプロセス及びシステム、及びこのフィルム領域の構造
US8411713B2 (en) Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions
US8796159B2 (en) Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
JP5030382B2 (ja) 基板上のフィルム領域を処理して、こうした領域内及びその端部領域をほぼ均一にするレーザ結晶化プロセス及びシステム
US8034698B2 (en) Systems and methods for inducing crystallization of thin films using multiple optical paths
US8663387B2 (en) Method and system for facilitating bi-directional growth
KR100873927B1 (ko) 기판상의 반도체막 영역의 레이저 결정화 처리를 위한 공정 및 마스크 투영 시스템
JP2004520715A (ja) 単一走査、連続動作の逐次的横方向結晶化を行う方法及びシステム
JP2009505432A (ja) 薄膜のハイ・スループット結晶化

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060725

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20111011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees